KR20200058774A - 팬-아웃 센서 패키지 - Google Patents
팬-아웃 센서 패키지 Download PDFInfo
- Publication number
- KR20200058774A KR20200058774A KR1020180143302A KR20180143302A KR20200058774A KR 20200058774 A KR20200058774 A KR 20200058774A KR 1020180143302 A KR1020180143302 A KR 1020180143302A KR 20180143302 A KR20180143302 A KR 20180143302A KR 20200058774 A KR20200058774 A KR 20200058774A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- fan
- disposed
- active surface
- redistribution layer
- Prior art date
Links
- 230000003287 optical effect Effects 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 32
- 230000002093 peripheral effect Effects 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 229920005989 resin Polymers 0.000 claims description 30
- 239000011347 resin Substances 0.000 claims description 30
- 239000008393 encapsulating agent Substances 0.000 claims description 11
- 239000007769 metal material Substances 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000003566 sealing material Substances 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 25
- 239000011810 insulating material Substances 0.000 abstract description 11
- 230000006872 improvement Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 100
- 239000004065 semiconductor Substances 0.000 description 78
- 239000000463 material Substances 0.000 description 15
- 239000010949 copper Substances 0.000 description 12
- 239000011521 glass Substances 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000011162 core material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- -1 for example Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 208000032365 Electromagnetic interference Diseases 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Geometry (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 개시는 제1면 및 상기 제1면의 반대측인 제2면을 갖는 광학부재, 상기 광학부재의 제1면 상에 배치되며 재배선층 및 상기 재배선층과 동일 레벨에 위치하되 상기 재배선층과 전기적으로 절연된 패턴층을 포함하는 연결부재, 상기 연결부재 상에 광학영역이 배치된 중심부 및 상기 중심부를 둘러싸며 상기 재배선층과 전기적으로 연결된 접속패드가 배치된 주변부를 갖는 활성면이 상기 광학부재의 제1면과 마주하도록 배치된 센서칩, 및 상기 연결부재 상에 배치되며 상기 활성면의 주변부의 적어도 일부를 덮는 절연부재를 포함하며, 상기 센서칩의 활성면에서 바라 보았을 때 상기 패턴층은 상기 활성면의 중심부 및 주변부 사이의 영역에 대응되는 영역에 배치된 팬-아웃 센서 패키지에 관한 것이다.
Description
본 개시는 카메라 모듈 등에 사용되는 팬-아웃 센서 패키지에 관한 것이다.
스마트폰이나 태블릿과 같은 모바일 제품에 채용되는 디바이스의 패키징 기술은 계속해서 소형화 및 고성능화가 요구되고 있다. 즉, 패키지를 소형으로 제조함과 동시에 동일한 공간 내에 더 많은 기능을 부가하는 등의 노력들이 전개되고 있다. 특히, 메인 부품이 아닌 부가 기능을 가지는 부품들에서는 소형화에 대한 요구가 더욱 강해지고 있다. 예를 들면, 카메라 모듈 등에 사용되는 이미지 센서 패키지 역시 소형화 및 고성능화에 대한 요구가 강해지고 있다.
본 개시의 여러 목적 중 하나는 소형화 및 고성능화, 공정 프로세스 간소화, 및 신뢰성 개선이 가능하며, 특히 절연물질이 센서칩의 활성면을 오염시키는 것을 방지할 수 있는 새로운 형태의 팬-아웃 센서 패키지를 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 광학부재 상에 연결부재를 형성하고, 연결부재 상에 접속부재 및 절연부재 등을 이용하여 센서칩을 표면실장 배치하되, 연결부재에 절연부재의 레진 플로우(Resin Flow)를 방지할 수 있도록 형성되는 패턴층을 도입하는 것이다.
예를 들면, 일례에 따른 팬-아웃 센서 패키지는 제1면 및 상기 제1면의 반대측인 제2면을 갖는 광학부재, 상기 광학부재의 제1면 상에 배치되며 재배선층 및 상기 재배선층과 동일 레벨에 위치하되 상기 재배선층과 전기적으로 절연된 패턴층을 포함하는 연결부재, 상기 연결부재 상에 광학영역이 배치된 중심부 및 상기 중심부를 둘러싸며 상기 재배선층과 전기적으로 연결된 접속패드가 배치된 주변부를 갖는 활성면이 상기 광학부재의 제1면과 마주하도록 배치된 센서칩, 및 상기 연결부재 상에 배치되며 상기 활성면의 주변부의 적어도 일부를 덮는 절연부재를 포함하며, 상기 센서칩의 활성면에서 바라 보았을 때 상기 패턴층은 상기 활성면의 중심부 및 주변부 사이의 영역에 대응되는 영역에 배치된 것일 수 있다.
한편, 일례에 따른 팬-아웃 센서 패키지는 상기 재배선층 및 상기 패턴층이 서로 동일한 금속물질을 포함할 수 있다. 또한, 상기 재배선층 및 상기 패턴층이 상기 활성면과 각각 물리적으로 소정거리 이격될 수 있다.
본 개시의 여러 효과 중 일 효과로서 소형화 및 고성능화, 공정 프로세스 간소화, 및 신뢰성 개선이 가능하며, 특히 절연물질이 센서칩의 활성면을 오염시키는 것을 방지할 수 있는 팬-아웃 센서 패키지를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 팬-아웃 센서 패키지의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 9의 팬-아웃 센서 패키지의 연결부재의 배치를 개략적으로 나타낸 평면도다.
도 11 내지 도 13은 도 9의 팬-아웃 센서 패키지의 제조 일례를 개략적으로 나타낸 공정도다.
도 14는 도 9의 팬-아웃 센서 패키지가 적용된 카메라 모듈의 일례를 개략적으로 나타낸 단면도다.
도 15는 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 팬-아웃 센서 패키지의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 9의 팬-아웃 센서 패키지의 연결부재의 배치를 개략적으로 나타낸 평면도다.
도 11 내지 도 13은 도 9의 팬-아웃 센서 패키지의 제조 일례를 개략적으로 나타낸 공정도다.
도 14는 도 9의 팬-아웃 센서 패키지가 적용된 카메라 모듈의 일례를 개략적으로 나타낸 단면도다.
도 15는 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인보드 등의 인쇄회로기판(1110)이 수용되어 있으며, 이러한 인쇄회로기판(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 인쇄회로기판(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 금속 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결구조체(2240)를 형성한다. 연결구조체(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴(2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결구조체(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결구조체(2240), 패시베이션층(2250), 및 언더범프금속(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인쇄회로기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인쇄회로기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인쇄회로기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인쇄회로기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인쇄회로기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인쇄회로기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결구조체(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결구조체(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속(2160)이 더 형성될 수 있다. 언더범프금속(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122) 등을 포함하는 집적회로(IC)일 수 있다. 연결구조체(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결구조체를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결구조체를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인쇄회로기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결구조체(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인쇄회로기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인쇄회로기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인쇄회로기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인쇄회로기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
본 개시에 따른 팬-아웃 센서 패키지는 이러한 팬-아웃 반도체 패키지 기술을 이용하여 제조될 수 있다. 이하에서는, 본 개시에 따른 팬-아웃 센서 패키지에 관하여 도면을 참조하여 설명한다.
도 9는 팬-아웃 센서 패키지의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 9의 팬-아웃 센서 패키지의 연결부재의 배치를 개략적으로 나타낸 평면도다.
도면을 참조하면, 일례에 따른 팬-아웃 센서 패키지(100A)는 제1면 및 제1면의 반대측인 제2면을 갖는 광학부재(110), 광학부재(110)의 제1면 상에 배치되며 재배선층(122) 및 재배선층(122)과 동일 레벨에 위치하되 재배선층(122)과 전기적으로 절연된 패턴층(123)을 포함하는 연결부재(120), 연결부재(120) 상에 광학영역(140S)이 배치된 중심부(c) 및 중심부(c)를 둘러싸며 재배선층(122)과 전기적으로 연결된 접속패드(140P)가 배치된 주변부(s)를 갖는 활성면이 광학부재(110)의 제1면과 마주하도록 배치된 센서칩(140), 및 연결부재(120) 상에 배치되며 활성면의 주변부(s)의 적어도 일부를 덮는 절연부재(155)를 포함한다. 이때, 센서칩(140)의 활성면에서 바라 보았을 때 패턴층(123)은 활성면의 중심부(c) 및 주변부(s) 사이의 영역(b)에 대응되는 영역에 배치된다. 재배선층(122)은 패턴층(123)과 동일한 금속물질을 포함한다. 재배선층(122) 및 패턴층(123)은 센서칩(140)의 활성면과 각각 물리적으로 소정거리 이격된다. 센서칩(140)은 연결부재(120) 상에 활성면이 물리적으로 소정거리 이격되도록 배치되며, 연결부재(120)의 재배선층(122)과 센서칩(140)의 접속패드(140P)사이에 배치되어 이들을 전기적으로 연결하는 접속부재(150)를 통하여 표면 실장 형태로 배치된다.
한편, 최근 전자기기의 박형화, 다기능화, 및 고성능화를 요구하는 시장의 수요에 대응하기 위해 반도체 패키지 기술을 다양한 어플리케이션에 적용하기 위하여 노력을 하고 있으며, 이러한 어플리케이션 중 대표적인 예로서 전장용 카메라 모듈을 들 수 있다. 전장용 카메라 모듈을 개발하는데 있어서 가장 중요한 항목은 신뢰성 항목들이다. 이를 위해서 일반적으로 전장용 카메라 모듈은 이미지 센서의 수광부를 완전히 밀폐하는 구조를 채택하고 있다. 예를 들면, PCB(Printed Circuit Board) 위에 이미지 센서를 와이어 본딩 방식으로 부착하고, 이후 센서 상부에 글라스 커버를 부착하여 밀폐 구조를 구현할 수 있다. 이 구조의 경우 이미지 센서의 수광부를 밀봉하는 방식을 취하였는바 전장용 카메라 모듈의 신뢰성 확보가 가능하다. 다만, 이러한 구조를 채용하는 경우 PCB의 두께를 줄이기 어려워 박형화에 한계가 있으며, 와이어 본딩으로 인터커넥션을 하기 때문에 충분한 공간 활용이 어려워 소형화 및 고성능화에 한계가 있다. 또한, 와이어 본딩이 강제되며, 패키지 제조 후에 별도의 글라스 커버를 부착해야 하는바 모듈 구현 공정의 프로세스가 복잡하다는 단점이 있다.
반면, 일례에 따른 팬-아웃 센서 패키지(100A)는 광학부재(110) 상에 재배선층(122)을 포함하는 연결부재(120)를 형성하고, 별도의 접속부재(150) 및 절연부재(155)를 이용하여 연결부재(120) 상에 센서칩(140)을 표면 실장 한 구조이다. 이와 같이, 와이어 본딩이 아닌 연결부재(120)를 이용하여 센서칩(140)의 접속패드(140P)를 재배선 하는바 소형화, 박형화, 및 고성능화가 가능하며, 모듈 제작이 보다 용이하다. 또한, 접속부재(150)를 이용하여 센서칩(140)을 미리 제조한 연결부재(120) 상에 표면 실장 하는바 신뢰성이 우수하며, 센서칩(140)의 배치 후에 발생하는 공정 과정에서의 불량으로부터 센서칩(140)의 수율이 영향을 받는 것을 방지할 수 있다. 더불어, 광학부재(110)를 분리하지 않고 커버층으로 이용하여 센서칩(140)의 수광부를 밀폐하는 구조를 구현하며, 따라서 전장용 카메라 모듈에 용이하게 적용할 수 있다. 광학부재(110)로 연결부재(120)를 형성하기 위한 글라스 캐리어를 이용하는 경우 재료 및 공정 비용 역시 줄일 수 있다.
특히, 일례에 따른 팬-아웃 센서 패키지(100A)는 연결부재(120)에 재배선층(122)과 동일 레벨에 위치하되 재배선층(122)과 전기적으로 절연된 패턴층(123)이 도입된다. 패턴층(123)은 센서칩(140)의 활성면에서 바라 보았을 때 활성면의 중심부(c)와 주변부(s) 사이의 영역(b)에 대응되는 영역에 배치된다. 이 경우, 접속부재(150)를 통하여 센서칩(140)을 표면 실장 한 후 절연부재(155)로 센서칩(140)을 고정할 때, 절연부재(155)의 레진 플로우를 패턴층(123)이 막아주며, 그 결과 센서칩(140)의 활성면이 절연부재(155)에 의하여 오염되는 것을 방지할 수 있다. 즉, 패턴층(123)은 절연부재(155)의 활성면의 중심부(c)에 대응되는 영역으로의 흐름을 막아준다. 더불어, 이러한 패턴층(123)은 별도로 제조하는 것이 아니라 재배선층(122)을 형성할 때 패턴 형태로 함께 형성한다. 즉, 패턴층(123)은 재배선층(122)과 동일 레벨에 위치하며 동일한 금속물질을 포함하며 실질적으로 동일한 두께를 가지며, 재배선층(122)과 마찬가지로 센서칩(140)의 활성면과는 물리적으로 소정거리 이격된다. 따라서, 추가 공정 없이, 그리고 비용 추가를 최소화하여 레진 플로우 방지라는 효과를 도모할 수 있다.
이하, 일례에 따른 팬-아웃 센서 패키지(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
광학부재(110)는 센서칩(140)의 수광부를 밀폐하는 구조를 구현할 수 있다. 광학부재(110)는 광투과가 가능한 것이면 재질 등이 특별히 제한되지 않으나, 패키지(100A)의 대량 생산을 위한 캐리어 역할을 동시에 수행하기 위한 프로세스 관점에서 보았을 때, 글라스 캐리어(Glass Carrier)인 것이 보다 바람직하다. 광학부재(110)의 제1면에는 연결부재(120)가 형성된다. 광학부재(110)의 제2면에는 필요에 따라서 적외선 차단층(112)이 형성될 수 있다. 적외선 차단층(112)은 적외선(IR)을 차단할 수 있는 물질이라면 그 재료가 특별히 한정되지 않는다. 필요에 따라서는, 광학부재(110)의 제1면과 연결부재(120) 사이에는 연결부재(120) 등으로 광이 유입되는 것을 막아주는 배리어층(미도시)이 도입될 수도 있다.
연결부재(120)는 센서칩(140)의 접속패드(140P)를 재배선할 수 있다. 연결부재(120)는 광학부재(110)의 제1면 상에 배치된 절연층(121), 절연층(121) 상에 배치된 재배선층(122), 및 절연층(121) 상에 배치되며 재배선층(122)과 전기적으로 절연된 패턴층(123)을 포함한다. 필요에 따라서는, 연결부재(120)가 보다 많은 수의 절연층(121)과 재배선층(122)으로 구성될 수도 있으며, 이 경우 패턴층(123)은 최상측의 재배선층(122)과 동일레벨에 위치할 수 있으며, 절연층(121)을 관통하며 서로 다른 층에 형성된 재배선층(122)을 전기적으로 연결하는 접속비아(미도시)가 도입될 수 있다. 연결부재(120)는 절연층(121)의 활성면의 중심부(c)에 대응되는 영역을 관통하는 관통부(120H)를 가질 수 있으며, 관통부(120H)는 광학부재(110)의 제1면의 적어도 일부를 오픈시킬 수 있다. 연결부재(120)는 절연층(121)의 활성면의 중심부(c) 및 주변부(s) 사이의 영역(b)에 대응되는 영역을 관통하는 홈부(120h)를 더 가질 수 있다. 홈부(120h)도 광학부재(110)의 제1면의 적어도 일부를 오픈시킬 수 있고, 홈부(120h)의 적어도 일부는 절연부재(155)로 채워질 수 있으며, 절연부재(155)는 광학부재(110)의 오픈된 제1면과 접할 수도 있다.
절연층(121)은 연결부재(120)에 절연영역을 제공한다. 절연층(121)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지가 사용될 수 있다. 또는, 감광성 절연물질(PID: Photo Image-able Dielectric)이 사용될 수 있다.
재배선층(122)은 실질적으로 접속패드(140P)를 재배선한다. 재배선층(122)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 사용할 수 있다. 재배선층(122)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 그라운드(GND) 패턴과 파워(PWR) 패턴은 서로 동일한 패턴으로 구성될 수도 있다. 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 전기연결금속 패드 등의 다양한 종류의 패드를 포함할 수 있다.
패턴층(123)은 절연부재(155)의 레진 플로우를 막아주는 역할을 수행한다. 즉, 절연부재(155)는 패턴층(123)에 의하여 활성면의 중심부(c)에 대응되는 영역으로의 흐름이 막힌다. 패턴층(123)의 형성물질로는 재배선층(122)과 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 사용할 수 있다. 패턴층(123)은 활성면의 중심부(c)에 대응되는 영역을 연속적으로 둘러싸는 하나 이상의 링 형상의 패턴을 포함할 수 있으며, 이와 같이 연속적으로 둘러싸는 형태를 가지는 경우 레진 플로우를 보다 효과적으로 방지할 수 있다. 또한, 복수의 링 형상의 패턴을 가지는 경우 이중의 방지층으로 기능할 수 있는바, 레진 플로우를 더욱 효과적으로 방지할 수 있다.
센서칩(140)은 광학영역(140S)이 배치된 중심부(c)와 중심부(c)를 둘러싸며 접속패드(140P)가 배치된 주변부(s)를 갖는 활성면과, 그 반대면을 갖는다. 센서칩(140)의 바디를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디에는 다양한 회로가 형성되어 있을 수 있다. 즉, 센서칩(140)은 웨이퍼 공정으로 제조된 직접회로(IC: Integrated Circuit) 형태의 다이(Die)일 수 있다. 접속패드(140P)는 센서칩(140)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al), 구리(Cu) 등의 금속물질을 사용할 수 있다. 광학영역(140S)은 렌즈층일 수 있으며, 보다 구체적으로는 마이크로 렌즈를 포함하는 층일 수 있다. 광학영역(140S)은 복수의 렌즈층으로 구성될 수도 있다. 광학영역(140S)은 후술하는 봉합재(170)로 덮이지 않으며, 연결부재(120)의 관통부(120H)를 통하여 광학영역(140S)과 광학부재(110)의 제1면 사이에 공기(Air)가 배치될 수 있다.
센서칩(140)은 센서다이일 수도 있고, 또는 로직다이 및 센서다이의 접합구조 형태일 수도 있다. 로직다이 및 센서다이는 각각 집적회로 형태의 다이일 수 있으며, 웨이퍼 상에서 접합되어 함께 소잉된 것일 수 있다. 로직다이와 센서다이는 로직다이 또는 센서다이를 관통하는 실리콘관통비아(TSV: Through Silicon Via)를 통하여 전기적으로 연결될 수 있다. 센서다이는 이미지 센서, 보다 구체적으로는 CMOS(Completementary Metal-Oxide Semiconductor) 타입, CCD(Charge Coupled Device) 타입 등의 이미지 센서일 수 있으나, 이에 한정되는 것은 아니다.
접속부재(150)는 센서칩(140)의 접속패드(140P) 및 연결부재(120)의 재배선층(122) 사이에 배치되며, 접속패드(140P) 및 재배선층(122)을 전기적으로 연결시킨다. 접속부재(150)는 저융점 금속을 포함할 수 있다. 저융점 금속은 접속패드(140P) 및 재배선층(122)에 포함된 각각의 금속보다 융점이 낮은 것을 의미한다. 이러한 저융점 금속으로는, 예를 들면, 주석(Sn)을 들 수 있으나, 이에 한정되는 것은 아니다. 보다 구체적으로는, 접속부재(150)는 주석(Sn)을 포함하는 합금재료, 예를 들면, 주석(Sn)-구리(Cu), 주석(Sn)-은(Ag), 주석(Sn)-은(Ag)-구리(Cu) 등으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
절연부재(155)는 접속부재(150)로 연결된 센서칩(140)을 고정하는 역할을 수행한다. 절연부재(155)는 센서칩(140)의 엣지 부분에 코팅되어 형성될 수 있다. 절연부재(155)를 통하여 센서칩(140)의 엣지부가 고정되어 신뢰성이 개선될 수 있다. 절연부재(155)는 접속부재(150)의 적어도 일부를 매립할 수 있다. 절연부재(155)는 센서칩(140)의 활성면의 주변부(s)의 적어도 일부를 덮을 수 있다. 절연부재(155)는 연결부재(120)의 홈부(120h)의 적어도 일부를 채울 수 있다. 절연부재(155)는 에폭시와 같은 접착성을 갖는 공지의 절연수지를 포함할 수 있다. 즉, 절연부재(155)는 공지의 언더필 수지일 수 있다.
연결부재(120) 상에는 재배선층(122)의 적어도 일부를 오픈시키는 제1개구를 갖는 수지층(130)이 배치될 수 있으며, 수지층(130)의 제1개구의 적어도 일부는 제1전기연결금속(160)으로 채워질 수 있다. 제1전기연결금속(160)은 오픈된 재배선층(122)과 전기적으로 연결될 수 있다. 수지층(130)은 절연수지, 심재, 필러 등을 포함하는 프리프레그일 수도 있고, 절연수지 및 필러를 포함하는 ABF 등일 수도 있다. 또는, 감광성 절연물질(PID)을 포함할 수도 있다. 제1전기연결금속(160)은 저융점 금속, 예를 들면, 주석(Sn)을 포함하는 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 제1전기연결금속(160)은 랜드(land), 볼(ball), 핀(pin) 등의 형태일 수 있다.
수지층(130) 상에는 봉합재(170)가 배치될 수 있다. 봉합재(170)는 센서칩(140)의 적어도 일부를 덮을 수 있다. 예를 들면, 봉합재(170)는 센서칩(140)의 측면과 활성면의 반대측인 백면을 덮을 수 있다. 봉합재(170)의 재료는 특별히 한정되지 않는다. 예를 들면, 절연수지, 심재, 필러 등을 포함하는 프리프레그일 수도 있고, 절연수지 및 필러를 포함하는 ABF 등일 수도 있다. 필요에 따라서는, 감광성 절연물질을 포함하는 PIE(Photo Image-able Encapsulant)일 수도 있다. 필요에 따라서는, 봉합재(170)의 재료의 광학 특성을 이용하여 외부에서 유입되는 광 노이즈의 차단도 가능하다. 봉합재(170)는 제1전기연결금속(160)의 적어도 일부를 오픈시키는 제2개구(170h)를 가질 수 있다. 제2개구(170h)의 적어도 일부는 제2전기연결금속(180)으로 채워질 수 있다. 제2전기연결금속(180)은 오픈된 제1전기연결금속(160)과 전기적으로 연결될 수 있다.
제2전기연결금속(180) 역시 저융점 금속, 예를 들면, 주석(Sn)을 포함하는 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 제2전기연결금속(180)도 랜드(land), 볼(ball), 핀(pin) 등의 형태일 수 있다. 제2전기연결금속(180)은 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 제2전기연결금속(180)을 통하여 팬-아웃 센서 패키지(100A) 내의 상하 전기적 연결 경로가 제공되며, 또한 팬-아웃 센서 패키지(100A)를 인쇄회로기판 등에 실장 할 수 있다. 제2전기연결금속(180)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 제2전기연결금속(180)의 수는 접속패드(140P)의 수에 따라서 수십 내지 수백만 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다. 제2전기연결금속(180)은 유사한 기능을 수행하는 다양한 형태로 재질이나 구조가 변경될 수도 있음은 물론이다.
제2전기연결금속(180) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 센서칩(140)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
도 11 내지 도 13은 도 9의 팬-아웃 센서 패키지의 제조 일례를 개략적으로 나타낸 공정도다.
도 11을 참조하면, 먼저 제1면 및 제2면을 갖는 광학부재(110)를 준비한다. 광학부재(110)는 상술한 바와 같이 제조공정에서 캐리어로 이용되는바, 광학부재(110)로 글라스 캐리어를 사용하는 것이 바람직하다. 글라스 캐리어는 투명한 유리 재질로 대면적을 갖는 것일 수 있으며, 추후 다이싱에 의하여 복수개로 나눠질 수 있다. 광학부재(110)의 제2면에는 적외선 차단층(112)이 형성될 수 있다. 적외선 차단층(112)은 공지의 코팅 방법으로 형성할 수 있다. 다음으로, 광학부재(110)의 제1면 상에 연결부재(120)를 형성한다. 연결부재(120)는 PID 등의 절연물질을 이용하여 광학부재(110)의 제1면 상에 절연층(121)을 형성하고, 절연층(121) 상에 재배선층(122) 및 패턴층(123)을 AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), Tenting 등의 도금 방법으로 함께 형성하는 방법으로 형성할 수 있다. 다음으로, 연결부재(120) 상에 공지의 절연물질을 이용하여 수지층(130)을 형성하며, 수지층(130)에 레이저 드릴이나 포토리소그래피 등의 방법으로 제1개구를 형성하고, 제1개구 상에 제1전기연결금속(160)을 형성한다.
도 12를 참조하면, 다음으로, 연결부재(120)의 재배선층(122) 상에 접속부재(150)를 이용하여 센서칩(140)을 표면 실장한다. 센서칩(140)은 광학영역(140S)과 접속패드(140P)가 배치된 활성면이 광학부재(110)의 제1면을 향하도록 페이스-다운 형태로 배치한다. 접속부재(150)는 재배선층(122)과 접속패드(140P)를 전기적으, 그리고 물리적으로 연결한다. 또한, 언더필 수지 등의 재료를 이용하여 절연부재(155)를 형성한다. 즉, 절연부재(155)로 센서칩(140)을 고정한다. 이때, 패턴층(123)은 절연부재(155)의 레진 플로우를 막아준다. 따라서, 활성면, 구체적으로는 광학영역(140S)이 오염되는 것을 방지할 수 있다. 절연층(121)은 상술한 바와 같이 관통부(120H)와 홈부(121h)를 가지도록 형성될 수 있다. 관통부(120H)와 홈부(121h)는 레이저 드릴이나 포토리소그래피 등으로 형성할 수 있다. 다음으로, 수지층(130) 상에 센서칩(140)을 덮는 봉합재(170)를 형성한다. 봉합재(170)는 ABF 적층 및 경화 등의 방법으로 형성할 수 있다.
도 13을 참조하면, 다음으로, 레이저 드릴 등을 이용하여 봉합재(170)에 제2개구(170h)를 형성하고, 다음으로 제2개구(170h) 상에 제1전기연결금속(160)과 전기적으로 연결되는 제2전기연결금속(180)을 형성한다. 그 후, 리플로우(Relow) 공정 등을 거치면 상술한 일례에 따른 팬-아웃 센서 패키지(100A)가 제조될 수 있다. 한편, 일련의 과정은 상술한 바와 같이 대면적의 글라스 캐리어를 이용하여 진행될 수 있으며, 글라스 캐리어 상에 일련의 과정을 거쳐 다수의 팬-아웃 센서 패키지(100A)를 형성한 후 다이싱과 같은 싱귤레이션 공정을 거치면, 복수의 팬-아웃 센서 패키지(100A)를 얻을 수 있어, 생산성이 보다 우수할 수 있다. 또한, 워피지 제어 관점에서도 보다 우수할 수 있다.
도 14는 도 9의 팬-아웃 센서 패키지가 적용된 카메라 모듈의 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 일례에 따른 카메라 모듈(300)은 회로기판(250), 회로기판(250) 상에 배치된 이미지 센서 패키지(100A), 및 이미지 센서 패키지(100A) 상에 배치된 렌즈 부재(310)를 포함한다. 회로기판(250)은 전장용 카메라 모듈 등에 사용되는 메인보드와 같은 공지의 인쇄회로기판(PCB)일 수 있다. 이미지 센서 패키지(100A)는 상술한 일례에 따른 팬-아웃 센서 패키지(100A)일 수 있다. 렌즈 부재(310)는 카메라 렌즈를 포함하는 공지의 구성일 수 있다. 예를 들면, 렌즈 부재(310)는 렌즈 모듈, 렌즈 모듈을 수용하는 하우징, 액츄에이터, 볼 베어링부, 케이스, 제어부 등을 포함할 수 있다. 렌즈 모듈은 렌즈 배럴과 렌즈 배럴을 내부에 수용하는 렌즈 홀더를 포함할 수 있다. 렌즈 배럴은 피사체를 촬상하는 복수의 렌즈가 내부에 수용될 수 있도록 중공의 원통 형상일 수 있으며, 복수의 렌즈는 광축을 따라 렌즈 배럴에 구비될 수 있다. 복수의 렌즈는 렌즈 모듈의 설계에 따라 필요한 수만큼 적층될 수 있으며, 각각 동일하거나 상이한 굴절률 등의 광학적 특성을 가질 수 있다. 렌즈 배럴은 렌즈 홀더와 결합할 수 있다. 예를 들어, 렌즈 배럴은 렌즈 홀더에 구비된 중공에 삽입되며, 렌즈 배럴과 렌즈 홀더는 나사결합 방식으로 결합되거나 접착제를 통해 결합될 수 있다.
도 15는 팬-아웃 센서 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 센서 패키지(100B)는 봉합재(170)의 광학부재(110)의 제1면과 마주하는 면의 반대측 면과 센서칩(140)의 활성면의 반대측 면이 서로 코플래너(Coplanar)하다. 즉, 봉합재(170) 형성 후 백사이드 그라인딩(Backside Grinding) 공정을 통하여 센서칩(140)의 백면을 노출시킨다. 이 경우, 방열 특성을 향상시킬 수 있다. 여기서 코플래너 하다는 것은 완전히 동일 평면에 존재하는 것이 아닌, 실질적으로 동일 평면에 존재하는 것을 의미하는 것으로, 공정 오차에 따른 미세한 굴곡이나 편차 등을 커버하는 개념이다.
그 외에 다른 설명은 도 9 내지 도 13을 통하여 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다. 다른 일례에 따른 센서 패키지(100B) 역시 도 14에서 설명한 카메라 모듈(300)에 이미지 센서 패키지로 적용될 수 있다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 팬-아웃 센서 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
Claims (10)
- 제1면 및 상기 제1면의 반대측인 제2면을 갖는 광학부재;
상기 광학부재의 제1면 상에 배치되며, 재배선층 및 상기 재배선층과 동일 레벨에 위치하되 상기 재배선층과 전기적으로 절연된 패턴층을 포함하는 연결부재;
상기 연결부재 상에, 광학영역이 배치된 중심부 및 상기 중심부를 둘러싸며 상기 재배선층과 전기적으로 연결된 접속패드가 배치된 주변부를 갖는 활성면이 상기 광학부재의 제1면과 마주하도록, 배치된 센서칩; 및
상기 연결부재 상에 배치되며, 상기 활성면의 주변부의 적어도 일부를 덮는 절연부재; 를 포함하며,
상기 센서칩의 활성면에서 바라 보았을 때, 상기 패턴층은 상기 활성면의 중심부 및 주변부 사이의 영역에 대응되는 영역에 배치되며,
상기 재배선층 및 상기 패턴층은 서로 동일한 금속물질을 포함하는,
팬-아웃 센서 패키지.
- 제 1 항에 있어서,
상기 절연부재는 상기 패턴층에 의하여 상기 활성면의 중심부에 대응되는 영역으로의 흐름이 막힌,
팬-아웃 센서 패키지.
- 제 1 항에 있어서,
상기 재배선층 및 상기 패턴층은 상기 활성면과 각각 물리적으로 소정거리 이격된,
팬-아웃 센서 패키지.
- 제 1 항에 있어서,
상기 패턴층은 상기 활성면의 중심부에 대응되는 영역을 연속적으로 둘러싸는 하나 이상의 링 형상의 패턴을 포함하는,
팬-아웃 센서 패키지.
- 제 1 항에 있어서,
상기 연결부재는 상기 광학부재의 제1면상에 배치된 절연층 및 상기 절연층 상에 배치된 상기 재배선층 및 상기 패턴층을 포함하며, 상기 절연층의 상기 활성면의 중심부에 대응되는 영역을 관통하는 관통부를 가지며,
상기 관통부는 상기 광학부재의 제1면의 적어도 일부를 오픈시키는,
팬-아웃 센서 패키지.
- 제 5 항에 있어서,
상기 연결부재는 상기 절연층의 상기 활성면의 중심부 및 주변부 사이의 영역에 대응되는 영역을 관통하는 홈부를 더 가지며,
상기 홈부는 상기 광학부재의 제1면의 적어도 일부를 오픈시키며,
상기 홈부의 적어도 일부는 상기 절연부재로 채워진,
팬-아웃 센서 패키지.
- 제 1 항에 있어서,
상기 연결부재 상에 배치되며, 상기 재배선층 및 상기 접속패드를 전기적으로 연결하며, 상기 절연부재에 적어도 일부가 매립된 접속부재; 를 더 포함하며,
상기 연결부재 및 상기 활성면은 물리적으로 소정거리 이격된,
팬-아웃 센서 패키지.
- 제 1 항에 있어서,
상기 연결부재 상에 배치되며, 상기 재배선층의 적어도 일부를 오픈시키는 제1개구를 갖는 수지층;
상기 수지층의 제1개구의 적어도 일부를 채우며, 상기 오픈된 재배선층과 전기적으로 연결된 제1전기연결금속;
상기 수지층 상에 배치되며, 상기 센서칩의 적어도 일부를 덮으며, 상기 제1전기연결금속의 적어도 일부를 오픈시키는 제2개구를 갖는 봉합재; 및
상기 봉합재의 제2개구의 적어도 일부를 채우며, 상기 오픈된 제1전기연결금속층과 전기적으로 연결된 제2전기연결금속; 을 더 포함하는,
팬-아웃 센서 패키지.
- 제 1 항에 있어서,
상기 광학부재의 제2측에는 적외선 차단층이 배치되며,
상기 광학영역은 마이크로 렌즈를 포함하는,
팬-아웃 센서 패키지.
- 제1면 및 상기 제1면의 반대측인 제2면을 갖는 광학부재;
상기 광학부재의 제1면 상에 배치되며, 재배선층 및 상기 재배선층과 동일 레벨에 위치하되 상기 재배선층과 전기적으로 절연된 패턴층을 포함하는 연결부재;
상기 연결부재 상에, 광학영역이 배치된 중심부 및 상기 중심부를 둘러싸며 상기 재배선층과 전기적으로 연결된 접속패드가 배치된 주변부를 갖는 활성면이 상기 광학부재의 제1면과 마주하도록, 배치된 센서칩; 및
상기 연결부재 상에 배치되며, 상기 활성면의 주변부의 적어도 일부를 덮는 절연부재; 를 포함하며,
상기 센서칩의 활성면에서 바라 보았을 때, 상기 패턴층은 상기 활성면의 중심부 및 주변부 사이의 영역에 대응되는 영역에 배치되며,
상기 재배선층 및 상기 패턴층은 상기 활성면과 각각 물리적으로 소정거리 이격된,
팬-아웃 센서 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180143302A KR102513088B1 (ko) | 2018-11-20 | 2018-11-20 | 팬-아웃 센서 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180143302A KR102513088B1 (ko) | 2018-11-20 | 2018-11-20 | 팬-아웃 센서 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200058774A true KR20200058774A (ko) | 2020-05-28 |
| KR102513088B1 KR102513088B1 (ko) | 2023-03-23 |
Family
ID=70920365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180143302A KR102513088B1 (ko) | 2018-11-20 | 2018-11-20 | 팬-아웃 센서 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102513088B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170121666A (ko) * | 2016-04-25 | 2017-11-02 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR20170142811A (ko) * | 2016-06-20 | 2017-12-28 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR20180055570A (ko) * | 2016-11-17 | 2018-05-25 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
-
2018
- 2018-11-20 KR KR1020180143302A patent/KR102513088B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170121666A (ko) * | 2016-04-25 | 2017-11-02 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR20170142811A (ko) * | 2016-06-20 | 2017-12-28 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR20180055570A (ko) * | 2016-11-17 | 2018-05-25 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102513088B1 (ko) | 2023-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10580812B2 (en) | Fan-out sensor package and camera module including the same | |
| TWI670841B (zh) | 扇出型感測器封裝以及包含該封裝的光學指紋感測器模組 | |
| US11037971B2 (en) | Fan-out sensor package and optical fingerprint sensor module including the same | |
| JP6455998B2 (ja) | ファン−アウト半導体パッケージ | |
| KR102052804B1 (ko) | 팬-아웃 센서 패키지 | |
| KR101942742B1 (ko) | 팬-아웃 반도체 패키지 | |
| KR102005351B1 (ko) | 팬-아웃 센서 패키지 | |
| KR102524812B1 (ko) | 반도체 패키지 | |
| KR101942745B1 (ko) | 팬-아웃 반도체 패키지 | |
| TW201807799A (zh) | 扇出型半導體封裝 | |
| CN111146188B (zh) | 半导体封装件 | |
| CN110098157B (zh) | 扇出型传感器封装件 | |
| KR20200052040A (ko) | 반도체 패키지 | |
| CN111081650A (zh) | 扇出型半导体封装件 | |
| KR20200057358A (ko) | 팬-아웃 반도체 패키지 | |
| KR20200060967A (ko) | 반도체 패키지 | |
| KR20200129671A (ko) | 패키지 온 패키지 및 이를 포함하는 패키지 연결 시스템 | |
| KR102509644B1 (ko) | 패키지 모듈 | |
| TW201933553A (zh) | 扇出型感測器封裝 | |
| KR102574414B1 (ko) | 전자 부품 모듈 | |
| KR102099748B1 (ko) | 전자부품 패키지 | |
| KR102513088B1 (ko) | 팬-아웃 센서 패키지 | |
| TW202101700A (zh) | 半導體封裝 | |
| KR102620892B1 (ko) | 팬-아웃 반도체 패키지 | |
| KR20200053967A (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |