KR20200054500A - 발광소자 패키지 - Google Patents

발광소자 패키지 Download PDF

Info

Publication number
KR20200054500A
KR20200054500A KR1020180137829A KR20180137829A KR20200054500A KR 20200054500 A KR20200054500 A KR 20200054500A KR 1020180137829 A KR1020180137829 A KR 1020180137829A KR 20180137829 A KR20180137829 A KR 20180137829A KR 20200054500 A KR20200054500 A KR 20200054500A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
electrode
electrode pad
emitting device
Prior art date
Application number
KR1020180137829A
Other languages
English (en)
Other versions
KR102669275B1 (ko
Inventor
김은주
조지훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020180137829A priority Critical patent/KR102669275B1/ko
Publication of KR20200054500A publication Critical patent/KR20200054500A/ko
Application granted granted Critical
Publication of KR102669275B1 publication Critical patent/KR102669275B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

발광소자 패키지는, 기판과, 기판 상에 인접하여 배치되는 복수의 제1 전극패드와, 제1 전극패드 상에 배치되는 복수의 발광소자와, 제1 전극패드와 이격되어 배치되는 복수의 제2 전극패드와, 제1 전극패드 및 제2 전극패드와 이격되어 배치되는 복수의 제3 전극패드를 포함한다.
복수의 제1 전극패드 중 제1-1 전극패드는 면적이 가장 크고, 복수의 제1 전극패드 중 제1-2 전극패드는 두께가 가장 두꺼울 수 있다.
복수의 발광소자 중에서 제1-2 전극패드 상에 배치된 제2 발광소자의 두께는 제1-1 전극패드 상에 배치된 제1 발광소자의 두께보다 작을 수 있다.

Description

발광소자 패키지{Lighting-emitting device package}
실시예는 발광소자 패키지에 관한 것이다.
발광다이오드(LED: Light Emitting Diode)와 같은 반도체 발광 소자는 GaAs 계열, AlGaAs 계열, GaN 계열, InGaN 계열 및 InGaAlP 계열 등의 화합물 반도체 재료를 이용하여 발광 원을 구성할 수 있다.
이러한 반도체 발광 소자는 패키지화되어 다양한 색을 방출하는 반도체 발광 소자 패키지로 이용되고 있으며, 반도체 발광 소자 패키지는 칼라를 표시하는 점등 표시기, 문자 표시기 및 영상 표시기 등의 다양한 분야에 광원으로 사용되고 있다.
최근 들어, 발광소자 패키지는 살균이나 식물 생장에 응용하기 위해 시도가 활발히 진행 중에 있다.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
실시예의 다른 목적은 새로운 구조를 갖는 발광소자 패키지를 제공한다.
실시예의 또다른 목적은 식물 생장에 최적화된 발광소자 패키지를 제공한다.
실시예의 또 다른 목적은 식물의 엽록소 생성과 광합성 작용을 개별 또는 동시에 수행할 수 있는 발광소자 패키지를 제공한다.
또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 발광소자 패키지는, 기판; 상기 기판 상에 인접하여 배치되는 복수의 제1 전극패드; 상기 제1 전극패드 상에 배치되는 복수의 발광소자; 상기 제1 전극패드와 이격되어 배치되는 복수의 제2 전극패드; 및 상기 제1 전극패드 및 상기 제2 전극패드와 이격되어 배치되는 복수의 제3 전극패드;를 포함한다.
상기 복수의 제1 전극패드 중 제1-1 전극패드는 면적이 가장 크고, 상기 복수의 제1 전극패드 중 제1-2 전극패드는 두께가 가장 두꺼울 수 있다.
상기 복수의 발광소자 중에서 상기 제1-2 전극패드 상에 배치된 제2 발광소자의 두께는 상기 제1-1 전극패드 상에 배치된 제1 발광소자의 두께보다 작을 수 있다.
실시예에 따른 발광소자 패키지의 효과에 대해 설명하면 다음과 같다.
실시예들 중 적어도 하나에 의하면, 복수의 발광소자가 실장되는 제1 전극패드의 면적을 달리하여, 복수의 발광소자와 전기적으로 연결되는 제2 전극패드 및 제3 전극패드의 레이아웃을 최적화할 수 있다는 장점이 있다.
실시예들 중 적어도 하나에 의하면, 가장 면적이 작은 제1 전극패드의 두께를 두껍게 하여 주어 해당 제1 전극의 볼륨을 증가시켜 방열 성능의 저하를 방지할 수 있다는 장점이 있다.
실시예들 중 적어도 하나에 의하면, 복수의 발광소자의 타입을 달리하여 서로 상이한 발광소자의 두께 차이로 복수의 발광소자가 실장되는 제1 전극패드의 두께 차이를 보완하여 주어, 복수의 발광소자 모두의 발광면이 동일하게 위치되도록 하여, 타겟에 동일하게 균일한 광속이 전달되도록 하여 최적의 식물 성장 제어가 가능하다.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 실시예에 따른 발광소자 패키지를 도시한 사시도이다.
도 2는 실시예에 따른 발광소자 패키지에서 광학렌즈가 제거된 후의 평면도이다.
도 3은 실시예에 따른 발광소자 패키지를 도시한 배면도이다.
도 4는 실시예에 따른 발광소자 패키지에서 전극패드의 레이아웃을 도시한 평면도이다.
도 5는 도 1의 발광소자 패키지에서 A-A'라인을 따라 절단한 단면도이다.
도 6은 실시예에 따른 발광소자 패키지에서 제1 수직형 발광소자를 도시한 단면도이다.
도 7은 실시예에 따른 발광소자 패키지에서 제2 수직형 발광소자를 도시한 단면도이다.
도 8은 실시예에 따른 발광소자 패키지의 등가회로도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다. 또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다. 또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “B 및(와) C 중 적어도 하나(또는 한 개 이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다. 또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. 그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우 뿐만아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다. 또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되는 경우 뿐만아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 실시예에 따른 발광소자 패키지를 도시한 사시도이고, 도 2는 실시예에 따른 발광소자 패키지에서 광학렌즈가 제거된 후의 평면도이다. 도 3은 실시예에 따른 발광소자 패키지를 도시한 배면도이고, 도 4는 실시예에 따른 발광소자 패키지에서 전극패드의 레이아웃을 도시한 평면도이며, 도 5는 도 1의 발광소자 패키지에서 A-A'라인을 따라 절단한 단면도이다.
도 1 내지 도 5를 참조하면, 실시예에 따른 발광소자패키지는 기판(11)을 제공할 수 있다.
<기판>
실시예에 따른 발광소자 패키지는 기판(11)을 제공할 수 있다. 기판(11)은 전도성 기판 또는 비전도성 기판일 수 있다. 전도성 기판을 사용할 경우 전기 전도도가 우수한 금속을 사용할 수 있고, 발광소자(25 내지 28) 작동 시 발생하는 열을 충분히 발산시킬 수 있어야 하므로 열전도도가 높은 GaAs 기판, 또는 금속기판을 사용하거나 실리콘(Si) 기판 등을 사용할 수 있다. 금속기판으로는 예컨대, 구리(Cu)나 금(Au)가 사용될 수 있지만, 이에 대해서는 한정하지 않는다.
비전도성 기판을 사용할 경우, AlN 기판이나 사파이어(Al2O3) 기판 또는 세라믹 계열의 기판을 사용할 수 있다.
<전극패드 및 방열판>
실시예에 따른 발광소자 패키지는 복수의 전극패드(13 내지 16, 18a 내지 18d, 19a 내지 19d)를 제공할 수 있다. 또한, 실시예에 따른 발광소자 패키지는 복수의 전극패드(21a 내지 21d, 22a 내지 22d)를 제공할 수 있다. 예컨대, 복수의 전극패드(13 내지 16, 18a 내지 18d, 19a 내지 19d)는 기판(11)의 상부 상에 배치될 수 있다. 예컨대, 복수의 전극패드(21a 내지 21d, 22a 내지 22d)는 기판(11)의 하부 상에 배치될 수 있다.
기판(11)의 상부 상에 배치된 전극패드(13 내지 16, 18a 내지 18d, 19a 내지 19d)는 상부 전극패드로 지칭되고, 기판(11)의 하부 상에 배치된 전극패드(21a 내지 21d, 22a 내지 22d)는 하부 전극패드로 지칭될 수 있다.
실시예에 따른 발광소자 패키지는 기판(11)의 하부 상에 방열판(23)을 제공할 수 있다. 방열판(23)은 발광소자(25 내지 28)에 의해 기판(11)으로 전달된 열을 신속히 외부로 방출시켜, 발광소자(25 내지 28)의 온도 상승을 방지하여 발광소자(25 내지 28)의 전기적 및/또는 광학적 특성의 저하를 방지할 수 있다.
상부 전극패드(18b, 18c, 18d, 19a 내지 19d)와 하부 전극패드(21a 내지 21d, 22a 내지 22d)는 기판(11)을 관통하여 전기적으로 연결될 수 있다. 이를 위해, 연결배선(미도시)이 기판(11)의 비아홀(33a 내지 33d, 34a 내지 34d)에 배치될 수 있다. 연결배선에 의해 상부 전극패드(18a 내지 18d, 19a 내지 19d)는 하부 전극패드(21a 내지 21d, 22a 내지 22d)에 전기적으로 연결될 수 있다. 연결배선으로는 예컨대, 텅스텐(W)가 사용될 수 있지만, 이에 대해서는 한정하지 않는다.
하부 전극패드(21a 내지 21d, 22a 내지 22d)과 방열판(23)은 동일 금속재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 상부 전극패드(13 내지 16, 18a 내지 18d, 19a 내지 19d)와 하부 전극패드(21a 내지 21d, 22a 내지 22d)은 동일한 금속재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 상부 전극패드(13 내지 16, 18a 내지 18d, 19a 내지 19d)는 도전성 재료로 단층 또는 다층으로 배치될 수 있다. 예를 들어, 상부 전극패드(13 내지 16, 18a 내지 18d, 19a 내지 19d)는 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
도 4에 도시한 바와 같이, 기판(11)은 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D)를 포함할 수 있다. 제1 영역(11A)의 일측은 제2 영역(11B)의 일측과 인접하여 배치되고, 제1 영역(11A)의 타측은 제3 영역(11C)의 일측과 인접하여 배치될 수 있다. 제2 영역(11B)의 타측은 제4 영역(11D)의 일측과 인접하여 배치될 수 있다. 제3 영역(11C)의 타측은 제4 영역(11D)의 타측과 인접하여 배치될 수 있다.
예컨대, 제1 영역(11A)의 일측과 제2 영역(11B)의 일측이 접하여 제1 경계선(12A)이 정의되고, 제1 영역(11A)의 타측과 제3 영역(11C)의 일측이 접하여 제2 경계선(12B)이 정의될 수 있다. 또한 제2 영역(11B)의 타측과 제4 영역(11D)의 일측이 접하여 제3 경계선(12C)이 정의되고, 제3 영역(11C)의 타측과 제4 영역(11D)의 타측이 접하여 제4 경계선(12D)이 정의될 수 있다. 이러한 경우, 제1 영역(11A)은 서로 수직 방향으로 접하는 제1 경계선(12A) 및 제2 경계선(12B)에 의해 둘러싸인 영역으로 정의되고, 제2 영역(11B)은 서로 수직 방향으로 접하는 제1 경계선(12A) 및 제3 경계선(12C)에 의해 둘러싸인 영역으로 정의될 수 있다. 또한, 제3 영역(11C)은 서로 수직 방향으로 접하는 제2 경계선(12B) 및 제4 경계선(12D)에 의해 둘러싸인 영역으로 정의되고, 제4 영역(11D)은 서로 수직 방향으로 접하는 제3 경계선(12C) 및 제4 경계선(12D)에 의해 둘러싸인 영역으로 정의될 수 있다.
제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D)은 모두 일측 모서리가 기판(11)의 중심을 중심으로 서로 인접하여 배치될 수 있다.
제1 영역(11A)의 일측, 제2 영역(11B)의 일측, 제3 영역(11C)의 타측 및 제4 영역(11D)의 타측은 예컨대, y축 방향을 따라 배치될 수 있다. 제1 영역(11A)의 타측, 제2 영역(11B)의 타측, 제3 영역(11C)의 일측 및 제4 영역(11D)의 일측은 예컨대, y축 방향을 따라 배치될 수 있다.
예컨대, 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D)은 서로 동일한 면적을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각에 제1 전극패드(13 내지 16)가 배치될 수 있다. 제1 전극패드(13 내지 16)에 인접하여 제2 전극패드(18a 내지 18d) 및 제3 전극패드(19a 내지 19d)가 배치될 수 있다.
제1 전극패드(13 내지 16)는 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28)가 실장되는 본딩패드일 수 있다. 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28) 각각은 전도성 접착제를 이용하여 제1 전극패드(13 내지 16)에 본딩될 수 있다.
제1 전극패드(13 내지 16)는 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28) 각각에서 발생되는 열을 방출시키기 위한 방열판으로 사용될 수 있다. 따라서, 제1 전극패드(13 내지 16)의 면적은 클수록 좋다.
제1 전극패드(13 내지 16)는 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28) 각각의 하측의 면적보다 큰 면적을 가질 수 있다. 제1 전극패드(13 내지 16)는 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각의 면적의 적어도 50%이상의 면적을 가질 수 있다. 예컨대, 제1 전극패드(13 내지 16)는 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각의 면적의 50% 내지 80%의 면적을 가질 수 있다. 50% 미만인 경우, 열 방출이 용이하지 않을 수 있다. 80% 초과한 경우 제2 전극패드(18a 내지 18d) 및 제3 전극패드(19a 내지 19d)의 배치 면적이 줄어들어, 제2 전극패드(18a 내지 18d) 및 제3 전극패드(19a 내지 19d)의 배치가 용이하지 않을 수 있다. 예컨대, 제1 전극패드(13 내지 16)는 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각의 면적의 50% 내지 70%의 면적을 가질 수 있다.
제1 전극패드(13 내지 16)는 예컨대, 사각 형상을 가질 수 있다. 각 제1 전극패드(13 내지 16)의 면적은 상이할 수 있으며, 적어도 두 개는 동일할 수 있다. 예컨대, 제1 전극패드(13)는 580 mm2 내지 600 mm2일 수 있으며, 바람직하게는 585 mm2 내지 595 mm2일 수 있으며, 더욱 바람직하게는 590.5164mm2의 면적을 가질 수 있다. 예컨대, 제1 전극패드(14)는 705 mm2 내지 720 mm2일 수 있으며, 바람직하게는 710 mm2 내지 715 mm2일 수 있으며, 더욱 바람직하게는 713.6263mm2의 면적을 가질 수 있다. 예컨대, 제1 전극패드(15)는 680 mm2 내지 705 mm2일 수 있으며, 바람직하게는 685 mm2 내지 698 mm2일 수 있으며, 더욱 바람직하게는 693.6289mm2의 면적을 가질 수 있다. 예컨대, 제1 전극패드(16)는 570 mm2 내지 590 mm2일 수 있으며, 바람직하게는 575 mm2 내지 585 mm2일 수 있으며, 더욱 바람직하게는 579.0186mm2의 면적을 가질 수 있다.
제2 전극패드(18a 내지 18d) 및 제3 전극패드(19a 내지 19d)는 제1 전극패드(13 내지 16)의 둘레에 배치될 수 있다.
제2 전극패드(18a 내지 18d)는 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각에 배치되거나 인접하여 영역에 걸쳐서 배치될 수 있다. 제3 전극패드(19a 내지 19d)는 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각에 배치되거나 인접하여 영역에 걸쳐서 배치될 수 있다.
예컨대, 제2 전극패드(18a)는 제1 영역(11A) 상의 제1 전극패드(13)의 둘레에 배치될 수 있다.
예컨대, 제2 전극패드(18b)는 제2 영역(11B)에서 제1 전극패드(14)의 둘레에 배치될 수 있다. 제2 전극패드(18b)는 제2 영역(11B) 상에 배치된 제1 전극패드(14)와 전기적으로 연결될 수 있다. 다시 말해, 제2 전극패드(18b)는 제2 영역(11B) 상에 배치된 제1 전극패드(14)로부터 연장되어 제1 전극패드(14)의 둘레에 배치될 수 있다.
예컨대, 제2 전극패드(18c)는 제4 영역(11D)에서 제1 전극패드(16)의 둘레에 배치될 수 있다. 제2 전극패드(18c)는 제3 영역(11C) 상에 배치된 제1 전극패드(15)와 전기적으로 연결될 수 있다. 다시 말해, 제2 전극패드(18c)는 제3 영역(11C) 상에 배치된 제1 전극패드(15)로부터 연장되어 제4 영역(11D) 상에서 제1 전극패드(16)의 둘레에 배치될 수 있다.
예컨대, 제2 전극패드(18d)는 제3 영역(11C)에서 제1 전극패드(15)의 둘레에 배치될 수 있다. 제2 전극패드(18d)는 제3 영역(11c)로부터 연장되어 제3 영역(11d) 상에 배치될 수 있다.
제2 전극패드(18b, 18c)는 제1 전극패드(14, 15)와 일체로 형성되므로, 이들을 전기적으로 연결하기 위한 별도의 와이어가 필요하지 않아 와이어 불량, 예컨대 와이어 단선 등이 방지될 수 있다.
한편, 제3 전극패드(19a)는 제1 영역(11A)에 배치된 제1 전극패드(13) 및 제2 영역(11B)에 배치된 제1 전극패드(14)의 둘레에 배치될 수 있다. 즉, 제3 전극패드(19a)는 제1 영역(11A)과 제2 영역(11B)에 걸쳐서 배치될 수 있다.
제3 전극패드(19b)는 제1 영역(11A)에 배치된 제1 전극패드(13) 및 제2 영역(11B)에 배치된 제1 전극패드(14)의 둘레에 배치될 수 있다. 즉, 제3 전극패드(19b)는 제1 영역(11A)과 제2 영역(11B)에 걸쳐서 배치될 수 있다.
예컨대, 제1 영역(11A)에서 제3 전극패드(19a)는 제2 전극패드(18a)와 제3 전극패드(19b) 사이에 배치될 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제2 영역(11B)에서 제3 전극패드(19b)는 제3 전극패드(19a)와 제1 전극패드(14) 사이에 배치될 수 있지만, 이에 대해서는 한정하지 않는다.
제3 전극패드(19c)는 제3 영역(11C)에서 제1 전극패드(15)의 일측에 인접하여 배치될 수 있다. 또한, 제3 전극패드(19d)는 제4 영역(11D)에서 제1 전극패드(16)의 둘레에 배치될 수 있다.
제4 영역(11D)에서, 제2 전극패드(18c)는 제1 전극패드(16)과 제2 전극패드(18d) 사이에 배치될 수 있다. 제4 영역(11D)에서, 제2 전극패드(18c)는 제1 전극패드(16)과 제3 전극패드(19d) 사이에 배치될 수 있다. 제4 영역(11D)에서, 제2 전극패드(18d)는 제2 전극패드(18c)와 제3 전극패드(19d) 사이에 배치될 수 있다.
각 제1 전극패드(13 내지 16)은 서로 인접하여 배치되고, 제2 전극패드(18a 내지 18d) 및 제3 전극패드(19a 내지 19d)는 각 제1 전극패드(13 내지 16)의 외측 둘레를 따라 배치될 수 있다.
나중에 설명되겠지만, 각 제1 전극패드(13 내지 16) 상에 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28)이 배치될 수 있다.
기판(11)에서 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28)이 배치되는 영역을 발광 영역으로 정의하고, 그렇지 않은 영역을 비발광 영역으로 정의할 수 있다. 이러한 경우, 제1 전극패드(13 내지 16)은 발광 영역에 배치되고, 제2 전극패드(18a 내지 18d) 및 제3 전극패드(19a 내지 19d)는 비발광 영역에 배치될 수 있다.
예컨대, 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각에 배치된 제2 전극패드(18a 내지 18d) 및 제3 전극패드(19a 내지 19d) 각각의 외측면은 기판(11)의 외측면으로부터 동일한 거리로 이격되어 배치될 수 있다. 예컨대, 제1 영역(11A)에 배치된 제2 전극패드(18a)의 외측면과 제2 영역(11B)에 배치된 제3 전극패드(19a)이 외측면은 기판(11)의 외측면으로부터 동일한 거리로 이격되어 배치될 수 있다.
예컨대, 제1 영역(11A) 상에 배치된 제1 전극패드(13)의 일측과 제1 전극패드(13)의 일측과 마주하는 제2 영역(11B) 상에 배치된 제1 전극패드(14)의 일측은 제1 경계선(12A)으로부터 동일한 거리로 이격되어 배치될 수 있다. 예컨대, 제1 영역(11A) 상에 배치된 제1 전극패드(13)의 타측과 제1 전극패드(13)의 타측과 마주하는 제3 영역(11C) 상에 배치된 제1 전극패드(15)의 일측은 제2 경계선(12B)으로부터 동일한 거리로 이격되어 배치될 수 있다. 예컨대, 제2 영역(11B) 상에 배치된 제1 전극패드(14)의 타측과 제1 전극패드(14)의 타측과 마주하는 제4 영역(11D) 상에 배치된 제1 전극패드(16)의 일측은 제3 경계선(12C)으로부터 동일한 거리로 이격되어 배치될 수 있다. 예컨대, 제3 영역(11C) 상에 배치된 제1 전극패드(15)의 타측과 제1 전극패드(15)의 타측과 마주하는 제4 영역(11D) 상에 배치된 제1 전극패드(16)의 타측은 제4 경계선(12D)으로부터 동일한 거리로 이격되어 배치될 수 있다.
예컨대, 제2 전극패드(18a 내지 18d)는 제1 전압이 인가되기 위한 전극패드이고, 제3 전극패드(19a 내지 19d)는 제2 전압이 인가되기 위한 전극패드일 수 있다. 제2 전압은 제1 전압과 동일한 진폭을 가지고 위상이 반대인 전압일 수 있다. 예컨대, 제1 전압이 정(+) 전압인 경우 제2 전압은 부(-) 전압일 수 있다. 예컨대, 제2 전극패드(18a 내지 18d)는 p 전극패드이고, 제3 전극패드(19a 내지 19d)는 n 전극패드일 수 있지만, 이에 대해서는 한정하지 않는다.
제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각에 배치된 제1 전극패드(13 내지 16)는 제1 전극패드(13 내지 16) 상에 실장되는 발광소자(25 내지 28)의 타입에 따라 제2 전극패드(18a 내지 18d) 또는 제3 전극패드(19a 내지 19d)에 전기적으로 연결될 수 있다. 예컨대, 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각에 배치된 제1 전극패드(13 내지 16) 상에 수직형 발광소자가 실장될 수 있다. 이러한 경우, 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각에 배치된 제1 전극패드(13 내지 16) 상에 서로 상이한 타입의 발광소자(25 내지 28)가 실장될 수 있다.
예컨대, 제1 발광소자(25), 제2 발광소자(26) 및 제3 발광소자(27)은 제1 수직형 발광소자(도 6의 50)을 포함할 수 있다. 예컨대, 제4 발광소자(28)은 제2 수직형 발광소자(도 7의 60)을 포함할 수 있다.
예컨대, 제1 영역(11A), 제2 영역(11B) 및 제3 영역(11C)에 배치된 제1 전극패드(13, 14, 15) 상에 제1 수직형 발광소자(도 6의 50)가 실장될 수 있다. 예컨대, 제4 영역(11D)에 배치된 제1 전극패드(16) 상에 제2 수직형 발광소자(도 7의 60)가 실장될 수 있다. 제1 수직형 발광소자(도 6의 50)는 예컨대 발광구조물 아래에 p 전극이 배치되는 구조를 가지고, 제2 수직형 발광소자(도 7의 60)는 예컨대 발광구조물 아래에 n 전극이 배치되는 구조를 가질 수 있다.
다른 예로서, 제1 영역(11A), 제2 영역(11B), 제3 영역(11C) 및 제4 영역(11D) 각각에 배치된 제1 전극패드(13 내지 16) 상에 수평형 발광소자나 플립칩형 발광소자가 실장될 수도 있다.
예컨대, 제1 발광소자(25)가 제1 영역(11A)의 제1 전극패드(13) 상에 실장되는 경우, 와이어(20a)를 제1 전극패드(13)가 제2 전극패드(18a)에 전기적으로 연결될 수 있다. 이러한 경우, 제1 발광소자(25)의 n 전극은 와이어(24a)를 이용하여 제3 전극패드(19a)에 전기적으로 연결될 수 있다.
예컨대, 제2 발광소자(26)가 제2 영역(11B)의 제1 전극패드(14) 상에 실장되는 경우, 제1 전극패드(14)와 제2 전극패드(18b)가 일체로 형성되므로 별도의 와이어가 필요없다. 제2 발광소자(26)의 n 전극은 와이어(24b)를 이용하여 제3 전극패드(19b)에 전기적으로 연결될 수 있다.
예컨대, 제3 발광소자(27)가 제3 영역(11C)의 제1 전극패드(15) 상에 실장되는 경우, 제1 전극패드(15)와 제2 전극패드(18c)가 일체로 형성되므로 별도의 와이어가 필요없다. 제3 발광소자(27)의 n 전극은 와이어(24c)를 이용하여 제3 전극패드(19c)에 전기적으로 연결될 수 있다.
예컨대, 제4 발광소자(28)가 제4 영역(11D)의 제1 전극패드(16) 상에 실장되는 경우, 제1 전극패드(16)는 와이어(24d)를 이용하여 제3 전극패드(19d)에 전기적으로 연결될 수 있다. 이러한 경우, 제4 발광소자(28)의 p 전극은 와이어(20b)를 이용하여 제2 전극패드(18d)에 전기적으로 연결될 수 있다.
실시예에 따르면, 제2 전극패드(18a 내지 18d) 각각은 서로 상이한 형상을 가지고, 제3 전극패드(19a 내지 19d) 또한 서로 상이한 형상을 가지도록 레이아웃됨으로써, 제1 전극패드(13 내지 16)의 면적을 극대화할 수 있다.
한편, 도 3에 도시한 바와 같이, 기판(11)의 하면 상에 하부 전극패드(21a 내지 21d, 22a 내지 22d)이 배치될 수 있다. 기판(11)의 하면 상에 방열판(23)이 배치될 수 있다. 방열판(23)은 기판(11)의 하부의 중심에 배치될 수 있다. 방열판(23)은 기판(11)의 면적의 60% 내지 80%의 면적을 가질 수 있다. 60% 미만인 경우 열 방출이 용이하지 않을 수 있다. 80% 초과한 경우 하부 전극패드(21a 내지 21d, 22a 내지 22d)의 배치 면적이 줄어들어, 하부 전극패드(21a 내지 21d, 22a 내지 22d)의 배치가 용이하지 않을 수 있다.
한편, 기판(11)에는 복수의 비아홀(33a 내지 33d, 34a 내지 34d)이 형성되고, 이 비아홀(33a 내지 33d, 34a 내지 34d)에 연결배선(미도시)이 배치될 수 있다.
이들 연결배선을 이용하여 상부 전극패드(18a 내지 18d 19a 내지 19d)와 하부 전극패드(21a 내지 21d, 22a 내지 22d)가 전기적으로 연결될 수 있다.
<발광소자>
실시예에 따른 발광소자 패키지는 복수의 발광소자(25, 26, 27, 28)을 제공할 수 있다. 발광소자는 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28)를 포함할 수 있지만, 이보다 더 적거나 많은 발광소자가 사용될 수도 있다.
발광소자(25 내지 28)는 대응하는 전도성 접착제를 이용하여 대응하는 제1 전극패드(13 내지 16) 상에 본딩될 수 있다. 예컨대, 제1 발광소자(25)는 대응하는 제1 전극패드(13) 상에 배치될 수 있다. 예컨대, 제2 발광소자(26)는 대응하는 제1 전극패드(14) 상에 배치될 수 있다. 예컨대, 제3 발광소자(27)는 대응하는 제1 전극패드(15) 상에 배치될 수 있다. 예컨대, 제4 발광소자(28)는 대응하는 제1 전극패드(16) 상에 배치될 수 있다.
제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28)는 서로 상이한 컬러 광을 생성할 수 있다. 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28)는 서로 상이한 파장에서 최대 피크를 갖는 광을 생성할 수 있다.
예컨대, 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28) 중 적어도 하나의 발광소자는 식물의 엽록소 생성을 촉진하기 위한 광을 생성하고, 제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28) 중 적어도 다른 하나의 발광소자는 식물의 광합성 작용을 촉진하기 위한 광을 생성할 수 있다.
예컨대, 식물의 엽록소 생성을 촉진하기 위한 광을 생성하는 발광소자로 제1 발광소자(25), 제2 발광소자(26) 및 제3 발광소자(27)가 사용되고, 식물의 광합성 작용을 촉진하기 위한 광을 생성하는 발광소자로 제4 발광소자(28)가 사용될 수 있다.
예컨대, 제1 발광소자(25), 제2 발광소자(26) 및 제3 발광소자(27)는 적색 광을 생성하고, 제4 발광소자(28)는 청색 광을 생성할 수 있다. 예컨대, 제1 발광소자(25), 제2 발광소자(26) 및 제3 발광소자(27)는 예컨대, 600nm 내지 680nm 범위의 피크 파장을 갖는 적색 광을 생성할 수 있다. 예컨대, 제4 발광소자(28)는 400nm 내지 470nm 범위의 피크 파장을 갖는 청색 광을 생성할 수 있다.
제1 발광소자(25), 제2 발광소자(26), 제3 발광소자(27) 및 제4 발광소자(28)는 하기 표 1과 같은 전기적 및 광학적 특성을 가질 수 있다.
Case Flux(lm) Po(mW) WP(nm)
R1 23.2 335.8 656.8
R2 22.3 327.2 657.0
R3 23.2 334.9 656.7
B 17.7 629.5 447.4
전체 39.9 947.7 447.8
R1, R2 및 R3 각각은 제1 발광소자, 제2 발광소자 및 제3 발광소자를 나타낼 수 있다. B는 제4 발광소자를 나타낼 수 있다. Flux은 광속을 나타내고, Po은 광 출력을 나타내고, WP는 최대 피크의 파장을 나타낼 수 있다. 따라서, 이와 같이 R1R2R3B의 배열 구조에 의해 보다 큰 광속과 보다 큰 광 출력을 얻을 수 있다.
통상적으로, 청색 광을 생성하는 제4 발광소자(28)는 적색 광을 생성하는 제1 내지 제3 발광소자(25 내지 27)보다 열이 덜 발생된다. 따라서, 제4 발광소자(28)는 도 가장 면적이 작은 제1 전극패드(16) 상에 실장되고, 다른 전극패드(13 내지 15) 상에 제1 내지 제3 발광소자(25 내지 27)가 실장될 수 있다.
제1 발광소자(25), 제2 발광소자(26) 및 제3 발광소자(27)는 수직형 발광소자일 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제1 발광소자(35), 제2 발광소자(36) 및 제3 발광소자(37)는 제4 발광소자(38)와 상이한 타입의 수직형 발광소자일 수 있다. 예컨대, 제1 발광소자(35), 제2 발광소자(36) 및 제3 발광소자(37)는 제1 수직형 발광소자(도 6의 50)를 포함하고, 제4 발광소자(28)는 제2 수직형 발광소자(도 7의 60)를 포함할 수 있다.
도 6 및 도 7에 도시한 바와 같이, 제1 수직형 발광소자(50)의 두께는 T1라고 하고, 제2 수직형 발광소자(60)의 두께는 T2이라고 한다. 이러한 경우, 제1 수직형 발광소자(50)의 두께(T1)는 제2 수직형 발광소자(60)의 두께(T2)보다 클 수 있다.
만일 제1 전극패드(13 내지 16)의 두께(t1, t2)가 동일하고, 제1 수직형 발광소자(50)인 제1 내지 제3 발광소자(25 내지 27)와 제2 수직형 발광소자(60)인 제4 발광소자(28)가 제1 전극패드(13 내지 16) 상에 실장되는 경우, 제1 수직형 발광소자(50)와 제2 수직형 발광소자(60) 사이의 두께(T1, T2) 차이로 인해, 광이 방출되는 발광면(501, 601)의 위치가 다르게 된다. 발광면(501, 601)은 제1 수직형 발광소자(50) 또는 제2 수직형 발광소자(60)의 반도체층의 최상면을 의미할 수 있다.
제1 수직형 발광소자(50)의 두께(T1)가 제2 수직형 발광소자(60)의 두께(T2)보다 크므로, 제1 내지 제3 발광소자(25 내지 27)의 발광면(501)이 제4 발광소자(28)의 발광면(601)보다 더 높게 위치될 수 있다. 이와 같이 제1 내지 제4 발광소자(25 내지 28) 사이의 발광면(501, 601)의 위치가 다르게 됨에 따라, 제1 내지 제4 발광소자(25 내지 28)에서 동일한 광 출력의 광이 방출되더라도, 타겟 지점에서 볼 때 제1 내지 제3 발광소자(25 내지 27)보다 제4 발광소자(28)의 광속이 작아 원하는 식물 성장 제어가 어려울 수 있다.
이러한 문제점을 해결하기 위해, 실시예에서는 제1 내지 제4 발광소자(25 내지 28)의 발광면(501, 601)이 동일하게 위치되도록 할 수 있다.
이를 위해, 도 5에 도시한 바와 같이, 제1 전극패드(13 내지 16)의 두께(t1)가 달라질 수 있다. 예컨대, 제1 발광소자(25), 제2 발광소자(26) 및 제3 발광소자(27)가 실장되는 제1 전극패드(13, 14, 15)의 두께(t1)는 동일할 수 있다. 제1 전극패드(13, 14, 15)의 두께(t1)는 제4 발광소자(28)가 실장되는 제1 전극패드(16)의 두께(t2)와 다를 수 있다.
예컨대, 제4 발광소자(28)가 실장되는 제1 전극패드(16)의 두께(t2)는 제2 발광소자(26) 및 제3 발광소자(27)가 실장되는 제1 전극패드(13, 14, 15)의 두께(t1)보다 클 수 있다. 구체적으로, 제4 발광소자(28)가 실장되는 제1 전극패드(16)의 두께(t2)는 제4 발광소자(28)의 발광면(601)이 제1 발광소자(25), 제2 발광소자(28) 및 제3 발광소자(27)의 발광면(501)과 동일하게 위치되도록 제2 발광소자(25) 및 제3 발광소자(26)가 실장되는 제1 전극패드(13, 14, 15)의 두께(t1)보다 클 수 있다.
예컨대, 제1 발광소자(25)의 두께(T1)와 제1 발광소자(25)가 실장된 제1 전극패드(13)의 두께(t1)의 합은 제4 발광소자(28)의 두께(T2)와 제4 발광소자(28)가 실장된 제1 전극패드(16)의 두께(t2)의 합은 동일할 수 있다. 예컨대, 제2발광소자(26)의 두께(T1)와 제2발광소자(26)가 실장된 제1 전극패드(14의 두께(t1)의 합은 제4 발광소자(28)의 두께(2)와 제4 발광소자(28)가 실장된 제1 전극패드(16)의 두께(t2)의 합은 동일할 수 있다. 예컨대, 제3발광소자(27)의 두께(T1)와 제3발광소자(27)가 실장된 제1 전극패드(15의 두께(t1)의 합은 제4 발광소자(28)의 두께(2)와 제4 발광소자(28)가 실장된 제1 전극패드(16)의 두께(t2)의 합은 동일할 수 있다. 이를 수식으로 나타내면 수학식 1과 같다.
[수학식 1]
T1+t1= T2+t2
예컨대, 제1 내지 제3 발광소자(25 내지 27) 각각의 두께(T1)와 제4 발광소자(28)의 두께(T2) 사이의 차이(α)는 수학식 2와 같이 나타낼 수 있다.
[수학식 2]
α=T1-T2
예컨대, 제1 내지 제3 발광소자(25 내지 27) 각각이 실장되는 제1 전극패드(13, 14, 15)의 두께(t1)와 제4 발광소자(28)가 실장되는 제1 전극패드(16)의 두께(t2) 사이의 차이(β)는 수학식 3과 같이 나타낼 수 있다.
[수학식 3]
β=t2-t1
수학식 2를 수학식 1에 대입하면, 수학식 4와 같다.
[수학식 4]
α+T2+t1=T2+t2
α=t2-t1
수학식 3과 수학식 4로부터, 수학식 5가 산출될 수 있다.
[수학식 5]
α= β
즉, 제1 내지 제3 발광소자(25 내지 27) 각각의 두께(T1)와 제4 발광소자(28)의 두께(T2) 사이의 차이(α)는 제1 내지 제3 발광소자(25 내지 27) 각각이 실장되는 제1 전극패드(13, 14, 15)의 두께(t1)와 제4 발광소자(28)가 실장되는 제1 전극패드(16)의 두께(t2) 사이의 차이(β)와 동일할 수 있다.
실시예에 따르면, 제1 내지 제3 발광소자(25 내지 27) 각각의 두께(T1)가 제4 발광소자의 두께(T2)보다 두꺼워진 α만큼 제4 발광소자(28)가 실장되는 제1 전극패드(16)의 두께(t2)를 제1 내지 제3 발광소자(25 내지 27) 각각이 실장되는 제1 전극패드(13, 14, 15)의 두께(t1)보다 β만큼 두껍게 형성하여 줌으로써, 제1 내지 제4 발광소자(25 내지 28) 모두의 발광면(501, 601)이 동일 면상에 위치되어, 타겟에 동일하게 균일한 광속이 전달되도록 하여 최적의 식물 성장 제어가 가능하다.
한편, 제4 발광소자(28)가 실장되는 제1 전극패드(16)의 두께(t2)가 제1 내지 제3 발광소자(25 내지 27)가 실장되는 제1 전극패드(13 내지 15)의 두께(t1)보다 두껍게 하여 주어 제4 발광소자(28)가 실장되는 제1 전극패드(16)의 면적이 상대적으로 작은 것을 보완하여 줄 수 있다. 즉, 제1 내지 제3 발광소자(25 내지 27) 각각이 실장되는 제1 전극패드(13, 14, 15)의 면적보다 작은 면적을 갖는 제4 발광소자(28)가 실장되는 제1 전극패드(16)의 두께(t2)를 제1 전극패드(13, 14, 15)의 두께(t1)보다 두껍게 하여 주어, 전체적인 볼륨(volume)을 증대시켜 제1 전극패드(13, 14, 15) 못지 않게 제4 발광소자(28)에서 발생된 열 방출 성능을 향상시킬 수 있다.
실시예에 따르면, 제1 내지 제4 발광소자(25 내지 28)가 서로 상이한 타입의 수직형 발광소자를 포함하도록 하여, 제1 내지 제4 발광소자(25 내지 28)가 실장되는 제1 전극패드(13 내지 16)의 면적을 달리함으로써, 제1 전극패드(13 내지 16)의 둘레에서 제2 전극패드(181, 18b, 18c, 18d) 및 제3 전극패드(19a 내지 19d)의 레이아웃을 최적화할 수 있다.
<제1 수직형 발광소자>
도 6은 실시예에 따른 발광소자 패키지에서 제1 수직형 발광소자를 도시한 단면도이다.
도 6을 참조하면, 제1 수직형 발광소자(50)는 발광구조물(510), 윈도우 반도체층(515), 미러층(521), 전도성 접촉층(523), 본딩층(540), 전도성 지지층(550), 및 보호층(580)을 포함할 수 있다.
발광구조물(510)은 제1 도전형 반도체층(511), 활성층(512), 제2 도전형 반도체층(513)을 포함할 수 있다. 활성층(512)은 제1 도전형 반도체층(511)과 제2 도전형 반도체층(513) 사이에 배치될 수 있다. 활성층(512)은 제1 도전형 반도체층(511) 아래에 배치될 수 있으며, 제2 도전형 반도체층(513)은 활성층(512) 아래에 배치될 수 있다.
예로서, 제1 도전형 반도체층(511)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 제2 도전형 반도체층(513)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 제1 도전형 반도체층(511)이 p형 반도체층으로 형성되고, 제2 도전형 반도체층(513)이 n형 반도체층으로 형성될 수도 있다.
제1 도전형 반도체층(511)은 예를 들어, n형 반도체층을 포함할 수 있다. 제1 도전형 반도체층(511)은 화합물 반도체로 구현될 수 있다. 제1 도전형 반도체층(511)은 예로서, II족-VI족 원소의 화합물 반도체 및 III족-V족 원소의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대, 제1 도전형 반도체층(511)은 인(P)계의 반도체로서, (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 제1 도전형 반도체층(511)은 조성식에서 y는 0.5의 값을 갖고, x는 0.5 내지 0.8의 값을 가질 수도 있다. 제1 도전형 반도체층(511)은 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
활성층(512)은 제1 도전형 반도체층(511)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(513)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 활성층(512)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band gap) 차이에 의해서 빛을 방출하는 층이다. 활성층(512)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
활성층(512)은 화합물 반도체로 구현될 수 있다. 활성층(512)은 예로서 II족-VI족 및 III족-V족 원소의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 활성층(512)은 예로서 (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 활성층(512)은 인(P)계 반도체로서, 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다. 활성층(512)이 다중 우물 구조로 구현된 경우, 활성층(512)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있다. 활성층(512)은 적색 대역의 피크 파장 예컨대, 600nm 내지 680nm 범위의 광을 발광할 수 있다.
제2 도전형 반도체층(513)은 예를 들어, p형 반도체층으로 구현될 수 있다. 제2 도전형 반도체층(513)은 화합물 반도체로 구현될 수 있다. 제2 도전형 반도체층(513)은 예로서 II족-VI족 원소의 화합물 반도체 및 III족-V족 원소의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(513)은 (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 제2 도전형 반도체층(513)은 인(P)계 반도체로서, 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba, C 등의 p형 도펀트가 도핑될 수 있다. 예로서, 발광구조물(510)은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P)으로부터 선택된 적어도 두 개 이상의 원소를 포함하여 구현될 수 있다.
한편, 제1 도전형 반도체층(511)이 p형 반도체층을 포함하고 제2 도전형 반도체층(513)이 n형 반도체층을 포함할 수도 있다. 또한, 제2 도전형 반도체층(513) 아래에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 발광구조물(510)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 제1 도전형 반도체층(511) 및 제2 도전형 반도체층(513) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 발광구조물(510)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광소자는 반도체 재질의 윈도우 반도체층(515)을 포함할 수 있다. 윈도우 반도체층(515)은 (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 윈도우 반도체층(515)은, 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다. 윈도우 반도체층(515)은 제2 도전형 반도체층(513) 아래에 배치될 수 있다. 윈도우 반도체층(515)은 전도성 반도체로서, 전류 퍼짐 효과를 제공할 수 있다.
실시 예에 따른 윈도우 반도체층(515)은 P형 도펀트로서, 카본을 포함할 수 있다. 카본의 도펀트 농도는 제2 도전형 반도체층(513)에 도프된 도펀트 농도보다 높은 농도로 첨가될 수 있으며, 예컨대 5E18cm-3 내지 1E20cm-3 범위로 형성될 수 있다. 이러한 윈도우 반도체층(515)은 고 농도의 도펀트에 의해 전류를 효과적으로 확산시켜 줄 수 있다. 또한 윈도우 반도체층(515)은 제2 도전형 반도체층(513)의 두께보다 두껍게 배치될 수 있으며, 0.2㎛ 내지 0.5㎛ 범위 예컨대 0.22㎛±0.02㎛ 범위의 두께(T1)로 형성될 수 있다. 윈도우 반도체층(515)이 두께(T1)의 범위보다 얇은 경우 전류 확산 효과가 저하될 수 있으며, 두께(T1)의 범위보다 초과된 경우 광 추출 효율이 저하될 수 있다.
윈도우 반도체층(515)의 하부 외곽부(515A)는 상면보다 넓은 너비로 배치될 수 있어, 발광구조물(510)과 반사층(530) 사이의 거리를 이격시켜 줄 수 있다. 이에 따라 발광구조물(510)의 측벽은 보호될 수 있다.
윈도우 반도체층(515)의 아래에는 미러층(521), 전도성 접촉층(523), 반사층(530), 본딩층(540) 및 전도성 지지층(550)이 배치된다.
미러층(521)은 발광구조물(510) 아래에 배치되며, 미러층(521)은 발광구조물(510)으로부터 입사된 광을 발광구조물(510) 방향으로 반사시켜 주게 된다. 미러층(521)은 발광구조물(510) 및 윈도우 반도체층(515)의 굴절률보다 낮은 굴절률을 가진 재질을 포함하며, 저 굴절률층, 금속 산화물층, 및 금속 질화물층 중 적어도 하나를 포함할 수 있다.
미러층(521)은 분산형 브래그 반사(distributed bragg reflector: DBR)층으로 형성될 수 있으며, 분산형 브래그 반사층은 서로 다른 굴절률을 갖는 두 유전체층이 교대로 배치된 구조이며, 각 유전체층은 Si, Zr, Ta, Ti 및 Al로 구성된 그룹으로부터 선택된 원소의 산화물 또는 질화물일 수 있으며, 구체적으로, SiO2층, Si3N4층, TiO2층, Al2O3층, 및 MgO층 중 어느 하나를 포함할 수 있다. 유전체층 각각은 λ/4n의 두께로 형성될 수 있으며, λ은 활성층에서 방출된 광의 파장이며, n은 각 유전체층의 굴절률을 나타낸다.
전도성 접촉층(523)은 윈도우 반도체층(515)과 접촉 예컨대, 오믹 접촉되도록 구현될 수 있다. 전도성 접촉층(523)은 윈도우 반도체층(515)과 접촉되어, 발광구조물(510)에 전기적으로 연결될 수 있다. 전도성 접촉층(523)은 복수의 접촉부가 서로 이격된 구조로 제공되고, 각 접촉부가 미러층(521)을 관통하게 된다. 전도성 접촉층(523)의 각 접촉부는 탑뷰 형상이 도트형, 원형 또는 다각형 형상일 수 있으며, 이에 대해 한정하지는 않는다.
전도성 접촉층(523)의 각 접촉부는 반사층(530)에 의해 서로 연결되며, 제1 전극(560)과 수직 방향으로 오버랩되지 않은 영역에 배치된다. 미러층(521)은 제1 전극(560)과 수직 방향으로 오버랩되는 영역에 배치될 수 있다. 이에 따라 미러층(521)은 전도성 지지층(550)으로부터 공급되는 전류를 블록킹하고, 전도성 접촉층(523)의 각 접촉부는 전류를 고르게 분배하여 공급하게 된다.
전도성 접촉층(523)은 윈도우 반도체층(515)의 굴절률보다 낮은 굴절률을 갖는 금속, 투과성 금속 질화물 또는 투과성 금속 산화물로 형성될 수 있다. 전도성 접촉층(523)은 투과도가 80% 이상인 금속 또는 비 금속재질이며, 미러층(521)과 다른 재질로 형성될 수 있으며, 예컨대 ITO(Indium-Tin-Oxide), AuBe, GeAu, AuZn, IZO(Indium-Zinc-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), GZO(Gallium-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide) 등의 물질 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
전도성 접촉층(523)은 윈도우 반도체층(515)의 두께보다 얇은 두께로 형성될 수 있으며, 예컨대, 전도성 접촉층(523)의 두께(T2)가 범위를 초과하면 광 흡수율이 증가되어 투과도 및 광량이 저하되며, 또한 너무 얇으면 반사층(530)의 물질이 확산될 수 있고 전기적인 특성이 저하될 수 있다.
전도성 접촉층(523)과 윈도우 반도체층(515) 사이의 접촉 면적은 전도성 접촉층(523)과 전극패드(570) 사이의 거리에 비례하여 증가될 수 있다. 예를 들면, 접촉 면적은 전도성 접촉층(523)와 전극패드(570) 사이의 거리가 가까우면 가까울수록 접촉 면적은 감소하고, 반대로 멀어지면 멀어질수록 접촉 면적은 증가될 수 있다. 이때 접촉 면적의 증가 비율은 선형적으로 증가되거나, 비 선형적으로 증가되거나 단계적으로 증가될 수 있으며, 이에 대해 한정하지는 않는다.
또는 전도성 접촉층(523)은 전극패드(570)에 수직한 영역에 가까워질수록 윈도우 반도체층(515)와의 접촉 면적은 작아지고, 전극패드(570)에 수직한 영역에 멀어질수록 윈도우 반도체층(515)와의 접촉 면적은 증가할 수 있다.
전도성 접촉층(523)의 아래에는 반사층(530)이 배치되며, 반사층(530)은 전도성 접촉층(523)의 하면과 접촉된다. 반사층(530)은 반사도가 80% 이상인 높은 금속 예컨대, Ag, Au 또는 Al를 포함한다.
반사층(530)과 전도성 접촉층(523)은 무지향성 반사((ODR: Omni Directional Reflector layer) 구조로 적층될 수 있다. 무지향성 반사 구조는 금속 재질의 반사층(530)과 그 반사층(530) 상에 형성된 저굴절률층인 전도성 접촉층(523)을 포함한 구조일 수 있다. 금속 반사층은 Ag, Au 또는 Al일 수 있으며, 저굴절률층은 상기에 개시된 투과성 금속 산화물 또는 투과성 금속 질화물을 포함할 수 있다. 이러한 반사층(520)과 전도성 접촉층(523) 사이의 계면에서 전 방위 반사각을 개선시켜 줄 수 있다. 또한 분산형 브래그 반사 구조와 무지향성 반사 구조를 구비함으로써, TE(Transverse Electric)-TM(Transverse Magnetic) 편광에 대한 반사 특성을 개선시켜 주어, 광 추출을 향상시켜 줄 수 있다. 이에 따라 적색 파장 대역에서 100%의 광 반사율을 갖는 발광 소자를 제공할 수 있다.
본딩층(540)은 반사층(530)과 전도성 지지층(550)을 부착시켜 주는 기능을 수행할 수 있다. 본딩층(540)은 예로서, Sn, AuSn, Pd, Al, Ti, Au, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Ta, Ti/Au/In/Au 등의 물질 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
전도성 지지층(550)은 Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 전도성 지지층(550)은 30㎛ 내지 300㎛ 범위로 형성될 수 있으며, 전도성 접촉층(523)부터 전도성 지지층(550)까지의 두께의 80% 이상으로 형성될 수 있다.
실시 예에 따른 발광소자는, 발광구조물(510) 위에 배치된 제1 전극(560)과 전극패드(570)를 포함할 수 있다.
제1 전극(560)은 제1 도전형 반도체층(511)에 전기적으로 연결될 수 있다. 제1 전극(560)은 제1 도전형 반도체층(511)에 접촉되어 배치될 수 있다. 제1 전극(560)은 제1 도전형 반도체층(511)에 오믹 접촉되어 배치될 수 있다. 제1 전극(560)은 발광구조물(510)과 오믹 접촉되는 영역을 포함할 수 있다. 제1 전극(560)은 제1 도전형 반도체층(511)과 오믹 접촉되는 영역을 포함할 수 있다. 제1 전극(560)은 Ge, Zn, Mg, Ca, Au, Ni, AuGe, AuGe/Ni/Au 등에서 선택된 적어도 어느 하나를 포함할 수 있다. 제1 전극(560)은 도 4와 같이, 서로 다른 방향으로 분기된 암(arm) 패턴으로 형성될 수 있고, 서로 연결된다.
전극패드(570)는 제1 전극(560)에 전기적으로 연결될 수 있다. 전극패드(570)는 제1 전극(560) 위에 배치될 수 있다. 전극패드(570)는 제1 전극(560) 위에 접촉되어 배치될 수 있다. 전극패드(570)는 외부 전원에 연결되어 발광구조물(510)에 전원을 제공할 수 있다. 전극패드(570)는 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo, Ti/Au/Ti/Pt/Au, Ni/Au/Ti/Pt/Au, Cr/Al/Ni/Cu/Ni/Au 등에서 선택된 적어도 어느 하나를 포함할 수 있다. 전극패드(570)은 형성하지 않고, 제1 전극(560)의 소정 영역을 전극 패드 영역으로 사용할 수 있다. 즉, 전극 패드(7)는 제1 전극(560)의 일부 영역이거나 별도의 패드일 수 있다.
실시 예에 따른 발광소자는 보호층(580)을 포함할 수 있다. 보호층(580)은 발광구조물(510)의 상부에 배치될 수 있다. 보호층(580)은 발광구조물(510)의 둘레에 배치될 수 있다. 보호층(580)은 발광구조물(510)의 측면에 배치될 수 있다. 보호층(580)은 윈도우 반도체층(515) 둘레에 배치될 수 있다. 보호층(580)의 일부 영역은 윈도우 반도체층(515)의 일부 영역 위에 배치될 수 있다.
보호층(580)은 제1 도전형 반도체층(511) 위에 배치될 수 있다. 보호층(580)은 제1 전극(560) 위에 배치될 수 있다. 보호층(580)은 상부면에 제공된 광 추출 구조(R)를 포함할 수 있다. 광 추출 구조는 요철 구조로 지칭될 수도 있고, 또한 러프니스(roughness)로 지칭될 수도 있다. 광 추출 구조는 규칙적으로 배열될 수도 있으며, 또한 랜덤(random)하게 배열될 수도 있다.
실시 예에 의하면, 제1 도전형 반도체층(511)의 상부면이 편평하게 제공되고 보호층(580)에 광 추출 구조(R)가 제공될 수 있다. 즉, 제1 도전형 반도체층(511)의 상부면에는 광 추출 구조가 제공되지 않도록 하고, 보호층(580)에만 광 추출 구조(R)가 제공되도록 구현될 수 있다.
보호층(580)은 산화물 또는 질화물 중에서 적어도 하나를 포함할 수 있다. 보호층(580)은 예로서 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.
보호층(580)의 두께는 1㎛ 내지 2㎛ 범위를 갖도록 구현될 수 있다. 보호층(580)의 굴절률은 제1 도전형 반도체층(511)의 굴절률에 비해 낮은 값을 갖도록 구현될 수 있다. 이와 같이 굴절률 차이를 갖도록 구현함으로써, 굴절률 차이에 따른 광 추출 효율을 향상시킬 수 있게 된다.
예로서, 활성층(512)에서 발광되는 빛의 파장은 적색 파장 대역의 빛을 방출하고, 제1 도전형 반도체층(511)의 두께는 1㎛ 내지 1.5㎛로 제공되고, 보호층(580)의 두께가 제1 도전형 반도체층(511)의 두께에 비하여 더 두껍게 제공될 수 있다. 예로서, 제1 도전형 반도체층(511)은 AlGaInP의 조성식을 갖도록 구현될 수 있으며, 활성층(512)에서 발광되는 빛의 파장은 600nm 내지 630nm의 범위를 갖도록 구현될 수 있다.
보호층(580)에 제공된 광 추출 구조는 마이크로 미터의 높이를 갖는 패턴 또는 나노미터의 높이를 갖는 패턴으로 형성될 수 있다.
한편, 전도성 지지층(550) 및 제1전극패드(570)에 연결된 외부 전원에 의하여 발광구조물(510)에 전원이 인가될 수 있다. 전도성 지지층(550)을 통하여 제2 도전형 반도체층(513)에 전원이 인가될 수 있다.
또한, 실시 예에 의하면, 제2 도전형 반도체층(513)에 전기적으로 연결된 제2 전극은 전도성 접촉층(523), 반사층(530), 본딩층(540), 전도성 지지층(550)으로 정의할 수 있다.
<제2 수직형 발광소자>
도 7은 실시예에 따른 발광소자 패키지에서 제2 수직형 발광소자를 도시한 단면도이다.
도 7을 참조하면, 제2 수직형 발광소자(60)는 상부에 제1 도전형 반도체층(611)과 전기적으로 연결된 제2 전극(625)가 배치되고 하부에 제2 도전형 반도체층(613)과 전기적으로 연결된 제1 전극(이하, 설명의 편의를 위해 제2 전극층(650)으로 설명함)이 배치된 구조를 제공할 수 있다.
제1발광 소자(131)는, 복수의 반도체층(611, 612, 613)을 갖는 발광구조물(610), 발광구조물(610) 아래에 제1 전극층(620), 제1 전극층(620) 아래에 제2 전극층(650), 제1 및 제2전극층(620, 650) 사이에 절연층(641), 및 제1 전극(625)을 포함할 수 있다.
발광구조물(610)은 제1 도전형 반도체층(611), 활성층(612), 및 제2 도전형 반도체층(613)을 포함할 수 있다. 제1 도전형 반도체층(611)은 n형 도펀트를 갖는 반도체일 수 있으며, 제2 도전형 반도체층(613)은 p형 도펀트를 갖는 반도체일 수 있다. 제1 도전형 반도체층(611)의 상면은 러프(rough)한 요철부(611A)로 형성될 수 있다. 발광구조물(610)은 II족 내지 V족 원소 및 III족 내지 V족 원소의 화합물 반도체 중에서 선택적으로 형성되며, 예컨대 400nm 내지 470nm 범위의 피크 파장을 갖는 청색 광을 생성할 수 있다 제1 및 제2 도전형 반도체층(11,13)은 예컨대, III족-V족 원소의 화합물 반도체를 이용한 반도체층 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, GaP 중 적어도 하나를 포함할 수 있다. 활성층(612)은 우물층/장벽층을 포함하며, 우물층/장벽층의 주기는 예컨대, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaA, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs의 페어 중 적어도 하나를 포함한다. 발광구조물(610)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
제1 전극층(620)은 발광구조물(610)과 제2 전극층(650) 사이에 배치되며, 발광구조물(610)의 제2 도전형 반도체층(613)과 전기적으로 연결되며, 제2 전극층(650)과 전기적으로 절연된다. 제1 전극층(620)은 제1 접촉층(615), 반사층(617) 및 캡핑층(619)를 포함하며, 제1 접촉층(615)는 반사층(617)과 제2 도전형 반도체층(613) 사이에 배치되며, 반사층(617)은 제1 접촉층(615)과 캡핑층(619) 사이에 배치된다. 제1 접촉층(615), 반사층(617) 및 캡핑층(619)은 서로 다른 도전성 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 접촉층(615)은 제2 도전형 반도체층(613)에 접촉되며, 예컨대 제2 도전형 반도체층(613)에 오믹 접촉을 형성할 수 있다. 제1 접촉층(615)은 예컨대 전도성 산화막, 전도성 질화물 또는 금속으로 형성될 수 있다. 제1 접촉층(615)은 예로서 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 적어도 하나로 형성될 수 있다.
반사층(617)은 제1 접촉층(615)과 캡핑층(619)에 전기적으로 연결될 수 있다. 반사층(617)은 반사층(617)은 발광구조물(610)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다.
반사층(617)은 광 반사율이 70% 이상인 금속으로 형성될 수 있다. 예컨대 반사층(617)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 반사층(617)은 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 반사층(617)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다. 예를 들면, 반사층(617)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 다른 예로서, 제1 접촉층(615)은 반사층(617) 아래에 형성되고, 적어도 일부가 반사층(617)을 통과하여 제2 도전형 반도체층(613)과 접촉될 수도 있다. 다른 예로서, 반사층(617)은 제1 접촉층(615)의 아래에 배치되고, 일부가 제1 접촉층(615)을 통과하여 제2 도전형 반도체층(613)과 접촉될 수 있다.
실시 예에 따른 발광소자는 반사층(617) 아래에 배치된 캡핑층(capping layer)(619)을 포함할 수 있다. 캡핑층(619)은 반사층(617)의 하면과 접촉되고, 접촉부(634)가 제2 전극(625)과 결합되어, 제2 전극(625)으로부터 공급되는 전원을 전달하는 배선층으로 기능한다. 캡핑층(619)은 금속으로 형성될 수 있으며, 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다.
캡핑층(619)의 접촉부(634)는 발광구조물(610)과 수직 방향으로 오버랩되지 않는 영역에 배치되며, 제2 전극(625)과 수직하게 오버랩된다. 캡핑층(619)의 접촉부(634)는 제1 접촉층(615) 및 반사층(617)과 수직 방향으로 오버랩되지 않는 영역에 배치된다. 캡핑층(619)의 접촉부(634)는 발광구조물(610)보다 낮은 위치에 배치되며, 제2 전극(625)과 직접 접촉될 수 있다.
제2 전극(625)은 단층 또는 다층으로 형성될 수 있으며, 단층은 Au일 수 있고, 다층인 경우 Ti, Ag, Cu, Au 중 적어도 2개를 포함할 수 있다. 여기서, 다층인 경우 Ti/Ag/Cu/Au의 적층 구조이거나, Ti/Cu/Au 적층 구조일 수 있다. 반사층(617) 및 제1 접촉층(615) 중 적어도 하나가 제2 전극(625)과 직접 접촉될 수 있으며, 이에 대해 한정하지는 않는다.
제2 전극(625)은 제1 전극층(620)의 외 측벽과 발광구조물(610) 사이의 영역(A1)에 배치될 수 있다. 제1 전극(625)의 둘레에는 보호층(630) 및 투광층(645)이 접촉될 수 있다.
보호층(630)은 발광구조물(610)의 하면에 배치되며, 제2 도전형 반도체층(613)의 하면 및 제1 접촉층(615)과 접촉될 수 있고, 반사층(617)과 접촉될 수 있다.
보호층(630) 중 발광구조물(610)과 수직 방향으로 오버랩되는 내측부는 돌출부의 영역과 수직 방향으로 오버랩되게 배치될 수 있다. 보호층(630)의 외측부는 캡핑층(619)의 접촉부(634) 위로 연장되며 접촉부(634)와 수직 방향으로 오버랩되게 배치된다. 보호층(630)의 외측부는 제2 전극(625)와 접촉될 수 있으며, 예컨대 제2 전극(625)의 둘레 면에 배치될 수 있다.
보호층(630)의 내측부는 발광구조물(610)과 제1 전극층(620) 사이에 배치되며, 외측부는 투광층(645)과 캡핑층(619)의 접촉부(634) 사이에 배치될 수 있다. 보호층(630)의 외측부는 발광구조물(610)의 측벽보다 외측 영역(A1)으로 연장되어, 습기가 침투하는 것을 방지할 수 있다.
보호층(630)은 채널층, 또는 저 굴절 재질, 아이솔레이션층으로 정의될 수 있다. 보호층(630)은 절연물질로 구현될 수 있으며, 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 보호층(630)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 보호층(630)은 투명한 재질로 형성될 수 있다.
실시 예에 따른 발광소자는 제1 전극층(620)과 제2 전극층(650)을 전기적으로 절연시키는 절연층(641)을 포함할 수 있다. 절연층(641)은 제1 전극층(620)과 제2 전극층(650) 사이에 배치될 수 있다. 절연층(641)의 상부는 보호층(630)에 접촉될 수 있다. 절연층(641)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 절연층(641)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.
절연층(641)은 제1 전극층(620)의 하면과 제2 전극층(650)의 상면에 접촉되며, 보호층(630), 캡핑층(619), 접촉층(15), 반사층(617) 각각의 두께보다는 두껍게 형성될 수 있다.
제2 전극층(650)은 절연층(641) 아래에 배치된 확산 방지층(652), 확산 방지층(652) 아래에 배치된 본딩층(654) 및 본딩층(654) 아래에 배치된 전도성 지지부재(656)를 포함할 수 있으며, 제1 도전형 반도체층(611)과 전기적으로 연결될 수 있다. 또한, 제2 전극층(650)은 확산 방지층(652), 본딩층(654), 전도성 지지부재(656) 중에서 1 개 또는 2 개를 선택적으로 포함하고, 확산 방지층(652) 또는 본딩층(654) 중 적어도 하나는 형성하지 않을 수 있다.
확산 방지층(652)은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 확산 방지층(652)은 절연층(641)과 본딩층(654) 사이에서 확산 장벽층으로 기능할 수도 있다. 확산 방지층(652)은 본딩층(654) 및 전도성 지지부재(656)와 전기적으로 연결되고, 제1 도전형 반도체층(611)과 전기적으로 연결될 수 있다.
확산 방지층(652)은 본딩층(654)이 제공되는 공정에서 본딩층(654)에 포함된 물질이 반사층(617) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 확산 방지층(652)은 본딩층(654)에 포함된 주석(Sn) 등의 물질이 반사층(617)에 영향을 미치는 것을 방지할 수 있다.
본딩층(654)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 전도성 지지부재(656)는 실시 예에 따른 발광구조물(610)을 지지하며 방열 기능을 수행할 수 있다. 본딩층(654)은 시드(seed) 층을 포함할 수도 있다.
전도성 지지부재(656)는 금속 또는 캐리어 기판 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 전도성 지지부재(656)은 발광 소자를 지지하기 위한 층으로서, 그 두께는 제2 전극층(650)의 두께의 80% 이상이며, 30㎛ 이상으로 형성될 수 있다.
한편, 제2 접촉층(633)은 제1 도전형 반도체층(611)의 내부에 배치되고 제1 도전형 반도체층(611)과 접촉된다. 제2 접촉층(633)의 상면은 제1 도전형 반도체층(611)의 하면보다 위에 배치될 수 있으며, 제1 도전형 반도체층(611)과 전기적으로 연결되고, 활성층(612) 및 제2 도전형 반도체층(613)과 절연된다.
제2 접촉층(633)은 제2 전극층(650)에 전기적으로 연결될 수 있다. 제2 접촉층(633)은 제1 전극층(620), 활성층(612) 및 제2 도전형 반도체층(613)을 관통하여 배치될 수 있다. 제2 접촉층(633)은 발광구조물(610) 내에 배치된 리세스(recess)(612)에 배치되고, 활성층(612) 및 제2 도전형 반도체층(613)과 보호층(630)에 의해 절연된다. 제2 접촉층(633)는 복수개가 서로 이격되어 배치될 수 있다.
제2 접촉층(633)은 제2 전극층(650)의 돌기(651)에 연결될 수 있으며, 돌기(651)는 확산 방지층(652)으로부터 돌출될 수 있다. 돌기(651)은 절연층(641) 및 보호층(630) 내에 배치된 홀(641A)을 통해 관통되고, 제1 전극층(620)과 절연될 수 있다.
제2 접촉층(633)는 예컨대 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있다. 돌기(501)는 다른 예로서, 확산 방지층(652) 및 본딩층(654)을 구성하는 물질 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지 않는다. 예컨대 돌기(651)은 예로서 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다.
제2 전극(625)는 제1 전극층(620)에 전기적으로 연결되며, 발광구조물(610)의 측벽 외측의 영역(A1)에 노출될 수 있다. 제2 전극(625)은 하나 또는 복수로 배치될 수 있다. 제2 전극(625)은 예컨대 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다.
투광층(645)은 발광구조물(610)의 표면을 보호하고, 제2 전극(625)와 발광구조물(610)의 사이를 절연시킬 수 있고, 보호층(630)의 주변부와 접촉될 수 있다. 투광층(645)은 발광구조물(610)을 구성하는 반도체층의 물질보다 낮은 굴절률을 가지며, 광 추출 효율을 개선시켜 줄 수 있다. 투광층(645)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 투광층(645)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 한편, 투광층(645)은 설계에 따라 생략될 수도 있다. 실시 예에 의하면, 발광구조물(610)은 제1 전극층(620)과 제2 전극층(650)에 의해 구동될 수 있다.
제1발광 소자(131)는 발광구조물(610)의 일부 위에 제2 전극(625)이 배치되고, 하부에 제1 전극(650)으로서 지지 부재를 갖는 제2 전극층(650)이 배치된 수직형 전극 구조를 갖는 발광 칩이 제공될 수 있다.
이상에서는 가장 두께가 두꺼운 제1 전극패드(16) 상에 청색 광을 생성하는 제4 발광소자(28)가 실장되는 것으로 설명되고 있지만, 제1 내지 제3 발광소자(25 내지 27) 중 어느 발광소자도 가장 두께가 두꺼운 제1 전극패드(16) 상에 실장될 수 있다. 다만, 가장 두께가 두꺼운 제1 전극패드(16) 상에 실장되는 발광소자(28)는 도 7에 도시된 바와 같이 제2 두께(T2)를 갖는 제2 수직형 발광소자(60)의 구조를 가지고, 나머지 제1 전극패드(13, 14, 15) 상에 실장되는 발광소자(25 내지 27)는 도 6에 도시된 바와 같이 제2 두께(T2)보다 더 두꺼운 제1 두께(T1)을 갖는 제1 수직형 발광소자(50)의 구조를 가져야 한다.
<제너 다이오드>
도 2에 도시한 바와 같이, 제1 전극패드(13 내지 16), 제2 전극패드(18a 내지 18d) 및 제3 전극패드(19a 내지 19d) 사이에 제너다이오드(31a, 31b, 31c, 31d)가 배치될 수 있다.
예컨대, 제1 제너다이오드(31a)는 제2 전극패드(18a) 상에 배치되고, 와이어(29a)를 이용하여 그 상부 일부와 제3 전극패드(19a)가 전기적으로 연결될 수 있다. 제1 제너다이오드(31a)가 제3 전극패드(19a) 상에 배치될 수도 있다. 예컨대, 제2 제너다이오드(31b)는 제1 전극패드(14) 상에 배치되고, 와이어(29b)를 이용하여 그 상부의 일부와 제3 전극패드(19b)가 전기적으로 연결될 수 있다. 제2 제너다이오드(31b)가 제3 전극패드(19b) 상에 배치될 수도 있다. 예컨대, 제3 제너다이오드(31c)는 제1 전극패드(15) 상에 배치되고, 와이어(29c)를 이용하여 그 상부 일부와 제3 전극패드(19c)가 전기적으로 연결될 수 있다. 제3 제너다이오드(31c)는 제3 전극패드(19c) 상에 배치될 수도 있다. 예컨대, 제4 제너다이오드(31d)는 제2 전극패드(18d) 상에 배치되고, 와이어(29d)를 이용하여 그 상부 일부와 제3 전극패드(19d)가 전기적으로 연결될 수 있다. 제4 제너다이오드(31d)는 제3 전극패드(19d) 상에 배치될 수도 있다.
<등가회로>
도 8에 도시한 바와 같이, 제1 내지 제4 발광소자(25 내지 28)는 독립적으로 구동될 수 있다. 즉, 제1 발광소자(25)는 제1 전압(V1)에 의해 발광되고, 제2 발광소자(26)는 제2 전압(V2)에 의해 발광될 수 있다. 제3 발광소자(27)는 제3 전압(V3)에 의해 발광되고, 제4 발광소자(28)는 제4 전압(V4)에 의해 발광될 수 있다.
예컨대, 제1 내지 제3 발광소자(25 내지 27) 중 적어도 하나 이상의 발광소자가 구동되어 적색 광이 발광될 때, 제4 발광소자(28)는 구동되지 않을 수 있다. 예컨대, 제4 발광소자(28)가 구동되어 청색 광이 발광될 때, 제1 내지 제3 발광소자(25 내지 27)는 구동되지 않을 수 있다.
다른 예로서, 제1 내지 제4 발광소자(25 내지 28)는 동시에 구동될 수 있다. 예컨대, 제1 내지 제4 발광소자(25 내지 28) 중 적어도 하나 이상의 발광소자가 구동되어 적색 광이 발광되는 동시에 제4 발광소자(28)가 구동되어 청색 광이 발광될 수 있다.
제1 전압, 제2 전압, 제3 전압 및 제4 전압은 상이한 전압값을 가질 수 있지만, 동일한 전압값을 가질 수도 있다.
제1 전압, 제2 전압, 제3 전압 및 제4 전압 각각의 전압값은 그 크기가 가변될 수 있다.
제1 전압, 제2 전압, 제3 전압 및 제4 전압은 정현 파형의 전압값 또는 펄스 파형의 전압값을 가질 수 있다.
<광학렌즈>
실시예에 따른 발광소자 패키지는 광학렌즈(40)을 제공할 수 있다. 광학렌즈(40)는 광의 지향향각 확장시켜줄 뿐만 아니나 복수의 발광소자(25 내지 28)를 외부의 충격이나 외부의 수분 등과 같은 오염원으로부터 보호할 수 있다.
광학렌즈(40)는 그 상면이 구 형상을 가질 수 있다. 구 형상 중 일부 영역은 면 형상을 가질 수 있다.
도 5에 도시한 바와 같이, 광학렌즈(40)는 기판(11) 상에 배치될 수 있다. 광학렌즈(40)는 에폭시와 같은 수지 재질이나 유리 재질 등으로 이루어질 수 있다.
복수의 발광소자(25 내지 28)는 광학렌즈(40)에 의해 둘러싸일 수 있다.
광학렌즈(40)는 측부에 예컨대, 4개의 측면이 구비될 수 있다. 즉, 광학렌즈(40)는 측부에 제1 측면(401), 제2 측면(402), 제3 측면(403) 및 제4 측면(미도시)이 구비될 수 있다. 예컨대, 제1 측면(401)과 제2 측면(402)은 서로 마주보도록 배치될 수 있다. 제3 측면(403)과 제4 측면은 서로 마주보도록 배치될 수 있다.
광학렌즈(40)에서 제1 내지 제4 측면(401 내지 403)을 제외한 나머지 면은 라운드 면(409)을 가질 수 있다. 즉, 라운드 면(409)은 제1 측면(401)과 제3 측면(403) 사이, 제3 측면(403)과 제2 측면(402) 사이, 제2 측면(402)과 제4 측면 사이 그리고 제4 측면과 제1 측면(401) 사이에 위치되고 이로부터 위로 연장되어 광학렌즈(40)의 상부를 구성할 수 있다.
제1 내지 제4 측면(401 내지 403)은 평평한 면, 즉 평면을 가질 수 있다. 제1 내지 제4 측면(401 내지 403)은 측 방향에서 보았을 때 반구 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
제1 내지 제4 측면(401 내지 403)은 기판(11)의 상면에 대해 경사진 면을 가질 수 있다. 예컨대, 경사진 면의 각도(a)는 제1 내지 제4 측면(401 내지 403)은 기판(11)의 상면에 수직한 수직선에 대해 예컨대 5° 내지 10°일 수 있다. 이와 같은 범위 내로 경사질 때, 광의 지향각이 가장 커질 수 있다.
제1 측면(401), 제2 측면(402), 제3 측면(403) 및 제4 측면의 하측은 기판(11)의 측면과 수직으로 일치되도록 배치될 수 있다.
광학렌즈(40)의 하측에 예컨대, 4개의 돌출 영역(410 내지 412)이 구비될 수 있다. 즉, 광학렌즈(40)의 하측에 제1 돌출 영역(410), 제2 돌출 영역(411), 제3 돌출 영역(412) 및 제4 돌출 영역(미도시)이 구비될 수 있다.
예컨대, 제1 돌출 영역(410)은 광학렌즈(40)의 하측에서 제1 측면(401)과 제3 측면(403) 사이의 라운드 면(409)으로부터 외측 방향으로 연장되어 배치될 수 있다. 예컨대, 제2 돌출 영역(411)은 광학렌즈(40)의 하측에서 제3 측면(403)과 제2 측면(402) 사이의 라운드 면(409)으로부터 외측 방향으로 연장되어 배치될 수 있다. 예컨대, 제3 돌출 영역(412)은 광학렌즈(40)의 하측에서 제2 측면(402)과 제4 측면 사이의 라운드 면(409)으로부터 외측 방향으로 연장되어 배치될 수 있다. 예컨대, 제4 돌출 영역은 광학렌즈(40)의 하측에서 제4 측면과 제1 측면(401) 사이의 라운드 면(409)으로부터 외측 방향으로 연장되어 배치될 수 있다.
제1 돌출 영역(410), 제2 돌출 영역(411), 제3 돌출 영역(412) 및 제4 돌출 영역의 인접하는 양 측면의 하측은 기판(11)의 대응하는 양 측면과 수직으로 일치되도록 배치될 수 있다.
정리하면, 기판(11)의 측면의 중심 부분은 광학렌즈(40)의 제1 내지 제4 측면(401 내지 403)의 하측과 수직으로 일치되도록 배치되고, 기판(11)의 측면의 바깥 부분은 광학렌즈(40)의 제1 내지 제4 돌출 영역의 측면의 하측과 수직으로 일치되도록 배치될 수 있다.
제1 내지 제4 측면(401 내지 403)과 라운드 면(409)이 접하는 영역에서 곡률부(415, 416)를 가질 수 있다. 곡률부(415, 416)는 서로 다른 경사각을 갖는 면이 적어도 하나 이상이 접하여 구성될 수 있다. 곡률부(415, 416)의 곡률은 적어도 0.5 이상일 수 있지만, 이에 대해서는 한정하지 않는다. 0.5 미만인 경우, 측면과 라운드 면(409) 사이의 구분이 없어 곡률부(415, 416)가 형성되지 않는다.
한편, 실시 예에 따른 발광소자 패키지(도 1 내지 도 8)는 다양한 광원 장치에 적용될 수 있다.
이러한 광원 장치는 산업 분야에 따라 위생 장치, 식물 성장 장치, 살균 장치, 표시 장치, 조명 장치, 헤드 램프 등을 포함할 수 있다.
예컨대, 광원장치는 회로기판(미도시) 상에 복수의 발광소자 패키지가 배치될 수 있다. 각 발광소자 패키지는 회로기판과 전기적으로 연결될 수 있다. 발광소자 패키지는 상술한 실시예에 따른 발광소자 패키지(도 1 내지 도 8)일 수 있다.
광원장치는 도시되지 않은 하우징에 장착될 수 있다.
광원장치는 복수의 회로기판과 각 회로기판 상에 복수의 발광소자 패키지가 배치된 구조도 가능하다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
10: 발광소자 패키지
11: 기판
11A, 11B, 11C, 11D: 영역
12A, 12B, 12C, 12D: 경계선
13, 14, 15, 16, 18a, 18b, 18c, 18d 19a, 19b, 19c, 19d, 21a, 21b, 21c, 21d, 22a, 22b, 22c, 22d: 전극패드
23: 방열판
20a, 20b, 24a, 24b, 24c, 24d, 29a, 29b, 29c, 29d: 와이어
25, 26, 27, 28: 발광소자
31a, 31b, 31c, 31d: 제너다이오드
33a, 33b, 33c, 33d, 34a, 34b, 34c, 34d: 비아홀
40: 광학렌즈
50, 60: 수직형 발광소자
401, 402, 403: 측면
409: 라운드 면
410, 411, 412: 돌출 영역
415, 416: 곡률부
501, 601: 발광면

Claims (10)

  1. 기판;
    상기 기판 상에 인접하여 배치되는 복수의 제1 전극패드;
    상기 제1 전극패드 상에 배치되는 복수의 발광소자;
    상기 제1 전극패드와 이격되어 배치되는 복수의 제2 전극패드; 및
    상기 제1 전극패드 및 상기 제2 전극패드와 이격되어 배치되는 복수의 제3 전극패드;
    를 포함하고,
    상기 복수의 제1 전극패드 중 제1-1 전극패드는 면적이 가장 크고,
    상기 복수의 제1 전극패드 중 제1-2 전극패드는 두께가 가장 두꺼우며,
    상기 복수의 발광소자 중에서 상기 제1-2 전극패드 상에 배치된 제2 발광소자의 두께는 상기 제1-1 전극패드 상에 배치된 제1 발광소자의 두께보다 작은 발광소자 패키지.
  2. 제1항에 있어서,
    상기 제1 발광소자와 상기 제2 발광소자는 서로 상이한 피크 파장의 광을 생성하는 발광소자 패키지.
  3. 제2항에 있어서,
    상기 제1 발광소자는 식물의 엽록소 생성을 촉진하기 위한 광을 생성하고,
    상기 제2 발광소자는 식물의 광합성 작용을 촉진하기 위한 광을 생성하는 발광소자 패키지.
  4. 제1항에 있어서,
    상기 제1 발광소자는 600nm 내지 680nm 범위의 피크 파장을 갖는 적색 광을 생성하는 발광소자 패키지.
  5. 제1항에 있어서,
    상기 제2 발광소자는 400nm 내지 470nm 범위의 피크 파장을 갖는 청색 광을 생성하는 발광소자 패키지.
  6. 제1항에 있어서,
    상기 복수의 제1 전극패드는 상기 제1-1 전극패드 및 제1-2 전극패드에 인접하는 제1-3 전극패드 및 제1-4 전극패드를 더 포함하고,
    상기 제1-3 전극패드 및 상기 제1-4 전극패드 상에 상기 제1 발광소자가 배치되는 발광소자 패키지.
  7. 제1항에 있어서,
    상기 제1 발광소자의 두께와 제2 발광소자의 두께 간의 차이는 상기 제1-2 전극패드의 두께와 제1-1 전극패드의 두께의 차이와 동일한 발광소자 패키지.
  8. 제1항에 있어서,
    상기 제1 및 제2 발광소자는 서로 타입의 수직형 발광소자를 포함하는 발광소자 패키지.
  9. 제1항에 있어서,
    상기 제2 발광소자가 배치되는 상기 제1-2 전극패드는 가장 작은 면적을 갖는 발광소자 패키지.
  10. 제1항에 있어서,
    상기 복수의 발광소자 상에 배치되는 광학렌즈;
    를 더 포함하는 발광소자 패키지.
KR1020180137829A 2018-11-12 2018-11-12 발광소자 패키지 KR102669275B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180137829A KR102669275B1 (ko) 2018-11-12 2018-11-12 발광소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180137829A KR102669275B1 (ko) 2018-11-12 2018-11-12 발광소자 패키지

Publications (2)

Publication Number Publication Date
KR20200054500A true KR20200054500A (ko) 2020-05-20
KR102669275B1 KR102669275B1 (ko) 2024-05-24

Family

ID=70919436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180137829A KR102669275B1 (ko) 2018-11-12 2018-11-12 발광소자 패키지

Country Status (1)

Country Link
KR (1) KR102669275B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218688A (ja) * 2007-03-05 2008-09-18 Denso Corp 半導体装置
US20160062023A1 (en) * 2013-04-15 2016-03-03 Sharp Kabushiki Kaisha Illumination device, illumination equipment, and display device
KR20170019630A (ko) * 2015-08-12 2017-02-22 엘지이노텍 주식회사 발광 소자 및 이를 구비한 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218688A (ja) * 2007-03-05 2008-09-18 Denso Corp 半導体装置
US20160062023A1 (en) * 2013-04-15 2016-03-03 Sharp Kabushiki Kaisha Illumination device, illumination equipment, and display device
KR20170019630A (ko) * 2015-08-12 2017-02-22 엘지이노텍 주식회사 발광 소자 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
KR102669275B1 (ko) 2024-05-24

Similar Documents

Publication Publication Date Title
KR101666442B1 (ko) 발광 다이오드 및 이를 포함하는 발광 소자 패키지
KR100999733B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR100969100B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
JP5650446B2 (ja) 半導体発光素子
KR102659369B1 (ko) 광학 모듈
KR101163838B1 (ko) 반도체 발광소자 및 그 제조방법
KR101154709B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US10892390B2 (en) Light-emitting element and light-emitting element package including the same
KR20120045542A (ko) 발광소자
KR20150142327A (ko) 발광 소자 및 발광 소자 패키지
KR101114592B1 (ko) 발광 디바이스 패키지 및 그 제조방법
JP2018530924A (ja) 半導体素子、半導体素子パッケージ、およびこれを含む照明システム
KR102212666B1 (ko) 발광소자
KR101039880B1 (ko) 발광소자 및 발광소자 패키지
KR101064064B1 (ko) 발광 소자
KR102164087B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR102237144B1 (ko) 발광 소자 및 발광 소자 패키지
KR102250516B1 (ko) 발광소자
KR20110097233A (ko) 발광 소자 및 그 제조방법
KR101689164B1 (ko) 발광소자
KR102458090B1 (ko) 발광 소자
KR102237148B1 (ko) 발광소자 제조방법
KR102669275B1 (ko) 발광소자 패키지
KR20110138755A (ko) 발광 소자
KR102571788B1 (ko) 반도체 소자, 발광 소자 및 이를 구비한 조명 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant