KR20110097233A - 발광 소자 및 그 제조방법 - Google Patents

발광 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20110097233A
KR20110097233A KR1020100016970A KR20100016970A KR20110097233A KR 20110097233 A KR20110097233 A KR 20110097233A KR 1020100016970 A KR1020100016970 A KR 1020100016970A KR 20100016970 A KR20100016970 A KR 20100016970A KR 20110097233 A KR20110097233 A KR 20110097233A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
electrode
emitting device
emitting chip
Prior art date
Application number
KR1020100016970A
Other languages
English (en)
Other versions
KR101646261B1 (ko
Inventor
최정현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100016970A priority Critical patent/KR101646261B1/ko
Publication of KR20110097233A publication Critical patent/KR20110097233A/ko
Application granted granted Critical
Publication of KR101646261B1 publication Critical patent/KR101646261B1/ko

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광 소자는 상부가 개방된 캐비티를 포함하는 몸체; 상기 몸체에 설치된 제1 전극 및 제2 전극; 상기 캐비티에 설치되며, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층 및 상기 활성층 아래에 제2 도전형 반도체층을 포함하여 빛을 생성하는 발광칩; 및 상기 제1 전극의 상면과 상기 발광칩의 상면에 배치되어 상기 발광칩과 상기 제1 전극을 전기적으로 연결하는 도전성 브릿지층을 포함한다.

Description

발광 소자 및 그 제조방법{LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME}
실시예는 발광 소자 및 그 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표 상의 Ⅲ족과 Ⅴ족의 원소를 화합함으로써 생성할 수 있다. LED는 화합물 반도체의 조성비 및 재질을 조절함으로써 다양한 색상 구현이 가능하다.
발광 다이오드는 순 방향 전압 인가 시 n층의 전자와 p층의 정공이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 빛 에너지를 생성할 수 있다.
발광 다이오드의 재질의 일종인 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) LED, 녹색(Green) LED, 자외선(UV) LED 등은 상용화되어 널리 사용되고 있다.
실시예는 새로운 구조를 갖는 발광 소자 및 그 제조방법을 제공한다.
실시예는 신뢰성이 향상된 발광 소자 및 그 제조방법을 제공한다.
실시예에 따른 발광 소자는 상부가 개방된 캐비티를 포함하는 몸체; 상기 몸체에 설치된 제1 전극 및 제2 전극; 상기 캐비티에 설치되며, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층 및 상기 활성층 아래에 제2 도전형 반도체층을 포함하여 빛을 생성하는 발광칩; 및 상기 제1 전극의 상면과 상기 발광칩의 상면에 배치되어 상기 발광칩과 상기 제1 전극을 전기적으로 연결하는 도전성 브릿지층을 포함한다.
실시예에 따른 발광 소자 제조방법은 각각 상부가 개방된 캐비티를 포함하는 복수의 몸체들이 준비되는 단계; 상기 복수의 몸체에 제1 전극 및 제2 전극을 형성하는 단계; 상기 복수의 몸체에 복수의 발광칩을 각각 탑재하는 단계; 상기 발광칩의 상면 및 상기 제1 전극 상에 도전성 브릿지층을 선택적으로 형성하는 단계를 포함한다.
실시예는 새로운 구조를 갖는 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예는 신뢰성이 향상된 발광 소자 및 그 제조방법을 제공할 수 있다.
도 1은 실시예에 따른 발광 소자의 측 단면도
도 2는 도 1의 발광 소자의 상면도
도 3은 도 1의 발광 소자의 하면도
도 4는 실시예에 따른 발광 소자에 탑재된 발광칩의 측 단면도
도 5 내지 도 13은 실시예에 따른 발광 소자의 제조방법을 설명하는 도면
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자 및 그 제조방법에 대해 설명한다.
도 1은 실시예에 따른 발광 소자(1)의 측 단면도이고, 도 2는 도 1의 발광 소자(1)의 상면도이고, 도 3은 도 1의 발광 소자(1)의 하면도이다.
도 1 내지 도 3을 참조하면, 실시예에 따른 발광 소자(1)는 상부가 개방된 캐비티(15)를 포함하며, 전기 전도성을 갖는 재질로 형성된 몸체(10)와, 상기 몸체(10)의 상면, 외측면 및 하면에 형성된 제1 전극(31)과, 상기 몸체(10)의 하면에 형성된 제2 전극(32)과, 상기 캐비티(15)에 설치되어 빛을 생성하는 발광칩(100)과, 상기 몸체(10)의 상면에 형성된 상기 제1 전극(31)의 상면 및 상기 발광칩(100)의 상면에 선택적으로 형성되어 상기 발광칩(100) 및 상기 제1 전극(31)을 전기적으로 연결하는 도전성 브릿지층(40)을 포함할 수 있다.
실시예에 따른 발광 소자(1)는 와이어(wire) 대신 상기 도전성 브릿지층(40)에 의해 상기 발광칩(100)과 상기 제1 전극(31) 사이의 전기 전도성을 확보한다.
상기 도전성 브릿지층(40)은 도금 공정 또는 증착 공정에 의해 형성되는데, 이러한 공정들은 와이어(wire)를 이용한 와이어 본딩 공정에 비해 신뢰성이 높다.
또한, 상기 도전성 브릿지층(40)은 상기 발광칩(100)의 상면에 선택적으로 형성될 수 있으므로, 그 형상에 따라 효율적으로 전류를 스프레딩 시킬 수도 있다.
또한, 실시예에 따른 발광 소자(1)에 탑재된 상기 발광칩(100)의 상면의 형상은 도 2에 도시된 것처럼 육각형 형상을 가질 수 있다. 이러한 육각형 형상의 발광칩(100)은 구조적으로 사각형 형상 등에 비해 내전압 특성과 전류 스프레딩 특성이 뛰어나다.
이하에서는, 실시예에 따른 발광 소자(1)에 대해 각 구성 요소를 중심으로 상세히 설명한다.
상기 몸체(10)는 전기 전도성을 갖는 재질, 예를 들어, 실리콘(Si), 금속 및 PCB(Printed Circuit Board) 기판 중 어느 하나로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 몸체(10)가 실리콘(Si)으로 형성된 경우, 상기 몸체(10)에 도전형 도펀트를 주입하는 방식으로 제너(zener) 다이오드 등의 보호 소자를 집적 회로 형태로 형성할 수도 있으며, 이에 대해 한정하지는 않는다.
상기 몸체(10)에는 상부가 개방되도록 캐비티(15)가 형성될 수 있다. 상기 캐비티(15)는 예를 들어, 에칭 공정에 의해 형성되거나 사출 성형에 의해 형성될 수 있다.
상기 캐비티(15)는 컵 형상, 오목한 용기 형상 등으로 형성될 수 있으며, 그 내측면은 바닥면에 대해 수직한 측면이거나 경사진 측면이 될 수 있다. 상기 경사진 측면은 실리콘(Si) 재질로 형성된 상기 몸체(10)에 습식 식각(Wet Etching)을 실시하여 형성된 경우, 30°내지 70°의 경사를 가질 수 있다.
또한, 상기 캐비티(15)를 상면에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상 일 수 있으며, 상기 캐비티(15)의 형상은 상기 발광칩(100)의 형상에 대응하도록 형성될 수 있다. 실시예에서는 도 2에 도시된 것처럼 상기 캐비티(15)를 상면에서 바라본 형상이 육각형인 것을 중심으로 설명한다.
상기 몸체(10)가 실리콘(Si) 재질로 형성된 경우, 상기 몸체(10)의 외측면에는 경사면이 형성될 수 있다. 실리콘(Si) 재질의 상기 몸체(10)를 개별 소자 단위로 분리하기 위해 에칭 공정이 실시되는데, 상기 경사면들은 이러한 에칭 공정에 의해 형성될 수 있다.
상기 몸체(10)의 표면에는 절연층(12)이 형성될 수 있다. 특히, 상기 절연층(12)은 적어도 상기 제1 전극(31)과 상기 몸체(10) 사이에 형성될 수 있다. 이에 따라, 상기 몸체(10)가 상기 제1 전극(31)과 전기적으로 쇼트되는 것을 방지할 수 있다.
상기 절연층(12)은 예를 들어, Si02, SixOy, Si3N4, SixNy, SiOxNy 또는 Al2O3 중 적어도 하나로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 절연층(12)은 상기 몸체(10)가 실리콘(Si) 재질로 형성된 경우 열적 산화(thermal oxidation) 방법에 의해 실리콘 산화막(Silicon Oxide Film)의 형태로 형성될 수 있다. 또는 상기 절연층(12)은 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition), 전자빔(E-beam) 증착 등의 방법에 의해 증착되어 형성될 수도 있으며, 이에 대해 한정하지는 않는다.
상기 제1,2 전극(31,32)은 상기 발광칩(100)과 전기적으로 연결되어 상기 발광칩(100)에 전원을 제공할 수 있다.
상기 절연층(12)의 외측면에는 상기 제1 전극(31)이 형성될 수 있다. 상기 제1 전극(31)의 일단은 상기 몸체(10)의 상면에 배치되고, 타단은 상기 몸체(10)의 외측면을 따라 상기 몸체(10)의 하면에 배치될 수 있다.
또한, 상기 제2 전극(32)은 상기 몸체(10)의 하면에 형성될 수 있다. 이때, 상기 제2 전극(32)은 상기 몸체(10)의 하면에 직접 접촉하도록 형성되어 상기 발광칩(100)과 상기 몸체(10)를 통해 전기적으로 연결될 수 있다.
상기 제1,2 전극(31,32)은 도 3에 도시된 것처럼, 실시예에 따른 발광 소자(1)의 하면의 대부분의 면적을 차지하도록 형성될 수 있다. 이에 따라 상기 발광 소자(1)의 열 방출 효율이 향상될 수 있으며, 상기 발광 소자(1)를 라이트 유닛 등에 용이하게 설치할 수 있다.
또한, 상기 제1,2 전극(31,32)은 바람직하게는 최하면이 동일 수평면 상에 배치되도록 형성될 수 있다. 이에, 상기 발광 소자(1)는 기울어지지 않게 라이트 유닛 등에 설치될 수 있다.
상기 제1,2 전극(31,32)은 다층 구조로 형성될 수 있다. 예를 들어, 상기 제1,2 전극(31,32)은 티타늄(Ti), 니켈(Ni), 금(Au)이 순차적으로 적층된 Ti/Ni/Au층 일 수 있다. 즉, 상기 제1,2 전극(31,32)의 최하층에는 티타늄(Ti), 크롬(Cr), 탄탈늄(Ta)과 같이 상기 절연층(12)이나 상기 몸체(10)와의 접착력이 우수한 재질이 적층되고, 상기 제1,2 전극(31,32)의 최상층에는 금(Au)이나 구리(Cu)와 같이 전기 전도성이 우수한 재질이 적층되고, 상기 제1,2 전극(31,32)의 최상층과 최하층 사이에는 니켈(Ni)과 같이 층간 확산을 방지하기 위해 형성되는 확산 방지층(diffusion barrier layer)이 적층될 수 있으나, 이에 대해 한정하지는 않는다.
상기 제1,2 전극(31,32)은 도금 방법, 증착 방법 또는 포토리소그래피 방법 등을 이용하여 선택적으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광칩(100)은 상기 몸체(10) 상에 형성될 수 있다. 즉, 상기 발광칩(100)은 상기 캐비티(15)의 바닥면에 설치될 수 있다.
상기 발광칩(100)은 바람직하게는 수직형 전극 구조를 가질 수 있으며, 예를 들어, 발광 다이오드(LED, Light Emitting Diode) 일 수 있다.
상기 발광칩(100)이 수직형 전극 구조를 갖는 것이 바람직한 것은, 상기 발광칩(100)의 상면에 연결되는 상기 도전성 브릿지층(40)과, 상기 발광칩(100)의 하면에 연결되는 상기 몸체(10)를 통해 각각 상기 제1 전극(31) 및 상기 제2 전극(32)과 전기적으로 연결되어야 하기 때문이다.
상기 발광칩(100)이 발광 다이오드(LED)인 경우, 상기 발광 다이오드(LED)는 예를 들어, 적색, 녹색 또는 청색의 빛을 방출하는 유색 발광 다이오드, 백색 빛을 방출하는 백색 발광 다이오드 및 자외선을 방출하는 UV(Ultra Violet) 발광 다이오드 중 적어도 하나 일 수 있으나, 이에 대해 한정하지는 않는다.
또한, 상기 발광칩(100)은 그 상면이 상기 제1 전극(31)의 최상면보다 높거나 적어도 동일 평면 상에 배치되도록 형성될 수 있다. 이러한 구조는, 상기 발광칩(100)의 높이 및 상기 캐비티(15)의 깊이를 적절히 조절하거나, 상기 발광칩(100)을 상기 몸체(10)에 접합시키는 도전성 접합 패드(21,22)의 높이를 적절히 조절함으로써 얻어질 수 있다.
상기 발광칩(100)의 상면을 상기 제1 전극(31)의 최상면보다 높거나 같게 형성함에 따라 상기 발광칩(100)을 상기 캐비티(15) 내에 보다 용이하게 탑재할 수 있다.
특히, 복수의 발광칩(100)들을 복수의 캐비티(15)에 동시에 탑재하는 공정은, 공정의 특성상 상술한 것처럼 상기 발광칩(100)의 상면이 상기 제1 전극(31)의 최상면보다 높거나 적어도 동일 평면 상에 배치되는 경우에 보다 효과적으로 진행될 수 있다. 이에 대해서는 자세히 후술한다.
상기 발광칩(100)은 상기 캐비티(15)의 바닥면 상에 형성된 도전성 접합 패드(21,22) 상에 접합됨으로써 탑재될 수 있다. 상기 도전성 접합 패드(21,22)는 금(Au), 구리(Cu), 니켈(Ni), 티타늄(Ti) 중 적어도 하나를 포함하도록 형성될 수 있다.
구체적으로는, 상기 발광칩(100)의 하면에 제1 도전성 접합 패드(21)가 형성되고, 상기 캐비티(15)의 바닥면에 제2 도전성 접합 패드(22)가 형성되며, 상기 제1,2 도전성 접합 패드(22)를 서로 대향하여 접합시킴으로써 상기 발광칩(100)이 상기 몸체(10)에 탑재될 수 있다.
상기 도전성 브릿지층(40)은 상기 몸체(10)의 상면에 형성된 상기 제1 전극(31) 및 상기 발광칩(100)의 상면에 배치되어 상기 발광칩(100) 및 상기 제1 전극(31)을 전기적으로 연결할 수 있다. 이때, 상기 도전성 브릿지층(40)은 상기 제1 전극(31)과 상기 발광칩(100) 사이의 공간, 즉 상기 캐비티(15)를 가로질러 형성될 수 있다.
상기 도전성 브릿지층(40)은 도금 공정 또는 증착 공정에 의해 형성될 수 있다.
구체적으로 설명하면, 먼저, 상기 캐비티(15), 상기 발광칩(100)의 상면 및 상기 제1 전극(31)의 상면에 원하는 상기 도전성 브릿지층(40)의 형상에 대응하는 마스크(Mask)를 형성한 후, 상기 마스크를 따라 도금 공정 또는 증착 공정을 실시함으로써 상기 도전성 브릿지층(40)을 형성할 수 있다. 그리고, 상기 마스크를 에싱(ashing) 공정 등에 의해 제거할 수 있다.
상술한 것과 같이 상기 도전성 브릿지층(40)을 형성함에 따라, 와이어(wire)를 이용한 와이어 본딩 공정에 의해 제조 공정에서의 불량이 줄어들 수 있으며, 장시간 사용에 따른 손상도 감소될 수 있다.
또한, 상기 도전성 브릿지층(40)은 상기 발광칩(100)의 상면에 선택적으로 형성될 수 있으므로, 그 형상에 따라 효율적으로 전류를 스프레딩 시킬 수도 있다. 예를 들어, 도 2에 도시된 것처럼, 상기 도전성 브릿지층(40)을 여러 갈래로 분기된 형상으로 형성함으로써 상기 발광칩(100)에 전류를 효과적으로 스프레딩 시킬 수 있으나, 상기 도전성 브릿지층(40)의 형상에 대해 한정하지는 않는다.
또한, 상기 도전성 브릿지층(40)은 다층 구조를 가질 수 있다. 예를 들어, 상기 도전성 브릿지층(40)은 상기 발광칩(100)과 오믹 접촉(ohmic contact)을 형성하는 Cr 등의 금속 재질로 형성된 제1층(41)과, 상기 제1층(41)보다 전기 전도성이 양호한 Cu, Au 등의 금속 재질로 형성된 제2층(42)을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 몸체(10) 상에는 상기 봉지재(50)가 형성될 수 있다. 상기 봉지재(50)는 상기 발광칩(100)을 밀봉하여 보호할 수 있다.
상기 봉지재(50)는 투광성을 갖는 실리콘 또는 수지 재질로 형성될 수 있다. 또한, 상기 봉지재(50)에는 형광체가 첨가될 수 있으며, 상기 형광체에 의해 상기 발광칩(100)에서 방출되는 빛의 파장이 변화될 수도 있다.
상기 봉지재(50)는 실시예에 따른 발광 소자(1)에서 방출되는 빛의 출사면을 이루므로, 발광 소자(1)의 발광 효율을 향상시키기 위해 다양한 형상을 가질 수 있다. 예를 들어, 상기 봉지재(50)는 반구 형상, 오목한 형상, 요철을 포함하는 형상, 프레넬 렌즈 형상 등을 가질 수 있으나 이에 대해 한정하지는 않는다.
이하에서는, 실시예에 따른 발광 소자(1)에 탑재된 상기 발광칩(100)에 대해 더 상세히 설명한다.
도 4는 상기 발광칩(100)의 측 단면도이다.
도 2 및 도 4를 참조하면, 상기 발광칩(100)은 전도성 지지부재(150)와, 상기 전도성 지지부재(150) 상에 접합금속층(140)과, 상기 접합금속층(140) 상에 반사층(130)과, 상기 반사층(130) 상에 오믹층(120)과, 상기 오믹층(120) 상에 발광구조물(110)을 포함할 수 있다.
상기 발광구조물(110)은 다수의 화합물 반도체층을 포함할 수 있으며, 예를 들어, 제1 도전형 반도체층(112) 및 제2 도전형 반도체층(116)과, 상기 제1,2 도전형 반도체층(112,116) 사이에 활성층(114)을 포함할 수 있다.
또한, 상기 발광칩(100)의 광 추출 효율을 극대화하기 위해 상기 발광구조물(110)의 상면에는 패턴 또는 러프니스(roughness)(118)가 형성될 수 있다.
상기 발광구조물(110)은 다수의 3족 내지 5족 화합물 반도체층, 예를 들어, AlInGaN, GaAs, GaAsP, GaP 계열의 화합물 반도체 재질로 형성될 수 있다.
상기 발광구조물(110)은 기판(미도시) 상에 성장됨으로써 형성될 수 있는데, 수직형 전극 구조를 형성하기 위해서 상기 기판(미도시)은 상기 발광구조물(110)의 성장 후 제거될 수 있다.
상기 제1 도전형 반도체층(112)은 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등으로 이루어진 군에서 선택될 수 있다. 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함한다. 상기 제1 도전형 반도체층(112)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 활성층(114)은 제1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 화합물 반도체 재질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(114)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층의 주기로 형성될 수 있다.
또한, 상기 활성층(114)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.
상기 제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 Mg, Zn 등과 같은 p형 도펀트를 포함한다. 상기 제2 도전형 반도체층(116)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
한편, 상기 발광구조물(110)은 상기 제2 도전형 반도체층(116) 아래에 n형 반도체층을 포함할 수 있다. 또한 상기 제1 도전형 반도체층(112)이 p형 반도체층이고, 상기 제2 도전형 반도체층(116)이 n형 반도체층으로 구현될 수도 있다. 이에 따라 상기 발광구조물(110)은 np 접합, pn 접합, npn 접합 및 pnp 접합 구조 중 적어도 하나로 형성될 수 있다.
상기 발광구조물(110) 아래에 형성된 상기 오믹층(120)은 상기 발광구조물(110)과 상기 반사층(130) 사이의 오믹 접촉을 형성할 수 있다. 상기 오믹층(120)은 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, Ni, Ag 또는 Au 중 하나 이상을 포함하여 단층 또는 다층 구조로 형성될 수 있다.
상기 오믹층(120) 아래에는 상기 반사층(130)이 형성될 수 있다. 상기 반사층(130)은 상기 발광구조물(110)에서 방출되는 빛을 반사시켜 상기 발광칩(100)의 광 추출 효율을 향상시킬 수 있다. 상기 반사층(130)은 고 반사율을 갖는 재질, 예를 들어, Ag, Al, Pd, Cu, Pt 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있으나 이에 대해 한정하지는 않는다.
상기 반사층(130) 아래에는 상기 접합금속층(140)이 형성될 수 있다. 상기 접합금속층(140)은 상기 전도성 지지부재(150)와 상기 반사층(130) 사이의 계면 접합력을 향상시킬 수 있다. 상기 접합금속층(140)은 예를 들어, Ti, Au 등과 같이 접착력이 높은 금속 재질로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상술한 것처럼, 상기 발광칩(100)은 최상층이 상기 발광구조물(110)의 제1 도전형 반도체층(112)으로 이루어지고, 최하층이 상기 전도성 지지부재(150)로 이루어져 상기 발광구조물(110)에 전원을 공급하기 위해서는 수직형 전극 구조를 가질 수 있다.
따라서, 실시예에 따른 발광 소자(1)에서는 상기 제1 도전형 반도체층(112) 상에는 상기 도전성 브릿지층(140)을 형성하고, 상기 전도성 지지부재(150) 아래에는 상기 도전성 접합 패드(21,22)를 형성함으로써, 상기 발광칩(100)이 상기 제1,2 전극(31,32)과 전기적으로 연결될 수 있도록 한다.
한편, 상기 발광칩(100)을 상면에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상을 가질 수 있으며, 바람직하게는 육각형으로 형성될 수 있다.
상기 발광칩(100)을 상면에서 바라본 형상이 육각형인 경우, 육각형의 중심부에서 꼭지점 영역까지의 거리가 비교적 일정하므로 사각형에 비해 전류가 효과적으로 스프레딩 될 수 있는 장점이 있다. 또한, 상기 발광칩(100)의 모서리 영역에서의 급격한 각도 변화로 인해 발생할 수 있는 정전기 방전(ElectroStatic Discharge)이 감소되어 내전압 특성이 향상될 수 있다.
이하에서는, 실시예에 따른 발광 소자(1)의 제조방법에 대해 상세히 설명한다. 다만, 앞에서 설명한 것과 중복되는 내용에 대해서는 생략하거나 간략히 설명한다.
도 5 내지 도 13은 실시예에 따른 발광 소자(1)의 제조방법을 설명하는 도면이다.
도 5를 참조하면, 복수의 상기 몸체(10)들이 준비된다.
상기 복수의 몸체(10)들이 실리콘(Si) 재질로 형성되는 경우, 상기 복수의 몸체(10)들은 에칭 공정에 의해 상면이 개방된 상기 캐비티(15)가 형성될 수 있다.
또한, 상기 복수의 몸체(10)들의 외측면에는 에칭 공정에 의해 복수의 경사면들이 형성될 수 있다.
한편, 상기 복수의 몸체(10)들은 제조 공정의 효율성을 위해 서로 적어도 일부분이 물리적으로 연결되거나, 지지부재에 의해 고정되어 배치될 수 있다. 다만, 상기 복수의 몸체(10)들은 각각 물리적으로 분리될 수도 있으며 이에 대해 한정하지는 않는다.
도 6을 참조하면, 상기 복수의 몸체(10)들의 표면에는 상기 절연층(12)이 형성될 수 있다. 상기 절연층(12)은 증착되어 형성되거나, 상기 몸체(10)가 실리콘(Si) 재질인 경우 열적 산화에 의해 형성될 수 있으며 이에 대해 한정하지는 않는다.
도 7을 참조하면, 상기 복수의 몸체(10)의 상면, 외측면 및 하면에 상기 제1 전극(31)을 형성하고, 상기 복수의 몸체(10)의 하면에 상기 제2 전극(32)을 형성할 수 있다. 또한, 상기 캐비티(15)의 바닥면에 상기 제2 도전성 접합 패드(22)를 형성할 수 있다.
상기 제1,2 전극(31,32) 및 상기 제2 도전성 접합 패드(22)는 예를 들어, 도금 방법, 증착 방법, 포토리소그래피 방법 중 적어도 하나를 사용해 형성할 수 있다.
도 8을 참조하면, 상기 제2 도전성 접합 패드(22) 및 상기 발광칩(100)의 하면에 형성된 상기 제1 도전성 접합 패드(21)를 대향하여 압착함으로써, 상기 복수의 몸체(10)의 캐비티(15) 내에 상기 복수의 발광칩(100)을 각각 탑재할 수 있다.
이때, 상기 복수의 몸체(10)들은 서로 적어도 일부분이 연결될 수 있으며, 복수의 상기 발광칩(100)들도 성장기판(101)을 제거하지 않아 상기 성장기판(101)과 결합되어 있는 상태일 수 있다.
즉, 상기 복수의 발광칩(100)들은 상기 성장기판(101) 상에 발광구조물, 오믹층, 반사층, 접합금속층 및 전도성 지지부재를 포함할 수 있으며, 상기 복수의 발광칩(100)들을 상기 복수의 몸체(10)의 캐비티(15)에 대응하도록 구분하기 위한 아이솔레이션 공정이 칩 경계 영역(I)을 따라 실시된 상태일 수 있다.
상기 복수의 발광칩(100)들은 상기 성장기판(101) 상에 결합되어 있는 상태이고, 상기 복수의 몸체(10)들도 서로 연결된 상태이므로, 상기 복수의 발광칩(100)들은 상기 복수의 몸체(10)들 상에 각각 동시에 탑재될 수 있다.
또한, 상기 발광칩(100)을 상기 캐비티(15) 내에 탑재하였을 때, 적어도 상기 발광칩(100)의 상면이 상기 제1 전극(31)의 최상면보다 높거나 같은 것이 보다 바람직하다.
도 8 및 도 9를 참조하면, 상기 발광칩(100)을 상기 캐비티(15) 내에 탑재한 후, 상기 성장기판(101)을 제거할 수 있다.
상기 성장기판(101)은 예를 들어, 레이저 리프트 오프(LLO, Laser Lift Off) 공정, 화학적 리프트 오프(CLO, Chemical Lift Off) 또는 물리적 연마 방법 중 적어도 하나의 방법에 의해 제거될 수 있으나 이에 대해 한정하지는 않는다.
도 10을 참조하면, 상기 캐비티(15) 내에 마스크(M)를 형성할 수 있다.
상기 마스크(M)는 상기 도전성 브릿지층(40)이 형성될 영역을 제외하고 선택적으로 형성될 수 있다. 즉, 상기 마스크(M)는 상기 캐비티(15) 내에 형성되되, 상기 발광칩(100)의 상면 및 상기 제1 전극(31)의 최상면이 노출되도록 패턴을 포함할 수 있다.
상기 마스크(M)는 예를 들어 노광 및 현상 공정을 거쳐 상기 패턴을 포함하도록 형성될 수 있다. 상기 마스크(M)는 예를 들어, 포토 레지스트(photo resist) 일 수 있으나, 이에 대해 한정하지는 않는다.
도 11을 참조하면, 상기 마스크(M)의 상면, 상기 발광칩(100)의 상면 및 상기 제1 전극(31)의 최상면에 상기 도전성 브릿지층(40)을 형성할 수 있다.
상기 도전성 브릿지층(40)은 예를 들어, 도금 방법, 증착 방법 중 적어도 하나로 형성될 수 있다.
또한, 상기 도전성 브릿지층(40)은 다층 구조를 이룰 수 있는데, 이 경우 상기 도전성 브릿지층(40)의 제1층(41)은 상기 발광칩(100)의 상면과 오믹 접촉을 형성하는 재질로 형성되고, 상기 제1층(41) 상에 제2층(42)은 상기 제1층(41)에 비해 전기 전도성이 양호한 재질로 형성될 수 있다.
도 11 및 도 12를 참조하면, 상기 마스크(M)를 제거할 수 있다. 상기 마스크(M)는 에칭 공정 또는 에싱(ashing) 공정에 의해 제거될 수 있다.
도 13을 참조하면, 상기 몸체(10) 상에 상기 발광칩(100)을 밀봉하도록 상기 봉지재(50)를 형성할 수 있다.
상기 봉지재(50)는 예를 들어 투광성을 갖는 실리콘 또는 수지 재질로 형성될 수 있다. 또한, 상기 봉지재(50)는 형광체를 포함할 수도 있다.
도 13 및 도 1을 참조하면, 복수개의 발광 소자를 개별 발광 소자 단위로 분리시킴으로써 실시예에 따른 발광 소자(1)가 제공될 수 있다.
즉, 앞에서 설명한 것처럼, 상기 복수의 몸체(10)들은 서로 물리적으로 분리되지 않은 상태일 수 있으므로, 상기 복수의 몸체(10)들을 분리하는 공정을 실시하는 것이다.
이러한 분리 공정은 예를 들어 커터(cutter)를 사용한 커팅 공정, 물리적인 힘을 이용한 브레이킹 공정 등에 의해 실시될 수 있으나 이에 대해 한정하지는 않는다.
상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
1 : 발광 소자 10 : 몸체
12 : 절연층 15 : 캐비티
21,22 : 도전성 접합 패드 31 : 제1 전극
32 : 제2 전극 40 : 도전성 브릿지층
50 : 봉지재 100 : 발광칩

Claims (20)

  1. 상부가 개방된 캐비티를 포함하는 몸체;
    상기 몸체에 설치된 제1 전극 및 제2 전극;
    상기 캐비티에 설치되며, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층 및 상기 활성층 아래에 제2 도전형 반도체층을 포함하여 빛을 생성하는 발광칩; 및
    상기 제1 전극의 상면과 상기 발광칩의 상면에 배치되어 상기 발광칩과 상기 제1 전극을 전기적으로 연결하는 도전성 브릿지층을 포함하는 발광 소자.
  2. 제 1항에 있어서,
    상기 도전성 브릿지층은 상기 몸체의 캐비티를 가로질러 형성된 발광 소자.
  3. 제 1항에 있어서,
    상기 도전성 브릿지층은 여러 갈래로 분기된 형상을 갖는 발광 소자.
  4. 제 1항에 있어서,
    상기 도전성 브릿지층은 다층 구조를 가지는 발광 소자.
  5. 제 4항에 있어서,
    상기 도전성 브릿지층의 다층 구조는 상기 발광칩과 오믹 접촉을 형성하는 제1층과, 상기 제1층보다 전기 전도성이 높은 제2층을 포함하는 발광 소자.
  6. 제 1항에 있어서,
    상기 발광칩의 상면은 상기 제1 전극의 최상면보다 높거나 동일한 수평면 상에 배치되는 발광 소자.
  7. 제 1항에 있어서,
    상기 몸체는 전기 전도성을 갖는 재질을 포함하는 발광 소자.
  8. 제 1항에 있어서,
    상기 제1 전극은 상기 몸체의 상면, 외측면 및 하면에 형성되고,
    상기 제2 전극은 상기 몸체의 하면에 형성된 발광 소자.
  9. 제 1항에 있어서,
    상기 발광칩의 상면의 형상은 육각형인 발광 소자.
  10. 제 1항에 있어서,
    상기 발광칩은 상기 제2 도전형 반도체층 아래에 전도성 지지부재를 포함하는 발광 소자.
  11. 제 1항에 있어서,
    상기 몸체는 실리콘을 포함하는 발광 소자.
  12. 제 1항에 있어서,
    상기 몸체는 외측면에 경사면을 포함하는 발광 소자.
  13. 제 1항에 있어서,
    상기 제1 전극과 상기 몸체 사이에 절연층을 포함하는 발광 소자.
  14. 제 1항에 있어서,
    상기 발광칩과 상기 몸체 사이에 도전성 접합 패드를 포함하는 발광 소자.
  15. 제 1항에 있어서,
    상기 몸체 상에 상기 발광칩을 밀봉하도록 봉지재를 포함하는 발광 소자.
  16. 각각 상부가 개방된 캐비티를 포함하는 복수의 몸체들이 준비되는 단계;
    상기 복수의 몸체에 제1 전극 및 제2 전극을 형성하는 단계;
    상기 복수의 몸체에 복수의 발광칩을 각각 탑재하는 단계; 및
    상기 발광칩의 상면 및 상기 제1 전극 상에 도전성 브릿지층을 선택적으로 형성하는 단계를 포함하는 발광 소자 제조방법.
  17. 제 16항에 있어서,
    상기 도전성 브릿지층을 형성하는 단계는,
    상기 캐비티에 상기 발광칩의 상면 및 상기 제1 전극이 노출되는 패턴을 포함하는 마스크를 형성하는 단계;
    상기 마스크, 상기 발광칩의 상면 및 상기 제1 전극 상에 도전성 브릿지층을 형성하는 단계; 및
    상기 마스크를 제거하는 단계를 포함하는 발광 소자 제조방법.
  18. 제 16항에 있어서,
    상기 복수의 몸체에 복수의 발광칩을 각각 탑재하는 단계에 있어서, 상기 복수의 발광칩은 성장기판에 결합되어 있는 상태이고,
    상기 복수의 발광칩을 상기 복수의 몸체에 탑재한 후, 상기 성장기판을 제거하는 단계를 포함하는 발광 소자 제조방법.
  19. 제 16항에 있어서,
    상기 복수의 몸체를 준비하는 단계에 있어서, 상기 복수의 몸체는 서로 물리적으로 연결된 상태이며,
    상기 복수의 몸체에 복수의 발광칩을 탑재하는 단계 이후에, 상기 복수의 몸체를 분리하는 단계를 포함하는 발광 소자 제조방법.
  20. 제 16항에 있어서,
    상기 복수의 몸체에 제1 전극 및 제2 전극을 형성하는 단계 이전에,
    상기 복수의 몸체의 표면에 절연층을 형성하는 단계를 포함하는 발광 소자 제조방법.
KR1020100016970A 2010-02-25 2010-02-25 발광 소자 및 그 제조방법 KR101646261B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100016970A KR101646261B1 (ko) 2010-02-25 2010-02-25 발광 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100016970A KR101646261B1 (ko) 2010-02-25 2010-02-25 발광 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110097233A true KR20110097233A (ko) 2011-08-31
KR101646261B1 KR101646261B1 (ko) 2016-08-08

Family

ID=44932281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100016970A KR101646261B1 (ko) 2010-02-25 2010-02-25 발광 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101646261B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101414647B1 (ko) * 2012-04-30 2014-07-03 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR101414648B1 (ko) * 2012-04-30 2014-07-03 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR20190091656A (ko) * 2018-01-29 2019-08-07 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법
KR20190091663A (ko) * 2018-01-29 2019-08-07 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699146B1 (ko) * 2005-12-15 2007-03-21 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR100755598B1 (ko) * 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
KR20090004263A (ko) * 2007-07-06 2009-01-12 한국광기술원 웨이퍼레벨 패키징된 발광다이오드 및 그의 제조 방법
JP2009099716A (ja) * 2007-10-16 2009-05-07 Kyocera Corp 発光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699146B1 (ko) * 2005-12-15 2007-03-21 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR100755598B1 (ko) * 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
KR20090004263A (ko) * 2007-07-06 2009-01-12 한국광기술원 웨이퍼레벨 패키징된 발광다이오드 및 그의 제조 방법
JP2009099716A (ja) * 2007-10-16 2009-05-07 Kyocera Corp 発光装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101414647B1 (ko) * 2012-04-30 2014-07-03 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR101414648B1 (ko) * 2012-04-30 2014-07-03 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR20190091656A (ko) * 2018-01-29 2019-08-07 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법
KR20190091663A (ko) * 2018-01-29 2019-08-07 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법

Also Published As

Publication number Publication date
KR101646261B1 (ko) 2016-08-08

Similar Documents

Publication Publication Date Title
KR101020963B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5650446B2 (ja) 半導体発光素子
JP6199948B2 (ja) 発光素子、発光素子パッケージ
KR100999733B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8071973B2 (en) Light emitting device having a lateral passivation layer
KR101039999B1 (ko) 반도체 발광소자 및 그 제조방법
KR101163838B1 (ko) 반도체 발광소자 및 그 제조방법
KR20130120615A (ko) 발광 소자 및 발광 소자 패키지
KR100986374B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102407329B1 (ko) 광원 모듈 및 이를 구비한 조명 장치
KR101646261B1 (ko) 발광 소자 및 그 제조방법
KR102163956B1 (ko) 발광소자 및 조명시스템
KR102250516B1 (ko) 발광소자
KR102237144B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR100999725B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102200000B1 (ko) 발광소자 및 조명시스템
KR20160145413A (ko) 적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지
KR102445539B1 (ko) 발광소자 및 조명장치
KR102153125B1 (ko) 발광소자 및 조명시스템
KR102181429B1 (ko) 발광소자 및 조명시스템
KR20120087036A (ko) 발광 소자 및 발광 소자 패키지
KR20120042516A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120045635A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101734544B1 (ko) 발광소자 패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 4