KR20200034884A - 타이밍 제어부 및 이를 포함하는 표시 장치 - Google Patents

타이밍 제어부 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20200034884A
KR20200034884A KR1020180114176A KR20180114176A KR20200034884A KR 20200034884 A KR20200034884 A KR 20200034884A KR 1020180114176 A KR1020180114176 A KR 1020180114176A KR 20180114176 A KR20180114176 A KR 20180114176A KR 20200034884 A KR20200034884 A KR 20200034884A
Authority
KR
South Korea
Prior art keywords
data
compensation
memory
storage area
accumulated
Prior art date
Application number
KR1020180114176A
Other languages
English (en)
Other versions
KR102588320B1 (ko
Inventor
이현대
문승현
양동욱
이빛나
황희철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180114176A priority Critical patent/KR102588320B1/ko
Priority to US16/390,907 priority patent/US11024241B2/en
Publication of KR20200034884A publication Critical patent/KR20200034884A/ko
Application granted granted Critical
Publication of KR102588320B1 publication Critical patent/KR102588320B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/026—Control of mixing and/or overlay of colours in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling

Abstract

본 발명의 실시예에 따른 타이밍 제어부는 보상 데이터를 기초로, 제1 데이터를 광학 보상하여 제2 데이터를 생성하기 위한 제1 보상기; 상기 보상 데이터를 저장하기 위한 제1 보상 메모리; 상기 제2 데이터의 누적 데이터를 기초로, 상기 제2 데이터를 수명 보상하여 영상 데이터를 생성하기 위한 제2 보상기; 및 상기 누적 데이터를 저장하기 위한 제2 보상 메모리를 포함하고, 상기 제2 보상 메모리는, 상기 보상 데이터를 더 저장할 수 있다.

Description

타이밍 제어부 및 이를 포함하는 표시 장치{TIMING CONTROLLER AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명의 실시예는 타이밍 제어부 및 이를 포함하는 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 전계 발광 표시 장치(Organic Light Emitting Display Device) 등, 표시 장치의 사용이 증가하고 있다.
표시 장치는 각 화소에 목적하는 계조를 표현할 수 있는 데이터 전압을 기입하고, 데이터 전압에 대응하여 유기 발광 다이오드를 발광시키거나 액정의 배향을 조정하여 백라이트 광을 편광시킴으로써 목적하는 화상을 사용자에게 표시한다.
표시 영상의 얼룩 발생을 방지하기 위하여, 표시 장치는 외부로부터 수신한 영상 데이터를, 메모리에 저장된 보상 데이터를 이용하여 광학 보상할 수 있다. 이러한 보상 데이터는 표시 장치의 모듈이 완성된 후, 메모리에 라이트(write)될 수 있다. 또한, 시간이 경과됨에 따른 발광 소자 등의 발광 특성 변화를 보상하기 위하여, 표시 장치는 외부로부터 수신한 영상 데이터를 누적시킨 누적 데이터를 이용하여, 영상 데이터를 수명 보상할 수 있다.
본 발명의 해결하고자 하는 과제는, 메모리 용량이 제한된 상황에서, 광학 보상의 정밀도를 향상시킬 수 있는 타이밍 제어부 및 표시 장치를 제공하는 것이다.
본 발명의 실시예에 따른 타이밍 제어부는 보상 데이터를 기초로, 제1 데이터를 광학 보상하여 제2 데이터를 생성하기 위한 제1 보상기; 상기 보상 데이터를 저장하기 위한 제1 보상 메모리; 상기 제2 데이터의 누적 데이터를 기초로, 상기 제2 데이터를 수명 보상하여 영상 데이터를 생성하기 위한 제2 보상기; 및 상기 누적 데이터를 저장하기 위한 제2 보상 메모리를 포함하고, 상기 제2 보상 메모리는, 상기 보상 데이터를 더 저장할 수 있다.
또한, 타이밍 제어부는 상기 제1 보상 메모리 내에, 상기 보상 데이터를 저장하기 위한 제1 보상 데이터 저장 영역을 설정하고, 상기 제2 보상 메모리 내에, 상기 보상 데이터를 저장하기 위한 제2 보상 데이터 저장 영역 및 상기 누적 데이터를 저장하기 위한 누적 데이터 저장 영역을 설정하는 메모리 제어부를 더 포함할 수 있다.
또한, 상기 보상 데이터는, 적어도 하나의 보상점에 대한 계조값 및 보상값을 포함할 수 있다.
또한, 상기 메모리 제어부는, 상기 누적 데이터 저장 영역이 증가함에 따라, 상기 제2 보상 데이터 저장 영역을 점차적으로 감소시킬 수 있다.
또한, 상기 메모리 제어부는, 상기 누적 데이터 저장 영역이 증가함에 따라, 상기 보상값을 나타내는 비트들의 수를 감소시킬 수 있다.
또한, 상기 메모리 제어부는, 상기 보상값을 나타내는 상기 비트들 중 가장 작은 자릿수의 비트(least significant bit)부터 삭제할 수 있다.
또한, 상기 누적 데이터 저장 영역은, 시간이 경과함에 따라 증가할 수 있다.
또한, 상기 제2 보상기는, 상기 제2 데이터를 누적하여 상기 누적 데이터를 생성할 수 있다.
또한, 상기 메모리 제어부는, 시간이 경과하여 기 설정된 시점에 도달하는 경우, 상기 제2 보상 메모리 내에 상기 누적 데이터 저장 영역 만을 설정할 수 있다.
또한, 상기 제1 보상 메모리 및 상기 제2 보상 메모리 중 적어도 하나는, SRAM(static random access memory)일 수 있다.
본 발명의 실시예에 따른 표시 장치는, 주사선들 및 데이터선들이 교차하는 영역에 배치된 화소들; 상기 주사선들로 주사신호들을 공급하기 위한 주사 구동부; 영상 데이터에 기초하여, 상기 데이터선들로 데이터신호들을 공급하기 위한 데이터 구동부; 및 상기 영상 데이터를 상기 데이터 구동부로 전송하기 위한 타이밍 제어부를 포함하고, 상기 타이밍 제어부는, 보상 데이터를 기초로, 제1 데이터를 광학 보상하여 제2 데이터를 생성하기 위한 제1 보상기; 상기 보상 데이터를 저장하기 위한 제1 보상 메모리; 상기 제2 데이터의 누적 데이터를 기초로, 상기 제2 데이터를 수명 보상하여 상기 영상 데이터를 생성하기 위한 제2 보상기; 상기 누적 데이터 및 상기 보상 데이터를 저장하기 위한 제2 보상 메모리를 포함할 수 있다.
또한, 상기 제1 보상 메모리 내에, 상기 보상 데이터를 저장하기 위한 제1 보상 데이터 저장 영역을 설정하고, 상기 제2 보상 메모리 내에, 상기 보상 데이터를 저장하기 위한 제2 보상 데이터 저장 영역 및 상기 누적 데이터를 저장하기 위한 누적 데이터 저장 영역을 설정하는 메모리 제어부를 더 포함할 수 있다.
또한, 상기 보상 데이터는, 적어도 하나의 보상점에 대한 계조값 및 보상값을 포함할 수 있다.
또한, 상기 메모리 제어부는, 상기 누적 데이터 저장 영역이 증가함에 따라, 상기 제2 보상 데이터 저장 영역을 점차적으로 감소시킬 수 있다.
또한, 상기 메모리 제어부는, 상기 누적 데이터 저장 영역이 증가함에 따라, 상기 보상값을 나타내는 비트들의 수를 감소시킬 수 있다.
본 발명의 실시예에 따른 타이밍 제어부 및 표시 장치는, 메모리 용량이 제한된 상황에서, 광학 보상의 정밀도를 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 표시 장치를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 타이밍 제어부를 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 표시 장치의 보상 데이터가 생성되는 단계를 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른 광학 보상의 보상값이 산출되는 단계를 나타내는 도면이다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 표시 장치의 광학 보상을 위한 보상 데이터를 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 표시 장치의 누적 데이터가 생성되는 단계를 나타내는 도면이다.
도 7은 본 발명의 실시예에 따른 표시 장치의 누적 데이터를 나타내는 도면이다.
도 8은 본 발명의 실시예에 따른 표시 장치의 보상 메모리들을 나타내는 도면이다.
도 9는 본 발명의 실시예에 따른 표시 장치의 구동 방법을 나타내는 도면이다.
도 10은 본 발명의 실시예에 따른 표시 장치의 구동 방법을 나타내는 도면이다.
이하 첨부한 도면을 참고하여 본 발명의 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 기재한다. 다만, 본 발명은 청구범위에 기재된 범위 안에서 여러 가지 상이한 형태로 구현될 수 있으므로 하기에 설명하는 실시예는 표현 여부에 불구하고 예시적인 것에 불과하다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함할 수 있다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
즉, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함할 수 있다. 또한, 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다.
도 1은 본 발명의 실시예에 따른 표시 장치(DD)를 나타내는 도면이다.
도 1를 참조하면, 표시 장치(DD)는 타이밍 제어부(100), 메모리(200), 데이터 구동부(300), 주사 구동부(400), 및 화소부(500)를 포함할 수 있다.
타이밍 제어부(100)는 표시 장치(DD)의 전반적인 동작을 제어할 수 있다.
구체적으로, 타이밍 제어부(100)는 제1 데이터(DAT1) 및 외부 제어 신호들을 외부로부터 수신할 수 있다. 예컨대, 제1 데이터(DAT1)는 외부로부터 수신한 이미지를 나타낼 수 있다. 외부 제어 신호들은 수직 동기 신호, 수평 동기 신호, 메인 클럭 신호, 및 데이터 인에이블 신호 등을 포함할 수 있다.
타이밍 제어부(100)는 별도의 인터페이스를 통해 메모리(200)와 통신할 수 있다. 예컨대, 별도의 인터페이스는 SPI(Serial Programming Interface) 통신 방식을 나타낼 수 있다. SPI 통신 방식은 프로세서와 주변 IC가 통신하기 위한 직렬통신 장치 또는 직렬 통신 방식이다. 타이밍 제어부(100)는 메모리(200)로부터 보상 데이터를 리드(read)할 수 있다.
타이밍 제어부(100)는 보상 데이터에 기초하여, 입력되는 데이터(예컨대, 제1 데이터(DAT1))를 광학 보상할 수 있다. 예컨대, 보상 데이터는 화소들(PX) 각각의 얼룩 보상값들을 포함할 수 있다. 타이밍 제어부(100)는 광학 보상된 데이터를 누적시켜 누적 데이터를 생성하고, 누적 데이터에 기초하여, 광학 보상된 데이터를 수명 보상할 수 있다.
타이밍 제어부(100)는 제1 데이터(DAT1)를 광학 보상 또는 수명 보상함으로써, 영상 데이터(IDAT)를 생성할 수 있다. 또한, 타이밍 제어부(100)는 제1 데이터(DAT1) 및 외부 제어 신호들 중 적어도 하나를 기초로, 데이터 구동 제어 신호(DCS), 주사 구동 제어 신호(SCS)를 생성할 수 있다. 영상 데이터(IDAT), 데이터 구동 제어 신호(DCS) 및 주사 구동 제어 신호(SCS)는 데이터 구동부(300), 주사 구동부(400) 및 화소부(500)의 동작 조건에 적합할 수 있다.
타이밍 제어부(100)는 영상 데이터(IDAT) 및 데이터 구동 제어 신호(DCS)를 데이터 구동부(300)로 전송할 수 있다.
타이밍 제어부(100)는 주사 구동 제어 신호(SCS)를 주사 구동부(400)로 전송할 수 있다.
메모리(200)는 보상 데이터를 저장할 수 있다. 예컨대, 타이밍 제어부(100)는, 인터페이스를 통해, 메모리(200)로부터 보상 데이터를 리드(read)할 수 있고, 외부 장치(미도시)는 인터페이스를 통해 보상 데이터를 메모리(200)에 라이트(write)할 수 있다. 실시예에 따라, 메모리(200)는 플래시 메모리(flash memory)일 수 있다.
데이터 구동부(300)는 타이밍 제어부(100)로부터 데이터 구동 제어 신호(DCS) 및 영상 데이터(IDAT)를 수신할 수 있다. 데이터 구동부(300)는 데이터 구동 제어 신호(DCS) 및 영상 데이터(IDAT)에 기초하여, 데이터 신호들을 생성할 수 있다. 데이터 구동부(300)는 데이터 신호들을 데이터선들(D1 내지 Dm)(m은 자연수)로 공급할 수 있다. 예컨대, 데이터 구동부(300)는 데이터 신호들을, 상응하는 주사 신호에 동기되도록, 데이터선들(D1 내지 Dm)로 공급할 수 있다. 데이터선들(D1 내지 Dm)으로 공급된 데이터 신호들은 상응하는 주사신호에 의해 선택된 화소 라인의 화소(PX)로 입력될 수 있다. 실시예에 따라, 데이터 구동부(300)는 복수의 데이터 구동 IC(Integrated Circuit)를 구비할 수 있다. 메모리(200) 및 데이터 구동부(300)는 소스 기판(SSUB)(예컨대, 소스 보드) 상에 배치될 수 있다.
주사 구동부(400)는 타이밍 제어부(100)로부터 주사 구동 제어 신호(SCS)를 수신할 수 있다. 주사 구동부(400)는 주사 구동 제어 신호(SCS)에 기초하여, 주사 신호들을 생성할 수 있다. 주사 구동부(400)는 주사 신호들을 주사선들(S1 내지 Sn)(n은 자연수)로 공급할 수 있다. 예컨대, 주사 구동부(400)는 주사 신호들을 주사선들(S1 내지 Sn)로 순차적으로 공급할 수 있다.
화소부(500)는 기판 및 기판 상에 배치된 화소들(PX)을 포함할 수 있다. 예컨대, 화소부(500)는 표시 패널의 표시 영역을 의미할 수 있다.
화소들(PX)은 대응하는 데이터선들(D1 내지 Dm) 및 주사선들(S1 내지 Sn)과 연결될 수 있으며, 데이터선들(D1 내지 Dm) 및 주사선들(S1 내지 Sn)을 통해 데이터 신호들 및 주사 신호들을 공급받을 수 있다. 화소들(PX)은 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)이 교차하는 영역에 배치될 수 있다. 화소들(PX)은 데이터 신호에 대응하는 계조로 발광할 수 있다.
화소부(500)는 기판 상에 배치된 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)을 더 포함할 수 있다. 실시예에 따라, 주사선들(S1 내지 Sn)은 제1 방향(예컨대, 수평 방향)으로 연장되고, 데이터선들(D1 내지 Dm)은 제1 방향과 상이한 제2 방향(예컨대, 수직 방향)으로 연장될 수 있다. 실시예에 따라, 화소들(PX) 중 어느 하나는 주사선들(S1 내지 Sn) 중 적어도 하나에 연결되고, 데이터선들(D1 내지 Dm) 중 적어도 하나에 연결될 수 있다.
한편, 도 1에서는 화소부(500), 타이밍 제어부(100), 주사 구동부(400) 및/또는 데이터 구동부(300)가 별개의 구성요소로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 예컨대, 화소부(500), 타이밍 제어부(100), 주사 구동부(400) 및/또는 데이터 구동부(300) 중 적어도 둘은 일체로 집적되거나, 화소부(500)의 기판 상에 실장될 수도 있다. 예컨대, 화소부(500)는 표시 패널일 수 있다.
도 2는 본 발명의 실시예에 따른 타이밍 제어부(100)를 나타내는 도면이다.
도 2를 참조하면, 타이밍 제어부(100)는 제1 보상기(110), 제2 보상기(120), 제1 보상 메모리(130), 제2 보상 메모리(140) 및 메모리 제어부(150)를 포함할 수 있다.
제1 보상기(110)는 제1 데이터(DAT1)를 수신할 수 있다. 제1 보상기(110)는 제1 보상 메모리(130) 및 제2 보상 메모리(140)에 저장된 보상 데이터(CDAT)를 리드(read)할 수 있다. 제1 보상기(110)는 보상 데이터(CDAT)에 기초하여, 제1 데이터(DAT1)를 광학 보상할 수 있다. 제1 보상기(110)는 제1 데이터(DAT1)를 광학 보상하여, 제2 데이터(DAT2)를 생성할 수 있다. 제1 보상기(110)는 제2 데이터(DAT2)를 제2 보상기(120)으로 전송할 수 있다.
제2 보상기(120)는 제2 데이터(DAT2)를 수신할 수 있다. 제2 보상기(120)는 제2 데이터(DAT2)를 누적하여 누적 데이터(ADAT)를 생성할 수 있다. 제2 보상기(120)는 누적 데이터(ADAT)를 제2 보상 메모리(140)에 라이트(write)할 수 있다.
제2 보상기(120)는 제2 보상 메모리(140)에 저장된 누적 데이터(ADAT)을 리드할 수 있다. 제2 보상기(120)는 누적 데이터(ADAT)에 기초하여, 제2 데이터(DAT2)를 수명 보상할 수 있다. 제2 보상기(120)는 제2 데이터(DAT2)를 수명 보상하여, 영상 데이터(IDAT)를 생성할 수 있다.
제1 보상 메모리(130)는 보상 데이터(CDAT)를 저장할 수 있다. 제2 보상 메모리(140)는 보상 데이터(CDAT) 및 누적 데이터(ADAT) 중 적어도 하나를 저장할 수 있다. 실시예에 따라, 제1 보상 메모리(130) 및 제2 보상 메모리(140) 중 적어도 하나는 SRAM(static random access memory)일 수 있다.
메모리 제어부(150)는 제1 보상 메모리(130) 내에, 보상 데이터(CDAT)를 저장하기 위한 제1 보상 데이터 저장 영역을 설정할 수 있다.
메모리 제어부(150)는 제2 보상 메모리(140) 내에, 보상 데이터(CDAT)를 저장하기 위한 제2 보상 데이터 저장 영역 및 누적 데이터(ADAT)를 저장하기 위한 누적 데이터 저장 영역을 설정할 수 있다.
또한, 메모리 제어부(150)는 메모리(200)과 인터페이스를 통해 통신할 수 있다. 메모리 제어부(150)는 메모리(200)에 저장된 데이터를 리드(read)하거나, 데이터를 메모리(200)에 라이트(write)할 수 있다. 예컨대, 보정 데이터(CDAT)는 메모리(200)에도 저장되어 있을 수 있다.
도 3은 본 발명의 실시예에 따른 표시 장치의 보상 데이터가 생성되는 단계를 나타내는 도면이다. 보다 구체적으로, 도 3은 본 발명의 실시예에 따른 보정 데이터를 생성하기 위해 표시 장치(DD)의 표시면(DA)이 촬상되는 단계를 나타내는 도면이다.
도 3을 참조하면, 표시 장치(DD)는 표시면(DA)를 포함할 수 있다. 예컨대, 표시면(DA)은 표시 장치(DD)의 전면부를 나타내며, 도 1에 도시된 화소부(500)에 대응될 수 있다.
화소들(PX)은 표시면(DA) 상에 배치될 수 있다. 상세한 내용은 도 1에서 설명된 내용을 준용한다.
화소들(PX)은 제1 블록(BLK1) 단위로 그룹화될 수 있다. 즉, 제1 블록(BLK1)은 다수의 화소들(PX)을 포함할 수 있다.
이미지 촬상부(600)는 표시 장치(DD)의 표시면(DA)을 촬상할 수 있다. 이때, 표시 장치(DD)는 표시면(DA)을 통해 특정 패턴을 갖는 이미지를 표시할 수 있다. 이미지 촬상부(600)는 표시면(DA)을 촬상함으로써, 화소들(PX)이 방출하는 광을 측정할 수 있다. 예컨대, 이미지 촬상부(600)는 표시면(DA)의 휘도를 측정할 수 있다.
이미지 촬상부(600)는 제1 블록(BLK1) 단위로 휘도를 측정할 수 있다. 이미지 촬상부(600)는 측정된 휘도를 기초로, 휘도 데이터를 생성할 수 있다.
도 2 및 도 3을 참조하면, 보정 데이터(CDAT)는, 상기 휘도 데이터를 기초로 하여, 제1 블록(BLK1) 단위로 생성될 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 보정 데이터(CDAT)는, 화소(PX) 단위로 생성될 수 있다.
도 4는 본 발명의 실시예에 따른 광학 보상의 보상값이 산출되는 단계를 나타내는 도면이다. 도 4에서는, 계조값을 나타내는 x축과 휘도를 나타내는 y축에 따라 그래프가 도시된다. 도 3 및 도 4를 참조하면, 이상 휘도 곡선(IDEAL) 및 실질 휘도 곡선(REAL)이 도시된다.
입력 계조값(GR_IN)에 따른 휘도는, 이상적으로, 목표 휘도(TL)일 수 있다. 그러나, 실질적으로, 입력 계조값(GR_IN)에 따른 휘도는 목표 휘도(TL)보다 낮을 수 있다. 예컨대, 상기 휘도 차이는, 발광 소자 또는 구동 트랜지스터 등의 특성으로 인하여 발생할 수 있다.
따라서, 목표 휘도(TL)값을 얻기 위하여, 입력 계조값(GR_IN)은 수정 계조값(GR_MOD)으로 변경될 수 있다. 이때, 입력 계조값(GR_IN)과 수정 계조값(GR_MOD)과의 차이는 보상값(CV)으로 정의되며, 각각의 계조값에 따라 상이하게 나타날 수 있다.
실시예에 따라, 실질 휘도 곡선(REAL)은 RGB 색상에 따라 상이하게 나타날 수 있다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 표시 장치의 광학 보상을 위한 보상 데이터를 나타내는 도면이다.
도 2 내지 도 5b를 참조하면, 제1 보상기(110)는 2 포인트 보상 방식 또는 3 포인트 보상 방식으로 광학 보상을 수행할 수 있다.
아래에서는, 설명의 편의를 위하여, 2 포인트 보상 방식이 먼저 설명된다.
메모리 용량의 한계로 인하여, 계조값들(예컨대, 0계조 내지 255계조)에 대한 보상값들은 선택적으로 산출될 수 있다.
먼저, 제1 기준 계조값(RGR1)(예컨대, 최소 계조) 및 제2 기준 계조값(RGR2)(예컨대, 최대 계조)에 대한 제1 기준 보상값(RCV1) 및 제2 기준 보상값(RCV2)이 산출될 수 있다.
도시된 바와 같이, 제1 기준점(RP1)은 제1 기준 계조값(RGR1) 및 제1 기준 보상값(RCV1)에 대응되고, 제2 기준점(RP2)은 제2 기준 계조값(RGR2) 및 제2 기준 보상값(RCV2)에 대응될 수 있다.
이후, 제1 기준 계조값(RGR1) 및 제2 기준 계조값(RGR2) 사이에 위치한 제1 계조값(GR1) 및 제2 계조값(GR2)이 선택될 수 있다. 다음, 제1 계조값(GR1) 및 제2 계조값(GR2)에 대한 제1 보상값(CV1) 및 제2 보상값(CV2)이 산출될 수 있다. 도시된 바와 같이, 제1 점(P1)은 제1 계조값(GR1) 및 제1 보상값(CV1)에 대응되고, 제2 점(P2)은 제2 계조값(GR2) 및 제2 보상값(CV2)에 대응될 수 있다.
실시예에 따라, 제1 기준 계조값(RGR1)은 0 계조값이고, 제2 기준 계조값(RGR2)은 255 계조값일 수 있다.
도 5b에서는 본 발명의 실시예에 따른 보상 데이터의 구조가 도시된다.
도 5b에 도시된 바와 같이, 상술한 계조값들(RGR1, RGR2, GR1, GR2) 및 상술한 보상값들(RCV1, RCV2, CV1, CV2)은 RGB 색상에 따라 각각 설정되어 저장될 수 있다.
아래에서는, 3 포인트 보상 방식이 설명된다. 설명의 중복을 방지하기 위하여, 2 포인트 보상 방식과의 차이점을 중심으로 설명된다.
3 포인트 보상 방식은, 2 포인트 보상 방식에 비해, 제3 계조값(GR3)이 더 선택되고, 제3 계조값(GR3)에 대한 제3 보상값(CV3)을 더 산출되는 방식일 수 있다. 도시된 바와 같이, 제3 점(P3)은 제3 계조값(GR3) 및 제3 보상값(CV3)에 대응될 수 있다.
도 5b에 도시된 바와 같이, 상술한 계조값들(RGR1, RGR2, GR1, GR2, GR3) 및 상술한 보상값들(RCV1, RCV2, CV1, CV2, CV3)은 RGB 색상에 따라 각각 설정되어 저장될 수 있다.
도 6은 본 발명의 실시예에 따른 표시 장치의 누적 데이터가 생성되는 단계를 나타내는 도면이다.
도 6을 참조하면, 표시 장치(DD)는 표시면(DA)를 포함할 수 있다. 예컨대, 표시면(DA)은 표시 장치(DD)의 전면부를 나타내며, 도 1에 도시된 화소부(500)에 대응될 수 있다.
화소들(PX)은 표시면(DA) 상에 배치될 수 있다. 상세한 내용은 도 1에서 설명된 내용을 준용한다.
화소들(PX)은 제2 블록(BLK2) 단위로 그룹화될 수 있다. 즉, 제2 블록(BLK2)은 다수의 화소들(PX)을 포함할 수 있다.
실시예에 따라, 도 6에 도시된 제2 블록(BLK2)은 도 3에 도시된 제1 블록(BLK1)과 상이하게 설정될 수 있다.
도 2 및 도 6을 참조하면, 제2 보상기(120)는 제2 데이터(DAT2)를 제2 블록(BLK2) 단위로 누적시킬 수 있다. 따라서, 누적 데이터(ADAT)는, 제2 블록(BLK2) 단위로 생성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제2 보상기(120)는 제2 데이터(DAT2)를 화소(PX) 단위로 누적시킬 수 있다. 이때, 누적 데이터(ADAT)는, 화소(PX) 단위로 생성될 수 있다.
도 7은 본 발명의 실시예에 따른 표시 장치의 누적 데이터를 나타내는 도면이다.
설명의 편의를 위하여, 도 7에서는 하나의 제2 블록(BLK2)에 대한 누적 데이터들(ADAT_r, ADAT_g, ADAT_b)에 할당된 저장 공간이 도시된다.
도 2 및 도 7을 참조하면, 각각의 사각형들은 RGB 색상들 각각에 따른 누적 데이터들(ADAT_r, ADAT_g, ADAT_b)에 할당된 저장 공간의 각 비트들을 나타낸다. 예컨대, 누적 데이터들(ADAT_r, ADAT_g, ADAT_b) 각각은 최대 32비트들까지 저장 공간에 저장될 수 있다.
그래프를 참조하면, 시간이 경과함에 따라, 누적 데이터들(ADAT_r, ADAT_g, ADAT_b)의 유효한 가장 큰 자리수의 비트(valid most significant bit)는 점차 증가할 수 있다.
따라서, 도시된 바와 같이, 누적 데이터들(ADAT_r, ADAT_g, ADAT_b)의 유효 비트는, 상당 시간이 경과할 때까지, 상위 비트들에 할당된 저장 공간에 저장되지 않을 수 있다. 예컨대, 누적 데이터들(ADAT_r, ADAT_g, ADAT_b)의 유효 비트는, 5000 시간이 경과할 때까지, 상위 4개의 비트들에 할당된 저장 공간에 저장되지 않을 수 있다.
그러므로, 본 발명의 실시예에 따른 메모리 제어부(150)는, 누적 데이터에 대한 메모리 사용의 비효율성을 감소시키고, 광학 보상의 정밀도를 향상시키기 위하여, 제2 보상 메모리(140)에 제2 보상 데이터 저장 영역(RCD2)를 설정할 수 있다. 이때, 제2 보상 데이터 저장 영역(RCD2)은 상기 상위 비트들에 할당된 저장 공간에 대응될 수 있다.
도 8은 본 발명의 실시예에 따른 표시 장치의 제1 및 제2 보상 메모리들(130, 140)을 나타내는 도면이다.
도 8을 참조하면, 메모리 제어부(150)는 제1 보상 메모리(130) 내에, 보상 데이터(CDAT)를 저장하기 위한 제1 보상 데이터 저장 영역(RCD1)을 설정할 수 있다.
메모리 제어부(150)는 제2 보상 메모리(140) 내에, 보상 데이터(CDAT)를 저장하기 위한 제2 보상 데이터 저장 영역(RCD2) 및 누적 데이터(ADAT)를 저장하기 위한 누적 데이터 저장 영역(RAD)을 설정할 수 있다.
메모리 제어부(150)는, 누적 데이터 저장 영역(RAD)이 증가함에 따라, 제2 보상 데이터 저장 영역(RCD2)을 점차적으로 감소시킬 수 있다. 누적 데이터 저장 영역(RAD)은 시간이 경과함에 따라 증가할 수 있다.
구동 초기에, 보상 데이터(CDAT)가 저장되기 위한 제1 보상 데이터 저장 영역(RCD1) 및 제2 보상 데이터 저장 영역(RCD2)이 최대로 확보됨에 따라, 제1 보상기(110)는 3 포인트 보상 방식으로 제1 데이터(DAT1)를 보상할 수 있다.
시간이 경과됨에 따라, 제2 보상 데이터 저장 영역(RCD2)이 줄어들게 되므로, 제1 보상기(110)는 점차적으로 2 포인트 보상 방식에 가까운 방식으로 제1 데이터(DAT1)를 보상할 수 있다.
도 9는 본 발명의 실시예에 따른 표시 장치의 구동 방법을 나타내는 도면이다. 도 10은 본 발명의 실시예에 따른 표시 장치의 구동 방법을 나타내는 도면이다.
도 9 및 도 10에서는 설명의 편의를 위하여, 제3 보상값(CV3)이 8개의 비트를 갖는 것으로 도시되나, 본 발명이 이에 한정되는 것은 아니다.
도 5a 내지 도 9를 참조하면, 메모리 제어부(150)는 제3 보상값(CV3)의 비트수를 점차적으로 감소시킴으로써, 제2 보상 데이터 저장 영역(RCD2)을 점차적으로 감소시킬 수 있다.
예컨대, 최초 구동 기간인 제1 기간(P1) 동안, 제3 보상값(CV3)의 비트들(b7 내지 b0)의 수는 8개일 수 있다.
제3 보상값(CV3)의 값이 온전히 저장되어 있으므로, 이때, 제1 보상기(110)는 제1 기간(P1) 동안 3 포인트 보상 방식으로 광학 보상을 수행할 수 있다.
그래프를 참조하면, 시간이 경과함에 따라, 누적 데이터들(ADAT_r, ADAT_g, ADAT_b)의 유효한 가장 큰 자리수의 비트(valid most significant bit)는 점차적으로 증가할 수 있다. 즉, 누적 데이터 저장 영역(RAD)이 점차적으로 증가할 수 있다.
시간이 경과하여, 제2 기간(P2)이 도래하면, 메모리 제어부(150)는 제3 보상값(CV3)을 나타내는 비트들(b7 내지 b0) 중 가장 작은 자릿수의 비트(least significant bit)부터 삭제할 수 있다. 즉, 제2 기간(P2)이 도래하면, 메모리 제어부(150)는 제3 보상값(CV3)의 가장 작은 자릿수의 비트인 제1 비트(b0)를 삭제할 수 있다.
시간이 경과하여, 제3 기간(P3)이 도래하면, 메모리 제어부(150)는 제2 비트(b1)를 삭제할 수 있다.
시간이 경과하여, 제4 기간(P4)이 도래하면, 메모리 제어부(150)는 제3 비트(b2) 및 제4 비트(b3)를 삭제할 수 있다.
시간이 경과하여, 제5 기간(P5)이 도래하면, 메모리 제어부(150)는 제5 비트(b4)를 삭제할 수 있다.
시간이 경과하여, 제6 기간(P6)이 도래하면, 메모리 제어부(150)는 제6 비트(b5) 및 제7 비트(b6)를 삭제할 수 있다.
제2 내지 제6기간(P2 내지 P6)기간 동안, 제1 보상기(110)는 삭제된 비트들을 임의로 설정함으로써, 제3 보상값(CV3)을 복구할 수 있다. 이때, 제1 보상기(110)는 3 포인트 보상 방식으로 광학 보상을 수행할 수 있다. 다만, 제3 보상값(CV3)의 값이 온전히 저장되어 있을 경우 보다, 제1 보상기(110)의 광학 보상 정밀도는 감소될 수 있다.
시간이 경과하여, 제7 기간(P7)이 도래하면, 메모리 제어부(150)는 제8 비트(b7)를 삭제할 수 있다. 즉, 제7 기간(P7)이 도래하면, 메모리 제어부(150)는 제3 보상값(CV3)을 삭제하게 된다. 이때, 제1 보상기(110)는 제7 기간(P7) 동안 2 포인트 보상 방식으로 광학 보상을 수행할 수 있다.
따라서, 본 발명의 실시예에 따른 타이밍 제어부(100) 및 표시 장치(DD)는, 메모리 용량이 제한된 상황에서, 광학 보상의 정밀도를 향상시킬 수 있다.
도 5a 내지 도 10을 참조하면, 메모리 제어부(150)는 시간이 경과하여 기 설정된 시점에 도달하는 경우, 제2 보상 메모리(140) 내에 누적 데이터 저장 영역(RAD)만을 설정할 수 있다.
예컨대, 최초 구동 기간인 제1 기간(P1) 동안, 제3 보상값(CV3)의 비트들(b7 내지 b2)의 수는 6개일 수 있다.
제1 기간(P1) 동안, 제3 보상값(CV3)의 값이 온전히 저장되어 있지 않으므로, 제1 보상기(110)는 삭제된 비트들을 임의로 설정함으로써, 제3 보상값(CV3)을 복구할 수 있다.
이때, 제1 보상기(110)는 3 포인트 보상 방식으로 광학 보상을 수행할 수 있다. 다만, 제3 보상값(CV3)의 값이 온전히 저장되어 있을 경우 보다, 제1 보상기(110)의 광학 보상 정밀도는 감소될 수 있다.
시간이 경과하여, 제2 기간(P2)이 도래하면, 메모리 제어부(150)는 제3 보상값(CV3)을 나타내는 비트들(b7 내지 b2)을 삭제할 수 있다. 즉, 제2 기간(P2)이 도래하면, 메모리 제어부(150)는 제2 보상 메모리(140) 내에 누적 데이터 저장 영역(RAD)만을 설정할 수 있다.
즉, 제2 기간(P2)이 도래하면, 메모리 제어부(150)는 제3 보상값(CV3)을 삭제하게 된다. 이때, 제1 보상기(110)는 제2 기간(P2) 동안 2 포인트 보상 방식으로 광학 보상을 수행할 수 있다.
도 10에 도시된 실시예는, 도 9에 도시된 실시예보다, 로직 크기(즉, 회로 크기)가 감소하는 효과를 더 가질 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치
100: 타이밍 제어부
110: 제1 보상기
120: 제2 보상기
130: 제1 보상 메모리
140: 제2 보상 메모리
150: 메모리 제어부
200: 메모리
300: 데이터 구동부
400: 주사 구동부
500: 화소부

Claims (15)

  1. 보상 데이터를 기초로, 제1 데이터를 광학 보상하여 제2 데이터를 생성하기 위한 제1 보상기;
    상기 보상 데이터를 저장하기 위한 제1 보상 메모리;
    상기 제2 데이터의 누적 데이터를 기초로, 상기 제2 데이터를 수명 보상하여 영상 데이터를 생성하기 위한 제2 보상기; 및
    상기 누적 데이터를 저장하기 위한 제2 보상 메모리를 포함하고,
    상기 제2 보상 메모리는, 상기 보상 데이터를 더 저장하는,
    타이밍 제어부.
  2. 제1항에 있어서,
    상기 제1 보상 메모리 내에, 상기 보상 데이터를 저장하기 위한 제1 보상 데이터 저장 영역을 설정하고,
    상기 제2 보상 메모리 내에, 상기 보상 데이터를 저장하기 위한 제2 보상 데이터 저장 영역 및 상기 누적 데이터를 저장하기 위한 누적 데이터 저장 영역을 설정하는 메모리 제어부를 더 포함하는,
    타이밍 제어부.
  3. 제2항에 있어서,
    상기 보상 데이터는, 적어도 하나의 보상점에 대한 계조값 및 보상값을 포함하는,
    타이밍 제어부.
  4. 제3항에 있어서,
    상기 메모리 제어부는, 상기 누적 데이터 저장 영역이 증가함에 따라, 상기 제2 보상 데이터 저장 영역을 점차적으로 감소시키는,
    타이밍 제어부.
  5. 제4항에 있어서,
    상기 메모리 제어부는, 상기 누적 데이터 저장 영역이 증가함에 따라, 상기 보상값을 나타내는 비트들의 수를 감소시키는,
    타이밍 제어부.
  6. 제5항에 있어서,
    상기 메모리 제어부는, 상기 보상값을 나타내는 상기 비트들 중 가장 작은 자릿수의 비트(least significant bit)부터 삭제하는,
    타이밍 제어부.
  7. 제6항에 있어서,
    상기 누적 데이터 저장 영역은, 시간이 경과함에 따라 증가하는,
    타이밍 제어부.
  8. 제1항에 있어서,
    상기 제2 보상기는, 상기 제2 데이터를 누적하여 상기 누적 데이터를 생성하는,
    타이밍 제어부.
  9. 제2항에 있어서,
    상기 메모리 제어부는, 시간이 경과하여 기 설정된 시점에 도달하는 경우, 상기 제2 보상 메모리 내에 상기 누적 데이터 저장 영역 만을 설정하는,
    타이밍 제어부.
  10. 제1항에 있어서,
    상기 제1 보상 메모리 및 상기 제2 보상 메모리 중 적어도 하나는, SRAM(static random access memory)인,
    타이밍 제어부.
  11. 주사선들 및 데이터선들이 교차하는 영역에 배치된 화소들;
    상기 주사선들로 주사신호들을 공급하기 위한 주사 구동부;
    영상 데이터에 기초하여, 상기 데이터선들로 데이터신호들을 공급하기 위한 데이터 구동부; 및
    상기 영상 데이터를 상기 데이터 구동부로 전송하기 위한 타이밍 제어부를 포함하고,
    상기 타이밍 제어부는,
    보상 데이터를 기초로, 제1 데이터를 광학 보상하여 제2 데이터를 생성하기 위한 제1 보상기;
    상기 보상 데이터를 저장하기 위한 제1 보상 메모리;
    상기 제2 데이터의 누적 데이터를 기초로, 상기 제2 데이터를 수명 보상하여 상기 영상 데이터를 생성하기 위한 제2 보상기; 및
    상기 누적 데이터 및 상기 보상 데이터를 저장하기 위한 제2 보상 메모리를 포함하는,
    표시 장치.
  12. 제11항에 있어서,
    상기 제1 보상 메모리 내에, 상기 보상 데이터를 저장하기 위한 제1 보상 데이터 저장 영역을 설정하고,
    상기 제2 보상 메모리 내에, 상기 보상 데이터를 저장하기 위한 제2 보상 데이터 저장 영역 및 상기 누적 데이터를 저장하기 위한 누적 데이터 저장 영역을 설정하는 메모리 제어부를 더 포함하는,
    표시 장치.
  13. 제12항에 있어서,
    상기 보상 데이터는, 적어도 하나의 보상점에 대한 계조값 및 보상값을 포함하는,
    표시 장치.
  14. 제13항에 있어서,
    상기 메모리 제어부는, 상기 누적 데이터 저장 영역이 증가함에 따라, 상기 제2 보상 데이터 저장 영역을 점차적으로 감소시키는,
    표시 장치.
  15. 제14항에 있어서,
    상기 메모리 제어부는, 상기 누적 데이터 저장 영역이 증가함에 따라, 상기 보상값을 나타내는 비트들의 수를 감소시키는,
    표시 장치.
KR1020180114176A 2018-09-21 2018-09-21 타이밍 제어부 및 이를 포함하는 표시 장치 KR102588320B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180114176A KR102588320B1 (ko) 2018-09-21 2018-09-21 타이밍 제어부 및 이를 포함하는 표시 장치
US16/390,907 US11024241B2 (en) 2018-09-21 2019-04-22 Timing controller and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180114176A KR102588320B1 (ko) 2018-09-21 2018-09-21 타이밍 제어부 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20200034884A true KR20200034884A (ko) 2020-04-01
KR102588320B1 KR102588320B1 (ko) 2023-10-13

Family

ID=69884964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180114176A KR102588320B1 (ko) 2018-09-21 2018-09-21 타이밍 제어부 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US11024241B2 (ko)
KR (1) KR102588320B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113129802B (zh) * 2021-04-22 2022-09-02 昆山国显光电有限公司 驱动芯片、数据存储方法及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070241989A1 (en) * 2006-04-17 2007-10-18 Samsung Electronics Co., Ltd. LCD driving device
US20100156951A1 (en) * 2008-12-24 2010-06-24 Samsung Electronics Co., Ltd. Method for compensating data, data compensating apparatus for performing the method and display apparatus having the data compensating apparatus
KR20150101507A (ko) * 2014-02-26 2015-09-04 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 구동 방법
KR102112325B1 (ko) * 2014-01-08 2020-05-19 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102307501B1 (ko) * 2015-04-30 2021-10-01 삼성디스플레이 주식회사 광학 보상 시스템 및 광학 보상 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030846B2 (en) * 2001-07-10 2006-04-18 Samsung Electronics Co., Ltd. Color correction liquid crystal display and method of driving same
KR101127843B1 (ko) * 2005-10-25 2012-03-21 엘지디스플레이 주식회사 평판표시장치 및 그 화질제어방법
KR101385476B1 (ko) * 2008-08-26 2014-04-29 엘지디스플레이 주식회사 표시 결함을 보상하기 위한 영상 표시 장치
KR101513150B1 (ko) * 2008-12-24 2015-04-17 삼성디스플레이 주식회사 표시 장치 및 이에 사용되는 타이밍 컨트롤러
CA2669367A1 (en) * 2009-06-16 2010-12-16 Ignis Innovation Inc Compensation technique for color shift in displays
CN102549651A (zh) * 2009-08-11 2012-07-04 皇家飞利浦电子股份有限公司 对显示器中老化相关的非均匀性的选择性补偿
US8922599B2 (en) * 2012-08-23 2014-12-30 Blackberry Limited Organic light emitting diode based display aging monitoring
KR102090706B1 (ko) 2012-12-28 2020-03-19 삼성디스플레이 주식회사 디스플레이 장치, 광학 보상 시스템 및 광학 보상 방법
KR102214032B1 (ko) * 2014-07-02 2021-02-10 삼성디스플레이 주식회사 표시장치
KR102478669B1 (ko) * 2015-11-26 2022-12-19 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 구동방법
CN105741762B (zh) 2016-03-31 2018-01-30 深圳市华星光电技术有限公司 消除OLED显示面板Mura的方法
US10410584B2 (en) * 2017-05-08 2019-09-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Aging compensation system and method for OLED device
KR102646000B1 (ko) * 2018-10-10 2024-03-12 엘지디스플레이 주식회사 채널 제어 장치와 이를 이용한 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070241989A1 (en) * 2006-04-17 2007-10-18 Samsung Electronics Co., Ltd. LCD driving device
US20100156951A1 (en) * 2008-12-24 2010-06-24 Samsung Electronics Co., Ltd. Method for compensating data, data compensating apparatus for performing the method and display apparatus having the data compensating apparatus
KR102112325B1 (ko) * 2014-01-08 2020-05-19 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR20150101507A (ko) * 2014-02-26 2015-09-04 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 구동 방법
KR102307501B1 (ko) * 2015-04-30 2021-10-01 삼성디스플레이 주식회사 광학 보상 시스템 및 광학 보상 방법

Also Published As

Publication number Publication date
KR102588320B1 (ko) 2023-10-13
US20200098323A1 (en) 2020-03-26
US11024241B2 (en) 2021-06-01

Similar Documents

Publication Publication Date Title
KR100491205B1 (ko) 표시장치
EP3699899B1 (en) Degradation compensation device and display device including the same
KR20190055304A (ko) 표시 장치
US20140063023A1 (en) Display device
US9104257B2 (en) Display apparatus and method of driving the same
KR101733381B1 (ko) 표시 장치의 구동방법
KR102298339B1 (ko) 유기 발광 다이오드 디스플레이 장치 및 유기 발광 다이오드 디스플레이 장치의 광학 보상 방법
KR102227636B1 (ko) 표시 장치용 데이터 저장 장치 및 이의 저장 방법
US10559286B2 (en) Display device
KR102588320B1 (ko) 타이밍 제어부 및 이를 포함하는 표시 장치
KR20230055197A (ko) 디스플레이 장치 및 디스플레이 구동 방법
CN101465092A (zh) 图像显示系统以及云纹缺陷消除方法
US7385580B2 (en) Active matrix display device for changing voltage based on mode of operation
KR102528980B1 (ko) 표시 장치 및 이의 얼룩 보정 방법
KR102316565B1 (ko) 유기 발광 다이오드 디스플레이 장치 및 유기 발광 다이오드 디스플레이 장치의 보상 데이터 처리방법
US11232736B1 (en) Method for compensating mura of display device and mura compensation system
US11348504B2 (en) Display driver integrated circuit (DDI) chip and display apparatus
KR102531409B1 (ko) 표시 장치
KR102565664B1 (ko) 유기발광표시장치, 컨트롤 인쇄회로기판
KR20210033588A (ko) 표시장치
TWI785461B (zh) 顯示驅動電路系統
CN116052602A (zh) 显示装置及其驱动方法
KR20220145964A (ko) 표시 장치
US20160365059A1 (en) Display device and a method for driving the same
CN114765015A (zh) 显示驱动电路系统

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right