KR20200031706A - 전력 제어 시스템 및 방법 - Google Patents

전력 제어 시스템 및 방법 Download PDF

Info

Publication number
KR20200031706A
KR20200031706A KR1020207007491A KR20207007491A KR20200031706A KR 20200031706 A KR20200031706 A KR 20200031706A KR 1020207007491 A KR1020207007491 A KR 1020207007491A KR 20207007491 A KR20207007491 A KR 20207007491A KR 20200031706 A KR20200031706 A KR 20200031706A
Authority
KR
South Korea
Prior art keywords
slave
master
devices
channel
logic
Prior art date
Application number
KR1020207007491A
Other languages
English (en)
Other versions
KR102321540B1 (ko
Inventor
윌리엄 로버츠 펠레티에
브라이언 비. 노스
스티븐 이. 팍스
Original Assignee
키네틱 테크놀로지스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키네틱 테크놀로지스 filed Critical 키네틱 테크놀로지스
Publication of KR20200031706A publication Critical patent/KR20200031706A/ko
Application granted granted Critical
Publication of KR102321540B1 publication Critical patent/KR102321540B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/28—Current-supply circuits or arrangements for selection equipment at exchanges
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0212—Power saving arrangements in terminal devices managed by the network, e.g. network or access point is master and terminal is slave
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/40—Circuit arrangements or systems for wireless supply or distribution of electric power using two or more transmitting or receiving devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/00032—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by data exchange
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0042—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by the mechanical construction
    • H02J7/0045—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by the mechanical construction concerning the insertion or the connection of the batteries
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/30—Signalling arrangements; Manipulation of signalling currents
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1308—Power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13107—Control equipment for a part of the connection, distributed control, co-processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/18—Self-organising networks, e.g. ad-hoc networks or sensor networks
    • H04W84/20—Master-slave selection or change arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

분산 장치의 전력을 관리하는 시스템은 마스터 로직을 갖는 제1 장치 및 슬레이브 로직을 갖는 제2 장치를 포함할 수 있다. 상기 마스터 로직은 상기 제1 장치가 하나 이상의 채널 상에서 상기 슬레이브 로직을 갖는 다수의 장치와 통신할 수 있게 할 수 있다. 상기 슬레이브 로직은 상기 슬레이브 로직을 갖는 상기 제2 장치가 상기 제1 장치와 통신할 수 있게 하고, 상기 슬레이브 로직을 갖는 제3 장치와 통신할 수 있게 할 수 있다. 상기 슬레이브 로직은 상기 슬레이브 로직을 갖는 상기 다수의 장치가 상기 분산 장치의 동작을 관리할 수 있게 한다.

Description

전력 제어 시스템 및 방법{The power control system and method}
본 발명은 일반적으로 분산 장치의 동작에 관한 것이고, 보다 상세하게는 분산 장치의 전력을 관리하는 것에 관한 것이다.
전기적으로 전력이 공급되는 장치는 상이한 전력 요건 및 상이한 동작 조건을 가질 수 있다. 다수의 전기적으로 전력이 공급되는 장치의 전력을 관리하기 위한 단일 지점의 인터페이스를 제공하면 사용을 용이하게 할 수 있다.
본 발명은 분산 장치의 전력을 관리하는 것에 관한 것이다. 분산 장치의 전력을 관리하기 위한 시스템은 마스터 로직(master logic)을 갖는 제1 장치, 및 슬레이브 로직(slave logic)을 갖는 제2 장치를 포함할 수 있다. 상기 마스터 로직은 상기 제1 장치가 하나 이상의 채널 상에서 상기 슬레이브 로직을 갖는 다수의 장치와 통신할 수 있게 할 수 있다. 상기 슬레이브 로직은 상기 슬레이브 로직을 갖는 상기 제2 장치가 상기 제1 장치와 통신할 수 있고 상기 슬레이브 로직을 갖는 제3 장치와 통신할 수 있게 할 수 있다. 상기 슬레이브 로직은 상기 슬레이브 로직을 갖는 상기 다수의 장치가 상기 분산 장치의 동작을 관리할 수 있게 할 수 있다.
상기 제1 장치는 상기 마스터 로직을 가질 수 있다. 상기 제1 장치는 하나 이상의 단일 마스터 채널 커넥터, 마스터 데이터 커넥터 및/또는 다른 커넥터를 포함할 수 있다. 상기 마스터 로직은 상기 제1 장치가 하나 이상의 채널 상에서 상기 슬레이브 로직을 갖는 다수의 장치와 통신할 수 있게 할 수 있다. 일부 구현예에서, 상기 마스터 로직은 상기 제1 장치가 최대 4, 8, 16, 32 또는 64개의 채널 상에서 상기 슬레이브 로직을 갖는 상기 다수의 장치와 통신할 수 있게 할 수 있다. 상기 제1 장치는 상기 제1 장치의 단일 마스터 채널 커넥터를 통해 단일 채널 상에서 상기 슬레이브 로직을 갖는 하나 이상의 장치와 통신할 수 있다. 일부 구현예에서, 상기 마스터 로직은 상기 제1 장치가 상기 제1 장치의 다른 단일 마스터 채널 커넥터를 통해 상기 단일 채널 상에서 송신된 신호를 수신할 수 있게 할 수 있다.
상기 마스터 로직은 상기 제1 장치가 상기 마스터 데이터 커넥터를 통해 프로세서와 통신할 수 있게 할 수 있다. 일부 구현예에서, 상기 마스터 데이터 커넥터는 내부 집적 회로 커넥터 및/또는 다른 커넥터를 포함할 수 있다.
상기 제2 장치는 상기 슬레이브 로직을 가질 수 있다. 상기 제2 장치는 2개 이상의 슬레이브 채널 커넥터, 하나 이상의 슬레이브 입력-출력 커넥터 및/또는 다른 커넥터를 포함할 수 있다. 일부 구현예에서, 상기 하나 이상의 슬레이브 입력-출력 커넥터는 최대 4, 8, 16, 32 또는 64개의 연결 지점을 포함할 수 있다.
상기 슬레이브 로직은 상기 제2 장치가 상기 제2 장치의 제1 슬레이브 채널 커넥터를 통해 상기 단일 채널 상의 상기 제1 장치와 통신할 수 있게 할 수 있다. 상기 슬레이브 로직은 상기 제2 장치가 상기 슬레이브 로직을 갖는 상기 제3 장치와 통신할 수 있게 할 수 있다. 상기 슬레이브 로직은 상기 제2 장치가 상기 제2 장치의 제2 슬레이브 채널 커넥터를 통해 상기 단일 채널 상의 상기 제3 장치와 통신할 수 있게 할 수 있다.
상기 제3 장치는 상기 슬레이브 로직을 가질 수 있다. 상기 제3 장치는 2개 이상의 슬레이브 채널 커넥터 및/또는 다른 커넥터를 포함할 수 있다. 상기 슬레이브 로직은 상기 제3 장치가 상기 제3 장치의 제3 슬레이브 채널 커넥터를 통해 상기 단일 채널 상의 상기 제2 장치와 통신할 수 있게 할 수 있다. 상기 슬레이브 로직은 상기 제3 장치가 상기 슬레이브 로직을 갖는 제4 장치와 통신할 수 있게 할 수 있다. 상기 슬레이브 로직은 상기 제3 장치가 상기 제3 장치의 제4 슬레이브 채널 커넥터를 통해 상기 단일 채널 상의 상기 제4 장치와 통신할 수 있게 할 수 있다.
상기 슬레이브 로직은 상기 제2 장치가 상기 하나 이상의 슬레이브 입력-출력 커넥터를 통해 하나 이상의 상기 분산 장치의 동작을 관리할 수 있게 할 수 있다. 일부 구현예에서, 하나 이상의 상기 분산 장치는 하나 이상의 전력 장치 또는 하나 이상의 감지 장치를 포함할 수 있다. 일부 구현예에서, 상기 제2 장치는 전력 장치 또는 감지 장치의 일부일 수 있다. 상기 슬레이브 로직은 상기 제2 장치가 상기 하나 이상의 슬레이브 입력-출력 커넥터를 통해 하나 이상의 아날로그 신호 및/또는 하나 이상의 디지털 신호를 송신 및/또는 수신할 수 있게 할 수 있다. 하나 이상의 아날로그 신호는 전압 신호, 전류 신호, 아날로그 데이터 신호 및/또는 다른 아날로그 신호를 포함할 수 있다. 하나 이상의 디지털 신호는 디지털 명령 신호, 디지털 데이터 신호 및/또는 다른 디지털 신호를 포함할 수 있다.
일부 구현예에서, 상기 슬레이브 로직을 갖는 상기 다수의 장치의 하나 이상의 어드레스는 펄스 쉐이빙(pulse shaving)에 기초하여 결정될 수 있다. 펄스 쉐이빙은 상기 다수의 장치에 의해 카운트된 펄스의 수에 기초하여 상기 다수의 장치의 상기 하나 이상의 어드레스를 결정할 수 있다.
분산 장치의 전력을 관리하기 위해 구성 가능한 장치(configurable device)가 제공될 수 있다. 상기 구성 가능한 장치는 상기 마스터 로직 및 상기 슬레이브 로직을 포함할 수 있다. 상기 구성 가능한 장치는 마스터 모드 또는 슬레이브 모드로 구성될 수 있다. 일부 구현예에서, 상기 구성 가능한 장치는 상기 마스터 모드와 상기 슬레이브 모드 사이에서 재구성 가능할 수 있다. 일부 구현예에서, 상기 구성 가능한 장치는 상기 마스터 모드 또는 상기 슬레이브 모드로 한번 구성될 수 있다.
상기 마스터 로직은 상기 마스터 모드에서 구성된 상기 구성 가능한 장치가 하나 이상의 채널 상의 다수의 장치와 통신할 수 있게 할 수 있다. 상기 다수의 장치는 상기 슬레이브 로직을 가질 수 있다. 상기 마스터 모드에서 구성된 상기 구성 가능한 장치는 상기 구성 가능한 장치의 단일 마스터 채널 커넥터를 통해 단일 채널 상에서 상기 슬레이브 로직을 갖는 하나 이상의 장치와 통신할 수 있다.
상기 슬레이브 로직은 상기 슬레이브 모드에서 구성된 상기 구성 가능한 장치가 상기 마스터 로직을 갖는 마스터 장치와 통신할 수 있고 상기 단일 채널 상에서 상기 슬레이브 로직을 갖는 슬레이브 장치와 통신할 수 있고, 하나 이상의 분산 장치의 동작을 관리할 수 있게 할 수 있다. 상기 슬레이브 모드에서 구성된 상기 구성 가능한 장치는 상기 구성 가능한 장치의 제1 슬레이브 채널 커넥터를 통해 상기 단일 채널 상에서 상기 마스터 장치와 통신할 수 있다. 상기 슬레이브 모드에서 구성된 상기 구성 가능한 장치는 상기 구성 가능한 장치의 제2 슬레이브 채널 커넥터를 통해 상기 단일 채널 상의 상기 슬레이브 장치와 통신할 수 있다. 상기 슬레이브 모드에서 구성된 상기 구성 가능한 장치는 상기 구성 가능한 장치의 하나 이상의 슬레이브 입력-출력 커넥터를 통해 하나 이상의 상기 분산 장치의 동작을 관리할 수 있다.
본 명세서에 개시된 시스템 및/또는 방법뿐만 아니라 구조물의 관련 요소 및 부품의 조합의 동작 및 기능의 방법, 및 제조 경제성의 상기 및 다른 목적, 특징 및 특성은 본 명세서의 일부를 형성하는 첨부된 도면을 참조하여 다음의 상세한 설명 및 청구 범위를 고려하면 명백할 것이며, 도면에서 동일한 참조 부호는 다양한 도면에서 대응하는 부분을 나타낸다. 그러나, 도면은 단지 예시 및 설명을 위한 것일 뿐, 본 발명의 범위를 한정하는 것으로 의도된 것이 아닌 것으로 명시적으로 이해된다.
도 1a 내지 도 1b는 본 발명의 일부 구현예에 따라 분산 장치의 전력을 관리하기 위한 예시적인 시스템을 도시하는 도면;
도 2a는 본 발명의 일부 구현예에 따라 분산 장치의 전력을 관리하기 위한 예시적인 마스터 장치를 도시하는 도면;
도 2b는 본 발명의 일부 구현예에 따라 분산 장치의 전력을 관리하기 위한 예시적인 슬레이브 장치를 도시하는 도면;
도 3a 내지 도 3b는 본 발명의 일부 구현예에 따라 마스터 장치, 슬레이브 장치 및 분산 장치 간의 예시적인 연결을 도시하는 도면;
도 3c는 본 발명의 일부 구현예에 따라 가상 마스터 장치로서 동작하는 예시적인 슬레이브 장치를 도시하는 도면;
도 4a는 본 발명의 일부 구현예에 따라 마스터 장치를 통해 분산 장치의 관리를 도시하는 예시적인 블록도를 도시하는 도면;
도 4b는 도 4a에 도시된 블록도에 대한 마스터 장치, 슬레이브 장치 및 분산 장치 간의 예시적인 연결을 도시하는 도면;
도 5는 본 발명의 일부 구현예에 따라 슬레이브 장치의 어드레스를 결정하는데 사용되는 예시적인 펄스 쉐이빙을 도시하는 도면;
도 6은 본 발명의 일부 구현예에 따라 예시적인 구성 가능한 장치, 마스터 모드 및 슬레이브 모드를 도시하는 도면; 및
도 7은 본 발명의 일부 구현예에 따라 분산 장치의 전력을 관리하는 방법을 도시하는 도면.
도 1a는 분산 장치의 전력을 관리하기 위한 예시적인 시스템(10)을 도시한다. 시스템(10)은 마스터 장치(100) 및 하나 이상의 슬레이브 장치(예를 들어, 슬레이브 장치 A(210), 슬레이브 장치 B(220))를 포함할 수 있다. 마스터 장치(100)는 마스터 로직을 가질 수 있고, 슬레이브 장치(210, 220)는 슬레이브 로직을 가질 수 있다. 마스터 로직은 마스터 장치(100)가 하나 이상의 채널(예를 들어, 채널 A(106A)) 상에서 슬레이브 로직을 갖는 다수의 슬레이브 장치(210, 220)와 통신할 수 있게 할 수 있다. 슬레이브 로직은 슬레이브 장치 A(210)가 마스터 장치(100)와 통신할 수 있고 슬레이브 장치 B(220)와 통신할 수 있게 할 수 있다. 슬레이브 로직은 슬레이브 장치(210, 220)가 하나 이상의 분산 장치(예를 들어, 310, 320, 330, 340)의 동작을 관리할 수 있게 할 수 있다. 분산 장치(310, 320, 330, 340)는 동작을 위해 전력을 필요로 하는 장치를 지칭할 수 있다. 하나 이상의 분산 장치(310, 320, 330, 340)는 다른 장치로 전력의 전달을 변경할 수 있다. 시스템(10)의 하나 이상의 구성 요소는 도 7을 참조하여 이하에서 설명된 방법(700)의 하나 이상의 단계를 수행하도록 구성될 수 있다.
마스터 장치(100)는 분산 장치(310, 320, 330, 340)의 전력을 관리하기 위한 단일 지점의 인터페이스를 제공할 수 있다. 마스터 장치(100)는 마스터 로직 및/또는 다른 로직을 가질 수 있다. 마스터 장치(100)는 하나 이상의 커넥터를 포함할 수 있다. 커넥터는 2개 이상의 장치 간의 연결을 가능하게 하는 하나 이상의 하드웨어 및/또는 소프트웨어를 지칭할 수 있다. 커넥터는 2개 이상의 장치 간에 유선 및/또는 무선 연결을 가능하게 할 수 있다. 비-제한적인 예로서, 커넥터는 수형 커넥터, 암형 커넥터, 전도체, 핀(pin), 소켓, 노드, 액세스 포인트 및/또는 다른 커넥터 중 하나 이상을 포함할 수 있다. 비-제한적인 예로서, 무선 커넥터는 무선 연결, 블루투스 연결, Wi-Fi 연결, 셀룰러 연결, 적외선 연결, 광학 연결, 또는 다른 무선 연결 중 하나 이상을 가능하게 할 수 있다.
도 1a 및 도 2a를 참조하면, 마스터 장치(100)는 다음 커넥터, 즉 VIN(101), 접지(102), PLI(103), 마스터 데이터 커넥터(104) 세트(예를 들어, SCL(104A), SDA(104B)), 단일 마스터 채널 커넥터(105) 세트(예를 들어, MCC-A(105A), MCC-B(105B), MCC-C(105C), MCC-D(105D)) 중 일부 또는 전부를 포함할 수 있다. VIN(101)은 마스터 장치(100)와 전력 소스 간의 연결을 가능하게 할 수 있다. 접지(102)는 마스터 장치(100)와 접지 사이의 연결을 가능하게 할 수 있다. PLI(103)는 (본 명세서에 기술된) 전력 손실 인터럽트 커넥터를 지칭할 수 있다. 마스터 장치(100)는 다른 커넥터를 포함할 수 있다. 마스터 장치(100)는 도 1a 및 도 2a에 도시되지 않은 다른 구성 요소를 포함할 수 있다. 예를 들어, 마스터 장치(100)는 프로세서, 메모리(휘발성 및/또는 비-휘발성), 내부 및 외부 연결, 및/또는 다른 구성 요소 중 하나 이상을 포함할 수 있다.
마스터 로직은 마스터 장치(100)가 하나 이상의 채널 상에서 슬레이브 로직을 갖는 다수의 장치와 통신할 수 있게 할 수 있다. 예를 들어, 마스터 로직은 마스터 장치(100)가 채널 A(106A) 상의 슬레이브 장치 A(210), 슬레이브 장치 B(220), 및/또는 다른 슬레이브 장치와 통신할 수 있게 할 수 있다. 마스터 장치(100)는 마스터 장치(100)의 단일 마스터 채널 커넥터(MCC-A(105A))를 통해 채널 A(106A) 상의 슬레이브 장치 A(210), 슬레이브 장치 B(220) 및/또는 다른 슬레이브 장치와 통신할 수 있다. 일부 구현예에서, 마스터 로직은 마스터 장치(100)가 최대 4, 8, 16, 32, 64, 또는 2의 거듭제곱의 다른 개수의 채널까지 슬레이브 로직을 갖는 다수의 장치와 통신할 수 있게 할 수 있다. 다른 채널 수도 고려된다.
채널 A(106A) 상의 슬레이브 장치 A(210), 슬레이브 장치 B(220) 및/또는 다른 슬레이브 장치 중 하나 이상과 마스터 장치(100) 간의 통신은 클록리스(clockless)일 수 있다. 채널 A(106A) 상의 슬레이브 장치 A(210), 슬레이브 장치 B(220) 및/또는 다른 슬레이브 장치 중 하나 이상과 마스터 장치(100) 간의 통신은 양방향일 수 있다. 예를 들어, 슬레이브 장치 A(210) 및/또는 슬레이브 장치 B(220)는 채널 A(106A) 상의 통신을 통해 마스터 장치(100)에 그 동작 상태(예를 들어, 스케줄 리포트 또는 스케줄되지 않은/긴급 리포트/결함 리포트) 및/또는 어드레스를 리포트할 수 있다. 일부 구현예에서, 채널 A(106A) 상의 통신은 4-비트 유닛 어드레스, 4-비트 레지스터 어드레스 및 8-비트 명령 데이터로 구성된 16-비트 명령을 포함할 수 있다. 다른 명령 크기도 고려된다.
마스터 장치(100)로부터 통신은 개별 슬레이브 장치로 어드레싱된 명령을 포함하는 개별 통신을 포함할 수 있고 및/또는 다수의 슬레이브 장치로 어드레스된 다수의 명령을 포함하는 조합된 통신을 포함할 수 있다. 채널 A(106A) 상의 통신은 하나 이상의 산업 프로토콜/표준을 따르거나 다른 프로토콜/표준을 따를 수 있다. 일부 구현예에서, 마스터 장치(100)와 하나 이상의 슬레이브 장치 사이의 통신은 전력선 통신 프로토콜을 사용할 수 있다.
하나 이상의 채널 상의 통신은 폐쇄 게이트 구성 또는 개방 게이트 구성을 통해 구현될 수 있다. 폐쇄 게이트 구성에서 채널 상의 장치들 간 연결이 수립될 수 있고, 채널 상의 통신이 채널에 연결된 모든 장치에서 이용 가능할 수 있다. 채널 상의 통신은 동시에 또는 거의 동시에 채널에 연결된 모든 장치에서 이용할 수 있다. 예를 들어, 도 1a에서, 마스터 장치(100)와 슬레이브 장치 A(210) 간의 연결 및 슬레이브 장치 A(210)와 슬레이브 장치 B(220) 간의 연결이 수립될 수 있고, 마스터 장치(100)로부터 채널 A(106A) 상의 통신은 슬레이브 장치 A(210)와 슬레이브 장치 B(220) 모두에 이용 가능할 수 있다. 채널 상의 장치들 간의 연결을 수립하는 것은 채널 상의 모든 슬레이브 장치가 마스터 장치(100)로부터의 통신 또는 하나 이상의 슬레이브 장치로부터의 통신을 (시간 기간 동안) 수신할 수 있게 하는 버스를 효과적으로 생성할 수 있다. 채널 상의 장치들 간의 연결은 채널 상의 개별 장치의 어드레스가 (예를 들어, 펄스 쉐이빙 또는 다른 어드레싱 방법을 통해) 결정된 후에 수립될 수 있다.
개방 게이트 구성에서, 채널 상의 장치들 사이의 하나 이상의 연결이 개방될 수 있고, 채널 상의 통신은 채널 상의 하나 이상의 장치로 중계(relayed)될 수 있다. 예를 들어, 도 1a에서, 슬레이브 장치 A(210)와 슬레이브 장치 B(220) 사이의 연결은 개방될 수 있고, 슬레이브 장치 A(210)와 슬레이브 장치 B(220) 간에 연결이 수립될 때까지 마스터 장치(100)로부터의 통신은 슬레이브 장치 B(220)로 바로 이용 가능하지 않을 수 있다. 마스터 장치(100)로부터의 통신이 슬레이브 장치 B(220)로 향하는 것에 기초하여, 마스터 장치(100)로부터의 통신은 슬레이브 장치 A(210)의 메모리에 버퍼링될 수 있다. 슬레이브 장치 A(210)와 슬레이브 장치 B(220) 사이에 연결이 수립될 수 있고, 슬레이브 장치 A(210)의 메모리에 저장된 통신은 슬레이브 장치 B(220)로 송신될 수 있다.
일부 구현예에서, 마스터 로직은 마스터 장치(100)가 마스터 장치(100)의 다른 단일 마스터 채널 커넥터를 통해 단일 채널 상에서 송신된 신호를 수신할 수 있게 할 수 있다. 이러한 구성은 듀얼-핀 구성으로 지칭될 수 있다. 예시적인 듀얼-핀 구성이 도 1b에 도시된다. 도 1b에서, 채널 A(106A)로 가는 마스터 장치(100)의 연결부는 마스터 장치(100)의 단일 마스터 채널 커넥터(MCC-A)(105A))와 마스터 장치(100)의 다른 단일 마스터 채널 커넥터(MCC-D)(105D))를 포함할 수 있다.
일부 구현예에서, 채널 A(106A) 상의 통신은 시계 방향으로 진행할 수 있다. 예를 들어, 마스터 장치(100)에 의해 송신된 신호는, 마스터 장치(100)의 단일 마스터 채널 커넥터(MCC-A)(105A))로부터 슬레이브 장치 A(210)의 제1 슬레이브 채널 커넥터(214A)로 이동하고, 슬레이브 장치 A(210)의 제2 슬레이브 채널 커넥터(214B)로부터 슬레이브 장치 B(220)의 제1 슬레이브 채널 커넥터(224A)로 이동하고, 슬레이브 장치 B(220)의 제2 슬레이브 채널 커넥터(224B)로부터 마스터 장치(100)의 다른 단일 마스터 채널 커넥터(MCC-D)(105D))로 이동할 수 있다
일부 구현예에서, 채널 A(106A) 상의 통신은 반시계 방향으로 진행할 수 있다. 예를 들어, 마스터 장치(100)에 의해 송신된 신호는 마스터 장치(100)의 단일 마스터 채널 커넥터(MCC-D(105D))로부터 슬레이브 장치 B(220)의 제2 슬레이브 채널 커넥터(224B)로 이동하고, 슬레이브 장치 B(220)의 제1 슬레이브 채널 커넥터(224A)로부터 슬레이브 장치 A(210)의 제2 슬레이브 채널 커넥터(214B)로 이동하고, 슬레이브 장치 A(210)의 제1 슬레이브 채널 커넥터(214A)로부터 마스터 장치(100)의 다른 단일 마스터 채널 커넥터(MCC-A(105A))로 이동할 수 있다.
듀얼-핀 구성은 중복 통신 경로를 위한 루프-백 경로(loop-back path)를 제공할 수 있다. 예를 들어, 마스터 장치(100)와 슬레이브 장치 A(210) 간의 연결이 단절된 경우, 마스터 장치(100)는 MCC-D(105D)를 통해 슬레이브 장치 B(220)와 통신할 수 있다. 시스템(10)의 듀얼-핀 구성은 채널 A(106A) 상의 통신을 체크하기 위한 복귀 경로(return path)를 제공할 수 있다. 예를 들어, 마스터 장치(100)는 MCC-A(105A) 상에서 신호를 송신하고 MCC-D(105D)를 통해 신호를 수신할 수 있다. MCC-A(105A)에서 송신된 신호는 MCC-D(105D)에서 수신된 신호와 비교되어, 전송 동안 신호가 변경되지 않았는지 또는 전송 동안 예상된 대로 변경되었는지를 확인할 수 있다.
마스터 로직은 마스터 장치(100)가 마스터 데이터 커넥터(104)의 세트를 통해 프로세서(예를 들어, SSD 제어기, 시스템 제어기, 마이크로제어기, CPU, GPU, 애플리케이션 특정 표준 제품)와 통신할 수 있게 할 수 있다. 마스터 장치(100)와 프로세서 사이의 통신은 프로세서에 의해 슬레이브 장치 및/또는 분산 장치의 모니터링 및/또는 제어를 허용할 수 있다. 마스터 데이터 커넥터(104)의 세트는 마스터 장치(100)가 슬레이브 장치(예를 들어, 슬레이브 장치 A(210), 슬레이브 장치 B(220)) 및/또는 분산 장치(분산 장치(310, 320, 330, 340))의 동작에 관한 정보를 송신하거나 및/또는 수신하게 하는 하나 이상의 커넥터를 포함할 수 있다. 일부 구현예에서, 마스터 장치(100)는 프로세서를 구비하는 장치의 일부이거나 프로세서의 일부일 수 있다. 이러한 경우에, 마스터 데이터 커넥터(104)의 세트는 소프트웨어 및/또는 장치/프로세서의 내부 하드웨어(예를 들어, 회로 기판 상에 이루어진 연결, 실리콘으로 이루어진 연결, 프로세서의 로직 프로그래밍)를 통해 달성될 수 있다.
프로세서와 마스터 장치(100) 사이의 통신은 하나 이상의 산업 프로토콜/표준을 따를 수 있다. 예를 들어, 마스터 데이터 커넥터(104)의 세트는 집적 회로간 커넥터(예를 들어, SCL(104A), SDA(104B)) 및/또는 다른 커넥터를 포함할 수 있다. 프로세서는 집적 회로간 프로토콜을 따르는 통신을 통해 슬레이브 장치 및/또는 분산 장치에 관한 정보를 마스터 장치(100)로부터 수신하거나 및/또는 마스터 장치로 송신할 수 있다. 마스터 장치(100)와 프로세서 간의 통신을 가능하게 하는 다른 유형의 프로토콜/표준의 사용이 고려된다.
슬레이브 장치는 하나 이상의 분산 장치의 전력을 관리하기 위한 단일 지점의 인터페이스를 제공할 수 있다. 예를 들어, 슬레이브 장치 A(210)는 분산 장치 A(310) 및 분산 장치 B(320)의 전력을 관리하기 위한 단일 지점의 인터페이스를 제공할 수 있으며, 슬레이브 장치 B(220)는 분산 장치 C(330) 및 분산 장치 D(340)의 전력을 관리하기 위한 단일 지점의 인터페이스를 제공할 수 있다. 슬레이브 장치(예를 들어, 슬레이브 장치 A(210), 슬레이브 장치 B(220))는 슬레이브 로직 및/또는 다른 로직을 가질 수 있다. 슬레이브 장치는 하나 이상의 커넥터를 포함할 수 있다.
도 1a 및 도 2b를 참조하면, 슬레이브 장치 A(210)는 다음 커넥터, 즉 VIN(211), 접지(212), PLI(213), 슬레이브 채널 커넥터(214) 세트(예를 들어, 제1 슬레이브 채널 커넥터/D근위(214A), 제2 슬레이브 채널 커넥터/D원위(214B), 슬레이브 입력-출력 커넥터(215) 세트(예를 들어, GP-A(215A), GP-B(215B), GP-C(215C), GP-D(215D)) 중 일부 또는 전부를 포함할 수 있다. VIN(211)은 슬레이브 장치 A(210)와 전력 소스 사이의 연결을 가능하게 할 수 있다. 접지(212)는 슬레이브 장치 A(210)와 접지 사이의 연결을 가능하게 할 수 있다. PLI(213)는 (본 명세서에서 설명된) 전력 손실 인터럽트 커넥터를 지칭할 수 있다. 슬레이브 입력-출력 커넥터(215)의 세트는 도 2b에서 4개의 연결 지점(GP-A(215A), GP-B(215B), GP-C(215C), GP-D(215D))을 포함하는 것으로 도시되어 있지만, 이것은 예시적인 것일 뿐 본 발명을 제한하는 것이 아니다. 슬레이브 입력-출력 커넥터(215)의 세트는 최대 4, 8, 16, 32, 64, 또는 2의 거듭제곱의 다른 개수의 연결 지점을 포함할 수 있다. 다른 개수의 연결 지점도 고려된다. 슬레이브 장치 A(210)는 다른 커넥터를 포함할 수 있다. 슬레이브 장치 B(210)는 슬레이브 장치 A(210)에 대해 설명된 커넥터 중 일부 또는 전부를 포함할 수 있다.
슬레이브 장치는 도 1a 및 도 2b에 도시되지 않은 다른 구성 요소를 포함할 수 있다. 예를 들어, 슬레이브 장치 A(210) 및/또는 슬레이브 장치 B(220)는 프로세서, 메모리(휘발성 및/또는 비-휘발성), 내부 및 외부 연결, 및/또는 다른 구성 요소 중 하나 이상을 포함할 수 있다. 다른 슬레이브 장치는 동일한 구성 요소를 포함할 수 있다. 예를 들어, 다른 슬레이브 장치는 1 킬로바이트의 비-휘발성 메모리를 포함할 수 있다. 다른 슬레이브 장치는 다른 구성 요소를 포함할 수 있다. 예를 들어, 다른 슬레이브 장치는 다른 크기의 비-휘발성 메모리를 포함할 수 있다. 일부 슬레이브 장치는 비-휘발성 메모리를 포함할 수 있지만 다른 슬레이브 장치는 비-휘발성 메모리를 포함하지 않을 수 있다.
슬레이브 로직은 슬레이브 장치 A(210)가 채널 A(106A) 상에서 마스터 장치(100)와 통신할 수 있게 할 수 있다. 슬레이브 장치 A(210)는 슬레이브 장치 A(210)의 제1 슬레이브 채널 커넥터/D근위(214A)를 통해 채널 A(106A)에서 마스터 장치(100)와 통신할 수 있다. 슬레이브 로직은 슬레이브 장치 A(210)가 슬레이브 로직을 갖는 슬레이브 장치 B(220)와 통신할 수 있게 할 수 있다. 슬레이브 로직은 슬레이브 장치 A(210)가 슬레이브 장치 A(210)의 제2 슬레이브 채널 커넥터/D원위(214B)를 통해 채널 A(106A) 상의 슬레이브 장치 B(220)와 통신할 수 있게 할 수 있다.
슬레이브 로직은 슬레이브 장치 B(220)가 슬레이브 장치 B(220)의 제1 슬레이브 채널 커넥터/D근위(224A)를 통해 채널 A(106A)에서 슬레이브 장치 A(210)와 통신할 수 있게 할 수 있다. 슬레이브 로직은 슬레이브 장치 B(220)가 슬레이브 장치 B(220)의 제2 슬레이브 채널 커넥터/D원위(224B)를 통해 채널 A(106A) 상의 다른 슬레이브 장치와 통신할 수 있게 할 수 있다. 도 1b를 참조하면, 슬레이브 로직은 슬레이브 장치 B(220)가 슬레이브 장치 B(220)의 제2 슬레이브 채널 커넥터/D원위(224B)를 통해 마스터 장치(100)와 통신할 수 있게 할 수 있다.
슬레이브 로직은 슬레이브 장치 A(210)가 슬레이브 입력-출력 커넥터(215)의 세트를 통해 분산 장치 A(310) 및/또는 분산 장치 B(320)의 동작을 관리할 수 있게 할 수 있다. 슬레이브 로직은 슬레이브 장치 B(220)가 슬레이브 입력-출력 커넥터(225)의 세트를 통해 분산 장치 C(330) 및/또는 분산 장치 D(340)의 동작을 관리할 수 있게 할 수 있다. 도 1a는 슬레이브 입력-출력 커넥터(215, 225)의 세트와 개별 분산 장치(310, 320, 340) 사이의 단일 연결 라인을 도시하지만, 이것은 단지 참조의 용이함을 위한 것일 뿐, 본 발명을 제한하는 것이 아니다. 슬레이브 입력-출력 커넥터(215, 225)의 세트와 개별 분산 장치(310, 320, 340) 사이의 연결은 하나 또는 다수의 연결을 포함할 수 있다.
일부 구현예에서, 하나 이상의 분산 장치(310, 320, 330, 340)는 하나 이상의 전력 장치 또는 하나 이상의 감지 장치를 포함할 수 있다. 전력 장치는 다른 장치로의 전력 공급을 변경/제어하는 장치를 지칭할 수 있다. 비-제한적 예로서, 전력 장치는 스텝다운 컨버터(step-down converter), 스텝업 컨버터, 부하 스위치, 전력 손실 보호기, 증폭기, 전압 레귤레이터(regulator), 전류 레귤레이터, AC-DC 컨버터, DC-AC 컨버터, 선형 레귤레이터 및/또는 다른 전력 장치를 포함할 수 있다. 감지 장치는 하나 이상의 장치의 동작 상태를 모니터링하는 장치를 지칭할 수 있다. 비-제한적인 예로서, 감지 장치는 온도, 전압, 전류, 팬(fan) 속도, 공기 흐름, 전력, 역률(power factor), 배터리 레벨, 광 레벨/컬러 및/또는 다른 동작 조건 중 하나 이상을 모니터링할 수 있다.
일부 구현예에서, 슬레이브 장치는 전력 장치 또는 감지 장치와 같은 분산 장치의 일부일 수 있다. 예를 들어, 슬레이브 장치 B(220)는 분산 장치 C(330)의 일부일 수 있다. 분산 장치 C(330)는 슬레이브 장치의 슬레이브 로직을 구현할 수 있다. 이러한 경우에, 슬레이브 입력/출력 커넥터(225)의 세트 중 일부 또는 전부는 분산 장치 C(330)의 소프트웨어 및/또는 내부 하드웨어(예를 들어, 회로 기판에 이루어진 연결, 실리콘으로 이루어진 연결, 분산 장치 C(330)의 로직 프로그래밍)를 통해 달성될 수 있다. 분산 장치 C(330)는 분산 장치 C(330)가 분산 장치 D(340)의 동작을 관리하게 하는 슬레이브 입력-출력 커넥터(225)를 포함할 수 있다.
슬레이브 로직은 슬레이브 장치가 하나 이상의 슬레이브 입력-출력 커넥터를 통해 하나 이상의 아날로그 신호 및/또는 하나 이상의 디지털 신호를 송신 및/또는 수신할 수 있게 할 수 있다. 하나 이상의 아날로그 신호는 전압 신호, 전류 신호, 아날로그 데이터 신호 및/또는 다른 아날로그 신호를 포함할 수 있다. 하나 이상의 디지털 신호는 디지털 명령 신호, 디지털 데이터 신호 및/또는 다른 디지털 신호를 포함할 수 있다. 예를 들어, 슬레이브 로직은 슬레이브 장치 A(210)가 슬레이브 입력-출력 커넥터(215)의 세트를 통해 분산 장치 A(310) 및/또는 분산 장치 B(320)로 아날로그 신호 및/또는 디지털 신호를 송신 및/또는 수신할 수 있게 할 수 있다. 슬레이브 로직은 슬레이브 장치 B(220)가 슬레이브 입력-출력 커넥터(225)의 세트를 통해 분산 장치 C(330) 및/또는 분산 장치 D(340)로 아날로그 신호 및/또는 디지털 신호를 송신 및/또는 수신할 수 있게 할 수 있다. 일부 구현예에서, 슬레이브 로직은 슬레이브 장치가 펄스 폭 변조를 사용하여 하나 이상의 신호를 송신 및/또는 수신할 수 있게 할 수 있다. 예를 들어, 슬레이브 로직은 슬레이브 장치 B(220)가 슬레이브 입력-출력 커넥터(225)의 세트를 통해 펄스 폭 변조를 사용하여 신호를 송신 및/또는 수신할 수 있게 할 수 있다. 펄스 폭 변조는 슬레이브 입력-출력 커넥터(225)의 세트의 단일 연결을 사용하는 비-동기 펄스 폭 변조를 포함하거나 또는 슬레이브 입력-출력 커넥터(225)의 세트의 다수의 연결을 사용하는 동기 변조를 포함할 수 있다.
도 3a는 마스터 장치(100), 슬레이브 장치(210, 220), 및 분산 장치(310, 320, 330) 간의 예시적인 연결을 도시한다. 분산 장치 A(310) 및 분산 장치 C(330)는 슬레이브 로직을 구현할 수 있다. 마스터 장치(100)는 마스터 장치(100)의 SCL 및 SDA를 통해 시스템 제어기(400)와 통신할 수 있다. 마스터 장치(100)의 SCL 및 SDA는 집적 회로간 프로토콜을 사용하여 통신을 구현할 수 있다. 마스터 장치(100)는 채널 B(106B) 상의 슬레이브 장치 A(210) 및/또는 분산 장치 C(330)의 슬레이브 로직부와 통신할 수 있다. 마스터 장치(100)는 채널 D(106D)상의 분산 장치 A(310) 및/또는 슬레이브 장치 B(220)의 슬레이브 로직부와 통신할 수 있다.
마스터 장치(100)로부터 슬레이브 장치 A(210) 및/또는 분산 장치 C(330)로의 통신은 마스터 장치(100)의 단일 마스터 채널 커넥터(M-B)로부터 슬레이브 장치 A(210)의 제1 슬레이브 채널 커넥터(D근위)로 송신될 수 있고, 슬레이브 장치 A(210)의 제2 슬레이브 채널 커넥터(D원위)로부터 분산 장치 C(330)의 제1 슬레이브 채널 커넥터(D근위)로 송신될 수 있고, 분산 장치 C(330)의 제2 슬레이브 채널 커넥터(D원위)로부터 마스터 장치(100)의 다른 단일 마스터 채널 커넥터(M-C)로 송신될 수 있고 또는 역순으로 송신될 수 있다. 마스터 장치(100)의 2개의 단일 마스터 채널 커넥터(M-B 및 M-C)를 사용하는 듀얼-핀 구성은 채널 B(106B)에 루프-백 경로 및/또는 복귀 경로를 제공할 수 있다.
마스터 장치(100)로부터 분산 장치 A(310) 및/또는 슬레이브 장치 B(220)로의 통신은 마스터 장치(100)의 단일 마스터 채널 커넥터(M-D)로부터 분산 장치 A(310)의 제1 슬레이브 채널 커넥터(D근위)로 송신될 수 있고, 분산 장치 A(310)의 제2 슬레이브 채널 커넥터(D원위)로부터 슬레이브 장치 B(220)의 제1 슬레이브 채널 커넥터(D근위)로 송신될 수 있다.
도 3a에서, 슬레이브 장치 A(210)는 어떤 분산 장치에도 연결되지 않을 수 있고, (마스터 장치(100)와 분산 장치 C(330) 간의 통신을 통과시키는) 통과 기능(pass-through function)을 수행할 수 있다. 슬레이브 장치 B(220)는 슬레이브 장치 B(220)의 슬레이브 입력-출력 커넥터(GP-A, GP-B, GP-C, GP-D)의 세트를 통해 분산 장치 B(320)에 연결될 수 있다. 슬레이브 장치 B(220) 및 분산 장치 B(320)의 슬레이브 입력-출력 커넥터의 세트 간의 연결은 슬레이브 장치 B(220)가 분산 장치 B(320)의 동작을 관리할 수 있게 할 수 있다. 슬레이브 장치 B(220)는 슬레이브 장치 B(220)와 마스터 장치(100) 사이의 통신에 기초하여 분산 장치 B(320)의 동작을 관리할 수 있다. 마스터 장치(100)는 마스터 장치(100)와 시스템 제어기(400) 간의 통신에 기초하여 슬레이브 장치 B(220)와 통신할 수 있다.
도 3b는 마스터 장치(100), 슬레이브 장치(210, 220, 230, 240) 및 분산 장치(310, 320, 330) 간의 예시적인 연결을 도시한다. 마스터 장치(100)로부터의 통신은 마스터 장치(100)의 단일 마스터 채널 커넥터(M-A)로부터 채널 A(106A)에 연결된 하나 이상의 장치로 송신될 수 있다. 채널 A(106A)에 연결된 장치는 슬레이브 장치 D(240) 및/또는 다른 장치를 포함할 수 있다. 마스터 장치(100)로부터의 통신은 마스터 장치(100)의 단일 마스터 채널 커넥터(M-B)로부터 채널 B(106B)에 연결된 하나 이상의 장치로 송신될 수 있다. 채널 B(106B)에 연결된 장치는 슬레이브 장치 A(210), 슬레이브 장치 B(220), 슬레이브 장치 C(230) 및/또는 다른 장치를 포함할 수 있다. 슬레이브 장치 A(210)는 슬레이브 장치 A(210)의 슬레이브 입력-출력 커넥터(GP-A, GP-B, GP-C, GP-D)의 세트를 통해 분산 장치 A(310)에 연결될 수 있다. 슬레이브 장치 B(220)는 슬레이브 장치 B(220)의 슬레이브 입력-출력 커넥터(GP-A, GP-B, GP-C, GP-D)의 세트를 통해 분산 장치 B(320)에 연결될 수 있다. 슬레이브 장치 C(230)는 슬레이브 장치 C(230)의 슬레이브 입력-출력 커넥터(GP-A, GP-B, GP-C, GP-D)의 세트를 통해 분산 장치 C(330)에 연결될 수 있다. 슬레이브 장치와 분산 장치 사이의 다른 연결도 고려된다.
분산 장치 A(310)는 다음 커넥터, 즉 전력양호(PowerGood) 커넥터, 인에이블(Enable) 커넥터, VOUT 커넥터, I한계 커넥터 중 일부 또는 전부를 포함할 수 있다. 분산 장치 A(310)는 벅(buck) 및/또는 다른 장치를 포함할 수 있다. 슬레이브 장치 A(210)의 GP-A는 분산 장치 A(310)의 전력양호 커넥터로부터 디지털 입력을 수신할 수 있다. 슬레이브 장치 A(210)의 GP-B는 분산 장치 A(310)의 인에이블 커넥터에 디지털 출력을 송신할 수 있다. 슬레이브 장치 A(210)의 GP-C는 분산 장치 A(310)의 VOUT 커넥터로부터 아날로그 입력을 수신할 수 있다. 슬레이브 장치 A(210)의 GP-D는 분산 장치 A(310)의 I한계 커넥터에 아날로그 출력을 송신할 수 있다. 슬레이브 장치 A(210)와 분산 장치 A(310) 간의 연결은 마스터 장치(100)/슬레이브 장치 A(210)가 분산 장치 A(310)의 동작을 관리할 수 있게 할 수 있다.
분산 장치 B(320)는 다음 커넥터, 즉 SCL, SDA, VOUT, PLI 중 일부 또는 전부를 포함할 수 있다. 분산 장치 B(330)는 벅 및/또는 다른 장치를 포함할 수 있다. 슬레이브 장치 B(220)의 GP-A는 분산 장치 B(320)의 SCL로/로부터 클록 신호를 송신/수신할 수 있다. 슬레이브 장치 B(220)의 GP-B는 분산 장치 B(320)의 SDA로/로부터 데이터 신호를 송신/수신할 수 있다. 슬레이브 장치 B(220)의 GP-C는 분산 장치 B(320)의 VOUT 커넥터로부터 아날로그 입력을 수신할 수 있다. 슬레이브 장치 B(220)의 GP-D는 분산 장치 B(320)의 PLI로부터 디지털 결함 입력을 수신할 수 있다. 슬레이브 장치 B(220)와 분산 장치 B(320) 사이의 연결은 마스터 장치(100)/슬레이브 장치(B220)가 분산 장치 B(320)의 동작을 관리할 수 있게 할 수 있다.
분산 장치 C(330)는 다음의 커넥터, 즉 인에이블 커넥터, 전류감지 커넥터, VOUT 커넥터, I한계 커넥터 중 일부 또는 전부를 포함할 수 있다. 분산 장치 C(330)는 과전압 보호 스위치 및/또는 다른 장치를 포함할 수 있다. 슬레이브 장치 C(230)의 GP-A는 디지털 출력을 분산 장치 C(330)의 인에이블 커넥터에 송신할 수 있다. 슬레이브 장치 C(230)의 GP-B는 분산 장치 C(330)의 전류감지 커넥터로부터 아날로그 입력을 수신할 수 있다. 슬레이브 장치 C(230)의 GP-C는 분산 장치 C(330)의 VOUT 커넥터로부터 아날로그 입력을 수신할 수 있다. 슬레이브 장치 C(230)의 GP-D는 아날로그 출력을 분산 장치 C(330)의 I한계 커넥터에 송신할 수 있다. 슬레이브 장치 C(230)와 분산 장치 C(330) 간의 연결은 마스터 장치(100)/슬레이브 장치 C(230)가 분배 장치 C(330)의 동작을 관리할 수 있게 할 수 있다.
일부 구현예에서, 슬레이브 장치는 가상 마스터 장치로서 동작할 수 있다. 예를 들어, 도 3c에서, 마스터 장치(100)로부터 슬레이브 장치 A(210) 및/또는 슬레이브 장치 B(220)로의 통신은 마스터 장치(100)의 단일 마스터 채널 커넥터(M-A)로부터 슬레이브 장치 A(210)의 제1 슬레이브 채널 커넥터(D근위)로 송신될 수 있고, 슬레이브 장치 A(210)의 제2 슬레이브 채널 커넥터(D원위)로부터 슬레이브 장치 B(220)의 제1 슬레이브 채널 커넥터(D근위)로 송신될 수 있다. 슬레이브 장치 A(210)는 가상 마스터 장치로서 동작할 수 있다. 슬레이브 장치 A(210)의 하나 이상의 슬레이브 입력-출력 커넥터(예를 들어, GP-A)는 가상 마스터 장치의 가상 단일 마스터 채널 커넥터로서 동작할 수 있다. 슬레이브 장치 A(210), 마스터 장치(100) 및/또는 다른 장치로부터 발신할 수 있는 슬레이브 장치 A(210)(가상 마스터 장치)로부터의 통신은, 슬레이브 장치 A-1(211), 슬레이브 장치 A-2(212), 슬레이브 장치 A-n(213) 및/또는 다른 장치를 포함하는 채널 A-A(106A-A) 상에서 송신될 수 있다. 채널 A-A(106A-A)는 채널 A(106A) 상의 통신과는 다른 통신 또는 동일한 통신을 포함할 수 있다. 예를 들어, 슬레이브 장치 A(210)는 채널 A(106A) 상의 통신을 채널 A-A(106A-A) 상에 복제할 수 있다. 채널 A-A(106A-A)는 채널 A(106A)의 확장으로서 동작할 수 있다. 다른 예로서, 슬레이브 장치 A(210)는 채널 A-A(106A-A)에 연결된 장치에 의도된 통신을 채널 A-A(106A-A) 상에 중계할 수 있다. 채널 A-A(106A-A)는 채널 A(106A)의 서브-채널로서 동작할 수 있다.
일부 구현예에서, 슬레이브 장치는 2개 이상의 분산 장치의 동작을 관리할 수 있다. 예를 들어, 슬레이브 장치용 슬레이브 입력-출력 커넥터 세트는 16개의 연결 지점을 포함할 수 있다. 슬레이브 장치는 각각 8개의 연결 지점을 필요로 하는 2개의 분산 장치; 즉 6개의 연결 지점을 필요로 하는 제1 분산 장치 및 10개 이하의 연결 지점을 필요로 하는 제2 분산 장치 및/또는 총 16개 이하의 연결 지점을 필요로 하는 분산 장치의 다른 조합의 동작을 관리할 수 있다.
일부 구현예에서, 다수의 슬레이브 장치는 단일 분산 장치의 동작을 관리할 수 있다. 예를 들어, 2개의 슬레이브 장치 각각은 8개의 연결 지점을 포함하는 슬레이브 입력-출력 커넥터의 세트를 포함할 수 있다. 2개의 슬레이브 장치는 8개를 초과하는 연결 지점과 16개 이하의 연결 지점을 필요로 하는 단일 분산 장치의 동작일 수 있다. 슬레이브 장치와 분산 장치의 다른 조합도 고려된다.
도 4a는 마스터 장치(100) 및 슬레이브 장치(도 4a에 도시되지 않음)를 통해 분산 장치의 관리를 보여주는 예시적인 블록도를 도시한다. 마스터 장치(100)는 마스터 장치(100)의 단일 마스터 채널 커넥터(MCC-A(105A))를 통해 채널 A(106A) 상의 하나 이상의 슬레이브 장치와 통신할 수 있다. 마스터 장치(100)는 마스터 장치(100)의 단일 마스터 채널 커넥터(MCC-B(105B))를 통해 채널 B(106B) 상의 하나 이상의 슬레이브 장치와 통신할 수 있다. 마스터 장치(100)는 마스터 장치(100)의 단일 마스터 채널 커넥터(MCC-C(105C))를 통해 채널 C(106C) 상의 하나 이상의 슬레이브 장치와 통신할 수 있다. 마스터 장치(100)는 마스터 장치(100)의 단일 마스터 채널 커넥터(MCC-D(105D))를 통해 채널 D(106D) 상의 하나 이상의 슬레이브 장치와 통신할 수 있다.
채널 A(106A) 상의 하나 이상의 슬레이브 장치는 하나 이상의 분산 장치(예를 들어, 벅 A(411), 벅 B(412), 부하 스위치 A(421))의 동작을 관리할 수 있다. 채널 B(106B) 상의 하나 이상의 슬레이브 장치는 하나 이상의 분산 장치(예를 들어, 부하 스위치 B(422), 벅 C(413), 부하 스위치 C(423))의 동작을 관리할 수 있다. 채널 C(106C) 상의 하나 이상의 슬레이브 장치는 하나 이상의 분산 장치(예를 들어, 벅 D(414), 부하 스위치 D(424))의 동작을 관리할 수 있다. 채널 D(106D) 상의 하나 이상의 슬레이브 장치는 하나 이상의 분산 장치(예를 들어, PLP A(431))의 동작을 관리할 수 있다.
분산 장치의 동작을 관리하는 것은 분산 장치의 동작을 모니터링 및/또는 제어하는 것을 포함할 수 있다. 예를 들어, 마스터 장치(100)는 하나 이상의 슬레이브 장치와 통신하며 하나 이상의 분산 장치(411, 412, 413, 414, 421, 422, 423, 424, 431)의 목표 전압 및/또는 목표 전류를 제어할 수 있다. 마스터 장치(100)는 하나 이상의 슬레이브 장치와 통신하며 하나 이상의 분산 장치(411, 412, 413, 414, 421, 422, 423, 424, 431)의 실제 전압 및/또는 실제 전류를 모니터할 수 있다. 비-제한적인 예로서, 마스터 장치(100)는 하나 이상의 슬레이브 장치와 통신하며, 분산 장치의 전력 레벨, 분산 장치(예를 들어, 조명 장치)의 밝기/색상, 분산 장치의 전압 출력/입력, 분산 장치의 전류 출력/입력, 분산 장치에 의한 AC-DC 변환, 분산 장치 간 통신, 분산 장치의 부하, 분산 장치의 온도, 분산 장치에 의한 결함 리포트, 및/또는 분산 장치의 다른 동작 파라미터를 제어/모니터링할 수 있다. 분산 장치의 다른 제어 및/또는 모니터링도 고려된다.
분산 장치을 모니터링하는 것과 제어하는 것 사이에는 시간 지연이 있을 수 있다. 예를 들어, 슬레이브 장치는 슬레이브 장치와 분산 장치 간의 하나 이상의 연결을 통해 분산 장치에 제1 신호를 송신할 수 있고, 하나 이상의 연결을 통해 분산 장치로부터 제2 신호를 수신할 수 있다. 슬레이브 장치가 제1 신호를 송신하는 것과 제2 신호를 수신하는 것 사이에 시간 지연이 있을 수 있다. 시간 지연은 분산 장치가 제2 신호를 송신하기 전에 제1 신호에 기초하여 동작을 변화시키는 것을 허용할 수 있다.
일부 구현예에서, 채널 및/또는 마스터 장치에 연결된 슬레이브 장치 및/또는 분산 장치의 수를 사용하여 암호화를 제공할 수 있다. 예를 들어, 도 4b는 마스터 장치(100), 슬레이브 장치(451, 461, 462, 463, 471, 472, 473, 474, 481)와, 도 4a에 도시된 블록도에서의 분산 장치(411, 412, 413, 414, 421, 422, 423, 424, 431) 사이의 예시적인 연결을 도시한다. 채널 A(106A)는 3개의 분산 장치(411, 412, 421)에 연결된 슬레이브 장치 A-1(451)을 포함할 수 있다. 채널 B(106B)는 하나의 분산 장치(422)에 연결된 슬레이브 장치 B-1(461), 하나의 분산 장치(413)에 연결된 슬레이브 장치 B-2(462), 및 하나의 분산 장치(423)에 연결된 슬레이브 장치 B-3(463)을 포함할 수 있다. 채널 C(106C)는 하나의 분산 장치(414)에 연결된 슬레이브 장치 C-1(471), 어떤 분산 장치에도 연결되지 않은 슬레이브 장치 C-2(472), 어떤 분산 장치에도 연결되지 않은 슬레이브 장치 C-3(473), 및 하나의 분산 장치(424)에 연결된 슬레이브 장치 C-4(474)를 포함할 수 있다. 채널 D(106D)는 하나의 분산 장치(431)에 연결된 슬레이브 장치 D-1(481)을 포함할 수 있다. 마스터 장치(100)에 액세스하거나 및/또는 사용하기 위해 암호화하는 것은 사용자가 올바른 패스코드(passcode) 및/또는 다른 정보를 제공하는 것을 조건으로 할 수 있다.
패스코드는 마스터 장치(100)에 연결된 슬레이브 장치 및/또는 분산 장치의 수에 기초할 수 있다. 예를 들어, 패스코드는 숫자(1-3-4-1)(마스터 장치(100)의 개별 채널에 연결된 슬레이브 장치의 수)를 포함하거나 및/또는 이 숫자로부터 유도될 수 있다. 패스코드는 숫자(3-3-2-1)(마스터 장치(100)의 개별 채널에 연결된 분산 장치의 수)를 포함하거나 및/또는 이 숫자로부터 유도될 수 있다. 패스코드는 슬레이브 장치의 수 및 분산 장치의 수(예를 들어, 1-3-3-3-4-2-1-1)에 기초한 숫자를 포함하거나 및/또는 이 숫자로부터 유도될 수 있다. 패스코드 및/또는 패스코드가 유도된 숫자는 분산 장치가 슬레이브 장치에 연결될지 여부에 좌우될 수 있다. 예를 들어, 패스코드는 숫자(1-3-2-1)(분산 장치에 연결된 슬레이브 장치의 수)를 포함하거나 및/또는 이 숫자로부터 유도될 수 있다. 채널 및/또는 마스터 장치에 연결된 슬레이브 장치 및/또는 분산 장치의 수의 다른 조합이 암호화를 제공하는 데 사용될 수 있다.
일부 구현예에서, 슬레이브 장치의 하나 이상의 어드레스는 펄스 쉐이빙에 기초하여 결정될 수 있다. 펄스 쉐이빙은 슬레이브 장치에 의해 카운트된 펄스의 수에 기초하여 슬레이브 장치의 어드레스를 결정할 수 있다. 도 5는 채널 아래로 송신된 예시적인 펄스를 도시한다. 도 5에서, 단일 채널은 15개의 슬레이브 장치(예를 들어, 슬레이브 장치 #1 내지 15)를 포함할 수 있다. 다른 예로서, 도 5에 도시된 단일 채널은 16개의 슬레이브 장치(예를 들어, 슬레이브 장치 #0 내지 15)를 포함할 수 있다. 마스터 장치(100)는 채널 상에서 16개의 펄스를 송신할 수 있다. #15 슬레이브 장치(515)는 펄스를 쉐이빙하고, 나머지 15개의 펄스를 카운트하고, 채널 아래로 15개의 펄스를 송신할 수 있다. #14 슬레이브 장치(514)는 펄스를 쉐이빙하고, 나머지 14개의 펄스를 카운트하고, 채널 아래로 14개의 펄스를 송신할 수 있다. #1 슬레이브 장치(도시되지 않음)가 펄스를 쉐이빙하고 하나의 펄스를 카운팅할 때까지 펄스는 개별 슬레이브 장치에 의해 후속적으로 쉐이빙되고 카운트될 수 있다. 개별 슬레이브 장치는 장치에 의해 카운트된 펄스의 수에 기초하여 채널 내 어드레스/위치를 결정할 수 있다. 예를 들어, #15 슬레이브 장치는 #15 슬레이브 장치(515)에 의해 카운트된 15개의 펄스에 기초하여 채널 내 어드레스/위치를 결정할 수 있다. 일부 구현예에서, 펄스는 펄스를 쉐이빙하기 전에 슬레이브 장치에 의해 카운트될 수 있다.
펄스 쉐이빙은 채널 상의 슬레이브 장치를 위치에 따라 어드레싱할 수 있게 하는데, 즉 채널 상의 슬레이브 장치의 어드레스는 채널 내 슬레이브 장치의 위치에 기초하여 결정될 수 있다. 펄스 쉐이빙을 사용하면 다수의 커넥터가 아닌 단일 커넥터를 사용하여 다수의 장치를 어드레싱할 수 있다. 일부 구현예에서, 채널 상의 펄스 쉐이빙 어드레싱은 개방 게이트 구성을 통해 구현된 통신을 사용하여 달성될 수 있다. 쉐이빙 펄스가 채널 아래로 중계됨에 따라 슬레이브 장치 간의 연결이 수립될 수 있다. 쉐이빙 펄스가 채널 아래로 중계된 후 슬레이브 장치 간의 연결이 수립되어 유지될 수 있다. 이러한 경우에, 채널 상에 쉐이빙 펄스는 개방 게이트 구성을 통해 통신될 수 있고, 채널 상의 후속 신호는 폐쇄 게이트 구성을 통해 통신될 수 있다.
일부 구현예에서, 펄스를 추가하는 것은 채널 내 슬레이브 장치의 어드레스를 결정하는데 사용될 수 있다. 펄스를 추가할 때 개별 슬레이브 장치는 선행 장치로부터 펄스(들)를 수신하고, 펄스를 추가하고, 펄스를 카운트하고, 다음 장치로 펄스를 송신할 수 있다. 일부 구현예에서, 펄스가 추가되기 전에 펄스는 슬레이브 장치에 의해 카운트될 수 있다. 어드레싱하는 다른 방법은 채널 내 슬레이브 장치의 어드레스를 결정하는데 사용될 수 있다.
일부 구현예에서, 펄스 쉐이빙(또는 추가)은 채널에 연결된 슬레이브 장치의 구성을 확인하는 데 사용될 수 있다. 예를 들어, 펄스 쉐이빙은 전력 투입 시 채널 상의 슬레이브 장치의 수를 확인하는 데 사용될 수 있으며, 나중에 동일한 수의 슬레이브 장치가 이 채널에 연결되었는지를 확인하는 데 사용될 수 있다. 펄스를 쉐이빙(또는 추가)하는 것을 통해 검출된 슬레이브 장치의 수의 차이는 시스템 내의 변화 및/또는 하나 이상의 슬레이브 장치와의 연결 손실을 나타낼 수 있다.
마스터 장치(100) 및 슬레이브 장치(예를 들어, 슬레이브 장치 A(210), 슬레이브 장치 B(220))는 전력 손실 인터럽트 커넥터(예를 들어, PLI(103), PLI(213))를 포함할 수 있다. PLI는 마스터 장치(100) 또는 슬레이브 장치(210, 220) 상의 전력 손실에 응답하여 마스킹되지 않은 인터럽트 신호를 제공할 수 있다. PLI는 고장(fail)날 가능성이 높고, 전력 손실 장치는 전력 손실을 통해 브라운 아웃 모드(brown-out ride)를 위해 PLI의 고장 신호를 사용할 수 있다. PLI로부터의 고장 신호를 사용하면 전력 손실 장치는 그 동작 상태 중 일부 또는 전부를 유지할 수 있고 및/또는 전력이 복구될 때 장치가 알려진 상태로 복귀할 수 있고, 즉, 장치는 전력 손실 시 상태를 리셋하지 않는다. 일부 구현예에서, 하나 이상의 PLI가 다른 PLI에 연결될 수 있다. 예를 들어, 마스터 장치(100)의 PLI(103)는 슬레이브 장치 A(210)의 PLI(213)에 연결될 수 있다. 전력 손실 시, 마스터 장치(100) 및/또는 슬레이브 장치 A(210)는 PLI(103) 및/또는 PLI(213)로부터 고장 신호(들)를 사용할 수 있다.
시스템(10) 내 하나 이상의 장치는 주 전력(VCC_MAIN) 및 보조 전력(VCC_AUX)을 사용할 수 있다. 일부 구현예에서, PLI 고장 신호는 시스템(10) 내 하나 이상의 장치에 보조 전력을 제공할 수 있다. 주 전력은 보조 전력보다 더 높거나 동일하거나 더 낮을 수 있다. 비-제한적인 예로서, 주 전압은 3.3V, 5V, 9V, 12V, 20V, 33V, 40V, 48V, 전압 범위 및/또는 다른 전압을 포함할 수 있다. 비-제한적인 예로서, 보조 전압은 2.5V, 3.3V, 5V, 12V, 33V, 40V, 48V, 전압 범위 또는 다른 전압을 포함할 수 있다. 일부 구현예에서, 시스템(10)은 더 높은 주 전압을 제공하기 위해 더 낮은 보조 전압을 상승(boost)시킬 수 있다. 일부 구현예에서, 시스템(10)은 더 낮은 주 전압을 제공하기 위해 더 높은 보조 전압을 강압(buck)시킬 수 있다. 일부 구현예에서, 시스템(10)은 하나 이상의 장치에 전력을 전달하기 위해 주 전력, 보조 전력 및/또는 다른 전력 간에 스위칭을 제공할 수 있다. 다른 전력 소스 간을 스위칭하면 시스템(10)이 전달 시 전력 손실량을 감소시킬 수 있다.
도 6은 분산 장치의 전력을 관리하기 위한 예시적인 구성 가능한 장치(600)를 도시한다. 구성 가능한 장치(600)는 마스터 로직, 슬레이브 로직, 및/또는 다른 로직을 포함할 수 있다. 구성 가능한 장치(600)는 다음 커넥터, 즉 VIN(601), 접지(602), PLI(603), 데이터 커넥터(604) 세트(예를 들어, 데이터 A(604A), 데이터 B(604B)), 입력/출력 커넥터(605) 세트(예를 들어, I/O-A(605A), I/O-B(605B), I/O-C(605C), I/O-D(605D)) 중 일부 또는 전부를 포함할 수 있다. 구성 가능한 장치(600)는 다른 커넥터를 포함할 수 있다. 구성 가능한 장치(600)는 도 6에 도시되지 않은 다른 구성 요소를 포함할 수 있다. 예를 들어, 구성 가능한 장치(600)는 프로세서, 메모리(휘발성 및/또는 비-휘발성), 내부 및 외부 연결, 및/또는 다른 구성 요소 중 하나 이상을 포함할 수 있다.
구성 가능한 장치(600)는 마스터 모드, 슬레이브 모드, 또는 다른 모드에서 구성될 수 있다. 일부 구현예에서, 구성 가능한 장치(600)는 마스터 모드와 슬레이브 모드 사이에서 재구성 가능할 수 있다. 일부 구현예에서, 구성 가능한 장치(600)는 마스터 모드 또는 슬레이브 모드에서 한번 구성 가능할 수 있으며, 즉 구성 가능한 장치(600)는 일회 프로그래밍 가능할 수 있다.
마스터 모드는 구성 가능한 장치(600)가 마스터 데이터 커넥터(614) 세트(예를 들어, SCL(614A), SDA(614B))로서 데이터 커넥터(604) 세트(예를 들어, 데이터 A(604A), 데이터 B(604B))를 사용할 수 있게 할 수 있다. 마스터 로직은 마스터 모드로 구성된 구성 가능한 장치(600)가 프로세서와 통신할 수 있게 할 수 있다. 마스터 모드에서 구성된 구성 가능한 장치(600)는 마스터 데이터 커넥터(614)(예를 들어, SCL(614A), SDA(614B))의 세트를 통해 프로세서와 통신할 수 있다.
마스터 모드는 구성 가능한 장치(600)가 입력/출력 커넥터(605)(예를 들어, I/O-A(605A), I/O-B(605B), I/O-C(605C), I/O-D(605D)) 세트를 단일 마스터 채널 커넥터(615)(예를 들어, MCC-A(615A), MCC-B(615B), MCC-C(615C), MCC-D(615D)) 세트로서 사용할 수 있게 할 수 있다. 마스터 로직은 마스터 모드에서 구성된 구성 가능한 장치(600)가 하나 이상의 채널 상의 다수의 장치와 통신할 수 있게 할 수 있다. 다수의 장치는 슬레이브 로직을 가질 수 있다. 마스터 모드에서 구성된 구성 가능한 장치(600)는 구성 가능한 장치(600)의 단일 마스터 채널 커넥터(615)(예를 들어, MCC-A(615A), MCC-B(615B), MCC-C(615C), MCC-D(615D))를 통해 단일 채널 상에 슬레이브 로직을 갖는 하나 이상의 장치와 통신할 수 있다.
슬레이브 모드는 구성 가능한 장치(600)가 데이터 커넥터(604) 세트(예를 들어, 데이터 A(604A), 데이터 B(604B))를 슬레이브 채널 커넥터(624) 세트(예를 들어, D근위(624A), D원위(624B)로서 사용할 수 있게 할 수 있다. 슬레이브 로직은 슬레이브 모드에서 구성된 구성 가능한 장치(600)가 마스터 로직을 갖는 마스터 장치와 통신할 수 있고, 단일 채널 상에서 슬레이브 로직을 갖는 슬레이브 장치와 통신할 수 있게 할 수 있다. 슬레이브 모드에서 구성된 구성 가능한 장치(600)는 구성 가능한 장치(600)의 D근위(624A)를 통해 단일 채널 상의 마스터 장치와 통신할 수 있다. 슬레이브 모드에서 구성된 구성 가능한 장치(600)는 구성 가능한 장치(600)의 D원위(624B)를 통해 단일 채널 상의 슬레이브 장치와 통신할 수 있다.
슬레이브 모드는 구성 가능한 장치(600)가 입력/출력 커넥터(605) 세트(예를 들어, I/O-A(605A), I/O-B(605B), I/O-C(605C), I/O-D(605D))를 4개의 연결 지점(예를 들어, GP-A(625A), GP-B(625B), GP-C(625C), GP-D(625D))을 포함하는 슬레이브 입력-출력 커넥터(625) 세트로서 사용할 수 있게 할 수 있다. 슬레이브 로직은 슬레이브 모드에서 구성된 구성 가능한 장치(600)가 하나 이상의 분산 장치의 동작을 관리할 수 있게 할 수 있다. 슬레이브 모드로 구성된 구성 가능한 장치(600)는 구성 가능한 장치(600)의 하나 이상의 슬레이브 입력-출력 커넥터(625)를 통해 하나 이상의 분산 장치의 동작을 관리할 수 있다.
도 6에 도시된 커넥터의 수는 예시적인 것이며 본 발명을 제한하는 것이 아니다. 예를 들어, 구성 가능한 장치(600)는 더 많거나 더 적은 데이터 커넥터(604), 더 많거나 더 적은 입력/출력 커넥터(605), 더 많거나 더 적은 마스터 데이터 커넥터(614), 더 많거나 더 적은 단일 마스터 채널 커넥터(615), 더 많거나 더 적은 슬레이브 채널 커넥터(624), 및/또는 더 많거나 더 적은 슬레이브 입력-출력 커넥터(625)를 포함할 수 있다.
도 7은 분산 장치의 전력을 관리하는 방법(700)을 도시한다. 이하 제시되는 방법(700)의 동작은 예시적인 것으로 의도된다. 일부 구현예에서, 방법(700)은 설명되지 않은 하나 이상의 추가 동작과 함께 달성되거나 및/또는 설명된 동작 중 하나의 동작 없이 달성될 수 있다. 일부 구현예에서, 2개 이상의 동작은 실질적으로 동시에 발생할 수 있다.
동작(710)에서, 제1 장치로부터의 제1 통신은 단일 채널 상에서 송신될 수 있다. 제1 장치는 마스터 로직을 가질 수 있고, 제1 장치의 단일 마스터 채널 커넥터를 통해 제1 통신을 송신할 수 있다. 마스터 로직은 제1 장치가 하나 이상의 채널 상의 다수의 장치와 통신할 수 있게 할 수 있다. 다수의 장치는 슬레이브 로직을 가질 수 있다. 다수의 장치는 제2 장치 및 제3 장치를 포함할 수 있다. 슬레이브 로직은 제2 장치가 제2 장치의 제1 슬레이브 채널 커넥터를 통해 단일 채널 상의 제1 장치와 통신할 수 있고, 제2 장치의 제2 슬레이브 채널 커넥터를 통해 단일 채널 상의 제3 장치와 통신할 수 있게 할 수 있다. 제1 통신은 제2 장치가 제2 장치의 하나 이상의 슬레이브 입력-출력 커넥터를 통해 하나 이상의 분산 장치의 동작을 관리할 수 있게 할 수 있다.
동작(720)에서, 단일 채널 상의 제2 장치로부터의 제2 통신이 수신될 수 있다. 제2 통신은 제1 장치에 의해 수신될 수 있다. 제2 통신은 하나 이상의 분산 장치의 동작에 관한 정보를 포함할 수 있다.
일부 구현예에서, 제1 장치의 동작 및 구조는 (도 1a 및 도 2a에 도시되고 본 명세서에서 설명된) 마스터 장치와 동일하거나 유사할 수 있다. 일부 구현예에서, 제2 장치 및 제3 장치의 동작 및 구조는 (도 1a 및 도 2b에 도시되고 본 명세서에서 설명된) 슬레이브 장치 A(210)와 동일하거나 유사할 수 있다.
"미만", "아래", "더 낮은", "위에", "상부" 등과 같은 공간적으로 상대적인 용어는 하나의 요소가 제2 요소에 대해 위치 설정된 관계를 설명하는데 설명의 용이함을 위해 사용된다. 이들 용어는 도면에 도시된 것과 다른 배향에 더하여 장치의 다른 배향을 포함하도록 의도된다. 또한, "제1", "제2" 등과 같은 용어는 다양한 요소, 영역, 구획 등을 설명하는데 사용되며, 또한 본 발명을 제한하려고 의도된 것이 아니다. 동일한 용어는 설명 전반에 걸쳐 동일한 요소를 지칭한다.
본 명세서에 사용된 바와 같이, "갖는", "구비하는", "포함하는", "포함하고" 등의 용어는 명시된 요소 또는 특징의 존재를 나타내지만 추가 요소 또는 특징을 배제하지 않는 개방된 용어이다. 단수형 요소 및 "상기" 요소라는 어구는 문맥에 달리 명시되어 있지 않는 한, 단수형뿐만 아니라 복수형을 포함하는 것으로 의도된다.
본 발명은 특정 구현예 및 실시예와 관련하여 개시되었지만, 이 기술 분야에 통상의 지식을 가진 자라면 본 발명은 구체적으로 개시된 구현예를 넘어서 본 발명의 다른 대안적인 구현예 및/또는 사용예, 및 그 자명한 수정 및 등가물로 확장될 수 있다는 것을 이해할 수 있을 것이다. 따라서, 본 명세서에 개시된 본 발명의 범위는 전술한 특정 개시된 구현예로 한정되어서는 안 되는 것으로 의도된다.
또한, 이 기술 분야에 통상의 지식을 가진 자라면 여러 구현예에서 다양한 특징들이 상호 교환 가능하다는 것을 인식할 수 있을 것이다. 이 기술 분야에 통상의 지식을 가진 자라면 본 명세서에 기술된 변형예에 더하여, 각 특징에 알려진 다른 등가물을 혼합하고 매칭시켜 본 발명의 원리에 따른 유사한 시스템 및 기술을 구성할 수 있을 것이다.
본 발명의 임의의 특정 구현예에 따라 반드시 모든 목적 또는 장점을 달성하여야 하는 것은 아닌 것으로 이해된다. 따라서, 예를 들어, 이 기술 분야에 통상의 지식을 가진 자라면 본 발명이 본 명세서에 개시되거나 제안된 바와 같은 다른 목적 또는 장점을 반드시 달성하는 것은 아니면서 본 명세서에 개시된 장점 또는 일련의 장점을 달성하거나 최적화하는 방식으로 구현되거나 수행될 수 있다는 것을 인식할 수 있을 것이다.

Claims (20)

  1. 장치들 간의 통신을 관리하기 위한 구성가능한 장치로서,
    하나 이상의 마스터 채널 커넥터들;
    하나 이상의 슬레이브 채널 커넥터들;
    마스터 모드에서 구성된 상기 구성가능한 장치로 하여금 하나 이상의 채널에서 다수의 장치들과 클록리스(clockless) 통신을 교환할 수 있게 하는 마스터 로직으로서, 상기 다수의 장치들의 각각은 슬레이브 로직을 갖고, 또한 상기 마스터 모드에서 구성된 상기 구성가능한 장치는 상기 구성가능한 장치의 마스터 채널 커넥터들 중 단일 하나를 통해 유선 직렬 연결로 단일 채널 상에서 상기 슬레이브 로직을 갖는 상기 장치들과 통신하는, 마스터 로직; 및
    슬레이브 로직을 포함하되,
    상기 슬레이브 로직은 슬레이브 모드에서 구성된 상기 구성가능한 장치로 하여금:
    상기 구성가능한 장치의 상기 슬레이브 채널 커넥터들 중 제 1슬레이브 채널 커넥터를 통해 제 1유선 직렬 연결로 단일 채널 상에서, 상기 마스터 로직을 갖는 마스터 장치와 클록리스 통신을 교환할 수 있게 하고,
    상기 구성가능한 장치의 상기 슬레이브 채널 커넥터들 중 제 2슬레이브 채널 커넥터를 통해 제 2유선 직렬 연결로 상기 단일 채널 상에서, 상기 슬레이브 로직을 갖는 슬레이브 장치와 클록리스 통신을 교환할 수 있게 하는 것인,
    장치들 간의 통신을 관리하기 위한 구성가능한 장치.
  2. 제 1항에 있어서,
    상기 구성가능한 장치는 상기 마스터 모드와 상기 슬레이브 모드 사이 간에 재구성가능한, 장치들 간의 통신을 관리하기 위한 구성가능한 장치.
  3. 제 1항에 있어서,
    상기 구성가능한 장치는 상기 마스터 모드 또는 상기 슬레이브 모드에서 한번 구성가능한, 장치들 간의 통신을 관리하기 위한 구성가능한 장치.
  4. 제 1항에 있어서,
    상기 슬레이브 로직은 상기 슬레이브 모드에서 구성된 상기 구성가능한 장치로 하여금 상기 구성가능한 장치의 상기 하나 이상의 슬레이브 채널 커넥터들을 통해 하나 이상의 분산 장치의 동작을 관리할 수 있게 하는, 장치들 간의 통신을 관리하기 위한 구성가능한 장치.
  5. 제 4항에 있어서,
    상기 분산 장치는 전력 장치를 포함하는, 장치들 간의 통신을 관리하기 위한 구성가능한 장치.
  6. 제 5항에 있어서,
    상기 구성가능한 장치는 상기 전력 장치의 일부인, 장치들 간의 통신을 관리하기 위한 구성가능한 장치.
  7. 제 1항에 있어서,
    상기 구성가능한 장치는 펄스 쉐이빙(pulse shaving)과 펄스 추가(pulse adding) 중 적어도 하나를 사용하여 상기 슬레이브 장치의 어드레스를 결정하도록 구성되는, 장치들 간의 통신을 관리하기 위한 구성가능한 장치.
  8. 제 1항에 있어서,
    상기 구성가능한 장치는 개방 게이트 구성 및 폐쇄 게이트 구성 중 적어도 하나를 사용하여 통신하는, 장치들 간의 통신을 관리하기 위한 구성가능한 장치.
  9. 제 1항에 있어서,
    상기 마스터 로직은 상기 구성가능한 장치로 하여금 상기 구성가능한 장치의 상기 마스터 채널 커넥터들 중 또 다른 단일 하나를 통해 단일 채널 상에서 송신된 신호를 수신할 수 있게 하는, 장치들 간의 통신을 관리하기 위한 구성가능한 장치.
  10. 제 1항에 있어서,
    상기 마스터 로직은 또한 상기 구성가능한 장치가 마스터 데이터 커넥터들 중 하나를 통해 프로세서와 통신할 수 있게 하는, 장치들 간의 통신을 관리하기 위한 구성가능한 장치.
  11. 장치들 간의 통신을 관리하기 위한 마스터 장치로서,
    하나 이상의 마스터 채널 커넥터들; 및
    상기 마스터 장치로 하여금 하나 이상의 채널에서 다수의 장치들과 클록리스(clockless) 통신을 교환할 수 있게 하는 마스터 로직으로서, 상기 다수의 장치들의 각각은 슬레이브 로직을 갖고, 또한 상기 마스터 장치는 상기 마스터 장치의 마스터 채널 커넥터들 중 단일 하나를 통해 유선 직렬 연결로 단일 채널 상에서 상기 슬레이브 로직을 갖는 상기 장치들과 통신하는, 마스터 로직을 포함하는,
    장치들 간의 통신을 관리하기 위한 마스터 장치.
  12. 제 11항에 있어서,
    상기 마스터 로직은 상기 마스터 장치로 하여금 상기 마스터 장치의 상기 마스터 채널 커넥터들 중 또 다른 단일 하나를 통해 단일 채널 상에서 송신된 신호를 수신할 수 있게 하는, 장치들 간의 통신을 관리하기 위한 마스터 장치.
  13. 제 11항에 있어서,
    상기 마스터 장치는 펄스 쉐이빙(pulse shaving)과 펄스 추가(pulse adding) 중 적어도 하나를 사용하여 상기 장치들의 어드레스를 결정하도록 구성되는, 장치들 간의 통신을 관리하기 위한 마스터 장치.
  14. 제 11항에 있어서,
    상기 마스터 장치는 개방 게이트 구성 및 폐쇄 게이트 구성 중 적어도 하나를 사용하여 통신하는, 장치들 간의 통신을 관리하기 위한 마스터 장치.
  15. 제 11항에 있어서,
    상기 마스터 로직은 또한 상기 마스터 장치가 마스터 데이터 커넥터들 중 하나를 통해 프로세서와 통신할 수 있게 하는, 장치들 간의 통신을 관리하기 위한 마스터 장치.
  16. 장치들 간의 통신을 관리하기 위한 슬레이브 장치로서,
    다수의 슬레이브 채널 커넥터들; 및
    슬레이브 로직을 포함하되,
    상기 슬레이브 로직은 상기 슬레이브 장치로 하여금:
    상기 슬레이브 장치의 상기 슬레이브 채널 커넥터들 중 제 1슬레이브 채널 커넥터 및 마스터 로직을 갖는 마스터 장치의 단일 마스터 채널 커넥터를 통해 제 1유선 직렬 연결로 단일 채널 상에서 상기 마스터 장치와 클록리스 통신을 교환할 수 있게 하고,
    상기 슬레이브 장치의 상기 슬레이브 채널 커넥터들 중 제 2슬레이브 채널 커넥터를 통해 제 2유선 직렬 연결로 상기 단일 채널 상에서 상기 슬레이브 로직을 갖는 또 다른 슬레이브 장치와 클록리스 통신을 교환할 수 있게 하는 것인,
    장치들 간의 통신을 관리하기 위한 슬레이브 장치.
  17. 제 16항에 있어서,
    상기 슬레이브 로직은 상기 슬레이브 장치로 하여금 상기 슬레이브 장치의 상기 하나 이상의 슬레이브 채널 커넥터들을 통해 하나 이상의 분산 장치의 동작을 관리할 수 있게 하는, 장치들 간의 통신을 관리하기 위한 슬레이브 장치.
  18. 제 17항에 있어서,
    상기 분산 장치는 전력 장치를 포함하는, 장치들 간의 통신을 관리하기 위한 슬레이브 장치.
  19. 제 16항에 있어서,
    상기 슬레이브 장치의 주소는 펄스 쉐이빙(pulse shaving)과 펄스 추가(pulse adding) 중 적어도 하나를 사용하여 결정되는, 장치들 간의 통신을 관리하기 위한 슬레이브 장치.
  20. 제 16항에 있어서,
    상기 슬레이브 장치는 개방 게이트 구성 및 폐쇄 게이트 구성 중 적어도 하나를 사용하여 통신하는, 장치들 간의 통신을 관리하기 위한 슬레이브 장치.
KR1020207007491A 2016-09-30 2017-09-27 전력 제어 시스템 및 방법 KR102321540B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/282,722 2016-09-30
US15/282,722 US10212658B2 (en) 2016-09-30 2016-09-30 Systems and methods for managing communication between devices
KR1020197012420A KR102091366B1 (ko) 2016-09-30 2017-09-27 전력 제어 시스템 및 방법
PCT/US2017/053602 WO2018064102A2 (en) 2016-09-30 2017-09-27 Systems and methods for power control

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197012420A Division KR102091366B1 (ko) 2016-09-30 2017-09-27 전력 제어 시스템 및 방법

Publications (2)

Publication Number Publication Date
KR20200031706A true KR20200031706A (ko) 2020-03-24
KR102321540B1 KR102321540B1 (ko) 2021-11-03

Family

ID=61759113

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197012420A KR102091366B1 (ko) 2016-09-30 2017-09-27 전력 제어 시스템 및 방법
KR1020207007491A KR102321540B1 (ko) 2016-09-30 2017-09-27 전력 제어 시스템 및 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020197012420A KR102091366B1 (ko) 2016-09-30 2017-09-27 전력 제어 시스템 및 방법

Country Status (4)

Country Link
US (4) US10212658B2 (ko)
KR (2) KR102091366B1 (ko)
CN (2) CN109891703B (ko)
WO (1) WO2018064102A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10212658B2 (en) 2016-09-30 2019-02-19 Kinetic Technologies Systems and methods for managing communication between devices
US10757484B2 (en) 2017-01-05 2020-08-25 Kinetic Technologies Systems and methods for pulse-based communication
US11693798B2 (en) * 2020-07-10 2023-07-04 Samsung Electronics Co., Ltd. Layered ready status reporting structure
US11601254B2 (en) * 2020-09-18 2023-03-07 Sony Semiconductor Solutions Corporation Communication apparatus, communications system, and communication method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150242348A1 (en) * 2014-02-27 2015-08-27 Infineon Technologies Ag Clockless serial slave device
US20160034417A1 (en) * 2011-10-05 2016-02-04 Analog Devices, Inc. Distributed audio coordination over a two-wire communication bus

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US447918A (en) 1891-03-10 Automatic telephone-exchange
US5619066A (en) 1990-05-15 1997-04-08 Dallas Semiconductor Corporation Memory for an electronic token
ES2101640B1 (es) * 1994-10-24 1997-12-16 Telefonica Nacional Espana Co Circuito convertidor de alimentacion.
US6766222B1 (en) * 2000-06-14 2004-07-20 Advanced Micro Devices, Inc. Power sequencer control circuit
GB2364867B (en) * 2000-07-17 2003-12-10 Advanced Risc Mach Ltd A data processing apparatus and slave interface mechanism for controlling access to a slave logic unit by a plurality of master logic units
WO2003096036A1 (en) * 2002-05-08 2003-11-20 Semtech Corporation Single-wire communication bus for miniature low-power systems
US7107369B2 (en) * 2002-12-19 2006-09-12 Intel Corporation Connecting storage devices to a processor-based device
US7096301B2 (en) * 2003-01-13 2006-08-22 Texas Instruments Incorporated Communications interface for enabling extension of an internal common bus architecture (CBA)
US7430259B2 (en) 2004-04-19 2008-09-30 Intersil Americas Inc. Two-wire chip-to-chip interface
DE102004050424B4 (de) * 2004-10-15 2010-04-15 Bosch Rexroth Ag Verfahren zur Übertragung von Daten in einem Kommunikationssystem
DE102004050416A1 (de) * 2004-10-15 2006-04-27 Bosch Rexroth Ag Verfahren zur Synchronisation in einem redundanten Kommunikationssystem
WO2006117749A1 (en) * 2005-04-29 2006-11-09 Koninklijke Philips Electronics, N.V. Simultaneous control of multiple i/o banks in an i2c slave device
US7877208B1 (en) * 2005-09-29 2011-01-25 Skybitz, Inc. Sensor interface with mobile terminal satellite modem and global location system
JP2007324679A (ja) * 2006-05-30 2007-12-13 Nec Electronics Corp シリアル通信用ボーレートジェネレータ
DE102006040709B4 (de) * 2006-08-30 2008-08-14 Sick Ag Datenübertragungsverfahren in einer Daisy-Chain-Anordnung
US7565470B2 (en) * 2007-12-04 2009-07-21 Holylite Microelectronics Corp. Serial bus device with address assignment by master device
TWI482456B (zh) * 2007-12-07 2015-04-21 Koninkl Philips Electronics Nv 彈性媒體存取控制（ｍａｃ）超框結構及信標方法
CN101464724B (zh) * 2007-12-18 2011-09-28 鸿富锦精密工业（深圳）有限公司 多通道主从设备通信电路
US7913012B2 (en) * 2007-12-31 2011-03-22 Silicon Laboratories, Inc. System and method for connecting a master device with multiple groupings of slave devices via a LINBUS network
US8060658B2 (en) * 2008-03-06 2011-11-15 Siemens Industry, Inc. Auto addressing devices on a common power and communication bus structure and method therefor
CN101539771B (zh) 2008-03-21 2012-09-19 鸿富锦精密工业（深圳）有限公司 主设备对从设备的自动定址系统
US8037327B2 (en) * 2008-03-31 2011-10-11 Agilent Technologies, Inc. System and method for improving dynamic response in a power supply
WO2009142632A1 (en) 2008-05-21 2009-11-26 Hewlett-Packard Development Company, L.P. Multi-drop serial bus with location detection and method
US8010818B2 (en) 2008-05-23 2011-08-30 Texas Instruments Incorporated Power efficient method for controlling an oscillator in a low power synchronous system with an asynchronous I2C bus
CN102067653B (zh) * 2008-05-26 2014-10-22 松下电器产业株式会社 无线通信装置中使用的用于信道开放的方法及无线通信系统
JP5571081B2 (ja) 2008-08-11 2014-08-13 コーニンクレッカ フィリップス エヌ ヴェ 身体領域ネットワークにおける同期および非同期動作モードの間の動的切り換え技法
US8385288B2 (en) * 2008-08-20 2013-02-26 Qualcomm Incorporated Multi-channel SDMA
US8225021B2 (en) 2009-05-28 2012-07-17 Lexmark International, Inc. Dynamic address change for slave devices on a shared bus
US20100312934A1 (en) * 2009-06-05 2010-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Multi-Protocol Bus Communications
US8686685B2 (en) 2009-12-25 2014-04-01 Golba, Llc Secure apparatus for wirelessly transferring power and communicating with one or more slave devices
TWI428756B (zh) * 2010-02-08 2014-03-01 Hon Hai Prec Ind Co Ltd 主從設備通訊電路
FR2962276B1 (fr) * 2010-07-02 2015-07-10 Luc Wathelet Dispositif, procede et reseau de commande par courants porteurs d'appareils electriques
US8660057B2 (en) * 2010-08-26 2014-02-25 Golba, Llc Method and system for distributed communication
CN102404414B (zh) * 2010-09-17 2016-05-18 中国银联股份有限公司 基于mmc/sd接口的以太网通信系统及方法
US20120083902A1 (en) * 2010-09-30 2012-04-05 Wolf Daum Communication system and method for communicating between master and slave devices
JP2012080360A (ja) * 2010-10-01 2012-04-19 Denso Corp 通信システム、マスタノード、スレーブノード
CN102088386B (zh) * 2011-01-20 2014-05-14 中北大学 一种电路系统主从互联模块的串行总线
US8667204B2 (en) * 2011-01-24 2014-03-04 Rpx Corporation Method to differentiate identical devices on a two-wire interface
US8553578B2 (en) 2011-03-08 2013-10-08 International Business Machines Corporation Automated protocol selection for host adapter card
JP5229343B2 (ja) * 2011-03-15 2013-07-03 オムロン株式会社 接続異常検出方法、ネットワークシステムおよびマスター装置
US8731002B2 (en) * 2011-03-25 2014-05-20 Invensense, Inc. Synchronization, re-synchronization, addressing, and serialized signal processing for daisy-chained communication devices
US8631179B1 (en) * 2011-09-25 2014-01-14 Maxim Integrated Products, Inc. System and method for automatically assigning bus addresses to slave devices
US8494585B2 (en) 2011-10-13 2013-07-23 The Boeing Company Portable communication devices with accessory functions and related methods
US8862802B2 (en) 2011-12-30 2014-10-14 Bedrock Automation Platforms Inc. Switch fabric having a serial communications interface and a parallel communications interface
US9331866B2 (en) * 2012-04-20 2016-05-03 Nxp B.V. Network communications apparatus, system, and method
CN103383547B (zh) * 2012-05-01 2015-12-02 技领半导体(上海)有限公司 多逻辑单元电源管理集成电路的电源管理逻辑单元
US9274997B2 (en) 2012-05-02 2016-03-01 Smsc Holdings S.A.R.L. Point-to-point serial peripheral interface for data communication between devices configured in a daisy-chain
CN103580089B (zh) * 2012-07-25 2017-07-21 现代摩比斯株式会社 分布式电池管理系统及分布式电池管理方法
TW201407362A (zh) 2012-08-08 2014-02-16 Acer Inc 堆疊式電子系統
US9234768B2 (en) * 2013-03-01 2016-01-12 Honeywell International Inc. System and method for automated shunt calibration of a sensor
CN103345845B (zh) * 2013-06-15 2016-01-27 汕头市鼎安电子科技有限公司 一种具有自愈功能的交通信号控制系统
US9465761B2 (en) * 2013-07-19 2016-10-11 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Managing slave devices
US20150095537A1 (en) 2013-10-02 2015-04-02 Qualcomm Incorporated Camera control interface sleep and wake up signaling
KR101816944B1 (ko) * 2013-10-02 2018-01-09 엘에스산전 주식회사 UART Ring 통신의 ID 자동 설정방법
CN105849709B (zh) * 2013-10-22 2018-11-16 奥谷嵌入式系统有限公司 用于在主机模式与从属模式之间切换下游端口的通用串行总线(usb)集线器
GB201318802D0 (en) * 2013-10-24 2013-12-11 Linn Prod Ltd Linn Exakt
WO2015075249A2 (de) 2013-11-23 2015-05-28 Koenig-Pa Gmbh Busteilnehmer-einrichtung und verfahren zum betrieb einer busteilnehmer-einrichtung
US10217472B2 (en) * 2013-12-28 2019-02-26 Intel Corporation System and method for data transmission over an audio jack
JP6375657B2 (ja) * 2014-03-19 2018-08-22 カシオ計算機株式会社 無線通信装置、無線通信システム、及び無線通信方法
JP6352672B2 (ja) * 2014-04-22 2018-07-04 富士通コンポーネント株式会社 制御装置及び通信システム
JP6290761B2 (ja) * 2014-09-25 2018-03-07 Ｎｅｃプラットフォームズ株式会社 データ転送制御システム、データ転送制御方法、及び、データ転送制御プログラム
DE102014117797A1 (de) * 2014-10-10 2016-04-14 Ebm-Papst Mulfingen Gmbh & Co. Kg Dynamisch adressierbares Master-Slave-System sowie Verfahren zum dynamischen Adressieren von Slave-Einheiten
US10764026B2 (en) * 2015-07-20 2020-09-01 Lattice Semiconductor Corporation Acoustic gesture recognition systems and methods
KR102328014B1 (ko) * 2015-08-24 2021-11-18 삼성전자주식회사 싱글 와이어 인터페이스를 포함하는 장치와 이를 포함하는 데이터 처리 시스템
EP3352423B1 (en) * 2015-09-17 2020-08-19 Kabushiki Kaisha Yaskawa Denki Industrial device and communication method
CN106598891B (zh) * 2015-10-15 2021-04-30 恩智浦美国有限公司 集成电路间i2c总线系统中的从设备报警信号
US10332708B2 (en) * 2015-12-09 2019-06-25 Thales Canada Inc Seamless switchover system and method
EP3229388B1 (en) * 2016-04-06 2019-03-27 Aros Electronics AB Optical bus
US10505374B2 (en) * 2016-05-31 2019-12-10 Infineon Technologies Ag Power balancing communication for battery management
EP3258652B1 (en) * 2016-06-14 2019-11-27 Melexis Technologies NV Local interconnect network bus architecture
US10212658B2 (en) 2016-09-30 2019-02-19 Kinetic Technologies Systems and methods for managing communication between devices
WO2018148497A1 (en) * 2017-02-10 2018-08-16 Checksum, Llc Functional tester for printed circuit boards, and associated systems and methods
WO2021134762A1 (zh) 2020-01-02 2021-07-08 华为技术有限公司 一种控制方法及装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160034417A1 (en) * 2011-10-05 2016-02-04 Analog Devices, Inc. Distributed audio coordination over a two-wire communication bus
US20150242348A1 (en) * 2014-02-27 2015-08-27 Infineon Technologies Ag Clockless serial slave device

Also Published As

Publication number Publication date
US11696228B2 (en) 2023-07-04
KR102091366B1 (ko) 2020-05-15
WO2018064102A3 (en) 2019-05-23
CN113015036A (zh) 2021-06-22
US10212658B2 (en) 2019-02-19
US20180098278A1 (en) 2018-04-05
US20190174409A1 (en) 2019-06-06
CN109891703B (zh) 2021-03-19
US10798653B2 (en) 2020-10-06
KR20190055229A (ko) 2019-05-22
US20230164691A1 (en) 2023-05-25
KR102321540B1 (ko) 2021-11-03
WO2018064102A8 (en) 2019-05-02
CN109891703A (zh) 2019-06-14
US20200413333A1 (en) 2020-12-31
WO2018064102A2 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
KR102091366B1 (ko) 전력 제어 시스템 및 방법
US9806548B2 (en) Power supply system providing power and analog data signal for use by portable electronic device to control battery charging
CN1685582B (zh) 一种电源控制系统和负载点调节器
US7456617B2 (en) System for controlling and monitoring an array of point-of-load regulators by a host
CN101566870A (zh) 计算机系统及其控制方法
US7882372B2 (en) Method and system for controlling and monitoring an array of point-of-load regulators
US20090167494A1 (en) Intelligent Power Cord Device ( iCord)
TWI754588B (zh) 用於藉由轉遞受電裝置（ＰＤ）輸入電壓而傳輸電力至遠端乙太網路供電（ＰoＥ）子系統之系統、其製造方法、使用方法以及電腦可讀取之非暫態程式儲存裝置
US20060217847A1 (en) Power sourcing unit for power over ethernet system
US10346336B2 (en) Semiconductor device, method of controlling semiconductor device, and semiconductor system
DE202015009897U1 (de) Stromadapterkabel
CN112202571B (zh) 一种poe电源传输装置、poe交换机及poe系统
CN104181836A (zh) 信号切换装置
CN102436413B (zh) 板卡电源调试系统及调试方法
CN110073636A (zh) 具有用于在调节驱动装置的无电流或关断状态下在调节驱动装置与所连接的操作设备之间传输配置数据和/或诊断数据的usb接口的调节驱动装置
WO2017137571A1 (en) A method of operating an agricultural system having a tractor and an implement, an agricultural system, and a computer program product
EP3454505B1 (en) Adjusting output voltage of powered device ports
DE102008019119B4 (de) Autonome Einschaltvorrichtung zum Einschalten eines Computers, Verfahren zum Konfigurieren und Verwendung einer Einschaltvorrichtung
CN213694213U (zh) 一种基于poe的接收卡供电及控制系统
KR100998285B1 (ko) 세대 장비용 통합형 멀티 어댑터
WO2022160295A1 (zh) 一种具有正反插接口的装置及检测方法
JP2013143825A (ja) ネットワーク機器の電源冗長システム
US20220329449A1 (en) Filtering-Based Power Supply Apparatus, Power Sourcing Equipment, and Power Supply System
US10431977B1 (en) Method of supplying power to multiple electronic devices that are grouped within a specific space
US20210036882A1 (en) Compact electrical device remote controller

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant