KR20200025627A - 점착성 폴리머를 이용한 산화물 박막 트랜지스터의 제조 방법 - Google Patents
점착성 폴리머를 이용한 산화물 박막 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR20200025627A KR20200025627A KR1020180103272A KR20180103272A KR20200025627A KR 20200025627 A KR20200025627 A KR 20200025627A KR 1020180103272 A KR1020180103272 A KR 1020180103272A KR 20180103272 A KR20180103272 A KR 20180103272A KR 20200025627 A KR20200025627 A KR 20200025627A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- oxide thin
- film transistor
- region
- heat treatment
- Prior art date
Links
- 239000002998 adhesive polymer Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 239000010409 thin film Substances 0.000 claims abstract description 202
- 238000000034 method Methods 0.000 claims abstract description 71
- 238000010438 heat treatment Methods 0.000 claims abstract description 52
- 230000008569 process Effects 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000006243 chemical reaction Methods 0.000 claims abstract description 28
- 239000010408 film Substances 0.000 claims abstract description 26
- 239000004020 conductor Substances 0.000 claims description 22
- 238000001994 activation Methods 0.000 claims description 18
- 230000004913 activation Effects 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 16
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 10
- 238000004299 exfoliation Methods 0.000 description 9
- 230000003213 activating effect Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 230000014509 gene expression Effects 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 238000003618 dip coating Methods 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- NQBRDZOHGALQCB-UHFFFAOYSA-N oxoindium Chemical compound [O].[In] NQBRDZOHGALQCB-UHFFFAOYSA-N 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
점착성 폴리머를 이용한 산화물 박막 트랜지스터의 제조 기술에 관한 것으로, 일실시예에 따른 산화물 박막 트랜지스터는 기판과, 기판 상에 형성된 게이트 전극과, 게이트 전극 상에 형성된 게이트 절연막과, 점착성 폴리머의 기계적 박리 공정에 의해 형성되는 라디컬의 산소와의 반응 및 열처리를 통해 활성화되고 게이트 절연막 상에 형성되는 산화물 박막 및 산화물 박막 상에 형성된 소스 및 드레인 전극을 포함한다.
Description
산화물 박막 트랜지스터의 제조 방법에 관한 것으로, 보다 상세하게는 점착성 폴리머의 기계적 박리 현상을 이용한 산화물 박막 트랜지스터의 제조 기술에 관한 것이다.
최근, 디스플레이가 탑재된 전자 기기들 중에서도 플렉서블(Flexible) 디스플레이와 웨어러블(Wearable) 기기에 대한 수요 및 관심이 증가하고 있다.
또한, 전술한 전자 기기에 대한 수요 증가와 함께, 전자 기기에 탑재되는 전자 소자에 대한 연구가 활발하게 진행되고 있으며, 특히 산화물 박막 트랜지스터(Oxide TFT)를 플렉서블 기판에 구현하기 위한 연구가 활발하게 진행되고 있다.
구체적으로, 산화물 박막 트랜지스터는 기존 a-Si 기반 박막 트랜지스터(a-Si TFT)에 비해 높은 이동도와 투명하다는 장점을 가지고 있다.
하지만, 기존의 산화물 박막 트랜지스터에서는 채널 영역을 활성화하기 위해 300℃ 이상의 높은 열처리 과정이 필요하기 때문에, 상대적으로 열에 약하며 녹는점이 낮은 플렉서블 기판을 이용하는데 어려움이 있다.
본 발명은 점착성 폴리머의 기계적 박리 공정에 의한 잔여 유기물에 포함된 라디컬 및 200℃ 이하의 저온에서의 열처리를 통해 산화물 박막을 활성화할 수 있는 기술을 제공하고자 한다.
또한, 본 발명은 저온에서 열처리를 수행함으로써, 폴리이미드 기판 보다 더 투명한 플렉서블 기판을 용이하게 적용할 수 있는 기술을 제공하고자 한다.
또한, 본 발명은 산화물 박막 구조체 상에 컨덕터 영역을 형성함으로써, 별도의 전극 증착과 노광 공정을 사용하지 않고 산화물 박막 트랜지스터를 제조할 수 있어 제조 비용을 최소화하는 기술을 제공하고자 한다.
또한, 본 발명은 소스 및 드레인 전극을 채널 영역과 동일 평면 상에 형성함으로써, 산화물 박막 트랜지스터의 사이즈를 최소화할 수 있는 기술을 제공하고자 한다.
본 발명의 일실시예에 따른 산화물 박막 트랜지스터는 기판과, 기판 상에 형성된 게이트 전극과, 게이트 전극 상에 형성된 게이트 절연막과, 점착성 폴리머의 기계적 박리 공정에 의해 형성되는 라디컬의 산소와의 반응 및 열처리를 통해 활성화되고 게이트 절연막 상에 형성되는 산화물 박막 및 산화물 박막 상에 형성된 소스 및 드레인 전극을 포함할 수 있다.
일측에 따르면, 산화물 박막은 선택적 영역에서의 점착성 폴리머의 기계적 박리 공정을 통하여 생성된 라디컬의 산소와의 반응을 통해 형성되는 채널 영역을 포함할 수 있다.
일측에 따르면, 라디컬은 산화물 박막의 활성화를 위한 열처리의 반응 공정에 관여하여 산화물 박막 트랜지스터의 전기적 특성을 제어할 수 있다.
일측에 따르면, 열처리는 200℃ 이하에서의 수행될 수 있다.
일측에 따르면, 활성화는 기판이 배치된 방향의 산화물 박막의 일면인 프론트 채널(Front channel) 및 소스 및 드레인 전극이 배치된 방향의 산화물 박막의 타면인 백채널(Back channel)에 대해 처리될 수 있다.
본 발명의 다른 실시예에 따른 산화물 박막 트랜지스터는 기판과, 기판 상에 형성된 게이트 전극과, 게이트 전극 상에 형성된 게이트 절연막 및 게이트 절연막 상에 형성되는 산화물 박막 구조체를 포함할 수 있다.
또한, 일실시예에 따른 산화물 박막 구조체는 점착성 폴리머의 기계적 박리 공정에 의해 형성되는 라디컬의 산소와의 반응 처리 및 열처리를 통해 선택적 영역 상에 활성화되는 반도체 영역 및 반도체 영역과 구분되어 형성되는 컨덕터 영역을 포함할 수 있다.
일측에 따르면, 반도체 영역은 라디컬의 산소와의 반응 및 열처리를 통해 형성되는 영역으로서, 채널 영역으로 동작하고, 컨덕터 영역은 점착성 폴리머에 의한 라디컬이 형성되지 않은 영역으로서, 반도체 영역과 구분되어 전도성 전극으로 동작할 수 있다.
본 발명의 일실시예에 따른 산화물 박막 트랜지스터의 제조방법은 기판 상에 게이트 전극을 형성하는 단계와, 게이트 전극 상에 게이트 절연막을 형성하는 단계와, 점착성 폴리머의 기계적 박리 공정에 의해 형성되는 라디컬의 산소와의 반응 및 열처리를 통해 활성화되는 산화물 박막을 게이트 절연막 상에 형성하는 단계 및 산화물 박막 상에 소스 및 드레인 전극을 형성하는 단계를 포함할 수 있다.
일측에 따르면, 산화물 박막을 게이트 절연막 상에 형성하는 단계는 선택적 영역에서의 점착성 폴리머의 기계적 박리 공정을 통하여 생성된 라디컬의 산소와의 반응을 통해 채널 영역을 형성할 수 있다.
일측에 따르면, 라디컬은 산화물 박막의 활성화를 위한 열처리의 반응 공정에 관여하여 산화물 박막 트랜지스터의 전기적 특성을 제어할 수 있다.
일측에 따르면, 산화물 박막을 게이트 절연막 상에 형성하는 단계는 200℃ 이하에서 열처리를 수행할 수 있다.
일측에 따르면, 산화물 박막을 게이트 절연막 상에 형성하는 단계는 기판이 배치된 방향의 산화물 박막의 일면인 프론트 채널(Front channel) 및 소스 및 드레인 전극이 배치된 방향의 산화물 박막의 타면인 백채널(Back channel)에 대해 활성화 처리를 수행할 수 있다.
일실시예에 따르면, 점착성 폴리머의 기계적 박리 공정에 의한 잔여 유기물에 포함된 라디컬 및 200℃ 이하의 저온에서의 열처리를 통해 산화물 박막을 활성화할 수 있다.
또한, 일실시예에 따르면, 저온에서 열처리를 수행함으로써, 폴리이미드 기판 보다 더 투명한 플렉서블 기판을 용이하게 적용할 수 있다.
또한, 일실시예에 따르면, 산화물 박막 구조체 상에 컨덕터 영역을 형성함으로써, 별도의 전극 증착과 노광 공정을 사용하지 않고 산화물 박막 트랜지스터를 제조할 수 있어 제조 비용을 최소화 할 수 있다.
또한, 일실시예에 따르면, 소스 및 드레인 전극을 채널 영역과 동일 평면 상에 형성함으로써, 산화물 박막 트랜지스터의 사이즈를 최소화할 수 있다.
도 1은 일실시예에 따른 산화물 박막 트랜지스터를 도시하는 도면이다.
도 2a 내지 도 2e는 일실시예에 따른 산화물 박막 트랜지스터에서 백채널에 대한 처리로 산화물 박막을 활성화하는 실시예를 설명하기 위한 도면이다.
도 3a 내지 도 3e는 일실시예에 따른 산화물 박막 트랜지스터에서 프론트 채널 및 백채널에 대한 처리로 산화물 박막을 활성화하는 실시예를 설명하기 위한 도면이다.
도 4는 다른 실시예에 따른 산화물 박막 트랜지스터를 도시하는 도면이다.
도 5a 내지 도 5c는 다른 실시예에 따른 산화물 박막 트랜지스터에서 선택적으로 반도체 영역 및 컨덕터 영역을 형성하는 실시예를 설명하기 위한 도면이다.
도 6a 내지 도 6f는 일실시예에 따른 산화물 박막 트랜지스터의 전기적 특성을 설명하기 위한 도면이다.
도 7a 내지 도 7d는 일실시예에 따른 산화물 박막 트랜지스터의 제조방법을 도시하는 도면이다.
도 8a 내지 도 8c는 다른 실시예에 따른 산화물 박막 트랜지스터의 제조 방법을 도시하는 도면이다.
도 2a 내지 도 2e는 일실시예에 따른 산화물 박막 트랜지스터에서 백채널에 대한 처리로 산화물 박막을 활성화하는 실시예를 설명하기 위한 도면이다.
도 3a 내지 도 3e는 일실시예에 따른 산화물 박막 트랜지스터에서 프론트 채널 및 백채널에 대한 처리로 산화물 박막을 활성화하는 실시예를 설명하기 위한 도면이다.
도 4는 다른 실시예에 따른 산화물 박막 트랜지스터를 도시하는 도면이다.
도 5a 내지 도 5c는 다른 실시예에 따른 산화물 박막 트랜지스터에서 선택적으로 반도체 영역 및 컨덕터 영역을 형성하는 실시예를 설명하기 위한 도면이다.
도 6a 내지 도 6f는 일실시예에 따른 산화물 박막 트랜지스터의 전기적 특성을 설명하기 위한 도면이다.
도 7a 내지 도 7d는 일실시예에 따른 산화물 박막 트랜지스터의 제조방법을 도시하는 도면이다.
도 8a 내지 도 8c는 다른 실시예에 따른 산화물 박막 트랜지스터의 제조 방법을 도시하는 도면이다.
이하, 본 문서의 다양한 실시 예들이 첨부된 도면을 참조하여 기재된다.
실시 예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.
하기에서 다양한 실시 예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
그리고 후술되는 용어들은 다양한 실시 예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다.
"제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다.
본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.
어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.
예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다.
즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
상술한 구체적인 실시 예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다.
그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 상술한 실시 예들이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 다양한 실시 예들이 내포하는 기술적 사상의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며 후술하는 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 일실시예에 따른 산화물 박막 트랜지스터를 도시하는 도면이다.
도 1을 참조하면, 일실시예에 따른 산화물 박막 트랜지스터(100)는 점착성 폴리머의 기계적 박리 공정에 의한 잔여 유기물에 포함된 라디컬 및 200℃ 이하의 저온에서의 열처리를 통해 산화물 박막을 활성화할 수 있다.
또한, 산화물 박막 트랜지스터(100)는 저온에서 열처리를 수행함으로써, 폴리이미드 기판 보다 더 투명한 플렉서블 기판을 보다 용이하게 적용할 수 있다.
이를 위해, 산화물 박막 트랜지스터(100)는 기판(110), 게이트 전극(120), 게이트 절연막(130), 산화물 박막(140), 소스 전극(150) 및 드레인 전극(160)을 포함할 수 있다.
구체적으로, 일실시예에 따른 게이트 전극(120)은 기판(110) 상에 형성될 수 있다.
예를 들면, 기판(110)은 P타입(P-type)으로 붕소(Boron)가 도핑된 실리콘(Si) 기판을 포함할 수 있다.
다음으로, 일실시예에 따른 게이트 절연막(130)은 게이트 전극(120) 상에 형성될 수 있다.
예를 들면, 게이트 절연막(130)은 건식 산화(Dry Oxidation) 방식으로 기판 상(110)에 이산화규소(SiO2)를 증착하여 형성될 수 있다.
바람직하게는, 게이트 절연막(130)은 건식 산화 방식을 통해 120nm 두께로 형성될 수 있다.
다음으로, 산화물 박막(140)은 게이트 절연막(130) 상에 형성되며, 점착성 폴리머의 기계적 박리 공정에 의해 형성되는 라디컬의 산소와의 반응 및 열처리를 통해 활성화될 수 있다.
예를 들면, 산화물 박막(140)은 IGZO(InGaZnO), 인듐아연산화물(InZnO), 인듐갈륨산화물(InGaO), 인듐주석산화물(InSnO), 인듐산화물(InO), 주석산화물(SnO) 및 아연산화물(ZnO) 중 적어도 하나의 물질을 포함할 수 있다.
또한, 산화물 박막(140)은 진공 증착법(Vacuum Deposition), 화학 기상 증착법(Chemical Vapor Deposition), 물리 기상 증착법(Physical Vapor Deposition), 원자층 증착법(Atomic Layer Deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(Spincoating), 딥 코팅(Dip Coating) 및 존 캐스팅(Zone Casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.
바람직하게는, 산화물 박막(140)은 150W의 RF 스퍼터의 파워에서 아르곤(Ar) 기체 주입하고 5mTorr의 동작 압력(Working Pressure)으로 5분간 증착하여 형성될 수 있으나, 일실시예에 따른 산화물 박막(140)의 형성 조건은 이에 한정되는 것은 아니다.
한편, 점착성 폴리머는 스카치 테이프(Scotch Tape)와 같은 점착 테이프일 수 있으나, 일실시예에 따른 점착성 폴리머는 이에 한정이 되는 것은 아니며, 기계적 박리 공정에 의해 라디컬을 형성할 수 있는 다양한 폴리머 물질이 사용될 수 있다.
일측에 따르면, 산화물 박막(140)은 선택적 영역에서의 점착성 폴리머의 기계적 박리 공정을 통하여 생성된 라디컬의 산소와의 반응을 통해 형성되는 채널 영역(141)을 포함할 수 있다.
보다 구체적으로, 일실시예에 따른 산화물 박막 트랜지스터(100)는 산화물 박막(140) 상에서 채널 영역을 형성하고자 하는 영역에 선택적으로 기계적 박리 공정을 수행할 수 있으며, 기계적 박리 공정의 결과로 채널 영역(141)을 형성하기 위해 선택된 영역 상에 라디컬을 형성할 수 있다.
다시 말해, 산화물 박막(140) 상에서 라디컬이 형성된 영역은 라디컬의 산소와의 반응 및 열처리를 통한 활성화의 결과로서, 채널 영역(141)으로 동작될 수 있다.
일측에 따르면, 라디컬은 산화물 박막(140)의 활성화를 위한 열처리의 반응 공정에 관여하여 산화물 박막 트랜지스터(100)의 전기적 특성을 제어할 수 있으며, 산화물 박막의 활성화를 위한 열처리는 200℃ 이하의 온도에서 수행될 수 있다.
예를 들면, 열처리는 200℃ 이하의 온도에서 30분 내지 2시간 동안 수행될 수 있다.
바람직하게는, 산화물 박막 트랜지스터(100)는 산화물 박막(140) 상에서 채널 영역(141)에 대응하는 영역에 선택적으로 라디컬을 형성한 후, 200℃에서 1시간 동안 열처리 공정을 수행하여 채널 영역(141)을 활성화할 수 있다.
보다 구체적으로, 채널 영역(141)에 대응하는 영역에 형성된 라디컬은 외부 산소와의 반응성이 높은 물질로서, 열처리 시에 외부 산소가 채널 영역(141) 내부로 확산될 수 있도록 하여 채널 영역(141) 내의 산소 공공(Vacancy)의 수를 감소시킬 수 있다.
다시 말해, 라디컬은 채널 영역(141) 내의 금속(Metal) 및 산화물(Oxide)간의 결합을 도와주어 채널 영역(141)의 활성화를 촉진하며, 이로 인해, 산화물 박막 트랜지스터(100)는 300℃ 이상의 온도에서 열처리를 진행하였던 기존 기술 보다 100℃ 이상 낮은 온도에서 열처리를 진행하여 채널 영역(141)을 활성화 할 수 있다.
또한, 채널 영역(141) 상에는 기계적 박리 공정을 통해 라디컬 뿐만 아니라 양전하(Positive charge) 및 음전하(Negative chage)가 추가로 형성되며, 형성된 양전하 및 음전하에 의해 전기적 특성이 제어될 수 있다.
보다 구체적으로, 일실시예에 따른 산화물 박막 트랜지스터(100)는 점착성 폴리머의 기계적 박리 공정을 통해 형성되는 라디컬, 양전하 및 음전하의 양에 따라 열처리 온도 및 전기적 특성이 제어될 수 있다.
즉, 일실시예에 따른 산화물 박막 트랜지스터(100)는 점착성 폴리머의 기계적 박리 공정에 의하여 채널 영역(141)에 전사되는 잔여 유기물에 포함된 라디컬, 양전하 및 음전하에 의해 기존 기술보다 저온에서 열처리를 수행할 수 있으며, 전기적 특성 또한 향상시킬 수 있다.
또한, 일실시예에 따른 산화물 박막 트랜지스터(100)는 기존 기술보다 저온에서 열처리를 수행함으로써, 폴리이미드 기판 보다 더 투명한 플렉서블 기판을 용이하게 적용할 수 있다.
일측에 따르면, 채널 영역(141)의 활성화는 기판(110)이 배치된 방향의 산화물 박막(140)의 일면인 프론트 채널(Front channel)과 소스 전극(150) 및 드레인 전극(160)이 배치되는 방향의 산화물 박막(140)의 타면인 백채널(Back channel)에 대한 처리를 통해 수행될 수 있다.
한편, 채널 영역(141)의 활성화는 백채널에 대한 처리만으로 수행될 수도 있다.
여기서, 프론트 채널은 기판(110)이 배치된 방향의 산화물 박막(140)의 일면에서 채널 영역(141)에 대응하는 영역이고, 백채널은 소스 전극(150) 및 드레인 전극(160)이 배치되는 방향의 산화물 박막(140)의 타면에서 채널 영역(141)에 대응하는 영역일 수 있다.
도 1에서 백채널에 대한 처리로 활성화를 수행하는 예시와 프론트 채널 및 백채널에 대한 처리로 활성화를 수행하는 예시는 이후 도 2a 내지 도 2e 및 도 3a 내지 도 3e를 통해 보다 구체적으로 설명하기로 한다.
다음으로, 일실시예에 따른 소스 전극(150) 및 드레인 전극(160)은 산화물 박막(140) 상에 형성될 수 있다.
바람직하게는, 소스 전극(150) 및 드레인 전극(160)은 채널 폭이 1000um, 길이가 150um인 쉐도우 마스크(Shadow mask)를 이용하여 형성될 수 있다.
또한, 소스 전극(150) 및 드레인 전극(160)은 RF 스퍼터를 이용하여 알루미늄(Al) 전극을 20nm 두께로 증착하여 형성될 수 있다.
도 2a 내지 도 2e는 일실시예에 따른 산화물 박막 트랜지스터에서 백채널에 대한 처리로 산화물 박막을 활성화하는 실시예를 설명하기 위한 도면이다.
도 2a 내지 도 2e를 참조하면, 참조부호 210에서 산화물 박막 트랜지스터는 게이트 절연막 상에 산화물 박막(201)을 형성할 수 있다.
다음으로, 참조부호 220에서 산화물 박막 트랜지스터는 산화물 박막(201)에서 채널 영역을 형성하고자 하는 영역에 점착성 폴리머(202)를 이용한 기계적 박리 공정을 수행할 수 있다.
다음으로, 참조부호 230에서 산화물 박막 트랜지스터는 점착성 폴리머(202)를 이용한 기계적 박리 공정을 통해 채널 영역 상부에 산소 라디컬(203)을 형성할 수 있다.
예를 들면, 산화물 박막(201) 상에서의 기계적 박리 공정은 기설정된 횟수만큼 반복 수행될 수 있다.
다음으로, 참조부호 240에서 산화물 박막 트랜지스터는 채널 영역 상부에 라디컬(203)을 형성한 이후에, 200℃ 이하의 온도에서 열처리 공정을 수행하여 채널 영역을 활성화할 수 있다.
다음으로, 참조부호 250에서 산화물 박막 트랜지스터는 활성화된 채널 영역을 포함하는 산화물 박막(201) 상에 소스 전극(204) 및 드레인 전극(205)을 형성할 수 있다.
도 3a 내지 도 3e는 일실시예에 따른 산화물 박막 트랜지스터에서 프론트 채널 및 백채널에 대한 처리로 산화물 박막을 활성화하는 실시예를 설명하기 위한 도면이다.
도 3a 내지 도 3e를 참조하면, 참조부호 310에서 산화물 박막 트랜지스터는 게이트 절연막(301)을 형성하고, 점착성 폴리머(302)를 이용한 기계적 박리 공정을 수행하여 게이트 절연막(301) 상에 라디컬(303)을 형성할 수 있다.
예를 들면, 게이트 절연막(301) 상에서의 기계적 박리 공정은 기설정된 횟수만큼 반복 수행될 수 있다.
다음으로, 참조부호 320에서 산화물 박막 트랜지스터는 라디컬(303)이 형성된 게이트 절연막(301) 상에 산화물 박막(304)을 형성할 수 있다.
다음으로, 참조부호 330에서 산화물 박막 트랜지스터는 산화물 박막(304)의 상부에서 점착성 폴리머(302)를 이용한 기계적 박리 공정을 재수행 하여, 산화물 박막(304) 상에 라디컬(305)을 형성할 수 있다.
예를 들면, 산화물 박막(304) 상에서의 기계적 박리 공정은 기설정된 횟수만큼 반복 수행될 수 있다.
다시 말해, 도 3a 내지 도 3e에서 일실시예에 따른 산화물 박막 트랜지스터는 게이트 절연막(301) 상에서의 기계적 박리 공정을 통해 산화물 박막(304)의 프론트 채널 상에 라디컬(303)을 형성할 수 있다.
또한, 일실시예에 따른 산화물 박막 트랜지스터는 산화물 박막(304) 상에서의 기계적 박리 공정을 통해 산화물 박막(304)의 백채널 상에 라디컬(305)을 형성할 수 있다.
다음으로, 참조부호 340에서 산화물 박막 트랜지스터는 프론트 채널 및 백채널 상에 라디컬(303, 305)을 형성한 이후에, 200℃ 이하의 온도에서 열처리 공정을 수행하여 채널 영역을 활성화할 수 있다.
다음으로, 참조부호 350에서 산화물 박막 트랜지스터는 활성화된 채널 영역을 포함하는 산화물 박막(304) 상에 소스 전극(306) 및 드레인 전극(307)을 형성할 수 있다.
즉, 도 3a 내지 도 3e의 실시예에서는 프론트 채널 및 백채널에 대한 처리로 산화물 박막을 활성화함으로써, 백채널에 대한 처리만으로 산화물 박막을 활성화하는 실시예 보다 산화물 박막 트랜지스터의 전기적인 특성을 향상시킬 수 있다.
도 4는 다른 실시예에 따른 산화물 박막 트랜지스터를 도시하는 도면이다.
이후, 도 4를 통해 설명하는 실시예에서 도 1의 산화물 박막 트랜지스터(100)를 통해 설명한 내용과 중복되는 설명은 생략 하기로 한다.
도 4를 참조하면, 다른 실시예에 따른 산화물 박막 트랜지스터(400)는 산화물 박막 구조체 상에 컨덕터 영역을 형성함으로써, 별도의 전극 증착과 노광 공정을 사용하지 않고 산화물 박막 트랜지스터(400)를 제조할 수 있다.
또한, 산화물 박막 트랜지스터(400)는 소스 및 드레인 전극을 채널 영역과 동일 평면 상에 형성함으로써, 산화물 박막 트랜지스터의 사이즈를 최소화할 수 있다.
이를 위해, 다른 실시예에 따른 산화물 박막 트랜지스터(400)는 기판(410), 게이트 전극(420), 게이트 절연막(430) 및 산화물 박막 구조체(440)를 포함할 수 있다.
구체적으로, 일실시예에 따른 게이트 전극(420)은 기판(410) 상에 형성될 수 있다.
다음으로, 일실시예에 따른 게이트 절연막(430)은 게이트 전극(420) 상에 형성될 수 있다.
다음으로, 일실시예에 따른 산화물 박막 구조체(440)는 게이트 절연막(430) 상에 형성될 수 있다.
예를 들면, 산화물 박막 구조체(440)는 IGZO(InGaZnO), 인듐아연산화물 (InZnO), 인듐갈륨산화물(InGaO), 인듐주석산화물(InSnO), 인듐산화물(InO), 주석산화물(SnO) 및 아연산화물(ZnO) 중 적어도 하나의 물질을 포함할 수 있다.
또한, 일실시예에 따른 산화물 박막 구조체(440)는 점착성 폴리머의 기계적 박리 공정에 의해 형성되는 라디컬의 산소와의 반응 처리 및 열처리를 통해 선택적 영역 상에 활성화되는 반도체 영역(441) 및 반도체 영역(441)과 구분되어 형성되는 컨덕터 영역(442, 443)을 포함할 수 있다.
일측에 따르면, 반도체 영역(441)은 라디컬의 산소와의 반응 및 열처리를 통해 형성되는 영역으로서, 채널 영역으로 동작할 수 있다.
또한, 컨덕터 영역(442, 443)은 점착성 폴리머에 의한 라디컬이 형성되지 않은 영역으로서, 반도체 영역(441)과 구분되어 전도성 전극으로 동작할 수 있다.
예를 들면, 참조부호 442에 도시된 컨덕터 영역은 소스 전극으로 동작하고, 참조부호 443에 도시된 컨덕터 영역은 드레인 전극으로 동작할 수 있다.
다시 말해, 다른 실시예에 따른 산화물 박막 트랜지스터(400)는 산화물 박막 구조체(440) 상에서 라디컬이 형성되어 채널 영역으로서 동작하는 반도체 영역(441)을 형성하고, 반도체 영역(441)이 형성되지 않은 컨덕터 영역(442, 443)은 소스 전극 및 드레인 전극으로 활용할 수 있습니다.
즉, 다른 실시예에 따른 산화물 박막 트랜지스터(400)는 저온에서 열처리를 수행할 수 있을 뿐만 아니라, 소스 전극 및 드레인 전극을 형성하기 위한 전극 증착과 노광 공정을 사용하지 않고 산화물 박막 트랜지스터(400)를 제조할 수 있어 제조 비용을 최소화할 수 있다.
또한, 다른 실시예에 따른 산화물 박막 트랜지스터(400)는 소스 전극 및 드레인 전극으로 동작하는 컨덕터 영역(442, 443)을 채널 영역으로 동작하는 반도체 영역(441)과 동일 평면상에 형성하여 산화물 박막 트랜지스터(400)의 사이즈를 최소화할 수 있다.
도 4에서 선택적으로 반도체 영역 및 컨덕터 영역을 형성하는 예시는 이후 도 5a 내지 도 5c를 통해 보다 구체적으로 설명하기로 한다.
도 5a 내지 도 5c는 다른 실시예에 따른 산화물 박막 트랜지스터에서 선택적으로 반도체 영역 및 컨덕터 영역을 형성하는 실시예를 설명하기 위한 도면이다.
도 5a 내지 도 5c를 참조하면, 참조부호 510에서 산화물 박막 트랜지스터는 산화물 박막 구조체(501) 상에서 반도체 영역(504)에 대응되는 영역 상부에 선택적으로 점착성 폴리머(502)를 이용한 기계적 박리 공정을 수행 수 있다.
예를 들면, 산화물 박막 구조체(501) 상에서의 기계적 박리 공정은 기설정된 횟수만큼 반복 수행될 수 있다.
다음으로, 참조부호 520에서 산화물 박막 트랜지스터는 기계적 박리 공정의 결과로 반도체 영역(504) 상부에 라디컬(503)을 형성할 수 있다.
또한, 산화물 박막 트랜지스터는 라디컬(503)을 형성한 이후에, 200℃ 이하의 온도에서 열처리를 수행할 수 있다.
다음으로, 참조부호 530에서 산화물 박막 트랜지스터는 열처리의 결과로서 채널 영역으로 동작하는 반도체 영역(504)을 활성화 하고, 산화물 박막 구조체(501) 상에서 반도체 영역(504)을 제외한 나머지 영역인 컨덕터 영역을 소스 전극(Source) 및 드레인 전극(Drain)으로 활용할 수 있다.
도 6a 내지 도 6f는 일실시예에 따른 산화물 박막 트랜지스터의 전기적 특성을 설명하기 위한 도면이다.
도 6a 내지 도 6f를 참조하면, 참조부호 610은 기존의 산화물 박막 트랜지스터의 전달 특성(Transfer Characteristics)를 도시하고, 참조부호 620은 일실시예에 따른 산화물 박막 트랜지스터의 전달 특성을 도시한다.
또한, 참조부호 630은 기존의 산화물 박막 트랜지스터의 PBTS(Positive Bias Temperature Stress) 측정 결과를 도시하고, 참조부호 640은 일실시예에 따른 산화물 박막 트랜지스터의 PBTS 측정 결과를 도시한다.
한편, 참조부호 650은 기존의 산화물 박막 트랜지스터의 NBTS(Negative Bias Temperature Stress) 측정 결과를 도시하고, 참조부호 660은 일실시예에 따른 산화물 박막 트랜지스터의 NBTS 측정 결과를 도시 한다.
구체적으로, 참조부호 610 내지 620에 도시된 것과 같이, 채널 영역의 활성화 온도를 확인하기 위하여 100, 150, 200, 250, 300℃ 온도 조건에서 1시간 동안 열처리를 수행한 결과, 기존의 산화물 박막 트랜지스터는 채널 영역의 활성화를 위해 300℃ 이상의 고온에서 열처리 공정이 필요하다는 것을 알 수 있다.
한편, 점착성 폴리머를 이용하여 라디컬을 형성한 후 열처리 공정을 수행하는 일실시예에 따른 산화물 박막 트랜지스터는 200℃ 이하의 저온의 열처리 공정으로 채널 영역을 활성화 할 수 있으며, 산화물 박막 트랜지스터의 전달 특성 과 같은 전기적 특성 또한 기존 보다 더 향상된 것을 확인할 수 있다.
또한, 참조부호 630 내지 660에 도시된 것과 같이, 1, 10, 100, 1000, 10000초 동안의 PBTS 및 NBTS의 측정 결과, 일실시예에 따른 산화물 박막 트랜지스터는 PBTS 및 NBTS에 대한 안정성(Stability)이 기존 보다 더 향상된 것을 확인할 수 있다.
도 7a 내지 도 7d는 일실시예에 따른 산화물 박막 트랜지스터의 제조방법을 도시하는 도면이다.
이후, 도 7a 내지 도 7d를 통해 설명하는 제조방법에서 도 1의 산화물 박막 트랜지스터(100)를 통해 설명한 내용과 중복되는 설명은 생략 하기로 한다.
도 7a 내지 도 7d를 참조하면, 710단계에서 일실시예에 따른 산화물 박막 트랜지스터의 제조 방법은 기판(701) 상에 게이트 전극(702)을 형성할 수 있다.
다음으로, 720단계에서 일실시예에 따른 산화물 박막 트랜지스터의 제조 방법은 게이트 전극(702) 상에 게이트 절연막(703)을 형성할 수 있다.
다음으로, 730단계에서 일실시예에 따른 산화물 박막 트랜지스터의 제조 방법은 점착성 폴리머의 기계적 박리 공정에 의해 형성되는 라디컬의 산소와의 반응 및 열처리를 통해 활성화되는 산화물 박막(704)을 게이트 절연막(703) 상에 형성할 수 있다.
일측에 따르면, 라디컬은 산화물 박막의 활성화를 위한 열처리의 반응 공정에 관여하여 산화물 박막 트랜지스터의 전기적 특성을 제어할 수 있다.
일측에 따르면, 730단계에서 일실시예에 따른 산화물 박막 트랜지스터의 제조 방법은 선택적 영역에서의 점착성 폴리머의 기계적 박리 공정을 통하여 생성된 라디컬의 산소와의 반응을 통해 채널 영역(705)을 형성할 수 있다.
일측에 따르면, 730단계에서 일실시예에 따른 산화물 박막 트랜지스터의 제조 방법은 200℃ 이하의 온도에서 열처리를 수행할 수 있다.
일측에 따르면, 730단계에서 일실시예에 따른 산화물 박막 트랜지스터의 제조 방법은 기판(701)이 배치된 방향의 산화물 박막(704)의 일면인 프론트 채널(Front channel) 및 소스 전극(706) 및 드레인 전극(707)이 배치되는 방향의 산화물 박막의 타면인 백채널(Back channel)에 대해 활성화 처리를 수행할 수 있다.
다음으로, 740단계에서 일실시예에 따른 산화물 박막 트랜지스터의 제조 방법은 산화물 박막(704) 상에 소스 전극(706) 및 드레인 전극(707)을 형성할 수 있다.
도 8a 내지 도 8c는 다른 실시예에 따른 산화물 박막 트랜지스터의 제조 방법을 도시하는 도면이다.
이후, 도 8a 내지 도 8c를 통해 설명하는 제조방법에서 도 4의 산화물 박막 트랜지스터(400)를 통해 설명한 내용과 중복되는 설명은 생략 하기로 한다.
도 8a 내지 도 8c를 참조하면, 810단계에서 다른 실시예에 따른 산화물 박막 트랜지스터의 제조 방법은 기판(801) 상에 게이트 전극(802)을 형성할 수 있다.
다음으로, 820단계에서 다른 실시예에 따른 산화물 박막 트랜지스터의 제조 방법은 게이트 전극(802) 상에 게이트 절연막(803)을 형성할 수 있다.
다음으로, 830단계에서 다른 실시예에 따른 산화물 박막 트랜지스터의 제조 방법은 게이트 절연막(803) 상에 형성되는 산화물 박막 구조체(804)를 형성할 수 있다.
보다 구체적으로, 830단계에서 다른 실시예에 따른 산화물 박막 트랜지스터의 제조 방법은 점착성 폴리머의 기계적 박리 공정에 의해 형성되는 라디컬의 산소와의 반응 처리 및 열처리를 통해 선택적 영역 상에 활성화되는 반도체 영역(805) 및 반도체 영역과 구분되는 컨덕터 영역(806, 807)을 형성하는 단계를 더 포함할 수 있다.
일측에 따르면, 반도체 영역(805)은 라디컬의 상기 산소와의 반응 및 열처리를 통해 형성되는 영역으로서, 채널층으로 동작할 수 있다.
또한, 컨덕터 영역(806, 807)은 점착성 폴리머에 의한 라디컬이 형성되지 않은 영역으로서, 반도체 영역(805)과 구분되어 전도성 전극으로 동작할 수 있다.
예를 들면, 참조부호 806에 도시된 컨덕터 영역은 소스 전극으로 동작하고, 참조부호 807에 도시된 컨덕터 영역은 드레인 전극으로 동작할 수 있다.
결국, 본 발명을 이용하면, 점착성 폴리머의 기계적 박리 공정에 의한 잔여 유기물에 포함된 라디컬 및 200℃ 이하의 저온에서의 열처리를 통해 산화물 박막을 활성화할 수 있다.
또한, 본 발명은 저온에서 열처리를 수행함으로써, 폴리이미드 기판 보다 더 투명한 플렉서블 기판을 용이하게 적용할 수 있다.
또한, 본 발명은 산화물 박막 구조체 상에 컨덕터 영역을 형성함으로써, 별도의 전극 증착과 노광 공정을 사용하지 않고 산화물 박막 트랜지스터를 제조할 수 있어 제조 비용을 최소화 할 수 있다.
또한, 본 발명은 소스 및 드레인 전극을 채널 영역과 동일 평면 상에 형성함으로써, 산화물 박막 트랜지스터의 사이즈를 최소화할 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
100: 산화물 박막 트랜지스터
110: 기판
120: 게이트 전극 130: 게이트 절연막
140: 산화물 박막 141: 채널 영역
150: 소스 전극 160: 드레인 전극
120: 게이트 전극 130: 게이트 절연막
140: 산화물 박막 141: 채널 영역
150: 소스 전극 160: 드레인 전극
Claims (12)
- 기판;
상기 기판 상에 형성된 게이트 전극;
상기 게이트 전극 상에 형성된 게이트 절연막;
점착성 폴리머의 기계적 박리 공정에 의해 형성되는 라디컬의 산소와의 반응 및 열처리를 통해 활성화되고 상기 게이트 절연막 상에 형성되는 산화물 박막; 및
상기 산화물 박막 상에 형성된 소스 및 드레인 전극
을 포함하는 산화물 박막 트랜지스터. - 제1항에 있어서,
상기 산화물 박막은
선택적 영역에서의 상기 점착성 폴리머의 기계적 박리 공정을 통하여 생성된 상기 라디컬의 상기 산소와의 반응을 통해 형성되는 채널 영역을 포함하는
산화물 박막 트랜지스터. - 제1항에 있어서,
상기 라디컬은
상기 산화물 박막의 활성화를 위한 상기 열처리의 반응 공정에 관여하여 상기 산화물 박막 트랜지스터의 전기적 특성을 제어하는 것을 특징으로 하는
산화물 박막 트랜지스터. - 제3항에 있어서,
상기 열처리는 200℃ 이하에서의 수행되는 것을 특징으로 하는
산화물 박막 트랜지스터 - 제1항에 있어서,
상기 활성화는
상기 기판이 배치된 방향의 상기 산화물 박막의 일면인 프론트 채널(Front channel) 및 상기 소스 및 드레인 전극이 배치된 방향의 상기 산화물 박막의 타면인 백채널(Back channel)에 대해 처리되는 것을 특징으로 하는
산화물 박막 트랜지스터. - 기판;
상기 기판 상에 형성된 게이트 전극;
상기 게이트 전극 상에 형성된 게이트 절연막; 및
상기 게이트 절연막 상에 형성되는 산화물 박막 구조체
를 포함하고,
상기 산화물 박막 구조체는
점착성 폴리머의 기계적 박리 공정에 의해 형성되는 라디컬의 산소와의 반응 처리 및 열처리를 통해 선택적 영역 상에 활성화되는 반도체 영역; 및
상기 반도체 영역과 구분되어 형성되는 컨덕터 영역
을 포함하는 산화물 박막 트랜지스터. - 제6항에 있어서,
상기 반도체 영역은
상기 라디컬의 상기 산소와의 반응 및 열처리를 통해 형성되는 영역으로서, 채널 영역으로 동작하고,
상기 컨덕터 영역은
상기 점착성 폴리머에 의한 상기 라디컬이 형성되지 않은 영역으로서, 상기 반도체 영역과 구분되어 전도성 전극으로 동작하는 것을 특징으로 하는
산화물 박막 트랜지스터. - 기판 상에 게이트 전극을 형성하는 단계;
상기 게이트 전극 상에 게이트 절연막을 형성하는 단계;
점착성 폴리머의 기계적 박리 공정에 의해 형성되는 라디컬의 산소와의 반응 및 열처리를 통해 활성화되는 산화물 박막을 상기 게이트 절연막 상에 형성하는 단계 및
상기 산화물 박막 상에 소스 및 드레인 전극을 형성하는 단계
를 포함하는 산화물 박막 트랜지스터의 제조방법. - 제8항에 있어서,
상기 산화물 박막을 상기 게이트 절연막 상에 형성하는 단계는
선택적 영역에서의 상기 점착성 폴리머의 기계적 박리 공정을 통하여 생성된 상기 라디컬의 상기 산소와의 반응을 통해 채널 영역을 형성하는
산화물 박막 트랜지스터의 제조방법. - 제8항에 있어서,
상기 라디컬은
상기 산화물 박막의 활성화를 위한 상기 열처리의 반응 공정에 관여하여 상기 산화물 박막 트랜지스터의 전기적 특성을 제어하는 것을 특징으로 하는
산화물 박막 트랜지스터의 제조방법. - 제8항에 있어서,
상기 산화물 박막을 상기 게이트 절연막 상에 형성하는 단계는
200℃ 이하에서 상기 열처리를 수행하는 것을 특징으로 하는
산화물 박막 트랜지스터의 제조방법. - 제8항에 있어서,
상기 산화물 박막을 상기 게이트 절연막 상에 형성하는 단계는
상기 기판이 배치된 방향의 상기 산화물 박막의 일면인 프론트 채널(Front channel) 및 상기 소스 및 드레인 전극이 배치된 방향의 상기 산화물 박막의 타면인 백채널(Back channel)에 대해 상기 활성화 처리를 수행하는 것을 특징으로 하는
산화물 박막 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180103272A KR102123968B1 (ko) | 2018-08-31 | 2018-08-31 | 점착성 폴리머를 이용한 산화물 박막 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180103272A KR102123968B1 (ko) | 2018-08-31 | 2018-08-31 | 점착성 폴리머를 이용한 산화물 박막 트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200025627A true KR20200025627A (ko) | 2020-03-10 |
| KR102123968B1 KR102123968B1 (ko) | 2020-06-23 |
Family
ID=69800519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180103272A KR102123968B1 (ko) | 2018-08-31 | 2018-08-31 | 점착성 폴리머를 이용한 산화물 박막 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102123968B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110003775A (ko) * | 2009-07-06 | 2011-01-13 | 주성엔지니어링(주) | 금속 산화물 반도체 박막 트랜지스터 및 이의 제조 방법 |
| KR20110068838A (ko) * | 2009-12-16 | 2011-06-22 | 경희대학교 산학협력단 | 그래핀/반도체 복합구조를 이용한 광증폭 방법 |
| KR20170096431A (ko) * | 2016-02-16 | 2017-08-24 | 연세대학교 산학협력단 | 산화물 박막 트랜지스터 및 그의 제조 방법 |
-
2018
- 2018-08-31 KR KR1020180103272A patent/KR102123968B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110003775A (ko) * | 2009-07-06 | 2011-01-13 | 주성엔지니어링(주) | 금속 산화물 반도체 박막 트랜지스터 및 이의 제조 방법 |
| KR20110068838A (ko) * | 2009-12-16 | 2011-06-22 | 경희대학교 산학협력단 | 그래핀/반도체 복합구조를 이용한 광증폭 방법 |
| KR20170096431A (ko) * | 2016-02-16 | 2017-08-24 | 연세대학교 산학협력단 | 산화물 박막 트랜지스터 및 그의 제조 방법 |
| KR101802054B1 (ko) | 2016-02-16 | 2017-11-27 | 연세대학교 산학협력단 | 산화물 박막 트랜지스터 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102123968B1 (ko) | 2020-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10615266B2 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
| US9034690B2 (en) | Methods for forming back-channel-etch devices with copper-based electrodes | |
| JP5780902B2 (ja) | 半導体薄膜、薄膜トランジスタ及びその製造方法 | |
| WO2012091126A1 (ja) | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ | |
| US9748276B2 (en) | Thin film transistor and method of manufacturing the same, array substrate and display device | |
| US20140110702A1 (en) | Oxide Thin Film Transistor And Method For Manufacturing The Same, Array Substrate, And Display Apparatus | |
| US20160343739A1 (en) | Thin film transistor, method of manufacturing thin film transistor, array substrate and display device | |
| JP2007150156A (ja) | トランジスタおよびその製造方法 | |
| JPWO2010098101A1 (ja) | トランジスタ、トランジスタの製造方法及びその製造装置 | |
| KR101802054B1 (ko) | 산화물 박막 트랜지스터 및 그의 제조 방법 | |
| JP5291105B2 (ja) | 電界効果型トランジスタの製造方法 | |
| Guan et al. | Ultra-thin top-gate insulator of atomic-layer-deposited HfOx for amorphous InGaZnO thin-film transistors | |
| EP3291304B1 (en) | Oxide semiconductor thin film, thin-film transistor, and preparation method and device | |
| Tsuji et al. | Low-resistive source/drain formation using nitrogen plasma treatment in self-aligned In-Ga-Zn-Sn-O thin-film transistors | |
| CN102738243A (zh) | 晶体管、阵列基板及其制造方法、液晶面板和显示装置 | |
| Cho et al. | Electrical and chemical stability engineering of solution-processed indium zinc oxide thin film transistors via a synergistic approach of annealing duration and self-combustion process | |
| WO2013081128A1 (ja) | 薄膜トランジスタの半導体層用酸化物薄膜、薄膜トランジスタおよび表示装置 | |
| KR102123968B1 (ko) | 점착성 폴리머를 이용한 산화물 박막 트랜지스터의 제조 방법 | |
| Jeon et al. | Contact properties of a low-resistance aluminum-based electrode with metal capping layers in vertical oxide thin-film transistors | |
| KR101876011B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR101231724B1 (ko) | 박막 트랜지스터 및 그의 제조 방법 | |
| CN106935512B (zh) | 金属氧化物薄膜晶体管、阵列基板、制作方法及显示装置 | |
| JP2014072408A (ja) | 電界効果型トランジスタ、それを備える半導体装置及び電界効果型トランジスタの製造方法 | |
| KR102180511B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| KR102035392B1 (ko) | 산화물 반도체 박막 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |