KR20200021575A

KR20200021575A - 표시 장치 및 이의 제조 방법

Info

Publication number: KR20200021575A
Application number: KR1020180096854A
Authority: KR
Inventors: 김상갑; 조현민; 김태성; 정유광; 배수빈; 김진석; 김상균; 고효민; 조길원; 이한솔
Original assignee: 삼성디스플레이 주식회사; 포항공과대학교 산학협력단
Priority date: 2018-08-20
Filing date: 2018-08-20
Publication date: 2020-03-02
Also published as: US20200058727A1; CN110854303A; KR102623838B1; US20210384287A1; US11127807B2; US11937472B2

Abstract

일 실시예에 따른 표시 장치의 제조 방법은, 기판 위에 트랜지스터를 형성하는 단계, 상기 트랜지스터 위에 절연층을 형성하는 단계, 상기 절연층 위에 은을 포함하는 도전층을 형성하는 단계, 상기 도전층 위에 감광막 패턴을 형성하는 단계, 상기 도전층을 식각하여 발광 소자의 전극을 형성하는 단계, 상기 전극이 형성된 기판의 표면을 할로겐을 포함하는 가스를 사용하여 플라즈마 처리하는 단계, 그리고 상기 플라즈마 처리에 의한 생성물을 제거하는 단계를 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEROF}

본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.

표시 장치는 영상을 표시하는 화소들을 포함하는 표시 패널을 포함한다. 유기 발광 표시 장치의 표시 패널에서 화소들은 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하는 유기 발광 다이오드들에 의해 구현된다. 유기 발광 다이오드의 한 전극인 캐소드(cathode)로부터 주입된 전자(electron)와 다른 전극인 애노드(anode)로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다. 유기 발광 표시 장치는 각각의 유기 발광 다이오드의 발광 정도인 휘도를 제어함으로써 영상을 표시할 수 있다.

애노드는 저저항, 고반사성 등의 특성을 위해 은(Ag)을 포함할 수 있다. 애노드를 형성하기 위한 식각 과정에서 에천트(etchant)에 녹아 있는 은 이온이 갈바닉 효과(Galvanic effect)에 인해 표시 패널의 패드들의 표면에 석출될 수 있고, 석출된 은 입자들이 성장하여 패드들을 단락시킬 수 있다. 이것은 표시 패널의 정상적인 구동을 방해하는 원인으로 작용할 수 있다.

실시예들은 표시 장치의 제조 과정에서 발생하여 표시 장치의 품질을 저하시킬 수 있는 금속 입자들을 감소시키는 방법 및 이에 의해 제조된 표시 장치를 제공한다.

상기 생성물은 할로겐화은일 있다.

상기 할로겐화은은 불화은일 수 있다.

상기 플라즈마 처리는 불소를 포함하는 가스를 사용하여 수행될 수 있다.

상기 불소를 포함하는 가스는 CF₄, C₃F₆, C₄F₈, SF₆, NF₃, CHF₃, C₅F₈, CHF₃, CH₂F₂, C₂HF₅ 및 CH₃F 중 적어도 하나를 포함할 수 있다.

상기 플라즈마 처리는 N₂를 더 포함하는 가스를 사용하여 수행될 수 있다.

상기 플라즈마 처리는 O₂를 더 포함하는 가스를 사용하여 수행될 수 있다.

상기 플라즈마 처리는 플라즈마 에칭, 반응성 이온 에칭, 또는 유도 결합 플라즈마로 수행될 수 있다.

상기 플라즈마 처리는 상기 감광막 패턴을 제거하기 전에 수행될 수 있다.

상기 방법은 상기 플라즈마 처리 후 스트리퍼로 상기 감광막 패턴을 제거하는 단계를 더 포함할 수 있고, 상기 할로겐화은을 제거하는 단계는 상기 감광막 패턴을 제거하는 단계와 동일 공정일 수 있다.

상기 플라즈마 처리에 의한 생성물을 제거하는 단계는 세정액을 이용하여 수행될 수 있다.

상기 방법은 상기 트랜지스터의 형성 시 상기 기판 위에 패드를 형성하는 단계를 더 포함할 수 있다. 상기 플라즈마 처리에 의한 생성물을 제거 후, 상기 패드는 표면에 금속 불화물을 포함할 수 있다.

일 실시예에 따른 표시 장치는, 표시 영역 및 비표시 영역을 포함하는 기판, 상기 기판 위의 상기 표시 영역에 위치하는 발광 소자, 그리고 상기 기판 위의 상기 비표시 영역에 위치하는 패드를 포함한다. 상기 패드는 표면에 금속 불화물을 포함한다.

상기 패드는 표면에 금속 질화물을 더 포함할 수 있다.

상기 패드는 표면에 금속 산화물을 더 포함할 수 있다.

상기 금속은 티타늄을 포함할 수 있다.

상기 패드는 제1 도전체 및 상기 제2 도전체 위에 위치하며 상기 제1 도전체에 연결된 제2 도전체를 포함할 수 있다. 상기 패드는 상기 제2 도전체의 상부 표면에 상기 금속 불화물을 포함할 수 있다.

상기 표시 장치는 상기 기판과 상기 발광 소자 사이에 트랜지스터를 더 포함할 수 있다. 상기 발광 소자는 상기 트랜지스터의 소스 전극 또는 드레인 전극에 연결된 제1 전극, 상기 제1 전극 위의 발광층 및 상기 발광층 위의 제2 전극을 포함할 수 있다. 상기 패드의 상기 제2 도전체는 상기 소스 전극 및 상기 드레인 전극과 동일 물질로 형성될 수 있다.

실시예들에 따르면, 표시 장치의 제조 과정에서 발생하는 금속 입자들, 특히 은 입자들을 감소시키거나 효과적으로 제거할 수 있고, 이로 인해 표시 장치의 불량 발생을 줄이고 신뢰성을 향상시킬 수 있다.

도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2 및 도 3은 각각 일 실시예에 따른 패드부의 단면도이다.
도 4는 일 실시예에 따른 표시 장치의 한 화소의 등가 회로도이다.
도 5는 일 실시예에 따른 표시 장치의 화소들의 배치도이다.
도 6은 도 5에서 VI-VI'선을 따라 취한 단면도이다.
도 7 내지 도 12는 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 공정 단면도이다.
도 13은 은 입자를 제거하는 과정을 나타내는 도면이다.
도 14 및 도 15는 각각 일 실시예에 따른 은 입자들의 변화를 나타내는 사진이다.

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.

또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.

또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.

본 발명의 실시예에 따른 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다. 표시 장치로서 유기 발광 표시 장치를 예로 들어 설명할지라도, 본 발명은 유기 발광 표시 장치로 제한되지 않는다.

도 1은 일 실시예에 따른 표시 장치의 평면도이다.

도 1을 참고하면, 표시 장치는 표시 패널(10), 그리고 집적회로 칩(20)을 포함하는 구동 장치(driving unit)를 포함한다.

표시 패널(10)은 영상이 표시되는 화면(screen)에 해당하는 표시 영역(DA), 그리고 표시 영역(DA)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 회로들 및/또는 신호선들이 배치되어 있는, 표시 영역(DA) 주변의 비표시 영역(NA)을 포함한다. 도 1에서 모서리가 둥근 점선 사각형 안쪽과 바깥쪽이 각각 표시 영역(DA)과 비표시 영역(NA)에 해당한다.

표시 패널(10)의 표시 영역(DA)에는 화소들(PX)이 예컨대 행렬로 배치되어 있다. 표시 영역(DA)에는 스캔선들(게이트선들이라고도 함), 발광 제어선들, 데이터선들, 구동 전압선 같은 신호선들이 또한 배치되어 있다. 각각의 화소(PX)에는 스캔선, 발광 제어선, 데이터선 및 구동 전압선이 연결되어, 각각의 화소(PX)는 이들 신호선으로부터 스캔 신호(게이트 신호라고도 함), 발광 제어 신호, 데이터 신호 및 구동 전압(ELVDD)을 인가받을 수 있다.

표시 패널(10)은 터치를 감지할 수 있는 터치 영역(TA)을 포함할 수 있다. 터치 영역(TA)은 표시 영역(DA)과 대략 일치할 수 있다. 터치 영역(TA)에는 터치 전극들(TE)이 예컨대 행렬로 배열되어 있다. 터치 전극들(TE)은 사용자의 접촉 또는 비접촉 터치를 감지할 수 있다. 터치 감지 기능이 있는 표시 패널(10)은 터치 패널 또는 터치 스크린 패널로 불릴 수 있다.

표시 패널(10)의 비표시 영역(NA)에는 표시 패널(10)의 외부로부터 신호들을 전달받기 위한 패드들(P)이 형성되어 있는 패드부(pad portion)(PP)가 위치한다. 패드부(PP)는 표시 패널(10)의 한 가장자리를 따라 제1 방향(x)으로 길게 위치할 수 있다. 패드부(PP)에는 표시 패널(10)의 외부로부터의 신호들을 전달하기 위한 연성 인쇄 회로막이 접합될 수 있다.

표시 패널(10)의 비표시 영역(NA)에는 표시 패널(10)을 구동하기 위한 각종 신호를 생성 및/또는 처리하는 구동 장치(driving unit)가 위치한다. 구동 장치는 데이터선들에 데이터 신호를 인가하는 데이터 구동부(data driver), 스캔선들에 스캔 신호를 인가하는 스캔 구동부(scan driver)(SDa, SDb), 발광 제어선들에 발광 제어 신호를 인가하는 발광 구동부(emission driver)(EDa, EDb), 그리고 데이터 구동부, 스캔 구동부(SDa, SDb) 및 발광 구동부(EDa, EDb)를 제어하는 신호 제어부(signal controller)를 포함할 수 있다.

스캔 구동부(SDa, SDb) 및 발광 구동부(EDa, EDb)는 표시 패널(10)에 집적되어 있다. 스캔 구동부(SDa, SDb)는 표시 영역(DA)의 좌측과 우측에 위치할 수 있다. 발광 구동부(EDa, EDb)도 표시 영역(DA)의 좌측과 우측에 위치할 수 있다. 스캔 구동부(SDa, SDb) 및/또는 발광 구동부(EDa, EDb)는 표시 영역(DA)의 좌측과 우측 중 일측에만 위치할 수 있고, 표시 영역(DA)의 상측이나 하측에 위치할 수도 있다.

데이터 구동부 및 신호 제어부는 집적회로 칩(구동 IC 칩이라고도 함)(20)으로 제공될 수 있고, 집적회로 칩(20)은 표시 패널(10)의 비표시 영역(NA)에 실장될 수 있다. 집적회로 칩(20)은 연성 인쇄 회로막에 실장되어 표시 패널(10)에 전기적으로 연결될 수도 있다.

표시 패널(10)은 벤딩 영역(bending region)(BR)을 포함할 수 있다. 벤딩 영역(BR)은 예컨대 표시 영역(DA)과 패드부(PP) 사이의 비표시 영역(NA)에 위치할 수 있다. 벤딩 영역(BR)은 제1 방향(x)으로 표시 패널(10)을 가로질러 위치할 수 있다. 표시 패널(10)은 벤딩 영역(BR)에서 벤딩되어, 벤딩 영역(BR)보다 표시 영역(DA)으로부터 멀리 있는 패드부(PP)가 표시 영역(DA) 뒤쪽에 위치할 수 있다.

도 2 및 도 3은 각각 일 실시예에 따른 패드부(PP)의 단면도이다. 패드부(PP)는 다수의 패드(P)를 포함하지만, 도 2 및 도 3에서는 2개의 패드(P)를 도시한다.

도 2를 참고하면, 패드부(PP)는 기판(110) 위에 위치하는 제1 도전체(p1) 및 제2 도전체(p2)를 포함하는 패드(P)를 포함한다. 기판(110)과 제1 도전체(p1) 사이에는 버퍼층(120) 및 제1 절연층(141)이 위치할 수 있고, 제1 도전체(p1)와 제2 도전체(p2) 사이에는 제2 절연층(142) 및 제3 절연층(160)이 위치할 수 있다. 제2 도전체(p2)는 제2 절연층(142) 및 제3 절연층(160)에 형성된 접촉 구멍을 통해 제1 도전체(p1)에 연결되어 있다. 제3 절연층(160) 위에는 제2 도전체(p2)의 상부 표면의 적어도 일부분을 노출하는 제4 절연층(180)이 위치할 수 있다. 도시된 것과 달리, 제1 도전체(p1)는 제2 절연층(142)과 제3 절연층(160) 사이에 위치할 수 있고, 제2 도전체(p2)는 제3 절연층(160)에 형성된 접촉 구멍을 통해 제1 도전체(p1)에 연결될 수 있다. 패드(P)는 제2 도전체(p2) 위에 위치하는 도전체를 더 포함할 수도 있다. 패드(P) 주변의 제4 절연층(180)은 제거되어 제2 도전체(p2)의 측면이 노출되어 있을 수도 있다.

제1 도전체(p1)는 패드(P)를 비표시 영역(NA)에 위치하는 여러 배선과 전기적으로 연결할 수 있다. 제1 도전체(p1)는 배선들과 연결되지 않을 수도 있고, 이 경우 패드(P)는 더미 패드, 아일랜드 패드, 플로팅 패드 등으로 불릴 수 있다. 제2 도전체(p2)의 상부 표면은 예컨대 도전 입자(conductive particle) 또는 솔더(solder)를 통해 연성 인쇄 회로막 같은 전자 부품의 패드 또는 범프와 전기적으로 접속되는 부분이다.

제2 도전체(p2) 위에는 은 입자들이 위치할 수 있다. 제2 도전체(p2)의 노출된 표면은 불소, 산소 및/또는 질소를 포함할 수 있다. 제2 도전체(p2)의 표면에 존재하는 불소, 산소 및/또는 질소는 예컨대, 비행시간형 이차 이온 질량 분석법(TOF_SIMS), X선 광전자 분광법(XPS), 에너지 분산 X선 분광법(EDX), 전자 분광 화학 분석법(ESCA) 등의 분석법으로 검출할 수 있다. 불소, 산소 및/또는 질소는 제2 도전체(p2)를 구성하는 금속과 결합하여 있는 형태로 존재할 수 있다. 예컨대, 제2 도전체(p2)의 표면은 금속 불화물, 금속 산화물 및/또는 금속 질화물을 포함할 수 있다. 제2 도전체(p2)는 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 금(Au), 백금(Pt), 팔라듐(Pd), 탄탈륨(Ta), 텅스텐(W), 티타늄(Ti), 니켈(Ni) 등의 금속을 포함할 수 있다. 제2 도전체(p2)는 다중층일 수 있고, 최상부층이 티타늄으로 이루어질 수 있다. 이 경우, 제2 도전체(p2)의 표면은 티타늄 불화물, 티타늄 산화물 및/또는 티타늄 질화물을 포함할 수 있다.

도 3을 참고하면, 도 2의 실시예와 비교하여, 제4 절연층(180) 위에 제5 절연층(500)이 더 위치한다. 제4 절연층(180)은 터치 전극들을 표시 패널(10)에 증착하여 형성하는 경우 형성될 수 있고, 규소 질화물(SiN_x), 규소 산화물(SiO_x) 등의 무기 절연 물질이나 유기 절연 물질로 형성될 수 있다. 이 경우, 은 입자들이 제2 도전체(p2)와 제5 절연층(500) 사이에 존재할 수 있다. 제2 도전체(p2)의 표면은 불소, 산소 및/또는 질소를 포함할 수 있고, 예컨대 금속 불화물, 금속 산화물 및/또는 금속 질화물을 포함할 수 있다.

패드부(PP)의 버퍼층(120) 및 절연층들(141, 142, 160, 180)에 대한 설명과 제2 도전체(p2)의 표면에 금속 불화물, 금속 산화물 및/또는 금속 질화물이 존재하는 이유에 대해서는 각각 표시 패널(10)의 화소 영역의 구조 및 표시 패널(10)의 제조 방법과 관련하여 후술한다.

도 4 내지 도 6을 참고하여 일 실시예에 따른 표시 장치에 대해 표시 영역(DA)의 화소를 중심으로 설명하고, 도 7 내지 도 12를 참고하여 일 실시예 따른 표시 장치를 제조하는 방법을 설명한다. 표시 장치의 다른 구성요소들과의 관계를 설명하기 위해, 특별한 언급이 없더라도 다른 도면들을 또한 참고한다.

도 4는 일 실시예에 따른 표시 장치의 한 화소의 등가 회로도이고, 도 5는 일 실시예에 따른 표시 장치의 화소들의 배치도이고, 도 6은 도 5에서 VI-VI'선을 따라 취한 단면도이다. 도 7 내지 도 12는 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 공정 단면도이다. 도 7, 도 9 및 도 11은 표시 영역(DA)에 해당하고, 도 8, 도 10 및 도 12는 패드부(PP)에 해당한다.

도 4를 참고하면, 일 실시예에 따른 표시 장치에서 표시 영역(DA)에 위치하는 화소(PX)는 표시 신호선들(151, 152, 153, 158, 171, 172, 192)에 연결되어 있는 트랜지스터들(T1-T7), 유지 축전기(Cst), 그리고 유기 발광 다이오드(OLED)를 포함한다.

트랜지스터들(T1-T7)은 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)를 포함할 수 있다.

표시 신호선들(151, 152, 153, 158, 171, 172, 192)은 스캔선(151), 전단 스캔선(152), 발광 제어선(153), 바이패스 제어선(158), 데이터선(171), 구동 전압선(172), 그리고 초기화 전압선(192)을 포함할 수 있다. 스캔선(151) 및 전단 스캔선(152)은 전술한 스캔 구동부(SDa, SDb)의 스캔 신호 생성 회로에 연결되어 스캔 신호(Sn) 및 전단 스캔 신호(Sn-1)를 각각 인가받을 수 있고, 발광 제어선(153)은 전술한 발광 구동부(EDa, EDb)의 발광 제어 신호 생성 회로에 연결되어 발광 제어 신호(EM)를 인가받을 수 있다.

전단 스캔선(152)은 초기화 트랜지스터(T4)에 전단 스캔 신호(Sn-1)를 전달하며, 발광 제어선(153)은 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)에 발광 제어 신호(EM)를 전달하고, 바이패스 제어선(158)은 바이패스 트랜지스터(T7)에 바이패스 신호(BP)를 전달한다.

데이터선(171)은 집적회로 칩(20)에서 출력되는 데이터 신호(Dm)를 인가받을 수 있고, 구동 전압선(172) 및 초기화 전압선(192)은 각각 구동 전압(ELVDD) 및 초기화 전압(VINT)을 인가받을 수 있다. 초기화 전압(VINT)은 구동 트랜지스터(T1)를 초기화한다.

구동 트랜지스터(T1)의 게이트 전극(G1)은 유지 축전기(Cst)의 제1 전극(E1)과 연결되어 있다. 구동 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다. 구동 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드와 연결되어 있다.

스위칭 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(151)과 연결되어 있다. 스위칭 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있다. 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다.

보상 트랜지스터(T3)의 게이트 전극(G3)은 스캔선(151)에 연결되어 있다. 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드와 연결되어 있다. 보상 트랜지스터(T3)의 드레인 전극(D3)은 초기화 트랜지스터(T4)의 드레인 전극(D4), 유지 축전기(Cst)의 제1 전극(E1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다.

초기화 트랜지스터(T4)의 게이트 전극(G4)은 전단 스캔선(152)과 연결되어 있다. 초기화 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(192)과 연결되어 있다. 초기화 트랜지스터(T4)의 드레인 전극(D4)은 보상 트랜지스터(T3)의 드레인 전극(D3)을 거쳐 유지 축전기(Cst)의 제1 전극(E1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다.

동작 제어 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(153)과 연결되어 있다. 동작 제어 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)와 연결되어 있다. 동작 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(D2)에 연결되어 있다.

발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(153)과 연결되어 있다. 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있다. 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 다이오드(OLED)의 애노드와 연결되어 있다.

바이패스 트랜지스터(T7)의 게이트 전극(G7)은 바이패스 제어선(158)과 연결되어 있다. 바이패스 트랜지스터(T7)의 소스 전극(S7)은 발광 제어 트랜지스터(T6)의 드레인 전극(D6) 및 유기 발광 다이오드(OLED)의 애노드에 함께 연결되어 있다. 바이패스 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압선(192) 및 초기화 트랜지스터(T4)의 소스 전극(S4)에 함께 연결되어 있다.

유지 축전기(Cst)의 제2 전극(E2)은 구동 전압선(172)과 연결되어 있다. 유기 발광 다이오드(OLED)의 캐소드는 공통 전압(ELVSS)을 전달하는 공통 전압선(741)과 연결되어 있다.

화소(PX)의 회로 구조는 도 4에 도시된 것에 제한되지 않고, 트랜지스터의 개수와 축전기의 개수, 그리고 이들 간의 연결은 다양하게 변형 가능하다.

도 5를 참고하면, 예컨대 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)를 포함하는 화소 영역이 도시된다. 표시 패널(10)에는 이와 같은 화소들(R, G, B)이 반복적으로 배열되어 있을 수 있다.

스캔 신호(Sn), 전단 스캔 신호(Sn-1), 발광 제어 신호(EM) 및 바이패스 신호(BP)를 각각 전달하는 스캔선(151), 전단 스캔선(152), 발광 제어선(153) 및 바이패스 제어선(158)이 대략 제1 방향(x)으로 뻗어 있다. 바이패스 제어선(158)은 전단 스캔선(152)과 동일할 수 있다. 데이터 신호(Dm) 및 구동 전압(ELVDD)을 각각 전달하는 데이터선(171) 및 구동 전압선(172)은 대략 제2 방향(y)으로 뻗어 있다. 초기화 전압(VINT)을 전달하는 초기화 전압선(192)은 대략 제1 방향(x)과 평행한 부분(192a)과 경사진 부분(192b)이 교대로 뻗어 있다.

구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 바이패스 트랜지스터(T7), 유지 축전기(Cst), 그리고 유기 발광 다이오드(OLED)는 도 5에 지시된 위치에 형성되어 있을 수 있다.

유기 발광 다이오드(OLED)는 제1 전극(191), 발광층(370) 및 제2 전극(270)을 포함한다. 보상 트랜지스터(T3)와 초기화 트랜지스터(T4)는 누설 전류를 차단하기 위해 듀얼 게이트(dual gate) 구조를 가질 수 있다.

구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)의 각각의 채널(channel)은 하나의 반도체층(130)에 위치하고 있다. 반도체층(130)은 다양한 형상으로 굴곡되어 형성될 수 있다.

도 5 및 도 6, 그리고 도 7 내지 도 12를 참고하여 몇몇 트랜지스터(T1, T2, T6) 및 유지 축전기(Cst)를 중심으로 표시 영역(DA)의 단면 구조 및 제조 방법에 대해 설명한다.

도 5 및 도 6을 참고하면, 표시 패널(10)은 기판(110) 및 그 위에 형성된 층들을 포함한다. 기판(110)은 폴리이미드(polyimide), 폴리아미드(polyamide), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리카보네이트(polycarbonate) 등의 폴리머로 이루어진 연성 기판일 수 있다. 기판(110)은 반도체 특성을 열화시키는 불순물이 확산되는 것을 방지하고 수분 등의 침투를 방지하기 위한 배리어층을 포함할 수 있다. 기판(110)은 유리 등으로 이루어진 경성 기판일 수 있다.

기판(110) 위에는 버퍼층(120)이 위치한다. 버퍼층(120)은 반도체층(130)을 형성하는 과정에서 기판(110)으로부터 반도체층(130)으로 확산될 수 있는 불순물을 차단하고 기판(110)이 받는 스트레스를 줄이는 역할을 할 수 있다. 버퍼층(120)은 규소 산화물, 규소 질화물 등의 무기 절연을 증착하여 형성될 수 있다.

버퍼층(120) 위에는 구동 채널(131a), 스위칭 채널(131b), 발광 제어 채널(131f) 등을 포함하는 반도체층(130)이 위치한다. 반도체층(130)은 반도체 물질을 증착한 후 패터닝하여 형성될 수 있다. 반도체층(130)은 다결정 규소, 산화물 반도체, 또는 비정질 규소를 포함할 수 있다.

반도체층(130)에서 구동 채널(131a)의 양측에는 구동 소스 전극(136a) 및 구동 드레인 전극(137a)이 있고, 스위칭 채널(131b)의 양측에는 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)이 있다. 또한, 발광 제어 채널(131f)의 양측에는 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)이 있다.

반도체층(130) 위에는 제1 절연층(141)이 위치한다. 제1 절연층(141) 위에는 스위칭 게이트 전극(155b)을 포함하는 스캔선(151), 전단 스캔선(152), 발광 제어 게이트 전극(155f)을 포함하는 발광 제어선(153), 바이패스 제어선(158), 그리고 구동 게이트 전극(제1 유지 전극)(155a)을 포함하는 제1 게이트 도전체가 위치한다. 제1 게이트 도전체는 하나 이상의 도전층을 증착한 후 패터닝하여 형성될 수 있다.

제1 게이트 도전체 및 제1 절연층(141) 위에는 제2 절연층(142)이 위치한다. 제2 절연층(142) 위에는 유지선(storage line)(157) 및 유지선(157)에서 확장된 부분인 제2 유지 전극(156)을 포함하는 제2 게이트 도전체가 위치한다. 제2 유지 전극(156)은 제1 유지 전극(155a)과 함께 유지 축전기(Cst)를 형성한다. 제2 게이트 도전체는 하나 이상의 도전층을 증착한 후 패터닝하여 형성될 수 있다.

제1 및 제2 게이트 도전체들은 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있다. 제1 및 제2 절연층들(141, 142)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있다. 도 2 및 도 3을 참고하면, 패드(P)의 제1 도전체(p1)는 제1 게이트 도전체와 동일 공정에서 동일 재료로 형성될 수 있다. 제1 도전체(p1)가 제2 절연층(142)과 제3 절연층(160) 사이에 위치할 경우, 제1 도전체(p1)는 제2 게이트 도전체와 동일 공정에서 동일 재료로 형성될 수 있다.

제2 절연층(142) 및 제2 게이트 도전체 위에는 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있는 제3 절연층(160)이 위치한다. 제3 절연층(160)에는 접촉 구멍들(61-67)이 형성되어 있다.

제3 절연층(160) 위에는 데이터선(171), 구동 전압선(172), 구동 연결 부재(174), 초기화 연결 부재(175) 및 화소 연결 부재(179)를 포함하는 데이터 도전체가 위치한다. 데이터선(171)은 절연층들(141, 142, 160)에 형성된 접촉 구멍(62)을 통해 스위칭 소스 전극(136b)과 연결되어 있다. 구동 연결 부재(174)는 일단이 절연층들(142, 160)에 형성된 접촉 구멍(61)을 통해 제1 유지 전극(155a)과 연결되어 있고, 타단은 절연층들(141, 142, 160)에 형성된 접촉 구멍(63)을 통해 보상 드레인 전극 및 초기화 드레인 전극과 연결되어 있다. 초기화 연결 부재(175)는 절연층들(141, 142, 160)에 형성된 접촉 구멍(64)을 통해 초기화 소스 전극과 연결되어 있다. 화소 연결 부재(179)는 절연층들(141, 142, 160)에 형성된 접촉 구멍(66)을 통해 발광 제어 드레인 전극(137f)과 연결되어 있다.

데이터 도전체는 예컨대, 구리(Cu), 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 금(Au), 백금(Pt), 팔라듐(Pd), 탄탈륨(Ta), 텅스텐(W), 티타늄(Ti), 니켈(Ni) 등의 금속이나 금속 합금을 포함할 수 있다. 데이터 도전체는 다중층일 수 있으며, 예컨대 주층을 사이에 두고, 접촉 특성을 향상시키기 위한 하부층(보조층)과 산화 등을 방지하기 위한 상부층(캡핑층)을 포함하는 3중층 구조를 가질 수 있다. 하부층 및 상부층은 예컨대 티타늄(Ti), 크롬(Cr), 몰리브덴(Mo), 탄탄륨(Ta) 등을 포함할 수 있다. 데이터 도전체는 티타늄/알루미늄/티타늄(Ti/Al/Ti), 티타늄/구리/티타늄(Ti/Cu/Ti), 몰리브덴/알루미늄/티타늄(Mo/Al/Mo) 같은 다중층일 수 있다. 데이터 도전체는 제3 절연층(160) 위에 도전층을 증착하고 패터닝하여 형성될 수 있다. 도 2 및 도 3을 참고하면, 패드(P)의 제2 도전체(p2)는 데이터 도전체와 동일 공정에서 동일 재료로 형성될 수 있다.

데이터 도전체 및 제3 절연층(160) 위에는 유기 절연 물질을 포함할 수 있는 제4 절연층(180)이 위치하고, 제4 절연층(180) 위에는 제1 전극(191) 및 초기화 전압선(192)이 위치한다. 화소 연결 부재(179)는 제4 절연층(180)에 형성된 접촉 구멍(81)을 통해 제1 전극(191)과 연결되어 있고, 초기화 연결 부재(175)는 제4 절연층(180)에 형성된 접촉 구멍(82)을 통해 초기화 전압선(192)과 연결되어 있다.

도 7 내지 도 10을 참고하면, 제1 전극(191) 및 초기화 전압선(192)은 제4 절연층(180) 위에 은(Ag)을 포함하는 도전층(190)을 증착한 후 패터닝하여 형성된다. 도전층(190)은 ITO/은(Ag)/ITO 같은 다중층일 수 있다. 도전층(190)의 패터닝은 도전층(190) 위에 감광막 패턴(50)을 형성하고, 감광막 패턴(50)을 마스크로 하여 도전층(190)을 습식 식각함으로써 수행될 수 있다. 감광막 패턴(50)은 제1 전극(191) 및 초기화 전압선(192)이 형성될 영역을 덮도록 형성될 수 있다. 도전층(190)의 습식 식각 시 에천트 내의 인산(H₃PO₄)에 의해 은 이온(Ag⁺)이 생성될 수 있다. 에천트 내에 생성된 은 이온과 패드(P) 간의 갈바닉 효과로 인해, 패드(P) 표면에 은 입자들이 석출될 수 있다. 은 입자들은 일렉트로마이그레이션(electromigration)에 의해 성장하여 패드들(P)을 단락시킬 수 있다. 이것은 표시 패널의 정상적인 구동을 방해하는 원인으로 작용하여 신뢰성을 저하시킬 수 있고, 화면에 암점이 발생하는 불량을 초래할 수 있다. 은 입자들은 주로 패드부(PP)에 위치할 수 있고, 표시 영역(DA)에도 위치할 수 있다.

도 11 및 도 12를 참고하면, 석출된 은 입자들을 제거하기 위해서, 도전층(190)의 식각 후 플라즈마 처리를 수행한다. 플라즈마 설비 모드로, 플라즈마 에칭(PE), 반응성 이온 에칭(RIE), 또는 유도 결합 플라즈마(ICP) 등이 사용될 수 있다. 플라즈마 처리는 불소(F)나 염소(Cl)를 포함하는 할로겐 가스를 기본으로, 필요에 따라 산소(O), 질소(N) 등을 함유하는 혼합 가스를 사용할 수 있다. 할로겐 가스 중 염소(Cl)를 포함하는 가스를 사용하여 플라즈마 처리 시에는 패드(P)의 제2 도전체(p2)를 손상시킬 수 있으므로, 불소(F)를 포함하는 가스를 사용하는 것이 유리할 수 있다. 예컨대, 플라즈마 처리는 CF₄, C₃F₆, C₄F₈, SF₆, NF₃, CHF₃, C₅F₈, CHF₃, CH₂F₂, C₂HF₅, CH₃F 등과 같이 불소를 포함하는 가스를 사용하여 수행될 수 있고, 특히 CF₄를 포함할 수 있다. 플라즈마 처리 시 사용되는 가스는 N₂를 더 포함할 수 있고, O₂를 더 포함할 수 있다. 혼합 가스가 CF₄, O₂ 및 N₂를 포함하는 경우, CF₄, O₂ 및 N₂의 유량비는 약 1:3:9~10일 수 있지만, 공정 조건에 따라 달라질 수 있다.

할로겐을 포함하는 가스를 사용하여 플라즈마 처리하면, 은 입자가 할로겐과 반응하여 할로겐화은(silver halide)이 생성된다. 예컨대, 은은 불소 라이칼과 반응하여 물에 용해도가 높은 불화은이 생성된다.

Ag + F* → AgF (water-soluble, 1791g/L)

불화은, 염화은 같은 할로겐화은은 은 입자보다 부풀어 올라 스트리퍼(stripper)나 탈이온수(DI) 같은 세정액에 용해되어 제거되기 쉬운 상태가 된다. 예컨대, 은은 밀도가 10.5g/cm³이지만, 불화은은 밀도가 5.852g/cm³로 은 밀도의 약 절반 수준이다. 따라서 할로겐화은은 감광막 패턴(50)의 스트립 시 또는 탈이온수(DI)로 세정 시 제거될 수 있다.

플라즈마 처리에 인해, 패드(P)의 제2 도전체(p2)의 표면에 있는 금속이 라디칼과 반응하여 금속 화합물이 생성될 수 있다. 예컨대, CF₄, O₂ 및 N₂를 포함하는 혼합 가스를 사용하여 플라즈마 처리 시, 금속 불화물, 금속 산화물 및 금속 질화물이 생성될 수 있다. 따라서 제2 도전체(p2)의 표면에는 불소, 산소 및 질소가 금속 불화물, 금속 산화물 및 금속 질화물 형태로 존재할 수 있다. 제2 도전체(p2)의 최상부층의 금속이 티타늄인 경우, 제2 도전체(p2)의 표면은 티타늄 불화물, 티타늄 산화물 및 티타늄 질화물을 포함할 수 있다. 플라즈마 처리는 감광막 패턴(50)을 스트립한 후 수행될 수도 있다.

다시 도 5 및 도 6을 참고하면, 제4 절연층(180) 위에는 제1 전극(191)과 중첩하는 개구(351)를 가진 절연층(350)이 위치한다. 절연층(350)은 화소 정의막으로 불릴 수 있다. 절연층(350)은 폴리아크릴계 수지(polyacrylates resin), 폴리이미드계 수지(polyimides resin) 등의 유기 물질을 포함할 수 있다.

제1 전극(191) 위에는 발광층(370)이 위치하고, 발광층(370) 위에는 제2 전극(270)이 위치한다. 제2 전극(270)은 절연층(350) 위에도 위치하여 복수의 화소에 걸쳐 형성될 수 있다.

제1 전극(191)은 화소 전극으로 불릴 수 있고, 애노드일 수 있다. 제2 전극(270)은 공통 전극으로 불릴 수 있고, 캐소드일 수 있다. 제1 전극(191)은 은(Ag), 니켈(Ni), 금(Au), 백금(Pt), 알루미늄(Al), 구리(Cu), 몰리브덴/알루미늄네오듐(Mo/AlNd) 등의 금속이나 금속 합금을 포함할 수 있다. 제1 전극(191)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전 물질을 포함할 수 있다. 예컨대, 제1 전극(191)은 ITO/은(Ag)/ITO 같은 다중층일 수 있다. 제2 전극(270)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag) 등의 일함수가 낮은 금속으로 얇게 층을 형성함으로써 광 투과성을 가지도록 할 수 있다. 제2 전극(270)은 ITO, IZO 같은 투명 도전 물질로 형성될 수도 있다. 각 화소의 제1 전극(191), 발광층(370) 및 제2 전극(270)은 유기 발광 다이오드(OLED)인 발광 소자를 이룬다.

제2 전극(270) 위에는 유기 발광 다이오드(OLED)를 보호하는 봉지층(400)이 위치할 수 있고, 봉지층(400) 위에는 외광 반사를 줄이기 위한 편광층이 위치할 수 있다. 봉지층(400)은 적어도 하나의 무기 물질층과 적어도 하나의 유기 물질층을 포함하는 박막 봉지층일 수 있다.

전술한 일 실시예에 따른 표시 장치의 제조 방법에서 은 입자의 생성 및 제거되는 과정을 도 9 내지 도 12와 함께 도 13을 참고하여 설명한다. 제1 전극(191)의 형성을 위해 은을 포함하는 도전층(190)을 습식 식각하면, 기판(110), 특히 패드(P) 위에 갈바닉 현상으로 인한 환원성 입자인 은 입자가 석출된다. 여기에 CF₄와 O₂ 및 N₂를 포함하는 가스를 사용하여 플라스마 처리하면, 은 입자가 불소와 결합하여 불화은이 생성된다. 불화은은 은 입자보다 부피가 증가하고 용해되기 쉬운 상태이다. 이후, 스트리퍼로 감광막 패턴(50)의 스트립 시 및/또는 탈이온수(DI)로 세정 시 블화은은 스트리퍼 및/또는 탈이온수(DI)에 용해되어 제거된다.

전술한 실시예에 기초하여 공정 조건을 달리하여 수행된 몇몇 시험 결과를 하기 표 1에 나타내었다.

테스트	감광막 스트립	설비 모드	플라즈마 처리 조건					은 입자수 감소
테스트	감광막 스트립	설비 모드	가스	압력 (mT)	RF Power (W)	가스량 (sccm)	시간 (초)	은 입자수 감소
1	전	PE	CF₄/O₂/N₂	250	250	30/90/280	60	-27.2%
2		PE	CF₄/O₂/N₂	250	250	30/90/280	120	-37.5%
3		PE	CF₄/N₂	250	250	40/360	60	-9.4%
4		RIE	CF₄/O₂/N₂	50	500	20/60/140	60	-25.0%
5		RIE	CF₄/O₂/N₂	50	500	20/60/140	120	-15.2%
6		ICP	CF₄/O₂/N₂	150	500	30/90/280	120	-81.0%
7	후	PE	CF₄/O₂/N₂	250	250	30/90/280	60	-7.4%
8		PE	CF₄/O₂/N₂	250	250	30/90/280	120	-2.3%
9		PE	CF₄/N₂	250	250	40/360	60	-9.0%
10		RIE	CF₄/O₂/N₂	50	500	20/60/140	60	-1.9%
11		RIE	CF₄/O₂/N₂	50	500	20/60/140	120	-4.0%

테스트 방법은 ITO/Ag/ITO 도전층을 습식 식각 후, 감광막 패턴의 스트립 전 또는 후에 플라즈마 처리한 후 스트립 또는 세정하였고, 단계마다 동일 위치를 스코프(scope)로 측정하여 은 입자의 개수 및 크기를 확인하였다. 기판은 370mm×470mm의 유리 기판이 사용되었다. 은 입자의 감소율은 감광막 패턴의 제거 전 플라즈마 처리 시 약 15% 내지 약 81%이었고, 감광막 패턴의 제거 후 플라즈마 처리 시 약 2% 내지 약 9% 이였다. 감광막 패턴의 제거 전 플라즈마 처리 시 은 입자 감소율은 혼합 가스가 CF₄ 및 N₂을 포함하는 경우보다 CF₄, O₂ 및 N₂를 포함 시 높게 나타났다. 따라서 감광막 패턴을 제거하기 전에 CF₄, O₂ 및 N₂를 포함하는 혼합 가스를 사용하여 플라즈마 처리 시 은 입자가 잘 제거되었다.

설비 모드는 반응성 이온 에칭(RIE)보다 플라즈마 에칭(PE)이 효과적이었고, 유도 결합 플라즈마(ICP)가 가장 효과적이었다.

도 14 및 도 15는 각각 테스트 2 및 테스트 6의 결과를 나타내는 도면이다. 도 14 및 도 15를 참고하면, ITO/Ag/ITO 도전층을 습식 식각 후 패드의 표면에 은 입자인 입자들이 분포한다. 플라즈마 처리 후 입자의 개수가 약간 감소하였고, 입자의 크기가 눈에 띄게 증가하였다. 감광막 패턴의 스트립 후 입자의 개수가 상당히 감소하였고 남아있는 입자의 크기도 줄어든 것을 확인할 수 있다. 테스트 2에서는 입자가 식각 후 96개에서 스트립 후 60개로 감소하였고, 테스트 6에서는 입자가 식각 후 343개에서 스트립 후 66개로 감소하였다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

10: 표시 패널
20: 집적회로 칩
DA: 표시 영역
NA: 비표시 영역
PP: 패드부
P: 패드

Claims

기판 위에 트랜지스터를 형성하는 단계,
상기 트랜지스터 위에 절연층을 형성하는 단계,
상기 절연층 위에 은을 포함하는 도전층을 형성하는 단계,
상기 도전층 위에 감광막 패턴을 형성하는 단계,
상기 도전층을 식각하여 발광 소자의 전극을 형성하는 단계,
상기 전극이 형성된 기판의 표면을 할로겐을 포함하는 가스를 사용하여 플라즈마 처리하는 단계, 그리고
상기 플라즈마 처리에 의한 생성물을 제거하는 단계
를 포함하는 표시 장치의 제조 방법.
제1항에서,
상기 생성물은 할로겐화은인 표시 장치의 제조 방법.
제2항에서,
상기 할로겐화은은 불화은인 표시 장치의 제조 방법.
제1항에서,
상기 플라즈마 처리는 불소를 포함하는 가스를 사용하여 수행되는 표시 장치의 제조 방법.
제4항에서,
상기 불소를 포함하는 가스는 CF₄, C₃F₆, C₄F₈, SF₆, NF₃, CHF₃, C₅F₈, CHF₃, CH₂F₂, C₂HF₅ 및 CH₃F 중 적어도 하나를 포함하는 표시 장치의 제조 방법.
제1항에서,
상기 플라즈마 처리는 CF₄를 포함하는 가스를 사용하여 수행되는 표시 장치의 제조 방법.
제6항에서,
상기 플라즈마 처리는 N₂를 더 포함하는 가스를 사용하여 수행되는 표시 장치의 제조 방법.
제7항에서,
상기 플라즈마 처리는 O₂를 더 포함하는 가스를 사용하여 수행되는 표시 장치의 제조 방법.
제1항에서,
상기 플라즈마 처리는 플라즈마 에칭, 반응성 이온 에칭, 또는 유도 결합 플라즈마로 수행되는 표시 장치의 제조 방법.
제1항에서,
상기 플라즈마 처리는 유도 결합 플라즈마로 수행되는 표시 장치의 제조 방법.
제1항에서,
상기 플라즈마 처리는 상기 감광막 패턴을 제거하기 전에 수행되는 표시 장치의 제조 방법.
제11항에서,
상기 플라즈마 처리 후 스트리퍼로 상기 감광막 패턴을 제거하는 단계를 더 포함하며,
상기 할로겐화은을 제거하는 단계는 상기 감광막 패턴을 제거하는 단계와 동일 공정인 표시 장치의 제조 방법.
제1항에서,
상기 플라즈마 처리에 의한 생성물을 제거하는 단계는 세정액을 이용하여 수행되는 표시 장치의 제조 방법.
제1항에서,
상기 트랜지스터의 형성 시 상기 기판 위에 패드를 형성하는 단계를 더 포함하며,
상기 플라즈마 처리에 의한 생성물을 제거 후, 상기 패드는 표면에 금속 불화물을 포함하는 표시 장치의 제조 방법.
표시 영역 및 비표시 영역을 포함하는 기판,
상기 기판 위의 상기 표시 영역에 위치하는 발광 소자, 그리고
상기 기판 위의 상기 비표시 영역에 위치하는 패드
를 포함하며,
상기 패드는 표면에 금속 불화물을 포함하는 표시 장치.
제15항에서,
상기 패드는 표면에 금속 질화물을 더 포함하는 표시 장치.
제16항에서,
상기 패드는 표면에 금속 산화물을 더 포함하는 표시 장치.
제15항에서,
상기 금속은 티타늄을 포함하는 표시 장치.
제15항에서,
상기 패드는 제1 도전체 및 상기 제2 도전체 위에 위치하며 상기 제1 도전체에 연결된 제2 도전체를 포함하고,
상기 패드는 상기 제2 도전체의 상부 표면에 상기 금속 불화물을 포함하는 표시 장치.
제19항에서,
상기 기판과 상기 발광 소자 사이에 트랜지스터를 더 포함하며,
상기 발광 소자는 상기 트랜지스터의 소스 전극 또는 드레인 전극에 연결된 제1 전극, 상기 제1 전극 위의 발광층 및 상기 발광층 위의 제2 전극을 포함하고,
상기 패드의 상기 제2 도전체는 상기 소스 전극 및 상기 드레인 전극과 동일 물질로 형성되어 있는 표시 장치.