KR20200016983A

KR20200016983A - 인코딩 방법 및 장치, 컴퓨터 저장 매체

Info

Publication number: KR20200016983A
Application number: KR1020207002393A
Authority: KR
Inventors: 쟈칭 왕; 신진 무; 디 장; 바오밍 바이; 사오후이 쑨
Original assignee: 차이나 아카데미 오브 텔레커뮤니케이션즈 테크놀로지
Priority date: 2017-06-26
Filing date: 2018-05-15
Publication date: 2020-02-17
Also published as: JP2020527880A; US11038531B2; TWI679854B; EP3648357B1; KR102300273B1; CN109120275B; US20200145025A1; JP7091375B2; EP3648357A4; WO2019001159A9; CN109120275A; EP3648357A1; TW201906328A; WO2019001159A1

Abstract

본 발명은 인코딩 방법 및 장치, 컴퓨터 저장 매체를 제공하여 LDPC 인코딩 성능을 증가시키고 따라서 5G 시스템에 적합하도록 한다. 본 발명의 실시예에 따른 인코딩 방법에서는, 저밀도 패리티 체크 코드(LDPC) 매트릭스의 베이스 그래프(base graph)를 결정하고, 순환 계수 지수 매트릭스를 구성하고, 상기 순환 계수 지수 매트릭스에 따라 서브 순환 매트릭스를 결정하고, 상기 서브 순환 매트릭스 및 상기 base graph에 따라 LDPC 인코딩을 수행한다.

Description

인코딩 방법 및 장치, 컴퓨터 저장 매체

본 출원은, 2017년 06월 26일에 중국 특허청에 출원된 출원 번호 제201710496055.X호, “인코딩 방법 및 장치, 컴퓨터 저장 매체”를 발명 명칭으로 하는 중국 특허 출원의 우선권을 주장하며, 상기 중국 특허 출원의 전체 내용은 참조로서 출원에 통합되어 본 출원의 일 부분으로 한다.

본 발명은 통신 기술 분야에 속한 것으로서, 보다 상세하게는 인코딩 방법 및 장치, 컴퓨터 저장 매체에 관한 것이다.

현재, 3GPP (Third Generation Partnership Project)는 5G에서 eMBB (Enhanced Mobile Broadband) 시나리오를 위해 LDPC (Low Density Parity Check Code, 저밀도 패리티 체크 코드) 채널 인코딩 설계를 제공할 필요가 있다고 제안한다.

LDPC는 체크 매트릭스에 의해 정의된 일종의 선형 코드이다. 디코딩 가능성을 위해, 코드 길이가 비교적 긴 경우, 체크 매트릭스는 희소성, 즉 체크 매트릭스에서 "1"의 밀도, 즉, "1"의 수는 상대적으로 낮아야 한다. 다시 말하면 체크 매트릭스에서 "1"의 수는 "0"의 수보다 훨씬 작아야 하고, 코드 길이가 길수록 밀도는 낮아진다.

그러나, 종래 기술의 5G 시스템에 적합한 LDPC 인코딩 솔루션은 아직도 안출되지 못했다.

본 출원의 실시예는 LDPC 인코딩 성능을 증가시키고 따라서 5G 시스템에 적합하도록 인코딩 방법 및 장치, 컴퓨터 저장 매체를 제공한다.

본 출원의 실시예에 따른 인코딩 방법은,

저밀도 패리티 체크 코드(LDPC) 매트릭스의 베이스 그래프(base graph)를 결정하고, 순환 계수 지수 매트릭스를 구성하는 단계;

상기 순환 계수 지수 매트릭스에 따라 서브 순환 매트릭스를 결정하는 단계; 및

상기 서브 순환 매트릭스 및 상기 base graph에 따라 LDPC 인코딩을 수행하는 단계를 포함한다.

이 방법에서, 저밀도 패리티 체크 코드(LDPC) 매트릭스의 베이스 그래프(base graph)를 결정하고, 또한 순환 계수 지수 매트릭스를 구성하고, 상기 순환 계수 지수 매트릭스에 따라 서브 순환 매트릭스를 결정하고, 상기 서브 순환 매트릭스 및 상기 base graph에 따라 LDPC 인코딩을 수행함으로써 LDPC 인코딩 성능을 향상시켜 5G 시스템에 적합하게 한다.

선택적으로, 상기 순환 계수 지수 매트릭스를 구성하는 경우,

단계 1 : 지원될 서브 순환 매트릭스의 차원 Z의 집합을 복수의 서브집합으로 분할하고,

단계 2 ： 각각의 서브집합에 대해 순환 계수 지수 매트릭스를 생성하고,

단계 3 ： 상기 순환 계수 지수 매트릭스에 따라 복수의 서브집합의 Z에 대응하는 순환 계수를 결정하고,

단계 4 ： 각각의 Z에 대해 결정된 순환 계수 지수 매트릭스의 성능이 미리 설정된 조건을 만족하는지 여부를 검출하고, 만족하면 종료하고, 만족하지 않으면 단계 2를 다시 수행한다.

선택적으로,

이고, 상기 단계 1은 다음 방식 중 하나로 수행되며,

제 1 방식 ：a의 값에 따라 Z를 복수의 서브집합으로 분할하고,

제 2 방식 ： j의 값에 따라 Z를 복수의 서브집합으로 분할하고,

제 3 방식 ： 정보 비트의 길이에 따라 Z를 복수의 서브집합으로 분할한다.

선택적으로, 상기 상기 단계 3은, 각각의 Z에 대응하는 순환 계수 P_i,j를 다음의 공식에 의해 결정하고,

여기서, V_i,j는 순환 계수 지수 매트릭스의 (i,j) 번째 요소에 대응하는 순환 계수이다.

선택적으로, 상기 제 1 방식이 사용될 때, 결정된 순환 계수 지수 매트릭스는 다음 표와 같이 표시된다.

.

.

.

.

.

.

선택적으로, 상기 방법에서, 또한,

상기 순환 계수 지수 매트릭스를 업데이트하고,

업데이트된 순환 계수 지수 매트릭스를 사용하여 상기 서브 순환 매트릭스를 업데이트한다.

선택적으로, 상기 업데이트는 적어도 매트릭스 요소의 행 및 열 치환을 포함한다.

선택적으로, 상기 서브 순환 매트릭스 및 상기 base graph에 따라 LDPC 인코딩을 수행하는 경우,,

상기 서브 순환 매트릭스 및 상기 base graph에 따라 체크 매트릭스를 결정하고,

상기 체크 매트릭스를 사용하여 LDPC 인코딩을 수행한다.

선택적으로, 상기 체크 매트릭스를 결정한 후, 상기 방법에서, 또한, 체크 매트릭스에 대해 행 및 열 치환을 수행하고

상기 체크 매트릭스를 사용하여 LDPC 인코딩을 수행하는 것은, 행 및 열 치환된 체크 매트릭스를 사용하여 LDPC 인코딩을 수행한다.

선택적으로, 상기 체크 매트릭에 대해 행 및 열 치환을 수행하는 경우,

체크 매트릭스 내의 행 및/또는 열 요소의 일부를 업데이트하고, 및/또는, 체크 매트릭스 내의 모든 행 및/또는 열 요소를 업데이트한다.

본 출원의 실시예에 따른 인코딩 장치는,

저밀도 패리티 체크 코드(LDPC) 매트릭스의 베이스 그래프(base graph)를 결정하고, 순환 계수 지수 매트릭스를 구성하도록 구성된 제 1 유닛;

상기 순환 계수 지수 매트릭스에 따라 서브 순환 매트릭스를 결정하도록 구성된 제 2 유닛; 및

상기 서브 순환 매트릭스 및 상기 base graph에 따라 LDPC 인코딩을 수행하도록 구성된 제 3 유닛을 포함한다.

선택적으로, 상기 제 1 유닛 순환 계수 지수 매트릭스를 구성하는 경우,

지원될 서브 순환 매트릭스의 차원 Z의 집합을 복수의 서브집합으로 분할하는 단계 1;

각각의 서브집합에 대해 순환 계수 지수 매트릭스를 생성하는 단계 2;

상기 순환 계수 지수 매트릭스에 따라 복수의 서브집합의 Z에 대응하는 순환 계수를 결정하는 단계 3; 및

각각의 Z에 대해 결정된 순환 계수 지수 매트릭스의 성능이 미리 설정된 조건을 만족하는지 여부를 검출하고, 만족하면 종료하고, 만족하지 않으면 단계 2를 다시 수행하는 단계 4를 포함한다.

선택적으로,

이고, 상기 제 1 유닛 상기 단계 1은 다음 방식 중 하나로 수행되며,

.

.

.

.

.

.

선택적으로, 상기 제 2 유닛은 또한,

상기 순환 계수 지수 매트릭스를 업데이트하고,

선택적으로, 상기 제 3 유닛은 구체적으로,

상기 체크 매트릭스를 사용하여 LDPC 인코딩을 수행한다.

선택적으로, 상기 제 3 유닛은 또한, 상기 체크 매트릭스를 결정한 후, 체크 매트릭스에 대해 행 및 열 치환을 수행하고

상기 제 3 유닛 상기 체크 매트릭스를 사용하여 LDPC 인코딩을 수행하는 것은, 행 및 열 치환된 체크 매트릭스를 사용하여 LDPC 인코딩을 수행한다.

선택적으로, 상기 제 3 유닛 상기 체크 매트릭에 대해 행 및 열 치환을 수행하는 경우,

본 출원의 실시예에 의해 제공되는 다른 일 인코딩 장치는 메모리 및 프로세서를 포함하고, 여기서, 상기 메모리는 프로그램 명령을 저장하도록 구성되고, 상기 프로세서는 상기 메모리에 저장된 프로그램 명령을 호츨 및 획득하고, 획득된 프로그램에 따라 위 임의의 방법을 수행한다.

본 출원의 실시예는 상기 컴퓨터로 하여금 위 임의의 방법을 수행하도록 하는 컴퓨터 실행 가능 명령을 저장하는 컴퓨터 저장 매체를 제공한다.

본 발명에 따른 실시예의 기술안을 보다 명확하게 설명하기 위해 이하 실시예의 서술에 필요된 도면을 간략하게 설명한다. 이하 서술한 도면은 단지 본 발명의 일부 실시예에 불과함은 자명하며 해당 분야의 통상의 기술을 가진 자라면 창조력을 발휘하지 않는 한 이들의 도면에 따라 다른 도면을 얻을 수도 있다.
도 1은 본 출원의 실시예에 의해 제공되는 Base matrix의 구조적 개략도이다.
도 2는 본 출원의 실시예에 의해 제공되는 매트릭스 P의 구조적 개략도이다.
도 3은 본 출원의 실시예에 의해 제공되는 z=8인 경우의 순환 치환 매트릭스의 구조적 개략도이다.
도 4는 본 출원의 실시예에 의해 제공되는 Base graph 및 순환 계수 매트릭스 （z=8）의 구조적 개략도이다.
도 5는 본 출원의 실시예에 의해 제공되는 증분 리던던시를 지원하는 LDPC체크 매트릭스의 구조적 개략도이다.
도 6은 본 출원의 실시예에 의해 제공되는 5G LDPC에 의해 지원되어야하는 순환 매트릭스 크기 Z의 집합의 개략도이다.
도 7은 본 출원의 실시예에 의해 제공되는 Base graph#2의 구조적 개략도이다.
도 8은 본 출원의 실시예에 의해 제공되는 제 1 순환 계수 지수 매트릭스의 구조적 개략도이다.
도 9는 본 출원의 실시예에 의해 제공되는 제 2 순환 계수 지수 매트릭스의 구조적 개략도이다.
도 10은 본 출원의 실시예에 의해 제공되는 제 3 순환 계수 지수 매트릭스의 구조적 개략도이다.
도 11은 본 출원의 실시예에 의해 제공되는 제 4 순환 계수 지수 매트릭스의 구조적 개략도이다.
도 12는 본 출원의 실시예에 의해 제공되는 제 5 순환 계수 지수 매트릭스의 구조적 개략도이다.
도 13은 본 출원의 실시예에 의해 제공되는 제 6 순환 계수 지수 매트릭스의 구조적 개략도이다.
도 14는 본 출원의 실시예에 의해 제공되는 Z=128일 때 사용된 PCM2（a=3）R=1/5에 대응하는 체크 매트릭스의 girth 분포의 개략도이다.
도 15는 본 출원의 실시예에 의해 제공되는 LDPC 순환 계수 성능의 개략도이다.
도 16은 본 출원의 실시예에 따른 인코딩 방법의 흐름도이다.
도 17은 본 출원의 실시예에 따른 인코딩 장치의 구조적 개략도이다.
도 18은 본 출원의 실시예에 따른 다른 일 인코딩 장치의 구조적 개략도이다.

본 출원의 실시예는 인코딩 방법 및 장치, 컴퓨터 저장 매체를 제공하여 LDPC 인코딩 성능을 증가시키고 따라서 5G 시스템에 적합하도록 한다.

본 출원의 실시예들에 의해 제공되는 기술 솔루션은 원래의 LTE (Long Term Evolution) 시스템에 의해 사용되는 터보(turbo) 인코딩 대신에 eMMB 시나리오에서 데이터 채널에 사용되는 LDPC 인코딩을 제공한다. 즉, 5G 시스템에 적합한 LDPC 인코딩 솔루션을 제공한다.

5G LDPC 코드 설계는 준 순환 LDPC 코드를 필요로 하고, 그 체크 매트릭스 H는 다음과 같이 표현될 수 있다.

여기서,

순환 치환 매트릭스이다.

순환 LDPC 코드를 구성하는 방법은 여러 가지가 있다. 예를 들어, 사이즈가

인 기본 매트릭스 （Base matrix）는 먼저 구성되며, 상기 매트릭스의 요소는 도 1에 도시된 바와 같이 0 또는 1이다. 그런 다음, 상기 기본 매트릭스 B의 각 요소 "1"은

의 순환 치환 매트릭스 （Circular Permutation Matrix，CPM）로 결장되고, 기본 매트릭스의 요소 "0"은

의 모두 0 매트릭스로 결정된다. Base matrix B는 프로토 그래프에 기초한 후속 LDPC 구성 방식에서 베이스 그래프 (base graph， BG)로 지칭된다.

의 각각의 순환 치환 매트릭스는

로 표시되며, 여기서 매트릭스 P는 단위 매트릭스가 오른쪽으로 한 자리 씩 주기적으로 이동한 후에 얻어진 매트릭스이고, 도 2에 도시 된 바와 같이 i는 순환 이동 라벨이며, 즉 서브매트릭스의 순환 계수이다. 도 3은 순환 치환 매트릭스

（서브 그룹 사이즈가

, 즉 z=8임）의 예를 제공한다.

따라서, 각 순환 치환 매트릭스

는 단위 매트릭스 I가 주기적으로 오른쪽으로 i횟 시프트된 후에 실제로 얻어진 매트릭스이고, 순환 치환 매트릭스 순환 시프트 라벨 i는

를 만족시킨다.

상기 언급된 순환 시프트 라벨 i는 또한 LDPC 체크 매트릭스의 순환 시프트 계수（shifting coefficients）로 지칭된다. 실제로, 순환 시프트 계수는 서브 순환 매트릭스의 "1"의 첫 번째 행이 위치한 열의 인덱스이다 (라벨은 0에서 시작하고 index = 열의 수 -1임). base graph의 각 "1"은 해당 서브 순환 매트릭스의 순환 시프트 계수로 대체되고 base graph의 각 "0"은 "-1"로 대체된다. 각각의 순환 시프트 라벨 i는 매트릭스 지수의 형태로 제시되기 때문에, 얻어진 계수 매트릭스는 또한 시프트 계수 지수 매트릭스 (shifting coefficients exponent matrix， SEM)로 지칭된다. 도 4는 순환 계수 지수 매트릭스의 예를 나타낸다. 여기서, BG는 3 개의 행 및 6 개의 열을 갖는 base graph이고, base graph의 각 요소는 사이즈가 8 개의 행 및 8 개의 열을 갖는 서브 순환 매트릭스에 대응한다. base graph는 각 서브 순환 매트릭스의 순환 시프트 계수로 대체되며, 여기서 0은 -1로 대체되어 순환 계수 지수 매트릭스를 얻는다.

전술된 준 순환 LDPC 코드에 대응하는 서브 순환 매트릭스 (CM)에 대해, 열 가중치는 1보다 클 수 있으며, 예를 들어 열 가중치는 2 이상일 수 있으며, 이때 서브- 순환 매트릭스은 더 이상 순환 치환 매트릭스 (CPM)가 아니다.

5G LDPC 코드 설계는 IR (Incremental Redundancy) -HARQ (Hybrid Automatic Repeat Request)가 지원되어야 하므로, 5G 시나리오를 위한 LDPC 코드는 증분 리던던시 방법에 의해 구성될 수 있다. 즉, 먼저 코드 레이트가 높은 LDPC 코드가 구성되고, 증분 리던던시 방법으로 더 많은 체크 비트가 생성되어 코드 레이트가 낮은 LDPC 코드가 얻어진다. 증분 리던던시 방법을 기반으로 구성된 LDPC 코드는 우수한 성능, 긴 코드, 넓은 코드 전송률 범위, 높은 재사용 성, 쉬운 하드웨어 구현, 체크 매트릭스를 사용하여 직접 인코딩 수행 등의 이점이 있다. 특정 구조의 예는 도 5에 도시된 바와 같다. 여기서, B는 이중 대각 또는 준 이중 대각 매트릭스이고, C는 0 매트릭스이며, E는 하부 삼각 확장 매트릭스이다. LDPC 체크 매트릭스의 설계는 주로 A, D 및 E1의 설계에 의존한다.

LDPC 성능은 가장 중요한 두 가지 요인에 의존하는데, 하나는 base matrix의 설계이고, 다른 하나는 base matrix의 0이 아닌 요소를

의 순환 치환 매트릭스로 확장하는 방법이다. 이 두 가지 요인은 LDPC 성능에 결정적인 영향을 미치며 base matrix과 확장된 서브 순환 치환 매트릭스의 부적절한 설계는 LDPC 코드의 성능을 크게 저하시킬 수 있다.

요약하면, LDPC 체크 매트릭스는 5G 설계에서 설계되고, 5G는 flexible LDPC의 지원을 필요로 한다. eMBB 데이터 채널을 예로 들어, 3GPP는 2 개의 base graph를 확장하여 얻은 최대 2 개의 LDPC 체크 매트릭스가 최대 8/9 코드 레이트 및 1/5 코드 레이트 이상을 지원해야하며 정보 비트는 최대 8448 비트 및 40 비트 이상이다. 상기 2 개의 base graph의 경우, 더 큰 base graph는 46x68 개의 열을 가지며, 처음의 22 개의 열은 정보 비트에 해당하며 가장 낮은 코드 레이트는 1/3이다. 더 작은 base graph에는 42x52 개의 열이 있으며 가장 낮은 코드 레이트는 1/5이다. 더 큰 base graph와 달리, 더 작은 base graph는 디코딩의 병렬도를 증가시키고 디코딩 지연을 감소시키기 위해 사용된다. 3GPP의 현재 결론은 다음과 같다 : 정보 비트가 K> 640을 만족할 때, base graph의 처음 10 개의 열은 정보 비트에 대응하고; 정보 비트가 560 <K <= 640을 만족할 때, base graph의 처음 9 개의 열은 정보 비트에 대응하고, 정보 비트가 192 <K <= 560을 만족할 때, base graph의 처음 8 개의 열은 정보 비트에 대응한다. 정보 비트가 40 <K <= 192를 만족할 때, base graph의 처음 6 개의 열은 정보 비트에 대응한다.

5G LDPC 설계에서, 2 개의 고정base graph가 40 ~ 8448의 정보 비트 길이를 지원할 수 있도록 하기 위해, base graph의 각각의 "1"에 대응하는 서브 순환 매트릭스를 상이한 사이즈의 서브 순환 매트릭스로 확장하는 방법를 사용한다. 즉, 서브 순환 매트릭스의 사이즈 Z는 다른 값을 지원할 수 있다. 3GPP에 의해 지원될 필요가 있는 서브 순환 매트릭스의 치수는

이며, 그 값은 구체적으로 도 6에 도시된 바와 같다. 도 6에 도시된 바와 같이 테이블에서 각각의 Z는 LDPC의 하나의 체크 매트릭스에 대응하고, 알 수 있는 바와 같이, 5G LDPC 코드의 설계는 많은 체크 매트릭스를 설계할 필요가 있다. 순환 계수 매트릭스가 각 Z에 대해 설계되면, 저장하기가 쉽지 않고 작업량이 크다. 따라서, 다양한 코드 레이트 및 다양한 정보 비트 길이를 지원하고 낮은 저장 복잡도를 갖는 LDPC 코드의 순환 계수를 설계하는 적절한 방법을 찾는 것은 매우 어렵다. 하나의 방법은 복수의 Z에 대해 동일한 순환 계수를 사용하는 것이지만, 종종 우수한 성능을 얻는 것이 어렵다. 순환 계수 설계는 5G LDPC 코드 설계에 큰 도전을 제기한다.

본 출원의 실시예에 의해 제공되는 LDPC 인코딩 방법의 상세한 설명은 아래에 제공된다.

본 출원의 실시예에 의해 제공되는 LDPC 인코딩 방법은 다음의 동작을 포함한다.

동작 (1) : 밀도에 기초하여 진화된 P-EXIT Chart의 디코딩 임계 값(코드 길이가 무한할 때 가장 낮은 디코딩 임계 값, 즉 원하는 최저 SNR 값임)을 취함으로써 실제 시뮬레이션 성능과 조합하여 base graph를 결정한다.

동작 (2) : 순환 계수 지수 매트릭스를 구성하는데, 여기서 순환 계수의 각각의 값은 하나의 서브 매트릭스의 순환 계수를 나타내고, 전술 한

의 계수 i는 지수 위치에 있으므로, 여기서 매트릭스는 순환 계수 지수 매트릭스로 지칭되며, 이는 exponent matrix.로 지칭될 수도 있다.

동작 (2)는 아래의 단계 1 내지 단계 4 단계를 포함한다.

단계 1 : 지원될 서브 순환 매트릭스의 차원 (Z)의 집합을 복수의 서브집합로 분할한다.

를 예로 들어, 복수의 서브집합은 다음 방식 중 하나에 의해 결정될 수 있다.

제 1 방식 : 예를 들어 a = 2 일 때

가 서브집합인 경우 Z에 따라 8 개의 서브집합으로 나뉘어진다. 여기서 8 개의 서브집합은 실제로 도 6의 8 열에 해당한다. a = 2 인 경우, 제 1 집합은 각각도 6의 대응하는 제 1 열의 값이다

제 2 방식 ： j에 따라 분류하며, 여기서 j의 각 값에 대해

는 하나의 서브집합을 구성한다. j는 정확히 8 개의 값을 가지므로, j는 또한 8 개의 서브집합에 해당한다. 예를 들어, j가 0 인 경우, 이는 도 6의 첫 번째 행의 8 개의 값에 대응한다.

제 3 방식 ： Z의 사이즈에 따라 분류하며, 여기서 Kb * Z는 정보 비트의 길이이고, Kb는base graph에서 정보 비트의 열의 수이며 정보 비트의 수 K와는 상이한다. 더 큰 base graph의 경우 kb = 22, 더 작은 base graph의 경우 kb = 10이므로 Z는 사이즈로 분류되므로 정보 비트 길이 K의 사이즈에 따라 분류하는 것과 같다. 예를 들면 다음과 같다. [2:1:15], [16:2:30], [32:4:64], [72:8:128], [144:16:192], [208:16: 256], [288: 32:320], [352:32:384]. 이러한 분류 방법은 실제로 정보 비트 길이에 따라 분할하는 것이다. 정보 비트 길이 K는 비트를 단위로 하고, K / kb = Z의 추정된 값에 따라 분할될 때, 하나의 예는 2의 정수 제곱에 따르며, Z가 더 작을 때 세그먼트가 더 조밀하고 Z가 더 클 때 세그먼트가 더 희박하다.

단계 2 ：예를 들어, 대수와 랜덤을 결합하는 방법을 사용하여 각각의 서브집합에 대한 순환 계수 지수 매트릭스를 생성한다. 여기서 랜덤 방법은 예를 들어 지수 매트릭스를 무작위로 생성한 후 후속 방법으로 최적을 선택하는 것이다. 대수법은 예를 들어 처음에 큰 지수 매트릭스를 구성한 다음 랜덤 masked matrix을 사용하여 지수 매트릭스를 얻는 것이다. 따라서 8 개의 서브집합에는 8 개의 주기적 계수 지수 매트릭스가 필요한다.

단계 3 ： 단계 2에서 결정된 순환 계수 지수 매트릭스에 따라 언급된 8개의 서브집합（집합 각각은 하나의 순환 계수 지수 매트릭스에 대응함） 내의 각 Z 및 일부의 집합 외부의 Z 요소에 대해 각각의 Z에 대응하는 순환 계수를 결정한다. 본 출원의 실시예에서 서브집합 외부의 Z 요소가 서브집합 내의 요소 외에 고려되기 때문에, 계수 지수 매트릭스는 더 나은 적용성을 갖는다. 첫째, 서브집합 내의 Z 요소는 종종 더 큰 간격을 갖기 때문에 1 비트 입도를 달성할 수 없다. 서브집합 외부의 Z 요소가 순환 계수 설계에 참여하기 위해 고려될 때, 상이한 Z 성능에 대한 계수 지수 매트릭스의 견고성이 증가될 수 있고, 다른 하나의 이점으로서 기술 상 상이한 집합에 대해 동일한 계수 지수 매트릭스를 구성하여 따라서 저장 양과 하드웨어 설계 복잡성을 더욱 낮 출 수 있다. 여기서, 각각의 서브집합은 하나의 지수 매트릭스를 생성하는데, 이는 실제로 서브집합에서 가장 큰 Z에 따라 생성되는 반면, 서브집합에서 각각의 특정 Z의 계수는 이 최대 Z에 의해 생성된 지수 매트릭스의 함수이다. 순환 계수는 서브집합의 모든 Z의 순환 계수가 우수한 성능을 갖도록 설계되어야 이 서브집합에 대응하는 지수 매트릭스가 합격이다.

순환 계수 지수 매트릭스에 따라 각각의 Z에 대응하는 순환 계수를 결정하는 방법의 예는 다음과 같다 : 순환 계수 P_i,j는 다음의 함수를 사용하여 계산될 수 있다 :

여기서, V_i,j는 계수 지수 매트릭스의 (i,j) 번째 요소에 대응하는 순환 계수이고, 함수

는 다음과 같이 정의된다.

단계 4 ： 예를 들어, 코드 워드의 링 분포 및 최소 거리 추정을 기본 측정 정도로 취함으로써, 각각의 서브집합에서 모든 Z에 대해 단계 2에서 결정된 집합 레벨의 순환 계수 지수 매트릭스의 품질을 판단한다. 기본 측정 정도로서 링 번호와 최소 거리가 클수록 코드 워드의 성능이 향상된다. 집합 레벨에서 순환 계수 지수 매트릭스의 성능이 나쁜 경우 프로세스는 단계 2로 돌아간다. 여기서, 링 분포는 링 길이의 분포이며, 예를 들어 직사각형의 링 길이는 4이다. 클수록 더 낫다. 링이 형성되지 않는다는 사실은 그래프가 닫히지 않았 이를 그래프 이론에서 트리라고 한다. 최소 거리는 두 코드 워드 사이의 최소 차이이며, 차이가 적을수록 쉽게 구별되지 않으므로 코드 워드 성능이 떨어진다. 따라서, 인코딩된 코드 워드의 성능은 최소 거리가 클 때만 양호하므로, 검색된 지수 매트릭스가 더 우수하다는 것을 의미하고, 그렇지 않으면 지수 매트릭스를 사용해서는 안된다는 것을 의미한다.

동작 (3) : 동작 (2)에서 결정된 순환 계수 지수 매트릭스에 따라 대응하는 서브 순환 매트릭스로서 각각의 순환 계수를 확장하여 최종적으로 LDPC 코드의 체크 매트릭스 H를 얻는다.

매트릭스 H는 42 개의 행과 52 개의 열을 갖는 서브 순환 매트릭스로 구성된다. 각 서브 순환 매트릭스는 "0" 또는 "1"로 대체되어 base graph를 얻고, 각 base graph의 각 요소 "1"은 서브 순환 매트릭스로 대체되어 매트릭스 H를 얻는다. 어느 서브 순환 매트릭스로 base graph에서의 "1"을 대체할지가 서브매트릭스의 순환 계수를 설계하는 것이다. 모든 순환 계수는 하나의 매트릭스에 배치되어 순환 계수 지수 매트릭스를 얻는다.

동작 (4) : 체크 매트릭스 H를 사용하여 LDPC 인코딩을 완료하는데, 여기서 순환 계수 및 Z가 알려질 때 각각의 서브 순환 매트릭스가 직접 얻어지고, 이에 의해 전체 매트릭스 H를 얻는다.

특정 실시예가 예시하기 위해 아래에 제공된다.

5G LDPC 설계에 의해 사용된 base graph # 2는 42 개의 행 및 52 개의 열을 가지며, 현재 결정된 base graph는 도 7에 도시된 바와 같다. 42 개의 행은 체크 노드에 대응하고 52 개의 열은 가변 노드에 대응한다. 전술한 base graph에서 정보 비트 Kb가 10 미만인 경우, 예를 들어 Kb = 9 인 경우, base graph의 10 번째 열은 직접 삭제된다. kb = 6이면 base graph의 7-10 번째 열이 삭제되고 행은 변경되지 않는다.

도 7에 도시된 바와 같은 base graph에 따르면,도 6에 도시된 바와 같이 순환 매트릭스의 사이즈 Z의 집합은 a에 따라 분류된다. 즉, 도 6의 열에 따라 나누어지며, a는 8개의 다른 값을 가지며, 따라서 8 개의 다른 Z 집합가 얻어진다. 예를 들어, a = 2에 해당하는 Z 집합은 Set1 = {2, 4, 8, 16, 32, 64, 128, 256}이고 a = 3에 해당하는 Z 집합은 Set2 = {3, 6, 12이다. 도 24, 48, 96, 192, 384}에서, a = 5에 대응하는 Z 집합은 Set3 = {5, 10, 20, 40, 80, 160, 320}이고, a = 7에 대응하는 Z 집합은 Set4 = { 7, 14, 28, 56, 112, 224}에서 a = 9에 해당하는 Z 집합은 Set5 = {9, 18, 36, 72, 144, 288}이고, a = 11에 해당하는 Z 집합은 Set6 = { 도 11, 22, 44, 88, 176, 352}에서, a = 13에 대응하는 Z 집합은 Set7 = {13, 26, 52, 104, 208}이고, a = 15에 대응하는 Z 집합은 Set8 = {15 , 30, 60, 120, 240}이다.

각각의 Z 집합에 대해, 위 동작 (2)의 상기 방법의 6개 집합 레벨의 순환 계수 지수 매트릭스 PCMi를 결정한다. i=1,2,3,..6각각은 Seti i=1,2,3,..6에 대응하는 순환 계수 지수 매트릭스이다. 여기서, a = 2 인 경우, Set1에 대응하는 순환 계수 지수 매트릭스 PCM1은 구체적으로 도 8에 도시된 바와 같고, a = 3 인 경우, Set2에 대응하는 순환 계수 지수 매트릭스 PCM2는 구체적으로도 9에 도시된 바와 같으며, 여기서 도 9에 도시된 매트릭스는 5G 표준에서의 체크 매트릭스이고, 세부 사항은 관련 문서를 참조할 수 있다. a = 5 인 경우, Set3에 대응하는 순환 계수 지수 매트릭스 PCM3은 구체적으로도 10에 도시된 바와 같고, a = 7 인 경우, Set4에 대응하는 순환 계수 지수 매트릭스 PCM4는 구체적으로 도 11에 도시된 바와 같다. a = 9 인 경우, Set5에 대응하는 순환 계수 지수 매트릭스 PCM5는 구체적으로도 12에 도시된 바와 같다. a = 11 인 경우, Set6에 대응하는 순환 계수 지수 매트릭스 PCM6은 구체적으로 도 13에 도시된 바와 같다.

동작 (2)에서 설명된 바와 같이, 순환 계수 지수 매트릭스가 집합을 위해 설계될 때, 매트릭스는 집합의 계수에 따를뿐만 아니라 집합 외부의 계수에 따라 최적화된다.

예로서 Set2 (a = 3)에 대응하는 PCM2를 취함으로써, Set1의 일부 Z (a = 2)가 설계에서 고려되므로, Set1의 일부 Z (a = 2)도 Set2 (a = 3)의 PCM2 매트릭스를 사용할 때 우수한 성능을 갖게 된다. Set1 (a = 2)에서 Z = 128 인 경우, 코드 레이트는 1/5이고 PCM2에 대응하는 체크 매트릭스가 사용되는 경우, 그 girth 분포는 도 14에 도시된 바와 같이, 6 링과 8 링 때문에 성능은 우수하다.

도 8 내지도 13에 도시된 base graph에 따라 LDPC 성능을 설계하는 실시예는 도 15에 도시되어 있고, 알 수 있는 바와 같이, 본 출원의 실시예에서base graph에 대응하는 LDPC 코드 성능이 더 우수하다.

본 출원의 실시예에서, 방법은 다음을 더 포함한다는 것이 특히 지적될 것이다.

상기 순환 계수 지수 매트릭스를 업데이트하는 단계; 및 업데이트된 순환 계수 지수 매트릭스를 사용하여 상기 서브 순환 매트릭스를 업데이트하는 단계가 포함된다.

본 출원의 실시예에서, 행 및 열 치환은 설계된 체크 매트릭스 H에 대해 추가로 수행될 수 있으며, 행 및 열 치환은 통상의 행 및 열 치환 이외 행 및 열 치환은 행 및 열의 요소의 일부에 수행된 치환을 포함한다. 도 5에서 매트릭스 B로 도시된 이중 대각 매트릭스 및 매트릭스 E로 도시된 하부 삼각형 구조를 예로서, 이중 대각선 각도 및 하부 삼각 구조는 치환이 수행될 때 변경되지 않은 채로 있을 수 있지만, 다른 요소들은 행과 열에서 치환된다. 계수 지수 매트릭스의 관점에서, 그러한 치환은 지수 매트릭스의 다른 행과 열 사이의 교환 일 수 있거나, 지수의 행으로 표시되는 행 서브 순환 매트릭스 내부의 행 또는 열의 교환일 수 있다. 예를 들어, 서브 순환 매트릭스의 첫 번째 행은 서브 순환 매트릭스의 마지막 행으로 치환되므로 지수 매트릭스의 숫자 값에 대해 원래 계수 값에 특정 숫자 값을 가산한 값이다.

요약하면, 도 16을 참조하면, 본 출원의 실시예에 의해 제공되는 인코딩 방법은 다음을 포함한다 :

S101 : 저밀도 패리티 체크 코드(LDPC) 매트릭스의 베이스 그래프(base graph)를 결정하고, 순환 계수 지수 매트릭스를 구성한다.

S102 : 상기 순환 계수 지수 매트릭스에 따라 서브 순환 매트릭스를 결정한다.

S103 : 상기 서브 순환 매트릭스 및 상기 base graph에 따라 LDPC 인코딩을 수행한다.

이 방법에서, 저밀도 패리티 체크 코드(LDPC) 매트릭스의 베이스 그래프(base graph)를 결정하고, 또한 순환 계수 지수 매트릭스를 구성하고, 상기 순환 계수 지수 매트릭스에 따라 서브 순환 매트릭스를 결정하고, 상기 서브 순환 매트릭스 및 상기 base graph에 따라 LDPC 인코딩을 수행한다. 따라서 LDPC 인코딩 성능을 향상시켜 5G 시스템에 적합한다.

단계 1 : 지원될 서브 순환 매트릭스의 차원 Z의 집합을 복수의 서브집합으로 분할한다.

단계 2 ：각각의 서브집합에 대해 순환 계수 지수 매트릭스를 생성한다.

단계 3 ：상기 순환 계수 지수 매트릭스에 따라 복수의 서브집합의 Z에 대응하는 순환 계수를 결정한다.

단계 4 ：각각의 Z에 대해 결정된 순환 계수 지수 매트릭스의 성능이 미리 설정된 조건을 만족하는지 여부를 검출하고, 만족하면 종료하고, 만족하지 않으면 단계 2를 다시 수행한다.

선택적으로,

이다. 상기 단계 1은 다음 방식 중 하나로 수행되며,

제 1 방식 ：a의 값에 따라 Z를 8 개의 서브집합으로 분할한다.

제 2 방식 ： j의 값에 따라 Z를 8 개의 서브집합으로 분할한다.

제 3 방식 ： 정보 비트의 길이에 따라Z를 8 개의 서브집합으로 분할한다.

선택적으로, 상기 상기 단계 3은, 각각의 Z에 대응하는 순환 계수P_i,j를 다음의 공식에 의해 결정한다 ：

선택적으로, 상기 서브 순환 매트릭스 및 상기 base graph에 따라 LDPC 인코딩을 수행하는 것은,

상기 체크 매트릭스를 사용하여 LDPC 인코딩을 수행한다.

선택적으로, 상기 체크 매트릭스를 결정한 후, 이 방법에서 또한, 체크 매트릭스에 대해 행 및 열 치환을 수행하고

전술한 방법에 대응하고, 도 17을 참조하면, 본 출원의 실시예에 따른 인코딩 장치는

저밀도 패리티 체크 코드(LDPC) 매트릭스의 베이스 그래프(base graph)를 결정하고, 순환 계수 지수 매트릭스를 구성하도록 구성된 제 1 유닛 (11);

상기 순환 계수 지수 매트릭스에 따라 서브 순환 매트릭스를 결정하도록 구성된 제 2 유닛 (12); 및

상기 서브 순환 매트릭스 및 상기 base graph에 따라 LDPC 인코딩을 수행하도록 구성된 제 3 유닛 (13)을 포함한다.

단계 1지원될 서브 순환 매트릭스의 차원 Z의 집합을 복수의 서브집합으로 분할하고,

단계 2 ：각각의 서브집합에 대해 순환 계수 지수 매트릭스를 생성하고,

단계 3 ：상기 순환 계수 지수 매트릭스에 따라 복수의 서브집합의 Z에 대응하는 순환 계수를 결정하고,

선택적으로,

제 3 방식 ： 정보 비트의 길이에 따라 Z를 8 개의 서브집합으로 분할한다.

선택적으로, 상기 상기 단계 3은, 각각의 Z에 대응하는 순환 계수 P_i,j를 다음의 공식에 의해 결정한다.

선택적으로, 상기 제 3 유닛은 구체적으로,

상기 체크 매트릭스를 사용하여 LDPC 인코딩을 수행한다.

본 출원의 실시예에 의해 제공되는 다른 일 인코딩 장치는 메모리 및 프로세서를 포함한다. 여기서, 상기 메모리는 프로그램 명령을 저장하도록 구성되고, 상기 프로세서는 상기 메모리에 저장된 프로그램 명령을 호츨 및 획득하고, 획득된 프로그램에 따라 위 임의의 방법을 수행한다.

예를 들어, 도 18을 참조하면, 본 출원의 실시예에 의해 제공되는 다른 인코딩 장치는 메모리 (520)에서 프로그램을 판독하고 다음의 프로세스를 수행하도록 구성된 프로세서 (500)를 포함한다.

상기 프로세서 (500)는 저밀도 패리티 체크 코드(LDPC) 매트릭스의 베이스 그래프(base graph)를 결정하고, 순환 계수 지수 매트릭스를 구성하고,

상기 순환 계수 지수 매트릭스에 따라 서브 순환 매트릭스를 결정하고,

상기 서브 순환 매트릭스 및 상기 base graph에 따라 LDPC 인코딩을 수행한다.

선택적으로, 상기 프로세서 (500)는 순환 계수 지수 매트릭스를 구성하는 경우, 다음을 포함한다.

단계 1: 지원될 서브 순환 매트릭스의 차원 Z의 집합을 복수의 서브집합으로 분할하고,

선택적으로,

이고 상기 프로세서 (500) 상기 단계 1은 다음 방식 중 하나로 수행되며,

선택적으로, 상기 프로세서 (500) 상기 서브 순환 매트릭스 및 상기 base graph에 따라 LDPC 인코딩을 수행하는 경우,

상기 체크 매트릭스를 사용하여 LDPC 인코딩을 수행한다.

선택적으로, 상기 프로세서 (500)는 또한, 상기 체크 매트릭스를 결정한 후, 체크 매트릭스에 대해 행 및 열 치환을 수행하고,

상기 프로세서 (500)는 상기 체크 매트릭스를 사용하여 LDPC 인코딩을 수행하는 것은, 행 및 열 치환된 체크 매트릭스를 사용하여 LDPC 인코딩을 수행한다.

선택적으로, 상기 프로세서 (500)는 상기 체크 매트릭에 대해 행 및 열 치환을 수행하는 경우, 체크 매트릭스 내의 행 및/또는 열 요소의 일부를 업데이트하고, 및/또는, 체크 매트릭스 내의 모든 행 및/또는 열 요소를 업데이트한다.

송수신기 (510)는 프로세서 (500) 의 제어 하에서 데이터를 송수신하도록 구성된다.

여기서, 도 18에서, 버스 아키텍처는 임의의 수량의 서로 접속하는 버스와 브릿지를 포함할 수 있으며, 구체적으로는 프로세서 (500)를 비롯한 하나 혹은 복수의 프로세서 및 메모리 (520) 를 비롯한 메모리의 각 종 회로에 의해 연결된다. 버스 아키텍처는 주변 장치, 전류 차단 장치 및 전력 관리 회로 등과 같은 각 종 다른 회로를 한데다 연결할 수 있다. 이는 본 발명의 분야에서 주지되는 사항이므로서 더 이상 설명하지 않는다. 버스 인터페이스는 인터페이스를 제공한다. 송수신기 (510) 는 복수의 부재일 수 있으며, 즉, 송신기와 수신기를 포함하여, 전송 매질에서 다른 다양한 장치와 통신하는 엘리먼트를 제공한다. 프로세서 (500) 는 버스 아키텍처과 일반 처리에 대한 관리를 담당하며, 메모리 (520)는 프로세서 (500) 가 동작할 때 사용하는 데이터를 기억할 수 있다.

프로세서 (500)는 CPU (Central Processing Unit), ASIC (Application Specific Integrated Circuit), FPGA (Field-Programmable Gate Array) 또는 CPLD (Complex Programmable Logic Device) 일 수 있다.

본 출원의 실시예들에 의해 제공되는 인코딩 장치는 또한 특히 데스크탑 컴퓨터, 휴대용 컴퓨터, 스마트 폰, 태블릿 컴퓨터, 개인 휴대 정보 단말기 (PDA) 등 일 수 있는 컴퓨팅 장치로 간주될 수 있다. 컴퓨팅 장치는 CPU, 메모리, 입 / 출력 장치 등을 포함할 수 있다. 입력 장치는 키보드, 마우스, 터치 스크린 등을 포함할 수 있고, 출력 장치는 액정 디스플레이 (LCD), 음극선 관 (CRT) 등과 같은 디스플레이 장치를 포함할 수 있다.

메모리는 ROM (Read-Only Memory) 및 RAM (Random Access Memory)을 포함하고, 메모리에 저장된 프로그램 명령 및 데이터를 프로세서에 제공할 수 있다. 본 출원의 실시예에서, 메모리는 인코딩 방법의 프로그램을 저장하도록 구성될 수 있다.

프로세서는 메모리에 저장된 프로그램 명령을 호출하고 획득하며, 획득된 프로그램 명령에 따라 전술한 인코딩 방법을 수행하도록 구성된다.

본 출원의 실시예에 의해 제공되는 컴퓨터 저장 매체는 전술한 컴퓨팅 장치에 의해 사용되는 컴퓨터 프로그램 명령을 저장하도록 구성되며, 컴퓨터 프로그램 명령은 전술한 인코딩 방법을 수행하기 위한 프로그램을 포함한다.

컴퓨터 저장 매체는 자기 메모리 (예를 들어, 플로피 디스크, 하드 디스크, 자기 테이프, 자기 광학 디스크 (MO) 등, 광 메모리 (예를 들어, CD, DVD, BD, HVD 등, 반도체 메모리 (예를 들어, ROM, EPROM, EEPROM, 비 휘발성 메모리 (NAND FLASH), 솔리드 스테이트 디스크 (SSD) 등을 포함하지만 이에 제한되지 않는 컴퓨터에 액세스 가능한 임의의 이용 가능한 매체 또는 데이터 저장 장치 일 수 있다.

해당 분야의 통상의 지식을 가진 자라면 본 발명에 따른 실시예는 방법, 시스템 또는 컴퓨터 프로그램 제품으로서 제공될 수 있다는 점은 자명한 것이다. 따라서, 본 발명은 완전 하드웨어적인 실시예, 완전 소프트웨어적인 실시예 또는 소프트웨어 및 하드웨어 결합 실시예의 형식을 채용할 수 있다. 또한, 본 발명은 컴퓨터 실행 가능 프로그램 코드가 포함되는 컴퓨터 사용 가능 저장 매체(디스크 메모리와 광학 메모리 등이 포함되지만 이에 제한되지 않음) 상에서 실행되는 하나 또는 복수의 컴퓨터 프로그램 제품의 형식을 채용할 수 있다.

본 발명은 본 발명에 따른 실시예에 의한 방법, 장치(시스템) 및 컴퓨터 프로그램 제품의 흐름도 및/또는 블록도를 참조하여 설명된다. 컴퓨터 프로그램 지령을 통해 흐름도 및/또는 블록도의 각 절차 및/블록과 흐름도 및/또는 블록도의 절차 및/또는 블록의 결합을 실현할 수 있음을 이해해야 한다. 이러한 컴퓨터 프로그램 지령을 범용 컴퓨터, 전용 컴퓨터, 삽입식 프로세서 또는 기타 프로그래밍 가능한 데이터 처리 장치의 프로세서에 제공하여 하나의 머신을 생성함으로써, 컴퓨터 또는 기타 프로그래밍 가능한 데이터 처리 장치의 프로세서에 의해 실행되는 지령을 통해, 흐름도의 하나 또는 복수의 절차 및/또는 블록도의 하나 또는 복수의 블록에서 지정되는 기능을 구현하기 위한 장치를 생성할 수 있다.

이러한 컴퓨터 프로그램 지령은 또한, 컴퓨터 또는 기타 프로그래밍 가능한 데이터 처리 장치를 특정된 방식으로 작동하도록 가이드하는 컴퓨터 독출 가능한 메모리에 저장됨으로써 해당 컴퓨터 독출 가능한 메모리 내에 저장된 지령을 통해 지령 장치를 포함하는 제조품을 생성할 수 있으며, 해당 지령 장치는 흐름도의 하나 또는 복수의 절차 및/또는 블록도의 하나 또는 복수의 블록에서 지정된 기능을 구현한다.

이러한 컴퓨터 프로그램 지령은 또한, 컴퓨터 또는 기타 프로그래밍 가능한 데이터 처리 장치에 장착함으로써 컴퓨터 또는 기타 프로그래밍 가능한 장치상에서 일련의 조작 단계를 실행하여 컴퓨터적으로 구현되는 처리를 생성할 수 있으며, 따라서 컴퓨터 또는 기타 프로그래밍 가능한 장치상에서 실행되는 지령은 흐름도의 하나 또는 복수의 절차 및/또는 블록도의 하나 또는 복수의 블록에서 지정된 기능을 구현하기 위한 단계를 제공한다.

비록 본 발명의 바람직한 실시예를 설명하였지만, 해당 분야의 통상의 기술자라면 기본적인 창조성 개념만 알게 된다면 이러한 실시예에 대해 다른 변경과 수정을 진행할 수 있다. 따라서, 첨부되는 청구범위는 바람직한 실시예 및 본 발명의 범위에 속하는 모든 변경과 변형을 포함하는 것으로 해석되어야 할 것이다.

Claims

저밀도 패리티 체크 코드(LDPC) 매트릭스의 베이스 그래프(base graph)를 결정하고, 순환 계수 지수 매트릭스를 구성하는 단계;
상기 순환 계수 지수 매트릭스에 따라 서브 순환 매트릭스를 결정하는 단계; 및
상기 서브 순환 매트릭스 및 상기 base graph에 따라 LDPC 인코딩을 수행하는 단계를 포함하는 것을 특징으로 하는 인코딩 방법.
제 1 항에 있어서,
상기 순환 계수 지수 매트릭스를 구성하는 경우,
지원될 서브 순환 매트릭스의 차원 Z의 집합을 복수의 서브집합으로 분할하는 단계 1;
각각의 서브집합에 대해 순환 계수 지수 매트릭스를 생성하는 단계 2;
：상기 순환 계수 지수 매트릭스에 따라 복수의 서브집합의 Z에 대응하는 순환 계수를 결정하는 단계 3; 및
각각의 Z에 대해 결정된 순환 계수 지수 매트릭스의 성능이 미리 설정된 조건을 만족하는지 여부를 검출하고, 만족하면 종료하고, 만족하지 않으면 단계 2를 다시 수행하는 단계 4를 포함하는 것을 특징으로 하는 인코딩 방법.
제 2 항에 있어서,

상기 단계 1은 다음 방식 중 하나로 수행되며,
제 1 방식 ：a의 값에 따라 Z를 복수의 서브집합으로 분할하고,
제 2 방식 ： j의 값에 따라 Z를 복수의 서브집합으로 분할하고,
제 3 방식 ： 정보 비트의 길이에 따라 Z를 복수의 서브집합으로 분할하는 것을 특징으로 하는 인코딩 방법.
제 3 항에 있어서,
상기 상기 단계 3은, 각각의 Z에 대응하는 순환 계수 P_i,j를 다음의 공식에 의해 결정하고,

여기서, V_i,j는 순환 계수 지수 매트릭스의 (i,j) 번째 요소에 대응하는 순환 계수인 것을 특징으로 하는 인코딩 방법.
제 4 항에 있어서,
상기 제 1 방식이 사용될 때, 결정된 순환 계수 지수 매트릭스는 다음 표와 같이 표시되는 것을 특징으로 하는 인코딩 방법.

.
제 4 항에 있어서,
상기 제 1 방식이 사용될 때, 결정된 순환 계수 지수 매트릭스는 다음 표와 같이 표시되는 것을 특징으로 하는 인코딩 방법.

.
제 4 항에 있어서,
상기 제 1 방식이 사용될 때, 결정된 순환 계수 지수 매트릭스는 다음 표와 같이 표시되는 것을 특징으로 하는 인코딩 방법.

.
제 4 항에 있어서,
상기 제 1 방식이 사용될 때, 결정된 순환 계수 지수 매트릭스는 다음 표와 같이 표시되는 것을 특징으로 하는 인코딩 방법.

.
제 4 항에 있어서,
상기 제 1 방식이 사용될 때, 결정된 순환 계수 지수 매트릭스는 다음 표와 같이 표시되는 것을 특징으로 하는 인코딩 방법.

.
제 4 항에 있어서,
상기 제 1 방식이 사용될 때, 결정된 순환 계수 지수 매트릭스는 다음 표와 같이 표시되는 것을 특징으로 하는 인코딩 방법.

.
제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
상기 순환 계수 지수 매트릭스를 업데이트하고,
업데이트된 순환 계수 지수 매트릭스를 사용하여 상기 서브 순환 매트릭스를 업데이트하는 것을 특징으로 하는 인코딩 방법.
제 11 항에 있어서,
상기 업데이트는 적어도 매트릭스 요소의 행 및 열 치환을 포함하는 것을 특징으로 하는 인코딩 방법.
제 1 항에 있어서,
상기 서브 순환 매트릭스 및 상기 base graph에 따라 LDPC 인코딩을 수행하는 경우,
상기 서브 순환 매트릭스 및 상기 base graph에 따라 체크 매트릭스를 결정하고,
상기 체크 매트릭스를 사용하여 LDPC 인코딩을 수행하는 것을 특징으로 하는 인코딩 방법.
제 13 항에 있어서,
상기 체크 매트릭스를 결정한 후, 체크 매트릭스에 대해 행 및 열 치환을 수행하고
상기 체크 매트릭스를 사용하여 LDPC 인코딩을 수행하는 경우, 행 및 열 치환된 체크 매트릭스를 사용하여 LDPC 인코딩을 수행하는 것을 특징으로 하는 인코딩 방법.
제 14 항에 있어서,
상기 체크 매트릭에 대해 행 및 열 치환을 수행하는 경우,
체크 매트릭스 내의 행 및/또는 열 요소의 일부를 업데이트하고, 및/또는, 체크 매트릭스 내의 모든 행 및/또는 열 요소를 업데이트하는 것을 특징으로 하는 인코딩 방법.
프로그램 명령을 저장하도록 구성된 메모리; 및
상기 메모리에 저장된 프로그램 명령을 호출 및 획득하고, 획득된 프로그램 명령에 따라 다음의 프로세스를 수행하도록 구성된 프로세서를 포함하고,
상기 프로세서는, 저밀도 패리티 체크 코드(LDPC) 매트릭스의 베이스 그래프(base graph)를 결정하고, 순환 계수 지수 매트릭스를 구성하고,
상기 순환 계수 지수 매트릭스에 따라 서브 순환 매트릭스를 결정하고,
상기 서브 순환 매트릭스 및 상기 base graph에 따라 LDPC 인코딩을 수행하는 것을 특징으로 하는 인코딩 장치.
제 16 항에 있어서,
상기 순환 계수 지수 매트릭스를 구성하는 것은,
지원될 서브 순환 매트릭스의 차원 Z의 집합을 복수의 서브집합으로 분할하는 단계 1;
각각의 서브집합에 대해 순환 계수 지수 매트릭스를 생성하는 단계 2;
： 상기 순환 계수 지수 매트릭스에 따라 복수의 서브집합의 Z에 대응하는 순환 계수를 결정하는 단계 3; 및
각각의 Z에 대해 결정된 순환 계수 지수 매트릭스의 성능이 미리 설정된 조건을 만족하는지 여부를 검출하고, 만족하면 종료하고, 만족하지 않으면 단계 2를 다시 수행하는 단계 4를 포함하는 것을 특징으로 하는 인코딩 장치.
제 17 항에 있어서,

이고, 상기 단계 1은 다음 방식 중 하나로 수행되며,
제 1 방식 ： a의 값에 따라 Z를 복수의 서브집합으로 분할하고,
제 2 방식 ： j의 값에 따라 Z를 복수의 서브집합으로 분할하고,
제 3 방식 ： 정보 비트의 길이에 따라 Z를 복수의 서브집합으로 분할하는 것을 특징으로 하는 인코딩 장치.
제 18 항에 있어서,
상기 상기 단계 3은, 각각의 Z에 대응하는 순환 계수P_i,j를 다음의 공식에 의해 결정하고,

여기서, V_i,j는 순환 계수 지수 매트릭스의 (i,j) 번째 요소에 대응하는 순환 계수인 것을 특징으로 하는 인코딩 장치.
제 19 항에 있어서,
상기 제 1 방식이 사용될 때, 결정된 순환 계수 지수 매트릭스는 다음 표와 같이 표시되는 것을 특징으로 하는 인코딩 장치.

.
제 19 항에 있어서,
상기 제 1 방식이 사용될 때, 결정된 순환 계수 지수 매트릭스는 다음 표와 같이 표시되는 것을 특징으로 하는 인코딩 장치.

.
제 19 항에 있어서,
상기 제 1 방식이 사용될 때, 결정된 순환 계수 지수 매트릭스는 다음 표와 같이 표시되는 것을 특징으로 하는 인코딩 장치.

.
제 19 항에 있어서,
상기 제 1 방식이 사용될 때, 결정된 순환 계수 지수 매트릭스는 다음 표와 같이 표시되는 것을 특징으로 하는 인코딩 장치.

.
제 19 항에 있어서,
상기 제 1 방식이 사용될 때, 결정된 순환 계수 지수 매트릭스는 다음 표와 같이 표시되는 것을 특징으로 하는 인코딩 장치.

.
제 19 항에 있어서,
상기 제 1 방식이 사용될 때, 결정된 순환 계수 지수 매트릭스는 다음 표와 같이 표시되는 것을 특징으로 하는 인코딩 장치.

.
제 16 항 내지 제 25 항 중 어느 한 항에 있어서,
상기 순환 계수 지수 매트릭스를 업데이트하고,
업데이트된 순환 계수 지수 매트릭스를 사용하여 상기 서브 순환 매트릭스를 업데이트하는 것을 특징으로 하는 인코딩 장치.
제 26 항에 있어서,
상기 업데이트는 적어도 매트릭스 요소의 행 및 열 치환을 포함하는 것을 특징으로 하는 인코딩 장치.
제 16 항에 있어서,
상기 서브 순환 매트릭스 및 상기 base graph에 따라 LDPC 인코딩을 수행하는 것은,
상기 서브 순환 매트릭스 및 상기 base graph에 따라 체크 매트릭스를 결정하고,
상기 체크 매트릭스를 사용하여 LDPC 인코딩을 수행하는 것을 포함하는 것을 특징으로 하는 인코딩 장치.
제 28 항에 있어서,
상기 체크 매트릭스를 결정한 후, 체크 매트릭스에 대해 행 및 열 치환을 수행하고,
상기 체크 매트릭스를 사용하여 LDPC 인코딩을 수행하는 것은, 행 및 열 치환된 체크 매트릭스를 사용하여 LDPC 인코딩을 수행하는 것을 포함하는 것을 특징으로 하는 인코딩 장치.
제 29 항에 있어서,
상기 체크 매트릭에 대해 행 및 열 치환을 수행하는 경우,
체크 매트릭스 내의 행 및/또는 열 요소의 일부를 업데이트하고, 및/또는, 체크 매트릭스 내의 모든 행 및/또는 열 요소를 업데이트하는 것을 특징으로 하는 인코딩 장치.
저밀도 패리티 체크 코드(LDPC) 매트릭스의 베이스 그래프(base graph)를 결정하고, 순환 계수 지수 매트릭스를 구성하도록 구성된 제 1 유닛;
상기 순환 계수 지수 매트릭스에 따라 서브 순환 매트릭스를 결정하도록 구성된 제 2 유닛; 및
상기 서브 순환 매트릭스 및 상기 base graph에 따라 LDPC 인코딩을 수행하도록 구성된 제 3 유닛을 포함하는 것을 특징으로 하는 인코딩 장치.
컴퓨터 저장 매체에 있어서, 상기 컴퓨터 저장 매체는 컴퓨터로 하여금 제 1 항 내지 제 15 항 중 어느 한 항의 방법을 수행하도록 구성된 컴퓨터 실행 가능 명령을 저장하는 컴퓨터 저장 매체.