TWI679854B - 一種編碼方法及裝置、電腦存儲介質 - Google Patents

一種編碼方法及裝置、電腦存儲介質 Download PDF

Info

Publication number
TWI679854B
TWI679854B TW107121665A TW107121665A TWI679854B TW I679854 B TWI679854 B TW I679854B TW 107121665 A TW107121665 A TW 107121665A TW 107121665 A TW107121665 A TW 107121665A TW I679854 B TWI679854 B TW I679854B
Authority
TW
Taiwan
Prior art keywords
matrix
cyclic coefficient
coefficient index
cyclic
sub
Prior art date
Application number
TW107121665A
Other languages
English (en)
Other versions
TW201906328A (zh
Inventor
王加慶
Jiaqing Wang
穆錫金
Xijin MU
張荻
Di Zhang
白寶明
Baoming BAI
孫韶輝
Shaohui Sun
Original Assignee
大陸商電信科學技術研究院有限公司
China Academy Of Telecommunications Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商電信科學技術研究院有限公司, China Academy Of Telecommunications Technology filed Critical 大陸商電信科學技術研究院有限公司
Publication of TW201906328A publication Critical patent/TW201906328A/zh
Application granted granted Critical
Publication of TWI679854B publication Critical patent/TWI679854B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Secondary Cells (AREA)
  • Lubricants (AREA)
  • Battery Electrode And Active Subsutance (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)

Abstract

本發明公開了一種編碼方法及裝置、電腦存儲介質，用以提高LDPC編碼性能，從而適用於5G系統。本發明實施例提供的一種編碼方法，包括：確定低密度同位碼LDPC矩陣的基礎圖base graph，並構造循環係數指數矩陣；根據該循環係數指數矩陣，確定子循環矩陣；根據該子循環矩陣以及該base graph，進行LDPC編碼。

Description

一種編碼方法及裝置、電腦存儲介質
本發明屬於通信技術領域，尤其是關於一種編碼方法及裝置、電腦存儲介質。
當前第三代合作夥伴計畫(3GPP)提出需要針對5G中移動寬頻增強(eMBB)場景，給出低密度同位碼(Low Density Parity Check Code，LDPC)通道編碼設計。
LDPC碼是通過校驗矩陣定義的一類線性碼，為使解碼可行，在碼長較長時需要校驗矩陣滿足稀疏性，即校驗矩陣中1的密度比較低，也就是要求校驗矩陣中1的個數遠小於0的個數，並且碼長越長，密度就要越低。
但是，現有技術中沒有給出適用於5G系統的LDPC的編碼方案。
本發明實施例提供了一種編碼方法及裝置、電腦存儲介質，用以提高LDPC編碼性能，從而適用於5G系統。
本發明實施例提供的一種編碼方法，包括：確定低密度同位碼LDPC矩陣的基礎圖base graph，並構造循環係數指數矩陣；根據該循環係數指數矩陣，確定子循環矩陣；根據該子循環矩陣以及該base graph，進行LDPC編碼。
通過該方法，確定低密度同位碼LDPC矩陣的基礎圖base graph，並構造循環係數指數矩陣，根據該循環係數指數矩陣，確定子循環矩陣，根據該子循環矩陣以及該base graph，進行LDPC編碼，從而提高了LDPC編碼性能，適用於5G系統。
可選地，該構造循環係數指數矩陣，具體包括：步驟一：將需要支援的子循環矩陣的維數Z的集合劃分為多個子集；步驟二：針對每個該子集，生成一套循環係數指數矩陣；步驟三：根據該循環係數指數矩陣，確定多個子集的Z所對應的循環係數；步驟四：對每個Z，檢測所確定的循環係數指數矩陣的性能是否滿足預設條件，如果是，則結束，否則，重新執行步驟二。
可選地，Z=a×2j；採用下列方式之一執行該步驟一：方式一：根據a的取值，將Z分成多個子集；方式二：根據j的取值，將Z分成多個子集；方式三：根據資訊位元的長度，將Z分成多個子集。
可選地，該步驟三具體包括：採用如下公式確定每個Z所對應的循環係數Pi,j：
Figure TWI679854B_D0001
其中，Vi,j是循環係數指數矩陣的第(i,j)個元素對應的循環係數。
可選地，當採用該方式一時，確定的循環係數指數矩陣如下表所示： 可選地，當採用該方式一時，確定的循環係數指數矩陣如下表所示： 可選地，當採用該方式一時，確定的循環係數指數矩陣如下表所示： 可選地，當採用該方式一時，確定的循環係數指數矩陣如下表所示： 可選地，當採用該方式一時，確定的循環係數指數矩陣如下表所示： 可選地，當採用該方式一時，確定的循環係數指數矩陣如下表所示：
可選地，該方法還包括：對該循環係數指數矩陣進行更新；利用更新後的循環係數指數矩陣，更新該子循環矩陣。
可選地，該更新至少包括矩陣元素的行列置換。
可選地，根據該子循環矩陣以及該base graph，進行LDPC編碼，具體包括：根據該子循環矩陣以及該base graph，確定校驗矩陣；利用該校驗矩陣，進行LDPC編碼。
可選地，確定校驗矩陣之後，該方法還包括：對校驗矩陣進行行列置換；利用該校驗矩陣，進行LDPC編碼，具體包括：利用行列置換後的校驗矩陣，進行LDPC編碼。
可選地，對該校驗矩陣進行行列置換，具體包括： 對校驗矩陣中的部分行和/或列元素進行更新，和/或，對校驗矩陣中的全部行和/或列元素進行更新。
本發明實施例提供的一種編碼裝置，包括：第一單元，用於確定低密度同位碼LDPC矩陣的基礎圖base graph，並構造循環係數指數矩陣；第二單元，用於根據該循環係數指數矩陣，確定子循環矩陣；第三單元，用於根據該子循環矩陣以及該base graph，進行LDPC編碼。
可選地，該第一單元構造循環係數指數矩陣，具體包括：步驟一：將需要支援的子循環矩陣的維數Z的集合劃分為多個子集；步驟二：針對每個該子集，生成一套循環係數指數矩陣；步驟三：根據該循環係數指數矩陣，確定多個子集的Z所對應的循環係數；步驟四：對每個Z，檢測所確定的循環係數指數矩陣的性能是否滿足預設條件，如果是，則結束，否則，重新執行步驟二。
可選地，Z=a×2j；該第一單元採用下列方式之一執行該步驟一：方式一：根據a的取值，將Z分成多個子集；方式二：根據j的取值，將Z分成多個子集；方式三：根據資訊位元的長度，將Z分成多個子集。
可選地，該步驟三具體包括：採用如下公式確定每個Z所對應的循環係數Pi,j：
Figure TWI679854B_D0008
其中，Vi,j是循環係數指數矩陣的第(i,j)個元素對應的循環係數。
可選地，當採用該方式一時，確定的循環係數指數矩陣如下表所示： 可選地，當採用該方式一時，確定的循環係數指數矩陣如下表所示： 可選地，當採用該方式一時，確定的循環係數指數矩陣如下表所示： 可選地，當採用該方式一時，確定的循環係數指數矩陣如下表所示： 可選地，當採用該方式一時，確定的循環係數指數矩陣如下表所示： 可選地，當採用該方式一時，確定的循環係數指數矩陣如下表所示：
可選地，該第二單元還用於：對該循環係數指數矩陣進行更新；利用更新後的循環係數指數矩陣，更新該子循環矩陣。
可選地，該更新至少包括矩陣元素的行列置換。
可選地，該第三單元具體用於：根據該子循環矩陣以及該base graph，確定校驗矩陣；利用該校驗矩陣，進行LDPC編碼。
可選地，該第三單元還用於：確定校驗矩陣之後，對校驗矩陣進行行列置換；該第三單元利用該校驗矩陣，進行LDPC編碼，具體包括：利用行列置換後的校驗矩陣，進行LDPC編碼。
可選地，該第三單元對該校驗矩陣進行行列置換，具體包括：對校驗矩陣中的部分行和/或列元素進行更新，和/或，對校驗矩陣中的全部行和/或列元素進行更新。
本發明實施例提供的另一種編碼裝置，其包括記憶體和處理器，其中，該記憶體用於存儲程式指令，該處理器用於調用該記憶體中存儲的程式指令，按照獲得的程式執行上述任一種方法。
本發明實施例提供的一種電腦存儲介質，該電腦可讀存儲介質存儲有電腦可執行指令，該電腦可執行指令用於使該電腦執行上述任一種方法。
S101~S103‧‧‧步驟
12‧‧‧第一單元
12‧‧‧第二單元
13‧‧‧第三單元
500‧‧‧處理器
520‧‧‧記憶體
510‧‧‧收發機
為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是 本發明的一些實施例，對於本領域的普通技術人員來講，在不付出進步性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
圖1為本發明實施例提供的Base matrix的結構示意圖；圖2本發明實施例提供的矩陣P的結構示意圖；圖3本發明實施例提供的當z=8時的循環置換矩陣的結構示意圖；圖4本發明實施例提供的Base graph與循環係數矩陣(z=8)的結構示意圖；圖5本發明實施例提供的支援冗餘遞增的LDPC校驗矩陣的結構示意圖；圖6本發明實施例提供的5G LDPC要求支援的循環矩陣大小Z的集合的示意圖；圖7為本發明實施例提供的Base graph#2的結構示意圖；圖8為本發明實施例提供的第一種循環係數指數矩陣的結構示意圖；圖9為本發明實施例提供的第二種循環係數指數矩陣的結構示意圖；圖10為本發明實施例提供的第三種循環係數指數矩陣的結構示意圖；圖11為本發明實施例提供的第四種循環係數指數矩陣的結構示意圖；圖12為本發明實施例提供的第五種循環係數指數矩陣的結構示意圖；圖13為本發明實施例提供的第六種循環係數指數矩陣的結構示意圖；圖14為本發明實施例提供的Z=128時採用PCM2(a=3)R=1/5對應的校驗矩陣的其girth分佈示意圖；圖15為本發明實施例提供的LDPC循環係數性能的示意圖；圖16為本發明實施例提供的一種編碼方法的流程示意圖； 圖17為本發明實施例提供的一種編碼裝置的結構示意圖；圖18為本發明實施例提供的另一種編碼裝置的結構示意圖。
本發明實施例提供了一種編碼方法及裝置、電腦存儲介質，用以提高LDPC編碼性能，從而適用於5G系統。
本發明實施例提供的技術方案，給出針對eMMB場景的資料通道採用LDPC編碼替代原長期演進(long term evolution，LTE)系統採用的turbo編碼，即給出適用於5G系統的LDPC編碼方案。
5G的LDPC碼設計要求採用準循環LDPC碼，其校驗矩陣H可以表示為如下形式：
Figure TWI679854B_D0015
其中， A i,j 是z×z循環置換矩陣。
對於準循環LDPC碼有多種構造方法，例如，首先構造一個大小為ρ×c的基矩陣(Base matrix)，該矩陣的元素非0即1，如圖1所示。然後對該基矩陣B的每個1元素擴展為一個z×z循環置換矩陣(Circular Permutation Matrix，CPM)，基矩陣的0元素則擴展為一個z×z的全0矩陣，Base matrix B在後來的基於原模圖的LDPC構造方式中被稱為基礎圖(base graph，BG)。用P i 表示每個z×z循環置換矩陣，其中矩陣P就是單位陣循環向右移動一位得到的矩陣，如圖2所示，而i是循環移位標號，即子矩陣的循環係數。圖3給出了一個循環置換矩陣P i (子分組大小為8×8，即z=8) 的實例。
因此，每個循環置換矩陣P i 實際上為單位陣I循環右移i次數，循環置換矩陣循環移位標號i滿足0
Figure TWI679854B_D0016
i<z,i
Figure TWI679854B_D0017
。
上面所述的循環移位的標號i又稱為LDPC校驗矩陣的循環移位係數(shifting coefficients)。事實上，循環移位係數，即為子循環矩陣第一行1所處的列的index(標號從0開始，index=列數-1)。將base graph中的每個1用所對應的子循環矩陣的循環移位係數替換，將base graph中每個0用-1替換，由於每個循環移位標號i是以矩陣指數的形式呈現，所以由此得到的係數矩陣又稱為循環係數指數矩陣(shifting coefficients exponent matrix，SEM)。圖4表示循環係數指數矩陣的一個例子。其中，BG為3行6列的Base graph，base graph中每個元素對應大小為8行8列的一個子循環矩陣，利用每個子循環矩陣的循環移位係數替換base graph，其中0用-1替換得到循環係數指數矩陣。
上面描述的準循環LDPC碼對應的子循環矩陣(CM)，列重可以大於1，例如列重為2或者更大的值，此時子循環矩陣不再是一個循環置換陣(CPM)。
5G的LDPC碼設計要求必須支持IR(Incremental redundancy)-HARQ，故可以採用遞增冗餘的方法構造針對5G場景的LDPC碼，即首先構造一個高碼率的LDPC碼，然後採用遞增冗餘的方式產生更多的校驗位元，進而得到低碼率的LDPC碼，基於遞增冗餘方法構造的LDPC碼具有性能優異、碼長、碼率覆蓋範圍廣、複用度高、易於硬體實現、可以直接用校驗矩陣進行編碼等優點。具體結構的一個實例如圖5所示。其 中B是雙對角或者準雙對角矩陣，C是0矩陣，E是下三角擴展矩陣。LDPC校驗矩陣設計主要取決於A、D、E1的設計。
LDPC性能取決於兩個最重要的因素，一個是base matrix的設計，另一個為採取何種方式將base matrix中每個非零元素擴展成的一個z×z循環置換矩陣。這兩個因素對LDPC性能起到了決定性的作用，base matrix與擴展的子循環置換矩陣的不恰當設計會極大惡化LDPC碼性能。
綜上所述，5G設計中LDPC校驗矩陣正在設計中，由於5G要求支援flexible LDPC，以eMBB資料通道為例，3GPP要求通過兩個base graph擴展得到的最多兩個LDPC校驗矩陣支持最高8/9碼率，最低1/5，資訊位元最長為8448bits最短40bits；所述的兩個base graph，大的base graph為46x68列，其中前22列對應資訊位元，最低碼率為1/3；而小的base graph大小為42x52列，最低碼率為1/5。與大的base graph不同，小的base graph為了提高並解碼行度，降低解碼時延，3GPP目前的結論是當資訊位元K>640時，base graph圖中前10列對應資訊位元；當資訊位元560<K<=640時，base graph的前9列對應資訊位元，當資訊位元192<K<=560時，base graph的前8列對應資訊位元；當資訊位元40<K<=192時，base graph的前6列對應資訊位元。
5G LDPC設計中為了讓固定的兩個base graph支援40~8448的資訊位元長度，採用base graph的每個1對應的子循環矩陣擴展成不同大小的子循環矩陣的方法，即子循環矩陣的大小Z可以支援不同的值。3GPP給出的要求支持的子循環矩陣維數Z=a×2j，其值具體如圖6所示。圖6所示的表格中的每一個Z都對應LDPC的一個校驗矩陣，如此看來，5G LDPC 碼設計需要設計很多校驗矩陣。如果為每個Z都設計一套循環係數矩陣，不容易存儲且工作量巨大，因此找到恰當的支持多種碼率與多種資訊位元長度且存儲複雜度低的LDPC碼的循環係數設計方法是一個非常困難的問題，一種方法對多個Z採用相同的循環係數，但是這往往難以得到優異的性能；循環係數的設計對5G LDPC碼的設計提出極大挑戰。
下面給出本發明實施例提供的LDPC編碼方法的詳細介紹。
本發明實施例提供的LDPC編碼方法，包括：第一步：以基於密度進化P-EXIT Chart解碼門限(碼長無限長時的最低解碼門限值，即所需的最低SNR值)為測度，結合實際的模擬性能確定base graph；第二步：構造循環係數指數矩陣，其中，所述的循環係數的每個值代表一個子矩陣的循環係數，且根據前面描述P i 係數i位於指數的位置，所以此處稱為循環係數指數矩陣，也可以稱為exponent matrix。該第二步具體包括下列步驟一至步驟四：步驟一：將需要支援的子循環矩陣的維數Z的集合劃分為多個子集。以Z=a×2j,0
Figure TWI679854B_D0018
j
Figure TWI679854B_D0019
7,a={2,3,5,7,9,11,13,15}為例，可以採用下列方式之一確定多個子集：方式一：可以根據a進行分類，例如a=2時，Z=2×2j,0
Figure TWI679854B_D0020
j
Figure TWI679854B_D0021
7是一個子集，這樣就將Z分成了8個子集，這8個子集實際上分別對應圖6的8列，即第一個set就是圖6中a=2時對應的第一列的值，以此類推；方式二：可以根據j分類，對j的每個具體取值， Z=a×2j,a={2,3,5,7,9,11,13,15}就構成一個子集，由於j恰好有8個值，故也對應8個子集，例如j=0時，對應圖6中的第一行中j=0時對應的第一行的8個值，以此類推；方式三：根據Z的大小進行分類，因為Kb*Z就是資訊位元的長度，其中Kb是base graph圖中資訊位元的列數，與資訊位元的個數K不同，對於大的base graph，kb=22，小的base graph，kb=10，所以對Z按照大小分類，自然就等價於按照資訊位元長度K的大小分類。例如：[2：1：15],[16：2：30],[32：4：64],[72：8：128],[144：16：192],[208：16：256],[288：32：320],[352：32：384]，這種分法實際上是根據資訊位元的長度進行分段。資訊位元長度K是以位元為單位的，K/kb=Z的估計值，分段時，按照2的整數次冪就是一個例子，Z較小時分的密集一些，Z較大時分的稀疏一些。
步驟二：針對每個子集，例如可以利用代數與隨機相結合的方法產生一套循環係數指數矩陣。其中，隨機的方法比如就是隨機產生一個指數矩陣，然後通過後續的方法挑選出最優的。代數的方法，例如可以首先構造一個大的指數矩陣，然後利用隨機的masked matrix得到一個指數矩陣。如此一來，8個子集共需要8套循環係數指數矩陣。
步驟三：根據步驟二所確定的循環係數指數矩陣，對前面說的8個子集(每個集合對應一套循環係數指數矩陣)中的每個Z及其部分集合外的Z元素，進一步確定每個Z所對應的循環係數，由於本發明實施例中除了考慮集合內的元素還考慮集合外的Z元素，這樣使得該係數指數矩陣具有更好的適應性，首先因為集合內的Z往往還是具有較大的間隔，無法達到1位元顆粒度，考慮集合以外的Z元素參與循環係數設計，會增 加係數指數矩陣對不同Z性能的魯棒性，帶來的另外一個增益就是技術上可以為不同的集合配置相同的係數指數矩陣，這樣會進一步降低存儲量與硬體設計複雜度。其中，每個子集產生一個指數矩陣，這個指數矩陣實際按照子集中最大的Z產生，而子集中每個具體的Z的係數是這個最大Z產生的指數矩陣的一個函數，設計循環係數要使得對子集內所有Z的循環係數性能優異，這個子集所對應的指數矩陣才是合格的。根據循環係數指數矩陣，確定每個Z對應的循環係數的方法的一個例子為：循環係數Pi,j可以利用如下函數計算：Pi,j=f(Vi,j,Z)。
其中，Vi,j是係數指數矩陣的第(i,j)個元素對應的循環係數，函數f定義為：
Figure TWI679854B_D0022
步驟四：對每個子集中所有的Z，例如以環分佈與碼字最小距離估計為基本的測度，判斷步驟二所確定的集合級別的循環係數指數矩陣的優劣，環數與最小距離越大，碼字性能越好。若集合級別的循環係數指數矩陣性能不好，則重新返回步驟二。其中，該環分佈就是環長的分佈，例如矩形其環長為4，越大越好，永遠構不成環就是圖形不封閉，在圖論上叫樹。最小距離是任意兩個碼字間最小的差異，差異越小，就不容易區分，碼字性能就越差，因此，只有最小距離大，編碼出的碼字性能才好，從而才說明搜索出的指數矩陣越好，否則說明該指數矩陣不應該被採用。
第三步：根據第二步確定的循環係數指數矩陣，將每個循環 係數擴展為對應的子循環矩陣，最終得到LDPC碼的校驗矩陣H。
例如，H矩陣是42行52列子循環矩陣構成，將每個子循環矩陣用0或者1代替就是base graph，將每個base graph的每個1元素用子循環矩陣替代就得到H矩陣，用哪個子循環矩陣替代base graph中的1，就是設計每個子矩陣的循環係數，所有的循環係數放在一個矩陣裡描述就是循環係數指數矩陣。
第四步：利用校驗矩陣H完成LDPC編碼，有了循環係數與Z，直接就得到每個子循環矩陣，從而得到整個H矩陣。
下面給出一個具體實施例的舉例說明：5G LDPC設計所採用的base graph #2為42行52列，目前所確定的base graph如圖7所示。42行對應校驗節點，52列對應變數節點，對於前面所述base graph中資訊位元Kb小於10的情形，例如Kb=9，則直接將base graph中第10列刪除，若kb=6，則將base graph的第7,8,9,10列刪除，而行不變。
根據圖7所示的base graph，將圖6所示的循環矩陣大小Z的集合按照a分類，即按照圖6的每一列進行分割，a有8個不同的數值，對應得到8個不同的Z集合，例如a=2對應的Z集合為Set1={2,4,8,16,32,64,128,256}，a=3對應的Z集合為Set2={3,6,12,24,48,96,192,384}，a=5對應的Z集合為Set3={5,10,20,40,80,160,320}，a=7對應的Z集合為Set4={7,14,28,56,112,224}，a=9對應的Z集合為Set5={9,18,36,72,144,288}，a=11對應的Z集合為Set6={11,22,44,88,176,352}，a=13對應的Z集合為Set7={13,26,52,104,208}，a=15對應的Z集合為Set8={15,30,60,120,240}。
對每個Z集合按照上述第二步所述的方法，確定6個集合 級別的循環係數指數矩陣PCMi,i=1,2,3,..6分別為Seti i=1,2,3,..6所對應的循環係數指數矩陣。其中，a=2，集合Set1對應的循環係數指數矩陣PCM1具體如圖8所示；a=3，集合Set2對應的循環係數指數矩陣PCM2具體如圖9所示；a=5，集合Set3對應的循環係數指數矩陣PCM3具體如圖10所示；a=7，集合Set4對應的循環係數指數矩陣PCM4具體如圖11所示；a=9，集合Set5對應的循環係數指數矩陣PCM5具體如圖12所示；a=11，集合Set6對應的循環係數指數矩陣PCM6具體如圖13所示。
如第二步所述，在為一個集合設計循環係數指數矩陣時，不但根據集合內係數優化，還根據集合外係數優化，以集合二Set2(a=3)對應的PCM2為例，設計時考慮了集合一Set1(a=2)中的某些Z，使得集合一Set1(a=2)中的某些Z採用集合二Set2(a=3)的PCM2矩陣也具有優異性能，以集合一Set1(a=2)中的Z=128，碼率為1/5，採用PCM2對應的校驗矩陣為例，其girth分佈如圖14所示，由於都是6環與8環，所以性能優異。
根據圖8至圖13所示base graph設計LDPC性能的一個例子如圖15所示，可以看到本發明實施例中的base graph對應的LDPC碼性能較佳。
需要特別指出的是：本發明實施例中，還可以包括：對該循環係數指數矩陣進行更新；利用更新後的循環係數指數矩陣，更新該子循環矩陣。
可選地，該更新至少包括矩陣元素的行列置換。
本發明實施例中，還可以對所設計的校驗矩陣H進行行列置換，行列置換除了包括普通意義的行列置換，還包括保持對行與列的部分元素進行置換，以圖5中矩陣B所示的雙對角矩陣與矩陣E所示的下三角結構為例，進行行列置換時可以保持雙對角度與下三角結構不動，而置換行列中其他元素。從係數指數矩陣角度來看，這種置換可以是指數矩陣不同行列間的交換，還可以是指數矩陣中的一行即代表的一行子循環矩陣內部行或者列的交換，比如子循環矩陣的第一行置換到子循環矩陣的最後一行，這樣反應在指數矩陣的數值上就是原來系數值加上某一個數值。
綜上，參見圖16，本發明實施例提供的一種編碼方法，包括：S101、確定低密度同位碼LDPC矩陣的基礎圖base graph，並構造循環係數指數矩陣；S102、根據該循環係數指數矩陣，確定子循環矩陣；S103、根據該子循環矩陣以及該base graph，進行LDPC編碼。
通過該方法，確定低密度同位碼LDPC矩陣的基礎圖base graph，並構造循環係數指數矩陣，根據該循環係數指數矩陣，確定子循環矩陣，根據該子循環矩陣以及該base graph，進行LDPC編碼，從而提高了LDPC編碼性能，適用於5G系統。
可選地，該構造循環係數指數矩陣，具體包括：步驟一：將需要支援的子循環矩陣的維數Z的集合劃分為多個子集；步驟二：針對每個該子集，生成一套循環係數指數矩陣；步驟三：根據該循環係數指數矩陣，確定多個子集的Z所對應的循環 係數；步驟四：對每個Z，檢測所確定的循環係數指數矩陣的性能是否滿足預設條件，如果是，則結束，否則，重新執行步驟二。
可選地，Z=a×2j,0
Figure TWI679854B_D0023
j
Figure TWI679854B_D0024
7,a={2,3,5,7,9,11,13,15}；採用下列方式之一執行該步驟一：方式一：根據a的取值，將Z分成8個子集；方式二：根據j的取值，將Z分成8個子集；方式三：根據資訊位元的長度，將Z分成8個子集。
可選地，該步驟三具體包括：採用如下公式確定每個Z所對應的循環係數Pi,j：
Figure TWI679854B_D0025
其中，Vi,j是循環係數指數矩陣的第(i,j)個元素對應的循環係數。
可選地，根據該子循環矩陣以及該base graph，進行LDPC編碼，具體包括：根據該子循環矩陣以及該base graph，確定校驗矩陣；利用該校驗矩陣，進行LDPC編碼。
可選地，確定校驗矩陣之後，該方法還包括：對校驗矩陣進行行列置換；利用該校驗矩陣，進行LDPC編碼，具體包括：利用行列置換後的校驗矩陣，進行LDPC編碼。
可選地，對該校驗矩陣進行行列置換，具體包括： 對校驗矩陣中的部分行和/或列元素進行更新，和/或，對校驗矩陣中的全部行和/或列元素進行更新。
與上述方法相對應地，參見圖17，本發明實施例提供的一種編碼裝置，包括：第一單元11，用於確定低密度同位碼LDPC矩陣的基礎圖base graph，並構造循環係數指數矩陣；第二單元12，用於根據該循環係數指數矩陣，確定子循環矩陣；第三單元13，用於根據該子循環矩陣以及該base graph，進行LDPC編碼。
可選地，該第一單元構造循環係數指數矩陣，具體包括：步驟一：將需要支援的子循環矩陣的維數Z的集合劃分為多個子集；步驟二：針對每個該子集，生成一套循環係數指數矩陣；步驟三：根據該循環係數指數矩陣，確定多個子集的Z所對應的循環係數；步驟四：對每個Z，檢測所確定的循環係數指數矩陣的性能是否滿足預設條件，如果是，則結束，否則，重新執行步驟二。
可選地，Z=a×2j,0
Figure TWI679854B_D0026
j
Figure TWI679854B_D0027
7,a={2,3,5,7,9,11,13,15}；該第一單元採用下列方式之一執行該步驟一：方式一：根據a的取值，將Z分成8個子集；方式二：根據j的取值，將Z分成8個子集；方式三：根據資訊位元的長度，將Z分成8個子集。
可選地，該步驟三具體包括：採用如下公式確定每個Z所 對應的循環係數Pi,j：
Figure TWI679854B_D0028
其中，Vi,j是循環係數指數矩陣的第(i,j)個元素對應的循環係數。
可選地，該第三單元具體用於：根據該子循環矩陣以及該base graph，確定校驗矩陣；利用該校驗矩陣，進行LDPC編碼。
可選地，該第三單元還用於：確定校驗矩陣之後，對校驗矩陣進行行列置換；該第三單元利用該校驗矩陣，進行LDPC編碼，具體包括：利用行列置換後的校驗矩陣，進行LDPC編碼。
可選地，該第三單元對該校驗矩陣進行行列置換，具體包括：對校驗矩陣中的部分行和/或列元素進行更新，和/或，對校驗矩陣中的全部行和/或列元素進行更新。
本發明實施例提供的另一種編碼裝置，其包括記憶體和處理器，其中，該記憶體用於存儲程式指令，該處理器用於調用該記憶體中存儲的程式指令，按照獲得的程式執行上述任一種方法。
例如，參見圖18，本發明實施例提供的另一種編碼裝置，處理器500，用於讀取記憶體520中的程式，執行下列過程：確定低密度同位碼LDPC矩陣的基礎圖base graph，並構造循環係數指數矩陣； 根據該循環係數指數矩陣，確定子循環矩陣；根據該子循環矩陣以及該base graph，進行LDPC編碼。
可選地，該處理器500構造循環係數指數矩陣，具體包括：步驟一：將需要支援的子循環矩陣的維數Z的集合劃分為多個子集；步驟二：針對每個該子集，生成一套循環係數指數矩陣；步驟三：根據該循環係數指數矩陣，確定多個子集的Z所對應的循環係數；步驟四：對每個Z，檢測所確定的循環係數指數矩陣的性能是否滿足預設條件，如果是，則結束，否則，重新執行步驟二。
可選地，Z=a×2j,0
Figure TWI679854B_D0029
j
Figure TWI679854B_D0030
7,a={2,3,5,7,9,11,13,15}；該處理器500採用下列方式之一執行該步驟一：方式一：根據a的取值，將Z分成8個子集；方式二：根據j的取值，將Z分成8個子集；方式三：根據資訊位元的長度，將Z分成8個子集。
可選地，該步驟三具體包括：採用如下公式確定每個Z所對應的循環係數Pi,j：
Figure TWI679854B_D0031
其中，Vi,j是循環係數指數矩陣的第(i,j)個元素對應的循環係數。
可選地，該處理器500根據該子循環矩陣以及該base graph，進行LDPC編碼，具體包括：根據該子循環矩陣以及該base graph，確定校驗矩陣； 利用該校驗矩陣，進行LDPC編碼。
可選地，該處理器500還用於：確定校驗矩陣之後，對校驗矩陣進行行列置換；該處理器500利用該校驗矩陣，進行LDPC編碼，具體包括：利用行列置換後的校驗矩陣，進行LDPC編碼。
可選地，該處理器500對該校驗矩陣進行行列置換，具體包括：對校驗矩陣中的部分行和/或列元素進行更新，和/或，對校驗矩陣中的全部行和/或列元素進行更新。
收發機510，用於在處理器500的控制下接收和發送資料。
其中，在圖18中，匯流排架構可以包括任意數量的互聯的匯流排和橋，具體由處理器500代表的一個或多個處理器和記憶體520代表的記憶體的各種電路連結在一起。匯流排架構還可以將諸如週邊設備、穩壓器和功率管理電路等之類的各種其他電路連結在一起，這些都是本領域所公知的，因此，本文不再對其進行進一步描述。匯流排介面提供介面。收發機510可以是多個元件，即包括發送機和收發機，提供用於在傳輸介質上與各種其他裝置通信的單元。處理器500負責管理匯流排架構和通常的處理，記憶體520可以存儲處理器500在執行操作時所使用的資料。
處理器500可以是中央處埋器(CPU)、專用積體電路(Application Specific Integrated Circuit，ASIC)、現場可程式設計閘陣列(Field-Programmable Gate Array，FPGA)或複雜可程式設計邏輯器件(Complex Programmable Logic Device，CPLD)。
本發明實施例提供的編碼裝置，也可以看做是一種計算設備，該計算設備具體可以為桌上型電腦、可？式電腦、智慧手機、平板電腦、個人數位助理(Personal Digital Assistant，PDA)等。該計算設備可以包括中央處理器(Center Processing Unit，CPU)、記憶體、輸入/輸出設備等，輸入裝置可以包括鍵盤、滑鼠、觸控式螢幕等，輸出設備可以包括顯示裝置，如液晶顯示器(Liquid Crystal Display，LCD)、陰極射線管(Cathode Ray Tube，CRT)等。
記憶體可以包括唯讀記憶體(ROM)和隨機存取記憶體(RAM)，並向處理器提供記憶體中存儲的程式指令和資料。在本發明實施例中，記憶體可以用於存儲編碼方法的程式。
處理器通過調用記憶體存儲的程式指令，處理器用於按照獲得的程式指令執行上述編碼方法。
本發明實施例提供的一種電腦存儲介質，用於儲存為上述計算設備所用的電腦程式指令，其包含用於執行上述編碼方法的程式。
該電腦存儲介質可以是電腦能夠存取的任何可用介質或資料存放裝置，包括但不限於磁性記憶體(例如軟碟、硬碟、磁帶、磁光碟(MO)等)、光學記憶體(例如CD、DVD、BD、HVD等)、以及半導體記憶體(例如ROM、EPROM、EEPROM、非易失性記憶體(NAND FLASH)、固態硬碟(SSD))等。
本領域內的技術人員應明白，本發明的實施例可提供為方法、系統、或電腦程式產品。因此，本發明可採用完全硬體實施例、完全軟體實施例、或結合軟體和硬體方面的實施例的形式。而且，本發明可採用在 一個或多個其中包含有電腦可用程式碼的電腦可用存儲介質(包括但不限於磁碟記憶體和光學記憶體等)上實施的電腦程式產品的形式。
本發明是參照根據本發明實施例的方法、設備(系統)、和電腦程式產品的流程圖和/或方框圖來描述的。應理解可由電腦程式指令實現流程圖和/或方框圖中的每一流程和/或方框、以及流程圖和/或方框圖中的流程和/或方框的結合。可提供這些電腦程式指令到通用電腦、專用電腦、嵌入式處理機或其他可程式設計資料處理設備的處理器以產生一個機器，使得通過電腦或其他可程式設計資料處理設備的處理器執行的指令產生用於實現在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能的裝置。
這些電腦程式指令也可存儲在能引導電腦或其他可程式設計資料處理設備以特定方式工作的電腦可讀記憶體中，使得存儲在該電腦可讀記憶體中的指令產生包括指令裝置的製造品，該指令裝置實現在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能。
這些電腦程式指令也可裝載到電腦或其他可程式設計資料處理設備上，使得在電腦或其他可程式設計設備上執行一系列操作步驟以產生電腦實現的處理，從而在電腦或其他可程式設計設備上執行的指令提供用於實現在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能的步驟。
顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明申請專利範圍及其等同技術的範圍之內，則本發明也意圖包含這些 改動和變型在內。

Claims (20)

  1. 一種編碼方法，其特徵在於，該方法包括：確定低密度同位碼LDPC矩陣的基礎圖base graph，並構造循環係數指數矩陣；根據該循環係數指數矩陣，確定子循環矩陣；根據該子循環矩陣以及該base graph，進行LDPC編碼；其中，該構造循環係數指數矩陣，包括：步驟一：將需要支援的子循環矩陣的維數Z的集合劃分為多個子集；步驟二：針對每個該子集，生成一套循環係數指數矩陣；步驟三：根據該循環係數指數矩陣，確定多個子集的Z所對應的循環係數。
  2. 如請求項1所述的編碼方法，其中，Z=a×2j，採用下列方式之一執行該步驟一：方式一：根據a的取值，將Z分成多個子集；方式二：根據j的取值，將Z分成多個子集；方式三：根據資訊位元的長度，將Z分成多個子集。
  3. 如請求項2所述的編碼方法，其中，該步驟三包括：採用如下公式確定每個Z所對應的循環係數Pi,j：
    Figure TWI679854B_C0001
    其中，Vi,j是循環係數指數矩陣的第(i,j)個元素對應的循環係數。
  4. 如請求項3所述的編碼方法，其中，當採用該方式一時，確定的循環係數指數矩陣如下表所示：
    Figure TWI679854B_C0002
    或
    Figure TWI679854B_C0003
    或
    Figure TWI679854B_C0004
    或
    Figure TWI679854B_C0005
    或
    Figure TWI679854B_C0006
    或
    Figure TWI679854B_C0007
  5. 如請求項1至4中任一項所述的編碼方法，其中，該方法還包括：對該循環係數指數矩陣進行更新；利用更新後的循環係數指數矩陣，更新該子循環矩陣。
  6. 如請求項5所述的編碼方法，其中，該更新至少包括矩陣元素的行列置換。
  7. 如請求項1所述的編碼方法，其中，根據該子循環矩陣以及該base graph，進行LDPC編碼，包括：根據該子循環矩陣以及該base graph，確定校驗矩陣；利用該校驗矩陣，進行LDPC編碼。
  8. 如請求項7所述的編碼方法，其中，確定校驗矩陣之後，該方法還包括：對校驗矩陣進行行列置換；利用該校驗矩陣，進行LDPC編碼，具體包括：利用行列置換後的校驗矩陣，進行LDPC編碼。
  9. 如請求項8所述的編碼方法，其中，對該校驗矩陣進行行列置換，包括：對校驗矩陣中的部分行和/或列元素進行更新，和/或，對校驗矩陣中的全部行和/或列元素進行更新。
  10. 一種編碼裝置，其特徵在於，包括：第一單元，用於確定低密度同位碼LDPC矩陣的基礎圖base graph，並構造循環係數指數矩陣；第二單元，用於根據該循環係數指數矩陣，確定子循環矩陣；第三單元，用於根據該子循環矩陣以及該base graph，進行LDPC編碼；其中，該第一單元構造循環係數指數矩陣，包括：步驟一：將需要支援的子循環矩陣的維數Z的集合劃分為多個子集；步驟二：針對每個該子集，生成一套循環係數指數矩陣；步驟三：根據該循環係數指數矩陣，確定多個子集的Z所對應的循環係數。
  11. 如請求項10所述的編碼裝置，其中，Z=a×2j；該第一單元採用下列方式之一執行該步驟一：方式一：根據a的取值，將Z分成多個子集；方式二：根據j的取值，將Z分成多個子集；方式三：根據資訊位元的長度，將Z分成多個子集。
  12. 如請求項11所述的編碼裝置，其中，該步驟三包括：採用如下公式確定每個Z所對應的循環係數Pi,j：
    Figure TWI679854B_C0008
    其中，Vi,j是循環係數指數矩陣的第(i,j)個元素對應的循環係數。
  13. 如請求項12所述的編碼裝置，其中，當採用該方式一時，確定的循環係數指數矩陣如下表所示：
    Figure TWI679854B_C0009
    或
    Figure TWI679854B_C0010
    或
    Figure TWI679854B_C0011
    或
    Figure TWI679854B_C0012
    或
    Figure TWI679854B_C0013
    或
    Figure TWI679854B_C0014
  14. 如請求項10至13中任一項所述的編碼裝置，其中，該第二單元還用於：對該循環係數指數矩陣進行更新；利用更新後的循環係數指數矩陣，更新該子循環矩陣。
  15. 如請求項14所述的編碼裝置，其中，該更新至少包括矩陣元素的行列置換。
  16. 如請求項10所述的編碼裝置，其中，該第三單元用於：根據該子循環矩陣以及該base graph，確定校驗矩陣；利用該校驗矩陣，進行LDPC編碼。
  17. 如請求項16所述的編碼裝置，其中，該第三單元還用於：確定校驗矩陣之後，對校驗矩陣進行行列置換；該第三單元利用該校驗矩陣，進行LDPC編碼，具體包括：利用行列置換後的校驗矩陣，進行LDPC編碼。
  18. 如請求項17所述的編碼裝置，其中，該第三單元對該校驗矩陣進行行列置換，包括：對校驗矩陣中的部分行和/或列元素進行更新，和/或，對校驗矩陣中的全部行和/或列元素進行更新。
  19. 一種編碼裝置，其特徵在於，包括：記憶體，用於存儲程式指令；處理器，用於調用該記憶體中存儲的程式指令，按照獲得的程式執行請求項1至9中任一項所述的方法。
  20. 一種電腦存儲介質，其特徵在於，該電腦可讀存儲介質存儲有電腦可執行指令，該電腦可執行指令用於使該電腦執行請求項1至9中任一項所述的方法。
TW107121665A 2017-06-26 2018-06-25 一種編碼方法及裝置、電腦存儲介質 TWI679854B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710496055.X 2017-06-26
CN201710496055.XA CN109120275B (zh) 2017-06-26 2017-06-26 一种编码方法及装置、计算机存储介质
??201710496055.X 2017-06-26

Publications (2)

Publication Number Publication Date
TW201906328A TW201906328A (zh) 2019-02-01
TWI679854B true TWI679854B (zh) 2019-12-11

Family

ID=64740333

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107121665A TWI679854B (zh) 2017-06-26 2018-06-25 一種編碼方法及裝置、電腦存儲介質

Country Status (7)

Country Link
US (1) US11038531B2 (zh)
EP (1) EP3648357B1 (zh)
JP (1) JP7091375B2 (zh)
KR (1) KR102300273B1 (zh)
CN (1) CN109120275B (zh)
TW (1) TWI679854B (zh)
WO (1) WO2019001159A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11784663B2 (en) 2019-07-16 2023-10-10 Lg Electronics Inc. Method and apparatus for performing encoding on basis of parity check matrix of low density parity check code generated from protograph in wireless communication system
CN110611510B (zh) * 2019-09-17 2021-03-23 天地信息网络研究院(安徽)有限公司 一种二元ldpc短码构造方法及其构造装置、终端、存储介质
WO2021168763A1 (en) * 2020-02-28 2021-09-02 Qualcomm Incorporated Base graph selection for multi-slot shared channel
CN118337223B (zh) * 2024-04-01 2024-09-20 华中科技大学 一种大圈长准循环半随机ldpc码设计方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130013983A1 (en) * 2004-10-12 2013-01-10 Michael Livshitz Structured low-density parity-check (ldpc) code
TW201334425A (zh) * 2007-01-24 2013-08-16 Qualcomm Inc 可變大小之封包的低密度同位檢查編碼與解碼

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192833B (zh) * 2006-11-28 2011-12-07 华为技术有限公司 一种低密度校验码ldpc并行编码的装置及方法
CN101686061A (zh) 2008-09-27 2010-03-31 松下电器产业株式会社 构造低密度奇偶校验码的方法及发送/接收装置和系统
US8612823B2 (en) 2008-10-17 2013-12-17 Intel Corporation Encoding of LDPC codes using sub-matrices of a low density parity check matrix
US8433972B2 (en) * 2009-04-06 2013-04-30 Nec Laboratories America, Inc. Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes
CN103053116B (zh) * 2011-06-28 2016-10-05 华为技术有限公司 低密度奇偶校验码的编码方法和装置
US10484010B2 (en) * 2016-12-20 2019-11-19 Samsung Electronics Co., Ltd. Apparatus and method for channel encoding/decoding in communication or broadcasting system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130013983A1 (en) * 2004-10-12 2013-01-10 Michael Livshitz Structured low-density parity-check (ldpc) code
TW201334425A (zh) * 2007-01-24 2013-08-16 Qualcomm Inc 可變大小之封包的低密度同位檢查編碼與解碼

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
3GPP TSG RAN WG1 Meeting R1-1704590, "LDPC Design for eMBB data channel", 3rd - 7th April 2017 *

Also Published As

Publication number Publication date
CN109120275A (zh) 2019-01-01
US11038531B2 (en) 2021-06-15
CN109120275B (zh) 2021-02-05
EP3648357A1 (en) 2020-05-06
US20200145025A1 (en) 2020-05-07
JP7091375B2 (ja) 2022-06-27
EP3648357B1 (en) 2023-04-05
WO2019001159A1 (zh) 2019-01-03
JP2020527880A (ja) 2020-09-10
TW201906328A (zh) 2019-02-01
KR102300273B1 (ko) 2021-09-08
EP3648357A4 (en) 2020-07-01
KR20200016983A (ko) 2020-02-17
WO2019001159A9 (zh) 2020-01-09

Similar Documents

Publication Publication Date Title
TWI679854B (zh) 一種編碼方法及裝置、電腦存儲介質
KR101789959B1 (ko) 구조적 ldpc의 인코딩 방법, 디코딩 방법, 인코딩 장치 및 디코딩 장치
JP2019536341A (ja) Ｌｄｐｃコードを符号化および復号化するための方法および装置
CN108988869B (zh) 一种确定校验矩阵的方法及装置、计算机存储介质
Ho et al. A 520k (18900, 17010) array dispersion LDPC decoder architectures for NAND flash memory
Tarver et al. GPU-based, LDPC decoding for 5G and beyond
JP5631846B2 (ja) 半導体メモリ装置および復号方法
CN112204888B (zh) 具有高效编码和良好误码平层特性的一类qc-ldpc码
CN101159435B (zh) 基于移位矩阵分级扩展的低密度校验码校验矩阵构造方法
Andrade et al. Flexible design of wide‐pipeline‐based WiMAX QC‐LDPC decoder architectures on FPGAs using high‐level synthesis
Mu et al. A combined algebraic-and graph-based method for constructing structured RC-LDPC codes
Li et al. Efficient graphics processing unit based layered decoders for quasicyclic low‐density parity‐check codes
Wang et al. Explicit constructions for type-1 QC-LDPC codes with girth at least ten
Chen et al. Locally repairable codes with multiple (r i, δ i)-localities
He et al. Disjoint-set data structure-aided structured Gaussian elimination for solving sparse linear systems
Park Construction of Quasi-Cyclic LDPC Codes Using a Class of Balanced Incomplete Block Designs with Irregular Block Sizes.
KR20220141044A (ko) 극 부호 연속 제거 비트 반전 복호 장치 및 방법
Zhang et al. Efficient decoder architecture for single block-row quasi-cyclic LDPC codes
Maier et al. Optimization of Low-Density Parity Check decoder performance for OpenCL designs synthesized to FPGAs
US10879931B2 (en) Method and apparatus for generating low-density parity-check code basis matrix
Nittoor et al. Parallelizing A Coarse Grain Graph Search Problem Based upon LDPC Codes on a Supercomputer
Liao et al. FPGA-Based High Throughput TDMP LDPC Decoder
Yau et al. Extremely fast simulator for decoding LDPC codes
Jiao et al. Probabilistic analysis of cycles in random Tanner graphs
CN118708400A (zh) 一种适用于3d nand闪存的多码率结构化qc-ldpc编码方法