KR20200016040A - 데이터 구동회로, 컨트롤러, 표시장치 및 그 구동방법 - Google Patents

데이터 구동회로, 컨트롤러, 표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR20200016040A
KR20200016040A KR1020180091241A KR20180091241A KR20200016040A KR 20200016040 A KR20200016040 A KR 20200016040A KR 1020180091241 A KR1020180091241 A KR 1020180091241A KR 20180091241 A KR20180091241 A KR 20180091241A KR 20200016040 A KR20200016040 A KR 20200016040A
Authority
KR
South Korea
Prior art keywords
driving
period
subpixel
data
node
Prior art date
Application number
KR1020180091241A
Other languages
English (en)
Other versions
KR102536625B1 (ko
Inventor
강지현
이현행
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180091241A priority Critical patent/KR102536625B1/ko
Priority to US16/529,683 priority patent/US11436982B2/en
Priority to GB1911070.9A priority patent/GB2577780B/en
Priority to CN201910717487.8A priority patent/CN110808013B/zh
Priority to TW108127880A priority patent/TWI712019B/zh
Priority to DE102019121211.1A priority patent/DE102019121211A1/de
Priority to JP2019144088A priority patent/JP6900431B2/ja
Publication of KR20200016040A publication Critical patent/KR20200016040A/ko
Application granted granted Critical
Publication of KR102536625B1 publication Critical patent/KR102536625B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Abstract

본 발명의 실시예들은 데이터 구동회로, 컨트롤러, 표시장치 및 그 구동방법에 관한 것으로서, 더욱 상세하게는, 각 서브픽셀을 오버랩 시켜 구동하는 오버랩 구동과, 복수의 라인마다 실제 영상과 다른 페이크 영상을 삽입하는 페이크 데이터 삽입 구동을 혼합 수행할 수 있고, 혼합 수행 시에도, 화상 품질을 향상시킬 수 있는 데이터 구동회로, 컨트롤러, 표시장치 및 그 구동방법에 관한 것이다.

Description

데이터 구동회로, 컨트롤러, 표시장치 및 그 구동방법{DATA DRIVING CIRCUIT, CONTROLLER, DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}
본 발명의 실시예들은 데이터 구동회로, 컨트롤러, 표시 장치 및 그 구동 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치, 플라즈마 표시장치, 유기발광표시장치 등과 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치는 표시패널에 배열된 다수의 서브픽셀 각각에 배치된 캐패시터를 충전시키고 이를 활용하여 디스플레이 구동을 수행할 수 있다. 하지만, 종래의 표시장치의 경우, 각 서브픽셀에서의 충전이 부족한 현상이 발생하여 화상 품질이 저하되는 문제점이 초래될 수 있다. 이러한 문제점뿐만 아니라, 종래의 표시장치의 경우, 영상이 구분되지 않고 끌리는 현상이 발생하거나 라인 위치 별 발광 기간 차이에 의해 휘도 편차가 발생하여 화상 품질이 저하되는 문제점도 초래될 수 있다.
이러한 배경에서, 본 발명의 실시예들은, 각 서브픽셀을 오버랩 시켜 구동하는 오버랩 구동을 통해 충전율을 개선시켜주어 화상 품질을 개선해줄 수 있는 데이터 구동회로, 컨트롤러, 표시장치 및 그 구동방법을 제공할 수 있다.
본 발명의 실시예들의 다른 목적은, 복수의 라인마다 실제 영상과 다른 페이크 영상을 삽입하는 페이크 데이터 삽입 구동 기법을 통해, 영상이 구분되지 않고 끌리는 현상이나 라인 위치 별 발광 기간 차이에 의해 휘도 편차를 줄여주거나 방지해주어 화상 품질을 개선해줄 수 있는 데이터 구동회로, 컨트롤러, 표시장치 및 그 구동방법을 제공할 수 있다.
본 발명의 실시예들의 또 다른 목적은, 오버랩 구동 및 페이크 데이터 삽입 구동을 혼합 사용하여 화상 품질을 더욱 개선해줄 수 있는 데이터 구동회로, 컨트롤러, 표시장치 및 그 구동방법을 제공할 수 있다.
본 발명의 실시예들의 또 다른 목적은, 오버랩 구동 및 페이크 데이터 삽입 구동을 혼합 사용할 때 초래될 수 있는 밝은 선이 페이크 데이터 삽입 직전마다 주기적으로 보이는 현상을 방지하여 화상 품질을 더욱더 개선해줄 수 있는 데이터 구동회로, 컨트롤러, 표시장치 및 그 구동방법을 제공할 수 있다.
본 발명의 실시예들의 또 다른 목적은, 오버랩 구동 및 페이크 데이터 삽입 구동을 혼합 사용할 때 초래될 수 있는 밝은 선이 페이크 데이터 삽입 직전마다 주기적으로 보이는 현상을 방지하여 화상 품질을 더욱더 개선해줄 수 있는 데이터 제어를 수행하는 데이터 구동회로, 컨트롤러, 표시장치 및 그 구동방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은, 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 데이터 라인 및 게이트 라인에 의해 정의되는 다수의 서브픽셀이 배열된 표시패널과, 다수의 데이터 라인을 구동하는 데이터 구동회로와, 다수의 게이트 라인을 구동하는 게이트 구동회로를 포함하는 표시장치를 제공할 수 있다.
다수의 서브픽셀에 포함된 제1 서브픽셀, 제2 서브픽셀 및 제3 서브픽셀은 제1 데이터 라인을 통해 영상 데이터 전압을 순차적으로 공급받을 수 있다.
제1 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제1 구동기간과, 제2 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제2 구동기간은 중첩될 수 있다.
제2 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제2 구동기간과 제3 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제3 구동기간은 미 중첩될 수 있다.
제2 구동기간과 제3 구동기간의 사이 기간에 해당하는 페이크 데이터 삽입 기간 동안, 제1 데이터 라인으로 영상 데이터 전압과 다른 페이크 데이터 전압이 공급될 수 있다.
제2 구동기간은, 제1 구동기간과 중첩되는 중첩 기간과, 제1 구동기간과 미 중첩되는 미 중첩 기간을 포함할 수 있다.
제2 구동기간에서, 미 중첩 기간 동안 제2 서브픽셀로 공급되는 영상 데이터 전압은 중첩 기간 동안 제2 서브픽셀로 공급되는 영상 데이터 전압보다 낮을 수 있다.
제1 서브픽셀, 제2 서브픽셀 및 제3 서브픽셀 각각은, 제1 전극과 제2 전극을 갖는 유기발광다이오드와, 유기발광다이오드를 구동하기 위한 구동 트랜지스터와, 구동 트랜지스터의 제1 노드와 제1 데이터 라인 사이에 전기적으로 연결된 제1 트랜지스터와, 구동 트랜지스터의 제2 노드와 제1 기준전압 라인 사이에 전기적으로 연결된 제2 트랜지스터와, 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 스토리지 캐패시터를 포함할 수 있다.
미 중첩 기간 동안 제2 서브픽셀에 포함된 구동 트랜지스터의 제1 노드의 전압은, 중첩 기간 동안 제2 서브픽셀에 포함된 구동 트랜지스터의 제1 노드의 전압보다 낮을 수 있다.
미 중첩 기간 동안 제2 서브픽셀에 포함된 구동 트랜지스터의 제2 노드의 전압은, 중첩 기간 동안 제2 서브픽셀에 포함된 구동 트랜지스터의 제2 노드의 전압보다 낮을 수 있다.
미 중첩 기간 동안 제2 서브픽셀에 포함된 구동 트랜지스터의 제1 노드와 제2 노드 간의 전압 차이는, 중첩 기간 동안 제2 서브픽셀에 포함된 구동 트랜지스터의 제1 노드와 제2 노드 간의 전압 차이는 대응될 수 있다.
제1 구동기간은 제1 서브픽셀에 포함되는 제1 트랜지스터의 게이트 노드에 인가되는 제1 스캔신호의 턴-온 레벨 기간이고, 제2 구동기간은 제2 서브픽셀에 포함되는 제1 트랜지스터의 게이트 노드에 인가되는 제1 스캔신호의 턴-온 레벨 기간이고, 제3 구동기간은 제3 서브픽셀에 포함되는 제1 트랜지스터의 게이트 노드에 인가되는 제1 스캔신호의 턴-온 레벨 기간일 수 있다.
제2 구동기간에 포함된 중첩 기간과 미 중첩 기간은 서로 동일한 길이를 가질 수 있다.
제2 구동기간 내 미 중첩 기간 동안 제2 서브픽셀로 공급되는 영상 데이터 전압은 제2 서브픽셀에서 발광되는 빛의 색상에 따라 다를 수 있다.
제2 구동기간 내 미 중첩 기간 동안 제2 서브픽셀로 공급되는 영상 데이터 전압은 제2 서브픽셀에서 발광되는 빛의 그레이에 따라 다를 수 있다.
표시장치는, 제2 구동기간 내 미 중첩 기간 동안 제2 서브픽셀로 공급되는 영상 데이터 전압을 변경하는데 참조되는 색상 별 룩업 테이블을 포함할 수 있다.
색상 별 룩업테이블은, 그레이의 변화에 따라 변화되는 게인 및 오프셋에 대한 정보를 포함하거나, 둘 이상의 그레이 범위에 각각 대응되는 게인 및 오프셋에 대한 정보를 포함할 수 있다.
제1 데이터 라인으로 공급된 페이크 데이터 전압은 블랙 데이터 전압에 대응될 수 있다.
제1 데이터 라인으로 공급된 페이크 데이터 전압은 제1 데이터 라인을 통해 둘 이상의 서브픽셀로 동시에 전달되고, 둘 이상의 서브픽셀은 제1 서브픽셀보다 영상 데이터 전압을 먼저 공급받은 서브픽셀일 수 있다.
제1 데이터 라인으로 공급된 페이크 데이터 전압은 이미 발광 중인 둘 이상의 서브픽셀로 동시에 전달될 수 있다. 여기서, 둘 이상의 서브픽셀은, 페이크 데이터 전압이 전달되면, 비 발광할 수 있다.
다른 측면에서, 본 발명의 실시예들은, 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 데이터 라인 및 게이트 라인에 의해 정의되는 다수의 서브픽셀이 배열되며, 다수의 서브픽셀은 제1 데이터 라인을 통해 영상 데이터 전압이 순차적으로 공급되는 제1 서브픽셀, 제2 서브픽셀 및 제3 서브픽셀을 포함하는 표시장치의 구동방법을 제공할 수 있다.
이러한 구동방법은, 제1 서브픽셀로 제1 구동기간 동안 턴-온 레벨의 스캔신호를 공급하는 제1 단계와, 제1 구동기간이 시작된 이후 제1 구동기간이 종료되기 전에 시작된 제2 구동기간 동안, 제2 서브픽셀로 턴-온 레벨의 스캔신호를 공급하는 제2 단계와, 제2 구동기간이 종료된 이후 제3 구동기간 동안, 제3 서브픽셀로 턴-온 레벨의 스캔신호를 공급하는 제3 단계를 포함할 수 있다.
구동방법은, 제2 단계 및 제3 단계 사이에, 제1 데이터 라인으로 영상 데이터 전압과 다른 페이크 데이터 전압을 공급하는 단계를 더 포함할 수 있다.
제1 구동기간과 제2 구동기간은 중첩되고, 제2 구동기간과 제3 구동기간은 미 중첩될 수 있다.
제2 구동기간은, 제1 구동기간과 중첩되는 중첩 기간과, 제1 구동기간과 미 중첩되는 미 중첩 기간을 포함할 수 있다.
제2 구동기간에서, 미 중첩 기간 동안 제2 서브픽셀로 공급되는 영상 데이터 전압은 중첩 기간 동안 제2 서브픽셀로 공급되는 영상 데이터 전압보다 낮을 수 있다.
또 다른 측면에서, 본 발명의 실시예들은, 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 데이터 라인 및 게이트 라인에 의해 정의되는 다수의 서브픽셀이 배열된 표시패널과, 다수의 데이터 라인을 구동하는 데이터 구동회로와, 다수의 게이트 라인을 구동하는 게이트 구동회로를 포함하는 표시장치를 제공할 수 있다.
이러한 표시장치에서는, 임의의 한 프레임 기간 내에서 블랭크 기간이 아닌 페이크 영상 기간에 실제 영상과 다른 페이크 영상이 표시될 수 있다.
페이크 영상 기간 동안, 페이크 영상에 해당하는 페이크 데이터 전압이 제1 데이터 라인으로 공급될 수 있다.
페이크 영상 기간 이전에, 제1 데이터 라인과 연결된 서브픽셀로 턴-온 레벨의 스캔신호가 공급될 수 있다.
서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 구동기간 동안, 제1 데이터 라인으로 통해 서브픽셀로 공급되는 영상 데이터 전압이 가변 될 수 있다.
또 다른 측면에서, 본 발명의 실시예들은, 영상 데이터를 저장하는 래치회로와, 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하는 디지털 아날로그 컨버터와, 데이터 전압을 출력하는 출력버퍼를 포함하는 데이터 구동회로를 제공할 수 있다.
출력버퍼는, 표시패널에 배열된 제1 서브픽셀, 제2 서브픽셀 및 제3 서브픽셀로 제1 데이터 라인을 통해 영상 데이터 전압을 순차적으로 공급할 수 있다.
제1 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제1 구동기간과, 제2 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제2 구동기간은 중첩될 수 있다.
제2 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제2 구동기간과 제3 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제3 구동기간은 미 중첩될 수 있다.
출력버퍼는, 제2 구동기간과 제3 구동기간의 사이 기간에 해당하는 영상 데이터 전압과 다른 페이크 데이터 삽입 기간 동안, 제1 데이터 라인으로 페이크 데이터 전압을 출력할 수 있다.
제2 구동기간은, 제1 구동기간과 중첩되는 중첩 기간과, 제1 구동기간과 미 중첩되는 미 중첩 기간을 포함할 수 있다.
미 중첩 기간 동안 제2 서브픽셀로 공급되는 영상 데이터 전압은 중첩 기간 동안 제2 서브픽셀로 공급되는 영상 데이터 전압보다 낮을 수 있다.
또 다른 측면에서, 본 발명의 실시예들은, 데이터 구동회로 및 게이트 구동회로를 제어하는 구동 제어기와, 영상 데이터를 데이터 구동회로로 출력하는 데이터 출력기를 포함하는 컨트롤러를 제공할 수 있다.
데이터 출력기는, 표시패널에 배열된 제1 서브픽셀, 제2 서브픽셀 및 제3 서브픽셀로 순차적으로 공급될 영상 데이터를 데이터 구동회로로 출력할 수 있다.
구동 제어기는, 제1 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제1 구동기간과, 제2 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제2 구동기간은 중첩되도록 제어할 수 있다.
구동 제어기는, 제2 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제2 구동기간과 제3 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제3 구동기간은 미 중첩되도록 제어할 수 있다.
데이터 출력기는, 제2 구동기간과 제3 구동기간의 사이 기간에 해당하는 페이크 데이터 삽입 기간 동안, 제1 데이터 라인으로 공급될 영상 데이터와 다른 페이크 데이터를 데이터 구동회로로 출력할 수 있다.
제2 구동기간은, 제1 구동기간과 중첩되는 중첩 기간과, 제1 구동기간과 미 중첩되는 미 중첩 기간을 포함할 수 있다.
미 중첩 기간 동안 제2 서브픽셀로 공급되기 위하여 출력되는 영상 데이터는, 중첩 기간 동안 제2 서브픽셀로 공급되기 위하여 출력되는 영상 데이터보다 낮은 아날로그 전압에 해당할 수 있다.
컨트롤러는, 제2 구동기간 내 미 중첩 기간 동안 제2 서브픽셀로 공급되기 위하여 출력되는 영상 데이터를 변경하기 위한 색상 별 룩업 테이블을 포함할 수 있다.
색상 별 룩업테이블은, 그레이의 변화에 따라 변화되는 게인 및 오프셋에 대한 정보를 포함하거나, 둘 이상의 그레이 범위에 각각 대응되는 게인 및 오프셋에 대한 정보를 포함할 수 있다.
이상에서 설명한 본 발명의 실시예들에 의하면, 각 서브픽셀을 오버랩 시켜 구동하는 오버랩 구동을 통해 충전율을 개선시켜주어 화상 품질을 개선해줄 수 있다.
본 발명의 실시예들에 의하면, 복수의 라인마다 실제 영상과 다른 페이크 영상을 삽입하는 페이크 데이터 삽입 구동 기법을 통해, 영상이 구분되지 않고 끌리는 현상이나 라인 위치 별 발광 기간 차이에 의해 휘도 편차를 줄여주거나 방지해주어 화상 품질을 개선해줄 수 있다.
본 발명의 실시예들에 의하면, 오버랩 구동 및 페이크 데이터 삽입 구동을 혼합 사용하여 화상 품질을 더욱 개선해줄 수 있다.
본 발명의 실시예들에 의하면, 오버랩 구동 및 페이크 데이터 삽입 구동을 혼합 사용할 때 초래될 수 있는 밝은 선이 페이크 데이터 삽입 직전마다 주기적으로 보이는 현상을 방지하여 화상 품질을 더욱더 개선해줄 수 있다.
본 발명의 실시예들에 의하면, 오버랩 구동 및 페이크 데이터 삽입 구동을 혼합 사용할 때 초래될 수 있는 밝은 선이 페이크 데이터 삽입 직전마다 주기적으로 보이는 현상을 방지하여 화상 품질을 더욱더 개선해줄 수 있다.
도 1은 본 발명의 실시예들에 따른 표시장치의 시스템 구성도이다.
도 2는 본 발명의 실시예들에 따른 표시패널의 서브픽셀의 예시도이다.
도 3은 본 발명의 실시예들에 따른 표시패널의 서브픽셀의 다른 예시도이다.
도 4는 본 발명의 실시예들에 따른 표시장치의 시스템 구현 예시도이다.
도 5는 본 발명의 실시예들에 따른 표시장치의 2H 오버랩 구동 및 페이크 데이터 삽입 구동을 나타낸 다이어그램이다.
도 6은 본 발명의 실시예들에 따른 표시장치의 2H 오버랩 구동 및 페이크 데이터 삽입 구동에 대한 구동 타이밍을 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 표시장치의 2H 오버랩 구동 및 페이크 데이터 삽입 구동에 따른 화면 이상 현상을 나타낸 도면이다.
도 8 내지 도 10은 본 발명의 실시예들에 따른 표시장치의 2H 오버랩 구동 및 페이크 데이터 삽입 구동을 설명하기 위한 다른 도면들이다.
도 11 및 도 12는 본 발명의 실시예들에 따른 표시장치의 2H 오버랩 구동 및 페이크 데이터 삽입 구동에 따른 화면 이상 현상을 방지하기 위한 데이터 제어를 설명하기 위한 구동 타이밍도들이다.
도 13은 본 발명의 실시예들에 따른 표시장치의 데이터 제어를 통해, 2H 오버랩 구동 및 페이크 데이터 삽입 구동에 따른 화면 이상 현상 방지 효과를 나타낸 도면이다.
도 14 내지 도 17은 본 발명의 실시예들에 따른 표시장치의 색상 별 데이터 제어를 설명하기 위한 감마 커브를 나타낸 도면들이다.
도 18은 본 발명의 실시예들에 따른 표시장치의 색상 별 데이터 제어를 위한 게인 및 오프셋 제어를 설명하기 위한 도면이다.
도 19는 본 발명의 실시예들에 따른 표시장치의 색상 별 데이터 제어를 위한 룩업 테이블을 나타낸 도면이다.
도 20은 본 발명의 실시예들에 따른 표시장치의 구동방법에 대한 흐름도이다.
도 21은 본 발명의 실시예들에 따른 데이터 구동회로에 대한 블록도이다.
도 22는 본 발명의 실시예들에 따른 컨트롤러에 대한 블록도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 실시예들에 따른 표시장치(100)의 시스템 구성도이다.
도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)이 배치되고, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)에 의해 정의되는 다수의 서브픽셀(SP)이 배열된 표시패널(110)과, 표시패널(110)을 구동하기 위한 구동회로(111)를 포함할 수 있다.
구동회로(111)는, 기능적으로 볼 때, 다수의 데이터 라인(DL)을 구동하는 데이터 구동회로(120)와, 다수의 게이트 라인(GL)을 구동하는 게이트 구동회로(130)와, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하는 컨트롤러(140) 등을 포함할 수 있다.
표시패널(110)에서 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)은 서로 교차하여 배치될 수 있다. 예를 들어, 다수의 데이터 라인(DL)은 행(Row) 또는 열(Column)으로 배치될 수 있고, 다수의 게이트 라인(GL)은 열(Column) 또는 행(Row)으로 배치될 수 있다. 아래에서는, 설명의 편의를 위하여, 다수의 데이터 라인(DL)은 행(Row)으로 배치되고, 다수의 게이트 라인(GL)은 열(Column)로 배치되는 것으로 가정한다.
컨트롤러(140)는, 데이터 구동회로(120) 및 게이트 구동회로(130)의 구동 동작에 필요한 각종 제어신호(DCS, GCS)를 공급하여, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어한다.
이러한 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
전술한 컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.
컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 데이터 구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data)를 출력하는 것 이외에, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력 받아, 각종 제어 신호들을 생성하여 데이터 구동회로(120) 및 게이트 구동회로(130)로 출력한다.
예를 들어, 컨트롤러(140)는, 게이트 구동회로(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.
여기서, 게이트 스타트 펄스(GSP)는 게이트 구동회로(130)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.
또한, 컨트롤러(140)는, 데이터 구동회로(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.
여기서, 소스 스타트 펄스(SSP)는 데이터 구동회로(120)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동회로(120)의 출력 타이밍을 제어한다.
이러한 컨트롤러(140)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어장치일 수 있다.
이러한 컨트롤러(140)는, 데이터 구동회로(120)와 별도의 부품으로 구현될 수도 있고, 데이터 구동회로(120)와 함께 통합되어 집적회로로 구현될 수 있다.
데이터 구동회로(120)는, 컨트롤러(140)로부터 영상 데이터(Data)를 입력 받아 다수의 데이터 라인(DL)로 데이터 전압을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 구동회로(120)는 소스 구동회로라고도 한다.
이러한 데이터 구동회로(120)는, 적어도 하나의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 구현될 수 있다.
각 소스 드라이버 집적회로(SDIC)는, 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다.
각 소스 드라이버 집적회로(SDIC)는, 경우에 따라서, 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.
각 소스 드라이버 집적회로(SDIC)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 드라이버 집적회로(SDIC)는, 표시패널(110)에 연결된 필름 상에 실장 되는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수도 있다.
게이트 구동회로(130)는, 다수의 게이트 라인(GL)로 스캔신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동한다. 여기서, 게이트 구동회로(130)는 스캔 구동회로라고도 한다.
이러한 게이트 구동회로(130)는, 적어도 하나의 게이트 구동회로 집적회로(GDIC: Gate Driver Integrated Circuit)를 포함하여 구현될 수 있다.
각 게이트 구동회로 집적회로(GDIC)는 시프트 레지스터(Shift Register), 레벨 시프터(Level Shifter) 등을 포함할 수 있다.
각 게이트 드라이버 집적회로(GDIC)는, 테이프 오토메티드 본딩(TAB) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 게이트 드라이버 집적회로(GDIC)는 표시패널(110)과 연결된 필름 상에 실장 되는 칩 온 필름(COF) 방식으로 구현될 수도 있다.
게이트 구동회로(130)는, 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔신호를 다수의 게이트 라인(GL)로 순차적으로 공급한다.
데이터 구동회로(120)는, 게이트 구동회로(130)에 의해 특정 게이트 라인이 열리면, 컨트롤러(140)로부터 수신한 영상 데이터(Data)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)로 공급한다.
데이터 구동회로(120)는, 표시패널(110)의 일 측(예: 상측 또는 하측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 상 측과 하 측)에 모두 위치할 수도 있다.
게이트 구동회로(130)는, 표시패널(110)의 일 측(예: 좌측 또는 우측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 좌 측과 우 측)에 모두 위치할 수도 있다.
본 실시예들에 따른 표시장치(100)는 유기발광표시장치, 액정표시장치, 플라즈마 표시장치 등일 수 있다.
본 실시예들에 따른 표시장치(100)가 액정표시장치인 경우, 표시패널(110)의 각 서브픽셀(SP)은 픽셀 전극과, 픽셀 전극으로 데이터 전압을 전달해주기 위한 트랜지스터 등을 포함하고 있고, 표시패널(110)에는 각 서브픽셀(SP)의 픽셀 전극에서의 픽셀 전압(데이터 전압)과 전계를 형성하기 위하여, 공통 전압이 인가되는 공통 전극이 배치될 수 있다.
본 실시예들에 따른 표시장치(100)가 유기발광표시장치인 경우, 표시패널(110)에 배열된 각 서브픽셀(SP)은 자 발광 소자인 유기발광다이오드(OLED: Organic Light Emitting Diode)와, 유기발광다이오드(OLED)를 구동하기 위한 구동 트랜지스터(Driving Transistor) 등의 회로 소자로 구성될 수 있다.
각 서브픽셀(SP)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.
아래에서는, 설명의 편의를 위하여, 본 실시예들에 따른 표시장치(100)가 유기발광표시장치인 경우를 예로 들어 설명한다.
도 2는 본 발명의 실시예들에 따른 표시패널(110)의 서브픽셀(SP)의 예시도이고, 도 3은 본 발명의 실시예들에 따른 표시패널(110)의 서브픽셀(SP)의 다른 예시도이다.
도 2를 참조하면, 실시예들에 따른 표시 장치(100)에서, 각 서브픽셀(SP)은, 제1 전극과 제2 전극을 갖는 유기발광다이오드(OLED)와, 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터(Td)와, 구동 트랜지스터(Td)의 제1 노드(N1)와 해당 데이터 라인(DL) 사이에 전기적으로 연결된 제1 트랜지스터(T1)와, 구동 트랜지스터(Td)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결된 스토리지 캐패시터(Cst) 등을 포함하여 구현될 수 있다.
유기발광다이오드(OLED)는 제1 전극(예: 애노드 전극 또는 캐소드 전극), 유기 발광층 및 제2 전극(예: 캐소드 전극 또는 애노드 전극) 등으로 이루어질 수 있다.
유기발광다이오드(OLED)의 제1 전극은 구동 트랜지스터(Td)의 제2 노드(N2)와 전기적으로 연결될 수 있다. 유기발광다이오드(OLED)의 제2 전극에는 기저 전압(EVSS)이 인가될 수 있다. 여기서, 기저 전압(EVSS)은, 일 예로, 그라운드 전압이거나 그라운드 전압과 유사한 전압일 수 있다.
구동 트랜지스터(Td)는 유기발광다이오드(OLED)로 구동 전류를 공급해줌으로써 유기발광다이오드(OLED)를 구동해준다.
구동 트랜지스터(Td)는 제1 노드(N1), 제2 노드(N2) 및 제3노드(N3) 등을 포함할 수 있다.
구동 트랜지스터(Td)의 제1 노드(N1)는 게이트 노드에 해당하는 노드로서, 제1 트랜지스터(T1)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다. 구동 트랜지스터(Td)의 제2 노드(N2)는 유기발광다이오드(OLED)의 제1 전극과 전기적으로 연결될 수 있으며, 소스 노드 또는 드레인 노드일 수 있다. 구동 트랜지스터(Td)의 제3 노드(N3)는 구동 전압(EVDD)이 인가되는 노드로서, 구동 전압(EVDD)을 공급하는 구동전압 라인(DVL: Driving Voltage Line)과 전기적으로 연결될 수 있으며, 드레인 노드 또는 소스 노드일 수 있다. 아래에서는, 설명의 편의를 위하여, 구동 트랜지스터(Td)의 제2 노드(N2)는 소스 노드이고, 제3노드(N3)는 드레인 노드인 것을 예로 들어 설명할 수 있다.
제1 트랜지스터(T1)의 드레인 노드 또는 소스 노드는 해당 데이터 라인(DL)에 전기적으로 연결되고, 제1 트랜지스터(T1)의 소스 노드 또는 드레인 노드는 구동 트랜지스터(Td)의 제1 노드(N1)에 전기적으로 연결되고, 제1 트랜지스터(T1)의 게이트 노드는 해당 게이트 라인과 전기적으로 연결되어 제1 스캔신호(SCAN1)를 인가 받을 수 있다.
제1 트랜지스터(T1)는 해당 게이트 라인을 통해 제1 스캔신호(SCAN1)를 게이트 노드로 인가 받아 온-오프가 제어될 수 있다.
이러한 제1 트랜지스터(T1)는 제1 스캔신호(SCAN1)에 의해 턴-온 되어 해당 데이터 라인(DL)으로부터 공급된 데이터 전압(Vdata)을 구동 트랜지스터(Td)의 제1 노드(N1)로 전달해줄 수 있다.
스토리지 캐패시터(Cst)는 구동 트랜지스터(Td)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결되어, 영상 신호 전압에 해당하는 데이터 전압(Vdata) 또는 이에 대응되는 전압을 한 프레임 시간 동안 유지해줄 수 있다.
전술한 바와 같이, 도 2에 예시된 하나의 서브픽셀(SP)은 유기발광다이오드(OLED)를 구동하기 위하여, 2개의 트랜지스터(DRT, T1)와 1개의 스토리지 캐패시터(Cst)를 포함하는 2T (Transistor) 1C (Capacitor) 구조를 가질 수 있다.
도 2에 예시된 서브픽셀 구조 (2T1C 구조)는 설명의 편의를 위한 예시일 뿐, 기능, 패널 구조, 기능 등에 따라, 하나의 서브픽셀(SP)은 1개 이상의 트랜지스터를 더 포함하거나, 1개 이상의 캐패시터를 더 포함할 수도 있다.
그 일 예로서, 도 3에 도시된 바와 같이, 하나의 서브픽셀(SP)은, 구동 트랜지스터(Td)의 제2 노드(N2)와 기준전압 라인(RVL) 사이에 전기적으로 연결된 제2 트랜지스터(T2)를 더 포함하는 3T (Transistor) 1C (Capacitor) 구조를 가질 수 있다.
도 3을 참조하면, 제2 트랜지스터(T2)는 구동 트랜지스터(Td)의 제2 노드(N2)와 기준전압 라인(RVL) 사이에 전기적으로 연결되어, 게이트 노드로 제2 스캔신호(SCAN2)를 인가 받아 온-오프가 제어될 수 있다.
보다 구체적으로, 제2 트랜지스터(T2)의 드레인 노드 또는 소스 노드는 기준전압 라인(RVL)에 전기적으로 연결되고, 제2 트랜지스터(T2)의 소스 노드 또는 드레인 노드는 구동 트랜지스터(Td)의 제2 노드(N2)에 전기적으로 연결될 수 있다. 제2 트랜지스터(T2)의 게이트 노드는 해당 게이트 라인과 전기적으로 연결되어 제2 스캔신호(SCAN2)를 인가 받을 수 있다.
제2 트랜지스터(T2)는, 일 예로, 디스플레이 구동 시 구간에서 턴-온 될 수 있고, 구동 트랜지스터(Td)의 특성치 또는 유기발광다이오드(OLED)의 특성치를 센싱하기 위한 센싱 구동 시 구간에서 턴-온 될 수 있다.
제2 트랜지스터(T2)는 해당 구동 타이밍(예: 디스플레이 구동 타이밍 또는 센싱 구동 시 구간 내 구동 트랜지스터(Td)의 제2 노드(N2)의 전압 초기화 타이밍)에 맞추어, 제2 스캔신호(SCAN2)에 의해 턴-온 되어, 기준전압 라인(RVL)에 공급된 기준전압(Vref)을 구동 트랜지스터(Td)의 제2 노드(N2)에 전달해줄 수 있다.
또한, 제2 트랜지스터(T2)는 해당 구동 타이밍(예: 센싱 구동 시 구간 내 샘플링 타이밍)에 맞추어, 제2 스캔신호(SCAN2)에 의해 턴-온 되어, 구동 트랜지스터(Td)의 제2 노드(N2)의 전압을 기준전압 라인(RVL)으로 전달해줄 수 있다.
다시 말해, 제2 트랜지스터(T2)는, 구동 트랜지스터(Td)의 제2 노드(N2)의 전압 상태를 제어하거나, 구동 트랜지스터(Td)의 제2 노드(N2)의 전압을 기준전압 라인(RVL)에 전달해줄 수 있다.
여기서, 기준전압 라인(RVL)은 기준전압 라인(RVL)의 전압을 센싱하여 디지털 값으로 변환하여, 디지털 값을 포함하는 센싱 데이터를 출력하는 아날로그 디지털 컨버터와 전기적으로 연결될 수 있다.
아날로그 디지털 컨버터는 데이터 구동 회로(120)를 구현한 소스 드라이버 집적회로(SDIC)의 내부에 포함될 수도 있다.
아날로그 디지털 컨버터에서 출력된 센싱 데이터는 구동 트랜지스터(Td)의 특성치(예: 문턱전압, 이동도 등) 또는 유기발광다이오드(OLED)의 특성치(예: 문턱전압 등)를 센싱하는데 이용될 수 있다.
한편, 스토리지 캐패시터(Cst)는, 구동 트랜지스터(Td)의 제1 노드(N1)와 제2 노드(N2) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(Td)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다.
구동 트랜지스터(Td), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 각각은 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다.
한편, 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)는 별개의 게이트 신호일 수 있다. 이 경우, 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)는 서로 다른 게이트 라인을 통해, 제1 트랜지스터(T1)의 게이트 노드 및 제2 트랜지스터(T2)의 게이트 노드로 각각 인가될 수도 있다.
경우에 따라서는, 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)는 동일한 게이트 신호일 수도 있다. 이 경우, 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)는 동일한 게이트 라인을 통해 제1 트랜지스터(T1)의 게이트 노드 및 제2 트랜지스터(T2)의 게이트 노드에 공통으로 인가될 수도 있다.
도 2 및 도 3에 예시된 각 서브픽셀 구조는 설명을 위한 예시일 뿐, 1개 이상의 트랜지스터를 더 포함하거나, 경우에 따라서는, 1개 이상의 캐패시터를 더 포함할 수도 있다. 또는, 다수의 서브픽셀들 각각이 동일한 구조로 되어 있을 수도 있고, 다수의 서브픽셀들 중 일부는 다른 구조로 되어 있을 수도 있다.
아래에서는, 설명의 편의를 위하여, 표시패널(110)에 배치된 각 서브픽셀(SP)이 도 3의 3T1C 구조로 설계된 경우를 예로 들어 설명한다.
아래에서는, 각 서브픽셀(SP)의 구동 동작을 간단하게 예를 들어 설명한다.
각 서브픽셀(SP)의 구동 동작은 영상 데이터 기록 단계, 부스팅 단계 및 발광 단계로 진행될 수 있다.
영상 데이터 기록 단계에서, 구동 트랜지스터(Td)의 제1 노드(N1)에 해당 영상 데이터 전압(Vdata)이 인가하고, 구동 트랜지스터(Td)의 제2 노드(N2)에 기준전압(Vref)이 인가될 수 있다. 여기서, 구동 트랜지스터(Td)의 제2 노드(N2)과 기준전압 라인(RVL) 사이의 저항성분 등으로 인해, 구동 트랜지스터(Td)의 제2 노드(N2)에 기준전압(Vref)과 유사한 전압(Vref+△V)이 인가될 수 있다.
이를 위해, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는, 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2) 각각의 턴-온 전압 레벨에 의해 동시에 또는 약간의 시간 차를 갖고 턴-온 될 수 있다.
영상 데이터 기록 단계에서, 스토리지 캐패시터(Cst)는 양단 전위차 (Vdata-Vref 또는 Vdata-(Vref+△V))에 대응되는 전하가 충전될 수 있다.
구동 트랜지스터(Td)의 제1 노드(N1)에 영상 데이터 전압(Vdata)이 인가되는 것을 영상 데이터 기록(Data Writing)이라고 한다.
영상 데이터 기록 단계에 이어서 진행되는 부스팅 단계에서, 구동 트랜지스터(Td)의 제1 노드(N1) 및 제2 노드(N2)는 동시에 또는 약간의 시간 차를 갖고 전기적으로 플로팅(Floating) 될 수 있다.
이를 위해, 제1 스캔신호(SCAN1)의 턴-오프 전압 레벨에 의해 제1 트랜지스터(T1)가 턴-오프 될 수 있다. 또한, 제2 스캔신호(SCAN2)의 턴-오프 전압 레벨에 의해 제2 트랜지스터(T2)가 턴-오프 될 수 있다.
부스팅 단계에서, 구동 트랜지스터(Td)의 제1 노드(N1) 및 제2 노드(N2) 간의 전압 차이는 유지되면서, 구동 트랜지스터(Td)의 제1 노드(N1) 및 제2 노드(N2)는 전압이 부스팅(Boosting) 될 수 있다.
부스팅 단계 동안, 구동 트랜지스터(Td)의 제1 노드(N1) 및 제2 노드(N2)는 전압이 부스팅(Boosting) 되다가, 구동 트랜지스터(Td)의 제2 노드(N2)이 상승된 전압이 일정 전압 이상이 되면, 발광 단계로 진입된다.
이러한 발광 단계에서는, 유기발광다이오드(OLED)로 구동 전류가 흐르게 된다. 이에 따라, 유기발광다이오드(OLED)가 발광할 수 있다.
도 4는 본 발명의 실시예들에 따른 표시장치(100)의 시스템 구현 예시도이다.
도 4를 참조하면, 각 게이트 드라이버 집적회로(GDIC)는, 칩 온 필름(COF) 방식으로 구현된 경우, 표시패널(110)과 연결된 필름(GF) 상에 실장 될 수 있다.
각 소스 드라이버 집적회로(SDIC)는, 칩 온 필름(COF) 방식으로 구현된 경우, 표시패널(110)에 연결된 필름(SF) 상에 실장 될 수 있다.
표시장치(100)는, 다수의 소스 드라이버 집적회로(SDIC)과 다른 장치들 간의 회로적인 연결을 위해, 적어도 하나의 소스 인쇄회로기판(SPCB: Source Printed Circuit Board)과, 제어 부품들과 각종 전기 장치들을 실장 하기 위한 컨트롤 인쇄회로기판(CPCB: Control Printed Circuit Board)을 포함할 수 있다.
적어도 하나의 소스 인쇄회로기판(SPCB)에는 소스 드라이버 집적회로(SDIC)가 실장 된 필름(SF)이 연결될 수 있다. 즉, 소스 드라이버 집적회로(SDIC)가 실장 된 필름(SF)은 일 측이 표시패널(110)과 전기적으로 연결되고 타 측이 소스 인쇄회로기판(SPCB)과 전기적으로 연결될 수 있다.
컨트롤 인쇄회로기판(CPCB)에는, 데이터 구동회로(120) 및 게이트 구동회로(130) 등의 동작을 제어하는 컨트롤러(140)와, 표시패널(110), 데이터 구동회로(120) 및 게이트 구동회로(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 파워 관리 집적회로(PMIC: Power Management IC, 410) 등이 실장될 수 있다.
적어도 하나의 소스 인쇄회로기판(SPCB)과 컨트롤 인쇄회로기판(CPCB)은 적어도 하나의 연결 부재를 통해 회로적으로 연결될 수 있다. 여기서, 연결 부재는, 일 예로, 가요성 인쇄 회로(FPC: Flexible Printed Circuit), 가요성 플랫 케이블(FFC: Flexible Flat Cable) 등일 수 있다.
적어도 하나의 소스 인쇄회로기판(SPCB)과 컨트롤 인쇄회로기판(CPCB)은 하나의 인쇄회로기판으로 통합되어 구현될 수도 있다.
표시장치(100)는, 컨트롤 인쇄회로기판(CPCB)와 전기적으로 연결된 세트 보드(430)를 더 포함할 수 있다. 이러한 세트 보드(430)는 파워 보드라고도 할 수 있다.
이러한 세트 보드(430)에는 표시장치(100)의 전체적인 파워를 관리하는 메인 파워 관리 회로(420, M-PMC: Main Power Management Circuit)가 존재할 수 있다.
파워 관리 집적회로(410)는 표시패널(110)과 그 구동 회로(120, 130, 140) 등을 포함하는 표시모듈에 대한 파워를 관리하는 회로이고, 메인 파워 관리 회로(420)는 표시모듈을 포함한 전체적인 파워를 관리하는 회로이고, 파워 관리 집적회로(410)와 연동할 수 있다.
도 5는 본 발명의 실시예들에 따른 표시장치(100)의 2H 오버랩 구동 및 페이크 데이터 삽입 구동을 나타낸 다이어그램이고, 도 6은 본 발명의 실시예들에 따른 표시장치(100)의 2H 오버랩 구동 및 페이크 데이터 삽입 구동에 대한 구동 타이밍을 나타낸 도면이고, 도 7은 본 발명의 실시예들에 따른 표시장치(100)의 2H 오버랩 구동 및 페이크 데이터 삽입 구동에 따른 화면 이상 현상을 나타낸 도면이다.
본 발명의 실시예들에 따른 표시패널(110)에서, 다수의 서브픽셀(SP)은 매트릭스 형태로 배열될 수 있다.
표시패널(110)에는 다수의 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...)이 존재할 수 있으며, 다수의 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...)은 순차적으로 게이트 구동될 수 있다.
각 서브픽셀(SP)이 3T1C 구조를 갖는 경우, 다수의 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...) 각각에는 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)를 전달하기 위한 1개 또는 2개의 게이트 라인(GL)이 배치될 수 있다.
그리고, 표시패널(110)에는 다수의 서브픽셀 열(Column)이 존재할 수 있으며, 다수의 서브픽셀 열(Column) 각각에는, 1개의 데이터 라인(DL)이 대응되어 배치될 수 있다.
전술한 서브픽셀 구동 동작과 같이, 다수의 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...) 중에서 n+1 번째 서브픽셀 행(R(n+1))이 구동될 때, n+1 번째 서브픽셀 행 (R(n+1))에 배열된 서브픽셀들(SP)에 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)가 인가되고, 다수의 데이터 라인(DL)을 통해 n+1 번째 서브픽셀 행 (R(n+1))에 배열된 서브픽셀들(SP)에 영상 데이터 전압(Vdata)이 공급된다.
이어서, n+1 번째 서브픽셀 행 (R(n+1)) 아래에 위치한 n+2 번째 서브픽셀 행 (R(n+2))이 구동된다. n+2 번째 서브픽셀 행 (R(n+2))에 배열된 서브픽셀들(SP)에 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)가 인가되고, 다수의 데이터 라인(DL)을 통해 n+2 번째 서브픽셀 행 (R(n+2))에 배열된 서브픽셀들(SP)에 영상 데이터 전압(Vdata)이 공급된다.
이러한 방식으로, 다수의 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...)은 순차적으로 영상 데이터 기록이 이루어진다. 여기서, 영상 데이터 기록은 전술한 서브픽셀 구동 동작에서 영상 데이터 기록 단계에서 이루어지는 절차이다.
다수의 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...)은, 한 프레임 시간 동안, 전술한 서브픽셀 구동 동작에 따라, 영상 데이터 기록 단계, 부스팅 단계 및 발광 단계가 순차적으로 진행될 수 있다.
한편, 도 5에 도시된 바와 같이, 다수의 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...)은 한 프레임 시간 내에서 서브픽셀 구동 동작의 발광 단계에 따라 발광 기간(EP)이 끝까지 지속되지 않는다. 여기서, "발광 기간(EP)"을 "리얼(Real) 영상 기간"이라고도 할 수 있다.
대신, 한 프레임 시간 동안, 다수의 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...) 각각은, 리얼 디스플레이 구동과 페이크 데이터 삽입(FDI: Fake Data Insertion) 구동이 진행될 수 있다.
한 프레임 시간 동안, 1개의 서브픽셀(SP)은, 리얼 디스플레이 구동이 진행되는 동안 영상 데이터 기록 단계, 부스팅 단계 및 발광 단계를 거치면서 해당 발광 기간(EP) 동안 발광하고, 이어서, 페이크 디스플레이 구동이 진행된다.
페이크 디스플레이 구동은 실제 영상을 표시하기 위한 리얼 디스플레이 구동과는 다른 가짜 구동이다.
이러한 페이크 디스플레이 구동은 실제 영상들 사이에 가짜 영상을 삽입하는 방식으로 이루어질 수 있다. 따라서, 페이크 디스플레이 구동을 "페이크 데이터 삽입(FDI: Fake Data Insertion)" 구동이라고도 한다.
리얼 디스플레이 구동 시, 실제 영상을 표시하기 위하여 실제 영상에 대응되는 영상 데이터 전압(Vdata)이 서브픽셀들(SP)에 공급된다. 이와 다르게, 페이크 데이터 삽입 구동 시, 실제 영상과는 전혀 관계가 없는 페이크 영상에 대응되는 페이크 데이터 전압(Vfake)이 서브픽셀들(SP)로 공급된다.
즉, 일반적인 리얼 디스플레이 구동 시 서브픽셀들(SP)로 공급되는 영상 데이터 전압(Vdata)은 프레임에 따라 또는 영상에 따라 가변 될 수 있지만, 페이크 데이터 삽입 구동 시 서브픽셀들(SP)로 공급되는 페이크 데이터 전압(Vfake)은 프레임에 따라 또는 영상에 따라 가변 되지 않고 일정할 수 있다.
전술한 페이크 데이터 삽입 구동의 일 방식으로서, 1개의 서브픽셀 행이 페이크 데이터 삽입 구동되고, 그 다음의 1개의 서브픽셀 행이 페이크 데이터 삽입 구동될 수 있다.
또는, 전술한 페이크 데이터 삽입 구동의 다른 방식으로서, 복수의 서브픽셀 행이 동시에 페이크 데이터 삽입 구동되고, 그 다음의 복수의 서브픽셀 행이 페이크 데이터 삽입 구동될 수 있다. 즉, 복수의 서브픽셀 행 단위로 페이크 데이터 삽입 구동이 동시에 이루어질 수 있다.
동시에 페이크 데이터 삽입 구동이 이루어지는 서브픽셀 행의 개수(k)는 2개, 4개, 또는 8개 등일 수 있다.
도 5 및 도 6을 참조하면, 서브픽셀 행 R(n+1), 서브픽셀 행 R(n+2), 서브픽셀 행 R(n+3), 및 서브픽셀 행 R(n+4)이 순차적으로 영상 데이터 기록이 진행된 후, 서브픽셀 행 R(n+1)보다 이전에 배치되어 일정 시간의 발광 기간(EP)이 이미 경과한 복수의 서브픽셀 행으로 페이크 데이터 전압(Vfake) 동시에 공급될 수 있다.
이어서, 서브픽셀 행 R(n+5), 서브픽셀 행 R(n+6), 서브픽셀 행 R(n+7), 및 서브픽셀 행 R(n+8)이 순차적으로 영상 데이터 기록이 진행된 후, 서브픽셀 행 R(n+1) 또는 서브픽셀 행 R(n+5) 보다 이전에 배치되어 일정 시간의 발광 기간(EP)이 이미 경과한 복수의 서브픽셀 행으로 페이크 데이터 전압(Vfake) 동시에 공급될 수 있다.
여기서, 페이크 데이터 삽입(FDI) 구동이 진행되는 기간을 "페이크 데이터 삽입 기간(FDIP)"이라고 하고, 페이크 데이터 삽입(FDI) 구동에 의해 페이크 영상이 표시되는 기간을 "페이크 영상 기간(FIP)"이라고 한다.
또한, 동시에 페이크 데이터 삽입 구동이 이루어지는 서브픽셀 행의 개수(k)는 동일할 수도 있고 다를 수도 있다. 일 예로, 처음의 2개의 서브픽셀 행이 동시에 페이크 데이터 삽입 구동되고, 그 다음에는 4개의 서브픽셀 행 단위로 동시에 페이크 데이터 삽입 구동될 수 있다. 다른 예로, 처음의 4개의 서브픽셀 행이 동시에 페이크 데이터 삽입 구동되고, 그 다음에는 8개의 서브픽셀 행 단위로 동시에 페이크 데이터 삽입 구동될 수도 있다.
전술한 페이크 데이터 삽입(FDI) 구동을 통해, 동일 프레임에 실제의 영상 데이터와 페이크 데이터를 표시함으로써, 영상이 구분되지 않고 끌리는 움직임 블러 (Blur) 현상을 방지하여 영상 화질을 개선해줄 수 있다.
전술한 페이크 데이터 삽입(FDI) 구동 시, 데이터 라인(DL)을 통해, 영상 데이터 기록과 페이크 데이터 기록이 이루어질 수 있다.
또한, 전술한 바와 같이, 페이크 데이터 기록을 복수의 라인(서브픽셀 행)에 동시에 진행함으로써, 라인 위치에 따른 발광 기간(EP)의 차이에 의한 휘도 편차를 보상해줄 수 있으며, 영상 데이터 기록 시간을 확보해줄 수 있다.
한편, 페이크 데이터 삽입 구동의 타이밍을 조절하여, 영상에 따라 발광 기간(EP)의 길이를 적응적으로 조정해줄 수 있다.
영상 데이터 기록 타이밍과 페이크 데이터 기록 타이밍은 게이트 구동의 제어를 통해 가변 될 수 있다.
한편, 페이크 데이터 삽입(FDI) 구동 시, 서브픽셀들(SP)로 공급되는 "페이크 데이터 전압(Vfake)"는, 일 예로, "블랙 데이터 전압(Vblk)"일 수 있다.
이 경우, 페이크 데이터 삽입(FDI) 구동을 "블랙 데이터 삽입(BDI: Black Data Insertion) 구동"이라고도 할 수 있다. 페이크 데이터 삽입(FDI) 구동 시 페이크 데이터 기록을 블랙 데이터 기록이라고 할 수 있다. 또한, "페이크 데이터 삽입 기간(FDIP)"을 "블랙 데이터 삽입 기간(BDIP)"이라고도 할 수 있다. 또한, 페이크 영상 기간(FIP)을 "블랙 영상 기간" 또는 "비 발광 기간"이라고 할 수 있다.
한편, 다수의 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...) 각각에 대한 게이트 구동은 순차적으로 이루어지되, 일정 시간 오버랩(Overlap) 되도록 진행될 수 있다.
도 6의 예시에 따르면, 다수의 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...) 각각으로 공급되는 스캔신호(도 3의 3T1C 구조의 경우, SCAN1, SCAN2)의 턴-온 레벨 기간은 2H이다. 그리고, 다수의 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...) 각각으로 공급되는 스캔신호(도 3의 3T1C 구조의 경우, SCAN1, SCAN2)의 턴-온 레벨 기간은 서로 오버랩(Overlap)될 수 있다.
다시 말해, 다수의 서브픽셀 행(... , R(n+1), R(n+2), R(n+3), R(n+4), R(n+5), ...) 각각으로 공급되는 스캔신호(도 3의 3T1C 구조의 경우, SCAN1, SCAN2)의 턴-온 레벨 기간 모두는 2H 일 수 있다.
그리고, 서브픽셀 행 R(n+1)에 배열된 서브픽셀들(SP)의 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)에 인가되는 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)의 턴-온 레벨 기간(2H)은, 서브픽셀 행 R(n+2)에 배열된 서브픽셀들(SP)의 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)에 인가되는 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)의 턴-온 레벨 기간(2H)와 1H만큼 오버랩 될 수 있다.
서브픽셀 행 R(n+2)에 배열된 서브픽셀들(SP)의 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)에 인가되는 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)의 턴-온 레벨 기간(2H)은, 서브픽셀 행 R(n+3)에 배열된 서브픽셀들(SP)의 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)에 인가되는 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)의 턴-온 레벨 기간(2H)와 1H만큼 오버랩 될 수 있다.
서브픽셀 행 R(n+3)에 배열된 서브픽셀들(SP)의 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)에 인가되는 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)의 턴-온 레벨 기간(2H)은, 서브픽셀 행 R(n+4)에 배열된 서브픽셀들(SP)의 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)에 인가되는 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)의 턴-온 레벨 기간(2H)와 1H만큼 오버랩 될 수 있다.
도 6의 예시에 따르면, 각 서브픽셀 행에서의 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간의 길이가 2H이고, 인접한 두 서브픽셀 행에서의 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간이 1H 만큼 오버랩 될 수 있다.
이러한 게이트 구동 방식을 오버랩 구동이라고 있고, 도 6에서와 같이, 각 서브픽셀 행에서의 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간의 길이가 2H인 경우, "2H 오버랩 구동"이라고 한다.
오버랩 구동은 2H 오버랩 구동 이외에 다양하게 변형될 수 있다.
오버랩 구동의 다른 예로, 각 서브픽셀 행에서의 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간의 길이가 3H이고, 인접한 두 서브픽셀 행에서의 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간이 2H 만큼 오버랩 될 수 있다.
오버랩 구동의 또 다른 예로, 각 서브픽셀 행에서의 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간의 길이가 3H이고, 인접한 두 서브픽셀 행에서의 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간이 1H 만큼 오버랩 될 수 있다.
오버랩 구동의 또 다른 예로, 각 서브픽셀 행에서의 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간의 길이가 4H이고, 인접한 두 서브픽셀 행에서의 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간이 3H 만큼 오버랩 될 수 있다.
이와 같이, 다양한 오버랩 구동이 있을 수 있지만, 아래에서는, 설명의 편의를 위하여, 2H 오버랩 구동을 예로 들어 설명한다.
전술한 2H 오버랩 구동 시, 각 서브픽셀 행에서의 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간(2H의 길이)의 앞 부분(1H의 길이)은, 해당 서브픽셀로 데이터 전압(프리-차지 데이터 전압)이 인가되는 프리-차지(PC: Pre-Charge) 구동을 위한 스캔신호 부분이다. 각 서브픽셀 행에서의 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간의 뒷부분(1H의 길이)은, 해당 서브픽셀로 실제 영상 데이터 전압(Vdata) 이 인가되는 영상 데이터 기록이 이루어지게 하기 위한 스캔신호 부분이다.
전술한 오버랩 구동을 통해 각 서브픽셀에서의 충전율을 개선시킬 수 있고, 이를 통해 화상 품질을 향상시킬 수 있다.
전술한 페이크 데이터 삽입(FDI) 구동 및 2H 오버랩 구동을 함께 수행하는 경우, 서브픽셀 행 R(n+3)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간은, 서브픽셀 행 R(n+4)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간과 오버랩 된다.
여기서, 서브픽셀 행 R(n+3)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간 중 뒷부분 1H 기간은, 다음 서브픽셀 행 R(n+4)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간과 오버랩 되는 기간으로서, 서브픽셀 행 R(n+3)에서 영상 데이터 기록이 이루어지는 기간이다. 서브픽셀 행 R(n+4)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간 중 앞부분 1H 기간은 프리-차지 구동 기간이다. 그리고, 서브픽셀 행 R(n+3) 및 서브픽셀 행 R(n+4)은 페이크 데이터 삽입(FDI) 구동이 진행되기 이전에 영상 데이터 기록이 이루어지는 서브픽셀 행들이다.
또한, 서브픽셀 행 R(n+5)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간은, 서브픽셀 행 R(n+6)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간과 오버랩 된다.
여기서, 서브픽셀 행 R(n+5)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간 중 뒷부분 1H 기간은, 다음 서브픽셀 행 R(n+6)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간과 오버랩 되는 기간으로서, 서브픽셀 행 R(n+5)에서 영상 데이터 기록이 이루어지는 기간이다. 서브픽셀 행 R(n+6)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간 중 앞부분 1H 기간은 프리-차지 구동 기간이다. 그리고, 서브픽셀 행 R(n+5) 및 서브픽셀 행 R(n+6)은 페이크 데이터 삽입(FDI) 구동이 진행되기 이전에 영상 데이터 기록이 이루어지는 서브픽셀 행들이다.
하지만, 서브픽셀 행 R(n+4)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간은 이어오는 서브픽셀 행 R(n+5)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간과 오버랩 되지 않는다.
서브픽셀 행 R(n+4)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간 중 뒷부분 1H 기간은 서브픽셀 행 R(n+4)에서 영상 데이터 기록이 이루어지는 기간이다.
서브픽셀 행 R(n+4)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간 중 뒷부분 1H 기간 동안, 다음 서브픽셀 행 R(n+5)에서 프리-차지 구동이 이루어지지 않는다.
페이크 데이터 삽입 기간(FDIP)을 기준으로, 서브픽셀 행 R(n+4)은 페이크 데이터 삽입(FDI) 구동의 직전에 영상 데이터 기록이 이루어지는 서브픽셀 행이고, 서브픽셀 행 R(n+5)은 페이크 데이터 삽입(FDI) 구동의 직후에 영상 데이터 기록이 이루어지는 서브픽셀 행이다.
서브픽셀 행 R(n+4)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간과 다음 서브픽셀 행 R(n+5)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간은 페이크 데이터 삽입 기간(FDIP)에 대응되는 시간만큼 떨어져 있게 된다.
도 6에서, Vg 그래프는 서브픽셀 행들에 포함된 서브픽셀들의 구동 트랜지스터(Td)의 제1 노드(N1)의 전압을 함께 나타낸 것으로서, 서브픽셀 구동 동작 절차에서 부스팅 단계 진입 전의 전압 상태의 변화를 나타낸다. Vs 그래프는 서브픽셀 행들에 포함된 서브픽셀들의 구동 트랜지스터(Td)의 제2 노드(N2)의 전압을 함께 나타낸 것으로서, 서브픽셀 구동 동작 절차에서 부스팅 단계 진입 전의 전압 상태의 변화를 나타낸다.
도 6의 Vg 그래프를 참조하면, 페이크 데이터 삽입 기간(FDIP)을 제외한 나머지 기간에서, 각 서브픽셀 행에 포함된 서브픽셀들의 구동 트랜지스터(Td)의 제1 노드(N1)의 Vg 전압은, 영상 데이터 기록의 진행에 따라 영상 데이터 전압(Vdata)이 된다.
하지만, 페이크 데이터 삽입 기간(FDIP) 동안, 페이크 데이터 삽입(FDI) 구동이 되는 서브픽셀 행들에 포함된 서브픽셀들의 구동 트랜지스터(Td)의 제1 노드(N1)의 Vg 전압은, 페이크 데이터 전압(Vfake)이 된다.
한편, 전술한 바와 같이, 서브픽셀 행 R(n+1), R(n+2) 및 R(n+3) 각각에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간의 뒷부분 기간은 다음 서브픽셀 행에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간의 앞부분 기간과 오버랩 된다. 하지만, 서브픽셀 행 R(n+4)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간의 뒷부분 기간은 다음 서브픽셀 행 R(n+5)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간의 앞부분 기간과 오버랩 되지 않는다.
따라서, 서브픽셀 행 R(n+1), R(n+2) 및 R(n+3) 각각에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간 동안, 서브픽셀 행 R(n+1), R(n+2) 및 R(n+3) 각각에 포함된 서브픽셀들의 구동 트랜지스터(Td)의 제2 노드(N2)의 전압 Vs는, 영상 데이터 기록 단계에서 기준전압(Vref)와 유사한 전압(Vref+△V)을 가지게 된다. 이때, 각 구동 트랜지스터(Td)의 제1 노드(N1)와 제2 노드(N2)의 전위차 Vgs는 Vdata-(Vref+△V)이다.
페이크 데이터 삽입 기간(FDIP) 직전의 1H 기간, 즉, 서브픽셀 행 R(n+4)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간의 뒷부분 기간 (다음 서브픽셀 행 R(n+5)에서의 제1, 제2 스캔신호(SCAN1, SCAN2)의 턴-온 레벨 기간의 앞부분 기간과 오버랩 되지 않음) 동안, 서브픽셀 행 R(n+4)에 포함된 서브픽셀들의 구동 트랜지스터(Dt)의 제2 노드(N2)의 Vs 전압은 Vref+△V 보다 낮아진 Vref+△(V/2)이 될 수 있다. 이에 따라, 각 구동 트랜지스터(Td)의 제1 노드(N1)와 제2 노드(N2)의 전위차 Vgs (Vgs(4))는 Vdata-(Vref+△(V/2))으로서, 이전 기간에서보다 증가하게 된다.
이와 같이, 페이크 데이터 삽입 기간(FDIP) 직전에 영상 데이터 기록이 진행되는 서브픽셀 행 R(n+4), R(n+8)에서의 각 구동 트랜지스터(Td)의 제1 노드(N1)와 제2 노드(N2)의 전위차 Vgs (Vgs(4))의 증가로 인해, 도 7에 도시된 바와 같이, 페이크 데이터 삽입 기간(FDIP) 직전에 영상 데이터 기록이 진행되는 서브픽셀 행 R(n+4), R(n+8)이 밝은 선(700)으로 주기적으로 보이는 현상(화면 이상 현상)이 발생할 수 있다.
이에, 아래에서는, 표시패널(110)의 표시영역에 해당하는 액티브 영역(A/A)에서 페이크 데이터 삽입(FDI) 구동으로 인해 밝은 선(700)으로 주기적으로 보이는 현상(화면 이상 현상)을 방지해줄 수 있는 구성 및 구동 방법을 아래에서 설명한다.
도 8 내지 도 10은 본 발명의 실시예들에 따른 표시장치(100)의 2H 오버랩 구동 및 페이크 데이터 삽입 구동을 설명하기 위한 도면들이다. 단, 서브픽셀(SP)은 3T1C 구조이고, 제1 스캔신호(SCAN1)와 제2 스캔신호(SCAN2)가 동일한 스캔신호인 경우를 가정한다.
도 8은 2H 오버랩 구동과 페이크 데이터 삽입 구동 시, 22개의 서브픽셀 행(R(n+1) ~ R(n+22))에 포함된 서브픽셀들로 공급되는 스캔신호(SCAN1, SCAN2)를 나타내고, 22개의 서브픽셀 행(R(n+1) ~ R(n+22))에 포함된 서브픽셀들 내 구동 트랜지스터(Td)의 Vg와 Vs를 나타낸 도면이다.
도 8을 참조하면, 22개의 서브픽셀 행(R(n+1) ~ R(n+22)) 각각은 2H 길이의 턴-온 레벨 기간을 갖는 스캔신호를 공급받는다.
예를 들어, 각 스캔신호의 턴-온 레벨 기간은 2H 길이를 가지며, 턴-온 레벨 기간 (2H)은 앞부분 (1H)과 뒷부분 (1H)으로 이루어진다. 각 스캔신호의 턴-온 레벨 기간에서 앞 부분은 프리-차지(PC)를 위한 스캔신호 부분이고, 각 스캔신호의 턴-온 레벨 기간에서 뒷부분은 영상 데이터 기록을 위한 스캔신호 부분이다.
2H 오버랩 구동에 따라, 각 스캔신호의 턴-온 레벨 기간에서 앞부분(프리-차지 기간)은 이전 서브픽셀 행에 공급되는 스캔신호의 턴-온 레벨 기간에서 뒷부분(영상 데이터 기록 기간)과 오버랩 된다. 각 스캔신호의 턴-온 레벨 기간에서 뒷부분(영상 데이터 기록 기간)은 다음 서브픽셀 행에 공급되는 스캔신호의 턴-온 레벨 기간에서 앞부분(프리-차지 기간)과 오버랩 된다.
하지만, 페이크 데이터 삽입(FDI) 직전에, 영상 데이터 기록이 이루어지는 서브픽셀 행 R(n+4), R(n+12) 및 R(n+20) 각각에 공급되는 스캔신호의 턴-온 레벨 기간에서 뒷부분(영상 데이터 기록 기간)은, 그 다음 서브픽셀 행 R(n+5), R(n+13) 및 R(n+21) 각각에 공급되는 스캔신호의 턴-온 레벨 기간에서 앞부분과 오버랩 되지 않는다.
따라서, 페이크 데이터 삽입(FDI) 직전에, 영상 데이터 기록이 이루어지는 서브픽셀 행 R(n+4), R(n+12) 및 R(n+20)에서, 스캔신호의 턴-온 레벨 기간에서 뒷부분(영상 데이터 기록 기간) 동안, 구동 트랜지스터(Td)의 Vs 전압은 Vref+ΔV에서 Vref+Δ(V/2)로 낮아지게 된다.
한편, 페이크 데이터 삽입(FDI)이 되기 전까지 구동 트랜지스터(Td)의 Vg 전압은 영상 데이터 전압(Vdata)이고, 페이크 데이터 삽입(FDI) 시 구동 트랜지스터(Td)의 Vg 전압은 페이크 데이터 전압(Vfake)이 된다.
페이크 데이터 삽입(FDI) 직전에 영상 데이터 기록이 이루어지는 서브픽셀 행 R(n+4), R(n+12) 및 R(n+20)에서, 스캔신호의 턴-온 레벨 기간에서 뒷부분 동안, 구동 트랜지스터(Td)의 Vgs는 갑자기 증가하게 된다.
이에 따라, 페이크 데이터 삽입(FDI)이 되기 직전에 영상 데이터 기록이 이루어지는 서브픽셀 행 R(n+4), R(n+12) 및 R(n+20)이 밝은 선(700)으로 표시되는 현상이 발생할 수 있다.
이에 대하여, 도 9 및 도 10을 참조하여 더욱 상세하게 설명한다.
도 9는 서브픽셀 행 R(n+3)에 배치된 제1 서브픽셀(SPa), 서브픽셀 행 R(n+4)에 배치된 제2 서브픽셀(SPb) 및 서브픽셀 행 R(n+4)에 배치된 제3 서브픽셀(SPc)에 대한 구동 동작을 나타낸 도면이다.
도 9를 참조하면, 서브픽셀 행 R(n+3)에 배치된 제1 서브픽셀(SPa), 서브픽셀 행 R(n+4)에 배치된 제2 서브픽셀(SPb) 및 서브픽셀 행 R(n+5)에 배치된 제3 서브픽셀(SPc)은 동일한 열에 배치되며, 동일한 제1 데이터 라인(DL1) 및 동일한 제1 기준전압 라인(RVL1)과 전기적으로 연결된다.
즉, 제1 서브픽셀(SPa), 제2 서브픽셀(SPb) 및 제3 서브픽셀(SPc) 각각에 배치된 제1 트랜지스터(T1)의 드레인 노드 또는 소스 노드는 제1 데이터 라인(DL1)에 공통으로 전기적으로 연결될 수 있다. 제1 서브픽셀(SPa), 제2 서브픽셀(SPb) 및 제3 서브픽셀(SPc) 각각에 배치된 제2 트랜지스터(T1)의 드레인 노드 또는 소스 노드는 제1 기준전압 라인(RVL1)에 공통으로 전기적으로 연결될 수 있다.
도 8 내지 도 10을 참조하면, 서브픽셀 행 R(n+3)에 배치된 제1 서브픽셀(SPa)에 대한 영상 데이터 기록 시, 서브픽셀 행 R(n+3)에 배치된 제1 서브픽셀(SPa)에 포함된 제1 트랜지스터(T1)는 턴-온 레벨의 제1 스캔신호(SCAN1)에 의해 턴-온 된다. 이에 따라, 제1 데이터 라인(DL1)에 공급된 영상 데이터 전압(Vdata)이 턴-온 된 제1 트랜지스터(T1)를 거쳐 구동 트랜지스터(Td)의 게이트 노드에 해당하는 제1 노드(N1)에 전달된다.
이때, 서브픽셀 행 R(n+3)에 배치된 제1 서브픽셀(SPa)에 포함된 제2 트랜지스터(T2)는 턴-온 레벨의 제2 스캔신호(SCAN2)에 의해 턴-온 되어, 제1 기준전압 라인(RVL1)에 공급된 기준전압(Vref)이 턴-온 된 제2 트랜지스터(T2)를 거쳐 구동 트랜지스터(Td)의 소스 노드에 해당하는 제2 노드(N2)에 전달된다.
2H 오버랩 구동에 따라, 서브픽셀 행 R(n+3)에 배치된 제1 서브픽셀(SPa)에 대한 영상 데이터 기록이 진행될 때, 다음 서브픽셀 행 R(n+4)에 배치된 제2 서브픽셀(SPb)은 프리-차지 구동이 진행될 수 있다.
즉, 서브픽셀 행 R(n+3)에 배치된 제1 서브픽셀(SPa)에 대한 영상 데이터 기록 시, 다음 서브픽셀 행 R(n+4)에 배치된 제2 서브픽셀(SPb)에는 턴-온 레벨의 제1 스캔신호(SCAN1)가 인가되어, 제1 데이터 라인(DL1)에 공급된 영상 데이터 전압(Vdata)이 턴-온 된 제1 트랜지스터(T1)를 거쳐서 제2 서브픽셀(SPb)의 구동 트랜지스터(Td)의 게이트 노드인 제1 노드(N1)에 영상 데이터 전압(Vdata)이 프리-차지 전압으로서 인가된다.
이때, 서브픽셀 행 R(n+4)에 배치된 제2 서브픽셀(SPb)에 포함된 제2 트랜지스터(T2)는 턴-온 레벨의 제2 스캔신호(SCAN2)에 의해 턴-온 되어, 제1 기준전압 라인(RVL1)에 공급된 기준전압(Vref)이 턴-온 된 제2 트랜지스터(T2)를 거쳐 구동 트랜지스터(Td)의 소스 노드에 해당하는 제2 노드(N2)에 전달된다.
서브픽셀 행 R(n+3)에 배치된 제1 서브픽셀(SPa)에 대한 영상 데이터 기록 시, 제1 서브픽셀(SPa)에서 공급된 전류(id)와 제2 서브픽셀(SPb)에서 공급된 전류(id)가 합쳐진 전류(2id)가 제1 기준전압 라인(RVL1)에 흐른다. 이에 따라, 서브픽셀 행 R(n+3)에 배치된 제1 서브픽셀(SPa) 내 구동 트랜지스터(Td)의 Vs 전압이 상승한다.
서브픽셀 행 R(n+3)에 배치된 제1 서브픽셀(SPa)에 대한 영상 데이터 기록이 진행된 이후, 서브픽셀 행 R(n+4)에 배치된 제2 서브픽셀(SPb)에 대한 영상 데이터 기록이 진행될 수 있다.
서브픽셀 행 R(n+4)에 배치된 제2 서브픽셀(SPb)에 대한 영상 데이터 기록이 진행될 때, 서브픽셀 행 R(n+4)에 배치된 제2 서브픽셀(SPb)에 포함된 제1 트랜지스터(T1)는 턴-온 레벨의 제1 스캔신호(SCAN1)에 의해 턴-온 된다. 이에 따라, 제1 데이터 라인(DL1)에 공급된 영상 데이터 전압(Vdata)이 턴-온 된 제1 트랜지스터(T1)를 거쳐 구동 트랜지스터(Td)의 게이트 노드에 해당하는 제1 노드(N1)에 전달된다.
이때, 서브픽셀 행 R(n+4)에 배치된 제2 서브픽셀(SPb)에 포함된 제2 트랜지스터(T2)는 턴-온 레벨의 제2 스캔신호(SCAN2)에 의해 턴-온 되어, 제1 기준전압 라인(RVL1)에 공급된 기준전압(Vref)이 턴-온 된 제2 트랜지스터(T2)를 거쳐 구동 트랜지스터(Td)의 소스 노드에 해당하는 제2 노드(N2)에 전달된다.
서브픽셀 행 R(n+4)에 배치된 제2 서브픽셀(SPb)에 대한 영상 데이터 기록이 진행되는 기간은, 페이크 데이터 삽입(FDI) 구동이 진행되기 직전이므로, 서브픽셀 행 R(n+4)에 배치된 제2 서브픽셀(SPb)에 대한 영상 데이터 기록이 진행되는 기간 동안, 다음 서브픽셀 행 R(n+5)에 배치된 제3 서브픽셀(SPc)에 대한 프리-차지 구동이 진행되지 않는다.
따라서, 서브픽셀 행 R(n+4)에 배치된 제2 서브픽셀(SPb)에 대한 영상 데이터 기록 시, 제2 서브픽셀(SPb)에서 공급된 전류(id)만이 제1 기준전압 라인(RVL1)에 흐른다. 이에 따라, 서브픽셀 행 R(n+3)에 배치된 제1 서브픽셀(SPa) 내 구동 트랜지스터(Td)의 Vs 전압이 상승한다. 하지만, Vs 전압 상승량은 서브픽셀 행 R(n+3)에 배치된 제1 서브픽셀(SPa)에 대한 영상 데이터 기록 시의 Vs 전압 상승량보다 작다.
따라서, 페이크 데이터 삽입(FDI) 구동에 따라 페이크 데이터 전압(Vfake)이 제1 데이터 라인(DL1)에 인가되기 직전에(즉, 페이크 데이터 삽입 기간(FDIP) 직전에), 서브픽셀 행 R(n+4)에 배치된 제2 서브픽셀(SPb)에 대한 영상 데이터 기록이 진행되는 동안, Vgs가 증가한다.
이러한 Vgs 증가는 페이크 데이터 삽입(FDI) 직전에 영상 데이터 기록이 진행되는 서브픽셀 행 R(n+4), R(n+12) 및 R(n+20)이 밝은 선(700)으로 표시될 수 있다. 이런 현상을 방지하기 위한 구동 방법을 도 14 내지 도 16을 참조하여 예를 들어 설명한다.
도 11 및 도 12는 본 발명의 실시예들에 따른 표시장치(100)의 2H 오버랩 구동 및 페이크 데이터 삽입 구동에 따른 화면 이상 현상을 방지하기 위한 데이터 제어를 설명하기 위한 구동 타이밍도들이다.
도 11 및 도 12를 참조하면, 다수의 서브픽셀(SP)에 포함된 제1 서브픽셀(SPa), 제2 서브픽셀(SPb) 및 제3 서브픽셀(SPc)은 제1 데이터 라인(DL1)을 통해 영상 데이터 전압(Vdata)을 순차적으로 공급받을 수 있다.
오버랩 구동(예: 2H 오버랩 구동)에 따라, 제1 서브픽셀(SPa)로 턴-온 레벨의 스캔신호가 공급되는 제1 구동기간(DP1)과, 제2 서브픽셀(SPb)로 턴-온 레벨의 스캔신호가 공급되는 제2 구동기간(DP2)은 중첩될 수 있다.
하지만, 페이크 데이터 삽입(FDI) 구동에 따라, 제2 서브픽셀(SPb)로 턴-온 레벨의 스캔신호가 공급되는 제2 구동기간(DP2)과 제3 서브픽셀(SPc)로 턴-온 레벨의 스캔신호가 공급되는 제3 구동기간(DP3)은 미 중첩될 수 있다.
페이크 데이터 삽입(FDI) 구동에 따라, 제2 구동기간(DP2)과 제3 구동기간(DP3)의 사이 기간에 해당하는 페이크 데이터 삽입 기간(FDIP) 동안, 제1 데이터 라인(DL1)으로 영상 데이터 전압(Vdata)과 다른 페이크 데이터 전압(Vfake)이 공급될 수 있다.
페이크 데이터 삽입(FDI) 구동에 의하면, 임의의 한 프레임 기간 내에서 블랭크 기간이 아닌 액티브 기간에도 실제 영상과 다른 페이크 영상이 표시될 수 있다. 페이크 영상이 표시되는 액티브 기간을 페이크 영상 기간(FIP)이라고 할 수 있다.
제2 구동기간(DP2)은, 제1 구동기간(DP1)과 중첩되는 중첩 기간(OP)과, 제1 구동기간(DP1)과 미 중첩되는 미 중첩 기간(NOP)을 포함할 수 있다. 제2 구동기간(DP2) 내 미 중첩 기간(NOP)은 제3 구동기간(DP3)과도 미 중첩될 수 있다.
제2 구동기간(DP2) 내 미 중첩 기간(NOP) 동안 제2 서브픽셀(SPb)로 공급되는 영상 데이터 전압(Vdata_CTR)은 중첩 기간(OP) 동안 제2 서브픽셀(SPb)로 공급되는 영상 데이터 전압(Vdata)보다 낮을 수 있다.
본 명세서에서 제2 구동기간(DP2)은 페이크 데이터 삽입 기간(FDIP) 직전의 구동기간을 의미한다.
도 11 및 도 12를 참조하면, 제1 데이터 라인(DL1)으로 공급된 페이크 데이터 전압(Vfake)은, 일 예로, 블랙 데이터 전압(Vblk)에 대응될 수 있다. 예를 들어, 블랙 데이터 전압(Vblk)은 O[V] 또는 0[V] 근방의 낮은 전압일 수 있다. 블랙 데이터 전압(Vblk)은 해당 제2 서브픽셀(SPb)이 블랙으로 표시되게 하는 데이터 전압일 수 있다. 경우에 따라서는, 블랙 데이터 전압(Vblk)은 완전한 순수 블랙과 유사한 색상으로 해당 제2 서브픽셀(SPb)이 표시되게 하거나 해당 제2 서브픽셀(SPb)이 비 발광하게 하는 데이터 전압일 수 있다.
제1 데이터 라인(DL1)으로 공급된 페이크 데이터 전압(Vfake)은 제1 데이터 라인(DL1)을 통해 둘 이상의 서브픽셀(SP)로 동시에 전달되고, 둘 이상의 서브픽셀(SP)은 제1 서브픽셀(SPa)보다 영상 데이터 전압(Vdata)을 먼저 공급받은 서브픽셀(SP)일 수 있다.
페이크 데이터 전압(Vfake)은 둘 이상의 서브픽셀(SP)로 공급된 영상 데이터 전압(Vdata)과 다른 전압일 수 있다.
제1 데이터 라인(DL1)으로 공급된 페이크 데이터 전압(Vfake)은 이미 발광 중인 둘 이상의 서브픽셀(SP)로 동시에 전달될 수 있다. 여기서, 둘 이상의 서브픽셀(SP)은, 페이크 데이터 전압(Vfake)이 전달되면, 비 발광할 수 있다.
제1 서브픽셀(SPa), 제2 서브픽셀(SPb) 및 제3 서브픽셀(SPc) 각각은, 도 2 또는 도 3의 구조를 가질 수 있다.
제1 서브픽셀(SPa), 제2 서브픽셀(SPb) 및 제3 서브픽셀(SPc) 각각은, 도 3의 구조를 갖는 경우, 유기발광다이오드(OLED)와, 유기발광다이오드(OLED)를 구동하기 위한 구동 트랜지스터(Td)와, 구동 트랜지스터(Td)의 제1 노드(N1)와 제1 데이터 라인(DL1) 사이에 전기적으로 연결된 제1 트랜지스터(T1)와, 구동 트랜지스터(Td)의 제2 노드(N2)와 제1 기준전압 라인(RVL1) 사이에 전기적으로 연결된 제2 트랜지스터(T2)와, 구동 트랜지스터(Td)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결된 스토리지 캐패시터(Cst)를 포함할 수 있다.
제2 구동기간(DP2) 내 미 중첩 기간(NOP) 동안 제2 서브픽셀(SPb)에 포함된 구동 트랜지스터(Td)의 제1 노드(N1)의 전압(제1 트랜지스터(T1)을 통해 전달된 Vdata_CTR에 해당함)은, 제2 구동기간(DP2) 내 중첩 기간(OP) 동안 제2 서브픽셀(SPb)에 포함된 구동 트랜지스터(Td)의 제1 노드(N1)의 전압(제1 트랜지스터(T1)을 통해 전달된 Vdata 에 해당함) 보다 낮을 수 있다.
제2 구동기간(DP2) 내 미 중첩 기간(NOP) 동안 제2 서브픽셀(SPb)에 포함된 구동 트랜지스터(Td)의 제2 노드(N2)의 전압(Vref+△(V/2) 또는 이와 대응됨)은, 제2 구동기간(DP2) 내 중첩 기간(OP) 동안 제2 서브픽셀(SPb)에 포함된 구동 트랜지스터(Td)의 제2 노드(N2)의 전압(Vref+△V 또는 이와 대응됨)보다 낮을 수 있다.
제2 구동기간(DP2) 내 미 중첩 기간(NOP) 동안 제2 서브픽셀(SPb)에 포함된 구동 트랜지스터(Td)의 제1 노드(N1)와 제2 노드(N2) 간의 전압 차이(Vgs = Vdata_CTR - Vref+△(V/2))는, 제2 구동기간(DP2) 내 중첩 기간(OP) 동안 제2 서브픽셀(SPb)에 포함된 구동 트랜지스터(Td)의 제1 노드(N1)와 제2 노드(N2) 간의 전압 차이(Vgs = Vdata - Vref+△V)는 대응될 수 있다.
즉, 제2 구동기간(DP2)에서 제2 서브픽셀(SPb)에 포함된 구동 트랜지스터(Td)의 제1 노드(N1)의 전압 감소분(Vdata - Vdata_CTR)은, 제2 구동기간(DP2)에서 구동 트랜지스터(Td)의 제2 노드(N2)의 전압 감소분(△(V/2))과 대응될 수 있다.
도 12를 참조하면, 제1 구동기간(DP1)은 제1 서브픽셀(SPa)에 포함되는 제1 트랜지스터(T1)의 게이트 노드에 인가되는 제1 스캔신호(SCAN1)의 턴-온 레벨 기간일 수 있다. 제2 구동기간(DP2)은 제2 서브픽셀(SPb)에 포함되는 제1 트랜지스터(T1)의 게이트 노드에 인가되는 제1 스캔신호(SCAN1)의 턴-온 레벨 기간일 수 있다. 제3 구동기간(DP3)은 제3 서브픽셀(SPc)에 포함되는 제1 트랜지스터(T1)의 게이트 노드에 인가되는 제1 스캔신호(SCAN1)의 턴-온 레벨 기간일 수 있다.
제2 구동기간(DP2)에 포함된 중첩 기간(OP)과 미 중첩 기간(NOP)은 서로 동일한 길이를 가질 수 있다. 예를 들어, 제2 구동기간(DP2)은 2 수평시간(2H)에 해당하는 시간적인 길이고, 중첩 기간(OP)과 미 중첩 기간(NOP) 각각은 1 수평시간(1H)에 해당하는 시간적 길이일 수 있다.
도 13은 본 발명의 실시예들에 따른 표시장치(100)의 데이터 제어를 통해, 2H 오버랩 구동 및 페이크 데이터 삽입 구동에 따른 화면 이상 현상 방지 효과를 나타낸 도면이다.
본 발명의 실시예들에 따른 표시장치(100)는, 전술한 바와 같이, 임의의 한 프레임 기간 내에서 블랭크 기간이 아닌 액티브 기간인 페이크 영상 기간(FIP)에 실제 영상과 다른 페이크 영상을 표시할 수 있다.
페이크 영상 기간(FIP) 동안, 페이크 영상에 해당하는 페이크 데이터 전압(Vfake)이 제1 데이터 라인(DL1)으로 공급될 수 있다.
페이크 영상 기간(FIP) 이전에, 제2 구동기간(DP2) 동안, 제1 데이터 라인(DL1)과 연결된 제2 서브픽셀(SPb)로 턴-온 레벨의 스캔신호가 공급될 수 있다.
전술한 데이터 제어에 따르면, 제2 서브픽셀(SPb)로 턴-온 레벨의 스캔신호가 공급되는 제2 구동기간(DP2) 동안, 제1 데이터 라인(DL1)으로 통해 제2 서브픽셀(SPb)로 공급되는 영상 데이터 전압이 가변될 수 있다(Vdata -> Vdata_CTR).
페이크 데이터 삽입 구동 및 2H 오버랩 구동의 수행에 따라, 페이크 데이터 삽입 기간(FDIP) 직전에 영상 데이터 기록이 진행되는 서브픽셀 행 R(n+4), R(n+12), R(n+20) 등에서의 각 구동 트랜지스터(Td)의 제1 노드(N1)와 제2 노드(N2)의 전위차 Vgs의 증가로 인해, 도 7에 도시된 바와 같이, 페이크 데이터 삽입 기간(FDIP) 직전에 영상 데이터 기록이 진행되는 서브픽셀 행 R(n+4), R(n+12), R(n+20) 등이 밝은 선(700)으로 주기적으로 보이는 현상(화면 이상 현상)이 발생할 수 있다.
하지만, 전술한 데이터 제어에 의하면, 페이크 데이터 삽입 구동 및 2H 오버랩 구동의 수행에도 불구하고, 각 구동 트랜지스터(Td)의 제1 노드(N1)와 제2 노드(N2)의 전위차 Vgs가 유지될 수 있고, 이에 따라, 밝은 선(700)이 주기적으로 보이는 화면 이상 현상이 방지될 수 있다.
도 14 내지 도 17은 본 발명의 실시예들에 따른 표시장치(100)의 색상 별 데이터 제어를 설명하기 위한 색상 별 감마 커브(Gamma Curve)를 나타낸 예시적인 도면들이다.
예를 들어, 도 14는 데이터 제어 적용 전(개선 전)과 데이터 제어 적용 후(개선 후)의 적색(R)에 대한 감마 커브이고, 도 15는 데이터 제어 적용 전(개선 전)과 데이터 제어 적용 후(개선 후)의 녹색(G)에 대한 감마 커브이고, 도 16은 데이터 제어 적용 전(개선 전)과 데이터 제어 적용 후(개선 후)의 청색(B)에 대한 감마 커브이고, 도 17은 데이터 제어 적용 전(개선 전)과 데이터 제어 적용 후(개선 후)의 흰색(W)에 대한 감마 커브이다.
도 14 내지 도 17를 참조하면, 4가지 색상(R, G, B, W) 별 감마 커브를 보면, 데이터 제어 적용 후(개선 후)에는 동일한 그레이(계조)를 위하여 전류(OLED로 공급되는 전류)가 감소하는 것을 알 수 있다. 이에 따라, 유기발광다이오드(OLED)는 밝지 않은 빛을 발광하게 되어, 화면 상에 비정상적인 밝은 선(700)이 보이지 않게 된다.
한편, 4가지 색상(R, G, B, W) 별 감마 커브는 서로 동일할 수 있다. 이와 다르게, 도 14 내지 도 17에 도시된 바와 같이, 4가지 색상(R, G, B, W) 별 감마 커브 중 적어도 하나는 나머지와 다르거나, 4가지 색상(R, G, B, W) 별 감마 커브가 모두 다를 수도 있다.
다시 설명하면, 도 14 내지 도 17을 참조하면, 제2 구동기간(DP2) 내 미 중첩 기간(NOP) 동안, 제2 서브픽셀(SPb)로 공급되는 영상 데이터 전압(Vdata_CTR)은 제2 서브픽셀(SPb)에서 발광되는 빛의 색상(R, G, B, W)에 따라 다를 수 있다.
즉, 제2 구동기간(DP2) 동안, 중첩 기간(OP)에서 미 중첩 기간(NOP)으로 변하면, 제2 서브픽셀(SPb)로 공급되는 영상 데이터 전압의 감소분(Vdata - Vdata_CTR)은 제2 서브픽셀(SPb)에서 발광되는 빛의 색상(R, G, B, W)에 따라 다를 수 있다.
도 14 내지 도 17을 참조하면, 제2 구동기간(DP2) 내 미 중첩 기간(NOP) 동안, 제2 서브픽셀(SPb)로 공급되는 영상 데이터 전압(Vdata_CTR)은 제2 서브픽셀(SPb)에서 발광되는 빛의 그레이(Gray)에 따라 다를 수 있다.
즉, 제2 구동기간(DP2) 동안, 중첩 기간(OP)에서 미 중첩 기간(NOP)으로 변하면, 제2 서브픽셀(SPb)로 공급되는 영상 데이터 전압의 감소분(Vdata - Vdata_CTR)은 제2 서브픽셀(SPb)에서 발광되는 빛의 그레이(Gray)에 따라 다를 수 있다.
도 18은 본 발명의 실시예들에 따른 표시장치(100)의 색상 별 데이터 제어를 위한 게인(Gain) 및 오프셋(Offset) 제어를 설명하기 위한 도면이고, 도 19는 본 발명의 실시예들에 따른 표시장치(100)의 색상 별 데이터 제어를 위한 룩업 테이블(LUT)을 나타낸 도면이다.
단, 도 18의 감마 커브는 임의의 색상에 대한 감마 커브를 예시적으로 나타낸 것이다.
본 발명의 실시예들에 따른 표시장치(100)는, 페이크 데이터 삽입(FDI) 구동 직전의 제2 구동기간(DP2) 내 미 중첩 기간(NOP) 동안 제2 서브픽셀(SPb)로 공급되는 영상 데이터 전압(Vdata)을 변경하는데 참조되는 색상 별 룩업 테이블(LUT)을 포함할 수 있다.
컨트롤러(140)는 색상 별 룩업 테이블(LUT)을 참조하여, 제2 구동기간(DP2) 동안에 제2 서브픽셀(SPb)에 공급할 영상 데이터를 변경할 수 있다.
색상 별 룩업테이블(LUT)은, 그레이(Gray)의 변화에 따라 변화되는 게인(Gain) 및 오프셋(Offset)에 대한 정보를 포함할 수 있다.
이와 다르게, 색상 별 룩업테이블(LUT)은, 둘 이상의 그레이 범위에 각각 대응되는 게인(Gain) 및 오프셋(Offset)에 대한 정보를 포함할 수 있다.
도 18 및 도 19의 예시를 참조하여 설명한다.
도 18 및 도 19를 참조하면, 각 색상 별 룩업 테이블(LUT)은, 전체 그레임 범위가 나누어진 5개의 그레이 범위(Range 1 ~ Range 5) 각각에 대응되는 게인 및 오프셋에 대한 정보를 포함할 수 있다.
적색(R)에 해당하는 룩업 테이블(LUT)은, Range 1에 대응되는 게인(GR1) 및 오프셋(OR1)과, Range 2에 대응되는 게인(GR2) 및 오프셋(OR2)과, Range 3에 대응되는 게인(GR3) 및 오프셋(OR3)과, Range 4에 대응되는 게인(GR4) 및 오프셋(OR4)과, Range 5에 대응되는 게인(GR5) 및 오프셋(OR5)을 포함할 수 있다.
여기서, 5개의 그레이 범위(Range 1 ~ Range 5)에 대응되는 게인들(GR1 ~ GR5)은 서로 동일할 수도 있다. 이와 다르게, 5개의 그레이 범위(Range 1 ~ Range 5)에 대응되는 게인들(GR1 ~ GR5)은 모두 다르거나 적어도 하나가 나머지와 다를 수도 있다. 5개의 그레이 범위(Range 1 ~ Range 5)에 대응되는 오프셋들(OR1 ~ OR5)은 서로 동일할 수도 있다. 이와 다르게, 5개의 그레이 범위(Range 1 ~ Range 5)에 대응되는 오프셋들(OR1 ~ OR5)은 모두 다르거나 적어도 하나가 나머지와 다를 수도 있다.
녹색(G)에 해당하는 룩업 테이블(LUT)은, Range 1에 대응되는 게인(GG1) 및 오프셋(OG1)과, Range 2에 대응되는 게인(GG2) 및 오프셋(OG2)과, Range 3에 대응되는 게인(GG3) 및 오프셋(OG3)과, Range 4에 대응되는 게인(GG4) 및 오프셋(OG4)과, Range 5에 대응되는 게인(GG5) 및 오프셋(OG5)을 포함할 수 있다.
여기서, 5개의 그레이 범위(Range 1 ~ Range 5)에 대응되는 게인들(GG1 ~ GG5)은 서로 동일할 수도 있다. 이와 다르게, 5개의 그레이 범위(Range 1 ~ Range 5)에 대응되는 게인들(GG1 ~ GG5)은 모두 다르거나 적어도 하나가 나머지와 다를 수도 있다. 5개의 그레이 범위(Range 1 ~ Range 5)에 대응되는 오프셋들(OG1 ~ OG5)은 서로 동일할 수도 있다. 이와 다르게, 5개의 그레이 범위(Range 1 ~ Range 5)에 대응되는 오프셋들(OG1 ~ OG5)은 모두 다르거나 적어도 하나가 나머지와 다를 수도 있다.
청색(B)에 해당하는 룩업 테이블(LUT)은, Range 1에 대응되는 게인(GB1) 및 오프셋(OB1)과, Range 2에 대응되는 게인(GB2) 및 오프셋(OB2)과, Range 3에 대응되는 게인(GB3) 및 오프셋(OB3)과, Range 4에 대응되는 게인(GB4) 및 오프셋(OB4)과, Range 5에 대응되는 게인(GB5) 및 오프셋(OB5)을 포함할 수 있다.
여기서, 5개의 그레이 범위(Range 1 ~ Range 5)에 대응되는 게인들(GB1 ~ GB5)은 서로 동일할 수도 있다. 이와 다르게, 5개의 그레이 범위(Range 1 ~ Range 5)에 대응되는 게인들(GB1 ~ GB5)은 모두 다르거나 적어도 하나가 나머지와 다를 수도 있다. 5개의 그레이 범위(Range 1 ~ Range 5)에 대응되는 오프셋들(OB1 ~ OB5)은 서로 동일할 수도 있다. 이와 다르게, 5개의 그레이 범위(Range 1 ~ Range 5)에 대응되는 오프셋들(OB1 ~ OB5)은 모두 다르거나 적어도 하나가 나머지와 다를 수도 있다.
흰색(W)에 해당하는 룩업 테이블(LUT)은, Range 1에 대응되는 게인(GW1) 및 오프셋(OW1)과, Range 2에 대응되는 게인(GW2) 및 오프셋(OW2)과, Range 3에 대응되는 게인(GW3) 및 오프셋(OW3)과, Range 4에 대응되는 게인(GW4) 및 오프셋(OW4)과, Range 5에 대응되는 게인(GW5) 및 오프셋(OW5)을 포함할 수 있다.
여기서, 5개의 그레이 범위(Range 1 ~ Range 5)에 대응되는 게인들(GW1 ~ GW5)은 서로 동일할 수도 있다. 이와 다르게, 5개의 그레이 범위(Range 1 ~ Range 5)에 대응되는 게인들(GW1 ~ GW5)은 모두 다르거나 적어도 하나가 나머지와 다를 수도 있다. 5개의 그레이 범위(Range 1 ~ Range 5)에 대응되는 오프셋들(OW1 ~ OW5)은 서로 동일할 수도 있다. 이와 다르게, 5개의 그레이 범위(Range 1 ~ Range 5)에 대응되는 오프셋들(OW1 ~ OW5)은 모두 다르거나 적어도 하나가 나머지와 다를 수도 있다.
한편, 5개의 그레이 범위(Range 1 ~ Range 5) 각각의 범위 크기가 모두 동일할 수도 있고, 5개의 그레이 범위(Range 1 ~ Range 5) 중 적어도 하나는 나머지와 범위 크기가 다를 수 있다.
도 18의 예시에 따르면, 5개의 그레이 범위(Range 1 ~ Range 5) 중 Range 1 및 Range 5는 범위 크기가 상대적으로 가장 클 수 있고, Range 3은 범위 크기가 상대적으로 가장 작을 수 있다.
예를 들어, 이러한 범위 크기의 대소 관계는, 그레이 변화에 따른 전류 변화 정도에 따라 달라질 수 있다. Range 1 및 Range 5는 그레이 변화에 따른 전류 변화 정도가 가장 작기 때문에 범위 크기가 상대적으로 가장 클 수 있고, Range 3은 그레이 변화에 따른 전류 변화 정도가 가장 크기 때문에 범위 크기가 상대적으로 가장 작을 수 있다.
컨트롤러(140)는 전술한 바와 설정된 색상 별 룩업 테이블(LUT)을 참조하여, 제2 구동기간(DP2) 동안에 제2 서브픽셀(SPb)에 공급할 영상 데이터를 변경할 수 있다. 이에 따라, 데이터 구동회로(120)에서 출력되는 영상 데이터 전압이 도 18에 도시된 바와 같이 낮게 변경될 수 있다 (Vdata -> Vdata_CTR).
예를 들어, 변경 전 영상 데이터가 DATA라고 하고, 본 발명의 실시예에 따른 데이터 제어를 통해 변경 된 영상 데이터가 DATA_CTR이라고 할 때, 컨트롤러(140)는 변경 전 영상 데이터 DATA에 해당하는 색상의 룩업 테이블(LUT)를 참조하여, 해당 그레이 범위에 대응되는 게인(Gain) 및 오프셋(Offset)을 선택하고, 영상 데이터 DATA를 변경하여, 제어된 영상 데이터 DATA_CTR를 생성한다. 선택된 게인 및 오프셋이 GR1 및 OR1이라고 가정하면, 제어된 영상 데이터 DATA_CTR는 다음과 같다.
DATA_CTR = GR1 * DATA + OR1
데이터 구동회로(120)에서 출력하는 아날로그 전압 형태로 다시 표현해보면, 변경 전 영상 데이터 전압이 Vdata라고 하고, 본 발명의 실시예에 따른 데이터 제어를 통해 변경 된 영상 데이터 전압이 Vdata_CTR이라고 할 때, Vdata_CTR은 다음과 같이 나타내어진다. 해당 게인(GR1)과 대응되는 아날로그 값의 게인이 gr1이고, 해당 오프셋(OR1)과 대응되는 아날로그 값의 오프셋이 or1이라고 한다.
Vdata_CTR = gr1 * Vdata + or1
4가지 색상(R, G, B, W)에 해당하는 룩업 테이블(LUT)은 별도로 구성될 수도 있고, 하나로 구성될 수도 있다.
또한, 본 명세서에서는, 4가지 색상(R, G, B, W)에 해당하는 룩업 테이블(LUT)로 예시하였지만, 서브픽셀들(SP)의 발광 색상이 3가지 색상(R, G, B)인 경우, 3가지 색상(R, G, B)에 해당하는 룩업 테이블(LUT)일수도 있다.
이상에 전술한 구동방법을 간략하게 설명한다.
도 20은 본 발명의 실시예들에 따른 표시장치(100)의 구동방법에 대한 흐름도이다.
도 20을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)의 구동방법은, 제1 서브픽셀(SPa)로 제1 구동기간(DP1) 동안 턴-온 레벨의 스캔신호를 공급하는 단계(S2010)와, 제1 구동기간(DP1)이 시작된 이후 제1 구동기간(DP1)이 종료되기 전에 시작된 제2 구동기간(DP2) 동안, 제2 서브픽셀(SPb)로 턴-온 레벨의 스캔신호를 공급하는 단계(S2020)와, 제2 구동기간(DP2)이 종료된 이후 제3 구동기간(DP3) 동안, 제3 서브픽셀(SPc)로 턴-온 레벨의 스캔신호를 공급하는 단계(S2040) 등을 포함할 수 있다.
도 20을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)의 구동방법은, S2020 단계 및 S2040 단계 사이에, 제1 데이터 라인(DL1)으로 영상 데이터 전압(Vdata)과 다른 페이크 데이터 전압(Vfake)을 공급하는 단계(S2030)를 더 포함할 수 있다.
제1 구동기간(DP1)과 제2 구동기간(DP2)은 중첩되고, 제2 구동기간(DP2)과 제3 구동기간(DP3)은 미 중첩될 수 있다.
제2 구동기간(DP2)은, 제1 구동기간(DP1)과 중첩되는 중첩 기간(OP)과, 제1 구동기간(DP1)과 미 중첩되는 미 중첩 기간(NOP)을 포함할 수 있다.
제2 구동기간(DP2) 내 미 중첩 기간(NOP) 동안 제2 서브픽셀(SPb)로 공급되는 영상 데이터 전압(Vdata_CTR)은 제2 구동기간(DP2) 내 중첩 기간(OP) 동안 제2 서브픽셀(SPb)로 공급되는 영상 데이터 전압(Vdata)보다 낮을 수 있다.
제2 구동기간(DP2) 내 미 중첩 기간(NOP) 동안 제2 서브픽셀(SPb)에 포함된 구동 트랜지스터(Td)의 제1 노드(N1)의 전압(Vdata_CTR)은, 제2 구동기간(DP2) 내 중첩 기간(OP) 동안 제2 서브픽셀(SPb)에 포함된 구동 트랜지스터(Td)의 제1 노드(N1)의 전압(Vdata)보다 낮을 수 있다.
제2 구동기간(DP2) 내 미 중첩 기간(NOP) 동안 제2 서브픽셀(SPb)에 포함된 구동 트랜지스터(Td)의 제2 노드(N2)의 전압은, 제2 구동기간(DP2) 내 중첩 기간(OP) 동안 제2 서브픽셀(SPb)에 포함된 구동 트랜지스터(Td)의 제2 노드(N2)의 전압보다 낮을 수 있다.
제2 구동기간(DP2) 내 미 중첩 기간(NOP) 동안 제2 서브픽셀(SPb)에 포함된 구동 트랜지스터(Td)의 제1 노드(N1)와 제2 노드(N2) 간의 전압 차이는, 제2 구동기간(DP2) 내 중첩 기간(OP) 동안 제2 서브픽셀(SPb)에 포함된 구동 트랜지스터(Td)의 제1 노드(N1)와 제2 노드(N2) 간의 전압 차이는 대응될 수 있다.
도 21은 본 발명의 실시예들에 따른 데이터 구동회로(120)에 대한 블록도이다.
도 21을 참조하면, 본 발명의 실시예들에 따른 데이터 구동회로(120)는, 컨트롤러(140)로부터 수신된 영상 데이터를 저장하는 래치회로(2110)와, 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하는 디지털 아날로그 컨버터(DAC, 2120)와, 데이터 전압을 다수의 데이터 라인(DL)으로 출력하는 출력버퍼(2130) 등을 포함할 수 있다.
출력버퍼(2130)는, 표시패널에 배열된 제1 서브픽셀(SPa), 제2 서브픽셀(SPb) 및 제3 서브픽셀(SPc)로 제1 데이터 라인(DL1)을 통해 영상 데이터 전압(Vdata)을 순차적으로 공급할 수 있다.
2H 오버랩 구동에 따라, 제1 서브픽셀(SPa)로 턴-온 레벨의 스캔신호가 공급되는 제1 구동기간(DP1)과, 제2 서브픽셀(SPb)로 턴-온 레벨의 스캔신호가 공급되는 제2 구동기간(DP2)은 중첩될 수 있다.
페이크 데이터 삽입(FDI) 구동에 따라, 제2 서브픽셀(SPb)로 턴-온 레벨의 스캔신호가 공급되는 제2 구동기간(DP2)과 제3 서브픽셀(SPc)로 턴-온 레벨의 스캔신호가 공급되는 제3 구동기간(DP3)은 미 중첩될 수 있다.
페이크 데이터 삽입(FDI) 구동에 따라, 출력버퍼(2130)는, 제2 구동기간(DP2)과 제3 구동기간(DP3)의 사이 기간에 해당하는 영상 데이터 전압(Vdata)과 다른 페이크 데이터 삽입 기간(FDIP) 동안, 제1 데이터 라인(DL1)으로 페이크 데이터 전압(Vfake)을 출력할 수 있다.
본 발명의 실시예들에 따른 데이터 제어에 따라, 제2 구동기간(DP2)은, 제1 구동기간(DP1)과 중첩되는 중첩 기간(OP)과, 제1 구동기간(DP1)과 미 중첩되는 미 중첩 기간(NOP)을 포함할 수 있다. 제2 구동기간(DP2) 내 미 중첩 기간(NOP) 동안 제2 서브픽셀(SPb)로 공급되는 영상 데이터 전압(Vdata_CTR)은 제2 구동기간(DP2) 내 중첩 기간(OP) 동안 제2 서브픽셀(SPb)로 공급되는 영상 데이터 전압(Vdata)보다 낮을 수 있다.
도 22는 본 발명의 실시예들에 따른 컨트롤러(140)에 대한 블록도이다.
도 22를 참조하면, 본 발명의 실시예들에 따른 컨트롤러(140)는, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하는 구동 제어기(2210)와, 영상 데이터를 데이터 구동회로(120)로 출력하는 데이터 출력기(2220)를 포함할 수 있다.
데이터 출력기(2220)는, 표시패널에 배열된 제1 서브픽셀(SPa), 제2 서브픽셀(SPb) 및 제3 서브픽셀(SPc)로 순차적으로 공급될 영상 데이터를 데이터 구동회로(120)로 출력할 수 있다.
구동 제어기(2210)는, 제1 서브픽셀(SPa)로 턴-온 레벨의 스캔신호가 공급되는 제1 구동기간(DP1)과, 제2 서브픽셀(SPb)로 턴-온 레벨의 스캔신호가 공급되는 제2 구동기간(DP2)은 중첩되도록 제어할 수 있다.
구동 제어기(2210)는, 제2 서브픽셀(SPb)로 턴-온 레벨의 스캔신호가 공급되는 제2 구동기간(DP2)과 제3 서브픽셀(SPc)로 턴-온 레벨의 스캔신호가 공급되는 제3 구동기간(DP3)은 미 중첩되도록 제어할 수 있다.
데이터 출력기(2220)는, 제2 구동기간(DP2)과 제3 구동기간(DP3)의 사이 기간에 해당하는 페이크 데이터 삽입 기간(FDIP) 동안, 제1 데이터 라인(DL1)으로 공급될 영상 데이터와 다른 페이크 데이터(Vfake의 디지털 값에 대응)를 데이터 구동회로(120)로 출력할 수 있다.
제2 구동기간(DP2)은, 제1 구동기간(DP1)과 중첩되는 중첩 기간(OP)과, 제1 구동기간(DP1)과 미 중첩되는 미 중첩 기간(NOP)을 포함할 수 있다.
제2 구동기간(DP2) 내 미 중첩 기간(NOP) 동안 제2 서브픽셀(SPb)로 공급되기 위하여 출력되는 영상 데이터(Vdata_CTR의 디지털 값에 대응)는, 중첩 기간(OP) 동안 제2 서브픽셀(SPb)로 공급되기 위하여 출력되는 영상 데이터(Vdata의 디지털 값에 대응)보다 낮은 아날로그 전압에 해당할 수 있다.
도 22를 참조하면, 본 발명의 실시예들에 따른 컨트롤러(140)는, 제2 구동기간(DP2) 내 미 중첩 기간(NOP) 동안 제2 서브픽셀(SPb)로 공급되기 위하여 출력되는 영상 데이터를 변경하기 위한 색상 별 룩업 테이블(LUT)을 포함할 수 있다. 여기서, 색상 별 룩업테이블(LUT)은 레지스터 또는 메모리 등에 저장될 수 있다.
색상 별 룩업테이블(LUT)은, 그레이의 변화에 따라 변화되는 게인 및 오프셋에 대한 정보를 포함하거나, 둘 이상의 그레이 범위에 각각 대응되는 게인 및 오프셋에 대한 정보를 포함할 수 있다.
이상에서 설명한 본 발명의 실시예들에 의하면, 각 서브픽셀을 오버랩 시켜 구동하는 오버랩 구동을 통해 충전율을 개선시켜주어 화상 품질을 개선해줄 수 있다.
본 발명의 실시예들에 의하면, 복수의 라인마다 실제 영상과 다른 페이크 영상을 삽입하는 페이크 데이터 삽입 구동 기법을 통해, 영상이 구분되지 않고 끌리는 현상이나 라인 위치 별 발광 기간 차이에 의해 휘도 편차를 줄여주거나 방지해주어 화상 품질을 개선해줄 수 있다.
본 발명의 실시예들에 의하면, 오버랩 구동 및 페이크 데이터 삽입 구동을 혼합 사용하여 화상 품질을 더욱 개선해줄 수 있다.
본 발명의 실시예들에 의하면, 오버랩 구동 및 페이크 데이터 삽입 구동을 혼합 사용할 때 초래될 수 있는 밝은 선(700)이 페이크 데이터 삽입 직전마다 주기적으로 보이는 현상을 방지하여 화상 품질을 더욱더 개선해줄 수 있다.
본 발명의 실시예들에 의하면, 오버랩 구동 및 페이크 데이터 삽입 구동을 혼합 사용할 때 초래될 수 있는 밝은 선(700)이 페이크 데이터 삽입 직전마다 주기적으로 보이는 현상을 방지하여 화상 품질을 더욱더 개선해줄 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
110: 표시패널
120: 데이터 구동회로
130: 게이트 구동회로
140: 컨트롤러

Claims (18)

  1. 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 상기 다수의 데이터 라인 및 상기 게이트 라인에 의해 정의되는 다수의 서브픽셀이 배열된 표시패널;
    상기 다수의 데이터 라인을 구동하는 데이터 구동회로; 및
    상기 다수의 게이트 라인을 구동하는 게이트 구동회로를 포함하고,
    상기 다수의 서브픽셀에 포함된 제1 서브픽셀, 제2 서브픽셀 및 제3 서브픽셀은 제1 데이터 라인을 통해 영상 데이터 전압을 순차적으로 공급받고,
    상기 제1 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제1 구동기간과, 상기 제2 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제2 구동기간은 중첩되고,
    상기 제2 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제2 구동기간과 상기 제3 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제3 구동기간은 미 중첩되고,
    상기 제2 구동기간과 상기 제3 구동기간의 사이 기간에 해당하는 페이크 데이터 삽입 기간 동안, 상기 제1 데이터 라인으로 상기 영상 데이터 전압과 다른 페이크 데이터 전압이 공급되고,
    상기 제2 구동기간은, 상기 제1 구동기간과 중첩되는 중첩 기간과, 상기 제1 구동기간과 미 중첩되는 미 중첩 기간을 포함하고,
    상기 미 중첩 기간 동안 상기 제2 서브픽셀로 공급되는 영상 데이터 전압은 상기 중첩 기간 동안 상기 제2 서브픽셀로 공급되는 영상 데이터 전압보다 낮은 표시장치.
  2. 제1항에 있어서,
    상기 제1 서브픽셀, 상기 제2 서브픽셀 및 상기 제3 서브픽셀 각각은,
    제1 전극과 제2 전극을 갖는 유기발광다이오드와,
    상기 유기발광다이오드를 구동하기 위한 구동 트랜지스터와,
    상기 구동 트랜지스터의 제1 노드와 상기 제1 데이터 라인 사이에 전기적으로 연결된 제1 트랜지스터와,
    상기 구동 트랜지스터의 제2 노드와 제1 기준전압 라인 사이에 전기적으로 연결된 제2 트랜지스터와,
    상기 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 스토리지 캐패시터를 포함하고,
    상기 미 중첩 기간 동안 상기 제2 서브픽셀에 포함된 상기 구동 트랜지스터의 제1 노드의 전압은,
    상기 중첩 기간 동안 상기 제2 서브픽셀에 포함된 상기 구동 트랜지스터의 제1 노드의 전압보다 낮은 표시장치.
  3. 제2항에 있어서,
    상기 미 중첩 기간 동안 상기 제2 서브픽셀에 포함된 상기 구동 트랜지스터의 제2 노드의 전압은,
    상기 중첩 기간 동안 상기 제2 서브픽셀에 포함된 상기 구동 트랜지스터의 제2 노드의 전압보다 낮은 표시장치.
  4. 제3항에 있어서,
    상기 미 중첩 기간 동안 상기 제2 서브픽셀에 포함된 상기 구동 트랜지스터의 제1 노드와 제2 노드 간의 전압 차이는,
    상기 중첩 기간 동안 상기 제2 서브픽셀에 포함된 상기 구동 트랜지스터의 제1 노드와 제2 노드 간의 전압 차이는 대응되는 표시장치.
  5. 제2항에 있어서,
    상기 제1 구동기간은 상기 제1 서브픽셀에 포함되는 상기 제1 트랜지스터의 게이트 노드에 인가되는 제1 스캔신호의 턴-온 레벨 기간이고,
    상기 제2 구동기간은 상기 제2 서브픽셀에 포함되는 상기 제1 트랜지스터의 게이트 노드에 인가되는 제1 스캔신호의 턴-온 레벨 기간이고,
    상기 제3 구동기간은 상기 제3 서브픽셀에 포함되는 상기 제1 트랜지스터의 게이트 노드에 인가되는 제1 스캔신호의 턴-온 레벨 기간인 표시장치.
  6. 제1항에 있어서,
    상기 제2 구동기간에 포함된 상기 중첩 기간과 상기 미 중첩 기간은 서로 동일한 길이를 갖는 표시장치.
  7. 제1항에 있어서,
    상기 제2 구동기간 내 상기 미 중첩 기간 동안 상기 제2 서브픽셀로 공급되는 영상 데이터 전압은 상기 제2 서브픽셀에서 발광되는 빛의 색상에 따라 다른 표시장치.
  8. 제1항에 있어서,
    상기 제2 구동기간 내 상기 미 중첩 기간 동안 상기 제2 서브픽셀로 공급되는 영상 데이터 전압은 상기 제2 서브픽셀에서 발광되는 빛의 그레이에 따라 다른 표시장치.
  9. 제1항에 있어서,
    상기 제2 구동기간 내 상기 미 중첩 기간 동안 상기 제2 서브픽셀로 공급되는 영상 데이터 전압을 변경하는데 참조되는 색상 별 룩업 테이블을 포함하고,
    상기 색상 별 룩업테이블은,
    그레이의 변화에 따라 변화되는 게인 및 오프셋에 대한 정보를 포함하거나,
    둘 이상의 그레이 범위에 각각 대응되는 게인 및 오프셋에 대한 정보를 포함하는 표시장치.
  10. 제1항에 있어서,
    상기 제1 데이터 라인으로 공급된 상기 페이크 데이터 전압은 블랙 데이터 전압에 대응되는 표시장치.
  11. 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 상기 다수의 데이터 라인 및 상기 게이트 라인에 의해 정의되는 다수의 서브픽셀이 배열되며, 상기 다수의 서브픽셀은 제1 데이터 라인을 통해 영상 데이터 전압이 순차적으로 공급되는 제1 서브픽셀, 제2 서브픽셀 및 제3 서브픽셀을 포함하는 표시장치의 구동방법에 있어서,
    상기 제1 서브픽셀로 제1 구동기간 동안 턴-온 레벨의 스캔신호를 공급하는 제1 단계;
    상기 제1 구동기간이 시작된 이후 상기 제1 구동기간이 종료되기 전에 시작된 제2 구동기간 동안, 상기 제2 서브픽셀로 턴-온 레벨의 스캔신호를 공급하는 제2 단계;
    상기 제2 구동기간이 종료된 이후 제3 구동기간 동안, 상기 제3 서브픽셀로 턴-온 레벨의 스캔신호를 공급하는 제3 단계를 포함하고,
    상기 제2 단계 및 상기 제3 단계 사이에, 상기 제1 데이터 라인으로 상기 영상 데이터 전압과 다른 페이크 데이터 전압을 공급하는 단계를 더 포함하고,
    상기 제1 구동기간과 상기 제2 구동기간은 중첩되고, 상기 제2 구동기간과 상기 제3 구동기간은 미 중첩되고,
    상기 제2 구동기간은, 상기 제1 구동기간과 중첩되는 중첩 기간과, 상기 제1 구동기간과 미 중첩되는 미 중첩 기간을 포함하고,
    상기 미 중첩 기간 동안 상기 제2 서브픽셀로 공급되는 영상 데이터 전압은 상기 중첩 기간 동안 상기 제2 서브픽셀로 공급되는 영상 데이터 전압보다 낮은 표시장치의 구동방법.
  12. 제11항에 있어서,
    상기 제1 서브픽셀, 상기 제2 서브픽셀 및 상기 제3 서브픽셀 각각은,
    제1 전극과 제2 전극을 갖는 유기발광다이오드와,
    상기 유기발광다이오드를 구동하기 위한 구동 트랜지스터와,
    상기 구동 트랜지스터의 제1 노드와 상기 제1 데이터 라인 사이에 전기적으로 연결된 제1 트랜지스터와,
    상기 구동 트랜지스터의 제2 노드와 제1 기준전압 라인 사이에 전기적으로 연결된 제2 트랜지스터와,
    상기 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 스토리지 캐패시터를 포함하고,
    상기 미 중첩 기간 동안 상기 제2 서브픽셀에 포함된 상기 구동 트랜지스터의 제1 노드의 전압은,
    상기 중첩 기간 동안 상기 제2 서브픽셀에 포함된 상기 구동 트랜지스터의 제1 노드의 전압보다 낮은 표시장치의 구동방법.
  13. 제12항에 있어서,
    상기 미 중첩 기간 동안 상기 제2 서브픽셀에 포함된 상기 구동 트랜지스터의 제2 노드의 전압은,
    상기 중첩 기간 동안 상기 제2 서브픽셀에 포함된 상기 구동 트랜지스터의 제2 노드의 전압보다 낮은 표시장치의 구동방법.
  14. 제13항에 있어서,
    상기 미 중첩 기간 동안 상기 제2 서브픽셀에 포함된 상기 구동 트랜지스터의 제1 노드와 제2 노드 간의 전압 차이는,
    상기 중첩 기간 동안 상기 제2 서브픽셀에 포함된 상기 구동 트랜지스터의 제1 노드와 제2 노드 간의 전압 차이는 대응되는 표시장치의 구동방법.
  15. 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 상기 다수의 데이터 라인 및 상기 게이트 라인에 의해 정의되는 다수의 서브픽셀이 배열된 표시패널;
    상기 다수의 데이터 라인을 구동하는 데이터 구동회로; 및
    상기 다수의 게이트 라인을 구동하는 게이트 구동회로를 포함하고,
    임의의 한 프레임 기간 내에서 실제 영상과 다른 페이크 영상이 표시되고,
    상기 페이크 영상 기간 동안, 상기 페이크 영상에 해당하는 페이크 데이터 전압이 제1 데이터 라인으로 공급되고,
    상기 페이크 영상 기간 이전에, 상기 제1 데이터 라인과 연결된 서브픽셀로 턴-온 레벨의 스캔신호가 공급되고,
    상기 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 구동기간 동안, 상기 제1 데이터 라인으로 통해 상기 서브픽셀로 공급되는 영상 데이터 전압이 가변 되는 표시장치.
  16. 표시패널에 배치된 다수의 데이터 라인을 구동하는 데이터 구동회로에 있어서,
    영상 데이터를 저장하는 래치회로;
    상기 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하는 디지털 아날로그 컨버터; 및
    상기 데이터 전압을 출력하는 출력버퍼를 포함하고,
    상기 출력버퍼는,
    상기 표시패널에 배열된 제1 서브픽셀, 제2 서브픽셀 및 제3 서브픽셀로 제1 데이터 라인을 통해 영상 데이터 전압을 순차적으로 공급하고,
    상기 제1 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제1 구동기간과, 상기 제2 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제2 구동기간은 중첩되고,
    상기 제2 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제2 구동기간과 상기 제3 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제3 구동기간은 미 중첩되고,
    상기 출력버퍼는,
    상기 제2 구동기간과 상기 제3 구동기간의 사이 기간에 해당하는 상기 영상 데이터 전압과 다른 페이크 데이터 삽입 기간 동안, 상기 제1 데이터 라인으로 페이크 데이터 전압을 출력하고,
    상기 제2 구동기간은, 상기 제1 구동기간과 중첩되는 중첩 기간과, 상기 제1 구동기간과 미 중첩되는 미 중첩 기간을 포함하고,
    상기 미 중첩 기간 동안 상기 제2 서브픽셀로 공급되는 영상 데이터 전압은 상기 중첩 기간 동안 상기 제2 서브픽셀로 공급되는 영상 데이터 전압보다 낮은 데이터 구동회로.
  17. 데이터 구동회로 및 게이트 구동회로를 제어하는 구동 제어기; 및
    영상 데이터를 상기 데이터 구동회로로 출력하는 데이터 출력기를 포함하고,
    상기 데이터 출력기는,
    상기 표시패널에 배열된 제1 서브픽셀, 제2 서브픽셀 및 제3 서브픽셀로 순차적으로 공급될 영상 데이터를 상기 데이터 구동회로로 출력하고,
    상기 구동 제어기는,
    상기 제1 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제1 구동기간과, 상기 제2 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제2 구동기간은 중첩되도록 제어하고,
    상기 제2 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제2 구동기간과 상기 제3 서브픽셀로 턴-온 레벨의 스캔신호가 공급되는 제3 구동기간은 미 중첩되도록 제어하고,
    상기 데이터 출력기는,
    상기 제2 구동기간과 상기 제3 구동기간의 사이 기간에 해당하는 페이크 데이터 삽입 기간 동안, 상기 제1 데이터 라인으로 공급될 상기 영상 데이터와 다른 페이크 데이터를 상기 데이터 구동회로로 출력하고,
    상기 제2 구동기간은, 상기 제1 구동기간과 중첩되는 중첩 기간과, 상기 제1 구동기간과 미 중첩되는 미 중첩 기간을 포함하고,
    상기 미 중첩 기간 동안 상기 제2 서브픽셀로 공급되기 위하여 출력되는 영상 데이터는, 상기 중첩 기간 동안 상기 제2 서브픽셀로 공급되기 위하여 출력되는 영상 데이터보다 낮은 아날로그 전압에 해당하는 컨트롤러.
  18. 제17항에 있어서,
    상기 제2 구동기간 내 상기 미 중첩 기간 동안 상기 제2 서브픽셀로 공급되기 위하여 출력되는 영상 데이터를 변경하기 위한 색상 별 룩업 테이블을 포함하고,
    상기 색상 별 룩업테이블은,
    그레이의 변화에 따라 변화되는 게인 및 오프셋에 대한 정보를 포함하거나,
    둘 이상의 그레이 범위에 각각 대응되는 게인 및 오프셋에 대한 정보를 포함하는 컨트롤러.
KR1020180091241A 2018-08-06 2018-08-06 데이터 구동회로, 컨트롤러, 표시장치 및 그 구동방법 KR102536625B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020180091241A KR102536625B1 (ko) 2018-08-06 2018-08-06 데이터 구동회로, 컨트롤러, 표시장치 및 그 구동방법
US16/529,683 US11436982B2 (en) 2018-08-06 2019-08-01 Data driver circuit, controller, display device, and method of driving the same
GB1911070.9A GB2577780B (en) 2018-08-06 2019-08-02 Data driver circuit, controller, display device, and method of driving the same
CN201910717487.8A CN110808013B (zh) 2018-08-06 2019-08-05 数据驱动电路、控制器、显示装置及其驱动方法
TW108127880A TWI712019B (zh) 2018-08-06 2019-08-06 資料驅動電路、控制器、顯示裝置及其驅動方法
DE102019121211.1A DE102019121211A1 (de) 2018-08-06 2019-08-06 Datentreiberschaltung, Steuereinheit, Anzeigevorrichtung und Verfahren zu deren Ansteuerung
JP2019144088A JP6900431B2 (ja) 2018-08-06 2019-08-06 データ駆動回路、コントローラ、表示装置、及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180091241A KR102536625B1 (ko) 2018-08-06 2018-08-06 데이터 구동회로, 컨트롤러, 표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20200016040A true KR20200016040A (ko) 2020-02-14
KR102536625B1 KR102536625B1 (ko) 2023-05-25

Family

ID=69168387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180091241A KR102536625B1 (ko) 2018-08-06 2018-08-06 데이터 구동회로, 컨트롤러, 표시장치 및 그 구동방법

Country Status (7)

Country Link
US (1) US11436982B2 (ko)
JP (1) JP6900431B2 (ko)
KR (1) KR102536625B1 (ko)
CN (1) CN110808013B (ko)
DE (1) DE102019121211A1 (ko)
GB (1) GB2577780B (ko)
TW (1) TWI712019B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110111712B (zh) * 2019-05-30 2021-12-17 合肥鑫晟光电科技有限公司 阈值电压漂移检测方法和阈值电压漂移检测装置
KR20210110434A (ko) * 2020-02-28 2021-09-08 삼성디스플레이 주식회사 표시 장치
CN111462705B (zh) * 2020-04-14 2021-09-24 Tcl华星光电技术有限公司 一种显示面板的驱动方法、显示装置
KR102651861B1 (ko) * 2020-06-23 2024-03-27 엘지디스플레이 주식회사 디스플레이 장치, 데이터 구동 회로 및 디스플레이 패널
TWI730839B (zh) * 2020-07-08 2021-06-11 友達光電股份有限公司 顯示裝置
KR20220018377A (ko) * 2020-08-06 2022-02-15 엘지디스플레이 주식회사 표시장치
CN114187859B (zh) 2020-09-14 2024-03-15 京东方科技集团股份有限公司 显示驱动方法和显示装置
KR20220061345A (ko) * 2020-11-05 2022-05-13 삼성디스플레이 주식회사 표시 장치
KR20230045711A (ko) * 2021-09-28 2023-04-05 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030076366A (ko) * 2002-03-20 2003-09-26 가부시키가이샤 히타치세이사쿠쇼 표시 장치
KR20170124148A (ko) * 2016-04-29 2017-11-10 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동 방법
KR20180002092A (ko) * 2016-06-28 2018-01-08 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401377B1 (ko) * 2001-07-09 2003-10-17 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동방법
KR100638304B1 (ko) * 2002-04-26 2006-10-26 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 패널의 드라이버 회로
TWI298867B (en) * 2005-01-21 2008-07-11 Chi Mei Optoelectronics Corp Liquid crystal display and driving method thereof
KR20070014862A (ko) 2005-07-29 2007-02-01 삼성전자주식회사 영상신호 처리장치, 액정표시장치 및 그 구동방법
KR101127845B1 (ko) 2005-09-27 2012-03-21 엘지디스플레이 주식회사 화상 표시장치의 구동장치 및 구동방법
TWI377530B (en) * 2006-06-22 2012-11-21 Chunghwa Picture Tubes Ltd Apparatus for driving liquid crystal display
JPWO2008035476A1 (ja) * 2006-09-19 2010-01-28 シャープ株式会社 表示装置ならびにその駆動回路および駆動方法
JP4329867B2 (ja) 2008-04-14 2009-09-09 カシオ計算機株式会社 表示装置
JP5555689B2 (ja) 2010-04-05 2014-07-23 パナソニック株式会社 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
KR101811256B1 (ko) * 2010-08-12 2018-01-26 삼성디스플레이 주식회사 광원의 구동 방법 및 이를 수행하기 위한 표시 장치
JP2013174813A (ja) 2012-02-27 2013-09-05 Panasonic Corp 表示装置及びその駆動方法
KR102117889B1 (ko) * 2013-12-11 2020-06-02 엘지디스플레이 주식회사 표시 장치의 화소 회로 및 이를 포함하는 유기 발광 표시 장치 및 그의 구동 방법
KR102254074B1 (ko) 2014-10-22 2021-05-21 엘지디스플레이 주식회사 데이터 구동부 및 이를 이용한 유기전계발광표시장치
KR102460556B1 (ko) 2015-12-31 2022-10-31 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102552298B1 (ko) 2016-08-31 2023-07-10 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102576534B1 (ko) 2016-11-28 2023-09-08 엘지디스플레이 주식회사 게이트 드라이버, 표시장치 및 표시장치의 구동 방법
KR102624885B1 (ko) 2016-11-29 2024-01-12 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102573916B1 (ko) 2016-11-29 2023-09-05 엘지디스플레이 주식회사 유기발광 표시장치 및 이의 구동방법
KR102636682B1 (ko) 2016-12-21 2024-02-15 엘지디스플레이 주식회사 표시장치와 그 구동방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030076366A (ko) * 2002-03-20 2003-09-26 가부시키가이샤 히타치세이사쿠쇼 표시 장치
KR20170124148A (ko) * 2016-04-29 2017-11-10 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동 방법
KR20180002092A (ko) * 2016-06-28 2018-01-08 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동방법

Also Published As

Publication number Publication date
GB201911070D0 (en) 2019-09-18
CN110808013B (zh) 2022-05-31
TWI712019B (zh) 2020-12-01
TW202008336A (zh) 2020-02-16
US11436982B2 (en) 2022-09-06
JP6900431B2 (ja) 2021-07-07
KR102536625B1 (ko) 2023-05-25
DE102019121211A1 (de) 2020-02-06
GB2577780A (en) 2020-04-08
GB2577780B (en) 2022-08-10
US20200043420A1 (en) 2020-02-06
JP2020024412A (ja) 2020-02-13
CN110808013A (zh) 2020-02-18

Similar Documents

Publication Publication Date Title
KR102536625B1 (ko) 데이터 구동회로, 컨트롤러, 표시장치 및 그 구동방법
KR102622873B1 (ko) 디스플레이 장치 및 구동 방법
KR102622938B1 (ko) 구동회로, 유기발광표시장치 및 구동방법
CN107863071B (zh) 有机发光显示装置
JP6753769B2 (ja) 有機発光表示装置、有機発光表示パネル、有機発光表示装置の映像駆動方法、並びに有機発光表示装置の有機発光ダイオード劣化センシング駆動方法
CN108091302B (zh) 显示装置
KR102559087B1 (ko) 유기 발광 다이오드 디스플레이 장치
KR102662562B1 (ko) 표시장치, 구동회로, 및 구동방법
KR102544046B1 (ko) 유기발광표시패널, 유기발광표시장치, 그 영상 구동 방법 및 센싱 방법
KR20170064168A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동 방법
KR102526241B1 (ko) 컨트롤러, 유기발광표시장치 및 그 구동방법
CN113053321B (zh) 有机发光显示装置及其驱动方法
CN112017573B (zh) 显示装置、控制器、驱动电路和驱动方法
KR20160055324A (ko) 유기발광표시장치 및 유기발광표시패널
KR20170064174A (ko) 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치
KR102459026B1 (ko) 표시장치 및 그 구동방법
KR102616055B1 (ko) 데이터 구동회로, 유기발광표시장치 및 구동방법
KR20170081048A (ko) 유기발광표시장치 및 유기발광표시장치의 구동 방법
KR102601635B1 (ko) 표시장치, 게이트 구동회로 및 구동방법
KR102473218B1 (ko) 유기 발광 표시장치
KR102520025B1 (ko) 유기발광표시장치, 기저전압 제어 회로 및 전원 관리 집적회로
KR20220094952A (ko) 화소 회로 및 이를 포함하는 표시장치
KR20180039808A (ko) 서브픽셀, 게이트 드라이버 및 유기발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant