KR20200008683A

KR20200008683A - 전원 전압 생성 회로 및 이를 포함하는 표시 장치

Info

Publication number: KR20200008683A
Application number: KR1020180082546A
Authority: KR
Inventors: 남양욱; 이대식; 임태곤
Original assignee: 삼성디스플레이 주식회사
Priority date: 2018-07-16
Filing date: 2018-07-16
Publication date: 2020-01-29
Also published as: US20200020297A1; CN110728939A; US11114056B2; KR102527844B1

Abstract

표시 장치는 표시 패널, 데이터 구동부, 전원 전압 생성부, 구동 제어부 및 타이밍 보상부를 포함한다. 상기 표시 패널은 입력 영상 데이터에 기초하여 영상을 표시한다. 상기 데이터 구동부는 상기 표시 패널에 데이터 전압을 출력한다. 상기 전원 전압 생성부는 상기 데이터 구동부에 데이터 전원 전압을 출력한다. 상기 구동 제어부는 상기 데이터 구동부의 구동 타이밍을 제어한다. 상기 타이밍 보상부는 액티브 구간의 시작 시점에서 피드백되는 상기 데이터 전원 전압이 기준 데이터 전원 전압보다 작은 경우, 상기 데이터 구동부의 상기 데이터 전압의 출력 타이밍을 변경한다.

Description

전원 전압 생성 회로 및 이를 포함하는 표시 장치 {POWER VOLTAGE GENERATING CIRCUIT AND DISPLAY APPARATUS HAVING THE SAME}

본 발명은 전원 전압 생성 회로 및 이를 포함하는 표시 장치에 관한 것으로, 데이터 전원 전압의 리플을 보상하는 전원 전압 생성 회로 및 이를 포함하는 표시 장치에 관한 것이다.

일반적으로, 표시 장치는 표시 패널, 상기 표시 패널을 구동하는 표시 패널 구동부 및 상기 표시 패널 구동부에 전원 전압을 제공하는 전원 전압 생성부를 포함한다.

상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 픽셀들을 포함한다. 상기 표시 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부 및 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부를 포함한다.

상기 데이터 구동부의 로드에 따라 상기 데이터 구동부에 제공되는 데이터 전원 전압에 리플(ripple)이 발생할 수 있고, 이와 같은 데이터 전원 전압의 리플에 의해 표시 패널의 표시 품질이 악화되는 문제가 있다.

본 발명의 목적은 데이터 전원 전압의 리플을 보상하여 표시 품질을 향상시킬 수 있는 전원 전압 생성 회로를 제공하는 것이다.

본 발명의 다른 목적은 상기 전원 전압 생성 회로를 포함하는 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 데이터 구동부, 전원 전압 생성부, 구동 제어부 및 타이밍 보상부를 포함한다. 상기 표시 패널은 입력 영상 데이터에 기초하여 영상을 표시한다. 상기 데이터 구동부는 상기 표시 패널에 데이터 전압을 출력한다. 상기 전원 전압 생성부는 상기 데이터 구동부에 데이터 전원 전압을 출력한다. 상기 구동 제어부는 상기 데이터 구동부의 구동 타이밍을 제어한다. 상기 타이밍 보상부는 액티브 구간의 시작 시점에서 피드백되는 상기 데이터 전원 전압이 기준 데이터 전원 전압보다 작은 경우, 상기 데이터 구동부의 상기 데이터 전압의 출력 타이밍을 변경한다.

본 발명의 일 실시예에 있어서, 상기 기준 데이터 전원 전압은 수직 개시 신호의 라이징 에지로부터 제1 시간 경과한 후에 피드백되는 상기 데이터 전원 전압일 수 있다.

본 발명의 일 실시예에 있어서, 상기 타이밍 보상부는 상기 데이터 전압의 출력 시점이 상기 액티브 구간 이전의 수직 블랭크 구간이 되도록 상기 데이터 전압의 상기 출력 타이밍을 변경할 수 있다.

본 발명의 일 실시예에 있어서, 상기 타이밍 보상부는 상기 피드백되는 상기 데이터 전원 전압 및 상기 기준 데이터 전원 전압을 변환하는 아날로그 디지털 변환기 및 상기 변환된 상기 데이터 전원 전압 및 상기 변환된 기준 데이터 전원 전압을 비교하는 데이터 전원 전압 비교기를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 아날로그 디지털 변환기 및 상기 데이터 전원 전압 비교기는 상기 전원 전압 생성부 내에 배치될 수 있다.

본 발명의 일 실시예에 있어서, 상기 아날로그 디지털 변환기는 상기 전원 전압 생성부 내에 배치되고, 상기 데이터 전원 전압 비교기는 상기 구동 제어부 내에 배치될 수 있다.

본 발명의 일 실시예에 있어서, 상기 전원 전압 생성부는 입력 노드에 연결되는 제1 전극 및 접지에 연결되는 제2 전극을 포함하는 캐패시터, 상기 입력 노드에 연결되는 제1 단 및 제1 노드에 연결되는 제2 단을 포함하는 인덕터, 상기 제1 노드에 연결되는 애노드 전극 및 출력 노드에 연결되는 캐소드 전극을 포함하는 다이오드, 스위치 컨트롤러에 연결되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 접지에 연결되는 출력 전극을 포함하는 스위치, 상기 출력 노드에 연결되는 제1 단 및 피드백 노드에 연결되는 제2 단을 포함하는 저항, 상기 피드백 노드에 연결되는 제1 입력 전극, 기준 전압이 인가되는 제2 입력 전극 및 출력 전극을 포함하는 에러 증폭기, 상기 에러 증폭기의 출력 전극에 연결되는 제1 입력 전극, 비교 전압이 인가되는 제2 입력 전극 및 상기 스위치 컨트롤러에 연결되는 출력 전극을 포함하는 비교기 및 상기 비교기에 연결되어 상기 스위치를 제어하는 상기 스위치 컨트롤러를 포함할 수 있다. 상기 타이밍 보상부는 상기 피드백 노드에 연결될 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 액티브 구간 이전의 수직 블랭크 구간에 상기 데이터 전원 전압의 출력 노드에 로드를 인가하는 제2 타이밍 보상부를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 타이밍 보상부는 직렬로 연결되는 보상 저항 및 보상 스위치를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 타이밍 보상부는 직렬로 연결되는 제1 보상 저항 및 제1 보상 스위치를 포함하는 제1 보상부 및 직렬로 연결되는 제2 보상 저항 및 제2 보상 스위치를 포함하고, 상기 제1 보상부와 병렬로 연결되는 제2 보상부를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 보상 스위치의 턴 온 구간은 상기 제2 보상 스위치의 턴 온 구간과 상이할 수 있다.

본 발명의 일 실시예에 있어서, 상기 전원 전압 생성부는 입력 노드에 연결되는 제1 전극 및 접지에 연결되는 제2 전극을 포함하는 캐패시터, 상기 입력 노드에 연결되는 제1 단 및 제1 노드에 연결되는 제2 단을 포함하는 인덕터, 상기 제1 노드에 연결되는 애노드 전극 및 출력 노드에 연결되는 캐소드 전극을 포함하는 다이오드, 스위치 컨트롤러에 연결되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 접지에 연결되는 출력 전극을 포함하는 스위치, 상기 출력 노드에 연결되는 제1 단 및 피드백 노드에 연결되는 제2 단을 포함하는 저항, 상기 피드백 노드에 연결되는 제1 입력 전극, 기준 전압이 인가되는 제2 입력 전극 및 출력 전극을 포함하는 에러 증폭기, 상기 에러 증폭기의 출력 전극에 연결되는 제1 입력 전극, 비교 전압이 인가되는 제2 입력 전극 및 상기 스위치 컨트롤러에 연결되는 출력 전극을 포함하는 비교기 및 상기 비교기에 연결되어 상기 스위치를 제어하는 상기 스위치 컨트롤러를 포함할 수 있다. 상기 제2 타이밍 보상부는 상기 피드백 노드에 연결될 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 입력 영상 데이터에 따라 상기 데이터 구동부의 상기 데이터 전압의 출력 타이밍을 변경하는 제3 타이밍 보상부를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제3 타이밍 보상부는 상기 구동 제어부 내에 배치될 수 있다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 전원 전압 생성 회로는 캐패시터, 인덕터, 다이오드, 스위치, 저항, 에러 증폭기, 비교기, 스위치 컨트롤러 및 타이밍 보상부를 포함한다. 상기 캐패시터는 입력 전압이 인가되는 입력 노드에 연결되는 제1 전극 및 접지에 연결되는 제2 전극을 포함한다. 상기 인덕터는 상기 입력 노드에 연결되는 제1 단 및 제1 노드에 연결되는 제2 단을 포함한다. 상기 다이오드는 상기 제1 노드에 연결되는 애노드 전극 및 출력 전압을 출력하는 출력 노드에 연결되는 캐소드 전극을 포함한다. 상기 스위치는 스위치 컨트롤러에 연결되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 접지에 연결되는 출력 전극을 포함한다. 상기 저항은 출력 노드에 연결되는 제1 단 및 피드백 노드에 연결되는 제2 단을 포함한다. 상기 에러 증폭기는 상기 피드백 노드에 연결되는 제1 입력 전극, 기준 전압이 인가되는 제2 입력 전극 및 출력 전극을 포함한다. 상기 비교기는 상기 에러 증폭기의 출력 전극에 연결되는 제1 입력 전극, 비교 전압이 인가되는 제2 입력 전극 및 상기 스위치 컨트롤러에 연결되는 출력 전극을 포함한다. 상기 스위치 컨트롤러는 상기 비교기에 연결되어 상기 스위치를 제어한다. 상기 타이밍 보상부는 상기 피드백 노드에 연결되어 상기 출력 전압을 피드백 받고, 상기 피드백된 출력 전압의 레벨에 따라 타이밍 보상 신호를 출력한다.

본 발명의 일 실시예에 있어서, 상기 타이밍 보상부는 상기 피드백되는 상기 출력 전압 및 기준 데이터 전원 전압을 변환하는 아날로그 디지털 변환기 및 상기 변환된 상기 출력 전압 및 상기 변환된 기준 데이터 전원 전압을 비교하는 데이터 전원 전압 비교기를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 타이밍 보상부는 직렬로 연결되는 보상 저항 및 보상 스위치를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 타이밍 보상부는 직렬로 연결되는 제1 보상 저항 및 제1 보상 스위치를 포함하는 제1 보상부 및 직렬로 연결되는 제2 보상 저항 및 제2 보상 스위치를 포함하고, 상기 제1 보상부와 병렬로 연결되는 제2 보상부를 포함할 수 있다.

이와 같은 전원 전압 생성 회로 및 이를 포함하는 표시 장치에 따르면, 데이터 전원 전압을 피드백하여, 액티브 구간에서 상기 데이터 전원 전압이 드랍(drop)되지 않도록 상기 데이터 전원 전압의 파형을 제어한다. 따라서, 상기 데이터 전원 전압의 드랍에 의해 상기 표시 패널의 표시 품질이 악화되는 것을 방지할 수 있다. 결과적으로, 상기 표시 패널의 표시 품질을 향상시킬 수 있다. 또한, 수직 블랭크 구간에서는 표시 패널 구동 신호를 일정 레벨로 유지할 수 있으므로, 표시 장치의 소비 전력을 감소시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 전원 전압 생성부 및 타이밍 보상부를 나타내는 블록도이다.
도 3은 도 2의 타이밍 보상부를 나타내는 블록도이다.
도 4a는 도 2의 타이밍 보상부에 의해 데이터 전원 전압이 조절되지 않는 경우의 표시 패널 구동 신호들을 나타내는 타이밍도이다.
도 4b는 도 2의 타이밍 보상부에 의해 데이터 전원 전압이 조절되는 경우의 표시 패널 구동 신호들을 나타내는 타이밍도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 전원 전압 생성부 및 타이밍 보상부를 나타내는 블록도이다.
도 6은 도 5의 타이밍 보상부를 나타내는 회로도이다.
도 7a는 도 5의 타이밍 보상부에 의해 데이터 전원 전압이 조절되지 않는 경우의 표시 패널 구동 신호들을 나타내는 타이밍도이다.
도 7b는 도 5의 타이밍 보상부에 의해 데이터 전원 전압이 조절되는 경우의 표시 패널 구동 신호들을 나타내는 타이밍도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 타이밍 보상부를 나타내는 회로도이다.
도 9는 도 8의 타이밍 보상부에 인가되는 제어 신호를 나타내는 타이밍도이다.
도 10은 도 8의 타이밍 보상부에 의해 데이터 전원 전압이 조절되는 경우의 표시 패널 구동 신호들을 나타내는 타이밍도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 구동 제어부를 나타내는 회로도이다.
도 12a는 제1 입력 영상 데이터에 따른 표시 패널 구동 신호들을 나타내는 타이밍도이다.
도 12b는 제2 입력 영상 데이터에 따른 표시 패널 구동 신호들을 나타내는 타이밍도이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 전원 전압 생성부(600)를 포함한다.

상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.

상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다.

상기 구동 제어부(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 백색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 구동 제어부(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.

상기 게이트 구동부(300)는 상기 구동 제어부(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 순차적으로 출력한다.

상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.

예를 들어, 상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.

상기 데이터 구동부(500)는 상기 구동 제어부(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.

상기 전원 전압 생성부(600)는 상기 게이트 구동부(300)를 동작시키기 위한 게이트 전원 전압(VON, VSS1, VSS2)을 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 게이트 전원 전압은 상기 게이트 신호의 하이 레벨을 나타내는 게이트 온 전압(VON) 및 상기 게이트 신호의 로우 레벨을 나타내는 제1 게이트 오프 전압(VSS1) 및 제2 게이트 오프 전압(VSS2)을 포함할 수 있다.

상기 전원 전압 생성부(600)는 상기 데이터 구동부(500)를 동작시키기 위한 데이터 전원 전압(AVDD)을 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 데이터 전원 전압(AVDD)은 상기 데이터 구동부(500) 내의 증폭기에 제공되는 아날로그 전원 전압일 수 있다.

도 2는 도 1의 전원 전압 생성부(600) 및 타이밍 보상부(700)를 나타내는 블록도이다. 도 3은 도 2의 타이밍 보상부(700)를 나타내는 블록도이다.

도 1 내지 도 3을 참조하면, 상기 전원 전압 생성부(600)는 상기 데이터 전원 전압(AVDD)을 생성하는 DC-DC 컨버터를 포함할 수 있다.

상기 전원 전압 생성부(600)는 캐패시터(C1), 인덕터(L1), 다이오드(DI), 스위치(S1), 저항(R1), 에러 증폭기(EA), 비교기(CP), 스위치 컨트롤러(620)를 포함한다.

상기 캐패시터(C1)는 입력 전압(VIN)이 인가되는 입력 노드에 연결되는 제1 전극 및 접지에 연결되는 제2 전극을 포함한다.

상기 인덕터(L1)는 상기 입력 노드에 연결되는 제1 단 및 제1 노드(N1)에 연결되는 제2 단을 포함한다.

상기 다이오드(DI)는 상기 제1 노드(N1)에 연결되는 애노드 전극 및 상기 데이터 전원 전압(AVDD)을 출력하는 출력 노드에 연결되는 캐소드 전극을 포함한다. 상기 데이터 전원 전압(AVDD)은 상기 데이터 구동부(500)로 출력된다.

상기 스위치(S1)는 스위치 컨트롤러(620)에 연결되는 제어 전극, 상기 제1 노드(N1)에 연결되는 입력 전극 및 상기 접지에 연결되는 출력 전극을 포함한다.

상기 저항(R1)은 출력 노드에 연결되는 제1 단 및 피드백 노드에 연결되는 제2 단을 포함한다. 상기 피드백 노드에는 상기 데이터 전원 전압(AVDD)이 피드백된다. 상기 전원 전압 생성부(600)는 상기 저항(R1)에 연결되는 제1 단 및 상기 접지에 연결되는 제2 단을 포함하는 피드백 저항(R2)을 더 포함할 수 있다. 상기 데이터 전원 전압(AVDD)은 상기 저항(R1) 및 상기 피드백 저항(R2)에 의해 전압 분배되어, 상기 피드백 노드에는 피드백 데이터 전원 전압(AVDDF)이 인가될 수 있다.

상기 에러 증폭기(EA)는 상기 피드백 노드에 연결되는 제1 입력 전극, 기준 전압(VREF)이 인가되는 제2 입력 전극 및 출력 전극을 포함한다. 상기 피드백 데이터 전원 전압(AVDDF)과 상기 기준 전압(VREF)의 차이는 상기 에러 증폭기(EA)에 의해 증폭되어 상기 비교기(CP)로 출력된다.

상기 비교기(CP)는 상기 에러 증폭기(EA)의 출력 전극에 연결되는 제1 입력 전극, 비교 전압(VRAMP)이 인가되는 제2 입력 전극 및 상기 스위치 컨트롤러(620)에 연결되는 출력 전극을 포함한다. 상기 비교 전압(VRAMP)은 톱니파 신호일 수 있다. 상기 비교기(CP)의 비교 신호는 상기 스위치 컨트롤러(620)로 전달된다.

상기 스위치 컨트롤러(620)는 상기 비교기(CP)에 연결되어 상기 스위치를 제어한다. 예를 들어, 상기 스위치 컨트롤러(620)는 펄스 폭 변조 회로를 출력하는 펄스 폭 변조 컨트롤러일 수 있다. 상기 스위치(S1)는 상기 스위치 컨트롤러(620)에 의해 출력되는 스위치 제어 신호에 따라 턴 온 및 턴 오프 시간이 조절되며, 상기 스위치(S1)의 턴 온 및 턴 오프 시간에 따라, 상기 데이터 전원 전압(AVDD)의 레벨이 조절될 수 있다.

상기 표시 장치는 상기 데이터 전압(VD의 출력 타이밍을 변경하는 타이밍 보상부(700)를 더 포함한다.

상기 타이밍 보상부(700)는 액티브 구간의 시작 시점에서 피드백되는 상기 데이터 전원 전압(AVDDF)이 기준 데이터 전원 전압보다 작은 경우, 상기 데이터 구동부(500)의 상기 데이터 전압의 출력 타이밍을 변경한다.

상기 타이밍 보상부(700)는 상기 피드백되는 상기 데이터 전원 전압(AVDDF) 및 상기 기준 데이터 전원 전압을 변환하는 아날로그 디지털 변환기(720) 및 상기 변환된 상기 데이터 전원 전압(AVDDFD) 및 상기 변환된 기준 데이터 전원 전압을 비교하는 데이터 전원 전압 비교기(740)를 포함할 수 있다.

예를 들어, 상기 아날로그 디지털 변환기(720) 및 상기 데이터 전원 전압 비교기(740)는 상기 전원 전압 생성부(600) 내에 배치될 수 있다. 이 경우, 상기 데이터 전원 전압 비교기(740)는 비교 결과(CR)를 상기 구동 제어부(500)에 출력할 수 있다.

이와는 달리, 상기 아날로그 디지털 변환기(720)는 상기 전원 전압 생성부(600) 내에 배치되고, 상기 데이터 전원 전압 비교기(740)는 상기 구동 제어부(500) 내에 배치될 수 있다. 이 경우, 상기 아날로그 디지털 변환기(720)는 상기 변환된 상기 데이터 전원 전압(AVDDFD) 및 상기 변환된 기준 데이터 전원 전압을 상기 구동 제어부(500)에 출력할 수 있다.

도 4a는 도 2의 타이밍 보상부(700)에 의해 데이터 전원 전압이 조절되지 않는 경우의 표시 패널 구동 신호들을 나타내는 타이밍도이다. 도 4b는 도 2의 타이밍 보상부(700)에 의해 데이터 전원 전압이 조절되는 경우의 표시 패널 구동 신호들을 나타내는 타이밍도이다.

도 4a를 보면, 수직 블랭크 구간(VBANK) 동안 상기 데이터 전원 전압(AVDD)은 일정한 레벨을 유지할 수 있다. 액티브 구간(ACTIVE)에, 상기 데이터 구동부(500)가 상기 데이터 전압(VD)을 상기 표시 패널(100)에 출력하기 시작하면, 상기 데이터 전원 전압(AVDD)은 상기 데이터 구동부(500)의 갑작스런 로드 증가로 인해 그 레벨이 크게 감소하게 된다. (A1 구간)

그 이후 상기 데이터 구동부(500)가 일정 시간 이상 구동되면서, 상기 데이터 전원 전압(AVDD)은 서서히 안정적인 레벨로 복귀하게 된다. (A2 구간)

상기 데이터 전원 전압(AVDD)의 레벨이 감소한 구간에서, 상기 표시 패널(100)에 인가되는 상기 데이터 전압(VD)의 레벨은 타겟 레벨에 비해 감소하게 되고, 그에 따라, 상기 액티브 구간(ACTIVE)의 초기 구간에 대응하는 상기 표시 패널(100)의 상부에 표시되는 영상의 휘도가 감소하는 문제가 발생할 수 있다.

도 4b를 보면, 상기 타이밍 보상부(700)는 상기 데이터 전압(VD)의 출력 시점이 상기 액티브 구간(ACTIVE) 이전의 수직 블랭크 구간(VBLANK)이 되도록 상기 데이터 전압(VD)의 상기 출력 타이밍을 변경할 수 있다. 상기 데이터 전압(VD)의 상기 출력 타이밍은 상기 데이터 구동부(500)의 데이터 클럭 신호(CLK)와 동기될 수 있다. 따라서, 상기 데이터 전압(VD)의 상기 출력 타이밍이 변경될 때, 상기 데이터 클럭 신호(CLK)의 타이밍이 변경될 수 있다.

구체적으로, 상기 타이밍 보상부(700)는 액티브 구간(ACTIVE)의 시작 시점에서 피드백되는 상기 데이터 전원 전압(AVDDF)이 기준 데이터 전원 전압보다 작은 경우, 상기 데이터 구동부(500)의 상기 데이터 전압의 출력 타이밍을 제1 보상 시간만큼 앞당길 수 있다. 여기서, 상기 기준 데이터 전원 전압은 수직 개시 신호(STV)의 라이징 에지로부터 제1 시간 경과한 후에 피드백되는 상기 데이터 전원 전압일 수 있다. 수직 개시 신호(STV)의 라이징 에지로부터 제1 시간 경과한 후에 피드백되는 상기 데이터 전원 전압은 안정적인 레벨을 가질 수 있다. 상기 제1 시간은 상기 데이터 전원 전압(AVDD)이 안정화되기 위해 필요한 시간(도 4a의 A1 구간)보다 크거나 같게 설정될 수 있다.

도 4a에서, 상기 액티브 구간(ACTIVE)의 시작 시점에서 상기 데이터 전원 전압(AVDD)은 상기 데이터 구동부(500)의 급격한 로드 증가로 인해 레벨이 감소하게 된다. 상기 타이밍 보상부(700)는 상기 액티브 구간(ACTIVE)의 시작 시점에서 피드백되는 상기 데이터 전원 전압(AVDDF)을 안정화 시점 이후의 기준 데이터 전원 전압과 비교한다. 도 4a에서, 상기 액티브 구간(ACTIVE)의 시작 시점에서 피드백되는 상기 데이터 전원 전압(AVDDF)은 상기 기준 데이터 전원 전압보다 작으므로, 상기 타이밍 보상부(700)는 상기 데이터 전압(VD)의 출력 시점을 제1 보상 시간만큼 앞당긴다.

상기 타이밍 보상부(700)는 상기 데이터 전압(VD)의 출력 시점을 제1 보상 시간만큼 앞당긴 다음 프레임에서 다시 상기 액티브 구간(ACTIVE)의 시작 시점에서 피드백되는 상기 데이터 전원 전압(AVDDF)을 안정화 시점 이후의 기준 데이터 전원 전압과 비교한다.

만약, 상기 액티브 구간(ACTIVE)의 시작 시점에서 피드백되는 상기 데이터 전원 전압(AVDDF)은 상기 기준 데이터 전원 전압보다 작으면, 상기 타이밍 보상부(700)는 상기 데이터 전압(VD)의 출력 시점을 한번 더 상기 제1 보상 시간만큼 앞당긴다. 만약, 상기 액티브 구간(ACTIVE)의 시작 시점에서 피드백되는 상기 데이터 전원 전압(AVDDF)은 상기 기준 데이터 전원 전압보다 작지 않으면, 상기 타이밍 보상부(700)는 상기 데이터 전압(VD)의 출력 시점을 그대로 유지한다.

이와 같이, 상기 타이밍 보상부(700)는 상기 액티브 구간(ACTIVE)의 시작 시점에서 피드백되는 상기 데이터 전원 전압(AVDDF)이 상기 기준 데이터 전원 전압과 동일한 레벨을 가질 때까지, 상기 데이터 전압(VD)의 출력 타이밍을 조절한다. 그 결과 도 4b와 같이, 상기 데이터 전원 전압(AVDD)은 상기 수직 블랭크 구간(VBLANK)에 미리 드랍되며(도 4b의 A1 구간), 상기 액티브 구간(ACTIVE)의 시작 시점부터(도 4b의 A2 구간) 상기 데이터 전압(VD)은 타겟 레벨을 가질 수 있다.

본 실시예에 따르면, 상기 타이밍 보상부(700)는 상기 피드백된 데이터 전원 전압(AVDD)에 기초하여, 상기 데이터 구동부(500)의 데이터 출력 타이밍을 조절하여, 액티브 구간(ACTIVE)에서 상기 데이터 전원 전압(AVDD)이 드랍(drop)되지 않도록 상기 데이터 전원 전압(AVDD)의 파형을 제어한다. 따라서, 상기 데이터 전원 전압(AVDD)의 드랍에 의해 상기 표시 패널(100)의 표시 품질이 악화되는 것을 방지할 수 있다. 결과적으로, 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다. 또한, 수직 블랭크 구간(VBLANK)에서는 표시 패널 구동 신호를 대체로 일정한 레벨로 유지할 수 있으므로, 표시 장치의 소비 전력을 감소시킬 수 있다.

도 5는 본 발명의 일 실시예에 따른 표시 장치의 전원 전압 생성부 및 타이밍 보상부를 나타내는 블록도이다. 도 6은 도 5의 타이밍 보상부를 나타내는 회로도이다.

본 실시예에 따른 전원 전압 생성 회로 및 이를 포함하는 표시 장치는 타이밍 보상부를 제외하면, 도 1 내지 도 4의 전원 전압 생성 회로 및 이를 포함하는 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 1 내지 도 6을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 전원 전압 생성부(600)를 포함한다.

상기 표시 장치는 수직 블랭크 구간(VBLANK)에 상기 데이터 전원 전압(AVDD)의 출력 노드에 로드를 인가하는 타이밍 보상부(800)를 더 포함한다.

상기 표시 장치는 이전 실시예의 상기 타이밍 보상부(700)를 대체하여, 본 실시예에 따른 상기 타이밍 보상부(800)를 포함할 수 있다. 이와는 달리, 상기 표시 장치는 이전 실시예의 상기 타이밍 보상부(700) 및 본 실시예에 따른 상기 타이밍 보상부(800)를 모두 포함할 수 있다.

상기 타이밍 보상부(800)는 직렬로 연결되는 보상 저항(RA) 및 보상 스위치(SA)를 포함할 수 있다.

상기 보상 스위치(SA)가 턴 온되면, 상기 데이터 전원 전압(AVDD)의 출력 노드에 상기 보상 저항(RA)만큼의 로드가 인가된다. 상기 보상 스위치(SA)는 상기 액티브 구간(ACTIVE)에 앞서, 상기 수직 블랭크 구간(VBLANK)에 미리 턴 온된다.

도 7a는 도 5의 타이밍 보상부(800)에 의해 데이터 전원 전압이 조절되지 않는 경우의 표시 패널 구동 신호들을 나타내는 타이밍도이다. 도 7b는 도 5의 타이밍 보상부(800)에 의해 데이터 전원 전압이 조절되는 경우의 표시 패널 구동 신호들을 나타내는 타이밍도이다.

도 7a를 보면, 수직 블랭크 구간(VBANK) 동안 상기 데이터 전원 전압(AVDD)은 일정한 레벨을 유지할 수 있다. 액티브 구간(ACTIVE)에, 상기 데이터 구동부(500)가 상기 데이터 전압(VD)을 상기 표시 패널(100)에 출력하기 시작하면, 상기 데이터 전원 전압(AVDD)은 상기 데이터 구동부(500)의 갑작스런 로드 증가(IAVDD)로 인해 그 레벨이 크게 감소하게 된다. (A1 구간)

도 7b를 보면, 상기 보상 스위치(SA)에 인가되는 보상 스위치 제어 신호(CSA)에 의해 상기 수직 개시 신호(STV)가 인가되기 전에 상기 보상 스위치(SA)가 미리 턴 온된다. 상기 보상 스위치(SA)가 턴 온되면, 상기 데이터 전원 전압(AVDD)의 출력 노드에 상기 보상 저항(RA)만큼의 로드(IAVDD)가 상기 수직 블랭크 구간(VBLANK)부터 인가된다.

그 결과 도 7b와 같이, 상기 데이터 전원 전압(AVDD)은 상기 수직 블랭크 구간(VBLANK)에 미리 드랍되며(도 7b의 A1 구간), 상기 액티브 구간(ACTIVE)의 시작 시점부터(도 7b의 A2 구간) 상기 데이터 전압(VD)은 타겟 레벨을 가질 수 있다.

본 실시예에 따르면, 상기 타이밍 보상부(800)는 수직 블랭크 구간(VBLANK)에 상기 데이터 전원 전압(AVDD)의 출력 노드에 로드를 인가하여, 액티브 구간(ACTIVE)에서 상기 데이터 전원 전압(AVDD)이 드랍(drop)되지 않도록 상기 데이터 전원 전압(AVDD)의 파형을 제어한다. 따라서, 상기 데이터 전원 전압(AVDD)의 드랍에 의해 상기 표시 패널(100)의 표시 품질이 악화되는 것을 방지할 수 있다. 결과적으로, 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다. 또한, 수직 블랭크 구간(VBLANK)에서는 표시 패널 구동 신호를 대체로 일정한 레벨로 유지할 수 있으므로, 표시 장치의 소비 전력을 감소시킬 수 있다.

도 8은 본 발명의 일 실시예에 따른 표시 장치의 타이밍 보상부(800A)를 나타내는 회로도이다. 도 9는 도 8의 타이밍 보상부(800A)에 인가되는 제어 신호를 나타내는 타이밍도이다.

도 1 내지 도 4, 도 8 및 도 9를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 전원 전압 생성부(600)를 포함한다.

상기 표시 장치는 수직 블랭크 구간(VBLANK)에 상기 데이터 전원 전압(AVDD)의 출력 노드에 로드를 인가하는 타이밍 보상부(800A)를 더 포함한다.

상기 표시 장치는 이전 실시예의 상기 타이밍 보상부(700)를 대체하여, 본 실시예에 따른 상기 타이밍 보상부(800A)를 포함할 수 있다. 이와는 달리, 상기 표시 장치는 이전 실시예의 상기 타이밍 보상부(700) 및 본 실시예에 따른 상기 타이밍 보상부(800A)를 모두 포함할 수 있다.

상기 타이밍 보상부(800A)는 병렬로 연결되는 복수의 보상부를 포함할 수 있다. 각 보상부는 직렬로 연결되는 보상 저항 및 보상 스위치를 포함할 수 있다.

본 실시예에서, 상기 타이밍 보상부(800A)는 병렬로 연결되는 3개의 보상부를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지는 않는다.

예를 들어, 상기 타이밍 보상부(800A)는 병렬로 연결되는 제1 보상부, 제2 보상부 및 제3 보상부를 포함한다. 상기 제1 보상부는 직렬로 연결되는 제1 보상 저항(RA) 및 제1 보상 스위치(SA)를 포함할 수 있다. 상기 제2 보상부는 직렬로 연결되는 제2 보상 저항(RB) 및 제2 보상 스위치(SB)를 포함할 수 있다. 상기 제3 보상부는 직렬로 연결되는 제3 보상 저항(RC) 및 제3 보상 스위치(SC)를 포함할 수 있다.

상기 제1 보상 스위치(SA)의 턴 온 구간은 상기 제2 보상 스위치(SB)의 턴 온 구간과 서로 상이할 수 있다. 상기 제2 보상 스위치(SB)의 턴 온 구간은 상기 제3 보상 스위치(SC)의 턴 온 구간과 서로 상이할 수 있다. 상기 제3 보상 스위치(SC)의 턴 온 구간은 상기 제1 보상 스위치(SA)의 턴 온 구간과 서로 상이할 수 있다.

예컨대, 제1 보상 스위치 제어 신호(CSA)는 제1 구간 동안 활성화될 수 있다. 예컨대, 제2 보상 스위치 제어 신호(CSB)는 제1 구간 및 제2 구간 동안 활성화 될 수 있다. 예컨대, 제3 보상 스위치 제어 신호(CSC)는 제1 구간, 제2 구간 및 제3 구간 동안 활성화 될 수 있다.

상기 제1 구간 동안 상기 제1 내지 제3 보상 스위치 제어 신호(CSA, CSB, CSC)가 활성화 레벨을 가지므로, 상기 제1 내지 제3 보상 스위치(SA, SB, SC)가 턴 온된다.

상기 제2 구간 동안 상기 제2 및 제3 보상 스위치 제어 신호(CSB, CSC)가 활성화 레벨을 가지므로, 상기 제2 및 제3 보상 스위치(SB, SC)가 턴 온된다.

상기 제3 구간 동안 상기 제3 보상 스위치 제어 신호(CSC)가 활성화 레벨을 가지므로, 상기 제3 보상 스위치(SC)가 턴 온된다.

도 10은 도 8의 타이밍 보상부(800A)에 의해 데이터 전원 전압이 조절되는 경우의 표시 패널 구동 신호들을 나타내는 타이밍도이다.

도 10을 보면, 상기 제1 내지 제3 보상 스위치(SA, SB, SC)에 인가되는 제1 내지 제3 보상 스위치 제어 신호(CSA, CSB, CSC)에 의해 상기 수직 개시 신호(STV)가 인가되기 전에 상기 제1 내지 제3 보상 스위치(SA, SB, SC)가 미리 턴 온된다. 상기 제1 내지 제3 보상 스위치(SA, SB, SC)가 턴 온되면, 상기 데이터 전원 전압(AVDD)의 출력 노드에 상기 제1 내지 제3 보상 저항(RA, RB, RC)의 합성 저항만큼의 제1 로드(IAVDD)가 상기 수직 블랭크 구간(VBLANK)부터 인가된다.

구체적으로, 상기 제1 구간 동안에는 상기 제1 내지 제3 보상 스위치(SA, SB, SC)가 모두 턴 온되므로, 상기 제1 내지 제3 보상 저항의 병렬 저항만큼의 로드(IAVDD)가 인가될 수 있다. 상기 제2 구간 동안에는 상기 제2 및 제3 보상 스위치(SB, SC)가 턴 온되므로, 상기 제2 및 제3 보상 저항의 병렬 저항만큼의 제2 로드(IAVDD)가 인가될 수 있다. 상기 제2 로드는 상기 제1 로드보다 클 수 있다. 상기 제3 구간 동안에는 상기 제3 보상 스위치(SC)만이 턴 온되므로, 상기 제3 보상 저항만큼의 제3 로드(IAVDD)가 인가될 수 있다. 상기 제3 로드는 상기 제2 로드보다 클 수 있다. 본 실시예에서, 상기 데이터 전원 전압(AVDD)의 로드(IAVDD)는 상기 제1 내지 제3 보상부에 의해 서서히 증가하는 파형을 가질 수 있다. 상기 데이터 전원 전압(AVDD)의 로드(IAVDD)가 서서히 증가하면, 상기 데이터 전원 전압(AVDD)의 드랍의 양을 감소시킬 수 있으며, 그에 따라 표시 패널의 표시 품질 악화를 더욱 안정적으로 방지할 수 있다.

그 결과 도 10과 같이, 상기 데이터 전원 전압(AVDD)은 상기 수직 블랭크 구간(VBLANK)에 미리 드랍되며(도 10의 A1 구간), 상기 액티브 구간(ACTIVE)의 시작 시점부터(도 10의 A2 구간) 상기 데이터 전압(VD)은 타겟 레벨을 가질 수 있다.

본 실시예에 따르면, 상기 타이밍 보상부(800A)는 수직 블랭크 구간(VBLANK)에 상기 데이터 전원 전압(AVDD)의 출력 노드에 로드를 인가하여, 액티브 구간(ACTIVE)에서 상기 데이터 전원 전압(AVDD)이 드랍(drop)되지 않도록 상기 데이터 전원 전압(AVDD)의 파형을 제어한다. 따라서, 상기 데이터 전원 전압(AVDD)의 드랍에 의해 상기 표시 패널(100)의 표시 품질이 악화되는 것을 방지할 수 있다. 결과적으로, 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다. 또한, 수직 블랭크 구간(VBLANK)에서는 표시 패널 구동 신호를 대체로 일정한 레벨로 유지할 수 있으므로, 표시 장치의 소비 전력을 감소시킬 수 있다.

도 11은 본 발명의 일 실시예에 따른 표시 장치의 구동 제어부를 나타내는 회로도이다. 도 12a는 제1 입력 영상 데이터에 따른 표시 패널 구동 신호들을 나타내는 타이밍도이다. 도 12b는 제2 입력 영상 데이터에 따른 표시 패널 구동 신호들을 나타내는 타이밍도이다.

도 1 내지 도 4, 도 11 내지 도 12b를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 전원 전압 생성부(600)를 포함한다.

상기 표시 장치는 수직 블랭크 구간(VBLANK)에 상기 입력 영상 데이터에 따라 상기 데이터 구동부(500)의 상기 데이터 전압(VD)의 출력 타이밍을 조절하는 타이밍 보상부(210)를 더 포함한다.

상기 표시 장치는 이전 실시예의 상기 타이밍 보상부(700)를 대체하여, 본 실시예에 따른 상기 타이밍 보상부(210)를 포함할 수 있다. 이와는 달리, 상기 표시 장치는 이전 실시예의 상기 타이밍 보상부(700) 및 본 실시예에 따른 상기 타이밍 보상부(210)를 모두 포함할 수 있다.

본 실시예에서, 상기 타이밍 보상부(210)는 상기 구동 제어부(200) 내에 배치될 수 있다.

상기 구동 제어부(200)는 타이밍 보상부(210), 데이터 보정부(220) 및 제어 신호 생성부(230)를 포함한다. 이는 설명의 편의를 위해 논리적으로 구분하였을 뿐, 하드웨어적으로 구분한 것은 아니다.

상기 구동 제어부(200)에 인가되는 입력 영상 데이터(IMG)에 따라 상기 액티브 구간(ACTIVE)의 시작 시점에서 발생하는 데이터 구동부(500)의 로드는 서로 상이할 수 있다. 상기 액티브 구간(ACTIVE)의 시작 시점에서 발생하는 데이터 구동부(500)의 로드가 큰 경우, 상기 데이터 전원 전압(AVDD)의 드랍이 크게 발생하고, 상기 액티브 구간(ACTIVE)의 시작 시점에서 발생하는 데이터 구동부(500)의 로드가 작은 경우, 상기 데이터 전원 전압(AVDD)의 드랍이 작게 발생할 수 있다.

예를 들어, 상기 입력 영상 데이터(IMG)가 단색 영상을 나타내는 경우, 상기 데이터 구동부(500)는 같은 레벨을 계속하여 유지하므로, 상기 데이터 구동부(500)의 로드가 크지 않을 수 있다. 반면, 상기 입력 영상 데이터(IMG)가 가로 스트라이프 영상을 나타내는 경우, 상기 데이터 구동부(500)는 하이 레벨과 로우 레벨 사이에서 스윙하므로, 상기 데이터 구동부(500)의 로드가 클 수 있다. 상기 입력 영상 데이터(IMG)에 따른 상기 데이터 구동부(500)의 로드는 상기 표시 패널(100)의 패널 구조 및 상기 데이터 구동부(500)의 버퍼 구조에 따라 달라질 수 있다.

상기 타이밍 보상부(210)는 상기 입력 영상 데이터(IMG)를 분석하여, 상기 데이터 보정부(220) 및 상기 제어 신호 생성부(230)에 상기 데이터 구동부(500)의 구동 타이밍에 대한 타이밍 신호(TIM)를 출력한다.

상기 타이밍 보상부(210)는 상기 입력 영상 데이터(IMG)를 분석하여, 상기 액티브 구간(ACTIVE)의 시작 시점에서 상기 데이터 전원 전압(AVDD)의 드랍이 작은 경우, 상기 데이터 구동부(500)의 데이터 전압(VD) 출력 타이밍을 적게 앞당길 수 있다. 반면, 상기 타이밍 보상부(210)는 상기 입력 영상 데이터(IMG)를 분석하여, 상기 액티브 구간(ACTIVE)의 시작 시점에서 상기 데이터 전원 전압(AVDD)의 드랍이 큰 경우, 상기 데이터 구동부(500)의 데이터 전압(VD) 출력 타이밍을 많이 앞당길 수 있다.

도 12a는 상기 입력 영상 데이터(IMG)가 상기 액티브 구간(ACTIVE)의 시작 시점에서 데이터 전원 전압(AVDD)의 드랍을 적게 발생시키는 제1 입력 영상 데이터인 경우를 나타낸다. 도 12a에서, 상기 액티브 시작 시점에서 데이터 전원 전압(AVDD)의 드랍이 거의 발생하지 않아, 상기 데이터 전압(VD)은 상기 액티브 구간(ACTIVE)의 시작 시점부터 타겟 레벨을 갖는다. 따라서, 상기 타이밍 보상부(210)는 상기 데이터 구동부(500)의 데이터 전압(VD) 출력 타이밍을 앞당기지 않았다.

도 12b는 상기 입력 영상 데이터(IMG)가 상기 액티브 구간(ACTIVE)의 시작 시점에서 데이터 전원 전압(AVDD)의 드랍을 크게 발생시키는 제2 입력 영상 데이터인 경우를 나타낸다. 도 12b에서, 상기 타이밍 보상부(210)는 상기 데이터 전압(VD)의 출력 시점이 상기 액티브 구간(ACTIVE) 이전의 수직 블랭크 구간(VBLANK)이 되도록 상기 데이터 전압(VD)의 상기 출력 타이밍을 변경할 수 있다. 그 결과 도 12b와 같이, 상기 데이터 전원 전압(AVDD)은 상기 수직 블랭크 구간(VBLANK)에 미리 드랍되며(도 12b의 A1 구간), 상기 액티브 구간(ACTIVE)의 시작 시점부터(도 12b의 A2 구간) 상기 데이터 전압(VD)은 타겟 레벨을 가질 수 있다.

상기 데이터 보정부(220)는 외부의 장치로부터 상기 입력 영상 데이터(IMG)를 수신한다. 상기 데이터 보정부(210)는 상기 입력 영상 데이터(IMG)를 보정하여 상기 데이터 신호(DATA)를 생성하여, 상기 데이터 구동부(500)에 출력한다. 상기 데이터 보정부(220)는 상기 타이밍 신호(TIM)에 따라, 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력할 수 있다.

상기 데이터 보정부(220)는 색 특성 보상부(미도시), 능동 캐패시턴스 보상부(미도시)를 포함할 수 있다.

상기 색 특성 보상부는 상기 입력 영상 데이터(IMG)를 수신하여 색 특성 보상(Adaptive Color Correction, ACC)을 수행한다. 상기 색 특성 보상부는 감마 곡선을 이용하여 입력 영상 데이터(IMG)를 보상할 수 있다. 상기 능동 캐패시턴스 보상부는 이전 프레임 데이터와 현재 프레임 데이터를 이용하여 상기 현재 프레임 데이터의 계조 데이터를 보정하는 능동 캐패시턴스 보상(Dynamic Capacitance Compensation, DCC)을 수행한다.

상기 제어 신호 생성부(230)는 외부로부터 상기 입력 제어 신호(CONT)를 수신하고, 상기 타이밍 보상부(210)로부터 상기 타이밍 신호(TIM)를 수신한다.

상기 제어 신호 생성부(230)는 상기 입력 제어 신호(CONT) 및 상기 타이밍 신호(TIM)를 근거로 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제어 신호 생성부(230)는 상기 입력 제어 신호(CONT) 및 상기 타이밍 신호(TIM)를 근거로 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제어 신호 생성부(230)는 상기 입력 제어 신호(CONT) 및 상기 타이밍 신호(TIM)를 근거로 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.

본 실시예에 따르면, 상기 타이밍 보상부(210)는 상기 입력 영상 데이터(IMG)에 따라 상기 데이터 구동부(500)의 데이터 출력 타이밍을 조절하여, 상기 액티브 구간(ACTIVE)에서 상기 데이터 전원 전압(AVDD)이 드랍(drop)되지 않도록 상기 데이터 전원 전압(AVDD)의 파형을 제어한다. 따라서, 상기 데이터 전원 전압(AVDD)의 드랍에 의해 상기 표시 패널(100)의 표시 품질이 악화되는 것을 방지할 수 있다. 결과적으로, 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다. 또한, 수직 블랭크 구간(VBLANK)에서는 표시 패널 구동 신호를 대체로 일정한 레벨로 유지할 수 있으므로, 표시 장치의 소비 전력을 감소시킬 수 있다.

이상에서 설명한 본 발명에 따른 전원 전압 생성 회로 및 이를 포함하는 표시 장치에 따르면, 표시 패널의 표시 품질을 향상시킬 수 있고, 표시 장치의 소비 전력을 감소시킬 수 있다.

이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시 패널 200: 구동 제어부
210: 타이밍 보상부 220: 데이터 보정부
230: 제어 신호 생성부 300: 게이트 구동부
400: 감마 기준 전압 생성부 500: 데이터 구동부
600: 전원 전압 생성부 620: 스위치 컨트롤러
700: 타이밍 보상부 720: 아날로그 디지털 변환기
740: 데이터 전원 전압 비교기 800, 800A: 타이밍 보상부

Claims

입력 영상 데이터에 기초하여 영상을 표시하는 표시 패널;
상기 표시 패널에 데이터 전압을 출력하는 데이터 구동부;
상기 데이터 구동부에 데이터 전원 전압을 출력하는 전원 전압 생성부;
상기 데이터 구동부의 구동 타이밍을 제어하는 구동 제어부; 및
액티브 구간의 시작 시점에서 피드백되는 상기 데이터 전원 전압이 기준 데이터 전원 전압보다 작은 경우, 상기 데이터 구동부의 상기 데이터 전압의 출력 타이밍을 변경하는 타이밍 보상부를 포함하는 표시 장치.
제1항에 있어서, 상기 기준 데이터 전원 전압은 수직 개시 신호의 라이징 에지로부터 제1 시간 경과한 후에 피드백되는 상기 데이터 전원 전압인 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 타이밍 보상부는 상기 데이터 전압의 출력 시점이 상기 액티브 구간 이전의 수직 블랭크 구간이 되도록 상기 데이터 전압의 상기 출력 타이밍을 변경하는 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 타이밍 보상부는
상기 피드백되는 상기 데이터 전원 전압 및 상기 기준 데이터 전원 전압을 변환하는 아날로그 디지털 변환기; 및
상기 변환된 상기 데이터 전원 전압 및 상기 변환된 기준 데이터 전원 전압을 비교하는 데이터 전원 전압 비교기를 포함하는 것을 특징으로 하는 표시 장치.
제4항에 있어서, 상기 아날로그 디지털 변환기 및 상기 데이터 전원 전압 비교기는 상기 전원 전압 생성부 내에 배치되는 것을 특징으로 하는 표시 장치.
제4항에 있어서, 상기 아날로그 디지털 변환기는 상기 전원 전압 생성부 내에 배치되고, 상기 데이터 전원 전압 비교기는 상기 구동 제어부 내에 배치되는 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 전원 전압 생성부는
입력 노드에 연결되는 제1 전극 및 접지에 연결되는 제2 전극을 포함하는 캐패시터;
상기 입력 노드에 연결되는 제1 단 및 제1 노드에 연결되는 제2 단을 포함하는 인덕터;
상기 제1 노드에 연결되는 애노드 전극 및 출력 노드에 연결되는 캐소드 전극을 포함하는 다이오드;
스위치 컨트롤러에 연결되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 접지에 연결되는 출력 전극을 포함하는 스위치;
상기 출력 노드에 연결되는 제1 단 및 피드백 노드에 연결되는 제2 단을 포함하는 저항;
상기 피드백 노드에 연결되는 제1 입력 전극, 기준 전압이 인가되는 제2 입력 전극 및 출력 전극을 포함하는 에러 증폭기;
상기 에러 증폭기의 출력 전극에 연결되는 제1 입력 전극, 비교 전압이 인가되는 제2 입력 전극 및 상기 스위치 컨트롤러에 연결되는 출력 전극을 포함하는 비교기; 및
상기 비교기에 연결되어 상기 스위치를 제어하는 상기 스위치 컨트롤러를 포함하고,
상기 타이밍 보상부는 상기 피드백 노드에 연결되는 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 액티브 구간 이전의 수직 블랭크 구간에 상기 데이터 전원 전압의 출력 노드에 로드를 인가하는 제2 타이밍 보상부를 더 포함하는 것을 특징으로 하는 표시 장치.
제8항에 있어서, 상기 제2 타이밍 보상부는 직렬로 연결되는 보상 저항 및 보상 스위치를 포함하는 것을 특징으로 하는 표시 장치.
제8항에 있어서, 상기 제2 타이밍 보상부는
직렬로 연결되는 제1 보상 저항 및 제1 보상 스위치를 포함하는 제1 보상부; 및
직렬로 연결되는 제2 보상 저항 및 제2 보상 스위치를 포함하고, 상기 제1 보상부와 병렬로 연결되는 제2 보상부를 포함하는 것을 특징으로 하는 표시 장치.
제10항에 있어서, 상기 제1 보상 스위치의 턴 온 구간은 상기 제2 보상 스위치의 턴 온 구간과 상이한 것을 특징으로 하는 표시 장치.
제8항에 있어서, 상기 전원 전압 생성부는
입력 노드에 연결되는 제1 전극 및 접지에 연결되는 제2 전극을 포함하는 캐패시터;
상기 입력 노드에 연결되는 제1 단 및 제1 노드에 연결되는 제2 단을 포함하는 인덕터;
상기 제1 노드에 연결되는 애노드 전극 및 출력 노드에 연결되는 캐소드 전극을 포함하는 다이오드;
스위치 컨트롤러에 연결되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 접지에 연결되는 출력 전극을 포함하는 스위치;
상기 출력 노드에 연결되는 제1 단 및 피드백 노드에 연결되는 제2 단을 포함하는 저항;
상기 피드백 노드에 연결되는 제1 입력 전극, 기준 전압이 인가되는 제2 입력 전극 및 출력 전극을 포함하는 에러 증폭기;
상기 에러 증폭기의 출력 전극에 연결되는 제1 입력 전극, 비교 전압이 인가되는 제2 입력 전극 및 상기 스위치 컨트롤러에 연결되는 출력 전극을 포함하는 비교기; 및
상기 비교기에 연결되어 상기 스위치를 제어하는 상기 스위치 컨트롤러를 포함하고,
상기 제2 타이밍 보상부는 상기 피드백 노드에 연결되는 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 입력 영상 데이터에 따라 상기 데이터 구동부의 상기 데이터 전압의 출력 타이밍을 변경하는 제3 타이밍 보상부를 더 포함하는 것을 특징으로 하는 표시 장치.
제13항에 있어서, 상기 제3 타이밍 보상부는 상기 구동 제어부 내에 배치되는 것을 특징으로 하는 표시 장치.
입력 전압이 인가되는 입력 노드에 연결되는 제1 전극 및 접지에 연결되는 제2 전극을 포함하는 캐패시터;
상기 입력 노드에 연결되는 제1 단 및 제1 노드에 연결되는 제2 단을 포함하는 인덕터;
상기 제1 노드에 연결되는 애노드 전극 및 출력 전압을 출력하는 출력 노드에 연결되는 캐소드 전극을 포함하는 다이오드;
스위치 컨트롤러에 연결되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 접지에 연결되는 출력 전극을 포함하는 스위치;
상기 출력 노드에 연결되는 제1 단 및 피드백 노드에 연결되는 제2 단을 포함하는 저항;
상기 피드백 노드에 연결되는 제1 입력 전극, 기준 전압이 인가되는 제2 입력 전극 및 출력 전극을 포함하는 에러 증폭기;
상기 에러 증폭기의 출력 전극에 연결되는 제1 입력 전극, 비교 전압이 인가되는 제2 입력 전극 및 상기 스위치 컨트롤러에 연결되는 출력 전극을 포함하는 비교기;
상기 비교기에 연결되어 상기 스위치를 제어하는 상기 스위치 컨트롤러; 및
상기 피드백 노드에 연결되어 상기 출력 전압을 피드백 받고, 상기 피드백된 출력 전압의 레벨에 따라 타이밍 보상 신호를 출력하는 타이밍 보상부를 포함하는 전원 전압 생성 회로.
제15항에 있어서, 상기 타이밍 보상부는
상기 피드백되는 상기 출력 전압 및 기준 데이터 전원 전압을 변환하는 아날로그 디지털 변환기; 및
상기 변환된 상기 출력 전압 및 상기 변환된 기준 데이터 전원 전압을 비교하는 데이터 전원 전압 비교기를 포함하는 것을 특징으로 하는 전원 전압 생성 회로.
제15항에 있어서, 상기 타이밍 보상부는 직렬로 연결되는 보상 저항 및 보상 스위치를 포함하는 것을 특징으로 하는 전원 전압 생성 회로.
제15항에 있어서, 상기 타이밍 보상부는
직렬로 연결되는 제1 보상 저항 및 제1 보상 스위치를 포함하는 제1 보상부; 및
직렬로 연결되는 제2 보상 저항 및 제2 보상 스위치를 포함하고, 상기 제1 보상부와 병렬로 연결되는 제2 보상부를 포함하는 것을 특징으로 하는 전원 전압 생성 회로.
제18항에 있어서, 상기 제1 보상 스위치의 턴 온 구간은 상기 제2 보상 스위치의 턴 온 구간과 상이한 것을 특징으로 하는 전원 전압 생성 회로.