KR20200005887A - 센싱 마진을 개선한 상변화 메모리 소자 및 그 판독 동작 방법 - Google Patents

센싱 마진을 개선한 상변화 메모리 소자 및 그 판독 동작 방법 Download PDF

Info

Publication number
KR20200005887A
KR20200005887A KR1020180079445A KR20180079445A KR20200005887A KR 20200005887 A KR20200005887 A KR 20200005887A KR 1020180079445 A KR1020180079445 A KR 1020180079445A KR 20180079445 A KR20180079445 A KR 20180079445A KR 20200005887 A KR20200005887 A KR 20200005887A
Authority
KR
South Korea
Prior art keywords
phase change
upper electrode
state
read voltage
voltage
Prior art date
Application number
KR1020180079445A
Other languages
English (en)
Other versions
KR102175438B1 (ko
Inventor
송윤흡
안준섭
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020180079445A priority Critical patent/KR102175438B1/ko
Publication of KR20200005887A publication Critical patent/KR20200005887A/ko
Application granted granted Critical
Publication of KR102175438B1 publication Critical patent/KR102175438B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H01L45/06—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

센싱 마진을 개선한 상변화 메모리 소자 및 그 판독 동작 방법이 개시된다. 일 실시예에 따르면, 상부 전극, 하부 전극 및 상기 상부 전극과 상기 하부 전극 사이에 배치되어 상기 상부 전극 및 상기 하부 전극 사이에 인가되는 프로그래밍 전압에 따라 결정 상태가 셋(Set) 상태와 리셋(Reset) 상태 사이에서 변화되는 상변화층을 포함하는 상변화 메모리 소자의 판독 동작 방법은, 상기 상부 전극 및 상기 하부 전극 사이에 판독 전압을 인가할 방향을 상기 상변화층의 저항 상태를 판독하는 센싱 마진(Sensing margin)을 최대화하는 방향으로 결정하는 단계; 상기 결정된 방향에 따라 상기 상부 전극 및 상기 하부 전극 사이에 상기 판독 전압을 인가하는 단계; 및 상기 인가된 전압에 따른 상기 상변화층의 저항 상태를 판독하는 단계를 포함한다.

Description

센싱 마진을 개선한 상변화 메모리 소자 및 그 판독 동작 방법{PHASE CHANGE RANDOM ACCESS MEMORY ELEMENT FOR INCREASING SENSING MARGIN AND READ OPERATION METHOD THEREOF}
아래의 실시예들은 인가되는 전압에 따라 결정질(셋) 및 비결정질(리셋) 사이에서 결정 상태가 변화되는 상변화층(Phase Change Material; PCM)을 포함하는 상변화 메모리 소자(Phase change memory element)에 관한 것으로, 보다 구체적으로 상변화층이 결정질일 때의 낮은 저항과 비결정질일 때의 높은 저항 사이의 변화 폭에 대한 센싱 마진(Sensing margin)을 개선한 상변화 메모리 소자 및 그 판독 동작 방법에 관한 기술이다.
IT 기술의 급격한 발전에 따라 대용량의 정보를 무선으로 처리하는 휴대 정보 통신 시스템 및 기기의 개발에 적합한 초고속 및 대용량 등의 특성을 갖는 차세대 메모리 장치가 요구되고 있다. 차세대 반도체 메모리 장치에서는 일반적인 플래쉬 메모리 장치의 비휘발성, SRAM(Static Random Access Memory)의 고속 동작, 및 DRAM(Dynamic RAM)의 고집적성 등을 포함하면서, 더 낮은 소비 전력이 요구된다.
이에, 차세대 반도체 메모리 장치로는 일반적인 메모리 장치에 비해 전력, 데이터의 유지 및 기입/독취 특성이 우수한 FRAM(Ferroelectric RAM), MRAM(Magnetic RAM), PRAM(Phase-change RAM) 또는 NFGM(Nano Floating Gate Memory) 등의 소자가 연구되고 있다.
그 중, PRAM(상변화 메모리)은 단순한 구조를 가지면서 저렴한 비용으로 제조될 수 있으며, 고속 동작이 가능하므로 차세대 반도체 메모리 장치로 활발히 연구되고 있다. 상변화 메모리 소자는 상변화층의 결정 상태를 인가되는 프로그래밍 전압에 따라 결정질(셋) 및 비결정질(리셋) 사이에서 변화시킴으로써, 결정질일 때의 낮은 저항으로 이진값 [0]을 설정하고 비결정질일 때의 높은 저항으로 이진값 [1]을 설정하여 메모리 기능을 구현할 수 있다. 이에, 상변화 메모리 소자는 상변화층에 판독 전압을 인가하여 상변화층의 저항 상태를 판독함으로써, 메모리에 쓰인 데이터를 읽는 판독 동작을 수행할 수 있다.
그러나 기존의 상변화 메모리 소자는 고집적의 스케일링에 따른 저항 드리프트 현상으로 기록된 저항이 변화되어 센싱 마진이 감소되는 문제점을 갖는다.
따라서, 아래의 실시예들은 상변화층이 결정질일 때의 낮은 저항과 비결정질일 때의 높은 저항 사이의 차이인 폭을 넓게 하여 저항 판독에 대한 센싱 마진을 개선한 기술을 제안한다.
일 실시예들은 상변화층이 결정질일 때의 낮은 저항과 비결정질일 때의 높은 저항 사이의 차이인 폭을 넓게 하여 저항 판독에 대한 센싱 마진을 개선한 상변화 메모리 소자 및 그 판독 동작 방법을 제안한다.
일 실시예에 따르면, 상부 전극, 하부 전극 및 상기 상부 전극과 상기 하부 전극 사이에 배치되어 상기 상부 전극 및 상기 하부 전극 사이에 인가되는 프로그래밍 전압에 따라 결정 상태가 셋(Set) 상태와 리셋(Reset) 상태 사이에서 변화되는 상변화층을 포함하는 상변화 메모리 소자의 판독 동작 방법은, 상기 상부 전극 및 상기 하부 전극 사이에 판독 전압을 인가할 방향을 상기 상변화층의 저항 상태를 판독하는 센싱 마진(Sensing margin)을 최대화하는 방향으로 결정하는 단계; 상기 결정된 방향에 따라 상기 상부 전극 및 상기 하부 전극 사이에 상기 판독 전압을 인가하는 단계; 및 상기 인가된 전압에 따른 상기 상변화층의 저항 상태를 판독하는 단계를 포함한다.
일측에 따르면, 상기 결정하는 단계는. 상기 판독 전압을 인가할 방향을 상기 상변화층이 비결정질 상태에서 오프(Off)되는 바이어스의 방향으로 결정하는 단계를 포함하고, 상기 인가하는 단계는, 상기 상변화층이 비결정질 상태에서 오프(Off)되는 바이어스의 방향으로 상기 판독 전압을 인가하는 단계를 포함할 수 있다.
다른 일측에 따르면, 상기 결정하는 단계는, 상기 판독 전압을 인가할 방향을 양의 방향으로 결정하는 단계를 포함하고, 상기 인가하는 단계는, 상기 양의 방향으로 상기 판독 전압을 인가하는 단계를 포함할 수 있다.
일 실시예에 따르면, 상변화 메모리 소자는, 상부 전극; 하부 전극; 상기 상부 전극과 상기 하부 전극 사이에 배치되어 상기 상부 전극 및 상기 하부 전극 사이에 인가되는 프로그래밍 전압에 따라 결정 상태가 셋(Set) 상태와 리셋(Reset) 상태 사이에서 변화되는 상변화층; 및 상기 상부 전극 및 상기 하부 전극 사이에 판독 전압을 인가할 방향을 상기 상변화층의 저항 상태를 판독하는 센싱 마진(Sensing margin)을 최대화하는 방향으로 결정하고, 상기 결정된 방향에 따라 상기 상부 전극 및 상기 하부 전극 사이에 상기 판독 전압을 인가하여, 상기 인가된 전압에 따른 상기 상변화층의 저항 상태를 판독하는 제어회로를 포함한다.
일측에 따르면, 상기 제어회로는, 상기 판독 전압을 인가할 방향을 상기 상변화층이 비결정질 상태에서 오프(Off)되는 바이어스의 방향으로 결정하고, 상기 상변화층이 비결정질 상태에서 오프(Off)되는 바이어스의 방향으로 상기 판독 전압을 인가할 수 있다.
다른 일측에 따르면, 상기 제어회로는, 상기 판독 전압을 인가할 방향을 양의 방향으로 결정하고, 상기 양의 방향으로 상기 판독 전압을 인가할 수 있다.
일 실시예에 따르면, 3차원 아키텍처를 갖는 상변화 메모리는, 제1 방향으로 연장 형성되는 상부 전극; 상기 제1 방향에 대해 직교하는 방향으로 상기 상부 전극과 접촉되어 결정 상태가 셋(Set) 상태와 리셋(Reset) 상태 사이에서 변화되는 복수의 상변화층들; 상기 복수의 상변화층들에 각각 접촉되는 복수의 하부 전극들; 및 상기 상부 전극 및 상기 복수의 하부 전극들 사이에 판독 전압을 인가할 방향을 상기 복수의 상변화층들 각각의 저항 상태를 판독하는 센싱 마진(Sensing margin)을 최대화하는 방향으로 결정하고, 상기 결정된 방향에 따라 상기 상부 전극 및 상기 복수의 하부 전극들 사이에 상기 판독 전압을 인가하여, 상기 인가된 전압에 따른 상기 복수의 상변화층들 각각의 저항 상태를 판독하는 제어회로를 포함한다.
일측에 따르면, 상기 제어회로는, 상기 판독 전압을 인가할 방향을 상기 복수의 상변화층들 각각이 비결정질 상태에서 오프(Off)되는 바이어스의 방향으로 결정하고, 상기 복수의 상변화층들 각각이 비결정질 상태에서 오프(Off)되는 바이어스의 방향으로 상기 판독 전압을 인가할 수 있다.
다른 일측에 따르면, 상기 제어회로는, 상기 판독 전압을 인가할 방향을 양의 방향으로 결정하고, 상기 양의 방향으로 상기 판독 전압을 인가할 수 있다.
일 실시예에 따르면, 상부 전극, 하부 전극 및 상기 상부 전극과 상기 하부 전극 사이에 배치되어 상기 상부 전극 및 상기 하부 전극 사이에 인가되는 프로그래밍 전압에 따라 결정 상태가 셋(Set) 상태와 리셋(Reset) 상태 사이에서 변화되는 상변화층을 포함하는 상변화 메모리 소자의 판독 동작 방법은, 상기 상변화층의 저항 상태를 판독하는 센싱 마진(Sensing margin)이 최대화되도록 상기 상변화층이 비결정질 상태에서 오프(Off)되는 바이어스의 방향으로 상기 상부 전극 및 상기 하부 전극 사이에 상기 판독 전압을 인가하는 단계; 및 상기 인가된 전압에 따른 상기 상변화층의 저항 상태를 판독하는 단계를 포함한다.
일 실시예들은 상변화층이 결정질일 때의 낮은 저항과 비결정질일 때의 높은 저항 사이의 차이인 폭을 넓게 하여 저항 판독에 대한 센싱 마진을 개선한 상변화 메모리 소자 및 그 판독 동작 방법을 제안할 수 있다.
도 1은 상변화층이 결정질일 때의 전압 및 전류에 따른 접촉 저항을 설명하기 위한 도면이다.
도 2는 상변화층이 비결정질일 때의 전압 및 전류에 따른 접촉 저항을 설명하기 위한 도면이다.
도 3은 일 실시예에 따른 상변화 메모리 소자를 나타낸 도면이다.
도 4는 일 실시예에 따른 상변화 메모리 소자의 판독 동작 방법을 나타낸 플로우 차트이다.
도 5는 일 실시예에 따른 3차원 아키텍처를 갖는 상변화 메모리를 나타낸 도면이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 상변화층이 결정질일 때의 전압 및 전류에 따른 접촉 저항을 설명하기 위한 도면이고, 도 2는 상변화층이 비결정질일 때의 전압 및 전류에 따른 접촉 저항을 설명하기 위한 도면이다.
이하, Ge, Cu, Te로 구성되는 GCT 기반의 상변화층이 결정질 및 비결정질일 때의 전압 및 전류에 따른 접촉 저항을 도 1 및 2를 참조하여 설명하나, Ge, Sb 및 Te로 구성되는 GST 기반의 상변화층 역시 접촉 저항의 비율만이 상이할 뿐 유사한 결과를 보이므로, 다양한 물질 기반의 상변화층으로 그 결과가 확대 적용될 수 있다. 이에. 후술되는 상변화 메모리 소자의 판독 동작 방법은 상변화층을 구성하는 다양한 물질들에 대해서도 적용될 수 있다.
상변화 메모리 소자는 상변화층이 결정질일 때 및 비결정질일 때 각각에 대해 상변화층의 저항 및 전극과의 접촉 저항을 아래 표 1과 같이 갖게 된다.
상태 전체 저항(Ω·cm) 접촉 저항(Ω·cm2)
결정질 1.0X10-3 1.0X10-3
비결정질 1.0X10-3 1.0X10-3
이처럼 접촉 저항이 상변화 층의 전체 저항을 결정할 만큼 충분히 높으므로, 이하, 일 실시예에 따른 상변화 메모리 소자는 결정질일 때 및 비결정질일 때 각각의 접촉 저항의 값을 고려하여 센싱 마진을 넓히는 방식을 적용할 수 있다.
도 1을 참조하면, 상변화 메모리 소자는 상변화층이 결정질일 때(셋 상태일 때) -0.1V의 전압이 인가되는 경우 8.4X101Ω의 접촉 저항을 갖고 0.1V의 전압이 인가되는 경우 8.3X101Ω의 접촉 저항을 가짐으로써, 오믹 접촉 양상을 보인다.
반면에, 도 2를 참조하면, 상변화 메모리 소자는 상변화층이 비결정질일 때(리셋 상태일 때) -0.1V의 전압이 인가되는 경우 4.3X104Ω의 접촉 저항을 갖고 0.1V의 전압이 인가되는 경우 3.5X105Ω의 접촉 저항을 갖게 되는 쇼트키 접촉 양상을 보인다.
이와 같이 상변화층이 비결정질일 때 쇼트키 접촉 양상을 보이는 것을 이용하여, 일 실시예에 따른 상변화 메모리 소자는 상변화층이 비결정질일 때 더 높은 저항을 갖고 결정질일 때 더 낮은 저항을 갖게 하는 방향으로 판독 전압을 인가할 방향을 결정함으로써, 센싱 마진을 최대화할 수 있다.
즉, 일 실시예에 따른 상변화 메모리 소자는 상변화층이 비결정질 상태에서 오프(Off)되는 바이어스의 방향으로 판독 전압이 인가될 방향을 결정하고, 결정된 방향에 따라 판독 전압을 인가함으로써, 센싱 마진을 최대화할 수 있다.
예를 들어, 음의 방향으로 판독 전압이 인가될 경우(보다 상세하게 -0.1V의 판독 전압이 인가될 경우), 8.4X101Ω의 접촉 저항과 4.3X104Ω의 접촉 저항 사이의 폭에서 판독이 수행되는 반면, 양의 방향으로 판독 전압이 인가될 경우(보다 상세하게 0.1V의 판독 전압이 인가될 경우), 8.3X101Ω의 접촉 저항과 3.5X105Ω의 접촉 저항 사이의 폭에서 판독이 수행될 수 있기 때문에, 센싱 마진이 최대화되어 판독 정확도가 향상될 수 있다.
따라서, 일 실시예에 따른 상변화 메모리 소자는 양의 방향으로 판독 전압을 인가할 방향을 결정하고, 결정된 양의 방향에 따라 판독 전압을 인가할 수 있다.
상술된 원리를 바탕으로 수행되는 일 실시예에 따른 상변화 메모리 소자의 판독 동작 방법에 대한 상세한 설명은 도 4를 참조하여 기재하며, 판독 동작 방법을 수행하는 상변화 메모리 소자에 대한 상세한 설명은 도 3을 참조하여 기재하기로 한다.
도 3은 일 실시예에 따른 상변화 메모리 소자를 나타낸 도면이고, 도 4는 일 실시예에 따른 상변화 메모리 소자의 판독 동작 방법을 나타낸 플로우 차트이다.
도 3 내지 4를 참조하면, 일 실시예에 따른 상변화 메모리 소자(300)는 상부 전극(310), 하부 전극(320), 상변화층(330) 및 제어회로(도면에 미도시)를 포함한다.
상부 전극(310) 및 하부 전극(320) 각각은 프로그래밍 전압 및 판독 전압이 인가될 수 있도록 전도성 물질로 형성될 수 있다.
상변화층(330)은 상부 전극(310)과 하부 전극(320) 사이에 배치되어 상부 전극(310) 및 하부 전극(320) 사이에 인가되는 프로그래밍 전압에 따라 결정 상태가 셋(Set) 상태와 리셋(Reset) 상태 사이에서 변화된다.
제어회로(도면에 미도시)는 상부 전극(310) 및 하부 전극(320) 사이에 프로그래밍 전압을 인가하여 프로그래밍을 수행할 수 있다. 예를 들어, 제어회로가 상부 전극(310) 및 하부 전극(320) 사이에 제1 프로그래밍 전압을 인가함에 응답하여, 상변화층(330)이 결정질의 상태로 변하고 상대적으로 낮은 저항으로 메모리의 데이터 값이 이진값 [0]으로 설정됨으로써, [0]을 기록하는 프로그래밍 동작이 수행될 수 있다. 다른 예를 들면, 제어회로가 상부 전극(310) 및 하부 전극(320) 사이에 제2 프로그래밍 전압을 인가함에 응답하여 상변화층(330)이 비결정질의 상태로 변하고 상대적으로 높은 저항으로 메모리의 데이터 값이 이진값 [1]로 설정됨으로써, [1]을 기록하는 프로그래밍 동작이 수행될 수 있다.
특히, 제어회로는 상부 전극(310) 및 하부 전극(320) 사이에 판독 전압을 인가하여 상변화층(330)의 저항 상태를 판독함으로써, 메모리에 쓰인 데이터를 읽는 판독 동작을 수행할 수 있다. 보다 상세하게, 제어회로는 아래에서 설명되는 단계들(S410 내지 S430)을 통해 판독 동작을 수행할 수 있다.
단계(S410)에서 제어회로는 상부 전극(310) 및 하부 전극(320) 사이에 판독 전압을 인가할 방향을 상변화층(330)의 저항 상태를 판독하는 센싱 마진(Sensing margin)을 최대화하는 방향으로 결정한다. 구체적으로, 제어회로는 판독 전압을 인가할 방향을 상변화층(330)이 비결정질 상태에서 오프(Off)되는 바이어스의 방향으로 결정할 수 있다. 즉, 도 1 내지 2를 참조하여 설명된 원리를 바탕으로, 제어회로는 판독 전압을 인가할 방향을 양의 방향으로 결정할 수 있다.
이어서, 단계(S420)에서 제어회로는 결정된 방향에 따라 상부 전극(310) 및 하부 전극(320) 사이에 판독 전압을 인가한다. 예컨대, 제어회로는 상변화층(330)이 비결정질 상태에서 오프(Off)되는 바이어스의 방향(양의 방향)으로 판독 전압을 인가할 수 있다.
그 후, 단계(S430)에서 제어회로는 인가된 전압에 따른 상변화층(330)의 저항 상태를 판독한다.
이처럼, 상변화층(330)이 비결정질 상태에서 오프(Off)되는 바이어스의 방향(양의 방향)으로 판독 전압이 인가됨으로써, 판독되는 저항 사이의 폭이 넓어져 센싱 마진이 최대화될 수 있다.
이상, 일 실시예에 따른 상변화 메모리 소자(300)의 판독 동작 방법이 단계들(S410 내지 S430)을 통해 수행되는 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 단계들(S410 내지 S430) 중 일부 단계만을 포함하도록 수행될 수도 있다. 일례로, 판독 전압이 결정되는 단계(S410)가 생략된 채, 사전에 결정된 방향(상변화층(330)이 비결정질 상태에서 오프(Off)되는 바이어스의 방향인 양의 방향)으로 판독 전압을 인가하고 판독하는 단계들(S420 내지 S430)만을 포함하도록 판독 동작 방법이 수행될 수 있다.
또한, 이와 같이 판독 동작이 수행되는 일 실시예에 따른 상변화 메모리 소자(300)는 3차원 아키텍처를 갖는 상변화 메모리로 구현될 수도 있다. 이에 대한 상세한 설명은 도 5를 참조하여 기재하기로 한다.
도 5는 일 실시예에 따른 3차원 아키텍처를 갖는 상변화 메모리를 나타낸 도면이다.
도 5를 참조하면, 일 실시예에 따른 3차원 아키텍처를 갖는 상변화 메모리(500)는 도 3을 참조하여 상술된 상변화 메모리 소자(300)가 3차원 아키텍처를 갖도록 구현된 것으로서, 하나의 상부 전극(510), 복수의 상변화층들(520) 및 복수의 상변화층들(520)에 각각 대응하는 복수의 하부 전극들(530)을 포함하는 것을 특징으로 한다.
구체적으로, 일 실시예에 따른 상변화 메모리(500)는 제1 방향으로 연장 형성되는 상부 전극(510), 제1 방향에 대해 직교하는 방향으로 상부 전극(510)과 접촉되어 결정 상태가 셋(Set) 상태와 리셋(Reset) 상태 사이에서 변화되는 복수의 상변화층들(520), 복수의 상변화층들(520)에 각각 접촉되는 복수의 하부 전극들(530) 및 제어회로(도면에 미도시)를 포함한다.
이러한 구조의 상변화 메모리(500)는 도 3을 참조하여 상술된 상변화 메모리 소자(300)의 판독 동작과 동일하게 판독 동작을 수행할 수 있다. 예를 들어, 제어회로는 상부 전극(510) 및 복수의 하부 전극들(530) 사이에 프로그래밍 전압을 인가하여 프로그래밍을 수행할 수 있다. 프로그래밍 동작의 상세한 설명은 도 3을 참조하여 상술되었으므로 생략하기로 한다.
특히, 제어회로는 상부 전극(510) 및 복수의 하부 전극들(530) 사이에 판독 전압을 인가하여 복수의 상변화층들(520) 각각의 저항 상태를 판독함으로써, 메모리에 쓰인 데이터를 읽는 판독 동작을 수행할 수 있다. 보다 상세하게, 제어회로는 상부 전극(510) 및 복수의 하부 전극(530)들 각각 사이에 판독 전압을 인가할 방향을 복수의 상변화층들(520) 각각의 저항 상태를 판독하는 센싱 마진(Sensing margin)을 최대화하는 방향으로 결정할 수 있다. 구체적으로, 제어회로는 판독 전압을 인가할 방향을 복수의 상변화층들(520) 각각이 비결정질 상태에서 오프(Off)되는 바이어스의 방향으로 결정할 수 있다. 즉, 도 1 내지 2를 참조하여 설명된 원리를 바탕으로, 제어회로는 판독 전압을 인가할 방향을 양의 방향으로 결정할 수 있다.
이에, 제어회로는 결정된 방향에 따라 상부 전극(510) 및 복수의 하부 전극들(530) 사이에 판독 전압을 인가하고(예컨대, 제어회로는 복수의 상변화층들(520) 각각이 비결정질 상태에서 오프(Off)되는 바이어스의 방향(양의 방향)으로 판독 전압을 인가하고), 인가된 전압에 따른 복수의 상변화층들(520) 각각의 저항 상태를 판독한다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (10)

  1. 상부 전극, 하부 전극 및 상기 상부 전극과 상기 하부 전극 사이에 배치되어 상기 상부 전극 및 상기 하부 전극 사이에 인가되는 프로그래밍 전압에 따라 결정 상태가 셋(Set) 상태와 리셋(Reset) 상태 사이에서 변화되는 상변화층을 포함하는 상변화 메모리 소자의 판독 동작 방법에 있어서,
    상기 상부 전극 및 상기 하부 전극 사이에 판독 전압을 인가할 방향을 상기 상변화층의 저항 상태를 판독하는 센싱 마진(Sensing margin)을 최대화하는 방향으로 결정하는 단계;
    상기 결정된 방향에 따라 상기 상부 전극 및 상기 하부 전극 사이에 상기 판독 전압을 인가하는 단계; 및
    상기 인가된 전압에 따른 상기 상변화층의 저항 상태를 판독하는 단계
    를 포함하는 상변화 메모리 소자의 판독 동작 방법.
  2. 제1항에 있어서,
    상기 결정하는 단계는.
    상기 판독 전압을 인가할 방향을 상기 상변화층이 비결정질 상태에서 오프(Off)되는 바이어스의 방향으로 결정하는 단계
    를 포함하고,
    상기 인가하는 단계는,
    상기 상변화층이 비결정질 상태에서 오프(Off)되는 바이어스의 방향으로 상기 판독 전압을 인가하는 단계
    를 포함하는 상변화 메모리 소자의 판독 동작 방법.
  3. 제2항에 있어서,
    상기 결정하는 단계는,
    상기 판독 전압을 인가할 방향을 양의 방향으로 결정하는 단계
    를 포함하고,
    상기 인가하는 단계는,
    상기 양의 방향으로 상기 판독 전압을 인가하는 단계
    를 포함하는 상변화 메모리 소자의 판독 동작 방법.
  4. 상변화 메모리 소자에 있어서,
    상부 전극;
    하부 전극;
    상기 상부 전극과 상기 하부 전극 사이에 배치되어 상기 상부 전극 및 상기 하부 전극 사이에 인가되는 프로그래밍 전압에 따라 결정 상태가 셋(Set) 상태와 리셋(Reset) 상태 사이에서 변화되는 상변화층; 및
    상기 상부 전극 및 상기 하부 전극 사이에 판독 전압을 인가할 방향을 상기 상변화층의 저항 상태를 판독하는 센싱 마진(Sensing margin)을 최대화하는 방향으로 결정하고, 상기 결정된 방향에 따라 상기 상부 전극 및 상기 하부 전극 사이에 상기 판독 전압을 인가하여, 상기 인가된 전압에 따른 상기 상변화층의 저항 상태를 판독하는 제어회로
    를 포함하는 상변화 메모리 소자.
  5. 제4항에 있어서,
    상기 제어회로는,
    상기 판독 전압을 인가할 방향을 상기 상변화층이 비결정질 상태에서 오프(Off)되는 바이어스의 방향으로 결정하고, 상기 상변화층이 비결정질 상태에서 오프(Off)되는 바이어스의 방향으로 상기 판독 전압을 인가하는, 상변화 메모리 소자.
  6. 제5항에 있어서,
    상기 제어회로는,
    상기 판독 전압을 인가할 방향을 양의 방향으로 결정하고, 상기 양의 방향으로 상기 판독 전압을 인가하는, 상변화 메모리 소자.
  7. 3차원 아키텍처를 갖는 상변화 메모리에 있어서,
    제1 방향으로 연장 형성되는 상부 전극;
    상기 제1 방향에 대해 직교하는 방향으로 상기 상부 전극과 접촉되어 결정 상태가 셋(Set) 상태와 리셋(Reset) 상태 사이에서 변화되는 복수의 상변화층들;
    상기 복수의 상변화층들에 각각 접촉되는 복수의 하부 전극들; 및
    상기 상부 전극 및 상기 복수의 하부 전극들 사이에 판독 전압을 인가할 방향을 상기 복수의 상변화층들 각각의 저항 상태를 판독하는 센싱 마진(Sensing margin)을 최대화하는 방향으로 결정하고, 상기 결정된 방향에 따라 상기 상부 전극 및 상기 복수의 하부 전극들 사이에 상기 판독 전압을 인가하여, 상기 인가된 전압에 따른 상기 복수의 상변화층들 각각의 저항 상태를 판독하는 제어회로
    를 포함하는 상변화 메모리.
  8. 제7항에 있어서,
    상기 제어회로는,
    상기 판독 전압을 인가할 방향을 상기 복수의 상변화층들 각각이 비결정질 상태에서 오프(Off)되는 바이어스의 방향으로 결정하고, 상기 복수의 상변화층들 각각이 비결정질 상태에서 오프(Off)되는 바이어스의 방향으로 상기 판독 전압을 인가하는, 상변화 메모리.
  9. 제7항에 있어서,
    상기 제어회로는,
    상기 판독 전압을 인가할 방향을 양의 방향으로 결정하고, 상기 양의 방향으로 상기 판독 전압을 인가하는, 상변화 메모리.
  10. 상부 전극, 하부 전극 및 상기 상부 전극과 상기 하부 전극 사이에 배치되어 상기 상부 전극 및 상기 하부 전극 사이에 인가되는 프로그래밍 전압에 따라 결정 상태가 셋(Set) 상태와 리셋(Reset) 상태 사이에서 변화되는 상변화층을 포함하는 상변화 메모리 소자의 판독 동작 방법에 있어서,
    상기 상변화층의 저항 상태를 판독하는 센싱 마진(Sensing margin)이 최대화되도록 상기 상변화층이 비결정질 상태에서 오프(Off)되는 바이어스의 방향으로 상기 상부 전극 및 상기 하부 전극 사이에 상기 판독 전압을 인가하는 단계; 및
    상기 인가된 전압에 따른 상기 상변화층의 저항 상태를 판독하는 단계
    를 포함하는 상변화 메모리 소자의 판독 동작 방법.
KR1020180079445A 2018-07-09 2018-07-09 센싱 마진을 개선한 상변화 메모리 소자 및 그 판독 동작 방법 KR102175438B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180079445A KR102175438B1 (ko) 2018-07-09 2018-07-09 센싱 마진을 개선한 상변화 메모리 소자 및 그 판독 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180079445A KR102175438B1 (ko) 2018-07-09 2018-07-09 센싱 마진을 개선한 상변화 메모리 소자 및 그 판독 동작 방법

Publications (2)

Publication Number Publication Date
KR20200005887A true KR20200005887A (ko) 2020-01-17
KR102175438B1 KR102175438B1 (ko) 2020-11-06

Family

ID=69370061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180079445A KR102175438B1 (ko) 2018-07-09 2018-07-09 센싱 마진을 개선한 상변화 메모리 소자 및 그 판독 동작 방법

Country Status (1)

Country Link
KR (1) KR102175438B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102239740B1 (ko) * 2020-02-10 2021-04-12 인천대학교 산학협력단 상변화 메모리 장치에서의 데이터 리드 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140083475A (ko) * 2012-12-26 2014-07-04 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140083475A (ko) * 2012-12-26 2014-07-04 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102239740B1 (ko) * 2020-02-10 2021-04-12 인천대학교 산학협력단 상변화 메모리 장치에서의 데이터 리드 동작 방법
WO2021162172A1 (ko) * 2020-02-10 2021-08-19 인천대학교 산학협력단 상변화 메모리 장치에서의 데이터 리드 동작 방법

Also Published As

Publication number Publication date
KR102175438B1 (ko) 2020-11-06

Similar Documents

Publication Publication Date Title
CN110574114B (zh) 自我选择存储器中的编程加强
CN112219240B (zh) 用于对多电平自选择存储器单元进行编程的技术
US7239542B2 (en) Storage apparatus
US9627443B2 (en) Three-dimensional oblique two-terminal memory with enhanced electric field
JP5028011B2 (ja) 二種の抵抗体を含む不揮発性メモリ素子
JP7271075B2 (ja) メモリセルをプログラムするための技術
CN115458009B (zh) 锥形存储器单元轮廓
TWI781792B (zh) 用於記憶體裝置之摻雜劑調變蝕刻
CN111684595B (zh) 具有不对称电极界面的存储器单元
JP7164723B2 (ja) 複数のメモリセルに同時にアクセスするためのシステムおよび技法
US20110149635A1 (en) Storage device and information rerecording method
KR102175438B1 (ko) 센싱 마진을 개선한 상변화 메모리 소자 및 그 판독 동작 방법
US10985212B2 (en) Multi-component cell architectures for a memory device
KR20210086715A (ko) 수직 디코더
US20220013170A1 (en) Two memory cells sensed to determine one data value
KR100422945B1 (ko) 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억방법
CN112397117B (zh) 断电时的脏写入
US11545219B2 (en) Memory device with single transistor drivers and methods to operate the memory device
KR102143998B1 (ko) 정상 상태시 오프 상태를 갖는 상변화 메모리 소자 및 이를 기반으로 하는 3차원 아키텍처의 상변화 메모리
KR20170078222A (ko) 접촉저항을 개선시킨 상변화 메모리 소자 및 3차원 상변화 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant