KR102143998B1 - 정상 상태시 오프 상태를 갖는 상변화 메모리 소자 및 이를 기반으로 하는 3차원 아키텍처의 상변화 메모리 - Google Patents

정상 상태시 오프 상태를 갖는 상변화 메모리 소자 및 이를 기반으로 하는 3차원 아키텍처의 상변화 메모리 Download PDF

Info

Publication number
KR102143998B1
KR102143998B1 KR1020180105692A KR20180105692A KR102143998B1 KR 102143998 B1 KR102143998 B1 KR 102143998B1 KR 1020180105692 A KR1020180105692 A KR 1020180105692A KR 20180105692 A KR20180105692 A KR 20180105692A KR 102143998 B1 KR102143998 B1 KR 102143998B1
Authority
KR
South Korea
Prior art keywords
phase change
resistance value
contact resistance
amorphous
memory device
Prior art date
Application number
KR1020180105692A
Other languages
English (en)
Other versions
KR20200027642A (ko
Inventor
송윤흡
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020180105692A priority Critical patent/KR102143998B1/ko
Publication of KR20200027642A publication Critical patent/KR20200027642A/ko
Application granted granted Critical
Publication of KR102143998B1 publication Critical patent/KR102143998B1/ko

Links

Images

Classifications

    • H01L45/06—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H01L45/1253—
    • H01L45/141—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Landscapes

  • Semiconductor Memories (AREA)

Abstract

OTS가 제거되어 집적화 및 소형화를 도모하며, 간단한 구조로 구현되어 제조 공정을 단순화할 수 있는 상변화 메모리 소자 및 이를 기반으로 하는 3차원 아키텍처의 상변화 메모리가 개시된다. 일 실시예에 따르면, 상변화 메모리 소자는 상부 전극; 하부 전극; 및 상기 상부 전극과 상기 하부 전극 사이에 질소가 도핑된 상변화 물질로 형성된 채, 상기 상부 전극 및 상기 하부 전극 사이에 인가되는 전압에 의해 결정 상태가 변화됨에 따라 두 개의 접촉 저항 값들을 갖고, 상기 두 개의 접촉 저항 값들 각각으로 이진 데이터를 나타내는 상변화층을 포함한다.

Description

정상 상태시 오프 상태를 갖는 상변화 메모리 소자 및 이를 기반으로 하는 3차원 아키텍처의 상변화 메모리{PHASE CHANGE RANDOM ACCESS MEMORY ELEMENT WITH NORMALLY OFF STATE AND PHASE CHANGE RANDOM ACCESS MEMORY WITH THREE DIMENSION ARCHITECTURE BASED ON THE SAME}
아래의 실시예들은 인가되는 전압에 따라 결정 상태가 변화되는 상변화층(Phase Change Material; PCM)을 포함하는 상변화 메모리 소자(Phase change memory element) 및 이를 기반으로 하는 3차원 아키텍처의 상변화 메모리에 관한 것으로, 보다 구체적으로 OTS(Ovonic threshold switching)를 제거한 상변화 메모리 소자 및 이를 기반으로 하는 3차원 아키텍처의 상변화 메모리에 대한 기술이다.
IT 기술의 급격한 발전에 따라 대용량의 정보를 무선으로 처리하는 휴대 정보 통신 시스템 및 기기의 개발에 적합한 초고속 및 대용량 등의 특성을 갖는 차세대 메모리 장치가 요구되고 있다. 차세대 반도체 메모리 장치에서는 일반적인 플래쉬 메모리 장치의 비휘발성, SRAM(Static Random Access Memory)의 고속 동작, 및 DRAM(Dynamic RAM)의 고집적성 등을 포함하면서, 더 낮은 소비 전력이 요구된다.
이에, 차세대 반도체 메모리 장치로는 일반적인 메모리 장치에 비해 전력, 데이터의 유지 및 기입/독취 특성이 우수한 FRAM(Ferroelectric RAM), MRAM(Magnetic RAM), PRAM(Phase-change RAM) 또는 NFGM(Nano Floating Gate Memory) 등의 소자가 연구되고 있다.
그 중, PRAM(상변화 메모리)은 단순한 구조를 가지면서 저렴한 비용으로 제조될 수 있으며, 고속 동작이 가능하므로 차세대 반도체 메모리 장치로 활발히 연구되고 있다. 상변화 메모리 소자는 상변화층의 결정 상태를 인가되는 전압에 따라 결정질(셋) 및 비결정질(리셋) 사이에서 변화시킴으로써, 결정질일 때의 낮은 저항 값으로 이진값 [0]을 나타내고 비결정질일 때의 높은 저항 값으로 이진 데이터 [1]을 나타내어 메모리 기능을 구현할 수 있다.
그러나 기존의 상변화 메모리 소자는, 결정질일 때의 낮은 저항 값이 수 K-ohm 수준이기 때문에, 판독 동작 시 발생되는 누설 전류를 억제하기 위한 OTS를 필수적으로 포함해야 하는 한계를 갖는다.
이에, OTS가 제거되어 집적화 및 소형화를 도모하며, 간단한 구조로 구현되어 제조 공정을 단순화할 수 있는 상변화 메모리 소자가 제안될 필요가 있다.
일 실시예들은 OTS가 제거되어 집적화 및 소형화를 도모하며, 간단한 구조로 구현되어 제조 공정을 단순화할 수 있는 상변화 메모리 소자 및 이를 기반으로 하는 3차원 아키텍처의 상변화 메모리를 제안한다.
일 실시예에 따르면, 상변화 메모리 소자는, 상부 전극; 하부 전극; 및 상기 상부 전극과 상기 하부 전극 사이에 질소가 도핑된 상변화 물질로 형성된 채, 상기 상부 전극 및 상기 하부 전극 사이에 인가되는 전압에 의해 결정 상태가 변화됨에 따라 두 개의 접촉 저항 값들을 갖고, 상기 두 개의 접촉 저항 값들 각각으로 이진 데이터를 나타내는 상변화층을 포함한다.
일측에 따르면, 상기 상변화 물질에 질소가 도핑되는 농도는, 상기 상변화층의 결정 상태의 변화에 따른 두 개의 벌크 저항 값들이 동일하게 되어 상기 상변화층의 결정 상태의 변화에 따른 상기 두 개의 접촉 저항 값들로 상기 상변화층의 전체 저항 값이 결정되도록 조절될 수 있다.
다른 일측에 따르면, 상기 상변화층은, 유사 비결정질 및 비결정질 사이에서 결정 상태가 변화되고, 상기 상변화층의 결정 상태가 상기 유사 비결정질일 때의 낮은 접촉 저항 값 및 상기 비결정질일 때의 높은 접촉 저항 값 각각으로 이진 데이터를 나타낼 수 있다.
또 다른 일측에 따르면, 상기 상변화층의 결정 상태가 상기 유사 비결정질일 때의 낮은 접촉 저항 값은, 상기 상변화 메모리 소자의 판독 동작 시 발생되는 누설 전류를 억제하는 저항 값 이상인 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 상변화층의 결정 상태가 상기 유사 비결정질일 때의 낮은 접촉 저항 값은, 상기 상변화층의 결정 상태가 결정질일 때의 접촉 저항 값보다 높은 것을 특징으로 하는 오프 상태를 유지하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 상변화 물질에 질소가 도핑되는 농도는, 상기 상변화층의 결정 상태가 상기 유사 비결정질일 때의 낮은 접촉 저항 값이 상기 상변화 메모리 소자의 판독 동작 시 발생되는 누설 전류를 억제하는 저항 값 이상이 되도록 조절될 수 있다.
또 다른 일측에 따르면, 상기 상변화 물질에 질소가 도핑되는 농도는, 상기 상변화층의 결정 상태가 상기 유사 비결정질일 때의 낮은 접촉 저항 값 및 상기 비결정질일 때의 높은 접촉 저항 값 사이의 차이를 최대화하도록 조절될 수 있다.
또 다른 일측에 따르면, 상기 상변화 물질은, Ge 및/또는 Te에 트랜지션 메탈이 함유된 상변화 화합물로 구성되는, 상변화 메모리 소자.
일 실시예에 따르면, 3차원 아키텍처를 갖는 상변화 메모리는, 제1 방향으로 연장 형성되는 상부 전극; 질소가 도핑된 상변화 물질로 형성된 채 상기 제1 방향에 대해 직교하는 방향으로 상기 상부 전극과 접촉되어, 결정 상태가 변화됨에 따라 두 개의 접촉 저항 값들을 갖고, 상기 두 개의 접촉 저항 값들 각각으로 이진 데이터를 나타내는 복수의 상변화층들; 및 상기 복수의 상변화층들에 각각 접촉되는 복수의 하부 전극들을 포함한다.
일측에 따르면, 상기 상변화 물질에 질소가 도핑된 농도는, 상기 복수의 상변화층들 각각의 결정 상태의 변화에 따른 두 개의 벌크 저항 값들이 동일하게 되어 상기 복수의 상변화층들 각각의 결정 상태의 변화에 따른 상기 두 개의 접촉 저항 값들로 상기 복수의 상변화층들 각각의 전체 저항 값이 결정되도록 조절될 수 있다.
다른 일측에 따르면, 상기 복수의 상변화층들 각각은, 유사 비결정질 및 비결정질 사이에서 결정 상태가 변화되고, 상기 복수의 상변화층들 각각의 결정 상태가 상기 유사 비결정질일 때의 낮은 접촉 저항 값 및 상기 비결정질일 때의 높은 접촉 저항 값 각각으로 이진 데이터를 나타낼 수 있다.
또 다른 일측에 따르면, 상기 복수의 상변화층들 각각의 결정 상태가 상기 유사 비결정질일 때의 낮은 접촉 저항 값은, 상기 상변화 메모리의 판독 동작 시 발생되는 누설 전류를 억제하는 저항 값 이상인 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 상변화 물질에 질소가 도핑되는 농도는, 상기 복수의 상변화층들 각각의 결정 상태가 상기 유사 비결정질일 때의 낮은 접촉 저항 값이 상기 상변화 메모리의 판독 동작 시 발생되는 누설 전류를 억제하는 저항 값 이상이 되도록 조절될 수 있다.
또 다른 일측에 따르면, 상기 상변화 물질은, Ge 및/또는 Te에 트랜지션 메탈이 함유된 상변화 화합물로 구성될 수 있다.
일 실시예들은 OTS가 제거되어 집적화 및 소형화를 도모하며, 간단한 구조로 구현되어 제조 공정을 단순화할 수 있는 상변화 메모리 소자 및 이를 기반으로 하는 3차원 아키텍처의 상변화 메모리를 제안할 수 있다.
도 1은 일 실시예에 따른 상변화 메모리 소자에 포함되는 상변화층의 벌크 저항 특성을 설명하기 위한 도면이다.
도 2는 일 실시예에 따른 상변화 메모리 소자를 나타낸 도면이다.
도 3은 일 실시예에 따른 상변화 메모리 소자의 원리를 설명하기 위한 도면이다.
도 4는 일 실시예에 따른 상변화 메모리 소자가 유지하는 오프 상태를 설명하기 위한 도면이다.
도 5는 일 실시예에 따른 3차원 아키텍처를 갖는 상변화 메모리를 나타낸 도면이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 일 실시예에 따른 상변화 메모리 소자에 포함되는 상변화층의 벌크 저항 특성을 설명하기 위한 도면이다.
도 1을 참조하면, Ge 및/또는 Te에 트랜지션 메탈(예컨대, Cr, Ti, Ni, Zn, Cu 또는 Mo)이 함유된 상변화 화합물로 구성되는 상변화 물질은 (a)와 같이 결정질의 벌크 저항 값이 비결정질의 벌크 저항 값보다 높은 특성을 보인다.
그러나 Ge 및/또는 Te에 트랜지션 메탈이 함유된 상변화 화합물로 구성되는 상변화 물질에 질소가 도핑되는 경우, 상변화 물질에 질소가 도핑되어 형성된 상변화층은 도핑되는 질소의 농도에 따라 (b)와 같이 결정질의 벌크 저항 값이 비결정질의 벌크 저항 값과 동일하게 되는 특성을 보이게 되며, 농도가 높아짐에 따라 (c)와 같이 결정질의 벌크 저항 값이 비결정질의 벌크 저항 값보다 낮은 특성을 보이게 된다.
이에, (b)와 같이 결정질의 벌크 저항 값이 비결정질의 벌크 저항 값과 동일하게 되도록, 질소가 상변화 물질에 도핑되는 농도가 조절된다면, 상변화층의 전체 저항 값은 벌크 저항 값을 제외한 접촉 저항 값에 의해서만 결정되게 된다.
일 실시예에 따른 상변화 메모리 소자는, 상술된 바와 같이 질소가 상변화 물질에 도핑되는 농도를 조절하며 형성된 상변화층을 포함함으로써, 상변화층의 접촉 저항 값의 변화로 이진 데이터를 나타낼 수 있다. 이에 대한 상세한 설명은 도 2 내지 3을 참조하여 기재하기로 한다.
도 2는 일 실시예에 따른 상변화 메모리 소자를 나타낸 도면이고, 도 3은 일 실시예에 따른 상변화 메모리 소자의 원리를 설명하기 위한 도면이며, 도 4는 일 실시예에 따른 상변화 메모리 소자가 유지하는 오프 상태를 설명하기 위한 도면이
도 2 내지 4를 참조하면, 일 실시예에 따른 상변화 메모리 소자(200)는 상부 전극(210), 하부 전극(220) 및 상변화층(230)을 포함한다.
상부 전극(210) 및 하부 전극(220) 각각은 전압이 인가될 수 있도록 전도성 물질로 형성될 수 있다.
상변화층(230)은 상부 전극(210)과 하부 전극(220) 사이에 질소가 도핑된 상변화 물질로 형성된 채, 상부 전극(210) 및 하부 전극(220) 사이에 인가되는 전압에 의해 결정 상태가 변화됨에 따라 두 개의 접촉 저항 값들을 갖고, 두 개의 접촉 저항 값들 각각으로 이진 데이터를 나타낸다.
예를 들어, 상변화층(230)은 유사 비결정질 및 비결정질 사이에서 결정 상태가 변화되고 결정 상태가 유사 비결정질일 때의 낮은 접촉 저항 값 및 결정 상태가 비결정질일 때의 높은 접촉 저항 값 각각으로 이진 데이터를 나타낼 수 있다.
보다 구체적인 예를 들면, 상변화층(230)은 결정 상태가 유사 비결정질일 때의 낮은 접촉 저항 값으로 이진 데이터 [0]을 나타내고, 비결정질일 때의 높은 접촉 저항 값으로 이진 데이터 [1]을 나타낼 수 있다. 여기서, 유사 비결정질일 때의 낮은 접촉 저항 값은 비결정질일 때의 높은 접촉 저항 값을 기준으로 상대적으로 낮은 값인 것을 의미할 뿐, 기존의 상변화 메모리 소자에서 상변화층이 결정질일 때의 낮은 저항 값인 수 K-ohm 수준보다 월등히 높은 수 M-ohm 수준일 수 있다. 특히, 상변화층(230)의 결정 상태가 유사 비결정질일 때의 낮은 접촉 저항 값은, 상변화 메모리 소자(200)의 판독 동작 시 발생되는 누설 전류를 억제하는 저항 값 이상으로 결정될 수 있다.
즉, 일 실시예에 따른 상변화 메모리 소자(200)는 도 3에서 나타나듯이 상변화층(230)의 결정 상태가 결정질일 때의 접촉 저항 값(310)보다 월등히 높은 상변화층(230)의 결정 상태가 유사 비결정질일 때의 접촉 저항 값(320)으로 이진 데이터 [0]을 나타내고 상변화층(230)의 결정 상태가 비결정질일 때의 접촉 저항 값(330)으로 이진 데이터 [1]을 나타냄으로써, 상변화 메모리 소자(200)의 판독 동작 시 발생되는 누설 전류를 억제하며 오프(Off) 상태를 유지할 수 있다.
이 때, 상변화층(230)에서 상변화 물질에 질소가 도핑되는 농도는, 도 1을 참조하여 상술된 바와 같이 결정 상태의 변화에 따른 두 개의 벌크 저항 값들이 동일하게 되어 결정 상태의 변화에 따른 개의 접촉 저항 값들(결정 상태가 유사 비결정질일 때의 낮은 접촉 저항 값(320) 및 비결정질일 때의 높은 접촉 저항 값(330))로 상변화층(230)의 전체 저항 값이 결정되도록 조절될 수 있다.
또한, 상변화층(230)에서 상변화 물질에 질소가 도핑되는 농도는, 결정 상태가 유사 비결정질일 때의 낮은 접촉 저항 값(320)이 상변화 메모리 소자(200)의 판독 동작 시 발생되는 누설 전류를 억제하는 저항 값 이상이 되도록 조절될 수 있다.
또한, 상변화층(230)에서 상변화 물질에 질소가 도핑되는 농도가, 상변화층(230)의 결정 상태가 유사 비결정질일 때의 낮은 접촉 저항 값(320) 및 비결정질일 때의 높은 접촉 저항 값(330) 사이의 차이를 최대화하도록 조절됨으로써, 낮은 접촉 저항 값(320)과 높은 접촉 저항 값(330) 사이의 폭에서 판독이 수행됨에 따라 센싱 마진이 최대화되어 판독 정확도가 향상될 수 있다.
이처럼 일 실시예에 따른 상변화 메모리 소자(200)는, 판독 동작 시 발생되는 누설 전류를 억제하며 도 4와 같이 오프 상태로 유지되는 동시에, 상변화층(230)의 전체 영역 중 상부 전극(210) 또는 하부 전극(220)과 접촉되는 일부 접촉 영역에서만 결정화되어 온 상태로 전환될 수 있기 때문에, OTS가 제거된 구조로 구현되어 집적화 및 소형화를 도모할 수 있다. 또한, 일 실시예에 따른 상변화 메모리 소자(200)는, 전술된 바와 같이 간단한 구조로 구현되어 제조 공정을 단순화할 수 있는 효과를 가질 수 있다.
도 5는 일 실시예에 따른 3차원 아키텍처를 갖는 상변화 메모리를 나타낸 도면이다.
도 5를 참조하면, 일 실시예에 따른 3차원 아키텍처를 갖는 상변화 메모리(500)는 도 2 내지 4를 참조하여 상술된 상변화 메모리 소자(200)가 3차원 아키텍처를 갖도록 구현된 것으로서, 하나의 상부 전극(510), 복수의 상변화층들(520) 및 복수의 상변화층들(520)에 각각 대응하는 복수의 하부 전극들(530)을 포함하는 것을 특징으로 한다.
구체적으로, 일 실시예에 따른 상변화 메모리(500)는 제1 방향으로 연장 형성되는 상부 전극(510), 제1 방향에 대해 직교하는 방향으로 상부 전극(510)과 접촉되어 결정 상태가 변화됨에 따라 두 개의 접촉 저항 값들을 갖고, 두 개의 접촉 저항 값들 각각으로 이진 데이터를 나타내는 복수의 상변화층들(520) 및 복수의 상변화층들(520)에 각각 접촉되는 복수의 하부 전극들(530)을 포함한다.
이러한 구조의 상변화 메모리(500)에서, 복수의 상변화층들(520) 각각은 도 2 내지 4를 참조하여 상술된 상변화 메모리 소자(200)에 포함되는 상변화층(230)과 동일하게 구성됨으로써(예컨대, 복수의 상변화층들(520) 각각은 상변화 물질에 질소가 도핑되어 형성되며, 그 도핑 농도는 결정 상태의 변화에 따른 두 개의 벌크 저항 값들이 동일하게 되어 결정 상태의 변화에 따른 개의 접촉 저항 값들로 전체 저항 값이 결정되도록 조절되거나, 결정 상태가 유사 비결정질일 때의 낮은 접촉 저항 값이 판독 동작 시 발생되는 누설 전류를 억제하는 저항 값 이상이 되도록 조절되거나, 결정 상태가 유사 비결정질일 때의 낮은 접촉 저항 값 및 비결정질일 때의 높은 접촉 저항 값 사이의 차이를 최대화하도록 조절됨), 도 4와 같이 오프 상태로 유지되는 동시에, OTS가 제거된 구조로 구현되어 집적화 및 소형화를 도모할 수 있다. 또한, 일 실시예에 따른 상변화 메모리(500)는 전술된 바와 같이 간단한 구조로 구현되어 제조 공정을 단순화할 수 있는 효과를 가질 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (14)

  1. 상부 전극;
    하부 전극; 및
    상기 상부 전극과 상기 하부 전극 사이에 질소가 도핑된 상변화 물질로 형성된 채, 상기 상부 전극 및 상기 하부 전극 사이에 인가되는 전압에 의해 결정 상태가 변화됨에 따라 두 개의 접촉 저항 값들을 갖고, 상기 두 개의 접촉 저항 값들 각각으로 이진 데이터를 나타내는 상변화층
    을 포함하고,
    상기 상변화 물질에 질소가 도핑되는 농도는,
    상기 상변화층의 결정 상태의 변화에 따른 두 개의 벌크 저항 값들이 동일하게 되어 상기 상변화층의 결정 상태의 변화에 따른 상기 두 개의 접촉 저항 값들로 상기 상변화층의 전체 저항 값이 결정되도록 조절되는 것을 특징으로 하며,
    상기 상변화층은,
    유사 비결정질 및 비결정질 사이에서 결정 상태가 변화되고, 상기 상변화층의 결정 상태가 상기 유사 비결정질일 때의 낮은 접촉 저항 값 및 상기 비결정질일 때의 높은 접촉 저항 값 각각으로 이진 데이터를 나타내는 것을 특징으로 하는 상변화 메모리 소자.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 상변화층의 결정 상태가 상기 유사 비결정질일 때의 낮은 접촉 저항 값은,
    상기 상변화 메모리 소자의 판독 동작 시 발생되는 누설 전류를 억제하는 저항 값 이상인 것을 특징으로 하는, 상변화 메모리 소자.
  5. 제4항에 있어서,
    상기 상변화 메모리 소자는,
    상기 상변화층의 결정 상태가 상기 유사 비결정질일 때의 낮은 접촉 저항 값이 상기 상변화층의 결정 상태가 결정질일 때의 접촉 저항 값보다 높아 오프 상태를 유지하는 것을 특징으로 하는, 상변화 메모리 소자.
  6. 제4항에 있어서,
    상기 상변화 물질에 질소가 도핑되는 농도는,
    상기 상변화층의 결정 상태가 상기 유사 비결정질일 때의 낮은 접촉 저항 값이 상기 상변화 메모리 소자의 판독 동작 시 발생되는 누설 전류를 억제하는 저항 값 이상이 되도록 조절되는, 상변화 메모리 소자.
  7. 제6항에 있어서,
    상기 상변화 물질에 질소가 도핑되는 농도는,
    상기 상변화층의 결정 상태가 상기 유사 비결정질일 때의 낮은 접촉 저항 값 및 상기 비결정질일 때의 높은 접촉 저항 값 사이의 차이를 최대화하도록 조절되는, 상변화 메모리 소자.
  8. 제1항에 있어서,
    상기 상변화 물질은,
    Ge 및/또는 Te에 트랜지션 메탈이 함유된 상변화 화합물로 구성되는, 상변화 메모리 소자.
  9. 3차원 아키텍처를 갖는 상변화 메모리에 있어서,
    제1 방향으로 연장 형성되는 상부 전극;
    질소가 도핑된 상변화 물질로 형성된 채 상기 제1 방향에 대해 직교하는 방향으로 상기 상부 전극과 접촉되어, 결정 상태가 변화됨에 따라 두 개의 접촉 저항 값들을 갖고, 상기 두 개의 접촉 저항 값들 각각으로 이진 데이터를 나타내는 복수의 상변화층들; 및
    상기 복수의 상변화층들에 각각 접촉되는 복수의 하부 전극들
    을 포함하고,
    상기 상변화 물질에 질소가 도핑된 농도는,
    상기 복수의 상변화층들 각각의 결정 상태의 변화에 따른 두 개의 벌크 저항 값들이 동일하게 되어 상기 복수의 상변화층들 각각의 결정 상태의 변화에 따른 상기 두 개의 접촉 저항 값들로 상기 복수의 상변화층들 각각의 전체 저항 값이 결정되도록 조절되는 것을 특징으로 하며,
    상기 복수의 상변화층들 각각은,
    유사 비결정질 및 비결정질 사이에서 결정 상태가 변화되고, 상기 복수의 상변화층들 각각의 결정 상태가 상기 유사 비결정질일 때의 낮은 접촉 저항 값 및 상기 비결정질일 때의 높은 접촉 저항 값 각각으로 이진 데이터를 나타내는 것을 특징으로 하는 상변화 메모리.
  10. 삭제
  11. 삭제
  12. 제9항에 있어서,
    상기 복수의 상변화층들 각각의 결정 상태가 상기 유사 비결정질일 때의 낮은 접촉 저항 값은,
    상기 상변화 메모리의 판독 동작 시 발생되는 누설 전류를 억제하는 저항 값 이상인 것을 특징으로 하는, 상변화 메모리.
  13. 제12항에 있어서,
    상기 상변화 물질에 질소가 도핑되는 농도는,
    상기 복수의 상변화층들 각각의 결정 상태가 상기 유사 비결정질일 때의 낮은 접촉 저항 값이 상기 상변화 메모리의 판독 동작 시 발생되는 누설 전류를 억제하는 저항 값 이상이 되도록 조절되는, 상변화 메모리.
  14. 제9항에 있어서,
    상기 상변화 물질은,
    Ge 및/또는 Te에 트랜지션 메탈이 함유된 상변화 화합물로 구성되는, 상변화 메모리.
KR1020180105692A 2018-09-05 2018-09-05 정상 상태시 오프 상태를 갖는 상변화 메모리 소자 및 이를 기반으로 하는 3차원 아키텍처의 상변화 메모리 KR102143998B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180105692A KR102143998B1 (ko) 2018-09-05 2018-09-05 정상 상태시 오프 상태를 갖는 상변화 메모리 소자 및 이를 기반으로 하는 3차원 아키텍처의 상변화 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180105692A KR102143998B1 (ko) 2018-09-05 2018-09-05 정상 상태시 오프 상태를 갖는 상변화 메모리 소자 및 이를 기반으로 하는 3차원 아키텍처의 상변화 메모리

Publications (2)

Publication Number Publication Date
KR20200027642A KR20200027642A (ko) 2020-03-13
KR102143998B1 true KR102143998B1 (ko) 2020-08-12

Family

ID=69938548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180105692A KR102143998B1 (ko) 2018-09-05 2018-09-05 정상 상태시 오프 상태를 갖는 상변화 메모리 소자 및 이를 기반으로 하는 3차원 아키텍처의 상변화 메모리

Country Status (1)

Country Link
KR (1) KR102143998B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101844126B1 (ko) 2016-01-12 2018-03-30 한양대학교 산학협력단 선택 소자 및 이를 포함하는 상변화 메모리 소자

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115927B2 (en) * 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
DE102006045852B3 (de) * 2006-09-18 2008-04-10 Schott Ag Speichermedium zur permanenten Datenspeicherung und Verwendung eines solchen Speichermediums
KR101860946B1 (ko) * 2011-02-25 2018-05-25 한양대학교 산학협력단 3차원 입체 구조를 가지는 비휘발성 메모리

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101844126B1 (ko) 2016-01-12 2018-03-30 한양대학교 산학협력단 선택 소자 및 이를 포함하는 상변화 메모리 소자

Also Published As

Publication number Publication date
KR20200027642A (ko) 2020-03-13

Similar Documents

Publication Publication Date Title
EP3616202B1 (en) Programming enhancement in self-selecting memory
US11817148B2 (en) Techniques for programming a memory cell
JP4626253B2 (ja) 記憶装置
KR100855855B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
TWI655539B (zh) 用於具有多個分割之記憶體裝置之記憶體存取技術
KR102447260B1 (ko) 메모리 디바이스 도펀트-조절 에칭
CN108806746A (zh) 混合式交叉点存储器装置及其操作方法
US9437289B2 (en) Electronic device
KR100764343B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
CN112219240A (zh) 用于对多电平自选择存储器单元进行编程的技术
KR101805032B1 (ko) 양이온 기반 도전성 산화물 요소를 갖는 저전압 내장 메모리
CN111684595B (zh) 具有不对称电极界面的存储器单元
JP2004363604A (ja) 一つのスイッチング素子と一つの抵抗体とを含む不揮発性メモリ装置およびその製造方法
JP7164723B2 (ja) 複数のメモリセルに同時にアクセスするためのシステムおよび技法
CN110844891A (zh) 硫族化物材料以及包括其的电子设备
KR102143998B1 (ko) 정상 상태시 오프 상태를 갖는 상변화 메모리 소자 및 이를 기반으로 하는 3차원 아키텍처의 상변화 메모리
CN110844892B (zh) 硫族化物材料以及包括其的电子设备
KR102175438B1 (ko) 센싱 마진을 개선한 상변화 메모리 소자 및 그 판독 동작 방법
CN113678201A (zh) 用于存储器装置的多组件单元架构
KR20090009457A (ko) 반도체 메모리 소자
KR20170078222A (ko) 접촉저항을 개선시킨 상변화 메모리 소자 및 3차원 상변화 메모리
KR20200053130A (ko) Ots의 스냅 백 현상을 개선하는 회로 소자 및 이를 포함하는 상변화 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant