KR20190130947A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20190130947A
KR20190130947A KR1020180079579A KR20180079579A KR20190130947A KR 20190130947 A KR20190130947 A KR 20190130947A KR 1020180079579 A KR1020180079579 A KR 1020180079579A KR 20180079579 A KR20180079579 A KR 20180079579A KR 20190130947 A KR20190130947 A KR 20190130947A
Authority
KR
South Korea
Prior art keywords
metal frame
semiconductor chip
semiconductor package
semiconductor
encapsulant
Prior art date
Application number
KR1020180079579A
Other languages
English (en)
Other versions
KR102168214B1 (ko
Inventor
김남철
김종헌
이응주
여용운
이창우
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Priority to PCT/KR2019/004688 priority Critical patent/WO2019221406A1/ko
Publication of KR20190130947A publication Critical patent/KR20190130947A/ko
Application granted granted Critical
Publication of KR102168214B1 publication Critical patent/KR102168214B1/ko
Priority to US17/098,080 priority patent/US11404347B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08245—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 개시의 예시적 실시예에 따른 반도체 패키지는 칩 패드를 포함하는 반도체 칩; 상기 반도체 칩의 칩 패드와 전기적으로 연결되는 재배선층; 상기 재배선층과 전기적으로 연결되는 외부 연결단자; 상기 재배선층 상면에 위치하는 메탈 프레임; 상기 반도체 칩 및 상기 메탈 프레임을 상기 재배선층 상면에 고정시키도록 구성된 봉지재; 및 상기 봉지재 상부에 형성되는 히트싱크;를 포함하고, 상기 메탈 프레임은 내부에서 공동을 포함하고, 상기 반도체 칩은 상기 메탈 프레임 내부의 공동에 위치하여 상기 메탈 프레임에 의해 둘러 싸여있고, 상기 메탈 프레임의 내벽과 상기 반도체 칩은 소정거리 이격되어 있고, 상기 소정거리는 50 마이크로미터 내지 150 마이크로미터인 것을 특징으로 할 수 있다.

Description

반도체 패키지 {Semiconductor Package}
본 개시의 기술적 사상은 메탈 프레임 및 히트싱크를 탑재한 반도체 패키지에 관한 것으로서, 보다 구체적으로는 반도체 칩에서 발생하는 열을 효과적으로 배출할 수 있는 반도체 패키지에 관한 것이다.
반도체 메모리 저장 용량이 고용량화됨과 동시에, 반도체 메모리 소자를 포함하는 전자 장치는 얇고 가벼워질 것이 요구되고 있다. 고용량의 소형화된 반도체 패키지는 반도체 패키지의 내부에 위치하는 반도체 칩에서 많은 열을 발생시키므로, 상기 반도체 패키지 외부로의 방열 특성은 반도체 패키지 및 이를 구비하는 전자소자의 동작 안정성과 제품 신뢰성을 확보하는데 필수적이다.
본 개시의 기술적 사상이 해결하고자 하는 일 기술적 과제는 반도체 칩에서 발생하는 열을 효과적으로 배출할 수 있는 메탈 프레임을 탑재한 반도체 패키지를 제공하는 것이다.
또한 본 개시의 기술적 사상이 해결하고자 하는 다른 기술적 과제는 복수의 반도체 패키지를 개별 반도체 패키지로 분리하는 절단 공정에 있어서 절단의 유연성을 제공하는 메탈 프레임을 탑재한 반도체 패키지를 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 개시의 일 실시예로 칩 패드를 포함하는 반도체 칩; 상기 반도체 칩의 칩 패드와 전기적으로 연결되는 재배선층; 상기 재배선층과 전기적으로 연결되는 외부 연결단자; 상기 재배선층 상면에 위치하는 메탈 프레임; 상기 반도체 칩 및 상기 메탈 프레임을 고정시키도록 구성된 봉지재; 및 상기 봉지재 상부에 형성되는 히트싱크;를 포함하고, 상기 메탈 프레임은 내부에서 공동을 포함하고, 상기 반도체 칩은 상기 메탈 프레임 내부의 공동에 위치하여 상기 메탈 프레임에 의해 둘러 싸여있고, 상기 메탈 프레임의 내벽과 상기 반도체 칩은 소정거리 이격되어 있고, 상기 소정거리는 50 마이크로미터 내지 150 마이크로미터인 것을 특징으로 하는 반도체 패키지를 제공한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 메탈 프레임은 구리 또는 알루미늄을 포함하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 메탈프레임의 외벽은 상기 반도체 패키지의 측면과 동일 평면 상에 위치하여 외부에 노출되는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 메탈 프레임은 내부에 공동을 가진 직육면체 형상인 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 메탈 프레임의 높이는 상기 반도체 칩의 높이와 동일한 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 메탈 프레임의 상면, 상기 반도체 칩의 상면, 및 상기 봉지재의 상면이 동일 평면 상에 위치하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 메탈 프레임의 높이는 상기 반도체 칩의 높이보다 작은 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 메탈 프레임은 상기 반도체 칩과 소정거리 이격되어 있는 내벽을 가지는 제1 영역; 및 상기 제1 영역의 외벽에 접촉되어 형성된 제2 영역;을 포함하고, 상기 제1 영역의 최대 높이는 상기 제2 영역의 최대 높이보다 크고 상기 제2 영역의 외벽은 외부에 노출되는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 메탈 프레임의 상기 제2 영역의 소재는 상기 제1 영역의 소재보다 강성이 약한 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 메탈 프레임의 상기 제1 영역의 최대 높이는 상기 반도체 칩의 최대 높이와 동일한 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 메탈 프레임의 상기 제1 영역의 최대 높이는 상기 반도체 칩의 최대 높이보다 작은 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 메탈 프레임의 내벽과 상기 반도체 칩 사이의 상기 소정거리는 100 마이크로미터인 것을 특징으로 한다.
상기 목적을 달성하기 위해서, 본 개시의 일 실시예로 유리 기판 상에 내부에 공동이 형성된 메탈 프레임을 형성하는 단계; 상기 메탈 프레임의 공동 내에서 칩 패드를 포함한 반도체 칩을 상기 메탈 프레임의 내벽과 소정거리 이격하여 상기 유리 기판 상에 실장하는 단계; 상기 메탈 프레임과 상기 반도체 칩을 진공 압착 몰드 기법을 이용하여 봉지재를 통해 고정하고 밀봉하는 단계; 히트싱크를 상기 봉지재의 상면에 부착하는 단계; 상기 유리 기판을 제거하는 단계; 및 상기 반도체 칩의 칩패드와 전기적으로 연결되도록 재배선층 및 외부 연결단자를 형성하는 단계;를 포함하는 반도체 패키지 제조 방법을 제공한다.
예시적인 실시예들에서, 상기 반도체 패키지 제조 방법의 상기 반도체 칩을 상기 유리 기판 상에 실장하는 단계는 상기 반도체 칩과 상기 메탈 프레임의 내벽을 50 마이크로미터 내지 150 마이크로미터 이격하여 실장하는 단계를 포함하는 것을 특징으로 한다.
본 개시의 실시예들에 따른 반도체 패키지 내의 메탈 프레임을 통해 반도체 칩에서 발생한 열을 보다 효율적으로 외부로 방출하여 방열성능을 개선할 수 있다.
본 개시의 실시예들에 따른 반도체 패키지 내의 메탈 프레임 및 반도체 칩 사이의 좁은 이격 거리로 인해 방열성능의 향상뿐만 아니라, 반도체 패키지 제조 공정에 있어서 반도체 칩간의 배치 간격을 보다 좁혀 생산성을 증대시킬 수 있다.
본 개시의 실시예들에 따른 반도체 패키지의 메탈 프레임의 형상으로 인해 복수의 반도체 패키지들을 개별 반도체 패키지로 절단하는 공정에 있어서 절단의 용이성을 제공할 수 있다.
도 1은 본 개시의 일 실시예에 따른 반도체 패키지(100)의 기본 구조를 설명하는 단면도이다.
도 2는 본 개시의 다른 일 실시예에 따른 반도체 패키지(100)의 도 1의 직선 a에서의 평면도이다.
도 3은 본 개시의 또 다른 일 실시예에 따른 반도체 패키지(300)의 구조를 설명하는 단면도이다.
도 4는 본 개시의 또 다른 일 실시예에 따른 반도체 패키지(400)의 구조를 설명하는 단면도이다.
도 5는 본 개시의 또 다른 일 실시예에 따른 반도체 패키지(500)의 구조를 설명하는 단면도이다.
도 6은 본 개시의 또 다른 일 실시예에 따른 반도체 패키지(600)의 구조를 설명하는 단면도이다.
도 7은 본 개시의 일 실시예인 유리 기판 상에 메탈 프레임을 부착하는 반도체 패키지 제조 방법의 일 단계를 설명하는 도면이다.
도 8은 본 개시의 일 실시예인 유리 기판 상에 부착되는 복수의 메탈 프레임들의 평면도이다.
도 9는 본 개시의 일 실시예인 유리 기판 상에 반도체 칩을 실장하는 반도체 패키지 제조 방법의 일 단계를 설명하는 도면이다.
도 10은 본 개시의 일 실시예인 봉지재로 반도체 칩과 메탈 프레임을 커버하여 밀봉하는 반도체 패키지 제조 방법의 일 단계를 설명하는 도면이다.
도 11은 본 개시의 일 실시예인 진공 압착 몰드 기법을 이용한 봉지재를 유리 기판상에 탑재하는 반도체 패키지 제조 방법의 일 단계를 설명하는 도면이다.
도 12는 본 개시의 일 실시예인 히트싱크를 반도체 패키지에 부착하는 반도체 패키지 제조 방법의 일 단계를 설명하는 도면이다.
도 13은 본 개시의 일 실시예에 따른 히트싱크의 형상을 나타내는 도면이다.
도 14는 본 개시의 일 실시예에 따른 유리 기판을 제거하고 반도체 패키지를 뒤집는 반도체 패키지 제조 방법의 일 단계를 설명하는 도면이다.
도 15는 본 개시의 일 실시예에 따른 재배선층 및 외부 연결단자를 형성하는 반도체 패키지 제조 방법의 일 단계를 설명하는 도면이다.
도 16 및 도 17은 본 개시의 일 실시예에 따른 복수의 반도체 패키지들을 개별 패키지들로 절단하는 반도체 패키지 제조 방법의 일 단계를 설명하는 도면이다.
도 18은 본 개시의 일 실시예인 반도체 패키지를 포함하는 전자 시스템을 개략적으로 도시한 블록도이다.
이하, 첨부도면을 참조하여 본 발명 개념의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명 개념의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명 개념의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안 된다. 본 발명 개념의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명 개념을 보다 완전하게 설명하기 위해서 제공되는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명 개념은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명 개념의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 반대로 제2 구성 요소는 제1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명 개념을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "갖는다" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
도 1은 본 개시의 일 실시예에 따른 반도체 패키지의 기본 구조를 설명하는 단면도이다. 상기 반도체 패키지(100)는 팬-아웃 웨이퍼 레벨 패키지(fan-out wafer level package, FOWLP) 또는 패널 레벨 패키지(panel level package, PLP)일 수 있다.
도 1을 참조하면, 본 개시의 일 실시예에 따른 반도체 패키지(100)는 반도체칩(101), 메탈 프레임(102), 재배선층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106) 및 히트싱크(107)를 포함할 수 있다. 상기 반도체 패키지(100)는 웨이퍼 레벨 패키지(Wafer Level Package, WLP) 구조의 반도체 패키지일 수 있고, 구체적으로 팬-아웃 웨이퍼 레벨 패키지 구조의 반도체 패키지일 수 있다. 상기 반도체 패키지(100)의 전체 두께는 약 0.8 밀리미터 내지 약 1.8밀리미터일 수 있다. 보다 구체적으로, 본 개시의 일 실시예로 상기 반도체 패키지(100)의 전체 두께는 약 1.1 밀리미터 내지 약 1.4 밀리미터일 수 있다. 하지만 상기 두께에 한정되지 않고 보다 다양한 두께를 가질 수 있다.
도 1에 도시된 상기 반도체 칩(101)은 다양한 종류의 복수의 개별 소자(individual devices)를 포함할 수 있다. 예컨대, 상기 복수의 개별 소자는 다양한 미세 전자 소자(microelectronic devices), 예를 들면 CMOS 트랜지스터(complementary metal-insulator-semiconductor transistor) 등과 같은 MOSFET(metal-oxide-semiconductor field effect transistor), 시스템 LSI(large scale integration), CIS(CMOS imaging sensor) 등과 같은 이미지 센서, MEMS(micro-electro-mechanical system), 능동 소자, 수동 소자 등을 포함할 수 있다.
예시적인 실시예들에서, 상기 반도체 칩(101)은 메모리 반도체 칩일 수 있다. 상기 메모리 반도체 칩은 예를 들면, DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory)과 같은 휘발성 메모리 반도체 칩이거나, PRAM(Phase-change Random Access Memory), MRAM(Magneto-resistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory) 또는 RRAM(Resistive Random Access Memory)과 같은 비휘발성 메모리 반도체 칩일 수 있다.
또는, 예시적인 실시예들에서, 반도체 칩(101)은 로직 칩일 수 있다. 예를 들어, 반도체 칩(101)은 CPU(Central Processor Unit), MPU(Micro Processor Unit), GPU(Graphic Processor Unit) 또는 AP(Application Processor)일 수 있다.
또한, 도 1에서 반도체 패키지(100)는 하나의 반도체 칩(101)을 포함하는 것으로 도시되었으나, 반도체 패키지(100)는 둘 이상의 반도체 칩(101)을 포함할 수 있다. 상기 반도체 패키지(100)에 포함된 둘 이상의 반도체 칩(101)은 동종의 반도체 칩일 수도 있고, 이종의 반도체 칩일 수도 있다. 일부 실시예들에서, 반도체 패키지(100)는 서로 다른 종류의 반도체 칩들이 서로 전기적으로 연결되어 하나의 시스템으로 동작하는 시스템 인 패키지(system in package, SIP)일 수 있다.
상기 반도체 칩(101)은 하면(111) 및 상기 하면(111)에 대향하는 상면(112)을 포함할 수 있다. 상기 반도체 칩(101)은 상기 하면(111)에 칩 패드(113)를 포함할 수 있다. 상기 칩 패드(113)는 상기 반도체 칩(101)에 형성된 다양한 종류의 복수의 개별소자와 전기적으로 연결될 수 있다. 상기 칩 패드(113)는 약 0.5 마이크로미터 내지 약 1.5 마이크로미터 사이의 두께를 가질 수 있다. 또한, 도 1에 도시되지는 않았지만 상기 반도체 칩(101)은 상기 하면(111)을 덮는 패시베이션 층을 포함할 수 있다.
도 1을 참조하면, 상기 반도체 패키지(100)는 메탈 프레임(102)을 포함할 수 있다. 상기 메탈 프레임(102)은 다양한 금속계 소재로 이루어 질 수 있다. 예를 들어, 상기 메탈 프레임(102)은 약 200W/mㆍK의 열전도도를 가진 알루미늄(Al), 약 150W/mㆍK의 열전도도를 가진 마그네슘(Mg), 약 380W/mㆍK의 열전도도를 가진 구리(Cu), 약 90W/mㆍK의 열전도도를 가진 니켈(Ni), 약 410W/mㆍK의 열전도도를 가진 은(Ag) 등의 금속계 소재를 포함할 수 있다.
상기 메탈 프레임(102)은 내부에 공동(cavity, 114)을 가질 수 있다. 상기 메탈 프레임(102)의 내부의 공동(114)에는 상기 반도체 칩(101)이 위치하여 상기 메탈 프레임(102)에 의해 둘러 싸일 수 있다. 또한 상기 메탈 프레임(102)의 내벽과 상기 메탈 프레임(102)의 내부의 공동(114)에 위치하는 상기 반도체 칩(101)은 전기적 단락을 막기 위해 상호 소정거리(d) 이격될 수 있다.
상기 소정거리(d) 이격되어 형성된 빈 공간은 후술하는 봉지재(104)에 의해 채워질 수 있으며, 상기 봉지재(104)는 상기 반도체 칩(101) 및 상기 메탈 프레임(102)의 전기적 단락을 방지함과 동시에 상기 반도체 칩(101) 및 상기 메탈 프레임(102)을 재배선층(103)의 상면에 고정시키는 역할을 할 수 있다.
도 1에 도시된 바와 같이, 상기 메탈 프레임(102)의 외벽(102a)은 상기 반도체 패키지(100)의 측면과 동일 평면 상에 위치할 수 있다. 따라서 상기 메탈 프레임(102)의 외벽(102a)은 외부로 노출될 수 있다.
또한 도 1에 도시된 바와 같이, 상기 메탈 프레임(102)의 높이는 상기 반도체 칩(101)의 높이와 실질적으로 동일할 수 있다. 다만, 이에 한정되지 않으며 상기 메탈 프레임(102)의 높이는 상기 반도체 칩(101)의 높이보다 작을 수도 있고, 클 수도 있다.
상기 메탈 프레임(102)의 형상, 상기 소정거리(d)의 길이, 및 상기 소정거리(d)의 길이에 따른 방열 효과 등에 관하여는 뒤에서 자세히 서술한다.
도 1을 참조하면, 상기 반도체 패키지(100)는 봉지재(104)를 포함할 수 있다. 상기 봉지재(104)는 상기 반도체 칩(101)을 감싸며 보호하는 역할을 할 수 있다. 또한 상기 봉지재(104)는 전술한 바와 같이 상기 반도체 칩(101)과 상기 메탈 프레임(102)의 전기적 단락을 방지하기 위해 상기 반도체 칩(101) 및 상기 메탈 프레임(102)의 사이에서 소정거리(d) 이격되어 형성된 공간에 채워질 수 있으며, 상기 반도체 칩(101)과 상기 메탈 프레임(102)를 후술하는 재배선층(103)의 상면에 고정시킬 수 있다.
상기 봉지재(104)는 예를 들어, 실리콘(silicone) 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리 물질 등으로 형성될 수 있으며, 예를 들면, 레진(Resin)과 같은 폴리머로 형성될 수 있으며, 예컨대 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)로 형성될 수 있다.
도 1을 참조하면, 상기 봉지재(104)는 상기 반도체 칩(101)의 측면 및 상면(112), 상기 메탈 프레임(102)의 내벽 및 상면을 덮을 수 있다. 상기 반도체 칩(101) 및 상기 메탈 프레임(102)의 높이가 실질적으로 동일하여 각각의 상면이 동일 평면 상에 위치하는 경우에는, 상기 반도체 칩(101) 및 상기 메탈 프레임(102)의 상면과 상기 봉지재(104)의 상면 사이의 높이는 약 1 마이크로미터 내지 약 10마이크로미터일 수 있다.
도 1을 참조하면, 상기 반도체 패키지(100)는 접착필름(106)을 포함할 수 있다. 상기 접착필름(106)은 상기 반도체 칩(101)의 상면(112) 또는 상기 봉지재(104)의 상면에 접촉할 수 있다. 상기 접착필름(106)은 상기 봉지재(104) 및 상기 반도체 칩(101)과의 접착성이 뛰어난 에폭시 수지를 포함할 수 있다. 또한, 열 전도도가 우수한 필러(filler), 예를 들어, 은, 알루미늄, 실리콘 다이옥사이드, 질화 알루미늄 및 질화 붕소 등을 포함할 수 있고, 강성을 유지하기 위해 열전도를 갖는 산화 알루미늄을 포함할 수 있다. 상기 접착필름(106)은 자체적으로 접착 특성이 있을 수 있고, 또한 별도의 열전도성 접착 테이프와 접착되어 제공될 수 있다. 상기 접착 테이프는 양면의 접착 테이프일 수 있다. 상기 접착 필름(106)은 반도체 패키지(100) 상에 히트싱크(107)를 고정시킬 수 있다. 상기 반도체 패키지(100)에 형성된 상기 접착필름(106)의 두께는 약 5 마이크로미터 내지 약 20 마이크로미터일 수 있으며, 보다 구체적으로 약 10 마이크로미터 내지 약 14 마이크로미터일 수 있다.
도 1을 참조하면, 상기 반도체 패키지(100)는 재배선층(103)을 포함할 수 있다. 상기 재배선층(103)은 상기 반도체 칩(101)의 하면(111)에서 형성되어, 상기 반도체 칩(101)의 칩 패드(113) 및 외부 연결단자(105)를 전기적으로 연결할 수 있다. 상기 반도체 패키지(100)는 상기 재배선층(103)을 통해 상기 반도체 칩(101)의 하면(111)의 풋프린트(footprint)를 벗어난 영역에서 외부 연결단자(105)를 형성할 수 있다. 상기 재배선층(103)을 통해 상기 반도체 패키지(100)에서 외부 연결단자(105)의 효율적인 배치가 가능할 수 있다.
도 1에 도시되지는 않았지만, 상기 재배선층(103)은 배선 패턴 및 절연 패턴을 포함할 수 있다. 상기 배선 패턴은 반도체 칩(101)의 하면(111)에 형성된 칩 패드(113)에 전기적으로 연결될 수 있으며, 상기 칩 패드(113)를 외부 장치에 전기적으로 연결하기 위한 전기적 연결 경로를 제공할 수 있다. 상기 절연 패턴은 상기 칩 패드(113)와 전기적으로 연결된 배선 패턴을 외부의 충격으로부터 보호하고 단락을 방지하는 역할을 한다. 상기 절연 패턴은 예시적으로 폴리이미드와 같은 감광성 물질 또는 에폭시(epoxy)를 포함할 수 있다. 다만 이에 한정되지 않으며, 실리콘 산화막, 실리콘 질화막, 절연성 폴리머 또는 이들의 조합으로 이루어질 수도 있다.
도 1을 참조하면, 상기 반도체 패키지는 외부 연결단자(105)를 포함할 수 있다. 상기 외부 연결단자(105)는 상기 재배선층(103)의 하면에 위치하여 상기 재배선층(103)의 배선 패턴과 전기적으로 연결될 수 있다. 상기 외부 연결단자(105)에 의해 상기 반도체 패키지(100)는 예를 들어 시스템 기판이나 메인 보드 등의 외부 장치와 전기적으로 연결될 수 있다. 상기 외부 연결단자(105)는 도 1에 도시된 바와 같이, 솔더볼을 포함할 수 있다. 상기 솔더볼은 주석, 은, 구리 및 알루미늄 중 적어도 하나를 포함할 수 있다. 또한, 상기 솔더볼의 형상은 도 1에 도시된 볼 형상일 수 있으나, 이에 한정되지 않고 원기둥, 다각 기둥, 다면체 등의 다양한 형상을 할 수 있다.
도 1을 참조하면, 상기 반도체 패키지(100)는 히트싱크(107)를 포함할 수 있다. 상기 히트 싱크(107)는 상기 접착필름(106)의 상부에 위치하여 상기 반도체 패키지(100)에 탑재될 수 있다. 상기 히트 싱크(107)는 상기 반도체 패키지(100) 내의 상기 반도체 칩(101)에서 발생하는 열을 외부로 효율적으로 방출할 수 있다.
상기 반도체 패키지(100)에 탑재된 히트싱크(107)는 다양한 열 전도도를 가진 금속계 소재, 세라믹계 소재, 탄소계 소재, 고분자계 소재를 포함할 수 있다.
보다 구체적으로 상기 금속계 소재의 히트싱크(107)는 약 200W/mㆍK의 열전도도를 가진 알루미늄(Al), 약 150W/mㆍK의 열전도도를 가진 마그네슘(Mg), 약 380W/mㆍK의 열전도도를 가진 구리(Cu), 약 90W/mㆍK의 열전도도를 가진 니켈(Ni), 약 410W/mㆍK의 열전도도를 가진 은(Ag) 등의 금속계 소재를 포함할 수 있다.
상기 세라믹계 소재의 히트싱크(107)는 약 1800W/mㆍK의 열전도도를 가진 질화 붕소(BN), 약 320W/mㆍK의 열전도도를 가진 질화 알루미늄(AlN), 약 30W/mㆍK의 열전도도를 가진 산화 알루미늄(Al2O3), 약 480W/mㆍK의 열전도도를 가진 탄화 규소(SiC), 약 270W/mㆍK의 열전도도를 가진 산화 베릴륨(BeO) 등의 세라믹계 소재를 포함할 수 있다.
상기 탄소계 소재의 히트싱크(107)는 약 2500W/mㆍK의 열전도도를 가진 다이아몬드, 약 100W/mㆍK의 열전도도를 가진 탄소 섬유, 약 5W/mㆍK 내지 약 1950W/mㆍK의 열전도도를 가진 흑연, 약 1.5W/mㆍK 내지 약 3500W/mㆍK의 열전도도를 가진 탄소나노튜브, 약 5000W/mㆍK의 열전도도를 가진 그래핀 등의 탄소계 소재를 포함할 수 있다.
상기 고분자계 소재의 히트싱크(107)는 약 45W/mㆍK 내지 약 100 W/mㆍK 의 열전도도를 가진 초고분자량을 가진 폴리에틸렌 등의 고분자계 소재를 포함할 수 있다.
다만 상기 히트싱크(107)는 상기 서술한 금속계 소재, 세리막계 소재, 탄소계 소재, 및 고분자계 소재에 한정되지 않으며 상기 소재들의 조합 또는 상기 제시되지 않은 다른 소재들을 포함할 수 있다.
도 1을 참조할 때, 상기 반도체 패키지(100)에 탑재된 상기 히트싱크(107)는 다양한 높이로 형성될 수 있다. 본 개시의 일 실시예에서, 상기 히트 싱크(107)의 두께(v)는 상기 반도체 패키지의 두께의 약 25퍼센트 내지 약 40퍼센트를 차지할 수 있다. 본 개시의 일 실시예에서, 상기 반도체 패키지(100)의 두께는 약 1.1 밀리미터 내지 약 1.4 밀리미터일 수 있으므로, 상기 히트 싱크(107)의 두께(v)는 약 280 마이크로미터 내지 약 560 마이크로미터일 수 있다.
도 1을 참조할 때, 상기 반도체 패키지(100)는 상기 메탈 프레임(102) 및 상기 히트싱크(107)에 의해 상기 반도체 패키지(100) 내의 상기 반도체 칩(101)에서 발생하는 열을 효율적으로 외부로 방출 시킬 수 있다.
보다 구체적으로, 상기 반도체 칩(101)에서 발생하는 열은 상기 반도체 칩(101)의 상면(112) 및 측면(미도시)으로 방출될 수 있다. 상기 반도체 칩(101)의 상면으로 방출된 열은 반도체 칩(101)의 상면(112)으로부터 봉지재(104), 접착필름(106) 및 히트싱크(107)를 순차적으로 거쳐 외부로 방출될 수 있다. 또한 상기 반도체 칩(101)의 측면(미도시)으로 방출된 열은 반도체 칩(101)의 측면으로부터 봉지재(104), 및 메탈 프레임(102)을 순차적으로 거쳐 외부로 방출될 수 있다.
이 때, 본 개시의 반도체 패키지(100)는 열전도도가 상대적으로 높은 상기 히트싱크(107) 및 상기 메탈 프레임(102)의 외벽(102a)이 외부에 노출되어 있으므로, 대류현상에 의해 상기 반도체 칩(101)에서 발생하는 열을 보다 효율적으로 방출할 수 있다.
도 2는 본 개시의 일 실시예에 따른 반도체 패키지(100)의 도 1의 직선 a에서의 평면도이다.
도 2를 참조하면, 상기 반도체 패키지(100)의 상기 메탈 프레임(102)은 내부에서 공동(114)을 포함할 수 있다. 상기 메탈 프레임(102) 내부의 공동(114)에는 상기 반도체 칩(101)이 배치될 수 있다. 상기 반도체 칩(101)은 상기 메탈 프레임(102)과 전기적 단락을 방지하기 위해 상기 메탈 프레임(102)의 내벽과 소정거리(d) 이격되어 배치될 수 있다. 상기 소정거리(d) 이격되어 형성된 빈 공간에는 상기 봉지재(104)가 형성되어, 상기 메탈 프레임(102) 및 상기 반도체 칩(101)의 전기적 단락을 방지함과 동시에 상기 메탈 프레임(102) 및 상기 반도체 칩(101)을 상기 재배선층(103) 상에 고정시킬 수 있다.
상기 메탈 프레임(102)은 도 2에 도시된 바와 같이 내부에 공동(114)을 포함하는 직육면체 형상일 수 있다. 하지만 상기 형상에 한정되지 않고, 보다 다양한 형상을 할 수 있다. 예를 들어, 상기 메탈 프레임(102)은 내부에 공동(114)을 포함하는 원기둥 또는 다각기둥의 형상을 할 수 있다.
상기 반도체 칩(101) 및 상기 메탈 프레임(102)의 내벽 사이 이격된 소정거리(d)가 짧을 수록 상기 반도체 패키지(100)의 방열효과가 더욱 개선될 수 있다. 이는 상기 메탈 프레임(102) 보다 상대적으로 열 전도도가 낮은 봉지재(104)가 형성하는 두께가 상기 소정거리(d)가 짧아짐에 따라 얇아질 수 있어, 상기 반도체 칩(101)에서 발생하는 열의 이동경로에 있어서 열 이동 저항을 줄일 수 있기 때문이다.
종래에는 프린팅 몰드(Printing Mold) 기법을 사용하여 상기 반도체 칩(101) 및 상기 메탈 프레임(102) 사이의 이격된 공간을 상기 봉지재(104)로 채웠다. 상기 프린팅 몰드(Printing Mold) 기법의 경우에는 공정 과정에서 상기 반도체 패키지(100)의 상기 반도체 칩(101) 및 상기 메탈 프레임(102) 사이의 이격된 공간에서 공기가 포획될 수 있으므로, 상기 포획된 공기를 배출해야 하는 별도의 공정이 필요했다. 따라서 상기 포획된 공기를 배출해야 하는 별도의 공정을 진행하기 위해서는 상기 반도체 칩(101) 및 상기 메탈 프레임(102)의 내벽 사이 이격된 거리(d)는 최소 250 마이크로미터를 유지하고 있어야 했다.
하지만 본 개시의 일 실시예에서 상기 반도체 칩(101) 및 상기 메탈 프레임(102) 사이의 이격된 공간은 진공 압착 몰드(Vacuum Compression Mold) 기법을 이용하여 상기 봉지재(104)로 채워진다. 상기 진공 압착 몰드 기법은 상기 반도체 칩(101) 및 상기 메탈 프레임(102) 사이의 이격된 공간을 진공으로 만든 다음에 상기 봉지재(104)에 압력을 가해 상기 이격된 공간에 상기 봉지재(104)를 채워 넣는다. 따라서, 상기 진공 압착 몰드 기법은 종래의 프린팅 몰드 기법과 달리 상기 반도체 칩(101) 및 상기 메탈 프레임(102) 사이의 공간에서 공기가 포획될 가능성이 극히 낮아, 공기를 배출해야 하는 별도의 공정이 필요하지 않다. 따라서 본 개시의 일 실시예에서 상기 메탈 프레임의 내벽과 상기 반도체 칩이 이격된 소정거리(d)는 약 50 마이크로미터 내지 약 150 마이크로미터일 수 있다. 본 개시의 일 실시예로 상기 소정거리는 약 100 마이크로미터일 수 있고, 이는 종래의 거리(d)에 비해 약 2배 이상 줄어든 거리이다.
본 개시의 일 실시예에 따라, 상기 반도체 칩(101) 및 상기 메탈 프레임(102) 사이의 이격된 거리가 약 100 마이크로미터 정도로 줄어들면서, 전술한 바와 같이 방열효과를 개선시킬 수 있다. 또한 상기 반도체 칩(101) 및 상기 메탈 프레임(102) 사이의 이격된 소정거리가 줄어듦에 따라, 반도체 웨이퍼(wafer)상에 반도체 칩들을 형성하는 공정에 있어서 상기 반도체 칩들의 상호 간격을 줄일 수 있다. 따라서 종래보다 상기 웨이퍼 상에 더 많은 반도체 칩을 배치할 수 있어 반도체 패키지의 생성의 수율이 더욱 좋아질 수 있다.
도 3은 본 개시의 다른 일 실시예에 따른 반도체 패키지(300)의 구조를 설명하는 단면도이다.
도 3을 참조할 때, 상기 반도체 패키지(300)는 반도체 칩(101), 메탈 프레임(102), 재배선층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106) 및 히트싱크(107)를 포함할 수 있다. 상기 반도체 칩(101), 상기 메탈 프레임(102), 상기 재배선층(103), 상기 외부 연결단자(105), 상기 접착필름(106), 및 상기 히트싱크(107)에 대한 설명은 상기 도 1을 참조하여 전술한 내용과 같다.
도 3을 참조할 때, 상기 반도체 패키지(300) 내의 상기 봉지재(104)는 상기 반도체 칩(101)의 측면 및 상기 메탈 프레임(102)의 내벽을 덮되, 상기 반도체 칩(101)의 상면(112) 및 상기 메탈 프레임(102)의 상면을 봉지재(104)로부터 노출시킬 수 있다. 상기 반도체 칩(101)의 상면(112) 및 상기 메탈 프레임(102)의 상면이 노출됨으로써, 상기 반도체 패키지(300)의 두께가 작아질 수 있고, 상기 반도체 칩(101)에서 발생하는 열은 상기 봉지재(104)를 통하지 않고, 반도체 칩(101)의 상면(112)에 위치하는 접착필름(106) 및 상기 접착필름(106)의 상면에 위치하는 히트싱크(107)를 순차적으로 통과하여 외부로 방출될 수 있다. 따라서 상대적으로 열 전도도가 작은 봉지재(104)를 통하지 않으므로, 열의 이동경로에 있어서 저항이 줄어들 수 있고 방열에서 보다 좋은 효율을 낼 수 있다.
도 4는 본 개시의 또 다른 일 실시예에 따른 반도체 패키지(400)의 구조를 설명하는 단면도이다.
도 4를 참조할 때, 상기 반도체 패키지(400)는 반도체 칩(101), 메탈 프레임(401), 재배선층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106) 및 히트싱크(107)를 포함할 수 있다. 상기 반도체 칩(101), 상기 재배선층(103), 상기 봉지재(104), 상기 외부 연결단자(105), 상기 접착필름(106), 및 상기 히트싱크(107)에 대한 설명은 상기 도 1을 참조하여 전술한 내용과 같다.
도 4를 참조할 때, 상기 반도체 패키지(400)의 메탈 프레임(401)의 높이는 상기 반도체 칩(101)의 높이보다 작은 높이로 형성될 수 있다. 따라서 상기 메탈 프레임(401) 및 상기 반도체 칩(101)의 높이 차이에 의해 형성된 빈 공간은 상기 봉지재(104)로 채워질 수 있다.
상기 반도체 패키지(400)의 경우 다수의 반도체 패키지들을 개별 패키지들로 절단하는 공정에 있어서, 봉지재(104)보다 상대적으로 강성이 큰 메탈 프레임(401)의 낮은 높이로 인해 절단 공정이 용이할 수 있다. 따라서 다수의 반도체 패키지들을 개별 패키지들로 절단하는 공정에 있어서. 절단 블레이드의 선택의 폭이 넓어질 수 있고 또한 절단 공정의 신속성을 확보할 수 있다.
도 5는 본 개시의 또 다른 일 실시예에 따른 반도체 패키지(500)의 구조를 설명하는 단면도이다.
도 5를 참조할 때, 상기 반도체 패키지(500)는 반도체 칩(101), 메탈 프레임(501), 재배선층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106) 및 히트싱크(107)를 포함할 수 있다. 상기 반도체 칩(101), 상기 재배선층(103), 상기 봉지재(104), 상기 외부 연결단자(105), 상기 접착필름(106), 및 상기 히트싱크(107)에 대한 설명은 상기 도 1에서 전술한 내용과 같다.
도 5를 참조할 때, 상기 메탈 프레임(501)은 상기 반도체 칩(101)과 소정거리(d) 이격되어 있는 내벽을 가지는 제1 영역(501a) 및 상기 제1 영역(501a)으로부터 측 방향으로 연장된 제2 영역(501b)을 포함할 수 있다. 상기 제1 영역(501a)의 외벽 및 상기 제2 영역(501b)의 내벽은 상기 재배선층(103)의 상면에서 접촉되어 일체화될 수 있고 또한 별개일 수 있다.
상기 제1 영역(501a)의 최대 높이는 상기 제2 영역(501b)의 최대 높이 보다 클 수 있다. 상기 제1 영역(501a) 및 상기 제2 영역(501b)의 높이 차에 의해 형성된 빈 공간은 상기 봉지재(104)로 채워질 수 있다.
상기 반도체 패키지(500)의 경우 다수의 반도체 패키지들을 개별 패키지들로 절단하는 공정에 있어서, 상대적으로 봉지재(104)의 소재보다 강성이 큰 소재의 상기 제2 영역(501b)의 낮은 높이로 인해 절단 공정이 용이할 수 있다. 또한 상기 제1 영역(501a)의 소재보다 강성이 약한 소재를 상기 제2 영역(501b)의 소재로 선택함으로써, 절단 블레이드의 선택의 폭이 넓어질 수 있고 또한 절단 공정의 신속성을 확보할 수 있다.
도 5를 참조하면, 상기 메탈 프레임(501)의 상기 제2 영역(501b)의 외벽(502)은 상기 반도체 패키지(500)의 측면과 동일 평면 상에 위치할 수 있다. 따라서 상기 제2 영역(501b)의 외벽(502)은 반도체 패키지의 외부에 노출될 수 있다. 상기 외부에 노출된 제2 영역(501b)의 외벽(502)을 통해 반도체 칩(101)에서 발생한 열이 상기 반도체 패키지(500)의 외부로 효율적으로 방출될 수 있다.
또한 도 5를 참조할 때, 상기 메탈 프레임(501)의 상기 제1 영역(501a)의 최대 높이는 상기 반도체 칩의 높이와 실질적으로 동일할 수 있다. 따라서 상기 반도체 칩(101)의 측면에서 발생하는 열은 상기 메탈 프레임(501)의 상기 제1 영역(501a)에 보다 용이하게 전달되어 최종적으로 외부로 방출될 수 있다.
도 6은 본 개시의 또 다른 일 실시예에 따른 반도체 패키지(600)의 구조를 설명하는 단면도이다.
도 6을 참조할 때, 상기 반도체 패키지(600)는 반도체 칩(101), 메탈 프레임(601), 재배선층(103), 봉지재(104), 외부 연결단자(105), 접착필름(106) 및 히트싱크(107)를 포함할 수 있다. 상기 반도체 칩(101), 상기 재배선층(103), 상기 봉지재(104), 상기 외부 연결단자(105), 상기 접착필름(106), 및 상기 히트싱크(107)에 대한 설명은 상기 도 1을 참조하여 전술한 내용과 같다.
도 6을 참조할 때, 상기 메탈 프레임(601)은 상기 반도체 칩(101)과 소정거리(d) 이격되어 있는 내벽을 가지는 제1 영역(601a) 및 상기 제1 영역(601a)으로부터 측 방향으로 연장된 제2 영역(601b)을 포함할 수 있다. 상기 제1 영역(601a)의 외벽 및 상기 제2 영역(601b)의 내벽은 상기 재배선층(103)의 상면에서 접촉되어 일체화될 수 있고 또한 별개일 수 있다.
도 6을 참조할 때, 상기 제1 영역(601a)의 최대 높이는 상기 제2 영역(501b)의 최대 높이 보다 클 수 있다. 상기 제1 영역(601a) 및 상기 제2 영역(601b)의 높이 차에 의해 형성된 빈 공간은 상기 봉지재(104)로 채워질 수 있다. 또한 상기 제1 영역(601a)의 최대 높이는 상기 반도체 칩(101)의 높이보다 작을 수 있다. 상기 제1 영역(601a)의 최대 높이를 상기 반도체 칩(101)의 높이보다 작게 형성함으로써, 후술할 바와 같이 반도체 패키지의 제조 공정에 있어서, 상기 메탈 프레임(601)의 상기 제1 영역(601a)의 낮은 높이로 인해 유리 기판상에 보다 신속하게 반도체 칩(101)을 정렬할 수 있다.
상기 반도체 패키지(600)의 경우 다수의 반도체 패키지들을 개별 패키지들로 절단하는 공정에 있어서, 상대적으로 봉지재(104)의 소재보다 강성이 큰 소재의 상기 제2 영역(601b)의 낮은 높이로 인해 절단 공정이 용이할 수 있다. 또한 상기 제1 영역(601a)의 소재보다 강성이 약한 소재를 상기 제2 영역(601b)의 소재로 선택함으로써, 절단 블레이드의 선택의 폭이 넓어질 수 있고 또한 절단 공정의 신속성을 확보할 수 있다.
도 6을 참조하면, 상기 메탈 프레임(601)의 상기 제2 영역(601b)의 외벽(602)은 상기 반도체 패키지(600)의 측면과 동일 평면 상에 위치할 수 있다. 따라서 상기 제2 영역(601b)의 외벽(602)은 반도체 패키지의 외부에 노출될 수 있다. 상기 외부에 노출된 제2 영역(601b)의 외벽(602)을 통해 반도체 칩(101)에서 발생한 열은 상기 반도체 패키지(600)의 외부로 효율적으로 방출될 수 있다.
이하 도 7 내지 도 17은 본 개시의 일 실시예에 따른 반도체 패키지를 제조하는 방법을 설명하기 위한 도면이다.
도 7은 본 개시의 일 실시예인 유리 기판 상에 메탈 프레임을 부착하는 반도체 패키지 제조 방법의 일 단계를 도시한다. 도 7을 참조할 때, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지 제조 방법은 메탈 프레임(102)을 유리 기판(701)의 상면에 부착하는 것을 포함할 수 있다. 상기 유리 기판(701)의 상면에는 접착층(미도시)이 형성될 수 있다. 상기 접착층(미도시)에 의해 상기 메탈 프레임(102)은 상기 유리 기판(701)의 상면에 물리적으로 부착될 수 있다.
도 8은 본 개시의 일 실시예인 유리 기판 상에 부착되는 복수의 메탈 프레임들(800)의 평면도이다. 상기 유리 기판(701)의 상면에 부착되는 복수의 메탈 프레임들(800)은 개별 메탈 프레임(102)들이 측면에서 상호 연결되어 형성될 수 있다. 상기 복수의 메탈 프레임들(800)은 반도체 패키지 생성 공정이 완료된 후 개별 반도체 패키지로의 절단 공정을 통해 개별 메탈 프레임(102)들로 분리될 수 있다. 상기 메탈 프레임(102)은 내부에 공동(114)을 가지고 있으며, 후술할 바와 같이 상기 공동(114)에 반도체 칩이 상기 메탈 프레임(102)의 내벽과 소정거리 이격되어 배치될 수 있다.
도 9는 본 개시의 일 실시예인 유리 기판 상에 반도체 칩을 실장하는 반도체 패키지 제조 방법의 일 단계를 도시한다. 도 9를 참조할 때, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지의 제조 방법은 반도체 칩(101)을 유리 기판(701) 상에 실장하는 것을 포함할 수 있다. 상기 반도체 칩(101)은 상기 유리 기판(701) 상에 부착된 메탈 프레임(102)의 내벽 안에 형성된 공동(114)안에 위치 하여 상기 유리 기판(701) 상에 실장될 수 있다. 상기 반도체 칩(101)과 상기 메탈 프레임(102)의 내벽은 소정거리(d) 이격되어 배치될 수 있다. 상기 소정거리(d)는 약 50마이크로미터 내지 약 150 마이크로미터일 수 있다. 일 실시예로 상기 소정거리(d)는 약 100마이크로미터일 수 있다. 종래에는 상기 반도체 칩(101)과 상기 메탈 프레임(102)의 내벽 사이 소정거리(d)는 약 250마이크로미터였음을 고려할 때, 본 개시의 실시예는 상기 소정거리(d)를 약 절반 이하로 줄임으로써 상기 유리 기판(701)상에 다수의 반도체 칩(101)을 탑재할 수 있어 반도체 패키지 생성공정의 생산성이 향상될 수 있다.
또한 상기 메탈 프레임(102)의 높이가 낮을수록 상기 반도체 칩(101)의 상기 유리 기판(701)상으로 실장하는 공정의 정확도가 올라갈 수 있고 공정의 속도가 빨라질 수 있다. 따라서 전술한 바와 같이 상기 메탈 프레임(102)의 높이는 상기 반도체 칩(101)의 높이보다 작을 수 있다. 다만 이에 한정되지 않고 상기 메탈 프레임(102)의 높이는 상기 반도체 칩(101)의 높이와 실질적으로 동일할 수도 있다.
도 10은 본 개시의 일 실시예인 봉지재(104)로 반도체 칩(101)과 메탈 프레임(102)을 커버하여 밀봉하는 반도체 패키지 제조 방법의 일 단계를 도시한다. 도 10을 참조할 때, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지 제조 방법은 봉지재(104)가 상기 반도체 칩(101)과 상기 메탈 프레임(102)을 커버하여 밀봉하는 것을 포함할 수 있다. 상기 봉지재(104)는 상기 반도체 칩(101)과 상기 메탈 프레임(102)의 내벽 사이 소정거리(d) 이격되어 형성된 공간을 채워 상기 반도체 칩(101) 및 상기 메탈 프레임(102)을 일체화할 수 있다. 또한 상기 봉지재(104)는 상기 반도체 칩(101) 및 상기 메탈 프레임(102)의 상면을 덮을 수도 있다. 상기 봉지재(104)는 진공 압착 몰드 기법을 이용하여 상기 반도체 칩(101) 및 상기 메탈 프레임(102)을 커버하여 고정할 수 있는데, 위 기법에 대해서는 도 11을 참조하여 자세하게 후술한다.
도 10에 도시되지 않았지만, 본 개시의 일 실시예는 상기 반도체 칩(101) 및 상기 메탈 프레임(102)의 상면을 덮은 봉지재(104)의 상부를 그라인딩(grinding)하여 상기 반도체 칩(101) 또는 상기 메탈 프레임(102)의 상면을 노출시키는 공정을 더 포함할 수 있다.
도 11은 본 개시의 일 실시예인 진공 압착 몰드 기법을 이용하여 봉지재(104)를 유리 기판(701)상에 탑재하는 반도체 패키지 제조 방법의 일 단계를 도시한다. 본 개시의 반도체 패키지 제조 방법은 진공 압착 몰드 장치(1100)를 사용하여 봉지재(104)를 유리 기판(701)상에 탑재하여 상기 반도체 칩(101) 및 상기 메탈 프레임(102)을 일체화할 수 있다.
도 11을 참조하면, 상기 진공 압착 몰드 장치(1100)는 상기 진공 압착 몰드 장치의 상부(1101)에서 상기 유리 기판(701)의 하면과 접촉하여 상기 유리 기판(701)을 뒤집어진 채로 고정시킬 수 있다. 상기 진공 압착 몰드 장치(1100)는 상기 진공 압착 몰드 장치의 하부(1102)에서 필름(1103)을 탑재할 수 있다. 상기 필름(1103)의 상면에는 봉지재(104)가 배치될 수 있다. 상기 유리 기판(701)상에 탑재되기 전 상기 필름(1103)의 상면에 있는 봉지재(104)는 액체 또는 고체일 수 있다. 또한 상기 봉지재(104)는 전술한 바와 같이 실리콘 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리 물질, 레진(Resin)과 같은 폴리머 물질일 수 있으며, 예컨대 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)를 포함할 수 있다.
상기 진공 압착 몰드 장치 (1100)에 상기 유리 기판(701)이 고정되고, 상기 봉지재(104)가 배치되면, 상기 진공 압착 몰드 장치(1100)의 상부(1101) 및 하부(1102)가 상대적으로 움직여 상기 반도체 패키지와 상기 진공 압착 장치의 하부(1102) 사이에 밀폐된 공간(1104)을 형성할 수 있다. 이 때 상기 압착 몰드 장치(1100)는 상기 밀폐된 공간(1104) 안의 기체를 외부로 배출시켜 상기 밀폐된 공간(1104)을 진공으로 만들 수 있다. 상기 진공으로 만드는 공정이 끝나면 상기 진공 압착 몰드 장치(1101)는 상기 봉지재(104)에 상기 유리 기판(701)의 방향으로 압력을 가할 수 있다. 따라서 상기 봉지재(104)는 상기 반도체 칩(101)과 상기 메탈 프레임(102)의 내벽 사이 소정거리(d) 이격되어 형성된 공간 및 상기 반도체 칩(101) 및 상기 메탈 프레임(102)의 상면에 고정될 수 있다.
종래에는 프린팅 몰드(Printing Mold) 기법을 사용하여 상기 반도체 칩(101) 및 상기 메탈 프레임(102) 사이의 이격된 공간을 상기 봉지재(104)로 채웠다. 보다 구체적으로, 종래에는 상기 반도체 칩(101) 및 상기 메탈 프레임(102) 사이의 이격된 공간 위에 상기 봉지재(104)를 올려 놓은 후, 압력 도구를 이용하여 상기 봉지재(104)에 물리적 압력을 가해 상기 반도체 칩(101) 및 상기 메탈 프레임(102) 사이의 이격된 공간에 상기 봉지재(104)가 삽입될 수 있도록 하였다.
상기 프린팅 몰드(Printing Mold) 기법의 경우에는 상기 봉지재(104)를 삽입하는 공정 중에 상기 반도체 칩(101) 및 상기 메탈 프레임(102) 사이의 이격된 공간 또는 상기 반도체 패키지(100) 내부의 공간에 존재하는 공기가 전부 외부로 배출되지 못하고 일부 공기가 상기 반도체 패키지(100) 내에 포획될 수 있었다. 따라서, 종래에는 상기 포획된 공기를 외부로 배출해야 하는 별도의 공정이 필요했다. 상기 공기를 배출해야 하는 별도의 공정을 진행하기 위해서는 상기 반도체 칩(101) 및 상기 메탈 프레임(102)의 내벽 사이 이격된 소정거리(d)는 최소 250 마이크로미터를 유지하고 있어야 했다.
하지만 본 개시의 일 실시예로 상기 진공 압착 몰드 기법을 사용하면 진공 상태에서 상기 봉지재(104)가 상기 유리 기판(701)상에 고정되므로, 공기를 배출해야 하는 별도의 공정이 필요 없다. 따라서 상기 반도체 칩(101) 및 상기 메탈 프레임(102)의 내벽 사이 이격된 소정거리(d)를 약 50 마이크로미터 내지 약 150 마이크로미터까지 줄일 수 있고, 이는 종래보다 약 절반 이하로 줄어든 거리이다. 상기 줄어든 소정거리(d)로 인하여 반도체 패키지 상에서 열의 이동 저항을 줄여 방열 효과가 개선될 수 있다. 또한, 반도체 웨이퍼(wafer)상에 반도체 칩들을 형성하는 공정에 있어서, 상기 웨이퍼 상에 더 많은 반도체 칩을 배치할 수 있어 반도체 패키지 생성의 생산성이 더욱 좋아질 수 있다.
또한 상기 진공 압착 몰드 기법은 상기 메탈 프레임(102)의 형상에 제약을 받지 않고 적용될 수 있어 보다 다양한 형상의 메탈 프레임(102)이 본 개시의 실시예로 적용될 수 있으며, 상기 진공 압착 몰드 기법은 종래의 프린팅 몰드 기법보다 공정의 시간이 짧아, 반도체 패키지의 생성 수율이 더욱 증대될 수 있다.
도 12는 본 개시의 일 실시예인 히트싱크(107)를 반도체 패키지에 부착하는 반도체 패키지 제조 방법의 일 단계를 도시한다. 도 12를 참조할 때, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지 제조 방법은 히트싱크(107)를 반도체 패키지 상에 부착하는 것을 포함할 수 있다.
도 12를 참조하면, 상기 히트싱크(107)는 상기 반도체 칩(101)의 상면 또는 상기 봉지재(102)의 상면에 부착될 수 있다. 상기 히트싱크(107)를 반도체 칩(101)의 상면에 밀착 배치하는 방법은 열 압착 방법을 포함할 수 있다. 상기 열 압착 방법은 압착기를 이용하여 상기 히트싱크(106)의 하부에 위치하는 접착필름에 열과 압력을 가하는 것이다. 상기 열 압착 방법을 통해 상기 접착필름은 상기 히트싱크(107)를 상기 반도체 칩(101) 및 상기 봉지재(104)의 상면에 안정적으로 부착할 수 있다.
도 13은 본 개시의 일 실시예에 따른 히트싱크의 형상을 나타내는 도면이다. 도 13을 참조할 때, 본 개시의 기술적 사상의 일 실시예에 따른 히트싱크는 도 13의 (a)와 같이 직육면체 형상(1301)일 수 있고, 도 13의 (b)와 같이 직육면체 형상에서 측면에서 돌출부(1303)를 갖는 형상(1302)일 수 있다. 후술할 바와 같이 상기 반도체 패키지의 절단 공정에 있어서 절단 라인은 도 13의 (b)에 도시된 직선 L과 같이 상기 돌출부(1303)상에 형성될 수 있으므로, 상기 히트싱크의 절단 부분이 줄어들 수 있어 절단 공정에 용이성을 제공할 수 있다.
도 14는 본 개시의 일 실시예에 따른 유리 기판(701)을 제거하고 반도체 패키지를 뒤집는 반도체 패키지 제조 방법의 일 단계를 도시한다. 도 14를 참조하면, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지의 제조방법은 상기 유리 기판(701)을 분리하여 상기 반도체 패키지를 뒤집는 것을 포함할 수 있다.
도 15는 본 개시의 일 실시예에 따른 재배선층 및 외부 연결단자를 형성하는 반도체 패키지 제조 방법의 일 단계를 도시한다.
도 15를 참조하면, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지의 제조방법은 재배선층(103)을 형성하는 것을 포함할 수 있다. 상기 재배선층(103)은 배선 패턴(1501) 및 절연 패턴(1502)를 포함할 수 있다. 본 개시의 예시적인 실시예에서, 절연 패턴(1502)은 비감광성 물질을 포함할 수 있고, 상기 반도체 칩(101)의 하면에 상기 절연 패턴(1502)이 형성된 후 상기 절연 패턴(1502)은 반도체 칩(101)의 칩 패드(113)를 노출시키도록 일부 제거될 수 있다. 상기 절연 패턴(1502)이 형성된 후에, 상기 배선 패턴(1501)은 상기 절연 패턴(1502)의 개구에 의해 노출된 상기 칩 패드(113)와 전기적으로 연결될 수 있다. 상기 배선 패턴(1501)은 도금, 무전해 도금, 전기 도금 또는 이들의 조합으로 형성될 수 있으며, 도금 공정을 통해 상기 절연 패턴(1502) 상에 형성될 수 있다. 상기 배선 패턴(1501)이 형성되면 상기 배선 패턴(1501)의 상부에 상기 절연 패턴(1502)이 또 한번 형성될 수 있다. 이 때, 상기 배선 패턴의(1501)의 일부는 외부 연결단자(105)와 연결되도록 일부 노출될 수 있다.
또한 도 15를 참조하면, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지의 제조 방법은 외부 연결단자(105)를 부착하는 것을 포함할 수 있다. 상기 외부 연결단자(105)는 솔더볼일 수 있다. 상기 외부 연결단자(105)는 솔더링 공정을 통해 상기 노출된 배선 패턴(1501)에 부착될 수 있다.
도 16 및 도 17은 본 개시의 일 실시예에 따른 복수의 반도체 패키지들을 개별 패키지들로 절단하는 반도체 패키지 제조 방법의 일 단계를 도시한다.
도 16 및 도 17을 참조할 때, 상기 복수의 반도체 패키지들을 개별 패키지들로 절단하는 공정은 절단 블레이드를 이용하여 상기 반도체 패키지의 재배선층(103), 메탈 프레임(102), 봉지재(104), 및 히트싱크(107)를 순차적으로 자를 수 있다. 이 때, 상기 봉지재(104)보다 강성이 상대적으로 강한 상기 메탈 프레임(102)의 높이를 조절하여 절단 공정의 용이성을 제공할 수 있다. 예를 들어, 도 5에서 전술한 바와 같이 도 5의 메탈 프레임(도 5, 501)의 제2 영역(도 5, 501b)의 높이가 작을수록 상기 절단 블레이드의 상기 메탈 프레임(501)의 절단 깊이가 짧아져 절단 공정이 신속해질 수 있다.
도 17은 도 13의 (b)에 도시된 히트싱크(도 13, 1302)가 탑재된 복수의 반도체 패키지들을 개별 패키지로 절단하는 반도체 패키지 제조 방법의 일 단계를 도시한다. 도 17을 참조할 때, 도 13에 도시된 절단 라인 L의 일 영역에서 상기 돌출부(1303)가 형성되지 않은 영역이 존재할 수 있다. 따라서 반도체 패키지 절단 공정은 히트싱크(107)의 절단을 거치지 않고, 재배선층(103), 메탈 프레임(102), 및 봉지재(104)를 순차적으로 절단함으로써 이루어질 수 있다. 따라서 봉지재(104)보다 강성이 상대적으로 강한 히트싱크(107)의 절단이 없어 절단의 신속성 및 용이성을 확보할 수 있다.
도 18은 본 개시의 일 실시예인 반도체 패키지를 포함하는 전자 시스템을 개략적으로 도시한 블록도이다.
도 18을 참조하면, 전자 시스템(1800)은 본 발명의 기술적 사상의 다양한 실시예들의 반도체 패키지들 중 적어도 하나를 포함할 수 있다. 전자 시스템(1800)은 모바일기기 또는 컴퓨터에 포함될 수 있다. 예를 들어, 전자 시스템(1800)은 메모리 시스템(1801), 마이크로프로세서(1802), 램(1803) 및 데이터 통신을 수행하는 유저 인터페이스(1804)를 포함할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (14)

  1. 칩 패드를 포함하는 반도체 칩;
    상기 반도체 칩의 칩 패드와 전기적으로 연결되는 재배선층;
    상기 재배선층과 전기적으로 연결되는 외부 연결단자;
    상기 재배선층 상면에 위치하는 메탈 프레임;
    상기 반도체 칩 및 상기 메탈 프레임을 고정시키도록 구성된 봉지재; 및
    상기 봉지재 상부에 형성되는 히트싱크;
    를 포함하고,
    상기 메탈 프레임은 내부에서 공동을 포함하고,
    상기 반도체 칩은 상기 메탈 프레임 내부의 공동에 위치하여 상기 메탈 프레임에 의해 둘러 싸여있고,
    상기 메탈 프레임의 내벽과 상기 반도체 칩은 소정거리 이격되어 있고,
    상기 소정거리는 50 마이크로미터 내지 150 마이크로미터인 것을 특징으로 하는 반도체 패키지.
  2. 제1 항에 있어서,
    상기 메탈 프레임은 구리 또는 알루미늄을 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제1 항에 있어서,
    상기 메탈프레임의 외벽은 상기 반도체 패키지의 측면과 동일 평면상에 위치하여 외부에 노출되는 것을 특징으로 하는 반도체 패키지.
  4. 제3 항에 있어서,
    상기 메탈 프레임은 내부에 공동을 가진 직육면체 형상인 것을 특징으로 하는 반도체 패키지.
  5. 제4 항에 있어서,
    상기 메탈 프레임의 높이는 상기 반도체 칩의 높이와 동일한 것을 특징으로 하는 반도체 패키지.
  6. 제5 항에 있어서,
    상기 메탈 프레임의 상면, 상기 반도체 칩의 상면, 및 상기 봉지재의 상면이 동일 평면 상에 위치하는 것을 특징으로 하는 반도체 패키지.
  7. 제4 항에 있어서,
    상기 메탈 프레임의 높이는 상기 반도체 칩의 높이보다 작은 것을 특징으로 하는 반도체 패키지.
  8. 제3 항에 있어서,
    상기 메탈 프레임은 상기 반도체 칩과 소정거리 이격되어 있는 내벽을 가지는 제1 영역; 및
    상기 제1 영역의 외벽에 접촉되어 형성된 제2 영역;을 포함하고,
    상기 제1 영역의 최대 높이는 상기 제2 영역의 최대 높이보다 크고
    상기 제2 영역의 외벽은 외부에 노출되는 것을 특징으로 하는 반도체 패키지.
  9. 제8 항에 있어서,
    상기 메탈 프레임의 상기 제2 영역의 소재는 상기 제1 영역의 소재보다 강성이 약한 것을 특징으로 하는 반도체 패키지.
  10. 제8 항에 있어서,
    상기 메탈 프레임의 상기 제1 영역의 최대 높이는 상기 반도체 칩의 최대 높이와 동일한 것을 특징으로 하는 반도체 패키지.
  11. 제8 항에 있어서,
    상기 메탈 프레임의 상기 제1 영역의 최대 높이는 상기 반도체 칩의 최대 높이보다 작은 것을 특징으로 하는 반도체 패키지.
  12. 제1 항 내지 제11 항 중 어느 한 항에 있어서,
    상기 메탈 프레임의 내벽과 상기 반도체 칩 사이의 상기 소정거리는 100 마이크로미터인 것을 특징으로 하는 반도체 패키지.
  13. 유리 기판 상에 내부에 공동이 형성된 메탈 프레임을 형성하는 단계;
    상기 메탈 프레임의 공동 내에서 칩 패드를 포함한 반도체 칩을 상기 메탈 프레임의 내벽과 소정거리 이격하여 상기 유리 기판 상에 실장하는 단계;
    상기 메탈 프레임과 상기 반도체 칩을 진공 압착 몰드 기법을 이용하여 봉지재를 통해 고정하고 밀봉하는 단계;
    히트싱크를 상기 봉지재의 상면에 부착하는 단계;
    상기 유리 기판을 제거하는 단계; 및
    상기 반도체 칩의 칩 패드와 전기적으로 연결되도록 재배선층 및 외부 연결단자를 형성하는 단계;
    를 포함하는 반도체 패키지 제조 방법.
  14. 제13 항에 있어서,
    상기 반도체 칩을 상기 유리 기판 상에 실장하는 단계는
    상기 반도체 칩과 상기 메탈 프레임의 내벽을 50 마이크로미터 내지 150 마이크로미터 이격하여 실장하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
KR1020180079579A 2018-05-15 2018-07-09 반도체 패키지 KR102168214B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2019/004688 WO2019221406A1 (ko) 2018-05-15 2019-04-18 반도체 패키지
US17/098,080 US11404347B2 (en) 2018-05-15 2020-11-13 Semiconductor package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180055663 2018-05-15
KR1020180055663 2018-05-15

Publications (2)

Publication Number Publication Date
KR20190130947A true KR20190130947A (ko) 2019-11-25
KR102168214B1 KR102168214B1 (ko) 2020-10-21

Family

ID=68730700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180079579A KR102168214B1 (ko) 2018-05-15 2018-07-09 반도체 패키지

Country Status (1)

Country Link
KR (1) KR102168214B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232471A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
KR20120077875A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20130103045A (ko) * 2012-03-09 2013-09-23 하나 마이크론(주) 반도체 패키지 및 그 제조방법
US20150021754A1 (en) * 2009-11-25 2015-01-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thermal Lid for Balancing Warpage and Thermal Management
KR20170138604A (ko) * 2016-06-07 2017-12-18 주식회사 네패스 반도체 패키지 및 이의 제조 방법
KR20180002913A (ko) * 2016-05-27 2018-01-09 주식회사 네패스 반도체 패키지 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232471A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US20150021754A1 (en) * 2009-11-25 2015-01-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thermal Lid for Balancing Warpage and Thermal Management
KR20120077875A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20130103045A (ko) * 2012-03-09 2013-09-23 하나 마이크론(주) 반도체 패키지 및 그 제조방법
KR20180002913A (ko) * 2016-05-27 2018-01-09 주식회사 네패스 반도체 패키지 및 그 제조방법
KR20170138604A (ko) * 2016-06-07 2017-12-18 주식회사 네패스 반도체 패키지 및 이의 제조 방법

Also Published As

Publication number Publication date
KR102168214B1 (ko) 2020-10-21

Similar Documents

Publication Publication Date Title
US10998290B2 (en) Semiconductor device assemblies with molded support substrates
US10020206B2 (en) Encapsulated dies with enhanced thermal performance
KR102239259B1 (ko) 고효율 열 경로 및 몰딩된 언더필을 구비한 적층형 반도체 다이 조립체
US10153178B2 (en) Semiconductor die assemblies with heat sink and associated systems and methods
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
TWI703684B (zh) 由晶圓上模組總成而與晶粒整合之超小型模塑模組
JP5081578B2 (ja) 樹脂封止型半導体装置
US9099454B2 (en) Molded semiconductor package with backside die metallization
US10332844B2 (en) Manufacturing method of package structure
KR101374145B1 (ko) 반도체 패키지 및 그 제조 방법
KR102036762B1 (ko) 반도체 패키지
KR101059629B1 (ko) 반도체 패키지 제조방법
KR102168214B1 (ko) 반도체 패키지
US11398417B2 (en) Semiconductor package having die pad with cooling fins
US8618653B2 (en) Integrated circuit package system with wafer scale heat slug
KR102167021B1 (ko) 히트싱크를 탑재한 반도체 패키지
US9190343B1 (en) Semiconductor device with tube based heat spreader
US20220208628A1 (en) Chip packaging structure
JP5200130B2 (ja) ウエハレベルｃｓｐの製造方法
US20230130983A1 (en) Semiconductor device, semiconductor package, and method of fabricating the semiconductor package
US20080246142A1 (en) Heat dissipation unit and a semiconductor package that has the heat dissipation unit
KR101474127B1 (ko) 반도체 기판의 방열구조
JP2022078004A (ja) 半導体素子パッケージ及びその製造方法
KR100640585B1 (ko) 열방출 특성을 개선한 반도체 패키지
CN114256163A (zh) 半导体封装结构及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant