KR20190130946A - 히트싱크를 탑재한 반도체 패키지 - Google Patents

히트싱크를 탑재한 반도체 패키지 Download PDF

Info

Publication number
KR20190130946A
KR20190130946A KR1020180077319A KR20180077319A KR20190130946A KR 20190130946 A KR20190130946 A KR 20190130946A KR 1020180077319 A KR1020180077319 A KR 1020180077319A KR 20180077319 A KR20180077319 A KR 20180077319A KR 20190130946 A KR20190130946 A KR 20190130946A
Authority
KR
South Korea
Prior art keywords
heat dissipation
semiconductor package
heat sink
heat
adhesive film
Prior art date
Application number
KR1020180077319A
Other languages
English (en)
Other versions
KR102167021B1 (ko
Inventor
김남철
김종헌
이응주
여용운
이창우
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Priority to PCT/KR2019/004688 priority Critical patent/WO2019221406A1/ko
Publication of KR20190130946A publication Critical patent/KR20190130946A/ko
Application granted granted Critical
Publication of KR102167021B1 publication Critical patent/KR102167021B1/ko
Priority to US17/098,080 priority patent/US11404347B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 개시의 예시적 실시예에 따른 반도체 패키지는 칩 패드를 포함하는 반도체 칩; 상기 반도체 칩의 칩 패드와 전기적으로 연결되는 재배선층; 상기 재배선층과 전기적으로 연결되는 외부 연결단자; 상기 반도체 칩을 덮고 상기 반도체 칩과 상기 재배선층을 고정시키도록 구성된 봉지재; 상기 봉지재의 상면에 위치하는 접착필름; 및 상기 접착필름의 상면에 형성되어 가장자리에서 단차를 갖는 히트싱크;를 포함하는 것을 특징으로 할 수 있다.

Description

히트싱크를 탑재한 반도체 패키지 {Semiconductor Package with heatsink}
본 개시의 기술적 사상은 히트싱크를 탑재한 반도체 패키지에 관한 것으로서, 보다 구체적으로는 반도체 칩에서 발생하는 열을 효과적으로 배출할 수 있는 히트싱크를 탑재한 반도체 패키지에 관한 것이다.
반도체 메모리 저장 용량이 고용량화됨과 동시에, 반도체 메모리 소자를 포함하는 전자 장치는 얇고 가벼워질 것이 요구되고 있다. 고용량의 소형화된 반도체 패키지는 반도체 패키지의 내부에 위치하는 반도체 칩에서 많은 열을 발생시키므로, 상기 반도체 패키지 외부로의 방열 특성은 반도체 패키지 및 이를 구비하는 전자소자의 동작 안정성과 제품 신뢰성을 확보하는데 필수적이다.
본 개시의 기술적 사상이 해결하고자 하는 일 기술적 과제는 반도체 칩에서 발생하는 열을 효과적으로 배출할 수 있는 히트싱크가 결합된 반도체 패키지를 제공하는 것이다.
또한 본 개시의 기술적 사상이 해결하고자 하는 다른 기술적 과제는 복수의 반도체 패키지를 개별 반도체 패키지로 분리하는 절단 공정에 있어서 절단의 유연성을 제공하는 히트싱크를 탑재한 반도체 패키지를 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 개시의 일 실시예로 칩 패드를 포함하는 반도체 칩; 상기 반도체 칩의 칩 패드와 전기적으로 연결되는 재배선층; 상기 재배선층과 전기적으로 연결되는 외부 연결단자; 상기 반도체 칩을 덮고 상기 반도체 칩과 상기 재배선층을 고정시키도록 구성된 봉지재; 상기 봉지재의 상면에 위치하는 접착필름; 및 상기 접착필름의 상면에 형성되어 가장자리에서 단차를 갖는 히트싱크;를 포함하는 반도체 패키지를 제공한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 히트싱크는 상기 접착필름의 상면에 형성되는 제1 방열층; 상기 제1 방열층의 상면에 형성되는 제2 방열층; 및 상기 제1 방열층의 측면에서 형성되는 돌출부;를 포함하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 돌출부는 상기 반도체 패키지의 측면과 자기 정렬되는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 제1 방열층의 풋프린트(footprint)는 상기 제2 방열층의 풋프린트(footprint)보다 큰 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 히트싱크의 단차는 상기 접착필름 및 상기 제1 방열층 사이에 형성되는 제1 단차; 및 상기 제1 방열층 및 제2 방열층 사이에 형성되는 제2 단차;를 포함하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지는 방열 몰딩부를 더 포함하고, 상기 방열 몰딩부는 상기 접착필름의 상면에 형성되어 상기 제1 방열층의 상면 및 측면을 덮고, 상기 제2 방열층의 측면을 덮고, 상면은 노출시키며, 상기 돌출부의 상면을 덮는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 방열 몰딩부는 상기 반도체 패키지의 측면과 자기 정렬되는 상기 돌출부의 측면을 외부로 노출시키고, 상기 히트싱크 및 상기 방열 몰딩부가 형성하는 풋프린트(footprint)는 상기 반도체 패키지의 풋프린트(footprint)와 동일한 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 방열 몰딩부의 소재는 상기 돌출부의 소재보다 강성이 약한 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 방열 몰딩부의 소재는 에폭시 몰딩 컴파운드(Epoxy Molding Compound)인 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 제1 단차의 높이는 상기 제2 단차의 높이보다 작은 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 제1 단차 및 상기 제2 단차의 높이의 합은 상기 반도체 패키지의 두께의 약 25 퍼센트 내지 약 40 퍼센트인 것을 특징으로 한다.
상기 목적을 달성하기 위해서, 본 개시의 일 실시예로 칩 패드를 포함하는 반도체 칩; 상기 반도체 칩의 칩 패드와 전기적으로 연결되는 재배선층; 상기 재배선층과 전기적으로 연결되는 외부 연결 단자; 상기 반도체 칩을 덮고 상기 반도체 칩과 상기 재배선층을 고정시키도록 구성된 봉지재; 상기 봉지재의 상면에 위치하는 접착필름; 상기 접착필름의 상면에 위치하는 히트싱크; 및 상기 히트싱크의 측면을 감싸는 방열 몰딩부를 포함하고, 상기 방열 몰딩부의 높이는 상기 히트싱크의 높이와 같고, 상기 방열 몰딩부의 상면은 상기 히트싱크의 상면과 자기 정렬되어 상기 히트싱크의 상면을 외부로 노출시키는 것을 특징으로 하는 반도체 패키지를 제공한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 방열 몰딩부의 측면은 상기 반도체 패키지의 측면과 자기 정렬되고, 상기 방열 몰딩부와 상기 히트싱크가 형성하는 풋프린트(footprint)는 상기 반도체 패키지의 풋프린트(footprint)와 동일한 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 히트싱크는 직육면체 형상이고, 상기 히트싱크의 풋프린트(footprint)는 상기 반도체 칩의 풋프린트(footprint)와 동일한 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 히트싱크의 두께는 상기 반도체 패키지의 두께의 약 25퍼센트 내지 약 40퍼센트인 것을 특징으로 한다.
상기 목적을 달성하기 위해서, 본 개시의 일 실시예로 칩 패드를 포함하는 반도체 칩; 상기 반도체 칩의 칩 패드와 전기적으로 연결되는 재배선층; 상기 재배선층과 전기적으로 연결되는 외부 연결 단자; 상기 반도체 칩을 덮고 상기 반도체 칩과 상기 재배선층을 고정시키도록 구성된 봉지재; 상기 봉지재의 상면에 위치하는 접착필름; 및 상기 접착필름의 상부면에 형성되는 히트싱크;를 포함하고, 상기 접착필름은 상기 히트싱크의 측면으로 연장되어 상기 히트싱크의 측면을 덮고, 상기 접착필름은 상기 히트싱크의 상면과 자기 정렬되어 상기 히트싱크의 상면은 노출시키는 것을 특징으로 하는 반도체 패키지를 제공한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 히트싱크 및 상기 히트싱크의 측면으로 연장된 상기 접착필름이 형성하는 풋프린트(footprint)는 상기 반도체 패키지의 풋프린트(footprint)와 동일한 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 히트싱크의 풋프린트(footprint)는 상기 반도체 칩의 풋프린트(footprint)와 동일한 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 패키지의 상기 히트싱크 및 상기 접착필름이 형성하는 두께는 상기 반도체 패키지의 두께의 약 25퍼센트 내지 약 40퍼센트인 것을 특징으로 한다.
본 개시의 실시예들에 따르면 반도체 칩에서 발생한 열을 히트싱크를 통해 보다 효율적으로 외부로 방출하는 방열성능이 우수한 반도체 패키지를 제공할 수 있다.
또한 본 개시의 실시예에 따른 히트싱크의 구조로 인해 복수의 반도체 패키지들을 개별 반도체 패키지로 절단하는 공정에 있어서 절단의 용이성을 제공할 수 있다.
도 1a 및 도 1b는 본 개시의 일 실시예에 따른 반도체 패키지의 기본 구조를 설명하는 단면도이다.
도 2a는 본 개시의 일 실시예인 복수개의 히트싱크들이 소정 거리를 두고 연결되어 있는 히트싱크들의 집단을 설명하는 평면도이다.
도 2b 및 도 2c는 본 개시의 일 실시예인 상기 도 2a의 히트싱크들의 집단을 각각 직선 a 및 직선 b에 따라 잘랐을 때의 측단면도들이다.
도 3a 및 도 3b는 본 개시의 일 실시예인 상기 도 2a의 히트싱크들의 집단이 탑재된 복수의 반도체 패키지를 각각 도 2a의 직선 a 및 직선 b에 따라 잘랐을 때의 측단면도들이다.
도 4a는 본 개시의 일 실시예인 상기 도 2a의 히트싱크들의 집단이 탑재된 복수개의 반도체 패키지들을 절단 공정에 의해 절단하여 생성된 개별 반도체 패키지의 사시도이다.
도 4b 및 도 4c는 본 개시의 일 실시예인 반도체 패키지를 각각 도 4a의직선 c 및 직선 d에 따라 잘랐을 경우의 측단면도들이다.
도 5a는 본 개시의 일 실시예인 복수개의 히트싱크들이 소정 거리를 두고 연결되어 있는 히트싱크들의 집단을 설명하는 평면도이다.
도 5b 및 도 5c는 본 개시의 일 실시예인 도 5a의 히트싱크들의 집단을 각각 도 5a의 직선 c 및 직선d에 따라 잘랐을 때의 측단면도들이다.
도 6a 및 도 6b는 본 개시의 일 실시예인 상기 히트싱크들의 집단이 탑재된 복수의 반도체 패키지를 각각 도 5a의 직선 c 및 직선 d에 따라 잘랐을 때의 측단면도이다.
도 7a는 본 개시의 일 실시예인 상기 도 5a의 히트싱크들의 집단이 탑재된 복수의 반도체 패키지들을 절단 공정에 의해 절단하여 생성된 개별 반도체 패키지의 사시도이다.
도 7b 및 도 7c는 본 개시의 일 실시예인 반도체 패키지를 각각 도 7a의직선 e 및 직선 f에 따라 잘랐을 경우의 측단면도들이다.
도 8a는 본 개시의 일 실시예인 상기 도 2a의 히트싱크들의 집단에 방열 몰딩부가 채워져 있는 히트싱크들의 집단을 설명하는 평면도이다.
도 8b 및 8c는 본 개시의 일 실시예인 도 8a의 상기 히트싱크들의 집단이 탑재된 복수의 반도체 패키지를 각각 도 8a의 직선 g 및 직선 h에 따라 잘랐을 때의 측단면도들이다.
도 9a는 본 개시의 일 실시예인 상기 도 8a의 히트싱크들의 집단이 탑재된 복수개의 반도체 패키지들을 절단 공정에 의해 절단하여 생성된 개별 반도체 패키지의 사시도이다.
도 9b 및 도 9c는 본 개시의 일 실시예인 반도체 패키지를 각각 도 9a의직선 i 및 직선 j에 따라 잘랐을 경우의 측단면도들이다.
도 10a는 본 개시의 일 실시예인 복수개의 히트싱크들을 도시한 사시도이다.
도 10b는 본 개시의 일 실시예인 상기 도 10a의 히트싱크들을 방열 몰딩부로 채운 히트싱크들의 집단을 나타내는 평면도이다.
도 11a는 본 개시의 일 실시예인 상기 도 10b의 히트싱크들의 집단이 탑재된 복수의 반도체 패키지들을 절단 공정에 의해 절단하여 생성된 개별 반도체 패키지의 사시도이다.
도 11b는 본 개시의 일 실시예인 반도체 패키지를 도 11a의 직선 k에 따라 잘랐을 경우의 측단면도이다.
도 12a는 본 개시의 일 실시예에 따른 히트싱크들의 집단을 설명하는 평면도이다.
도 12b는 본 개시의 일 실시예인 도 12a의 히트싱크들의 집단을 도 12a의 직선 l에 따라 잘랐을 때의 측단면도이다.
도 13은 본 개시의 일 실시예인 반도체 패키지를 각각 도 12a의 직선 l에 따라 잘랐을 경우의 측단면도이다.
도 14는 본 개시의 일 실시예인 반도체 패키지의 제조 방법을 설명하는 플로우 차트이다.
도 15는 본 개시의 일 실시예인 반도체 패키지를 포함하는 전자 시스템을 개략적으로 도시한 블록도이다.
이하, 첨부도면을 참조하여 본 발명 개념의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명 개념의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명 개념의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안 된다. 본 발명 개념의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명 개념을 보다 완전하게 설명하기 위해서 제공되는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명 개념은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명 개념의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 반대로 제2 구성 요소는 제1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명 개념을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "갖는다" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
도 1a 및 도 1b는 본 개시의 일 실시예에 따른 반도체 패키지의 기본 구조를 설명하는 단면도이다. 상기 반도체 패키지(100)는 팬-아웃 웨이퍼 레벨 패키지(fan-out wafer level package, FOWLP) 또는 패널 레벨 패키지(panel level package, PLP)일 수 있다.
도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 반도체 칩(101), 반도체 칩을 감싸는 봉지재(102), 재배선층(103), 외부 연결단자(104), 접착필름(105) 및 히트싱크(106)를 포함할 수 있다. 상기 반도체 패키지(100)는 웨이퍼 레벨 패키지(Wafer Level Package, WLP) 구조의 반도체 패키지일 수 있고, 구체적으로 팬-아웃 웨이퍼 레벨 패키지(Fan-Out Wafer Level Package) 구조의 반도체 패키지일 수 있다. 상기 반도체 패키지의 전체 두께는 약 1.1 밀리미터 내지 약 1.4 밀리미터일 수 있다. 하지만 상기 두께에 한정되지 않고 다양한 두께를 가질 수 있다.
도 1a에 도시된 상기 반도체 칩(101)은 다양한 종류의 복수의 개별 소자(individual devices)를 포함할 수 있다. 예컨대, 상기 복수의 개별 소자는 다양한 미세 전자 소자(microelectronic devices), 예를 들면 CMOS 트랜지스터(complementary metal-insulator-semiconductor transistor) 등과 같은 MOSFET(metal-oxide-semiconductor field effect transistor), 시스템 LSI(large scale integration), CIS(CMOS imaging sensor) 등과 같은 이미지 센서, MEMS(micro-electro-mechanical system), 능동 소자, 수동 소자 등을 포함할 수 있다.
예시적인 실시예들에서, 상기 반도체 칩(101)은 메모리 반도체 칩일 수 있다. 상기 메모리 반도체 칩은 예를 들면, DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory)과 같은 휘발성 메모리 반도체 칩이거나, PRAM(Phase-change Random Access Memory), MRAM(Magneto-resistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory) 또는 RRAM(Resistive Random Access Memory)과 같은 비휘발성 메모리 반도체 칩일 수 있다.
또는, 예시적인 실시예들에서, 반도체 칩(101)은 로직 칩일 수 있다. 예를 들어, 반도체 칩(101)은 CPU(Central Processor Unit), MPU(Micro Processor Unit), GPU(Graphic Processor Unit) 또는 AP(Application Processor)일 수 있다.
또한, 도 1a 및 도 1b에서 반도체 패키지(100)는 하나의 반도체 칩(101)을 포함하는 것으로 도시되었으나, 반도체 패키지(100)는 둘 이상의 반도체 칩(101)을 포함할 수 있다. 반도체 패키지(100)에 포함된 둘 이상의 반도체 칩(101)은 동종의 반도체 칩일 수도 있고, 이종의 반도체 칩일 수도 있다. 일부 실시예들에서, 반도체 패키지(100)는 서로 다른 종류의 반도체 칩들이 서로 전기적으로 연결되어 하나의 시스템으로 동작하는 시스템 인 패키지(system in package, SIP)일 수 있다.
상기 반도체 칩(101)은 하면(111) 및 상기 하면(111)에 대향하는 상면(112)을 포함할 수 있다. 상기 반도체 칩(101)은 상기 하면(111)에서 칩 패드(113)를 포함할 수 있다. 상기 칩 패드(113)는 상기 반도체 칩(101)에 형성된 다양한 종류의 복수의 개별소자와 전기적으로 연결될 수 있다. 상기 칩 패드(113)는 약 0.5 마이크로미터 내지 약 1.5 마이크로미터 사이의 두께를 가질 수 있다. 또한, 도 1a에 도시되지는 않았지만 반도체 칩(101)은 상기 하면(111)을 덮는 패시베이션 층을 포함할 수 있다.
도 1a 및 도 1b를 참조하면, 상기 봉지재(102)는 상기 반도체 칩(101)을 감싸며 보호하는 역할을 할 수 있다. 또한 상기 봉지재(102)는 상기 반도체 칩(101)과 후술하는 재배선층(103)을 고정시킬 수 있다. 상기 봉지재(102)는 예를 들어, 실리콘 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리 물질 등으로 형성될 수 있으며, 예를 들면, 레진(Resin)과 같은 폴리머로 형성될 수 있으며, 예컨대 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)로 형성될 수 있다.
상기 봉지재(102)는 상기 반도체 칩(101)의 적어도 일부를 덮을 수 있다. 도 1a에 도시된 바와 같이, 상기 봉지재(102)는 상기 반도체 칩(101)의 상면(112) 및 측면을 덮을 수 있다. 이 때, 상기 반도체 칩(101)의 상면(112)과 상기 봉지재(102)의 상면 사이의 높이 차는 약 1 마이크로미터 내지 약 10 마이크로미터일 수 있다.
다만, 본 개시의 일부 실시예에서는 도 1b에 도시된 바와 같이, 상기 봉지재(102)는 상기 반도체 칩(101)의 측면을 덮되, 상기 반도체 칩(101)의 상면(112)은 노출시킬 수 있다. 상기 반도체 칩(101)의 상면(112)이 노출됨으로써, 상기 반도체 패키지(100)의 크기가 작아질 수 있고, 상기 반도체 칩(101)에서 발생하는 열은 상기 봉지재(102)를 통하지 않고, 후술하는 반도체 칩(101)의 상면(112)에 위치하는 접착필름(105) 및 상기 접착필름(105)의 상면에 위치하는 히트싱크(106)를 순차적으로 통과하여 외부로 방출될 수 있다.
도 1a 및 도 1b를 참조하면, 상기 반도체 패키지(100)는 접착필름(105)을 포함할 수 있다. 상기 접착필름(105)은 상기 반도체 칩(101)의 상면(112) 또는 상기 봉지재(102)의 상면에 접촉할 수 있다. 상기 접착필름(105)은 상기 봉지재(102) 및 상기 반도체 칩(101)과의 접착성이 뛰어난 에폭시 수지를 포함할 수 있다. 또한, 열 전도도가 우수한 필러(filler), 예를 들어, 은, 알루미늄, 실리콘 다이옥사이드, 질화 알루미늄 및 질화 붕소 등을 포함할 수 있고, 강성을 유지하기 위해 열전도를 갖는 산화 알루미늄을 포함할 수 있다. 상기 접착필름(105)은 자체적으로 접착 특성이 있을 수 있고, 또한 별도의 열전도성 접착 테이프와 접착되어 제공될 수 있다. 상기 접착 테이프는 양면의 접착 테이프일 수 있다. 상기 반도체 패키지(100)에 형성된 상기 접착필름(105)의 두께는 약 5 마이크로미터 내지 약 20 마이크로미터일 수 있으며, 보다 구체적으로 약 10 마이크로미터 내지 약 14 마이크로미터일 수 있다.
도 1a 및 도 1b를 참조하면, 상기 반도체 패키지(100)는 재배선층(103)을 포함할 수 있다. 상기 재배선층(103)은 상기 반도체 칩(101)의 하면(111)에서 형성되어, 상기 반도체 칩(101)의 칩 패드(113) 및 외부 연결단자(104)를 전기적으로 연결할 수 있다. 상기 반도체 패키지(100)는 상기 재배선층(103)을 통해 상기 반도체 칩(101)의 하면(111)의 풋프린트(footprint)를 벗어난 영역에서 외부 연결단자(104)를 형성할 수 있다. 상기 재배선층(103)을 통해 상기 반도체 패키지(100)에서 효율적인 외부 연결단자(104)의 배치가 가능할 수 있다.
도 1a 및 도 1b에 도시되지는 않았지만, 상기 재배선층(103)은 배선 패턴 및 절연 패턴을 포함할 수 있다. 상기 배선 패턴은 반도체 칩(101)의 하면(111)에 형성된 칩 패드(113)에 전기적으로 연결될 수 있으며, 상기 칩 패드(113)를 외부 장치에 전기적으로 연결하기 위한 전기적 연결 경로를 제공할 수 있다. 상기 절연 패턴은 상기 칩 패드(113)와 전기적으로 연결된 배선 패턴을 외부의 충격으로부터 보호하고 단락을 방지하는 역할을 한다. 상기 절연 패턴은 예시적으로 폴리이미드와 같은 감광성 물질 또는 에폭시(epoxy)를 포함할 수 있다. 다만 이에 한정되지 않으며, 실리콘 산화막, 실리콘 질화막, 절연성 폴리머 또는 이들의 조합으로 이루어질 수도 있다.
도 1a 및 도 1b를 참조하면, 상기 반도체 패키지는 외부 연결단자(104)를 포함할 수 있다. 상기 외부 연결단자(104)는 상기 재배선층(103)의 하면에 위치하여 전기적으로 연결될 수 있다. 상기 외부 연결단자(104)에 의해 상기 반도체 패키지(100)는 예를 들어 시스템 기판이나 메인 보드 등의 외부 장치와 전기적으로 연결될 수 있다. 상기 외부 연결단자(104)는 도 1a 및 도 1b에 도시된 바와 같이, 솔더볼을 포함할 수 있다. 상기 솔더볼은 주석, 은, 구리 및 알루미늄 중 적어도 하나를 포함할 수 있다. 또한, 상기 솔더볼의 형상은 도 1a 및 도 1b에 도시된 볼 형상일 수 있으나, 이에 한정되지 않고 원기둥, 다각 기둥, 다면체 등의 다양한 형상을 할 수 있다.
도 1a 및 도 1b를 참조하면, 상기 반도체 패키지(100)는 히트싱크(106)를 포함할 수 있다. 상기 히트 싱크(106)는 상기 접착필름(105)의 상부에 위치하여 상기 반도체 패키지(100)에 탑재될 수 있다. 상기 히트 싱크(106)는 상기 반도체 패키지(100) 내의 상기 반도체 칩(101)에서 발생하는 열을 외부로 효율적으로 방출할 수 있다.
보다 구체적으로, 도 1a를 참조할 때, 반도체 패키지(100) 내의 상기 반도체 칩(101)에서 발생하는 열은 상기 반도체 칩(101)의 상면(112), 봉지재(102), 접착필름(105) 및 히트싱크(106)를 순차적으로 거쳐 외부로 방출될 수 있다. 또한 도 1b를 참조할 때, 반도체 패키지(100)내의 상기 반도체 칩(101)에서 발생하는 열은 상기 반도체 칩(101)의 상면(112), 접착필름(105) 및 히트싱크(106)를 순차적으로 거쳐 외부로 방출될 수 있다. 도 1b의 경우 상기 반도체 칩(101)의 상면(112)과 상기 접착필름(105) 사이에 봉지재(102)가 형성되지 않았으므로, 상기 반도체 칩(101)에서 발생한 열의 이동경로에 있어서 열의 이동 저항이 도 1a의 경우보다 작을 수 있고, 이에 따라 방열의 효과가 더 좋을 수 있다.
상기 반도체 패키지(100)에 탑재된 히트싱크(106)는 다양한 열 전도도를 가진 금속계 소재, 세라믹계 소재, 탄소계 소재, 고분자계 소재를 포함할 수 있다.
보다 구체적으로 상기 금속계 소재의 히트싱크(106)는 약 200W/mㆍK의 열전도도를 가진 알루미늄(Al), 약 150W/mㆍK의 열전도도를 가진 마그네슘(Mg), 약 380W/mㆍK의 열전도도를 가진 구리(Cu), 약 90W/mㆍK의 열전도도를 가진 니켈(Ni), 약 410W/mㆍK의 열전도도를 가진 은(Ag) 등의 금속계 소재를 포함할 수 있다.
상기 세라믹계 소재의 히트싱크(106)는 약 1800W/mㆍK의 열전도도를 가진 질화 붕소(BN), 약 320W/mㆍK의 열전도도를 가진 질화 알루미늄(AlN), 약 30W/mㆍK의 열전도도를 가진 산화 알루미늄(Al2O3), 약 480W/mㆍK의 열전도도를 가진 탄화 규소(SiC), 약 270W/mㆍK의 열전도도를 가진 산화 베릴륨(BeO) 등의 세라믹계 소재를 포함할 수 있다.
상기 탄소계 소재의 히트싱크(106)는 약 2500W/mㆍK의 열전도도를 가진 다이아몬드, 약 100W/mㆍK의 열전도도를 가진 탄소 섬유, 약 5W/mㆍK 내지 약 1950W/mㆍK의 열전도도를 가진 흑연, 약 1.5W/mㆍK 내지 약 3500W/mㆍK의 열전도도를 가진 탄소나노튜브, 약 5000W/mㆍK의 열전도도를 가진 그래핀 등의 탄소계 소재를 포함할 수 있다.
상기 고분자계 소재의 히트싱크(106)는 약 45W/mㆍK 내지 약 100 W/mㆍK 의 열전도도를 가진 초고분자량을 가진 폴리에틸렌 등의 고분자계 소재를 포함할 수 있다.
다만 상기 히트싱크(106)는 상기 서술한 금속계 소재, 세리막계 소재, 탄소계 소재, 및 고분자계 소재에 한정되지 않으며 상기 소재들의 조합 또는 상기 제시되지 않은 다른 소재들을 포함할 수 있다.
도 1a 및 도 1b를 참조할 때, 상기 반도체 패키지(100)에 탑재된 상기 히트싱크(106)는 다양한 높이로 형성될 수 있다. 본 개시의 일 실시예에서, 상기 히트 싱크(106)의 두께(v)는 상기 반도체 패키지의 두께의 약 25퍼센트 내지 약 40퍼센트를 차지할 수 있다. 본 개시의 일 실시예에서, 상기 반도체 패키지(100)의 두께는 약 1.1 밀리미터 내지 약 1.4 밀리미터일 수 있으므로, 상기 히트 싱크(106)의 두께(v)는 약 280 마이크로미터 내지 약 560 마이크로미터일 수 있다.
또한 도 1a 및 도 1b를 참조할 때, 상기 반도체 패키지(100)에 형성된 히트싱크(106)는 가장자리에서 단차를 가지는 영역(D)을 포함할 수 있다. 상기 단차를 가지는 영역(D)은 하나의 반도체 패키지(100)내에서 복수개일 수 있다. 상기 단차를 가지는 영역(D)에 대해서는 뒤에서 보다 자세하게 서술한다.
도 2a는 본 개시의 일 실시예인 복수개의 히트싱크들(106)이 소정 거리를 두고 연결되어 있는 히트싱크들의 집단(200)을 설명하는 평면도이다. 도 2a를 참조할 때, 개별의 히트싱크(106)는 상기 개별의 히트싱크(106)의 측면의 4 방향에서 각각 또 다른 개별의 히트싱크(106)와 소정 거리(t)를 가지면서 연결되어 히트싱크들의 집단(200)을 형성할 수 있다. 도 2a에 도시된 상기 개별의 히트싱크(106) 사이 상기 소정 거리(t)를 가지고 소정 너비(w)를 가지는 연결영역(S)에 의해 상기 개별의 히트싱크(106)들은 상호 연결될 수 있다. 상기 연결영역(S)은 도 2a에 도시된 바와 같이 상기 히트싱크(106)의 한 측면에 두 개씩 형성될 수 있으나, 그 개수에는 제한이 없다. 예를 들어, 상기 히트싱크(106)의 한 측면에서 상기 연결영역(S)은 한 개로 형성될 수 있으며, 또한 두 개 이상으로 형성될 수도 있다.
상기 히트싱크들의 집단(200)은 복수의 반도체 패키지들이 개별 반도체 패키지로 절단되기 전에 복수의 반도체 패키지들의 접착필름의 상면에 위치하여 고정될 수 있다. 상기 히트싱크들(106)이 상기 연결영역(S)에 의해 상기 히트싱크의 집단(200)을 이룸으로써, 각 반도체 패키지의 상면에서 적절한 위치에 상기 히트싱크(106)가 용이하게 정렬될 수 있다. 상기 복수개의 히트싱크들의 집단(200)을 상기 접착필름(105)의 상면에 위치시킨 후 상기 접착필름(105)에 열과 압력을 가하면, 상기 접착필름(105)은 상기 히트싱크들의 집단(200)이 상기 복수의 반도체 패키지들의 상부에 안정적으로 탑재되도록 고정할 수 있다.
상기 복수개의 히트싱크들의 집단(200)이 상기 복수의 반도체 패키지들의 상부에 안정적으로 탑재되면, 상기 복수의 반도체 패키지들은 절단 공정을 통해 개별의 반도체 패키지로 절단될 수 있다. 도 2a를 참조하면, 절단라인(L)은 상기 복수개의 히트싱크들의 집단(200)의 상기 소정 거리(t) 및 상기 소정 너비(w)를 가지는 연결영역(S) 상에 일 직선으로 형성될 수 있다. 상기 절단라인(L)은 상기 소정 거리(t) 및 상기 소정 너비(w)를 가지는 연결영역(S) 상에서 형성되므로, 상기 연결영역(S)의 두께 및 너비(w)가 작을수록 상기 복수개의 히트싱크들의 집단(200)이 탑재된 복수의 반도체 패키지들을 개별 반도체 패키지(도 1의 100)로 절단하는 절단공정이 용이할 수 있다.
도 2b는 본 개시의 일 실시예인 상기 도 2a의 히트싱크들의 집단(200)을 직선 a에 따라 잘랐을 때의 측단면도이고, 도 2c는 본 개시의 일 실시예인 상기 도 2a의 히트싱크들의 집단(200)을 직선 b에 따라 잘랐을 때의 측단면도이다.
도 2a 내지 도 2c를 참조하면, 본 개시의 일 실시예인 상기 히트싱크들의 집단(200)은 상기 접착필름의 상면에 형성되는 제1 방열층(210) 및 상기 제1 방열층(210)의 상부에 형성되는 제2 방열층(220)을 포함할 수 있다.
상기 제1 방열층(210)들은 소정 거리(t) 및 소정 너비(w)를 가지는 연결영역(S)에 의해 상호 연결될 수 있다. 상기 연결영역(S)은 제1 방열층(210)과 같은 소재일 수 있다. 하지만 절단 공정의 용이성을 위해 다른 소재들을 포함할 수도 있다. 예시적으로, 상기 연결영역(S)은 금속계 소재, 세라믹계 소재, 탄소계 소재 및 고분자계 소재를 포함할 수 있다. 또한 상기 연결영역(S)의 두께는 제1 방열층(210)의 두께와 실질적으로 동일할 수 있다. 상기 제1 방열층(210)은 도 2a에 도시된 바와 같이 직육면체 형상일 수 있지만, 상기 형상에 한정되지 않고 다양한 형상을 할 수 있다.
상기 제2 방열층(220)은 상기 제1 방열층(210)의 상부에 형성될 수 있다. 상기 제2 방열층(220)은 상기 제1 방열층(210)의 방열 소재와 실질적으로 동일할 수 있다. 또한 도 2a 내지 도 2c를 참조할 때, 상기 제2 방열층(220)의 풋프린트(footprint)는 상기 제1 방열층(210)의 풋프린트(footprint)보다 작을 수 있다.
상기 제1 방열층(210) 및 상기 제2 방열층(220)은 실질적으로 동일한 높이를 가질 수 있으나, 이에 한정되지 않고 각각 다른 높이를 가질 수 있다. 상기 제1 방열층(210) 및 상기 제2 방열층(220)의 높이의 합은 약 280 마이크로미터 내지 약 560 마이크로미터일 수 있고, 전체 반도체 패키지 두께의 약 25퍼센트 내지 약 40퍼센트일 수 있다.
도 3a는 본 개시의 일 실시예인 상기 도 2a의 히트싱크들의 집단(200)이 탑재된 복수의 반도체 패키지들을 도 2a의 직선 a에 따라 잘랐을 때의 측단면도이다. 도 3b는 본 개시의 일 실시예인 상기 도 2a의 히트싱크들의 집단(200)이 탑재된 복수의 반도체 패키지들을 도 2a의 직선 b에 따라 잘랐을 때의 측단면도이다.
도 3a 및 3b를 참조할 때, 상기 히트싱크(106)는 제1 단차(310) 및 제2 단차(320)를 포함할 수 있다.
상기 제1 단차(310)는 상기 제1 방열층(210)의 측면에서 상기 연결영역(도 2a의 S)이 형성되지 않는 부분에서 상기 접착필름(105)과 상기 제1 방열층(210) 사이의 높이의 차에 의해서 형성될 수 있다.
보다 구체적으로, 도 3a를 참조하면 상기 히트싱크들의 집단(200)이 탑재된 복수의 반도체 패키지들(300)을 상기 연결영역(S)이 형성되지 않은 부분을 통과하는 직선 a(도 2a)에 따라 잘랐을 때 상기 히트싱크들(106)은 소정거리(t)를 두고 이격될 수 있다. 상기 연결영역이(S)이 형성되지 않아 발생하는 상기 소정거리(t)로 인해, 상기 제1 방열층(210)의 풋프린트(footprint)는 상기 접착필름(105)의 풋프린트(footprint)보다 작을 수 있다. 따라서 상기 제1 방열층(210)과 상기 접착필름(105)의 풋프린트(footprint)의 차이 및 상기 제1 방열층(210)의 높이로 인하여, 상기 접착필름(105)과 상기 제1 방열층(210) 사이에서 제1 단차(310)가 형성될 수 있다.
도 3b를 참조하면, 상기 히트싱크들의 집단(200)이 탑재된 복수의 반도체패키지들(300)을 상기 연결영역(S)이 형성된 부분을 통과하는 직선 b(도 2a)에 따라 잘랐을 때 개별의 히트싱크들은 연결영역(S)에 의해 서로 연결될 수 있다. 따라서 상기 연결영역(S)이 형성된 부분에서는 상기 제1 단차(310)가 형성되지 않을 수 있다.
도 3a 및 도 3b를 참조하면, 제2 단차(320)는 제1 방열층(210)및 제2 방열층(220)의 풋프린트(footprint)의 차이 및 제2 방열층(220)의 높이에 의해 형성될 수 있다. 상기 제1 방열층(210)및 제2 방열층(220)의 풋프린트(footprint)의 차이 및 상기 제2 방열층(220)의 높이에 의해 형성된 제2 단차(320)로 인해, 상기 히트싱크(106)는 역전된 T자형(inverted T)의 형상을 할 수 있다.
도 3a 및 도 3b를 참조할 때, 복수개의 히트싱크(106)들이 탑재된 상기 복수개의 반도체 패키지(300)들은 도 3a 및 도 3b에 도시된 화살표의 방향으로 절단될 수 있다. 보다 구체적으로, 상기 복수개의 반도체 패키지(300)들의 절단라인(도 2a의 L)은 상기 도 3a의 소정거리(t)의 중심 및 도 3b의 연결영역(S)의 중심에서 형성될 수 있으며, 상기 절단라인(도 2a의 L)을 따라 복수개의 반도체 패키지(300)들은 개별 반도체 패키지들로 분리될 수 있다.
도 3a를 참조할 때, 상기 연결영역(S)이 형성되지 않은 부분에서의 상기 복수개의 반도체 패키지(300)의 절단은 접착필름(105), 봉지재(102), 및 재배선층(103)을 순차적으로 거쳐 이루어질 수 있다. 따라서, 상기 연결영역(S)의 절단이 필요 없으므로 반도체 패키지의 절단 공정에 있어서 보다 적은 외력으로 개별 패키지를 형성할 수 있다. 보다 자세하게, 상기 봉지재(102) 및 재배선층(103)의 소재는 상기 연결영역(S)의 소재보다 강성이 상대적으로 약한 에폭시 몰딩 컴파운드를 포함할 수 있으므로 반도체 패키지의 절단 공정에 있어서, 보다 다양한 소재의 절단 블레이드를 선택할 수 있다.
도 3b를 참조할 때, 상기 연결영역(S)이 형성된 부분에서의 상기 복수개의 반도체 패키지(300)의 절단은 연결영역(S), 접착필름(105), 봉지재(102), 및 재배선층(103)을 순차적으로 거쳐 이루어질 수 있다. 상기 연결영역(S)의 소재의 강성이 약하고, 상기 연결영역(S)의 너비(w) 및 두께가 작을수록 상기 연결영역(S)은 반도체 패키지의 절단 공정에 있어서, 절단 블레이드에 의해 쉽게 잘릴 수 있다.
본 개시의 일 실시예는 상기 복수개의 히트싱크들(106)들을 상기 히트싱크(106)의 측면에서 상기 연결영역(S)을 통해 연결하여 상기 히트싱크들의 집단(200)을 형성함으로써, 다량의 히트싱크(106)들을 단일 공정으로 생산할 수 있다. 또한 상기 공정으로 생산된 다량의 히트싱크(106)들은 일체로 결합되어 있으므로, 반도체 칩을 탑재한 복수개의 반도체 패키지들의 상면에 보다 안정적으로 탑재되어 결합될 수 있다. 또한 상기 히트싱크들의 집단(200)은 일체적으로 핸들링이 가능하므로 상기 히트싱크들의 집단(200)의 가공, 운반, 및 절단의 공정에 있어서 용이성을 제공할 수 있다.
도 3a 및 도 3b를 참조하면, 상기 연결영역(S)은 상기 히트싱크(106)의 측면의 일 부분에만 존재할 수 있다. 따라서 상기 제1 방열층(210)의 풋프린트(footprint)는 상기 접착필름(105)의 풋프린트(footprint)보다 작을 수 있고, 상기 제1 방열층(210)의 높이에 의해 상기 접착필름(105) 및 상기 제1 방열층(210) 사이에 제1 단차(310)가 형성될 수 있다.
도 4a는 본 개시의 일 실시예인 상기 도 2a의 히트싱크들의 집단(200)이 탑재된 복수개의 반도체 패키지들을 절단 공정에 의해 절단하여 생성된 개별 반도체 패키지(400)의 사시도이다. 도 4b는 본 개시의 일 실시예인 상기 반도체 패키지(400)를 도 4a의 직선 c에 따라 잘랐을 경우의 측단면도이고, 도 4c는 본 개시의 일 실시예인 상기 반도체 패키지(400)를 도 4a의 직선 d에 따라 잘랐을 경우의 측단면도이다.
도 4a 내지 도 4c를 참조할 때, 상기 반도체 패키지(400)는 도 1a 및 도 1b에서 설명한 바와 같이 반도체 칩(101), 외부연결단자(104), 재배선층(103), 봉지재(102), 연결필름(105) 및 히트싱크(106)를 포함할 수 있다.
상기 반도체 칩(101), 상기 외부연결단자(104), 상기 재배선층(103), 및 상기 봉지재(102), 및 상기 연결필름(105)에 대한 설명은 상기 도 1a 및 도 1b에서 설명한 내용과 같다.
상기 히트싱크(106)는 상기 연결필름(105)의 상부면에서 형성될 수 있다. 상기 히트싱크(106)는 상기 접착필름(105)의 상면에서 형성되는 제1 방열층(210) 및 상기 제1 방열층(210)의 상면에서 형성되는 제2 방열층(220)을 포함할 수 있다. 또한 상기 히트싱크(106)는 상기 제1 방열층(210)의 측면에서 상기 도 2a의 연결영역(S)이 절단되어 형성된 돌출부(S’)를 일부 포함할 수 있다. 이 때, 복수개의 반도체 패키지들이 히트싱크들의 집단(200)이 탑재된 후에 절단 공정에 의해 절단되었으므로, 상기 돌출부(S’)는 상기 반도체 패키지(400)의 측면과 자기 정렬될 수 있다.
도 4a를 참조할 때, 상기 히트싱크(106)는 상기 돌출부(S’)를 포함하지 않는 영역에서 상기 접착필름(105) 및 상기 제1 방열층(210) 사이에 형성되는 제1 단차(310)를 포함할 수 있다.
이 때, 상기 제1 방열층(210)의 풋프린트(footprint)는 제2 방열층(220)의 풋프린트(footprint)보다 클 수 있다. 상기 제1 방열층(210) 및 상기 제2 방열층(220)의 풋프린트(footprint)의 차이 및 상기 제2 방열층(220)의 높이로 인해 상기 제1 방열층(210) 및 상기 제2 방열층(220) 사이에 제2 단차(320)가 형성될 수 있다.
상기 제1 단차(310)의 높이는 상기 제1 방열층(210)의 높이와 실질적으로 동일할 수 있고, 상기 제2 단차(320)의 높이는 상기 제2 방열층(220)의 높이와 실질적으로 동일할 수 있다.
상기 제1 단차(310)의 높이는 상기 제2 단차(320)의 높이보다 작을 수 있다. 또한 상기 돌출부(S’)의 높이는 실질적으로 상기 제1 단차(310)의 높이와 실질적으로 동일할 수 있다. 상기 제1 단차(310)와 높이가 실질적으로 동일하게 형성될 수 있는 상기 돌출부(S’)의 높이가 작아지면, 절단 공정에 있어서 절단에 필요한 외력이 적게 필요할 수 있어 절단공정의 유연성을 증가시킬 수 있다. 하지만 상기 제1 단차(310) 및 제2 단차(320)의 높이는 이에 한정되지 않고 다양하게 형성될 수 있으며, 상기 제1 단차(310)의 높이가 상기 제2 단차(320)의 높이보다 작을 수 있고, 상기 제1 단차(310) 및 상기 제2 단차(320)의 높이는 실질적으로 동일할 수도 있다.
또한 상기 제1 단차(310) 및 상기 제2 단차(320)의 높이의 합은 상기 반도체 패키지(400) 전체 두께의 약 25퍼센트 내지 약 40퍼센트 일 수 있다. 따라서 상기 반도체 패키지(400)의 전체 두께가 약 1.1 밀리미터 내지 약 1.4 밀리미터일 수 있으므로, 상기 제1 단차(310) 및 상기 제2 단차(320)의 높이의 합은 약 280 마이크로미터 내지 약 560 마이크로미터일 수 있다.
또한 상기 제1 방열층(210) 및 상기 제2 방열층(220)을 포함하는 히트 싱크(106)는 도 1a 및 도 1b에서 설명한 바와 같이, 다양한 열 전도도를 가진 금속계 소재, 세라믹계 소재, 탄소계 소재, 및 고분자계 소재 등을 포함할 수 있다.
상기 히트 싱크(106)는 상기 반도체 패키지(400) 내의 상기 반도체 칩(101)에서 발생하는 열을 반도체 칩(101), 봉지재(102), 접착필름(105) 및 히트싱크(106)를 순차적으로 거쳐 외부로 효율적으로 방출시킬 수 있다.
도 5a는 본 개시의 일 실시예인 복수개의 히트싱크들이 소정 거리를 두고 연결되어 있는 히트싱크들의 집단(500)을 설명하는 평면도이다. 도 5b는 본 개시의 일 실시예인 도 5a의 히트싱크들의 집단(500)을 도 5a의 직선 c에 따라 잘랐을 때의 측단면도이고, 도 5c는 본 개시의 일 실시예인 도 5a 히트싱크들의 집단(500)을 도 5의 직선 d에 따라 잘랐을 때의 측단면도이다.
도 5a 내지 도 5c를 참조하면, 본 개시의 일 실시예인 히트싱크들의 집단(500)은 도 2a 내지 도 2c에 개시된 히트싱크들의 집단(200)과 달리, 제1 방열층(210)을 포함할 뿐, 도 2a 내지 도 2c 에서 도시된 제1 방열층(210)의 상면에 형성되는 제2 방열층(220)을 포함하지 않는다. 따라서 상기 제1 방열층(210)의 높이는 히트싱크(106)의 높이와 실질적으로 동일할 수 있다. 상기 제1 방열층(210)의 높이는 약 280 마이크로미터 내지 약 560 마이크로미터일 수 있고, 전체 반도체 패키지 두께의 약 25퍼센트 내지 약 40퍼센트일 수 있다.
상기 내용을 제외한 도 5a 내지 도 5c에 개시된 히트싱크들의 집단(500)에 대한 다른 내용들은 도 2a 내지 도 2c에 개시된 히트싱크들의 집단(200)의 내용과 같이한다.
도 6a는 본 개시의 일 실시예인 상기 히트싱크들의 집단(500)이 탑재된 복수의 반도체 패키지들을 도 5a의 직선 c에 따라 잘랐을 때의 측단면도이다. 도 6b는 본 개시의 일 실시예인 상기 히트싱크들의 집단(500)이 탑재된 복수의 반도체 패키지들을 도 5a의 직선 d에 따라 잘랐을 때의 측단면도이다.
도 6a 및 도 6b를 참조할 때, 상기 히트싱크(601)는 제1 단차(610)를 포함할 수 있다. 상기 제1 단차(610)는 상기 제1 방열층(210)의 측면에서 상기 연결영역(도 2a의 S)이 형성되지 않는 부분에서 상기 접착필름(105)과 상기 제1 방열층(210)의 풋프린트 차이 및 상기 제1 방열층(210)의 높이에 의해서 형성될 수 있다.
보다 구체적으로 도 6a를 참조하면, 상기 복수개의 히트싱크들의 집단(500)을 상기 연결영역(S)이 형성되지 않은 부분을 통과하는 직선 c(도 5a)에 따라 잘랐을 때 개별의 히트싱크(601)들은 소정거리(t)를 두고 이격될 수 있다. 상기 소정거리(t)로 인해, 상기 제1 방열층(210)의 풋프린트(footprint)는 상기 접착필름(105)의 풋프린트(footprint)보다 작을 수 있다. 따라서 상기 제1 방열층(210)과 상기 접착필름(105)의 풋프린트(footprint)의 차이 및 상기 제1 방열층(210)의 높이로 인하여, 상기 접착필름(105)과 상기 제1 방열층(210) 사이에서 제1 단차(610)가 형성될 수 있다.
도 6b를 참조하면, 상기 히트싱크들의 집단(500)이 탑재된 복수의 반도체패키지를 연결영역(S)이 형성된 부분을 통과하는 직선d(도 5a)에 따라 잘랐을 때 개별의 히트싱크(601)들은 연결영역(S)에 의해 서로 연결될 수 있다. 따라서 직선 d(도 5a) 부근에서 상기 제1 방열층(210)과 상기 접착필름(105)의 사이에서 제1 단차(610)는 형성되지 않을 수 있다. 따라서 상기 히트싱크(601)는 측면에서 일부분만 제1 단차(610)를 포함할 수 있다.
도 7a는 본 개시의 일 실시예인 상기 도 5a의 히트싱크들의 집단(500)이 탑재된 복수의 반도체 패키지들을 절단 공정에 의해 절단하여 생성된 개별 반도체 패키지(700)의 사시도이다. 도 7b는 본 개시의 일 실시예인 상기 반도체 패키지(700)를 도 7a의 직선 e에 따라 잘랐을 경우의 측단면도이고, 도 7c는 상기 반도체 패키지(700)를 도 7a의 직선 f에 따라 잘랐을 경우의 측단면도이다.
도 7a 내지 도 7c를 참조할 때, 상기 반도체 패키지(700)는 도 1a 및 도 1b에서 설명한 바와 같이 반도체 칩(101), 외부연결단자(104), 재배선층(103), 봉지재(102), 연결필름(105) 및 히트싱크(601)를 포함할 수 있다.
상기 반도체 패키지(700)가 포함하는 상기 반도체 칩(101), 상기 외부연결단자(104), 상기 재배선층(103), 및 상기 봉지재(102), 및 상기 연결필름(105)에 대한 설명은 상기 도 1a 및 도 1b에서 설명한 내용과 같다.
본 개시의 일 실시예인 상기 히트싱크(601)는 상기 연결필름(105)의 상부면에서 형성될 수 있고, 상기 히트싱크(601)는 측면에서 돌출부(S’)를 일부 포함할 수 있다. 또한 상기 히트싱크(601)는 상기 접착필름(105)의 상면에서 형성되는 제1 방열층(210)을 포함할 수 있다.
상기 히트싱크(601)는 상기 돌출부(S’)를 포함하지 않는 영역에서 상기 접착필름(105) 및 상기 제1 방열층(210) 사이에 형성되는 제1 단차(610)를 포함할 수 있다.
상기 제1 단차(610)의 높이는 상기 제1 방열층(210)의 높이와 실질적으로 동일할 수 있고, 상기 반도체 패키지(700) 전체 두께의 약 25퍼센트 내지 약 40퍼센트 일 수 있다. 따라서 상기 반도체 패키지(700)의 전체 두께는 약 1.1 밀리미터 내지 약 1.4 밀리미터일 수 있으므로, 상기 제1 단차(610)의 높이는 약 280 마이크로미터 내지 약 560 마이크로미터일 수 있다.
또한 상기 제1 방열층(210)은 도 1a 및 도 1b에서 설명한 바와 같이 상기 전도도를 가진 금속계 소재, 세라믹계 소재, 탄소계 소재, 및 고분자계 소재 등을 포함할 수 있다.
도 7a 내지 도 7c에 도시된 상기 히트 싱크(601)는 상기 반도체 패키지(700) 내의 상기 반도체 칩(101)에서 발생하는 열을 반도체 칩(101), 봉지재(102), 접착필름(105) 및 히트싱크(601)를 순차적으로 거쳐 외부로 효율적으로 방출시킬 수 있다.
도 8a는 본 개시의 일 실시예인 상기 도 2a의 히트싱크들의 집단(200)에 방열 몰딩부가 채워져 있는 히트싱크들의 집단(800)을 설명하는 평면도이다. 도 8b는 본 개시의 일 실시예인 도 8a의 상기 히트싱크들의 집단(800)이 탑재된 복수의 반도체 패키지를 도 8a의 직선 g에 따라 잘랐을 때의 측단면도이다. 도 8c는 본 개시의 일 실시예인 도 8a의 상기 히트싱크들의 집단이 탑재된 복수의 반도체 패키지를 도 8a의 직선 h에 따라 잘랐을 때의 측단면도이다.
도 8a 내지 도 8c를 참조할 때, 상기 접착필름(105) 및 상기 제1 방열층(210) 사이에 형성되는 제1 단차(310) 및 상기 제1 방열층(210) 및 상기 제2 방열층(220) 사이에 형성되는 제2 단차(320)에 의해 비어있는 공간은 방열 몰딩부(801)에 의해 채워질 수 있다.
상기 방열 몰딩부(801)는 상기 접착필름(105)의 상면에 형성되어, 상기 제1 방열층(210)의 상면 및 측면을 덮을 수 있다. 상기 방열 몰딩부(801)는 상기 제2 방열층(220)의 측면을 덮을 수 있으나, 상기 제2 방열층(220)의 상면은 외부에 노출시킬 수 있다. 또한 상기 방열 몰딩부(801)는 상기 연결영역(S)의 상면을 덮을 수 있다.
상기 방열 몰딩부(801)의 최고 두께는 제1 방열층(210)의 두께 및 제2 방열층(220)의 두께의 합과 실질적으로 같을 수 있다. 상기 방열 몰딩부(801)의 두께는 약 280 마이크로미터 내지 약 560 마이크로미터일 수 있고, 전체 반도체 패키지 두께의 약 25퍼센트 내지 약 40퍼센트일 수 있다.
상기 제1 단차(310) 및 제2 단차(320)에 의해 비워있는 공간이 상기 방열 몰딩부(801)로 채워진 히트싱크들의 집단(800)은 도 8a에 도시된 바와 같이 직육면체 형상을 할 수 있다. 상기 직육면체 형상으로 인해, 상기 히트싱크들의 집단(800)의 핸들링이 용이할 수 있고, 상기 히트싱크들의 집단(800)의 가공, 운반, 및 절단 등의 공정이 용이할 수 있다.
상기 방열 몰딩부(801)는 금속계 소재, 세라믹계 소재, 탄소계 소재, 및 고분자계 소재 등의 다양한 소재를 포함할 수 있다. 일 실시예로 상기 방열 몰딩부(801)는 에폭시 몰딩 컴파운드일 수 있다.
도 8b를 참조할 때, 상기 연결영역(S)이 형성되지 않은 부분에서의 반도체 패키지들의 절단은 방열 몰딩부(801), 접착필름(105), 봉지재(102), 및 재배선층(103)을 순차적으로 거쳐 이루어질 수 있다. 따라서, 상기 연결영역(S)의 절단이 필요 없으므로 상기 복수의 반도체 패키지는 절단 공정에 있어서 보다 적은 외력으로 개별 패키지로 분할될 수 있다. 보다 자세하게, 상기 방열 몰딩부(801), 상기 봉지재(102), 및 재배선층(103)의 소재는 강성이 상대적으로 약한 에폭시 몰딩 컴파운드로 구성될 수 있으므로 반도체 패키지의 절단 공정에 있어서, 큰 외력이 필요 없을 수 있어 보다 다양한 강성을 가진 다양한 소재의 절단 블레이드를 선택할 수 있다.
도 8c를 참조할 때, 상기 연결영역(S)이 형성된 부분에서의 반도체 패키지의 절단은 방열 몰딩부(801), 연결영역(S), 접착필름(105), 봉지재(102), 및 재배선층(103)을 순차적으로 거쳐 이루어질 수 있다.
이 때, 상기 방열 몰딩부(801)의 소재는 상기 연결영역(S)의 소재보다 강성이 약할 수 있다. 상기 연결영역(S)의 강성이 약하고, 상기 연결영역(S)의 너비(w) 및 두께가 작을수록 상기 연결영역(S)은 반도체 패키지의 절단 공정에 있어서 보다 적은 외력으로 절단 블레이드에 의해 쉽게 잘릴 수 있다.
도 9a는 본 개시의 일 실시예인 상기 도 8a의 히트싱크들의 집단(800)이 탑재된 복수개의 반도체 패키지들을 절단 공정에 의해 절단하여 생성된 개별 반도체 패키지(900)의 사시도이다. 도 9b는 본 개시의 일 실시예인 상기 반도체 패키지(900)를 도 9a의 직선 i에 따라 잘랐을 경우의 측단면도이고, 도 9c는 본 개시의 일 실시예인 상기 반도체 패키지(900)를 도 9a의 직선 j에 따라 잘랐을 경우의 측단면도이다.
도 9a 내지 도 9c를 참조할 때, 상기 반도체 패키지(900)는 반도체 칩(101), 외부연결단자(104), 재배선층(103), 봉지재(102), 연결필름(105), 히트싱크(106) 및 방열 몰딩부(801)를 포함할 수 있다.
상기 반도체 패키지(900)가 포함하는 상기 반도체 칩(101), 상기 외부연결단자(104), 상기 재배선층(103), 및 상기 봉지재(102), 및 상기 연결필름(105), 및 히트싱크(106)에 대한 설명은 상기 도 7a 내지 도 7c에서 설명한 내용과 같다.
도 9a 내지 도 9c를 참조할 때, 상기 방열 몰딩부(801)는 상기 접착필름(105)의 상면에 형성되어, 상기 제1 방열층(210)의 측면 및 상면을 덮을 수 있다. 상기 방열 몰딩부(801)는 상기 제2 방열층(220)의 측면을 덮을 수 있으나, 상기 제2 방열층(220)의 상부는 외부에 노출시킬 수 있다. 또한 상기 방열 몰딩부(801)는 도 4a에 도시된 상기 돌출부(S’)의 상면을 덮을 수 있고, 또한 상기 방열 몰딩부(801)는 상기 반도체 패키지(900)의 측면과 자기 정렬되는 상기 돌출부(S’)의 측면을 외부로 노출시킬 수 있다.
상기 반도체 패키지(900)에서 상기 제2 방열층(220)의 상면이 외부에 노출될 수 있으므로, 상기 반도체 패키지(900)의 방열효과가 개선될 수 있다.
복수개의 반도체 패키지들이 상기 히트싱크들의 집단(800)이 탑재된 후에 절단 공정에 의해 절단되었으므로, 상기 히트싱크(106) 및 상기 방열 몰딩부(801)가 형성하는 풋프린트(footprint)는 상기 반도체 패키지(900)의 풋프린트(footprint)와 실질적으로 동일할 수 있다.
전술한 바와 같이, 상기 방열 몰딩부(801)의 소재는 상기 연결영역(S)이 절단되어 형성된 상기 돌출부(S’)의 소재보다 강성이 약할 수 있다. 상기 방열 몰딩부(801)의 소재의 일 실시예로 에폭시 몰딩 컴파운드를 포함할 수 있다.
도 10a는 본 개시의 일 실시예인 복수개의 히트싱크(1001)들을 도시한 사시도이고, 도 10b는 본 개시의 일 실시예인 상기 도 10a의 히트싱크들을 방열몰딩부로 채운 히트싱크들의 집단(1000)을 나타내는 평면도이다.
도 10a를 참조할 때, 상기 복수개의 히트싱크(1001)들은 소정거리(x)로 이격되어 배치될 수 있으며 도 2a의 복수개의 히트싱크들과 달리 상기 복수개의 히트싱크들(1001)은 상호 연결되지 않는다. 따라서 상기 복수개의 히트싱크들(1001) 사이에 빈 공간(1002)이 있을 수 있다.
도 10b를 참조할 때, 상기 복수개의 히트싱크들(1001) 사이에 형성된 빈공간(1002)은 방열 몰딩부(1010)에 의해 채워질 수 있다. 상기 방열 몰딩부(1010)는 앞서 서술한 바와 같이 금속계 소재, 세라믹계 소재, 탄소계 소재, 및 고분자계 소재 등의 다양한 소재를 포함할 수 있다. 일 실시예로 상기 방열 몰딩부(1010)는 에폭시 몰딩 컴파운드일 수 있다. 상기 방열 몰딩부(1010)는 상기 빈 공간(1002)에서 상기 히트싱크들(1001)의 상면까지 채워질 수 있고, 따라서 상기 히트싱크들의 집단(1000)은 상기 방열 몰딩부(1010)에 의해 직육면체 형상의 하나의 유닛을 형성될 수 있다. 따라서 하나의 유닛으로 형성된 복수개의 히트싱크들의 집단(1000)은 핸들링이 용이할 수 있고, 상기 히트싱크들의 집단(1000)의 가공, 운반, 및 절단 등의 공정이 용이할 수 있다.
도 11a는 본 개시의 일 실시예인 상기 도 10b의 히트싱크들의 집단(1000)이 탑재된 복수의 반도체 패키지들을 절단 공정에 의해 절단하여 생성된 개별 반도체 패키지(1100)의 사시도이다. 도 11b는 본 개시의 일 실시예인 상기 반도체 패키지(1100)를 직선 k에 따라 잘랐을 경우의 측단면도이다.
도 11a 및 도 11b를 참조할 때, 상기 반도체 패키지(1100)는 반도체 칩(101), 외부연결단자(104), 재배선층(103), 봉지재(102), 접착필름(105), 히트싱크(1001) 및 방열 몰딩부(1010)를 포함할 수 있다.
상기 반도체 패키지(1100)가 포함하는 상기 반도체 칩(101), 상기 외부연결단자(104), 상기 재배선층(103), 및 상기 봉지재(102), 및 상기 접착필름(105)에 대한 설명은 상기 도 7a 내지 도 7c에서 설명한 내용과 같다.
도 11a 및 도 11b를 참조할 때, 상기 히트싱크(1001)는 상기 접착필름(105)의 상면에 형성될 수 있다. 또한 본 개시의 일 실시예로 상기 히트싱크(1001)의 풋프린트는 실질적으로 상기 반도체 칩(101)의 풋프린트와 동일할 수 있다. 또한 상기 히트싱크(1001)는 직육면체 형상을 할 수 있다. 다만 직육면체 형상에 한정되는 것은 아니고, 보다 다양한 형상을 할 수 있다.
따라서 상기 히트싱크(1001)가 형성하는 풋프린트는 상기 접착필름(105)이 형성하는 풋프린트보다 실질적으로 작을 수 있다. 따라서 상기 히트싱크(1001) 및 상기 접착필름(105)의 풋프린트의 차이 및 상기 히트싱크(1001)의 높이에 의해 상기 히트싱크(1001)의 가장자리에는 단차가 형성될 수 있다.
상기 방열 몰딩부(1010)는 상기 접착필름(105)의 상면에 형성되어, 상기 히트싱크(1001)의 측면을 감싸 상기 단차로 인해 생긴 빈 공간을 채울 수 있다. 또한 상기 방열 몰딩부(1010)는 상기 히트싱크(1001)의 상면과 자기 정렬되어 상기 히트싱크(1001)의 상면을 외부에 노출시킬 수 있다. 열전도도가 상대적으로 높은 상기 히트싱크(1001)의 상면을 외부에 노출시킴으로써, 상기 반도체 패키지의 방열효과가 보다 개선될 수 있다.
도 11b를 참조할 때, 상기 방열 몰딩부(1010)의 측면은 절단 공정에 의해와 상기 반도체 패키지(1100)의 측면과 자기 정렬될 수 있으며, 또한 상기 방열 몰딩부(1010)와 상기 히트싱크(1001)가 형성하는 풋프린트(footprint)는 상기 반도체 패키지(1100)의 풋프린트(footprint)와 실질적으로 동일할 수 있다.
상기 히트싱크(1001)의 두께는 상기 반도체 패키지(1100)의 두께의 약 25퍼센트 내지 약 40퍼센트일 수 있다.
도 12a는 본 개시의 일 실시예에 따른 히트싱크들의 집단(1200)을 설명하는 평면도이다. 도 12b는 본 개시의 일 실시예인 상기 도 12a의 히트싱크들의 집단(1200)을 도 12a의 직선 l에 따라 잘랐을 때의 측단면도이다.
도 12a 및 도 12b를 참조할 때, 상기 복수개의 히트싱크(1201)들은 소정거리로 이격되어 배치될 수 있으며 도 2a의 복수개의 히트싱크들(106)과 달리 상기 복수개의 히트싱크들(1201)은 상호 연결되지 않는다. 따라서 상기 복수개의 히트싱크들(1201) 사이에 빈 공간이 있을 수 있다.
도 12a 및 12b를 참조할 때, 상기 복수개의 히트싱크들(1201) 사이에 형성된 빈 공간은 접착필름(1202)에 의해 채워질 수 있다.
상기 접착필름(1202)은 상기 히트싱크들(1001)의 측면을 덮을 수 있고, 상기 히트싱크들(1001)의 상면은 외부로 노출시킬 수 있다. 상기 히트싱크들의 집단(1200)은 상기 접착필름(1202)에 의해 직육면체 형상의 하나의 유닛으로 형성될 수 있다. 상기 직육면체 형상으로 인해, 상기 히트싱크들의 집단(1200)의 핸들링이 용이할 수 있고, 상기 히트싱크들의 집단(1200)의 가공, 운반, 및 절단 등의 공정이 용이할 수 있다.
도 13은 본 개시의 일 실시예에 따른 반도체 패키지(1300)를 도 12a의 직선 l에 따라 잘랐을 경우의 측단면도이다. 도 13을 참조할 때, 상기 반도체 패키지(1300)는 반도체 칩(101), 외부연결단자(104), 재배선층(103), 봉지재(102), 접착필름(1202), 및 히트싱크(1201)를 포함할 수 있다.
상기 반도체 패키지(1300)가 포함하는 상기 반도체 칩(101), 상기 외부연결단자(104), 상기 재배선층(103), 및 상기 봉지재(102)에 대한 설명은 상기 도 7a 내지 도 7c에서 설명한 내용과 같다.
도 13에 도시된 바와 같이, 본 개시의 일 실시예로 상기 히트싱크(1201)의 풋프린트는 실질적으로 상기 반도체 칩(101)의 풋프린트와 동일할 수 있다.
또한 상기 히트싱크(1201)의 풋프린트는 상기 봉지재(102) 상면에 위치하는 상기 접착필름(1202)의 풋프린트보다 실질적으로 작을 수 있다. 따라서 상기 히트싱크(1201)의 높이에 의해 상기 접착필름(1202) 및 상기 히트싱크(1201)의 사이에 단차가 형성될 수 있다. 상기 히트싱크(1201) 및 상기 접착필름이 형성하는 두께는 상기 반도체 패키지(1300)의 두께의 약 25퍼센트 내지 약 40퍼센트일 수 있다.
도 13에 도시된 바와 같이, 상기 접착필름(1202)은 상기 히트싱크(1201)의 측면으로 연장되어 상기 히트싱크(1201)의 측면을 덮어 상기 단차로 형성된 빈 공간을 채울 수 있다.
또한 상기 접착필름(1202)은 상기 히트싱크(1201)의 상면과 자기 정렬되어상기 히트싱크(1201)의 상면은 외부로 노출시킬 수 있다. 열 전도도가 상대적으로 높은 상기 히트싱크(1201)의 상면을 외부에 노출시킴으로써, 상기 반도체 패키지의 방열효과가 보다 개선될 수 있다.
상기 히트싱크(1201) 및 상기 히트싱크(1201)의 측면으로 연장된 접착필름(1202)이 형성하는 풋프린트는 상기 반도체 패키지(1300)의 풋프린트와 실질적으로 동일할 수 있다.
도 14는 본 개시의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하는 플로우 차트이다.
도 14를 참조하면, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지의 제조 방법은 반도체 칩(101)을 유리 기판(140)의 상면에 부착하는 것을 포함할 수 있다. 상기 반도체 칩(101)은 유리 기판(140)의 상면에 물리적으로 부착될 수 있다.
도 14를 참조하면, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지의 제조방법은 반도체 칩(101)을 감싸는 봉지재(102)를 형성하는 것을 포함할 수 있다. 상기 봉지재(102)를 형성하는 방법은 예를 들어, 몰딩 제어 필름(Molding Control Film, MCF)을 상기 반도체 칩(101)의 상면에 밀착시킨 후, 상기 몰딩 제어 필름(MCF)과 유리기판(140) 사이에 봉지재(102)를 채워 넣는 방법을 포함할 수 있다. 상기 봉지재(102)는 상기 반도체 칩(101)의 측면 및 상면을 모두 덮을 수 있고, 또한 상기 반도체 칩(101)의 측면만을 덮고 상면은 외부로 노출시킬 수 있다.
도 14를 참조하면, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지의 제조방법은 히트싱크(106)를 부착하는 것을 포함할 수 있다. 상기 히트싱크(106)는 상기 반도체 칩(101)의 상면 또는 상기 봉지재(102)의 상면에 부착될 수 있다. 상기 히트싱크(106)를 반도체 칩(101)의 상면에 밀착 배치하는 방법은 열 압착 방법을 포함할 수 있다. 상기 열 압착 방법은 압착기를 이용하여 상기 히트싱크(106)의 하부에 있는 접착필름(105)에 열과 압력을 가하는 것이다. 상기 열 압착 방법을 통해 상기 접착필름(105)은 상기 히트싱크(106)를 상기 반도체 칩(101) 및 상기 봉지재(102)의 상면에 안정적으로 부착할 수 있다.
도 14를 참조하면, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지의 제조방법은 상기 유리 기판(140)을 분리하여 상기 반도체 패키지를 뒤집는 것을 포함할 수 있다.
도 14를 참조하면, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지의 제조방법은 재배선층(103)을 형성하는 것을 포함할 수 있다. 상기 재배선층(103)은 절연 패턴(141)과 배선 패턴(142)을 포함할 수 있다. 예시적인 실시예에서, 절연 패턴(141)은 비감광성 물질을 포함할 수 있고, 반도체 칩(101)의 하면에 상기 절연패턴(141)이 형성된 후 상기 절연패턴(141)은 반도체 칩(110)의 칩 패드(113)를 노출시키도록 일부 제거될 수 있다. 상기 절연 패턴(141)이 형성된 후에, 상기 배선 패턴(142)이 절연 패턴(141)의 개구에 의해 노출된 상기 칩 패드(113)와 연결될 수 있다. 상기 배선 패턴(142)은 도금, 무전해 도금, 전기 도금 또는 이들의 조합으로 형성될 수 있으며, 도금 공정을 통해 상기 절연 패턴(141) 상에 형성될 수 있다. 배선 패턴(142)이 형성되면 상기 배선 패턴(142)의 상부에 배선 패턴(142)이 또 한번 형성될 수 있다. 이 때, 상기 배선 패턴(142)의 일부는 외부 연결단자와 연결되도록 일부 노출될 수 있다.
도 14를 참조하면, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지의 제조방법은 외부 연결단자(104)를 부착하는 것을 포함할 수 있다. 상기 외부 연결단자는 솔더볼일 수 있다. 상기 외부 연결단자(104)는 솔더링 공정을 통해 상기 노출된 배선패턴(142)에 부착될 수 있다.
도 14에 도시되지 않았지만, 본 개시의 기술적 사상의 일 실시예에 따른 반도체 패키지의 제조방법은 개별화 공정을 진행하기 위한 절단 공정을 포함할 수 있다. 상기 절단 공정은 복수의 반도체 패키지들을 개별 반도체 패키지로 분리할 수 있다. 본 개시의 실시예에 따른 반도체 패키지의 경우에는 전술한 바와 같이 절단 부분에서의 히트싱크의 단차 구조, 절단 부분에서의 방열 몰딩부를 포함하는 구조, 및 절단 부분에서의 접착필름을 포함하는 구조로 반도체 패키지의 절단 공정에 있어서 용이성을 제공할 수 있다. 상기 절단 공정의 절단 장치의 일 실시예로 절단 블레이드, 레이저 장치 등이 포함될 수 있다.
도 15는 본 개시의 일 실시예인 반도체 패키지를 포함하는 전자 시스템을 개략적으로 도시한 블록도이다.
도 15를 참조하면, 전자 시스템(1500)은 본 발명의 기술적 사상의 다양한 실시예들의 반도체 패키지들 중 적어도 하나를 포함할 수 있다. 전자 시스템(1500)은 모바일기기 또는 컴퓨터에 포함될 수 있다. 예를 들어, 전자 시스템(1500)은 메모리 시스템(1501), 마이크로프로세서(1502), 램(1503) 및 데이터 통신을 수행하는 유저 인터페이스(1504)를 포함할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (19)

  1. 칩 패드를 포함하는 반도체 칩;
    상기 반도체 칩의 칩 패드와 전기적으로 연결되는 재배선층;
    상기 재배선층과 전기적으로 연결되는 외부 연결단자;
    상기 반도체 칩을 덮고 상기 반도체 칩과 상기 재배선층을 고정시키도록 구성된 봉지재;
    상기 봉지재의 상면에 위치하는 접착필름; 및
    상기 접착필름의 상면에 형성되어 가장자리에서 단차를 갖는 히트싱크;
    를 포함하는 반도체 패키지.
  2. 제1 항에 있어서,
    상기 히트싱크는 상기 접착필름의 상면에 형성되는 제1 방열층;
    상기 제1 방열층의 상면에 형성되는 제2 방열층; 및
    상기 제1 방열층의 측면에서 형성되는 돌출부;
    를 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제 2항에 있어서,
    상기 돌출부는
    상기 반도체 패키지의 측면과 자기 정렬되는 것을 특징으로 하는 반도체 패키지.
  4. 제3 항에 있어서,
    상기 제1 방열층의 풋프린트(footprint)는 상기 제2 방열층의 풋프린트(footprint)보다 큰 것을 특징으로 하는 반도체 패키지.
  5. 제4 항에 있어서,
    상기 히트싱크의 단차는
    상기 접착필름 및 상기 제1 방열층 사이에서 형성되는 제1 단차; 및
    상기 제1 방열층 및 제2 방열층 사이에 형성되는 제2 단차;
    를 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 제5 항에 있어서,
    방열 몰딩부를 더 포함하고,
    상기 방열 몰딩부는
    상기 접착필름의 상면에 형성되어 상기 제1 방열층의 상면 및 측면을 덮고,
    상기 제2 방열층의 측면을 덮고, 상면은 노출시키며,
    상기 돌출부의 상면을 덮는 것을 특징으로 하는 반도체 패키지.
  7. 제6 항에 있어서,
    상기 방열 몰딩부는
    상기 반도체 패키지의 측면과 자기 정렬되는 상기 돌출부의 측면을 외부로 노출시키고,
    상기 히트싱크 및 상기 방열 몰딩부가 형성하는 풋프린트(footprint)는 상기 반도체 패키지의 풋프린트(footprint)와 동일한 것을 특징으로 하는 반도체 패키지.
  8. 제7 항에 있어서,
    상기 방열 몰딩부의 소재는
    상기 돌출부의 소재보다 강성이 약한 것을 특징으로 하는 반도체 패키지.
  9. 제 8항에 있어서,
    상기 방열 몰딩부는 에폭시 몰딩 컴파운드(Epoxy Molding Compound)인 것을 특징으로 하는 반도체 패키지.
  10. 제9 항에 있어서,
    상기 제1 단차의 높이는 상기 제2 단차의 높이보다 작은 것을 특징으로 하는 반도체 패키지.
  11. 제10 항에 있어서,
    상기 제1 단차 및 상기 제2 단차의 높이의 합은 상기 반도체 패키지의 두께의 약 25 퍼센트 내지 약 40 퍼센트인 것을 특징으로 하는 반도체 패키지.
  12. 칩 패드를 포함하는 반도체 칩;
    상기 반도체 칩의 칩 패드와 전기적으로 연결되는 재배선층;
    상기 재배선층과 전기적으로 연결되는 외부 연결 단자;
    상기 반도체 칩을 덮고 상기 반도체 칩과 상기 재배선층을 고정시키도록 구성된 봉지재;
    상기 봉지재의 상면에 위치하는 접착필름;
    상기 접착필름의 상면에 위치하는 히트싱크; 및
    상기 히트싱크의 측면을 감싸는 방열 몰딩부를 포함하고,
    상기 방열 몰딩부의 높이는 상기 히트싱크의 높이와 같고,
    상기 방열 몰딩부의 상면은 상기 히트싱크의 상면과 자기 정렬되어 상기 히트싱크의 상면을 외부로 노출시키는 것을 특징으로 하는 반도체 패키지.
  13. 제 12항에 있어서,
    상기 방열 몰딩부의 측면은 상기 반도체 패키지의 측면과 자기 정렬되고,
    상기 방열 몰딩부와 상기 히트싱크가 형성하는 풋프린트(footprint)는 상기 반도체 패키지의 풋프린트(footprint)와 동일한 것을 특징으로하는 반도체 패키지.
  14. 제 13항에 있어서,
    상기 히트싱크는 직육면체 형상이고, 상기 히트싱크의 풋프린트(footprint)는 상기 반도체 칩의 풋프린트(footprint)와 동일한 것을 특징으로 하는 반도체 패키지.
  15. 제14 항에 있어서,
    상기 히트싱크의 두께는 상기 반도체 패키지의 두께의 약 25 퍼센트 내지 약 40 퍼센트인 것을 특징으로 하는 반도체 패키지.
  16. 칩 패드를 포함하는 반도체 칩;
    상기 반도체 칩의 칩 패드와 전기적으로 연결되는 재배선층;
    상기 재배선층과 전기적으로 연결되는 외부 연결 단자;
    상기 반도체 칩을 덮고 상기 반도체 칩과 상기 재배선층을 고정시키도록 구성된 봉지재;
    상기 봉지재의 상면에 위치하는 접착필름; 및
    상기 접착필름의 상면에 위치하는 히트싱크;를 포함하고,
    상기 접착필름은 상기 히트싱크의 측면으로 연장되어 상기 히트싱크의 측면을 덮고,
    상기 접착필름은 상기 히트싱크의 상면과 자기 정렬되어 상기 히트싱크의 상면은 노출시키는 것을 특징으로 하는 반도체 패키지.
  17. 제16 항에 있어서,
    상기 히트싱크 및 상기 히트싱크의 측면으로 연장된 상기 접착필름이 형성하는 풋프린트(footprint)는 상기 반도체 패키지의 풋프린트(footprint)와 동일한 것을 특징으로 하는 반도체 패키지.
  18. 제17 항에 있어서,
    상기 히트싱크의 풋프린트(footprint)는 상기 반도체 칩의 풋프린트(footprint)와 동일한 것을 특징으로 하는 반도체 패키지.
  19. 제18 항에 있어서,
    상기 히트싱크 및 상기 접착필름이 형성하는 두께는 상기 반도체 패키지의 두께의 약 25 퍼센트 내지 약 40 퍼센트인 것을 특징으로 하는 반도체 패키지.
KR1020180077319A 2018-05-15 2018-07-03 히트싱크를 탑재한 반도체 패키지 KR102167021B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2019/004688 WO2019221406A1 (ko) 2018-05-15 2019-04-18 반도체 패키지
US17/098,080 US11404347B2 (en) 2018-05-15 2020-11-13 Semiconductor package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180055660 2018-05-15
KR1020180055660 2018-05-15

Publications (2)

Publication Number Publication Date
KR20190130946A true KR20190130946A (ko) 2019-11-25
KR102167021B1 KR102167021B1 (ko) 2020-10-19

Family

ID=68730605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180077319A KR102167021B1 (ko) 2018-05-15 2018-07-03 히트싱크를 탑재한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR102167021B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114981963A (zh) * 2020-03-31 2022-08-30 华为技术有限公司 系统级封装及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980078723A (ko) * 1997-04-29 1998-11-25 윤종용 히트싱크를 갖는 고전력 패키지
JP2010232471A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
KR20120077875A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20130103045A (ko) * 2012-03-09 2013-09-23 하나 마이크론(주) 반도체 패키지 및 그 제조방법
US20150021754A1 (en) * 2009-11-25 2015-01-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thermal Lid for Balancing Warpage and Thermal Management

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980078723A (ko) * 1997-04-29 1998-11-25 윤종용 히트싱크를 갖는 고전력 패키지
JP2010232471A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US20150021754A1 (en) * 2009-11-25 2015-01-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thermal Lid for Balancing Warpage and Thermal Management
KR20120077875A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20130103045A (ko) * 2012-03-09 2013-09-23 하나 마이크론(주) 반도체 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114981963A (zh) * 2020-03-31 2022-08-30 华为技术有限公司 系统级封装及电子设备

Also Published As

Publication number Publication date
KR102167021B1 (ko) 2020-10-19

Similar Documents

Publication Publication Date Title
US10546844B2 (en) Stack package and method of manufacturing the stack package
JP6564565B2 (ja) 半導体パッケージ及びその製造方法
TWI253155B (en) Thermally enhanced semiconductor package and fabrication method thereof
JP5081578B2 (ja) 樹脂封止型半導体装置
US9899337B2 (en) Semiconductor package and manufacturing method thereof
KR102609445B1 (ko) 반도체 패키지
US10879225B2 (en) Semiconductor package and method of manufacturing semiconductor package
KR20180052351A (ko) 적층 반도체 패키지
US9966362B1 (en) Integrated circuit package with inter-die thermal spreader layers
US10332844B2 (en) Manufacturing method of package structure
KR102023100B1 (ko) 반도체 패키지
US9859266B2 (en) Method of forming 3D integrated circuit package with panel type lid
KR20160085988A (ko) 반도체 패키지 및 그 제조 방법
CN112054018A (zh) 半导体封装件
KR20220022917A (ko) 반도체 패키지
TWI732509B (zh) 電子封裝件
KR102167021B1 (ko) 히트싱크를 탑재한 반도체 패키지
KR102507541B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR101212061B1 (ko) 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지
KR102131268B1 (ko) 반도체 패키지
KR102674128B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US9070657B2 (en) Heat conductive substrate for integrated circuit package
KR102168214B1 (ko) 반도체 패키지
JP2020188082A (ja) 半導体パッケージ
KR101046378B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant