KR20190129223A - Oxide semiconductor thin film photo transistor and method of manufacturing the same - Google Patents

Oxide semiconductor thin film photo transistor and method of manufacturing the same Download PDF

Info

Publication number
KR20190129223A
KR20190129223A KR1020180053530A KR20180053530A KR20190129223A KR 20190129223 A KR20190129223 A KR 20190129223A KR 1020180053530 A KR1020180053530 A KR 1020180053530A KR 20180053530 A KR20180053530 A KR 20180053530A KR 20190129223 A KR20190129223 A KR 20190129223A
Authority
KR
South Korea
Prior art keywords
thin film
oxide
oxide semiconductor
semiconductor layer
nanostructure
Prior art date
Application number
KR1020180053530A
Other languages
Korean (ko)
Other versions
KR102082697B1 (en
Inventor
김현재
김동우
김영규
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020180053530A priority Critical patent/KR102082697B1/en
Publication of KR20190129223A publication Critical patent/KR20190129223A/en
Application granted granted Critical
Publication of KR102082697B1 publication Critical patent/KR102082697B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/0328Inorganic materials including, apart from doping materials or other impurities, semiconductor materials provided for in two or more of groups H01L31/0272 - H01L31/032
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

Disclosed are an oxide semiconductor thin film photo transistor and a method for manufacturing the same. According to an embodiment of the present invention, the oxide semiconductor thin film photo transistor comprises: a gate electrode formed on a substrate; a gate insulating layer formed on the gate electrode; a first oxide thin film including a first nanowire structure formed on the gate insulating layer; a first oxide semiconductor layer formed on the first oxide thin film; a second oxide thin film including a second nanowire structure formed on the first oxide semiconductor layer; a second oxide semiconductor layer formed on the second oxide thin film; and a source/drain electrode formed on the second oxide semiconductor layer. Each of the first and second oxide thin films includes a highly defective interface (HDI) in each thin film and absorbs light of a visible light area through the HDI.

Description

산화물 반도체 박막 포토 트랜지스터 및 그 제조방법{OXIDE SEMICONDUCTOR THIN FILM PHOTO TRANSISTOR AND METHOD OF MANUFACTURING THE SAME}OXIDE SEMICONDUCTOR THIN FILM PHOTO TRANSISTOR AND METHOD OF MANUFACTURING THE SAME

본 발명은 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 게이트 절연층 및 제1 산화물 반도체층 사이에 형성된 제1 나노 와이어 구조를 갖는 제1 산화물 박막 및 제1 산화물 반도체층 및 제2 산화물 반도체층 사이에 형성된 제2 나노 와이어 구조를 갖는 제2 산화물 박막을 형성함으로써, 가시광 흡수율 및 전기적 특성을 향상시킨 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법에 관한 것이다.The present invention relates to an oxide semiconductor thin film phototransistor and a method of manufacturing the same, and more particularly, a first oxide thin film and a first oxide semiconductor layer having a first nanowire structure formed between a gate insulating layer and a first oxide semiconductor layer. By forming a second oxide thin film having a second nanowire structure formed between the second oxide semiconductor layer, the present invention relates to an oxide semiconductor thin film phototransistor having improved visible light absorption and electrical characteristics, and a method of manufacturing the same.

최근 디스플레이가 초고해상도 및 대면적을 갖도록 제조됨에 따라 백플레인 에 적용될 트랜지스터에 대한 연구가 계속되고 있으며, 트랜지스터의 반도체로 산화물 반도체를 이용하는 기술이 개발되었다. Recently, as a display has been manufactured to have a high resolution and a large area, research on transistors to be applied to a backplane continues, and a technology using an oxide semiconductor as a semiconductor of a transistor has been developed.

산화물 박막 트랜지스터는 기존 비정질 실리콘(a-Si) 박막트랜지스터에 비해 높은 이동도와 낮은 누설전류(off-current)를 가지고 있고 우수한 균일도를 가지고 있어 차세대 디스플레이 구동소자의 가능성 측면에서 많은 각광을 받고 있다.Oxide thin film transistors have high mobility, low off-current, and excellent uniformity compared to conventional amorphous silicon (a-Si) thin film transistors.

또한, 산화물 박막 트랜지스터의 채널층 영역으로 사용되는 산화물 반도체는 넓은 밴드갭 에너지(> 3eV)로 인해 420nm 이하의 UV 영역의 빛을 가했을 때 그 빛을 흡수하여 광전류를 생성해내는 특성을 이용하여 광전자소자에 관한 연구가 많이 진행되고 있으며 특히 플라스틱 기판 등의 유연하고 투명한 소자의 제작이 가능하다.In addition, an oxide semiconductor used as a channel layer region of an oxide thin film transistor has an optoelectronic structure using a characteristic of absorbing light when generating light in a UV region of 420 nm or less due to a wide bandgap energy (> 3 eV), thereby generating a photocurrent. A lot of research on the device is in progress, and in particular, it is possible to manufacture a flexible and transparent device such as a plastic substrate.

그러나, 투명한 소재는 가시광을 감지하는 소자에 적용할 수 없는 한계를 가지고 있어 가시광 흡수가 가능한 추가적인 물질의 증착이 필수적으로 요구되는 실정이다.However, transparent materials have limitations that cannot be applied to a device for detecting visible light, and thus, deposition of additional materials capable of absorbing visible light is indispensable.

대한민국 등록특허공보 제10-1441808호(2014.09.11) "금속 나노와이어가 복합된 유연성 아연산화물 투명전극 및 이를 이용한 박막태양전지"Republic of Korea Patent Publication No. 10-1441808 (2014.09.11) "Flexible zinc oxide transparent electrode composite with metal nanowires and thin film solar cell using the same"

Christoph Hunger, "Transparent Metal Network with Low Haze and High Figure of Merit applied to Front and Back Electrodes in Semitransparent ITO-free Polymer Solar Cells" (2015.05.05)Christoph Hunger, "Transparent Metal Network with Low Haze and High Figure of Merit applied to Front and Back Electrodes in Semitransparent ITO-free Polymer Solar Cells" (2015.05.05) K.D.M. Rao,"Fabrication of Large Area, High-Performance, Transparent Conducting Electrodes Using a Spontaneously Formed Crackle Network as Template" (2014.05.11)K.D.M. Rao, "Fabrication of Large Area, High-Performance, Transparent Conducting Electrodes Using a Spontaneously Formed Crackle Network as Template" (2014.05.11)

본 발명의 실시예들은 나노 와이어 구조를 포함하는 산화물 박막을 절연층 및 산화물 반도체층 사이에 샌드위치 시킴으로써 임의적인 결함을 유도하여 가시광 흡수율이 향상된 산화물 반도체 박막 포토 트랜지스터 및 이의 제조방법을 제공하고자 한다.Embodiments of the present invention are to provide an oxide semiconductor thin film phototransistor and a method of manufacturing the same by inducing arbitrary defects by sandwiching an oxide thin film including a nanowire structure between an insulating layer and an oxide semiconductor layer.

본 발명의 실시예들은 투명한 RGB 이미지 센서로 적용할 수 있는 산화물 반도체 박막 포토 트랜지스터 및 이의 제조방법을 제공하고자 한다.Embodiments of the present invention provide an oxide semiconductor thin film phototransistor and a method of manufacturing the same that can be applied as a transparent RGB image sensor.

본 발명의 실시예에 따른 산화물 반도체 박막 포토트랜지스터는 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연층 상에 형성되는 제1 나노 와이어 구조를 포함하는 제1 산화물 박막; 상기 제1 산화물 박막 상에 형성되는 제1 산화물 반도체층; 상기 제1 산화물 반도체층 상에 형성되는 제2 나노 와이어 구조를 포함하는 제2 산화물 박막; 상기 제2 산화물 박막 상에 형성되는 제2 산화물 반도체층; 및 상기 제2 산화물 반도체층 상에 형성되는 소스/드레인 전극을 포함하고, 상기 제1 산화물 박막 및 제2 산화물 박막은 각각 박막 내 결함 인터페이스(highly defective interface, HDI)를 포함하며 상기 결함 인터페이스를 통하여 가시광 영역의 광을 흡수하는 것을 특징으로 한다.An oxide semiconductor thin film phototransistor according to an embodiment of the present invention includes a gate electrode formed on a substrate; A gate insulating layer formed on the gate electrode; A first oxide thin film including a first nanowire structure formed on the gate insulating layer; A first oxide semiconductor layer formed on the first oxide thin film; A second oxide thin film including a second nanowire structure formed on the first oxide semiconductor layer; A second oxide semiconductor layer formed on the second oxide thin film; And a source / drain electrode formed on the second oxide semiconductor layer, each of the first oxide thin film and the second oxide thin film including a highly defective interface (HDI) in the thin film, and through the defect interface. It is characterized by absorbing light in the visible light region.

상기 제1 산화물 박막 및 제2 산화물 박막은 동일한 산화물 물질일 수 있다.The first oxide thin film and the second oxide thin film may be the same oxide material.

상기 제1 산화물 박막은 상기 절연층 상에 나노구조체가 분산된 용액을 도포한 후 자연 건조 시켜 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 형성될 수 있다.The first oxide thin film may be formed by depositing an oxide material on a nanostructure-based template formed by applying a solution in which nanostructures are dispersed on the insulating layer and then naturally drying, and then removing the nanostructure-based template.

상기 제2 산화물 박막은 상기 제1 산화물 반도체층 상에 나노구조체가 분산된 용액을 도포한 후 자연 건조 시켜 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 형성될 수 있다.The second oxide thin film may be formed by depositing an oxide material on a nanostructure-based template formed by applying a solution in which nanostructures are dispersed on the first oxide semiconductor layer and then naturally drying the nanostructure-based template. Can be.

상기 자연 건조는 0℃ 내지 500℃ 에서 1분 내지 60분 동안 수행될 수 있다.The natural drying may be performed at 0 ° C to 500 ° C for 1 minute to 60 minutes.

상기 나노구조체가 분산된 용액의 나노구조체 및 용매의 질량비는 0.1% 내지 80% 일 수 있다.The mass ratio of the nanostructure and the solvent of the solution in which the nanostructure is dispersed may be 0.1% to 80%.

상기 열처리는 50℃ 내지 1000℃의 범위에서 수행될 수 있다.The heat treatment may be performed in the range of 50 ℃ to 1000 ℃.

상기 열처리는 1분 내지 10시간 동안 수행될 수 있다.The heat treatment may be performed for 1 minute to 10 hours.

상기 제1 산화물 박막 또는 상기 제2 산화물 박막은 1 nm 내지 30 nm 의 두께를 가질 수 있다.The first oxide thin film or the second oxide thin film may have a thickness of 1 nm to 30 nm.

상기 제1 산화물 반도체층 또는 상기 제2 산화물 반도체층은 50℃ 내지 1000℃의 열처리를 통하여 활성화될 수 있다.The first oxide semiconductor layer or the second oxide semiconductor layer may be activated through heat treatment at 50 ° C to 1000 ° C.

상기 제1 산화물 반도체층 또는 제 2 산화물 반도체층은 10 nm 내지 100 nm의 두께를 가질 수 있다.The first oxide semiconductor layer or the second oxide semiconductor layer may have a thickness of 10 nm to 100 nm.

상기 제1 산화물 반도체층 또는 제2 산화물 반도체층은 InGaZnO, ZnO, ZrInZnO, InZnO, AlInZnO, ZnO, InGaZnO4, ZnInO, ZnSnO, In2O3, Ga2O3, HfInZnO, GaInZnO, HfO2, SnO2, WO3, TiO2, Ta2O5, In2O3SnO2, MgZnO, ZnSnO3, ZnSnO4, CdZnO, CuAlO2, CuGaO2, Nb2O5 또는 TiSrO3 중 적어도 어느 하나를 포함할 수 있다.The first oxide semiconductor layer or the second oxide semiconductor layer is InGaZnO, ZnO, ZrInZnO, InZnO, AlInZnO, ZnO, InGaZnO 4 , ZnInO, ZnSnO, In 2 O 3 , Ga 2 O 3 , HfInZnO, GaInZnO, HfO 2 , SnO 2 , WO 3 , TiO 2 , Ta 2 O 5 , In 2 O 3 SnO 2 , MgZnO, ZnSnO 3 , ZnSnO 4 , CdZnO, CuAlO 2 , CuGaO 2 , Nb 2 O 5, or TiSrO 3 Can be.

상기 산화물 물질은 MgO, CaO, SrO, BaO, Y2O3, La2O3, CeO2, TiO2, ZrO2, HfO2, V2O5, Nb2O5, Ta2O5, Cr2O3, MoO3, WO3, Mn2O3, Fe2O3, Co3O4, Rh2O3, NiO, PdO, PtO, CuO, Ag2O, Au2O3, ZnO, Al2O3, Ga2O3, In2O3, SiO2, SnO2 또는 Bi2O3 중 적어도 어느 하나를 포함할 수 있다.The oxide material is MgO, CaO, SrO, BaO, Y 2 O 3 , La 2 O 3 , CeO 2 , TiO 2 , ZrO 2 , HfO 2 , V 2 O 5 , Nb 2 O 5 , Ta 2 O 5 , Cr2O3 , MoO 3 , WO 3 , Mn 2 O 3 , Fe 2 O 3 , Co 3 O 4 , Rh 2 O 3 , NiO, PdO, PtO, CuO, Ag 2 O, Au 2 O 3 , ZnO, Al 2 O 3 , Ga 2 O 3 , In 2 O 3 , SiO 2 , SnO 2 or Bi 2 O 3 .

본 발명의 다른 실시예에 따른 산화물 반도체 박막 포토트랜지스터의 제조 방법은 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 제1 나노 와이어 구조를 포함하는 제1 산화물 박막을 형성하는 단계; 상기 제1 산화물 박막 상에 제1 산화물 반도체층을 형성하는 단계; 상기 제1 산화물 반도체층 상에 제2 나노 와이어 구조를 포함하는 제2 산화물 박막을 형성하는 단계; 상기 제2 산화물 박막 상에 제2 산화물 반도체층을 형성하는 단계; 및 상기 제2 산화물 반도체층 상에 서로 이격되는 소스/드레인 전극을 형성하는 단계를 포함하고, 상기 제1 산화물 박막 및 제2 산화물 박막은 각각 박막 내 결함 인터페이스(highly defective interface, HDI)를 포함하며 상기 결함 인터페이스를 통하여 가시광 영역의 광을 흡수하는 것을 특징으로 한다.In another embodiment, a method of manufacturing an oxide semiconductor thin film phototransistor includes forming a gate electrode on a substrate; Forming a gate insulating layer on the gate electrode; Forming a first oxide thin film including a first nanowire structure on the gate insulating layer; Forming a first oxide semiconductor layer on the first oxide thin film; Forming a second oxide thin film including a second nanowire structure on the first oxide semiconductor layer; Forming a second oxide semiconductor layer on the second oxide thin film; And forming source / drain electrodes spaced apart from each other on the second oxide semiconductor layer, each of the first oxide thin film and the second oxide thin film including a highly defective interface (HDI) in the thin film. And absorbs light in the visible region through the defect interface.

상기 게이트 절연층 상에 제1 산화물 박막을 형성하는 단계는 상기 게이트 절연층 상에 나노구조체가 분산된 용액을 도포 및 자연 건조시켜 나노 구조체 기반 템플릿을 형성하는 단계; 상기 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 제1 나노 와이어 구조를 포함하는 제1 산화물 박막을 형성하는 단계; 및 상기 제1 나노 와이어 구조를 포함하는 제1 산화물 박막을 열처리 하는 단계를 포함할 수 있다.The forming of the first oxide thin film on the gate insulating layer may include forming a nanostructure-based template by applying and naturally drying a solution in which the nanostructure is dispersed on the gate insulating layer; Depositing an oxide material on the formed nanostructure-based template and removing the nanostructure-based template to form a first oxide thin film including a first nanowire structure; And heat treating the first oxide thin film including the first nanowire structure.

상기 제1 산화물 반도체층 상에 제2 산화물 박막을 형성하는 단계는 상기 제1 산화물 반도체층 상에 나노구조체가 분산된 용액을 도포 및 자연 건조시켜 나노 구조체 기반 템플릿을 형성하는 단계; 상기 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 제2 나노 와이어 구조를 포함하는 제2 산화물 박막을 형성하는 단계; 상기 제2 나노 와이어 구조를 포함하는 제2 산화물 박막을 열처리 하는 단계를 포함할 수 있다.The forming of the second oxide thin film on the first oxide semiconductor layer may include forming a nanostructure-based template by applying and naturally drying a solution in which the nanostructures are dispersed on the first oxide semiconductor layer; Depositing an oxide material on the formed nanostructure-based template and removing the nanostructure-based template to form a second oxide thin film including a second nanowire structure; And heat treating the second oxide thin film including the second nanowire structure.

본 발명의 실시예들은 나노 와이어 구조를 포함하는 산화물 박막을 절연층 및 산화물 반도체층 사이에 샌드위치 시킴으로써 임의적인 결함을 유도하여 가시광 흡수율이 향상된 산화물 반도체 박막 포토 트랜지스터 및 이의 제조방법을 제공할 수 있다.Embodiments of the present invention can provide an oxide semiconductor thin film phototransistor and a method of manufacturing the same by inducing arbitrary defects by sandwiching an oxide thin film including a nanowire structure between an insulating layer and an oxide semiconductor layer.

본 발명의 실시예들은 투명한 RGB 이미지 센서로 적용할 수 있는 산화물 반도체 박막 포토 트랜지스터 및 이의 제조방법을 제공할 수 있다.Embodiments of the present invention can provide an oxide semiconductor thin film phototransistor and a method of manufacturing the same that can be applied as a transparent RGB image sensor.

도 1a 내지 도 1h는 본 발명의 실시예에 따른 산화물 반도체 박막 포토 트랜지스터의 제조방법을 설명하기 위하여 도시한 것이다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터의 제조 방법 중 나노 와이어 구조를 포함하는 산화물 박막의 제조방법을 도시한 것이다.
도 3a는 본 발명의 일 실시예에 따른 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터 및 나노 와이어 구조를 포함하지 않는 산화물 반도체 박막 포토 트랜지스터의 전류-전압 특성(transfer curve)을 도시한 그래프이고, 도 3b는 본 발명의 일 실시예에 따른 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터의 출력 특성(output curve)을 도시한 그래프이다.
도 4a 내지 도 4c는 나노 와이어 구조를 포함하지 않는 산화물 반도체 박막 포토 트랜지스터의 광반응성을 도시한 그래프이고, 도 4d 및 도 4e는 본 실시예에 따른 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터의 광반응성을 도시한 그래프이다.
1A to 1H illustrate a method of manufacturing an oxide semiconductor thin film phototransistor according to an exemplary embodiment of the present invention.
2A to 2E illustrate a method of manufacturing an oxide thin film including nanowire structures in a method of manufacturing an oxide semiconductor thin film phototransistor according to an embodiment of the present invention.
3A is a graph illustrating current-voltage transfer curves of an oxide semiconductor thin film phototransistor including a nanowire structure and an oxide semiconductor thin film phototransistor not including a nanowire structure, according to an embodiment of the present invention; 3B is a graph illustrating an output curve of an oxide semiconductor thin film phototransistor including a nanowire structure according to an exemplary embodiment of the present invention.
4A to 4C are graphs showing photoreactivity of an oxide semiconductor thin film phototransistor not including a nanowire structure, and FIGS. 4D and 4E are diagrams of an oxide semiconductor thin film phototransistor including a nanowire structure according to an exemplary embodiment. It is a graph showing photoreactivity.

이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings and the contents described in the accompanying drawings, but the present invention is not limited or limited to the embodiments.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In this specification, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, “comprises” and / or “comprising” refers to the presence of one or more other components, steps, operations and / or elements. Or does not exclude additions.

본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.As used herein, “an embodiment”, “an example”, “side”, “an example”, etc., should be construed that any aspect or design described is better or advantageous than other aspects or designs. It is not.

또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or'이기보다는 포함적인 논리합 'inclusive or'를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다'라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.In addition, the term 'or' refers to an inclusive or 'inclusive or' rather than an exclusive or 'exclusive or'. In other words, unless stated otherwise or unclear from the context, the expression 'x uses a or b' means any one of natural inclusive permutations.

또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.Also, the singular forms “a” or “an”, as used in this specification and in the claims, generally refer to “one or more” unless the context clearly dictates otherwise or in reference to a singular form. Should be interpreted as

또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.In addition, when a part such as a film, layer, area, configuration request, etc. is said to be "on" or "on" another part, the other film, layer, area, component in the middle, as well as when it is directly above another part It also includes the case where it is interposed.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 또한, 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all changes, equivalents, and substitutes included in the spirit and scope of the present invention. In addition, like reference numerals refer to like elements while describing the drawings.

도 1a 내지 도 1h는 본 발명의 실시예에 따른 산화물 반도체 박막 포토 트랜지스터의 제조방법을 도시한 것이다.1A to 1H illustrate a method of manufacturing an oxide semiconductor thin film phototransistor according to an embodiment of the present invention.

본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터(100)는 기판(110), 게이트 전극(111), 게이트 절연층(112), 제1 산화물 박막(113), 제1 산화물 반도체층(114), 제2 산화물 박막(115), 제2 산화물 반도체층(116) 및 소스/드레인 전극(117,118)을 포함한다.The oxide semiconductor thin film phototransistor 100 according to the exemplary embodiment of the present invention may include a substrate 110, a gate electrode 111, a gate insulating layer 112, a first oxide thin film 113, and a first oxide semiconductor layer 114. ), A second oxide thin film 115, a second oxide semiconductor layer 116, and source / drain electrodes 117 and 118.

도 1a 및 1b를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터(100)의 제조 방법은 기판(110)을 준비하고, 준비된 기판(110) 상에 게이트 전극(111)을 형성한다.1A and 1B, in the method of manufacturing the oxide semiconductor thin film phototransistor 100 according to an embodiment of the present disclosure, a substrate 110 is prepared, and a gate electrode 111 is formed on the prepared substrate 110. do.

도 1a 에 도시된 바와 같이 기판(110)은 산화물 반도체 박막 포토 트랜지스터의 여러 구성 요소들을 지지하기 위한 기판으로서, 그 재질을 특별하게 한정하는 것은 아니다. As shown in FIG. 1A, the substrate 110 is a substrate for supporting various components of the oxide semiconductor thin film photo transistor, and the material thereof is not particularly limited.

예를 들어, 기판(110)은 유리, 폴리이미드계 고분자, 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자 또는 이들의 공중합체로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 이루어질 수 있다.For example, the substrate 110 may be made of any one material selected from the group consisting of glass, polyimide polymer, polyester polymer, silicon polymer, acrylic polymer, polyolefin polymer, or copolymers thereof.

또한, 실시예에 따라서는 기판(110)은 폴리에스테르(Polyester), 폴리비닐(Polyvinyl), 폴리카보네이트(Polycarbonate), 폴리에틸렌(Polyethylene), 폴리아세테이트(Polyacetate), 폴리이미드(Polyimide), 폴리에테르술폰(Polyethersulphone; PES), 폴리아크릴레이트(Polyacrylate; PAR), 폴리에틸렌나프탈레이트(Polyethylenenaphthelate; PEN) 및 폴리에틸렌에테르프탈레이트(Polyethyleneterephehalate; PET)으로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 구성된 투명한 플렉서블의 물질로 이루어질 수 있다.In some embodiments, the substrate 110 may include polyester, polyvinyl, polycarbonate, polyethylene, polyacetate, polyimide, and polyether sulfone. (Polyethersulphone (PES), Polyacrylate (PAR), Polyethylenenaphthelate (PEN) and Polyethyleneterephehalate (PET) composed of a transparent flexible material composed of any one material selected from the group consisting of Can be.

도 1b 에 도시된 바와 같이 게이트 전극(111)은 기판(110) 상에 형성될 수 있다. As illustrated in FIG. 1B, the gate electrode 111 may be formed on the substrate 110.

예를 들어, 게이트 전극(111)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.For example, the gate electrode 111 may be formed by vacuum deposition, chemical vapor deposition, physical vapor deposition, atomic layer deposition, and organometallic chemical deposition. Organic Chemical Vapor Deposition, Plasma-Enhanced Chemical Vapor Deposition, Molecular Beam Epitaxy, Hydride Vapor Phase Epitaxy, Sputtering, Spin Coating It may be formed using at least one method of dip coating and zone casting.

게이트 전극(111)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 이루어질 수 있다. The gate electrode 111 may be any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It may be made of a combination of, but is not limited thereto, and may be made of various materials.

또한, 실시예에 따라서는 게이트 전극(111)은 p+-Si 물질을 게이트 전극(111)으로 이용할 수도 있다.In some embodiments, the gate electrode 111 may use a p + -Si material as the gate electrode 111.

도 1c를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터(100)의 제조 방법은 게이트 전극(120) 상에 게이트 절연층(Gate Insulator)(112)을 형성한다. Referring to FIG. 1C, in the method of manufacturing the oxide semiconductor thin film photo transistor 100 according to the exemplary embodiment, a gate insulator 112 is formed on the gate electrode 120.

게이트 절연층(112)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.The gate insulating layer 112 may be formed by vacuum deposition, chemical vapor deposition, physical vapor deposition, atomic layer deposition, or organic metal chemical vapor deposition. Deposition, Plasma-Enhanced Chemical Vapor Deposition, Molecular Beam Epitaxy, Hydride Vapor Phase Epitaxy, Sputtering, Spin Coating, Dip Coating It may be formed using at least one method of (dip coating) and zone casting (zone casting).

게이트 절연층(112)은 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx), 티타늄옥사이드(TiOx), 하프늄옥사이드(HfOx)와 같은 무기물 또는 폴리비닐알코올(PVA), 폴리비닐피롤리돈(PVP), 폴리메틸메타크릴레이트(PMMA)와 같은 유기물일 수 있다.The gate insulating layer 112 may be an inorganic material such as silicon oxide (SiO x ), silicon nitride (SiN x ), titanium oxide (TiO x ), hafnium oxide (HfO x ), or polyvinyl alcohol (PVA), polyvinylpyrroly Organic material such as pig (PVP), polymethylmethacrylate (PMMA).

그러나, 게이트 절연층(112)을 구성하는 물질 및 공정 방법은 이에 한정되지 않으며, 공지된 다른 물질 및 다른 방법들이 이용될 수도 있다.However, the material and the process method constituting the gate insulating layer 112 is not limited thereto, and other known materials and other methods may be used.

도 1d를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터(100)의 제조 방법은 게이트 절연층(112) 상에 제1 산화물 박막(113)이 형성된다.Referring to FIG. 1D, in the method of manufacturing the oxide semiconductor thin film phototransistor 100 according to the exemplary embodiment, a first oxide thin film 113 is formed on the gate insulating layer 112.

구체적으로, 제1 산화물 박막(113)은 게이트 절연층(112) 상에 나노구조체가 분산된 용액을 도포한 후 자연 건조 시켜 나노구조체 기반 템플릿을 형성한다. 이후, 상기 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 제1 나노 와이어 구조를 포함하는 제1 산화물 박막(113)을 형성할 수 있다.Specifically, the first oxide thin film 113 is coated with a solution in which the nanostructures are dispersed on the gate insulating layer 112 and then naturally dried to form a nanostructure-based template. Thereafter, after depositing an oxide material on the nanostructure-based template, the nanostructure-based template may be removed to form the first oxide thin film 113 including the first nanowire structure.

제1 산화물 박막(113)은 1 nm 내지 30 nm 의 두께로 형성될 수 있고, 바람직하게는 제1 산화물 반도체층 또는 제2 산화물 반도체층보다 얇게 형성될 수 있으며, 1 nm 이하의 두께로 형성될 경우, 결함이 잘 형성되지 않는 문제점이 존재한다.The first oxide thin film 113 may be formed to a thickness of 1 nm to 30 nm, preferably may be formed thinner than the first oxide semiconductor layer or the second oxide semiconductor layer, and may be formed to a thickness of 1 nm or less. In this case, there is a problem in that defects are not well formed.

제1 산화물 박막(113)을 제조하는 방법은 후술할 도 1f의 제2 나노와이어 구조를 포함하는 제2 산화물 박막(115)을 제조하는 방법과 동일할 수 있고, 제1 산화물 박막(113)은 제2 산화물 박막(115)과 동일한 산화물 물질을 증착하여 형성될 수 있다. 제1 나노 와이어 구조를 포함하는 제1 산화물 박막(113)을 제조하는 방법은 후술하는 도 2a 내지 도 2e에서 상세하게 설명하기로 한다.The method of manufacturing the first oxide thin film 113 may be the same as the method of manufacturing the second oxide thin film 115 including the second nanowire structure of FIG. 1F, which will be described later. It may be formed by depositing the same oxide material as the second oxide thin film 115. A method of manufacturing the first oxide thin film 113 including the first nanowire structure will be described in detail with reference to FIGS. 2A to 2E.

도 1e를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터(100)의 제조 방법은 제1 산화물 박막(113) 상에 제1 산화물 반도체층(114)이 형성된다.Referring to FIG. 1E, in the method of manufacturing the oxide semiconductor thin film phototransistor 100 according to the exemplary embodiment, the first oxide semiconductor layer 114 is formed on the first oxide thin film 113.

구체적으로, 제1 산화물 반도체층(114)은 제1 산화물 박막(113) 상에 산화물 반도체를 증착시킨 후 열처리를 통하여 활성화되고, 10 nm 내지 100 nm의 두께로 형성될 수 있으며, 바람직하게는 제1 산화물 박막 또는 제2 산화물 박막보다 두껍게 형성될 수 있다.Specifically, the first oxide semiconductor layer 114 may be activated by heat treatment after depositing the oxide semiconductor on the first oxide thin film 113, and may be formed to a thickness of 10 nm to 100 nm, preferably It may be formed thicker than the first oxide thin film or the second oxide thin film.

상기 산화물 반도체는 스퍼터링 공정, CVD(Chemical Vapor Deposition) 공정, ALD(Atomic Layer Deposition) 공정 및 용액 공정 중 어느 하나의 공정에 의해 증착될 수 있다. The oxide semiconductor may be deposited by any one of a sputtering process, a chemical vapor deposition (CVD) process, an atomic layer deposition (ALD) process, and a solution process.

또한, 상기 산화물 반도체는 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 어느 하나의 방법을 사용하여 제1 산화물 박막(113) 상에 코팅될 수 있으나 그 방법은 이에 한정되지 않으며, 공지된 다른 방법들이 이용될 수도 있다.In addition, the oxide semiconductor may be vacuum deposition, chemical vapor deposition, physical vapor deposition, atomic layer deposition, or organic metal chemical vapor deposition. ), Plasma-Enhanced Chemical Vapor Deposition, Molecular Beam Epitaxy, Hydride Vapor Phase Epitaxy, Sputtering, Spin Coating, Dip Coating It may be coated on the first oxide thin film 113 using any one of dip coating and zone casting, but the method is not limited thereto, and other known methods may be used.

상기 산화물 반도체는 인듐 갈륨 징크 옥사이드(IGZO; InGaZnO)와 같은 다중성분계물질, 인듐 징크 옥사이드(IZO; InZnO)와 같은 이중성분계 물질 또는 징크 옥사이드(ZnO)와 같은 단일성분계 산화물 반도체를 사용할 수 있다.The oxide semiconductor may be a multicomponent material such as indium gallium zinc oxide (IGZO; InGaZnO), a bicomponent material such as indium zinc oxide (IZO; InZnO), or a single component oxide semiconductor such as zinc oxide (ZnO).

구체적으로, 상기 산화물 반도체는 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 이루어질 수 있다.Specifically, the oxide semiconductor is amorphous indium gallium-zinc oxide (a-IGZO), zinc oxide (ZnO), indium zinc oxide (IZO), indium tin oxide (ITO), zinc tin oxide ( ZTO), silicon indium zinc oxide (SIZO), gallium zinc oxide (GZO), hafnium indium zinc oxide (HIZO), zinc indium tin oxide (ZITO), and aluminum zinc tin oxide (AZTO) or a combination thereof. However, the present invention is not limited thereto and may be made of various materials.

제1 산화물 반도체층(114)을 활성화하기 위한 열처리는 50℃ 내지 1000℃의 범위의 온도에서 1분 내지 10시간 동안 수행될 수 있다.Heat treatment for activating the first oxide semiconductor layer 114 may be performed for 1 minute to 10 hours at a temperature in the range of 50 ℃ to 1000 ℃.

제1 산화물 반도체층(114) 및 제2 산화물 반도체층(116)은 동일 또는 상이한 물질로 이루어질 수 있으며, 바람직하게는 상이한 물질로 이루어질 수 있다. The first oxide semiconductor layer 114 and the second oxide semiconductor layer 116 may be made of the same or different materials, preferably, different materials.

제1 산화물 반도체층(114) 및 제2 산화물 반도체층(116)이 서로 상이한 물질로 이루어질 경우, 제1 산화물 반도체층(114) 및 제2 산화물 반도체층(116) 사이에 샌드위치된 제2 산화물 박막(115)에 더 많은 결함을 형성할 수 있어, 동일한 물질로 이루어진 경우보다 산화물 반도체 박막 포토 트랜지스터의 가시광의 흡수율이 향상될 수 있다.When the first oxide semiconductor layer 114 and the second oxide semiconductor layer 116 are made of different materials from each other, the second oxide thin film sandwiched between the first oxide semiconductor layer 114 and the second oxide semiconductor layer 116. More defects can be formed in the 115, so that the absorbance of visible light of the oxide semiconductor thin film phototransistor can be improved than when made of the same material.

도 1f를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터(100)의 제조 방법은 제1 산화물 반도체층(114) 상에 제2 산화물 박막(115)이 형성된다.Referring to FIG. 1F, in the method of manufacturing the oxide semiconductor thin film phototransistor 100 according to the exemplary embodiment, a second oxide thin film 115 is formed on the first oxide semiconductor layer 114.

구체적으로, 제2 산화물 박막(115)은 제1 산화물 반도체층(114) 상에 나노구조체가 분산된 용액을 도포한 후 자연 건조 시켜 나노구조체 기반 템플릿을 형성한다. 이후, 상기 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 제2 나노 와이어 구조를 포함하는 제2 산화물 박막(115)을 형성할 수 있다.Specifically, the second oxide thin film 115 is coated with a solution in which the nanostructures are dispersed on the first oxide semiconductor layer 114 and then naturally dried to form a nanostructure-based template. Thereafter, after depositing an oxide material on the nanostructure-based template, the nanostructure-based template may be removed to form a second oxide thin film 115 including a second nanowire structure.

제2 산화물 박막(115)은 1 nm 내지 30 nm 의 두께로 형성될 수 있고, 바람직하게는 제1 산화물 반도체층 또는 제2 산화물 반도체층보다 얇게 형성될 수 있으며, 1 nm 이하의 두께로 형성될 경우, 결함이 잘 형성되지 않는 문제점이 존재한다.The second oxide thin film 115 may be formed to a thickness of 1 nm to 30 nm, preferably thinner than the first oxide semiconductor layer or the second oxide semiconductor layer, and may be formed to a thickness of 1 nm or less. In this case, there is a problem in that defects are not well formed.

제2 산화물 박막(115)을 제조하는 방법은 상기 도 1d의 제1 나노 와이어 구조를 포함하는 제1 산화물 박막(113)을 제조하는 방법과 동일할 수 있고, 제2 산화물 박막(115)은 제1 산화물 박막(113)과 동일한 산화물 물질을 증착하여 형성될 수 있다.The method of manufacturing the second oxide thin film 115 may be the same as the method of manufacturing the first oxide thin film 113 including the first nanowire structure of FIG. 1D, and the second oxide thin film 115 may be formed of the first oxide thin film 115. 1 may be formed by depositing the same oxide material as the oxide thin film 113.

제2 나노 와이어 구조를 포함하는 제2 산화물 박막(115)을 제조하는 방법은 후술하는 도 2a 내지 도 2e에서 상세하게 설명하기로 한다.A method of manufacturing the second oxide thin film 115 including the second nanowire structure will be described in detail with reference to FIGS. 2A to 2E.

도 1g를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터(100)의 제조 방법은 제2 산화물 박막(115) 상에 제2 산화물 반도체층(116)이 형성된다.Referring to FIG. 1G, in the method of manufacturing the oxide semiconductor thin film phototransistor 100 according to the exemplary embodiment, a second oxide semiconductor layer 116 is formed on the second oxide thin film 115.

제2 산화물 반도체층(116)을 형성하는 방법은 제1 산화물 반도체층(114)을 형성하는 방법과 동일할 수 있다.The method of forming the second oxide semiconductor layer 116 may be the same as the method of forming the first oxide semiconductor layer 114.

구체적으로, 제2 산화물 반도체층(116)은 제2 산화물 박막(115) 상에 산화물 반도체를 증착시킨 후 50℃ 내지 1000℃의 범위의 온도에서 1분 내지 10시간 동안 열처리하여 활성화 될 수 있다.Specifically, the second oxide semiconductor layer 116 may be activated by heat treatment for 1 minute to 10 hours at a temperature in the range of 50 ℃ to 1000 ℃ after depositing the oxide semiconductor on the second oxide thin film 115.

제2 산화물 반도체층(116)은 10 nm 내지 100 nm의 두께로 형성될 수 있고, 바람직하게는 제1 산화물 박막 또는 제2 산화물 박막의 두께보다 두껍게 형성될 수 있다.The second oxide semiconductor layer 116 may be formed to a thickness of 10 nm to 100 nm, and preferably may be formed thicker than the thickness of the first oxide thin film or the second oxide thin film.

제1 산화물 반도체층(114) 및 제2 산화물 반도체층(116)은 동일 또는 상이한 물질로 이루어질 수 있으며, 바람직하게는 상이한 물질로 이루어질 수 있다. The first oxide semiconductor layer 114 and the second oxide semiconductor layer 116 may be made of the same or different materials, preferably, different materials.

제1 산화물 반도체층(114) 및 제2 산화물 반도체층(116)이 서로 상이한 물질로 이루어질 경우, 제1 산화물 반도체층(114) 및 제2 산화물 반도체층(116) 사이에 샌드위치된 제2 산화물 박막(115)에 더 많은 결함을 형성할 수 있어, 동일한 물질로 이루어진 경우보다 산화물 반도체 박막 포토 트랜지스터의 가시광의 흡수율이 향상될 수 있다.When the first oxide semiconductor layer 114 and the second oxide semiconductor layer 116 are made of different materials from each other, the second oxide thin film sandwiched between the first oxide semiconductor layer 114 and the second oxide semiconductor layer 116. More defects can be formed in the 115, so that the absorbance of visible light of the oxide semiconductor thin film phototransistor can be improved than when made of the same material.

도 1h를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터(100)의 제조 방법은 제2 산화물 반도체층(116) 상에 소스 전극(117) 및 드레인 전극(118)이 서로 이격되어 형성된다.Referring to FIG. 1H, in the method of manufacturing the oxide semiconductor thin film photo transistor 100 according to an exemplary embodiment, the source electrode 117 and the drain electrode 118 are spaced apart from each other on the second oxide semiconductor layer 116. It is formed.

소스 전극(117) 및 드레인 전극(118)은 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt) 또는 탄탈(Ta)과 같은 저저항의 도전 물질을 사용할 수 있다.The source electrode 117 and the drain electrode 118 are aluminum (Al), aluminum alloy (Al alloy), tungsten (W), copper (Cu), nickel (Ni), chromium (Cr), molybdenum (Mo), titanium Low resistance conductive materials such as (Ti), platinum (Pt) or tantalum (Ta) may be used.

또한, 소스 전극(117) 및 드레인 전극(118)은 인듐 틴 옥사이드(ITO), 인듐 징크옥사이드(IZO) 또는 인듐 틴 징크 옥사이드(ITZO)와 같은 투명한 도전 물질을 사용할 수 있다. 실시예에 따라서는 소스 전극(117) 및 드레인 전극(118)은 상기 도전 물질이 두 가지 이상 적층된 다층 구조로 형성될 수도 있다.In addition, the source electrode 117 and the drain electrode 118 may use a transparent conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), or indium tin zinc oxide (ITZO). In some embodiments, the source electrode 117 and the drain electrode 118 may be formed in a multilayer structure in which two or more conductive materials are stacked.

상기에서 살펴본 바와 같이, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터는 절연층 및 제1 산화물 반도체층 사이에 제1 산화물 박막이 샌드위치 되어있고, 제1 산화물 반도체층과 제2 산화물 반도체층 사이에 제2 산화물 박막이 샌드위치 되어 있으며, 제1 산화물 박막 및 제2 산화물 박막은 나노 와이어 구조를 포함하고 있어, 각각 박막 내 결함 인터페이스(highly defective interface, HDI)를 포함하게 된다. As described above, in the oxide semiconductor thin film phototransistor according to the exemplary embodiment of the present invention, a first oxide thin film is sandwiched between an insulating layer and a first oxide semiconductor layer, and a first oxide semiconductor layer and a second oxide semiconductor layer. The second oxide thin film is sandwiched therebetween, and the first oxide thin film and the second oxide thin film include a nanowire structure, and each includes a highly defective interface (HDI).

따라서, 본 발명의 실시예에 따른 산화물 반도체 박막 포토 트랜지스터는 상기 결함 인터페이스를 통하여 가시광 영역의 광을 흡수할 수 있다.Therefore, the oxide semiconductor thin film phototransistor according to the embodiment of the present invention can absorb light in the visible region through the defect interface.

또한, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터의 제1 산화물 박막 또는 제2 산화물 박막의 두께는 제1 산화물 반도체층 또는 제2 산화물 반도체층 보다 얇게 형성될 수 있으며, 산화물 반도체 박막 포토 트랜지스터는 1㎛ 이하의 두께로 형성될 수 있다.In addition, the thickness of the first oxide thin film or the second oxide thin film of the oxide semiconductor thin film phototransistor according to an embodiment of the present invention may be thinner than the first oxide semiconductor layer or the second oxide semiconductor layer, and the oxide semiconductor thin film photo The transistor may be formed to a thickness of 1 μm or less.

이하에서는 도 2a 내지 도 2e를 참조하여 나노 와이어 구조를 포함하는 산화물 박막을 형성하는 방법에 대하여 상세하게 설명하기로 한다.Hereinafter, a method of forming an oxide thin film including a nanowire structure will be described in detail with reference to FIGS. 2A to 2E.

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터의 제조 방법 중 나노 와이어 구조를 포함하는 산화물 박막의 제조방법을 도시한 것이다.2A to 2E illustrate a method of manufacturing an oxide thin film including a nanowire structure in a method of manufacturing an oxide semiconductor thin film phototransistor according to an embodiment of the present invention.

도 2a 및 도 2b를 참조하면, 나노 와이어 구조를 포함하는 산화물 박막의 제조방법은 기판(210) 상에 나노구조체가 분산된 용액(220)을 도포한 후 자연 건조를 시킨다.2A and 2B, in the method of manufacturing an oxide thin film including a nanowire structure, the nanostructure is dispersed on a substrate 210 and then naturally dried.

나노구조체가 분산된 용액(220)의 나노구조체 및 용매의 질량비는 0.1% 내지 80%일 수 있다.The mass ratio of the nanostructure and the solvent of the solution 220 in which the nanostructure is dispersed may be 0.1% to 80%.

상기 나노구조체는 입자 크기가 1nm 내지 1000nm일 수 있으며, SiO2, TiO2, ZrO2, Al2O3, SnO2, Sb2O5, Nb2O3, Y2O3, ZnO, Ag 및 Ni 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 이루어질 수 있다.The nanostructure may have a particle size of 1nm to 1000nm, SiO 2 , TiO 2 , ZrO 2 , Al 2 O 3 , SnO 2 , Sb 2 O 5 , Nb 2 O 3 , Y 2 O 3 , ZnO, Ag and It may be made of any one or combination of Ni, but is not limited thereto, and may be made of various materials.

나노구조체가 분산된 용액(220)을 기판(210) 상에 도포하는 방법은 당 분야에서 사용하는 방법으로서 그 방법을 특별하게 한정하는 것은 아니나, 스핀코팅(spin coating), 스프레이코팅(spray coating), 잉크젯코팅(inkjet coating), 슬릿코팅(slit coating) 또는 딥코팅(deep coating), 롤-투-롤(Roll-to-Roll) 및 스크린 프린팅(Screen Printing) 등의 방법을 사용할 수 있고, 바람직하게는 스핀코팅(spin coating) 방법을 사용할 수 있다.The method of coating the nanostructure-dispersed solution 220 on the substrate 210 is a method used in the art, but the method is not particularly limited, but spin coating or spray coating. , Inkjet coating, slit coating or deep coating, roll-to-roll and screen printing can be used. For example, spin coating may be used.

스핀코팅(spin coating) 방법을 사용할 경우, 100rpm 내지 20,000rpm의 속도로 나노구조체가 분산된 용액(220)을 기판(210) 상에 도포할 수 있다.When using a spin coating method, a solution 220 in which the nanostructures are dispersed may be applied onto the substrate 210 at a speed of 100 rpm to 20,000 rpm.

도 2b에 도시된 바와 같이 나노구조체 기반 템플릿(230)은 기판(210) 상에 나노구조체가 분산된 용액(210)을 도포한 후 자연 건조시켜 섬(island) 형태로 랜덤(Random)하게 형성될 수 있다. As shown in FIG. 2B, the nanostructure-based template 230 may be randomly formed in an island form by applying a solution 210 having nanostructures dispersed thereon onto a substrate 210 and then naturally drying the same. Can be.

나노구조체가 분산된 용액(210)의 자연 건조는 0℃ 내지 500℃의 범위에서 1분 내지 60분 동안 수행될 수 있다.Natural drying of the solution 210 in which the nanostructures are dispersed may be performed for 1 minute to 60 minutes in the range of 0 ° C to 500 ° C.

도 2c를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터의 제조 방법 중 제1 나노와이어 구조의 제조방법은 나노구조체 기반 템플릿(230) 상에 산화물 물질(240)을 증착한다. Referring to FIG. 2C, a method of manufacturing a first nanowire structure in a method of manufacturing an oxide semiconductor thin film phototransistor according to an embodiment of the present invention deposits an oxide material 240 on a nanostructure-based template 230.

산화물 물질(240)은 MgO, CaO, SrO, BaO, Y2O3, La2O3, CeO2, TiO2, ZrO2, HfO2, V2O5, Nb2O5, Ta2O5, Cr2O3, MoO3, WO3, Mn2O3, Fe2O3, Co3O4, Rh2O3, NiO, PdO, PtO, CuO, Ag2O, Au2O3, ZnO, Al2O3, Ga2O3, In2O3, SiO2, SnO2 또는 Bi2O3 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 이루어질 수 있다.Oxide material 240 includes MgO, CaO, SrO, BaO, Y 2 O 3 , La 2 O 3 , CeO 2 , TiO 2 , ZrO 2 , HfO 2 , V 2 O 5 , Nb 2 O 5 , Ta 2 O 5 , Cr 2 O 3 , MoO 3 , WO 3 , Mn 2 O 3 , Fe 2 O 3 , Co 3 O 4 , Rh 2 O 3 , NiO, PdO, PtO, CuO, Ag 2 O, Au 2 O 3 , ZnO, Al It may be made of any one or a combination of 2 O 3 , Ga 2 O 3 , In 2 O 3 , SiO 2 , SnO 2 or Bi 2 O 3 , but is not limited thereto, and may be made of various materials.

산화물 물질(240)은 나노구조체 기반 템플릿(230) 상에 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 증착될 수 있다.The oxide material 240 is formed on the nanostructure-based template 230 by vacuum deposition, chemical vapor deposition, physical vapor deposition, atomic layer deposition, organic Metal Organic Chemical Vapor Deposition, Plasma-Enhanced Chemical Vapor Deposition, Molecular Beam Epitaxy, Hydride Vapor Phase Epitaxy, Sputtering, Spin It may be deposited using at least one method of spin coating, dip coating and zone casting.

도 2d 및 도 2e를 참조하면, 산화물 물질(240)이 증착된 나노구조체 기반 템플릿(230)이 기판(210)으로부터 제거된 후 기판 상에 나노 와이어 구조를 포함하는 산화물 박막(260)이 형성되며, 이후 열처리(미도시)를 진행한다.2D and 2E, after the nanostructure-based template 230 on which the oxide material 240 is deposited is removed from the substrate 210, an oxide thin film 260 including a nanowire structure is formed on the substrate. Then, heat treatment (not shown) is performed.

상기 나노구조체 기반 템플릿을 제거하는 방법으로는 리프트 오프(lift off), 초음파 처리(ultrasonication), 습식 식각(wet etch) 및 건식 식각(dry etch) 중 적어도 하나의 방법을 이용하여 제거될 수 있으나, 이에 제한되지 않고 다양한 방법을 이용하여 제거될 수 있다.The nanostructure-based template may be removed using at least one of lift off, ultrasonication, wet etch, and dry etch. The present invention is not limited thereto and may be removed using various methods.

도 2a 내지 도 2e에 도시된, 기판(210) 상에 나노구조체가 분산된 용액(220)을 도포한 후 자연 건조시켜 형성된 나노구조체 기반 템플릿(230) 상에 산화물 물질(240)을 증착한 후 상기 나노구조체 기반 템플릿을 제거하는 공정은 적어도 1회 이상 반복할 수 있으며, 바람직하게는 3회 내지 4회 반복할 수 있다.2A to 2E, after depositing the solution 220 in which the nanostructures are dispersed on the substrate 210, and depositing the oxide material 240 on the nanostructure-based template 230 formed by natural drying. The process of removing the nanostructure-based template may be repeated at least one or more times, preferably three to four times.

도 2a 내지 도 2e에 도시된 나노 와이어 구조를 포함하는 산화물 박막을 형성하는 공정을 반복하여 수행할 경우, 나노 와이어의 밀도가 높아지게 되고 이에 따라 결함의 수가 증가하여 가시광의 흡수가 향상되는 효과를 가질 수 있다. When the process of repeatedly forming the oxide thin film including the nanowire structure shown in FIGS. 2A to 2E is repeated, the density of the nanowires is increased and thus the number of defects is increased, thereby improving the absorption of visible light. Can be.

그러나, 4회 이상 반복하였을 경우에는 나노 와이어의 형태가 나타나지 않게 되고 이에 따라 결함이 형성되지 않아 산화물 반도체 박막 포토 트랜지스터의 전기적 특성이 저하되는 문제점이 존재하게 된다.However, when repeated four or more times, the shape of the nanowires does not appear, and thus a defect is not formed, and thus there is a problem that the electrical characteristics of the oxide semiconductor thin film phototransistor are degraded.

나노 와이어 구조를 포함하는 산화물 박막(260)은 1 nm 내지 30nm 의 두께를 가질 수 있고, 바람직하게는 산화물 반도체층 보다 얇게 형성될 수 있으며, 1 nm 이하의 두께로 형성될 경우, 결함이 잘 형성되지 않는 문제점이 존재한다.The oxide thin film 260 including the nanowire structure may have a thickness of 1 nm to 30 nm, preferably thinner than the oxide semiconductor layer, and when formed to a thickness of 1 nm or less, defects may be well formed. There is a problem.

상기 열처리는 50℃ 내지 1000℃의 범위의 온도에서 1분 내지 10시간 동안 수행될 수 있다.The heat treatment may be performed for 1 minute to 10 hours at a temperature in the range of 50 ℃ to 1000 ℃.

이하에서는 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터의 특성을 설명하기로 한다.Hereinafter, the characteristics of the oxide semiconductor thin film phototransistor according to an embodiment of the present invention will be described.

(( 실시예Example ))

(기판 및 게이트 (Substrate and gate 절연층의Insulation layer 준비) Ready)

P-type 실리콘(heavily boron doped Si) 기판 상에 알루미늄(Al) 등과 같은 금속 물질을 증착 및 패터닝 하여 게이트 전극을 형성하였다. A gate electrode was formed by depositing and patterning a metal material such as aluminum (Al) on a P-type silicon (heavily boron doped Si) substrate.

게이트 전극이 형성된 기판 상에 열산화(thermal oxidation) 방법을 이용하여 게이트 절연층으로서 SiO2을 형성하여 SiO2/p+-Si 기판을 준비하였다. SiO 2 was formed as a gate insulating layer on the substrate on which the gate electrode was formed using a thermal oxidation method to prepare a SiO 2 / p + -Si substrate.

이후, SiO2/p+-Si 기판의 표면에 형성되어 있을 수 있는 유기물 또는 불순물을 제거하기 위하여 아세톤, 메탄올, 초순수(DI water)의 순서로 초음파 세척기를 이용하여 각각 10분동안 세척을 실시한 후 N2 기체를 이용하여 남아있는 액체를 제거하였다.Thereafter, in order to remove organic substances or impurities that may be formed on the surface of the SiO 2 / p + -Si substrate, washing is performed for 10 minutes using an ultrasonic cleaner in the order of acetone, methanol, and DI water. The remaining liquid was removed using N 2 gas.

전술한 바와 같이 게이트 전극 및 게이트 절연층이 형성된 기판 상에 Deep UV 램프 (파장 185nm, 254nm)를 이용하여 15분간 표면처리를 통하여 다량의 OH-기들을 발생시켜 용액의 젖힘성 증가를 위한 친수성 표면을 형성하였다. Hydrophilic surface for increasing the wettability of the solution by generating a large amount of OH - groups through the surface treatment for 15 minutes using a Deep UV lamp (wavelength 185nm, 254nm) on the substrate with the gate electrode and the gate insulating layer as described above Formed.

(제1 산화물 박막의 형성)(Formation of First Oxide Thin Film)

게이트 전극, 게이트 절연층이 형성된 기판 상에 스핀코팅(Spin coating)을 이용하여 나노구조체 용액을 도포하였다. 나노구조체 용액은 12nm 크기의 SiO2 나노파티클이 30%의 함량으로 분산된 형태인 콜로이달 실리카(LUDOX社의 HS-30)를 이용하였다.The nanostructure solution was coated on the substrate on which the gate electrode and the gate insulating layer were formed by using spin coating. The nanostructure solution was a colloidal silica (HS-30 of LUDOX Co., Ltd.) in which 12 nm-sized SiO 2 nanoparticles were dispersed in a content of 30%.

이후, 상온에서 약 5분간 건조시켜, 섬(island) 형태의 나노구조체 기반 템플릿을 형성하였다.Thereafter, the mixture was dried at room temperature for about 5 minutes to form an island-based nanostructure-based template.

나노구조체 기반 템플릿이 형성된 기판상에 RF 마그네트론 스퍼터링(RF Magnetron Sputtering)을 이용하여 산화물 물질을 증착한 후, DI water 상에서 초음파 처리(ultrasonication)를 통하여 나노구조체 기반 템플릿을 제거한 후 300℃의 온도하에 1시간동안 열처리를 하였다.After depositing the oxide material using RF Magnetron Sputtering on the substrate on which the nanostructure-based template was formed, the nanostructure-based template was removed by ultrasonication on DI water and then subjected to 1 at a temperature of 300 ° C. Heat treatment was performed for a time.

(제1 산화물 (First oxide 반도체층의Semiconductor layer 형성) formation)

상기 형성된 제1 산화물 박막 상에 RF 마그네트론 스퍼터링(RF Magnetron Sputtering)을 이용하여 IGZO(Indium-Gallium-Zinc-Oxide)를 증착 한 후 300℃의 온도하에 1시간동안의 열처리를 통하여 제1 산화물 반도체층을 활성화시켰다.After depositing Indium-Gallium-Zinc-Oxide (IGZO) using RF Magnetron Sputtering on the formed first oxide thin film, the first oxide semiconductor layer is subjected to heat treatment for 1 hour at a temperature of 300 ° C. Activated.

(제2 산화물 박막의 형성)(Formation of Second Oxide Thin Film)

제2 산화물 박막은 제1 산화물 반도체층 상에 제1 산화물 박막과 동일한 방법으로 형성된다.The second oxide thin film is formed on the first oxide semiconductor layer in the same manner as the first oxide thin film.

(제2 산화물  (Second oxide 반도체층의Semiconductor layer 형성) formation)

제2 산화물 반도체층은 제2 산화물 박막 상에 제1 산화물 반도체층과 동일한 방법으로 형성된다.The second oxide semiconductor layer is formed on the second oxide thin film in the same manner as the first oxide semiconductor layer.

(소스/(sauce/ 드레인drain 전극의 형성) Formation of electrodes)

제2 산화물 반도체층 상에 섀도우 마스크(shadow mask) 및 RF 마그네트론 스퍼터링(RF Magnetron Sputtering)을 이용하여 채널의 폭 및 길이가 각각 1000㎛ 및 150㎛인 소스/드레인 전극을 증착하여 산화물 박막 포토 트랜지스터를 완성하였다.An oxide thin film phototransistor is deposited by depositing a source / drain electrode having a width and a length of 1000 μm and 150 μm, respectively, using a shadow mask and RF magnetron sputtering on the second oxide semiconductor layer. Completed.

도 3a는 본 발명의 일 실시예에 따른 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터 및 나노 와이어 구조를 포함하지 않는 산화물 반도체 박막 포토 트랜지스터의 전류-전압 특성(transfer curve)을 도시한 그래프이고, 도 3b는 본 발명의 일 실시예에 따른 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터의 출력 특성(output curve)을 도시한 그래프이다.3A is a graph illustrating current-voltage transfer curves of an oxide semiconductor thin film phototransistor including a nanowire structure and an oxide semiconductor thin film phototransistor not including a nanowire structure, according to an embodiment of the present invention; 3B is a graph illustrating an output curve of an oxide semiconductor thin film phototransistor including a nanowire structure according to an exemplary embodiment of the present invention.

도 3a을 참조하면, 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터(빨간색 그래프)는 나노 와이어 구조를 포함하지 않는 산화물 반도체 박막 포토 트랜지스터(검정색 그래프)와 비교하여, off 전류가 높고, on 전류가 낮음을 알 수 있다.Referring to FIG. 3A, an oxide semiconductor thin film phototransistor including a nanowire structure (red graph) has a higher off current and a higher on current compared to an oxide semiconductor thin film phototransistor including a nanowire structure (black graph). It can be seen that low.

이는 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터는 제1 산화물 박막 및 제2 산화물 박막 내에 결함 인터페이스(highly defective interface, HDI)를 포함함으로써 산화물 반도체 박막 포토 트랜지스터의 전기적 특성이 향상됨을 알 수 있다. It can be seen that the oxide semiconductor thin film phototransistor including the nanowire structure includes the defective interface (HDI) in the first oxide thin film and the second oxide thin film, thereby improving electrical characteristics of the oxide semiconductor thin film phototransistor.

도 3b를 참조하면, 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터는 전압 변화에 따른 전류의 증감이 확실함을 알 수 있으며, 이로부터 산화물 반도체 박막 포토 트랜지스터로서 전기적 특성이 향상됨을 확인할 수 있다.Referring to FIG. 3B, it can be seen that the oxide semiconductor thin film phototransistor including the nanowire structure is sure to increase or decrease the current according to the voltage change. From this, it can be seen that the electrical characteristics of the oxide semiconductor thin film phototransistor are improved.

도 4a 내지 도 4c는 나노 와이어 구조를 포함하지 않는 산화물 반도체 박막 포토 트랜지스터의 광반응성을 도시한 그래프이고, 도 4d 및 도 4e는 본 실시예에 따른 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터의 광반응성을 도시한 그래프이다.4A to 4C are graphs showing photoreactivity of an oxide semiconductor thin film phototransistor not including a nanowire structure, and FIGS. 4D and 4E are diagrams of an oxide semiconductor thin film phototransistor including a nanowire structure according to an exemplary embodiment. It is a graph showing photoreactivity.

도 4a 내지 도 4c를 참조하면, 나노 와이어 구조를 포함하지 않는 산화물 반도체 박막 포토 트랜지스터의 광반응성을 측정하기 위하여 Red(635nm), Green(532nm), Blue(405nm)의 3가지 파장대의 레이저를 사용하였다. 4A to 4C, lasers of three wavelength bands of red (635 nm), green (532 nm) and blue (405 nm) are used to measure photoreactivity of an oxide semiconductor thin film phototransistor including no nanowire structure. It was.

드레인 전압은 각각 Red는 1.95 eV, Green은 2.33 eV 및 Blue는 3.06eV로 고정하였고, 레이저의 조사 강도는 레이저별로 1 mW, 3 mW, 5 mW, 및 10 mW 로 변화를 주어 조사하였다. The drain voltage was fixed at 1.95 eV for Red, 2.33 eV for Green, and 3.06 eV for Blue, and the irradiation intensity of the laser was varied by 1 mW, 3 mW, 5 mW, and 10 mW for each laser.

나노 와이어 구조를 포함하지 않는 산화물 반도체 박막 포토 트랜지스터는 Red 레이저 및 Green 레이저를 조사하였을 경우에는 조사 강도의 변화에도 불구하고 산화물 반도체 박막 포토 트랜지스터의 전달 특성이 거의 나타나지 않음을 알 수 있다. In the case of the oxide semiconductor thin film phototransistor not including the nanowire structure, when the red laser and the green laser are irradiated, it can be seen that the transfer characteristics of the oxide semiconductor thin film phototransistor are hardly shown despite the change in irradiation intensity.

반면에, Blue 레이저를 조사하였을 경우에는 높은 에너지로 인하여 빛을 흡수하여 Off 전류가 크게 변하는 것을 알 수 있다.On the other hand, when the blue laser is irradiated, it can be seen that the off current is greatly changed by absorbing light due to high energy.

따라서, 나노 와이어 구조를 포함하지 않는 산화물 반도체 박막 포토 트랜지스터는 IGZO의 3eV 이상의 넓은 밴드갭으로 인하여 에너지가 낮은 가시광 영역의 빛은 흡수하지 못함을 알 수 있다.Therefore, it can be seen that the oxide semiconductor thin film phototransistor not including the nanowire structure does not absorb light in a low energy visible light region due to a wide bandgap of 3 eV or more of IGZO.

도 4d 및 도 4e를 참조하면, 본 발명의 일 실시예에 따른 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터의 광반응성을 측정하기 위하여 Red(635nm), Green(532nm) 의 2가지 파장대의 레이저를 사용하였다.4D and 4E, two wavelength bands of red (635 nm) and green (532 nm) lasers are used to measure photoreactivity of an oxide semiconductor thin film phototransistor including a nanowire structure according to an exemplary embodiment of the present invention. Was used.

드레인 전압은 각각 Red는 1.95 eV 및 Green은 2.33 eV 로 고정하였고, 레이저의 조사 강도는 레이저별로 1 mW, 3 mW, 5 mW, 및 10 mW 로 변화를 주어 조사하였다. The drain voltage was fixed at 1.95 eV for Red and 2.33 eV for Green, respectively, and the irradiation intensity of the laser was varied by 1 mW, 3 mW, 5 mW, and 10 mW for each laser.

다만, Blue 레이저의 경우는 나노 와이어 구조를 포함하지 않는 산화물 반도체 박막 포토 트랜지스터에서도 전류의 변화를 나타내어 Blue 레이저는 조사하지 않았다. However, in the case of the blue laser, the current change also occurred in the oxide semiconductor thin film phototransistor not including the nanowire structure, and thus the blue laser was not irradiated.

본 발명의 일 실시예에 따른 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터는 Red 레이저 및 Green 레이저의 조사 강도가 높아질수록 문턱 전압이 음의 방향으로 이동하고, Off전류가 증가하는 것을 알 수 있다.In the oxide semiconductor thin film phototransistor including a nanowire structure according to an exemplary embodiment of the present invention, as the irradiation intensity of the red laser and the green laser increases, the threshold voltage moves in the negative direction and the off current increases. .

이로부터 에너지가 낮은 가시광 영역에서도 나노 와이어 구조를 포함하는 산화물 박막으로 인하여 박막 내 결함에서 광을 흡수하여 산화물 반도체 박막 포토 트랜지스터의 전기적 특성이 향상됨을 알 수 있다.From this, it can be seen that even in the low energy visible light region, the oxide thin film including the nanowire structure absorbs light from defects in the thin film, thereby improving electrical characteristics of the oxide semiconductor thin film phototransistor.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As described above, although the present invention has been described with reference to limited embodiments and drawings, the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains various modifications and variations from such descriptions. This is possible.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below but also by the equivalents of the claims.

100 : 산화물 반도체 박막 포토 트랜지스터
110 : 기판
111 : 게이트 전극
112 : 게이트 절연층
113 : 제1 산화물 박막
114 : 제1 산화물 반도체층
115 : 제2 산화물 박막
116 : 제2 산화물 반도체층
117 : 소스 전극
118 : 드레인 전극
100: oxide semiconductor thin film phototransistor
110: substrate
111: gate electrode
112: gate insulating layer
113: first oxide thin film
114: first oxide semiconductor layer
115: second oxide thin film
116: second oxide semiconductor layer
117 source electrode
118: drain electrode

Claims (16)

기판 상에 형성된 게이트 전극;
상기 게이트 전극 상에 형성된 게이트 절연층;
상기 게이트 절연층 상에 형성되는 제1 나노 와이어 구조를 포함하는 제1 산화물 박막;
상기 제1 산화물 박막 상에 형성되는 제1 산화물 반도체층;
상기 제1 산화물 반도체층 상에 형성되는 제2 나노 와이어 구조를 포함하는 제2 산화물 박막;
상기 제2 산화물 박막 상에 형성되는 제2 산화물 반도체층; 및
상기 제2 산화물 반도체층 상에 형성되는 소스/드레인 전극
을 포함하고,
상기 제1 산화물 박막 및 제2 산화물 박막은 각각 박막 내 결함 인터페이스(highly defective interface, HDI)를 포함하며 상기 결함 인터페이스를 통하여 가시광 영역의 광을 흡수하는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
A gate electrode formed on the substrate;
A gate insulating layer formed on the gate electrode;
A first oxide thin film including a first nanowire structure formed on the gate insulating layer;
A first oxide semiconductor layer formed on the first oxide thin film;
A second oxide thin film including a second nanowire structure formed on the first oxide semiconductor layer;
A second oxide semiconductor layer formed on the second oxide thin film; And
Source / drain electrodes formed on the second oxide semiconductor layer
Including,
And the first oxide thin film and the second oxide thin film each include a highly defective interface (HDI) in the thin film and absorb light in the visible region through the defective interface.
제1항에 있어서,
상기 제1 산화물 박막 및 제2 산화물 박막은 동일한 산화물 물질인 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
The method of claim 1,
And the first oxide thin film and the second oxide thin film are the same oxide material.
제1항에 있어서,
상기 제1 산화물 박막은 상기 게이트 절연층 상에 나노구조체가 분산된 용액을 도포한 후 자연 건조 시켜 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 형성되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
The method of claim 1,
The first oxide thin film is formed by depositing an oxide material on a nanostructure-based template formed by applying a solution in which the nanostructures are dispersed on the gate insulating layer and then naturally drying the nanostructure-based template. An oxide semiconductor thin film phototransistor.
제1항에 있어서,
상기 제2 산화물 박막은 상기 제1 산화물 반도체층 상에 나노구조체가 분산된 용액을 도포한 후 자연 건조 시켜 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 형성되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
The method of claim 1,
The second oxide thin film is formed by depositing an oxide material on a nanostructure-based template formed by applying a solution in which the nanostructures are dispersed on the first oxide semiconductor layer and then naturally drying the nanostructure-based template. An oxide semiconductor thin film photo transistor, characterized in that.
제3항 또는 제4항 중 어느 한 항에 있어서,
상기 자연 건조는 0℃ 내지 500℃ 에서 1분 내지 60분 동안 수행되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
The method according to claim 3 or 4,
The natural drying is an oxide semiconductor thin film photo transistor, characterized in that performed for 1 to 60 minutes at 0 ℃ to 500 ℃.
제3항 또는 제4항 중 어느 한 항에 있어서,
상기 나노구조체가 분산된 용액의 나노구조체 및 용매의 질량비는 0.1% 내지 80%인 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
The method according to claim 3 or 4,
The mass ratio of the nanostructure and the solvent of the solution in which the nanostructure is dispersed is an oxide semiconductor thin film photo transistor, characterized in that.
제3항 또는 제4항 중 어느 한 항에 있어서,
상기 열처리는 50℃ 내지 1000℃의 범위에서 수행되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
The method according to claim 3 or 4,
The heat treatment is an oxide semiconductor thin film photo transistor, characterized in that performed in the range of 50 ℃ to 1000 ℃.
제3항 또는 제4항 중 어느 한 항에 있어서,
상기 열처리는 1분 내지 10시간 동안 수행되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
The method according to claim 3 or 4,
The heat treatment is an oxide semiconductor thin film transistor, characterized in that performed for 1 minute to 10 hours.
제1항에 있어서,
상기 제1 산화물 박막 또는 상기 제2 산화물 박막은 1 nm 내지 30nm 의 두께를 갖는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
The method of claim 1,
And the first oxide thin film or the second oxide thin film has a thickness of 1 nm to 30 nm.
제1항에 있어서,
상기 제1 산화물 반도체층 또는 상기 제2 산화물 반도체층은 50℃ 내지 1000℃의 열처리를 통하여 활성화 되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
The method of claim 1,
The first oxide semiconductor layer or the second oxide semiconductor layer is an oxide semiconductor thin film transistor, characterized in that activated through a heat treatment of 50 ℃ to 1000 ℃.
제1항에 있어서,
상기 제1 산화물 반도체층 또는 제 2 산화물 반도체층은 10 nm 내지 100 nm의 두께를 갖는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
The method of claim 1,
And the first oxide semiconductor layer or the second oxide semiconductor layer has a thickness of 10 nm to 100 nm.
제1항에 있어서,
상기 제1 산화물 반도체층 또는 제2 산화물 반도체층은 InGaZnO, ZnO, ZrInZnO, InZnO, AlInZnO, ZnO, InGaZnO4, ZnInO, ZnSnO, In2O3, Ga2O3, HfInZnO, GaInZnO, HfO2, SnO2, WO3, TiO2, Ta2O5, In2O3SnO2, MgZnO, ZnSnO3, ZnSnO4, CdZnO, CuAlO2, CuGaO2, Nb2O5 또는 TiSrO3 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
The method of claim 1,
The first oxide semiconductor layer or the second oxide semiconductor layer is InGaZnO, ZnO, ZrInZnO, InZnO, AlInZnO, ZnO, InGaZnO 4 , ZnInO, ZnSnO, In 2 O 3 , Ga 2 O 3 , HfInZnO, GaInZnO, HfO 2 , SnO 2 , WO 3 , TiO 2 , Ta 2 O 5 , In 2 O 3 SnO 2 , MgZnO, ZnSnO 3 , ZnSnO 4 , CdZnO, CuAlO 2 , CuGaO 2 , Nb 2 O 5, or at least one of TiSrO 3 An oxide semiconductor thin film photo transistor, characterized in that.
제2항에 있어서,
상기 산화물 물질은 MgO, CaO, SrO, BaO, Y2O3, La2O3, CeO2, TiO2, ZrO2, HfO2, V2O5, Nb2O5, Ta2O5, Cr2O3, MoO3, WO3, Mn2O3, Fe2O3, Co3O4, Rh2O3, NiO, PdO, PtO, CuO, Ag2O, Au2O3, ZnO, Al2O3, Ga2O3, In2O3, SiO2, SnO2 또는 Bi2O3 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
The method of claim 2,
The oxide material is MgO, CaO, SrO, BaO, Y 2 O 3 , La 2 O 3 , CeO 2 , TiO 2 , ZrO 2 , HfO 2 , V 2 O 5 , Nb 2 O 5 , Ta 2 O 5 , Cr2O3 , MoO 3 , WO 3 , Mn 2 O 3 , Fe 2 O 3 , Co 3 O 4 , Rh 2 O 3 , NiO, PdO, PtO, CuO, Ag 2 O, Au 2 O 3 , ZnO, Al 2 O 3 And at least one of Ga 2 O 3 , In 2 O 3 , SiO 2 , SnO 2 or Bi 2 O 3 .
기판 상에 게이트 전극을 형성하는 단계;
상기 게이트 전극 상에 게이트 절연층을 형성하는 단계;
상기 게이트 절연층 상에 제1 나노 와이어 구조를 포함하는 제1 산화물 박막을 형성하는 단계;
상기 제1 산화물 박막 상에 제1 산화물 반도체층을 형성하는 단계;
상기 제1 산화물 반도체층 상에 제2 나노 와이어 구조를 포함하는 제2 산화물 박막을 형성하는 단계;
상기 제2 산화물 박막 상에 제2 산화물 반도체층을 형성하는 단계; 및
상기 제2 산화물 반도체층 상에 서로 이격되는 소스/드레인 전극을 형성하는 단계
를 포함하고,
상기 제1 산화물 박막 및 제2 산화물 박막은 각각 박막 내 결함 인터페이스(highly defective interface, HDI)를 포함하며 상기 결함 인터페이스를 통하여 가시광 영역의 광을 흡수하는 것을 특징으로 하는 것을 산화물 반도체 박막 포토 트랜지스터의 제조 방법.
Forming a gate electrode on the substrate;
Forming a gate insulating layer on the gate electrode;
Forming a first oxide thin film including a first nanowire structure on the gate insulating layer;
Forming a first oxide semiconductor layer on the first oxide thin film;
Forming a second oxide thin film including a second nanowire structure on the first oxide semiconductor layer;
Forming a second oxide semiconductor layer on the second oxide thin film; And
Forming a source / drain electrode spaced apart from each other on the second oxide semiconductor layer
Including,
The first oxide thin film and the second oxide thin film each comprise a highly defective interface (HDI) in the thin film, the oxide semiconductor thin film phototransistor characterized in that absorbing the light in the visible region through the defect interface. Way.
제14항에 있어서,
상기 게이트 절연층 상에 제1 나노 와이어 구조를 포함하는 제1 산화물 박막을 형성하는 단계는
상기 게이트 절연층 상에 나노구조체가 분산된 용액을 도포 및 자연 건조시켜 나노 구조체 기반 템플릿을 형성하는 단계;
상기 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 제1 나노 와이어 구조를 포함하는 제1 산화물 박막을 형성하는 단계; 및
상기 제1 나노 와이어 구조를 포함하는 제1 산화물 박막을 열처리하는 단계
를 포함하는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터의 제조 방법.
The method of claim 14,
Forming a first oxide thin film including a first nanowire structure on the gate insulating layer
Forming a nanostructure-based template by applying and naturally drying a solution in which nanostructures are dispersed on the gate insulating layer;
Depositing an oxide material on the formed nanostructure-based template and removing the nanostructure-based template to form a first oxide thin film including a first nanowire structure; And
Heat-treating a first oxide thin film including the first nanowire structure
Method for producing an oxide semiconductor thin film phototransistor comprising a.
제14항에 있어서,
상기 제1 산화물 반도체층 상에 제2 나노 와이어 구조를 포함하는 제2 산화물 박막을 형성하는 단계는
상기 제1 산화물 반도체층 상에 나노구조체가 분산된 용액을 도포 및 자연 건조시켜 나노 구조체 기반 템플릿을 형성하는 단계;
상기 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 제2 나노 와이어 구조를 포함하는 제2 산화물 박막을 형성하는 단계; 및
상기 제2 나노 와이어 구조를 포함하는 제2 산화물 박막을 열처리하는 단계
를 포함하는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터의 제조 방법.
The method of claim 14,
Forming a second oxide thin film including a second nanowire structure on the first oxide semiconductor layer
Forming a nanostructure-based template by applying and naturally drying a solution in which nanostructures are dispersed on the first oxide semiconductor layer;
Depositing an oxide material on the formed nanostructure-based template and removing the nanostructure-based template to form a second oxide thin film including a second nanowire structure; And
Heat-treating a second oxide thin film including the second nanowire structure
Method for producing an oxide semiconductor thin film phototransistor comprising a.
KR1020180053530A 2018-05-10 2018-05-10 Oxide semiconductor thin film photo transistor and method of manufacturing the same KR102082697B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180053530A KR102082697B1 (en) 2018-05-10 2018-05-10 Oxide semiconductor thin film photo transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180053530A KR102082697B1 (en) 2018-05-10 2018-05-10 Oxide semiconductor thin film photo transistor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20190129223A true KR20190129223A (en) 2019-11-20
KR102082697B1 KR102082697B1 (en) 2020-05-22

Family

ID=68729284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180053530A KR102082697B1 (en) 2018-05-10 2018-05-10 Oxide semiconductor thin film photo transistor and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR102082697B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102198720B1 (en) * 2020-06-19 2021-01-05 인천대학교 산학협력단 Neuromorphic Photodetector and Manufacturing Method thereof
KR102198721B1 (en) * 2020-06-19 2021-01-05 인천대학교 산학협력단 Transparent Photonic Artificial Synapse and Manufacturing Method thereof
CN113314642A (en) * 2021-05-28 2021-08-27 吉林建筑大学 Preparation method of double-insulation-layer solar-blind ultraviolet photosensitive thin film transistor
KR20210110041A (en) * 2020-02-28 2021-09-07 성균관대학교산학협력단 Photo-neuromorphic device, preparing method of the same, and artificial neural network including the same
KR20220010084A (en) * 2020-07-17 2022-01-25 성균관대학교산학협력단 Optical sensor including 2-dimensional insulator
KR102420429B1 (en) * 2021-06-10 2022-07-13 한양대학교 산학협력단 Photodetector Based on Oxide Semiconductor with Quantum Dot Embedded Therein
KR20230104302A (en) * 2021-12-30 2023-07-10 숭실대학교산학협력단 Optoelectronic device having a double heterojunction structure with improved photodetection efficiency and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140023277A (en) * 2011-01-28 2014-02-26 노오쓰웨스턴유니버시티 Low-temperature fabrication of metal oxide thin films and nanomaterial-derived metal composite thin films
US20140263945A1 (en) * 2013-03-14 2014-09-18 Nutech Ventures Floating-gate transistor photodetector
KR101441808B1 (en) 2013-05-21 2014-09-18 연세대학교 산학협력단 Flexible and transparent composite electrodes using zinc oxide and metal nanowires, and thin film solar cell using the same
KR20170033734A (en) * 2015-09-17 2017-03-27 삼성전자주식회사 Photoelectric device and electronic apparatus including the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140023277A (en) * 2011-01-28 2014-02-26 노오쓰웨스턴유니버시티 Low-temperature fabrication of metal oxide thin films and nanomaterial-derived metal composite thin films
US20140263945A1 (en) * 2013-03-14 2014-09-18 Nutech Ventures Floating-gate transistor photodetector
KR101441808B1 (en) 2013-05-21 2014-09-18 연세대학교 산학협력단 Flexible and transparent composite electrodes using zinc oxide and metal nanowires, and thin film solar cell using the same
KR20170033734A (en) * 2015-09-17 2017-03-27 삼성전자주식회사 Photoelectric device and electronic apparatus including the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Christoph Hunger, "Transparent Metal Network with Low Haze and High Figure of Merit applied to Front and Back Electrodes in Semitransparent ITO-free Polymer Solar Cells" (2015.05.05)
K.D.M. Rao,"Fabrication of Large Area, High-Performance, Transparent Conducting Electrodes Using a Spontaneously Formed Crackle Network as Template" (2014.05.11)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210110041A (en) * 2020-02-28 2021-09-07 성균관대학교산학협력단 Photo-neuromorphic device, preparing method of the same, and artificial neural network including the same
KR102198720B1 (en) * 2020-06-19 2021-01-05 인천대학교 산학협력단 Neuromorphic Photodetector and Manufacturing Method thereof
KR102198721B1 (en) * 2020-06-19 2021-01-05 인천대학교 산학협력단 Transparent Photonic Artificial Synapse and Manufacturing Method thereof
KR20220010084A (en) * 2020-07-17 2022-01-25 성균관대학교산학협력단 Optical sensor including 2-dimensional insulator
CN113314642A (en) * 2021-05-28 2021-08-27 吉林建筑大学 Preparation method of double-insulation-layer solar-blind ultraviolet photosensitive thin film transistor
CN113314642B (en) * 2021-05-28 2022-06-21 吉林建筑大学 Preparation method of double-insulation-layer solar-blind ultraviolet photosensitive thin film transistor
KR102420429B1 (en) * 2021-06-10 2022-07-13 한양대학교 산학협력단 Photodetector Based on Oxide Semiconductor with Quantum Dot Embedded Therein
KR20230104302A (en) * 2021-12-30 2023-07-10 숭실대학교산학협력단 Optoelectronic device having a double heterojunction structure with improved photodetection efficiency and method for manufacturing the same

Also Published As

Publication number Publication date
KR102082697B1 (en) 2020-05-22

Similar Documents

Publication Publication Date Title
KR102082697B1 (en) Oxide semiconductor thin film photo transistor and method of manufacturing the same
US10192992B2 (en) Display device
US9053937B2 (en) Semiconductor device and method of manufacturing the same
US20230215954A1 (en) Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
TWI542014B (en) Thin film transistor and method for producing the same, image display device having thin film transistor
US9123817B2 (en) Transistors and electronic devices including the same
KR100857455B1 (en) Method of fabricating thin film transistor including ald deposited protection layer on the oxide semiconductor
JP2011071476A (en) Thin film transistor, display device using the same, and method of manufacturing thin film transistor
US9978600B2 (en) Semiconductor electronic devices and methods of manufacture thereof
KR102108121B1 (en) Thin film transistor array panel
WO2018223476A1 (en) Manufacturing method for indium gallium zinc oxide thin film transistor
JP6260326B2 (en) Thin film transistor device and manufacturing method thereof
CN108376711B (en) Method for preparing two-dimensional semiconductor transistor with top gate structure and polymer electrolyte dielectric layer
KR102071051B1 (en) Oxide semiconductor thin film transistor and method of manufacturing the same
CN110112073B (en) Preparation method of field effect transistor and field effect transistor
CN107452810B (en) Metal oxide thin film transistor and preparation method thereof
KR102217043B1 (en) Oxide thin film transistor and method of manufacturing the same
KR20150128322A (en) Method for manufacturing thin film transistor
KR101420289B1 (en) Semiconductor device and method for manufacturing the same
KR102036972B1 (en) Oxide thin film transistor and method of manufacturing the same
KR20110024697A (en) Manufacturing method of thin film transistor
JP6286988B2 (en) Thin film transistor manufacturing method
CN114093933A (en) Preparation method of amorphous oxide floating gate transistor containing perovskite quantum dots
CN116190382A (en) Non-volatile and reconfigurable homogeneous complementary type phase inverter and preparation method thereof
CN114759095A (en) Homotype heterojunction composite channel TFT device and preparation method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant