KR20190120674A - 박막 서미스터 소자 - Google Patents

박막 서미스터 소자 Download PDF

Info

Publication number
KR20190120674A
KR20190120674A KR1020180044149A KR20180044149A KR20190120674A KR 20190120674 A KR20190120674 A KR 20190120674A KR 1020180044149 A KR1020180044149 A KR 1020180044149A KR 20180044149 A KR20180044149 A KR 20180044149A KR 20190120674 A KR20190120674 A KR 20190120674A
Authority
KR
South Korea
Prior art keywords
electrode
thin film
thermistor
base
layer
Prior art date
Application number
KR1020180044149A
Other languages
English (en)
Inventor
홍순규
박기한
김선기
송인엽
Original Assignee
조인셋 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조인셋 주식회사 filed Critical 조인셋 주식회사
Priority to KR1020180044149A priority Critical patent/KR20190120674A/ko
Publication of KR20190120674A publication Critical patent/KR20190120674A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H01C7/041—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient formed as one or more layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008—Thermistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H01C7/042—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient mainly consisting of inorganic non-metallic substances

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Abstract

두께가 얇고 기계적 강도가 좋으며 낮은 전기저항의 서미스터층을 형성할 수 있는 박막 서미스터 소자가 개시된다. 상기 서미스터 소자는, 세라믹 베이스; 상기 베이스 위에 형성된 제1전극; 상기 제1전극과 상기 베이스에 걸쳐 그 위에 소성에 의해 형성된 서미스터 층; 및 상기 서미스터 층과 상기 베이스에 걸쳐 그 위에 형성되는 제2전극을 포함한다.

Description

박막 서미스터 소자{Thin film thermistor device}
본 발명은 박막 서미스터 소자에 관한 것으로, 특히 두께가 얇고 기계적 강도가 좋으며 낮은 전기저항의 서미스터층을 형성할 수 있는 박막 서미스터 소자에 관련한다.
온도 검출 및 감지 등에 사용되는 세라믹 소자로서, 산화물반도체 재료를 사용한 세라믹 NTC 서미스터 소자는, 종래 예를 들면 Mn, Co, Ni, Fe 등의 천이금속을 주성분으로 한 스피넬형 결정구조를 가지는 금속산화물 소결체 칩의 양측 단면에 Ag 등의 전극을 형성하여 구성되어 있다.
상기와 같은 NTC 서미스터 소자는 열전대나 백금 등의 전기저항체와 비교하면, 전기저항에 따른 온도 분해능이 높고, 재료가 안정되고 외부의 영향을 잘 받지 않으므로 경시 변화가 적고 신뢰성이 높고, 장착이 용이하고 대량 생산이 가능하여 가격이 싸다는 특징을 가지므로 많이 이용되고 있다.
그런데 전자기기의 소형 경량화나 고성능화에 따라서 NTC 서미스터 소자에도 소자 크기의 초소형화, 예를 들면 0.6㎜ × 0.3㎜, 소자 두께의 박막화, 예를 들면 0.3㎜ 이하 또는 측정온도에서의 저항치나 B 상수(온도에 대한 저항의 변화율)의 고정밀도화 등이 요구되고 있다.
그래서, 상기와 같은 Mn, Co, Ni, Fe 등의 천이금속을 주성분으로 한 스피넬형 결정구조를 가지는 금속산화물을 사용한 서미스터에 대하여, 서미스터 재료나 전극 형성에 박막기술을 이용한 박막 서미스터 소자의 개발이 활발하게 이루어지고 있다.
이런 종류의 박막 서미스터 소자는, 예를 들면 Mn, Co, Ni, Fe 등으로 이루어지는 복합산화물의 소결체를 타겟으로 한 스퍼터링법에 의해 서미스터 박막을 형성한 후, 이 서미스터 박막 상에 소정의 전극패턴을 형성함으로써 제조된다.
예를 들어, 국내 특허공개 2015-35348은, 베이스체; 상기 베이스체 상에 형성된 서미스터 박막; 상기 서미스터 박막의 막 위에, 막 아래에 또는 막 내에 형성된 적어도 한 쌍의 전극; 을 구비한 박막 서미스터 소자로서, 상기 한 쌍의 전극이 백금 또는 그 합금 등으로 이루어지는 전극층; 을 구비하고, 상기 전극층이 결정인 것을 특징으로 하는 박막 서미스터 소자를 개시하고 있다.
그러나 상기의 박막 서미스터 소자는 다음과 같은 문제점을 갖고 있다.
첫째, 한 쌍의 전극이 베이스체 위에서 수평으로 일정 간격으로 형성되어 있기 때문에 좁은 면적의 전극의 단부면에 서미스터 박막을 개재하여 대향하고 있어 낮은 저항을 구현하기 어렵다는 단점이 있다.
즉, 동일한 서미스터 재료에서 낮은 전기저항을 구현하려면 서미스터를 사이에 두고 충분히 넓은 면적의 대향하는 전극이 제공되어야 하는데 상기의 서미스터 소자는 그렇지 못하다는 단점이 있다.
둘째, 서미스터 박막을 스퍼터링법에 의해 베이스체 위에 형성하기 때문에 서미스터 박막을 구성하는 성분이 베이스체 내부로 확산되지 않아 서미스터 박막과 베이스체 사이의 접착력이 약하다는 단점이 있다.
또한, 스퍼터링법은 인쇄법에 비해 두꺼운 두께의 서미스터 층을 제공하기 어렵다는 단점이 있다.
셋째, 진공픽업에 의한 표면 실장에 의해 대상물, 가령 회로기판 위에 솔더링하여 실장하는 것을 고려하고 있지 않다는 단점이 있다.
따라서, 본 발명의 목적은 두께가 낮고, 기계적인 강도가 높으며 낮은 전기저항을 구현할 수 있는 박막 서미스터 소자를 제공하는 것이다.
본 발명의 다른 목적은 서미스터 층이 베이스와의 신뢰성 있는 접착력을 유지하면서 두꺼운 두께를 가질 수 있으며, 서미스터 특성을 충분히 유지할 수 있는 박막 서미스터 소자를 제공하는 것이다.
본 발명의 다른 목적은 대상물에 진공픽업에 따른 표면 실장에 의한 솔더링이 용이한 박막 서미스터 소자를 제공하는 것이다.
본 발명의 다른 목적은 서미스터 층이 발열 부위에 가깝게 장착될 수 있는 박막 서미스터 소자를 제공하는 것이다.
본 발명의 일 측면에 의하면, 세라믹 베이스; 상기 베이스 위에 형성된 제1전극; 상기 제1전극과 상기 베이스에 걸쳐 그 위에 소성에 의해 형성된 서미스터 층; 및 상기 서미스터 층과 상기 베이스에 걸쳐 그 위에 형성되는 제2전극을 포함하는 것을 특징으로 하는 박막 서미스터 소자가 제공된다.
본 발명의 다른 측면에 의하면, 세라믹 베이스; 상기 베이스 위에 형성된 제1전극; 상기 제1전극과 상기 베이스에 걸쳐 그 위에 소성에 의해 형성된 서미스터 층; 상기 서미스터 층과 상기 베이스에 걸쳐 그 위에 형성되는 제2전극; 및 상기 제1 및 제2전극 위에 각각 형성되는 솔더링 가능한 콘택 전극을 포함하는 것을 특징으로 하는 박막 서미스터 소자가 제공된다.
바람직하게, 상기 제1전극과 상기 제2전극은 상기 소성에 의해 형성될 수 있고, 상기 제2전극은 상기 제1전극의 일부와 중첩되어 형성될 수 있고, 상기 제2전극의 폭은 상기 제1전극의 폭보다 좁을 수 있다.
바람직하게, 상기 서미스터 층은 상기 제1전극을 내부에 포함하는 길이와 폭을 가질 수 있고, 서미스터에 대응하는 세라믹 파우더가 혼합된 슬러리를 인쇄한 후 소성하여 형성할 수 있다.
바람직하게, 상기 서미스터 층은 절연 보호층으로 덮일 수 있고, 상기 절연 보호층은 유리 또는 내열 폴리머일 수 있다.
바람직하게, 상기 제1전극과 상기 제2전극은 상기 소성의 온도에서 견디는 재질일 수 있는데, 가령 팔라듐 또는 백금을 함유하는 페이스트를 인쇄하여 형성할 수 있다.
바람직하게, 상기 제1전극과 상기 제2전극 위에는 금, 니켈과 금 또는 니켈과 주석이 순차적으로 형성될 수 있고, 상기 금, 상기 니켈과 금 또는 상기 니켈과 주석은 대향하는 리드 와이어와 용접 또는 솔더링 되며, 상기 니켈과 금 또는 상기 니켈과 주석은 도금에 의해 형성될 수 있다.
바람직하게, 상기 베이스는 알루미나 기판이거나, 한 쌍의 알루미나 기판과 그 사이에 개재된 지르코니아 기판으로 구성된 복합 세라믹 기판일 수 있다.
바람직하게, 상기 콘택 전극의 높이는 상기 절연 보호층의 높이와 같거나 유사할 수 있다.
바람직하게, 상기 콘택 전극은 상기 서미스터 층의 소성 온도보다 낮은 온도에서 형성될 수 있고, 은(Ag)을 함유하는 페이스트를 인쇄한 후 열처리하여 형성할 수 있다.
바람직하게, 상기 콘택 전극 위에는 니켈과 금, 또는 니켈과 주석이 도금에 의해 순차적으로 형성될 수 있다.
바람직하게, 상기 서미스터 소자는 사각형이고 상기 서미스터 소자의 두께는 0.08㎜ 내지 0.2㎜일 수 있고, 캐리어에 릴 포장되어 상기 보호층에서 진공 픽업될 수 있다.
본 발명에 의하면, 전극이 수직방향으로 중첩되어 형성되기 때문에 전극 간에 중첩하는 면적을 조정하거나, 전극 간의 간격을 조정하거나 또는 서미스터 층의 두께를 조정함으로써 서미스터 층에 의한 서미스터 특성을 충분히 유지하면서 전극 사이에 낮은 전기저항을 구현할 수 있다.
또한, 소성공정에 의해 서미스터 층을 형성할 때, 서미스터 층을 구성하는 산화금속 성분이 베이스로 고체 확산하여 침투함으로써 서미스터 층과 베이스 사이의 접착력이 신뢰성 있고 매우 좋다.
또한, 각 전극 위에 솔더링 가능한 콘택 전극을 형성함으로써, 서미스터 소자를 회로기판의 전극 패턴에 진공픽업에 따른 표면 실장에 의한 솔더링으로 실장할 수 있어 실장이 용이하고 경제성이 있다. 이러한 실장 방식에 따라 서미스터 층이 발열 부품이 장착된 회로기판에 가깝게 장착되어 발열부품에서 발생한 열에 빠르게 반응할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 박막 서미스터 소자를 나타내는 단면도이다.
도 2는 박막 서미스터 소자의 평면도이다.
도 3은 본 발명의 다른 실시 예에 따른 박막 서미스터 소자를 나타내는 단면도이다.
도 4는 도 3의 박막 서미스터 소자를 회로기판에 실장한 상태를 나타낸다.
본 발명에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 발명에서 사용되는 기술적 용어는 본 발명에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 발명에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세하게 설명한다.
도 1은 본 발명의 일 실시 예에 따른 박막 서미스터 소자를 나타내는 단면도이고, 도 2는 박막 서미스터 소자의 평면도이다.
박막 서미스터 소자(100)는, 세라믹 베이스(110), 한 쌍의 전극(120, 122), 및 서미스터 층(130)으로 구성되며, 선택적으로 보호층(140)을 구비할 수 있다.
서미스터 소자(100)의 크기는 특별히 한정되지 않지만, 길이와 폭에 비해 두께가 매우 얇고 기계적 강도가 좋아야 한다.
예를 들어, 전체 두께는 0.08㎜ ∼ 0.20㎜ 정도이고, 길이 × 폭은, 가령 0.6㎜ × 0.3㎜, 1.0㎜ × 0.5㎜ 또는 1.6㎜ × 0.8㎜일 수 있다.
세라믹 베이스(110)는 절연 알루미나(Al2O3) 기판이거나, 한 쌍의 알루미나 기판과 그 사이에 개재된 지르코니아(ZrO2) 기판으로 구성된 복합 세라믹 기판이 적용될 수 있는데, 두께가 얇으면서 기계적 강도가 큰 것이 바람직하다.
여기서, 외부로 노출된 알루미나 기판은 전극(120, 122)을 형성할 때 전극(120, 122)과 신뢰성 있는 접착력을 제공하고 내부에 개재된 지르코니아 기판은 알루미나 기판보다 강한 기계적 강도를 제공한다. 또한, 알루미나 기판은 서미스터 층(130)에 대응하는 서미스터 슬러리를 소성할 때 고체 확산이 용이하여 결과적으로 세라믹 베이스(110)에 서미스터 층(130)이 신뢰성 있게 접착된다.
여기서, 절연 알루미나 기판과 복합 세라믹 기판은 소성이 완료된 것이다.
전극(120)은 베이스(110) 위에 형성되고, 전극(120)과 베이스(110)에 걸쳐 그 위에 서미스터 층(130)이 형성되며, 전극(122)은 서미스터 층(130)과 베이스(110)에 걸쳐 그 위에 형성되는데 전극(120)의 일부와 중첩된다.
도 2를 보면, 서미스터 층(130)의 폭은 전극(120)을 내부에 포함하는 정도의 크기로 형성되어 전극(120)을 제외한 나머지 부분에서 베이스(110)와 접촉한다.
그 결과, 전극이 수직방향으로 중첩되기 때문에, 소성에 의해 서미스터 층(130)을 형성할 때, 서미스터 층(130)을 구성하는 성분이 베이스(110)로 고체확산하여 침투함으로써 서미스터 층(130)과 베이스(110) 사이의 접착력이 신뢰성 있고 좋다.
전극(122)의 폭은 전극(120)의 폭보다 작게 형성될 수 있으며, 서미스터 층(130)을 개재하여 전극(120)의 일부와 중첩된다.
여기서, 전극(120)과 전극(122)이 중첩하는 면적을 조정하거나, 전극 간의 간격을 조정하거나, 서미스터 층(130)의 두께를 조정함으로써 서미스터 층(130)에 의한 서미스터 특성을 충분히 유지하면서 전극(120)과 전극(122) 사이에 낮은 전기저항을 구현할 수 있다.
전극(120, 122)과 서미스터 층(130)은 모두 소성 공정에 의해 형성되며, 이들의 재질은 소성에 적합한 재질일 수 있다.
예를 들어, 전극(120, 122)은 팔라듐(Pd)과 백금(pt)을 함유하는 페이스트를 인쇄한 후 소성 공정을 통해 형성할 수 있고, 서미스터 층(130)은 세라믹 파우더가 혼합된 슬러리를 인쇄한 후 소성하여 형성할 수 있다.
보호층(140)은 전극(120, 122)의 일부를 제외하고 그 사이에서 전면에 형성되는데, 고온에서 견디는 유리 또는 폴리머 재질의 막을 인쇄 공정으로 형성할 수 있다.
보호층(140)은 전기절연으로 서미스터 층(130)의 전부를 덮어 전극(120, 122)을 도금할 때 서미스터 층(130)을 보호해 주는 역할을 한다.
서미스터 소자(100)는 전극(120, 122)에 리드 와이어(미도시)를 와이어 본딩 하거나, 용접하거나 또는 솔더링하여 전기적으로 연결하여 필름형 서미스터 어셈블리 등으로 구성할 수 있으며, 이 경우 보호층(140)을 생략할 수 있다.
이하, 상기한 구조의 박막 서미스터 소자를 제조하는 방법에 대해 개략적으로 설명한다.
먼저, 세라믹 베이스(110)로 적용될 일정 크기의 세라믹 기판을 소성하여 제작하고, 기판을 진공 흡착하여 고정한 상태에서 레이저 등을 이용하여 스크라이빙하여 세라믹 베이스(110)의 일정 깊이로 절개 라인을 형성한다.
이어, 전극과 서미스터 층에 대응하는 재료로 구성된 페이스트나 슬러리를 인쇄하고 건조하는 순서로 각각에 대해 공정을 진행한다.
상기한 것처럼, 전극(120, 122)의 형성을 위해 Pd, Pd-Ag, 또는 Pt 등의 귀금속 파우더를 적용할 수 있고, 서미스터 층(130)의 형성을 위해 서미스터에 대응하는 금속산화물의 세라믹 파우더를 적용할 수 있다.
이후, 탈지 공정을 거친 후, 1200℃ 정도의 고온으로 소성을 수행하여 전극(120, 122)과 서미스터 층(130)을 형성한다.
다음, 대략 580℃ 정도의 온도로 글라스를 전극(120, 122)의 단부 일부가 노출되도록, 특히 서미스터 층(130)을 덮도록 전면에 인쇄하고 소부하여 보호층(140)을 형성한다.
이후, 필요 시 전극(120, 122) 위에는 금, 니켈과 금 또는 니켈과 주석을 도금 공정에 의해 순차적으로 형성하여 전극(120, 122)에 연결되는 리드 와이어 등의 용접 또는 솔더링에 대응할 수 있게 한다.
이후, 스크라이빙 된 절개 라인을 따라 개별소자로 물리적 분할하여 서미스터 소자(100)를 만든 다음, 선별과정을 거쳐 불량 제품을 가려낸다.
이후, 필요 시 진공픽업에 따른 표면실장을 위해 캐리어에 릴 테이핑할 수 있다.
도 3은 본 발명의 다른 실시 예에 따른 박막 서미스터 소자를 나타내는 단면도이고, 도 4는 도 3의 박막 서미스터 소자를 회로기판에 실장한 상태를 나타낸다.
이 실시 예에 의한 서미스터 소자(200)는 상기의 일 실시 예에 의한 서미스터 소자(100)와 유사한 구조를 구비하고 있으며, 설명의 편의를 위해 다른 구성부분에 대해서만 설명한다.
서미스터 소자(200)는, 세라믹 베이스(110), 베이스(110) 위에 형성된 전극(120), 전극(120)과 베이스(110)에 걸쳐 그 위에 형성된 서미스터 층(130), 서미스터 층(130)과 베이스(110)에 걸쳐 그 위에 형성되고 전극(120)의 일부와 중첩되는 전극(122)를 구비한다.
이에 더하여, 서미스터 소자(200)는 각 전극(120, 122) 위에 형성되어 전기적으로 연결되는 솔더링 가능한 콘택 전극(150, 152)을 구비한다.
따라서, 서미스터 소자(200)는 콘택 전극(150, 152)을 개재하여 회로기판(200)의 전극 패턴(210, 212)에 솔더링으로 실장될 수 있어 발열 소자가 장착된 회로기판(200)의 온도에 빠르게 반응할 수 있다.
콘택 전극(150, 152)은, 솔더링 가능한 재료, 가령 은(Ag)으로 구성될 수 있는데, 해당 전극(120, 122)에 일정한 높이로 은(Ag) 페이스트를 인쇄하고 건조 후 870℃ 정도의 온도에서 열처리하여 형성할 수 있다.
여기서, 콘택 전극(150, 152)의 소성 온도는 전극(120, 122)이나 서미스터 층(130)의 소성 온도보다 낮아 콘택 전극(150, 152)의 소성에 의해 영향을 받지 않는다.
콘택 전극(150, 152)은 전극(120, 122)과 같은 재료로 구성될 수 있으며, 이 경우 솔더링 가능한 재료로 도금될 수 있다.
예를 들어, 콘택 전극(150, 152) 위에는 니켈과 금, 또는 니켈과 주석이 도금에 의해 순차적으로 형성될 수 있고, 금이나 주석은 회로기판(200)의 전극패턴(210, 212)에 솔더 크림과 용이하게 솔더링 된다.
콘택 전극(150, 152)은 모두 같은 수평 레벨을 이루도록 형성함으로써 표면 실장시 회로기판(200)에 수평을 이루도록 할 수 있으며, 전극(120, 122)의 두께가 같지 않다면 콘택 전극(150, 152)을 형성하는 과정에서 높이가 같아지도록 조정할 수 있다.
또한, 콘택 전극(150, 152)의 높이는 보호층(140)의 최상부면의 높이와 같거나 유사하게 형성하여 표면 실장에 의한 솔더링시 솔더링 강도가 좋고 흔들림이 적게 할 수 있다.
서미스터 소자(200)는 콘택 전극(150, 152)이 형성되지 않은 세라믹 베이스(110) 면에서 진공 픽업되어 표면 실장(SMT)에 의해 콘택 전극(150, 152)이 회로기판(200)의 전극 패턴(210, 212)에 솔더링될 수 있다.
이상에서는 본 발명의 실시 예를 중심으로 설명하였지만, 당업자의 수준에서 다양한 변경을 가할 수 있음은 물론이다. 따라서, 본 발명의 권리범위는 상기한 실시 예에 한정되어 해석될 수 없으며, 이하에 기재되는 청구범위에 의해 해석되어야 한다.
100: 서미스터 소자
110: 베이스
120, 122: 전극
130: 서미스터 층
140: 보호층

Claims (26)

  1. 세라믹 베이스;
    상기 베이스 위에 형성된 제1전극;
    상기 제1전극과 상기 베이스에 걸쳐 그 위에 소성에 의해 형성된 서미스터 층; 및
    상기 서미스터 층과 상기 베이스에 걸쳐 그 위에 형성되는 제2전극을 포함하는 것을 특징으로 하는 박막 서미스터 소자.
  2. 청구항 1에서,
    상기 제1전극과 상기 제2전극은 상기 소성에 의해 형성되는 것을 특징으로 하는 박막 서미스터 소자.
  3. 청구항 1에서,
    상기 제2전극은 상기 제1전극의 일부와 중첩되어 형성되는 것을 특징으로 하는 박막 서미스터 소자.
  4. 청구항 1에서,
    상기 제2전극의 폭은 상기 제1전극의 폭보다 좁은 것을 특징으로 하는 박막 서미스터 소자.
  5. 청구항 1에서,
    상기 서미스터 층은 상기 제1전극을 내부에 포함하는 길이와 폭을 갖는 것을 특징으로 하는 박막 서미스터 소자.
  6. 청구항 1에서,
    상기 서미스터 층은 서미스터에 대응하는 세라믹 파우더가 혼합된 슬러리를 인쇄한 후 소성하여 형성한 것을 특징으로 하는 박막 서미스터 소자.
  7. 청구항 1에서,
    상기 서미스터 층은 절연 보호층으로 덮이는 것을 특징으로 하는 박막 서미스터 소자.
  8. 청구항 7에서,
    상기 절연 보호층은 유리 또는 내열 폴리머인 것을 특징으로 하는 박막 서미스터 소자.
  9. 청구항 1에서,
    상기 제1전극과 상기 제2전극은 상기 소성의 온도에서 견디는 재질인 것을 특징으로 하는 박막 서미스터 소자.
  10. 청구항 9에서,
    상기 제1전극과 상기 제2전극은 팔라듐 또는 백금을 함유하는 페이스트를 인쇄하여 형성한 것을 특징으로 하는 박막 서미스터 소자.
  11. 청구항 9에서,
    상기 제1전극과 상기 제2전극 위에는 금, 니켈과 금 또는 니켈과 주석이 순차적으로 형성된 것을 특징으로 하는 박막 서미스터 소자.
  12. 청구항 11에서,
    상기 금, 상기 니켈과 금 또는 상기 니켈과 주석은 대향하는 리드 와이어와 용접 또는 솔더링 되는 것을 특징으로 하는 박막 서미스터 소자.
  13. 청구항 11에서,
    상기 니켈과 금 또는 상기 니켈과 주석은 도금에 의해 형성된 것을 특징으로 하는 박막 서미스터 소자.
  14. 청구항 1에서,
    상기 베이스는 알루미나 기판인 것을 특징으로 하는 박막 서미스터 소자.
  15. 청구항 1에서,
    상기 베이스는 한 쌍의 알루미나 기판과 그 사이에 개재된 지르코니아 기판으로 구성된 복합 세라믹 기판인 것을 특징으로 하는 박막 서미스터 소자.
  16. 세라믹 베이스;
    상기 베이스 위에 형성된 제1전극;
    상기 제1전극과 상기 베이스에 걸쳐 그 위에 소성에 의해 형성된 서미스터 층;
    상기 서미스터 층과 상기 베이스에 걸쳐 그 위에 형성되는 제2전극; 및
    상기 제1 및 제2전극 위에 각각 형성되는 솔더링 가능한 콘택 전극을 포함하는 것을 특징으로 하는 박막 서미스터 소자.
  17. 청구항 16에서,
    상기 제2전극은 상기 제1전극의 일부와 중첩되어 형성되는 것을 특징으로 하는 박막 서미스터 소자.
  18. 청구항 16에서,
    상기 서미스터 층은 절연 보호층으로 덮이는 것을 특징으로 하는 박막 서미스터 소자.
  19. 청구항 18에서,
    상기 콘택 전극의 높이는 상기 절연 보호층의 높이와 같거나 유사한 것을 특징으로 하는 박막 서미스터 소자.
  20. 청구항 16에서,
    상기 콘택 전극은 상기 서미스터 층의 소성 온도보다 낮은 온도에서 형성되는 것을 특징으로 하는 박막 서미스터 소자.
  21. 청구항 16에서,
    상기 콘택 전극은 은(Ag)을 함유하는 페이스트를 인쇄한 후 열처리하여 형성한 것을 특징으로 하는 박막 서미스터 소자.
  22. 청구항 16에서,
    상기 콘택 전극 위에는 니켈과 금, 또는 니켈과 주석이 도금에 의해 순차적으로 형성된 것을 특징으로 하는 박막 서미스터 소자.
  23. 청구항 22에서,
    상기 금이나 상기 주석은 회로기판의 전극패턴에 솔더크림과 솔더링 되는 것을 특징으로 하는 박막 서미스터 소자.
  24. 청구항 16에서,
    상기 베이스는 알루미나 기판이거나, 한 쌍의 알루미나 기판과 그 사이에 개재된 지르코니아 기판으로 구성된 복합 세라믹 기판인 것을 특징으로 하는 박막 서미스터 소자.
  25. 청구항 1 또는 16에서,
    상기 서미스터 소자는 사각형이고 상기 서미스터 소자의 두께는 0.08㎜ 내지 0.2㎜인 것을 특징으로 하는 박막 서미스터 소자.
  26. 청구항 7 또는 18에서,
    상기 서미스터 소자는 캐리어에 릴 포장되어 상기 보호층에서 진공 픽업되는 것을 특징으로 하는 박막 서미스터 소자.
KR1020180044149A 2018-04-16 2018-04-16 박막 서미스터 소자 KR20190120674A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180044149A KR20190120674A (ko) 2018-04-16 2018-04-16 박막 서미스터 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180044149A KR20190120674A (ko) 2018-04-16 2018-04-16 박막 서미스터 소자

Publications (1)

Publication Number Publication Date
KR20190120674A true KR20190120674A (ko) 2019-10-24

Family

ID=68423578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180044149A KR20190120674A (ko) 2018-04-16 2018-04-16 박막 서미스터 소자

Country Status (1)

Country Link
KR (1) KR20190120674A (ko)

Similar Documents

Publication Publication Date Title
TWI517186B (zh) Thermistor and its manufacturing method
US5896081A (en) Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure
US7524337B2 (en) Method for the manufacture of electrical component
JP6564533B2 (ja) センサ素子およびセンサ素子を製造するための方法
US7746212B2 (en) Temperature sensor and method for its production
JP6357579B2 (ja) センサ装置およびセンサ装置の製造方法
EP2680278B1 (en) Mounting structure for electronic components
JP2022530944A (ja) 熱線型ガスセンサーチップ、センサー及びセンサーの製造方法
US6368734B1 (en) NTC thermistors and NTC thermistor chips
JP5579180B2 (ja) センサ装置及びその製造方法
KR100452794B1 (ko) 고온 탐지기 및 그 제조 방법
JP2008241566A (ja) 薄膜温度センサ、および薄膜温度センサの引出線接続方法
US6469614B2 (en) Printed circuit boards having at least one metal layer
KR20190120674A (ko) 박막 서미스터 소자
JP2003109838A (ja) セラミック電子部品
JPH0595071U (ja) 厚膜回路基板
JP7076045B1 (ja) 薄型温度センサ
JPH0963805A (ja) 角形チップ抵抗器
JPH07176402A (ja) 角形チップ固定抵抗器
JPH02265207A (ja) チップ抵抗器
JP2021012066A (ja) 硫化検出センサ
TWM341297U (en) Thermistor chip
JPH07130446A (ja) 素子のリード線接続方法
JPH0661011A (ja) チップ電子部品
JPS5856110B2 (ja) ガイブフンイキケンチソウチ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application