KR20190114726A - 사이드뷰 엘이디 패키지 및 사이드뷰 엘이디 모듈 - Google Patents

사이드뷰 엘이디 패키지 및 사이드뷰 엘이디 모듈 Download PDF

Info

Publication number
KR20190114726A
KR20190114726A KR1020180166909A KR20180166909A KR20190114726A KR 20190114726 A KR20190114726 A KR 20190114726A KR 1020180166909 A KR1020180166909 A KR 1020180166909A KR 20180166909 A KR20180166909 A KR 20180166909A KR 20190114726 A KR20190114726 A KR 20190114726A
Authority
KR
South Korea
Prior art keywords
electrode
led
electrode pattern
view
led chip
Prior art date
Application number
KR1020180166909A
Other languages
English (en)
Other versions
KR102621850B1 (ko
Inventor
오승현
전효구
송치균
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Priority to JP2019009355A priority Critical patent/JP6576581B1/ja
Priority to US16/287,310 priority patent/US10847697B2/en
Publication of KR20190114726A publication Critical patent/KR20190114726A/ko
Application granted granted Critical
Publication of KR102621850B1 publication Critical patent/KR102621850B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

사이드뷰 엘이디 모듈이 개시된다. 이 사이드뷰 엘이디 모듈은, 마운트 기판, 엘이디 유닛 및 상기 엘이디 유닛과 결합되는 제1 면, 상기 제1 면과 평행한 제2 면, 상기 제1 면 및 상기 제2 면과 직교하고 상기 마운트 기판과 마주하는 제3 면 및 상기 제1 면, 상기 제2 면 및 상기 제3 면에 단자들이 형성된 바디부를 포함하는 사이드뷰 엘이디 패키지, 그리고 상기 단자들이 상기 마운트 기판에 전기적으로 연결되기 위한 솔더부들을 포함하며, 상기 단자들은 상기 제2 면에 형성된 개구부들과 상기 개구부들 각각으로부터 상기 제1 면으로 연장되고 상기 제3 면에 대하여 오목한 오목전극들을 포함하고, 상기 솔더부들은 상기 오목전극의 내부 공간 일부분만을 채우도록 형성되고, 상기 제3 면에 형성된 베이스부와 상기 베이스부로부터 시작하여 상기 오목전극의 내벽면을 따라 형성된 내부 필렛부를 포함한다.

Description

사이드뷰 엘이디 패키지 및 사이드뷰 엘이디 모듈{side view LED package and side view LED module}
본 발명은 사이드뷰 엘이디 패키지 및 사이드뷰 엘이디 모듈에 관한 것이다.
사이드뷰 엘이디 모듈은, 디스플레이의 백라이트 조명 또는 기타 다른 조명에 많이 이용되는 것으로서, 마운트 기판과 마운트 기판 상에 실장되는 사이드뷰 엘이디 패키지들을 포함한다. 사이드뷰 엘이디 패키지는 솔더를 이용한 SMT(Surface Mount Technoloyg)에 의해 마운트 기판 상에 실장된다. 통상, 사이드뷰 엘이디 패키지는 단자들을 포함하며, 단자들 각각은 패키지 바디 내측에서 엘이디칩의 전극패드와 연결된 내부 단자부와 패키지 바디의 외측에서 마운트 기판 상의 전극패턴과 연결되는 외부 단자부를 포함한다.
종래 사이드뷰 엘이디 모듈에 있어서의, 외부 단자부는 패키지 바디의 외곽으로 연장되어 있으며, 이 외부 단자부 및 그 외부 단자부를 마운트 기판 상의 전극 패턴에 접합하는 솔더는 마운트 기판 상에 어레이되는 사이드뷰 엘이디 패키지들 사이의 간격을 줄이는데 방해가 되고 있다. 이에 대하여, 마운트 기판 상에 어레이된 사이드뷰 엘이디 패키지들 사이의 간격을 줄이기 위해, 외부 단자부들이 패키지 바디 아래에 있도록 구성된 사이드뷰 엘이디 패키지가 제안된다. 그러나, 이 경우, 솔더가 외부 단자부와 전극 패턴의 교차 부위를 모두 덮는 필렛부의 형성이 어려웠다.
한편, 최근에는 CSP(Chip Scale Package) 타입의 엘이디 유닛이 개발된 바 있다. CSP 타입 엘이디 유닛은, 패키지 대비 엘이디칩의 평단면 면적 비율이 큰 구조를 갖는 것으로서, 엘이디칩의 전극패드들이 리플렉터 하부를 통해 노출된 구조를 갖는다. CSP 타입 엘이디 유닛은 플립칩(flip-chip) 기술의 장점(칩 크기, 성능)을 이용한다는 점, 표면실장기술(SMT)을 통한 간편한 어셈블리가 가능하다는 점, 솔더볼과 같은 짧은 리드로 인한 인덕턴스의 감소와 전기적 성능이 개선되는 점 등의 이점이 있다.
그러나, 종래 CSP 타입 엘이디 유닛은 예컨대 형광체를 포함하는 파장변환층의 측면이 수직면으로 이루어져, 형광체 측면을 둘러싸는 리플렉터의 내벽면 또한 90 °로 제약되는 문제점이 있다. 이는 리플렉터에 의한 휘도 향상을 기대할 수 없는 원인이 된다. 또한 CSP 타입은 실장 방향과 광 방출 방향이 반대인 탑뷰 타입 엘이디에 적용되고 있으나, 실장 방향과 광 방출 방향이 대략 직각으로 교차하는 사이드뷰 타입 엘이디 패키지로는 구현되지 못하고 있다. 그 이유는 엘이디칩에서 발생한 광의 방출 방향과 엘이디칩의 전극패드 노출 방향이 반대 방향인 CSP 타입 엘이디 유닛의 형태에 기인한다.
본 발명이 해결하고자 하는 하나의 과제는, 엘이디칩의 광 방출 방향과 엘이디칩의 전극패드 노출 방향이 반대 방향인 CSP 타입 엘이디 유닛을 이용하여 구현된 사이드뷰 엘이디 패키지를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 파장변환층의 측면이 사선커팅에 의한 경사면으로 형성되어, 파장변환층의 측면을 둘러싸는 리플렉터의 내벽면 또한 원하는 각도의 경사면으로 구현 가능한 사이드뷰 엘이디 패키지를 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 사이드뷰 엘이디 패키지와 마운트 기판 사이를 접합하는 솔더의 노출 영역을 최소화하면서도, 솔더에 의한 사이드뷰 엘이디 패키지와 마운트 기판 사이의 접합력을 향상시키고, 사이드뷰 엘이디 패키지의 틸트 등의 문제점을 해결하는 사이드뷰 엘이디 모듈을 제공하는 것이다.
본 발명의 일 측면에 따른 사이드뷰 엘이디 모듈은, 마운트 기판; 엘이디 유닛 및 상기 엘이디 유닛과 결합되는 제1 면, 상기 제1 면과 평행한 제2 면, 상기 제1 면 및 상기 제2 면과 직교하고 상기 마운트 기판과 마주하는 제3 면 및 상기 제1 면, 상기 제2 면 및 상기 제3 면에 단자들이 형성된 바디부를 포함하는 사이드뷰 엘이디 패키지; 및 상기 단자들이 상기 마운트 기판에 전기적으로 연결되기 위한 솔더부들을 포함하며, 상기 단자들은 상기 제2 면에 형성된 개구부들과 상기 개구부들 각각으로부터 상기 제1 면으로 연장되고 상기 제3 면에 대하여 오목한 오목전극들을 포함하고, 상기 솔더부들은 상기 오목전극의 내부 공간 일부분만을 채우도록 형성되고, 상기 제3 면에 형성된 베이스부와 상기 베이스부로부터 시작하여 상기 오목전극의 내벽면을 따라 형성된 내부 필렛부를 포함하는 것을 특징으로 한다.
일 실시예에 따라, 상기 단자들은, 상기 제1 면에 형성된 제1 전극패턴들과, 상기 제2 면에 형성되어 상기 개구부들 각각의 주변에서 상기 오목전극들과 연결된 제2 전극패턴들과, 상기 제1 전극패턴들과 상기 제2 전극패턴들을 연결하는 비아들을 포함한다.
일 실시예에 따라, 상기 오목전극들 각각의 내벽면은 상기 개구부로부터 일정 길이 이어진 오목내벽면과 상기 오목내벽면의 말단에 형성되고, 상기 개구부와 평행한 수직내벽면을 포함한다.
일 실시예에 따라, 상기 내부필렛부는 상기 수직내벽면과 접하는 제1 내부필렛부와 상기 오목내벽면의 양측에 접해 있는 제2 내부필렛부들을 포함한다.
일 실시예에 따라, 상기 솔더부들 각각은 상기 개구부들 각각을 전체적으로 막도록 형성되고 각 개구부 주변에서 상기 제2 전극패턴들 각각에 접하는 외부필렛부를 더 포함한다.
일 실시예에 따라, 상기 외부필렛부는 상기 오목전극의 오목내벽면을 받치는 단턱부를 포함한다.
일 실시예에 따라, 상기 제2 전극패턴은 상기 개구부 주변의 솔더 본딩 영역과 상기 솔더 본딩 영역의 외곽 라인에서 일측으로 돌출된 비아 접속 영역을 포함한다.
일 실시예에 따라, 상기 오목내벽면은 반구형 또는 아치형을 단면을 갖는다.
일 실시예에 따라, 상기 엘이디 유닛은 상기 제1 전극패턴들과 접속되는 전극면 및 상기 전극면 반대측의 출광면을 갖는 엘이디칩과, 상기 엘이디칩의 출광면 상에 배치된 파장변환시트와, 상기 엘이디칩 및 상기 파장변환시트의 측면부를 둘러싸도록 형성된 리플렉터를 포함한다.
일 실시예에 따라, 상기 파장변환시트는 사선커팅에 의해 형성된 경사진 측면을 포함한다.
일 실시예에 따라, 상기 리플렉터는 상기 제3 면과 동일 평면을 이루는 면을 포함한다.
일 실시예에 따라, 상기 엘이디 유닛은 각각이 상기 제1 전극패턴들과 접속되는 제1 도전형 전극과 제2 도전형 전극이 형성된 전극면 및 상기 전극면 반대측의 출광면을 갖는 제1 엘이디칩 및 제2 엘이디칩과, 상기 제1 엘이디칩의 출광면 및 상기 제2 엘이디칩의 출광면 상에 배치된 제1 파장변환시트 및 제2 파장변환시트와, 상기 제1 엘이디칩 및 상기 제1 파장변환시트의 측면부와 상기 제2 엘이디칩 및 상기 제2 파장변환시트의 측면부를 둘러싸도록 형성된 하나의 리플렉터를 포함한다.
일 실시예에 따라, 상기 제1 전극패턴들은 제1-1 전극패턴과 제1-2 전극패턴 및 제1-3 전극패턴을 포함하고, 상기 제2 전극패턴들은 제2-1 전극패턴과 제2-2 전극패턴과 제2-3 전극패턴을 포함하고, 상기 비아들은 상기 제1-1 전극패턴을 상기 제2-1 전극패턴에 연결하는 제1 비아와, 상기 제1-2 전극패턴을 상기 제2-2 전극패턴에 연결하는 하나 이상의 제2 비아와, 상기 제1-3 전극패턴을 상기 제2-3 전극패턴에 연결하는 제3 비아를 포함한다.
일 실시예에 따라, 상기 제1 엘이디칩의 제1 도전형 전극이 상기 제1-1 전극패턴에 연결되고, 상기 제2 엘이디칩의 제2 도전형 전극이 상기 제1-3 전극패턴에 연결되고, 상기 제1 엘이디칩의 제2 도전형 전극과 상기 제2 엘이디칩의 제1 도전형 전극이 상기 제1-2 전극패턴에 연결된다.
일 실시예에 따라, 상기 제1 엘이디칩의 제1 도전형 전극이 상기 제1-1 전극패턴에 연결되고, 상기 제2 엘이디칩의 제1 도전형 전극이 상기 제1-3 전극패턴에 연결되고, 상기 제1 엘이디칩의 제2 도전형 전극과 상기 제2 엘이디칩의 제2 도전형 전극이 상기 제1-2 전극패턴에 연결된다.
일 실시예에 따라, 상기 오목전극들은 상기 제2-1 전극패턴에 연결된 제1 오목전극과, 상기 제2-3 전극패턴에 연결되는 제2 오목전극을 포함한다.
본 발명의 일측면에 따른 사이드뷰 엘이디 모듈 제조방법은, 마운트 기판을 준비하는 단계; 바디부 및 상기 바디부와 결합되고 상기 바디부와 결합되는 방향과 반대 방향으로 광을 방출하는 엘이디 유닛을 포함하는 사이드뷰 엘이디 패키지를 준비하는 단계; 및 솔더부들에 의해 상기 사이드뷰 엘이디 패키지의 단자들이 상기 마운트 기판에 고정되도록, 상기 마운트 기판에 상기 사이드뷰 엘이디 패키지를 실장하는 단계를 포함하며, 상기 사이드뷰 엘이디 패키지를 준비하는 단계는, 엘이디 유닛을 제작하는 단계와, 상기 엘이디 유닛과 결합되는 제1 면과, 상기 제1 면과 평행한 제2 면과, 상기 제1 면 및 상기 제2 면과 직교하고 상기 마운트 기판과 마주하는 제3 면을 포함하고 상기 단자들은 상기 제2 면에 형성된 개구부들 각각으로부터 상기 제1 면에 이르기 전까지 연장되고 상기 제3 면에 대하여 오목한 오목전극들을 포함하는, 바디부를 제작하는 단계를 포함하며, 상기 사이드뷰 엘이디 패키지를 실장하는 단계에서, 상기 솔더부들 각각은 베이스부와 상기 베이스부로부터 시작하여 각 오목전극의 내벽면을 따라 상승된 내부 필렛부를 포함하도록 형성된다.
일 실시예에 따라, 상기 단자들은, 상기 바디부의 제1 면에 형성된 제1 전극패턴들과, 상기 바디부의 제2 면에 형성되어 상기 개구부들 각각의 주변에서 상기 오목전극들과 연결된 제2 전극패턴들과, 상기 제1 전극패턴들과 상기 제2 전극패턴들을 연결하는 비아들을 포함한다.
일 실시예에 따라, 상기 바디부를 제작하는 단계는, 상면과 저면을 포함하는 바디부용 기재를 준비하는 단계와, 상기 바디부용 기재의 저면으로부터 일정 깊이 연장된 블라인드홀들과 상기 바디부용 기재를 관통하는 관통홀들을 형성하는 단계와, 상기 블라인드홀들의 내부면과 상기 관통홀들의 내부면과 상기 상면 및 상기 저면을 덮는 금속층을 형성하는 단계와, 상기 상면에 형성된 금속층과 상기 저면에 형성된 금속층을 패터닝하는 단계와, 상기 패터닝하는 단계 후, 상기 바디부용 기재를 커팅하는 단계를 포함하며, 상기 바디부용 기재를 커팅하는 단계 중, 각 블라인드홀에 형성된 금속층이 2개의 오목전극으로 분할된다.
일 실시예에 따라, 상기 오목전극들 각각의 내벽면은 상기 개구부로부터 일정 길이 이어진 오목내벽면과 상기 오목내벽면의 말단에 형성된 수직내벽면을 포함하고, 상기 사이드뷰 엘이디 패키지를 실장하는 단계에서, 상기 솔더부들 각각은 상기 수직내벽면과 접하는 제1 내부필렛부와 상기 오목내벽면의 양측에 접해 있는 제2 내부필렛부들과 상기 개구부들 각각을 전체적으로 막도록 형성되고 각 개구부 주변에서 상기 제2 전극패턴들 각각에 접하는 외부필렛부를 포함하도록 형성된다.
일 실시예에 따라, 상기 엘이디 유닛을 제작하는 단계는, 사선커팅에 의해 형성된 경사진 측면을 포함하는 파장변환시트들을 제조하는 단계와, 엘이디칩들을 준비하는 단계와, 상기 경사진 측면을 포함하는 파장변환시트들 각각을 상기 엘이디칩들 각각의 일면에 결합하는 단계와, 상기 파장변환시트가 결합된 엘이디칩들을 어레이하고, 상기 파장변환시트들 및 상기 엘이디칩들의 측면을 덮는 둘러싸도록 반사부재를 형성하는 단계와, 상기 반사부재를 절단하는 싱귤레이션(singulation) 단계를 포함한다.
본 발명의 다른 측면에 따른 사이드뷰 엘이디 패키지 제조방법은. 제1 면에 제1 전극패턴이 형성되고 상기 제1 면 반대측의 제2 면에 제2 전극패턴이 형성된 바디부를 준비하는 단계; 및 상기 제1 전극패턴에 엘이디 유닛을 실장하는 단계를 포함하며, 상기 바디부의 모서리에는 상기 제1 전극패턴과 상기 제2 전극패턴을 연결하는 비아가 형성되고, 상기 제1 전극패턴, 상기 제2 전극패턴 및 상기 비아가 'ㄷ'형태의 솔더링 패턴을 형성한다.
일 실시예에 따라, 상기 바디부를 준비하는 단계에서 제1 전극패턴과 상기 제2 전극패턴은 동일한 형태로 형성된다.
일 실시예에 따라, 상기 바디부는 상기 제1 면 및 상기 제2 면과 직교하고 마운트 기판에 실장될 때 상기 마운트 기판과 마주하는 제3 면을 포함하며, 상기 비아는, 상기 제3 면에서 상기 마운트 기판을 향해 노출되도록, 상기 제3 면에 있는 상기 바디부의 모서리에 형성된다.
일 실시예에 따라, 상기 비아는 상기 제1 면과 상기 제2 면 사이를 연결하는 모서리를 따라 형성된다.
일 실시예에 따라, 상기 바디부를 준비하는 단계에서 상기 제1 전극패턴 및 상기 제2 전극패턴 각각은 수평면 및 수직면을 구비한'ㄴ'형상으로 형성되며, 상기'ㄷ'형태의 솔더링 패턴은 상기 비아와, 상기 제1 전극패턴의 수직면과, 상기 제2 전극패턴의 수직면으로 이루어진다.
일 실시예에 따라, 상기 비아는 기판에 형성된 비아 홀에 전도성 물질이 충전된 후 상기 전도성 물질과 함께 기판이 커팅되어 형성된다.
일 실시예에 따라, 상기 제조방법은 상기 엘이디 유닛의 준비를 위해, 사선 커팅된 경사면을 갖는 파장변환시트들을 제조하는 단계; 상기 파장변환시트들을 엘이디칩들에 결합하는 단계; 상기 파장변환시트가 결합된 엘이디칩들을 어레이하고, 상기 파장변환시트들 및 상기 엘이디칩들의 측면을 둘러싸도록 반사 부재를 형성하는 단계; 및 상기 반사 부재를 절단하는 싱귤레이션(singulation) 단계;를 포함한다.
일 실시예에 따라, 상기 파장변환시트를 제조하는 단계에서, 상기 파장변환시트의 상기 엘이디칩과 접하는 면의 면적이 상기 엘이디칩이 상기 파장변환시트와 접하는 면적 이상이 되도록, 상기 파장변환시트가 커팅된다.
일 실시예에 따라, 상기 파장변환시트를 제조하는 단계에서, 상기 파장변환시트는 상기 엘이디칩과 접하는 면으로부터 그 반대편 면으로 향할수록 단면적이 점차적으로 증가하는 형상으로 제조된다.
본 발명의 다른 측면에 따른 사이드뷰 엘이디 패키지는, 제1 면에 형성된 제1 전극패턴과 상기 제1 면과 평행한 제2 면에 형성된 제2 전극패턴을 갖는 바디부; 및 상기 바디부의 상기 제1 전극패턴에 실장되는 엘이디 유닛을 포함하며, 상기 바디부는 상기 바디부의 모서리 부분에 상기 제1 전극패턴과 상기 제2 전극패턴을 연결하는 비아를 포함하며, 상기 바디부는 상기 제1 전극패턴, 상기 제2 전극패턴 및 상기 비아가 형성하는'ㄷ' 형태의 솔더링 패턴을 구비한다.
일 실시예에 따라, 상기 비아는 비아 홀에 충전된 전도성 물질에 의해 형성되고, 상기 바디부의 일측 모서리 상에서 외부로 노출된다.
일 실시예에 따라, 상기 비아는 상기 제1 면 및 상기 제2 면과 직교하는 제3 면 상에서 상기 제1 면과 상기 제2 면 사이를 연결하는 모서리에 형성된다.
일 실시예에 따라, 상기 제1 전극 패턴 및 상기 제2 전극 패턴 각각은 수평면 및 수직면을 구비한'ㄴ'형상이다.
일 실시예에 따라, 상기 'ㄷ'형태의 솔더링 패턴은 상기 비아와, 상기 제1 전극패턴의 수직면과, 상기 제2 전극패턴의 수직면에 의해 형성된다.
일 실시예에 따라, 상기 'ㄷ'형태의 솔더링 패턴은 상기 바디부의 제3 면에만 형성되며, 상기 제3 면은 상기 제1 및 상기 제2 면과 직교한다.
일 실시예에 따라, 상기 'ㄷ'형태의 솔더링 패턴이 마운트 기판에 마주하도록 상기 사이드뷰 엘이디 패키지가 상기 마운트 기판에 실장된다.
일 실시예에 따라. 상기 엘이디 유닛은 CSP(Chip Scale Pakage) 타입일 수 있다.
일 실시예에 따라, 상기 엘이디 유닛은 엘이디칩과, 상기 엘이디칩에 부착되고 형성되는 내측으로 사선 커팅된 파장변환시트와, 상기 엘이디칩 칩 및 상기 파장변환시트의 측면을 둘러싸는 리플렉터(Reflector) 구조를 포함한다.
일 실시예에 따라, 상기 파장변환시트는 상기 엘이디칩과 접하는 면의 면적이 상기 엘이디칩과 상기 파장변환시트의 접촉 면적 이상이 되도록 형성된다.
일 실시예에 따라, 상기 파장변환시트는 상기 엘이디칩과 접하는 면으로부터 그 반대편 면을 향해 단면적이 점차적으로 증가하는 형태를 갖는다.
본 발명에 따르면, 엘이디칩의 광 방출 방향과 엘이디칩의 전극패드 노출 방향이 반대 방향인 CSP 타입 엘이디 유닛을 이용하여 구현된 사이드뷰 엘이디 패키지지 제공된다.
또한, 본 발명의 일측면에 따르면. 파장변환층의 측면이 사선커팅에 의한 경사면으로 형성되어, 파장변환층의 측면을 둘러싸는 리플렉터의 내벽면 또한 원하는 각도의 경사면으로 구현 가능한 사이드뷰 엘이디 패키지를 제공된다.
또한, 본 발명의 다른 측면에 따르면, 사이드뷰 엘이디 패키지와 마운트 기판 사이를 접합하는 솔더의 노출 영역을 최소화하면서도, 솔더에 의한 사이드뷰 엘이디 패키지와 마운트 기판 사이의 접합력을 향상시키고, 사이드뷰 엘이디 패키지의 틸트 등의 문제점을 해결하는 사이드뷰 엘이디 모듈이 제공된다.
도 1은 본 발명의 제1 실시예에 따른 사이드뷰 엘이디 패키지를 도시한 사시도이다.
도 2는 도 1에 도시된 사이드뷰 엘이디 패키지를 a 방향으로 도시한 도면으로서, 내부 구조가 은선으로 도시된 도면이다.
도 3의 (a) 및 (b)는 도 1에 도시된 사이드뷰 엘이디 패키지를 b 방향 및 c 방향으로 각각 도시한 도면들로서, 내부 구조가 은선으로 표시된 도면들이다.
도 4는 도 1 내지 도 3에 도시된 사이드뷰 엘이디 패키지에 있어서, 엘이디 유닛과 바디부가 결합되는 형태를 설명하기 위한 도면이다.
도 5는 본 발명의 제1 실시예에 따른 사이드뷰 엘이디 패키지의 제조방법을 설명하기 위한 순서도이다.
도 6은 본 발명의 제1 실시예에 따른 사이드뷰 엘이디 패키지의 제조방법을 도식화한 도면이다.
도 7의 (a)는 CSP 구조를 갖는 엘이디 유닛의 비교예를 도시한 한 것이고, (b), (c)는 본 발명의 제1 실시예에 따른 CSP 구조의 엘이디 유닛을 도시한 것이다.
도 8의 (a)는 본 발명의 제1 실시예에 따라 엘이디 유닛에 결합되는 바디부를 도시한 사시도이고, 도 8의 (b) 상기 바디부의 배면사시도이다.
도 9는 본 발명의 제1 실시예에 따른 바디부의 제조방법을 도시한 순서도이다.
도 10은 본 발명의 제1 실시예에 따른 바디부의 제조방법을 도시화한 도면이다.
도 11의 (a)는 본 발명의 제1 실시예에 따른 사이드뷰 엘이디 패키지가 마운트 기판에 광 방출 방향과 직교하는 방향으로 표면실장(SMT)된 형태를 도시한 사시도이고, (b)는 정면도이다.
도 12는 본 발명의 제2 실시예에 따른 사이드뷰 엘이디 모듈을 후방에서 도시한 사시도이다.
도 13은 본 발명의 제2 실시예에 따른 사이드뷰 엘이디 모듈의 단자부와 솔더부의 구조를 보이기 위한 부분 절개 확대 사시도이다.
도 15는 본 발명의 제2 실시예에 따른 사이드뷰 엘이디 패키지를 도시한 종단면도이다.
도 15는 본 발명의 제2 실시예에 따른 사이드뷰 엘이디 패키지를 마운트 기판과 결합되는 면이 보이도록 도시한 사시도이다.
도 16은 본 발명의 제2 실시예에 따른 사이드뷰 엘이디 패키지를 도시한 분해사시도이다.
도 17은 본 발명의 제2 실시예에 따른 사이드뷰 엘이디 패키지를 광 방출면 반대편 면이 보이도록 도시한 입면도이다.
도 18의 (a) 내지 (e)는 전술한 바디부를 제작하는 공정의 여러 단계들을 차례로 설명하기 위한 단면도들이다.
도 19 및 도 20은 바디부를 제작하는 공정 내에서 기재를 절단하는 단계를 설명하기 위한 입면도들이다.
도 21은 본 발명의 제3 실시예에 따른 사이드뷰 엘이디 패키지를 도시한 사시도이다.
도 22는 본 발명의 제3 실시예에 따른 사이드뷰 엘이디 패키지의 종단면도이다.
도 23은 본 발명의 제3 실시예에 따른 사이드뷰 엘이디 패키지의 배면을 도시한 도면이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
[제1 실시예]
도 1은 본 발명의 제1 실시예에 따른 사이드뷰 엘이디 패키지를 도시한 사시도이고, 도 2는 도 1에 도시된 사이드뷰 엘이디 패키지(1000)를 a 방향으로, 즉, 아래에서 위로 도시한 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시예에 따른 사이드뷰 엘이디 패키지(1000)는 엘이디 유닛(100)과 상기 엘이디 유닛(100)이 실장되는 바디부(200)를 포함한다. 상기 바디부(200)는 엘이디 유닛(100)이 실장되는 기판으로서의 기능을 한다. 상기 엘이디 유닛(100)은, 이하 설명되는 바와 같이, 리플렉터를 포함하는 CSP(Chip Scale Package) 구조를 갖는다. 엘이디 유닛(100)이 탑뷰 형태를 갖는 CSP 구조로 이루어지지만, 상기 엘이디 유닛(100)과 결합되는 바디부(200)가 상기 엘이디 유닛(100)과 결합되는 방향과 직교하는 방향으로 마운트 기판(300)에 실장되므로, 상기 바디부(200)와 상기 엘이디 유닛(100)을 포함하는 엘이디 패키지(1000)는 사이드뷰 타입으로 구현될 수 있다.
사이드뷰 엘이디 패키지(1000)의 한 구성요소인 엘이디 유닛(100)은 파장변환시트(10), 엘이디칩(12) 및 리플렉터(14)를 포함한다. 상기 엘이디칩(12)의 일면, 즉, 출광면에는 예컨대 형광체를 포함하는 파장변환시트(10)가 부착되며, 상기 파장변환시트(10)의 양 측면은 경사면들로 형성되며, 이 경사면들은 상기 엘이디칩(12)과 부착되는 상기 파장변환시트(10)의 일면으로부터 그 반대편 면으로 상기 파장변환시트(10)의 폭 또는 단면적을 증가시킨다. 또한, 상기 리플렉터(14)는 상기 엘이디칩(12)의 측면 및 상기 파장변환시트(10)의 측면을 덮도록 형성된다. 상기 엘이디칩(12)은 제1 및 제2 도전형 전극패드들이 형성된 전극면과 그 반대편의 출광면을 포함하며, 상기 전극면이 바디부(200)의 제1 면과 결합된다.
사이드뷰 엘이디 패키지(1000)의 다른 구성요소인 바디부(200)는 상기 엘이디 유닛(100)과 결합되는 제1 면과, 상기 제1 면과 평행한 제2 면과, 상기 제1 면 및 상기 제2 면과 직교하는 제3 면을 포함한다. 사이드뷰 엘이디 패키지(1000)가 마운트 기판(300; 도 11 참조)에 실장될 때, 상기 제3 면은 마운트 기판과 마주하게 된다.
상기 바디부(200)는 상기 제1 면에 형성된 제1 전극패턴들, 즉 제1-1 전극패턴(21A) 및 제1-2 전극패턴(21B)과, 상기 제1 전극패턴들과 동일 또는 유사한 형태로 상기 제2 면에 형성된 제2 전극패턴들, 즉, 제2-1 전극패턴(21C) 및 제2-2 전극패턴(21D)을 포함한다. 또한, 상기 바디부(200)는 상기 제1 전극패턴들(21A, 212B) 각각을 상기 제2 전극패턴들(21C, 21D)에 연결하는 비아(23A, 23B)들을 포함한다. 상기 비아(23A, 23B)는 상기 바디부(200)의 모서리들에서 외부로 노출된다.
그리고, 상기 사이드뷰 엘이디 패키지(1000)는 도 2에 보여지는 면, 즉, 바디부(200)의 제3면을 포함하는 면이, 마운트 기판인 PCB와 마주하도록 표면실장(SMT)된다.
상기 바디부(200)의 양측에는 제1 전극패턴들(21A, 21B)과 제2 전극패턴들(21C, 21D)과 비아들(23A, 23B)을 포함하는 단자들, 즉 제1 단자와 제2 단자가 형성된다. 상기 제1 단자는 제1-1 전극패턴(21A) 및 제2-1 전극패턴(21C)과 이들을 연결하는 제1 비아(23A)로 이루어져 “ㄷ” 형태를 갖는다. 또한, 상기 제2 단자는 는 제1-2 전극패턴(21B) 및 제2-2 전극패턴(21D)과 이들을 연결하는 제2 비아(23B)로 이루어져 “ㄷ” 형태를 갖는다. 상기 'ㄷ' 형태의 단자는, 제1 전극패턴(21A 또는 21B)의 측면과 제2 전극패턴(21C 또는 21D)의 측면과 바디부(200)의 모서리에서 상기 제1 전극패턴과 제2 전극패턴을 연결하는 비아(23A 또는 23B)에 의해 형성된 것으로서, 비아 표면도 외부로 노출되어 솔더와 접하게 되므로, 솔더링 면적을 증가시키는데 기여할 수 있다. 도 3의 (a)는 도 1의 b 방향으로, 도 3의 (b)는 도 1의 c 방향으로 바라보고 그 형태를 도시한 것으로, 이를 참조하면 제3 면에서 마운트 기판과 마주하며 솔더링될 수 있는'ㄷ‘형 단자들의 패턴들은 도 1에 도시된 사이드뷰 엘이디 패키지(1000)를 a 방향으로 볼 때에만 모두 볼 수 있다.
한편, 도 4는 사이드뷰 엘이디 패키지(1000)를 구성하는, CSP 구조의 엘이디 유닛(100)과 바디부(200)가 결합하는 형태를 도시한 것으로, 도 4를 참조하면, CSP 구조를 갖는 엘이디 유닛(100)의 엘이디칩(12)이 상기 바디부(200)의 제1 면에 마련된 제1 전극패턴(21A, 21B)들의 주면, 즉, 수평면(21A-2, 21B-2)에 대응되도록 결합할 수 있다. 자세히 도시되지는 않았지만, 상기 엘이디칩(12)은 상기 바디부(200)의 제1 면과 마주하는 면에 상기 제1 전극패턴(21A, 21B)들과 본딩되는 전극패드들을 구비한다.
도 5는 전술한 사이드뷰 엘이디 패키지(1000)의 제조방법을 도시한 순서도이고, 도 6은 이를 도식화한 것이다.
도 5 및 도 6을 참조하면, 상기 사이드뷰 엘이디 패키지(1000)의 제조방법은 예컨대 형광체를 포함하는 파장변환시트를 사선 커팅하여 내측으로 하향 경사면을 갖는 파장변환시트(10)를 제조하는 단계(S100)와, 상기 사선 커팅된 파장변환시트(10)를 엘이디칩(12)의 광 방출면에 부착하는 단계(S200)와, 상기 사선 커팅된 파장변환시트(10)가 부착된 엘이디칩(12)을 임의의 평면상에 어레이하고, 상기 사선 커팅된 파장변환시트(10) 및 상기 엘이디칩(12)의 측면을 둘러싸도록 반사 부재(14)를 형성하는 단계(S300)와, 상기 반사 부재(14)를 절단하여, 단위 패키지로 싱귤레이션(singulation)함으로써, 리플렉터(Reflector) 구조를 가진 CSP(Chip Scale Package) 타입의 엘이디 유닛(100)을 형성하는 단계(S400) 및 상기 리플렉터 구조를 가진 CSP 타입의 엘이디 유닛(100)을 노출된 비아(23A, 23B)를 갖는 바디부(200)에 실장하는 단계(S500)를 포함한다. 부재 번호 14는 반사 부재와 반사 부재가 커팅되어 얻어진 리플렉터 중 어느 하나를 지시하는 것으로 사용되었다.
앞에서 언급한 바와 같이, S100 단께는 파장변환시트를 사선 커팅하여 내측으로 하향 경사면을 갖는 파장변환시트(10)를 제조하는 단계이다.(도 6의 (a))
본 실시예에 따라 CSP 타입의 엘이디 유닛(100)을 제조함에 있어서는, 먼저 파장변환시트가 내측으로 하향 경사면을 갖도록 사선 커팅(재단)된 후, 상기 사선 커팅된 파장변환시트(10) 각각에 엘이디칩(12)이 부착된다.
도 7을 참조하면, 사선 커팅된 파장변환시트(10) 하면(10-2)의 면적은 상기 엘이디칩(12) 상면(10-1)의 면적 이상으로 형성될 수 있으며, 하면(10-2)에서 상면(10-1)으로 갈수록 단면적이 점차적으로 증가하는 형상을 가진다. 따라서 내측으로 하향 경사면이 대향된(마주보는) 형상을 가지게 된다.
다시 도 6을 참조하면, 상기 사선 커팅에 의해 파장변환시트(10)의 측면에 형성되는 경사면의 경사도(α)는 30˚ 내지 60˚(수평면과 이루는 각도 중 예각)가 바람직하나 엘이디칩(12)의 크기 또는 CSP 타입의 엘이디 유닛(100)의 크기에 따라 적절히 변경될 수 있다.
여기서 파장변환시트(10)는 파장변환물질을 포함하며, 파장변환물질은 엘이디칩(12)에서 발생된 빛을 광변환하는 광변환물질을 포함할 수 있다. 예컨대, 형광체는 화이트 컨버젼하여 백색 광원을 실현할 수 있도록 블루광을 소스로 하여 상기 블루광들 중 일부는 그대로 통과시키고, 상기 블루광들 중 다른 일부를 그린광(또는 옐로우광)으로 광변환하는 그린 형광체 및 상기 블루광 중 또 다른 일부를 레드광으로 광변환하는 레드 형광체를 혼합한 G + R 형광체(또는 Y + R 형광체)를 포함할 수 있다.
옐로우색으로 발광하는 세륨으로 활성화된 이트륨·알루미늄·가넷(YAG)계 형광체, 그린색으로 발광하는 세륨으로 활성화된 루테튬·알루미늄·가넷(LAG)계 형광체, 녹색 또는 적색으로 발광하는 유로퓸 및/또는 크롬으로 활성화된 질소 함유 알루미노규산칼슘(CaO－Al2O3－SiO2)계 형광체, 레드색으로 발광하는 유로퓸으로 활성화된 실리케이트((Sr, Ba)2SiO4)계 형광체, 그린색으로 발광하는 조성이 (Si, Al)6(O, N)8:Eu로 나타내어지는 ß사이알론 형광체, 조성이 SrGa2S4:Eu로 나타내어지는 황화물계 형광체, 레드색으로 발광하는 조성이 CaAlSiN3:Eu로 나타내어지는 CASN계 또는 (Sr, Ca)AlSiN3:Eu로 나타내어지는 SCASN계 형광체 등의 질화물계 형광체, 레드색으로 발광하는 조성이 (K2SiF6:Mn)로 나타내어지는 KSF계 형광체 등의 불화물 형광체, 레드색으로 발광하는 황화물계 형광체, 레드색으로 발광하는 조성이 (3.5MgO·0.5MgF2·GeO2:Mn)로 나타내어지는 게르만산염계(MGF계) 형광체 등을 들 수 있다.
또한, 형광체는 단독으로 사용되거나, 양자점과 혼합될 수 있는 것으로서, 술한 산화물계, 질화물계, 실리케이트계의 형광체와 혼합으로 사용할 수 있다.
S200 단계는 사선 커팅된 파장변환시트(10)에 엘이디칩(12)을 부착하는 단계이다.(도 6의 (b)). 상기 엘이디칩(12)은 플립칩 형태일 수 있으며, 이하 더 자세히 설명되는, 상기 엘이디칩(12)을 포함하는 CSP 구조의 엘이디 유닛(100)은, 리드들을 구비한 반사컵과 본딩와이어 등이 생략되고, 엘이디칩(12)에 형성된 n형 및 p형 전극패드가 외부로 노출된, 간단하고 콤팩트한 소형 구조로 구현될 수 있으며, 와이어본딩 등 번거로운 공정 없이 경제성 높게 제조될 수 있다.
상기 엘이디칩(12)은 광이 방출되는 면 반대측에 전극패드(미도시)를 포함하는 플립칩 형태일 수 있다. 광이 방출되는 면과 전극패드가 형성된 면은 실질적으로 평행하게 형성된 채 서로 반대 측 방향을 보고 있다.
S300 단계는 상기 사선 커팅된 파장변환시트(10)가 부착된 엘이디칩(12)을 임의의 평면 상에 어레이하고, 상기 사선 커팅된 파장변환시트(10) 및 상기 엘이디칩(12)의 측면을 둘러싸도록 반사 부재(14)를 형성하는 단계이다.(도 6의 (c))
파장변환시트(10)가 부착된 엘이디칩(12)들 각각을 별도의 시트(sheet)상에 어레이한 후 반사 부재(14)를 형성하는 것이 좋다. 본 실시예에서, 반사 부재(14)는 입자 상의 백색 반사 물질이 혼합된 수지로부터 형성된 화이트월일 수 있다. 상기 엘이디칩(12)에서 출력되는 광을 출력측으로 반사시키는 구성요소로서, 상기 반사 부재(14)는 엘이디칩(12)에서 조사되는 광을 출력부 측으로 반사시키는 기능을 한다. 반사 부재(14)는 전체적으로 파장변환시트(10)와 엘이디칩(12)과 모두 접촉하도록 형성될 수 있다.
일 실시예로서, 상기 반사 부재(14)를 형성하는 몰딩재는 에폭시(Epoxy) 수지 조성물. 실리콘(Silicone) 수지 조성물, 변성 에폭시 수지 조성물, 변성 실리콘 수지 조성물, 폴리이미드 수지 조성물, 변성 폴리이미드 수지 조성물, 폴리프탈아미드(PPA), 폴리카보네이트 수지, 폴리페닐렌 설파이드(PPS), 액정 폴리머(LCP), ABS 수지, 페놀 수지, 아크릴 수지, PBT 수지 및 이들의 조합 중 어느 하나 이상을 선택하여 이루어질 수 있다. 또한, 이들 수지는, 산화 티타늄, 이산화규소, 이산화티탄, 이산화지르코늄, 티타늄산 칼륨, 알루미나, 질화알루미늄, 질화붕소, 멀라이트, 크롬, 화이트 계열이나 금속 계열의 성분 등 광 반사성 물질이 함유될 수 있다. 또한, 상기 몰딩재로 이루어지는 상기 반사 부재(14)는, 적어도 반사물질이 포함된 EMC, 반사물질이 포함된 화이트 실리콘, PSR(Photoimageable Solder Resist) 및 이들의 조합 중 어느 하나 이상을 선택하여 이루어질 수 있다.
상기 반사 부재(14)는 상기 커팅된 형광체 시트(10) 및 상기 LED 칩(12) 주위를 둘러싸도록 형성되며, 상기 LED 칩(12)에서 발생한 광이 상기 형광체 시트(10)를 거쳐 상기 LED 칩(12)의 상방으로 향할 수 있도록 광경로를 조정하는 것이 가능하다.
S400 단계는 상기 반사 부재(14)를 절단하여, 단위 패키지로 싱귤레이션(singulation)함으로써, 리플렉터(Reflector) 구조를 가진 CSP(Chip Scale Package) 타입의 엘이디 유닛(100)을 형성하는 단계이다.(도 6의 (d))
S400은 반사 부재(14) 형성 후, 복수개의 엘이디 유닛으로 싱귤레이션 하는 단계이다. 상기 반사 부재(14)를 블레이드 커팅, 레이져 커팅, 트림 커팅 등 다양한 방법으로 절단하여 단위 패키지화 함으로써 개별화된 리플렉터(Reflector) 구조를 가진 CSP(Chip Scale Package) 타입의 엘이디 유닛(100)이 형성될 수 있다. 한편, 싱귤레이션 과정에서, S300단계의, 파장변환시트(10)가 부착된 엘이디칩(12)을 어레이하는데 이용된 시트(sheet)는 제거된다.
S500 단계는 상기 리플렉터 구조를 가진 CSP 타입의 엘이디 유닛(100)을 비아(23A, 23B)가 외부로 노출된 바디부(200)에 실장하는 단계이다.(도 6의 (e))
S500 단계는 S100 내지 S400 단계를 통해 제작된 엘이디 유닛(100)을 바디부(200)에 실장(mounting)하는 단계로, 상기 엘이디칩(12)의 전극 패드와 바디부(200)의 상부 전극 패턴(21A, 21B)이 연결되도록 실장될 수 있다.
한편 상기 바디부(200)는 엘이디 유닛(100)과의 결합면과 직교하는 면이 추후 PCB와 같은 마운트 기판과 마주하도록 마운트 기판 상에 실장될 수 있는데, 이를 위해, 바디부(200)의 여러 면중 마운트 기판과 마주하는 면에 포함된 모서리에서 마운트 기판 측으로 노출된 비아(23A, 23B)가 형성된다. 상기 바디부(200)에 대한 구조 및 제조방법은 도 8 내지 도 10을 참조하여 상세히 설명한다.
도 7의 (a)는 비교예에 따른 CSP 구조의 엘이디 유닛을 도시한 한 것이고, (b), (c)는 본 발명에 따른 리플렉터 구조의 CSP 엘이디 유닛(100)을 도시한 것이다.
본 실시예에 따르면, 엘이디 유닛(100)은 엘이디칩(12), 상기 엘이디칩(12)에 부착되고 내측으로 사선 커팅된 파장변환시트(10) 및 엘이디칩(12) 및 상기 사선 커팅된 파장변환시트(10)를 둘러싸는 리플렉터(14)를 포함한다.
도 7의 (a)에 도시된 구조는 파장변환시트의 측면이 수직구조로 이루어져, 파장변환시트의 측면과 접하는 리플렉터의 내측면 각도가 90 °로 제약되어 있기 때문에 리플렉터에 의한 휘도 상승을 기대할 수 없는 문제점이 있었다.
이에 반하여, 도 7의 (b)에 CSP 타입 엘이디 유닛(100)은 파장변환시트(10)의 경사진 측면과 접하는 리플렉터(14)의 내벽면의 구조가 90 °보다 큰 경사면으로 형성되어, 높은 휘도를 갖는 엘이디 구현에 기여한다.
본 실시예에 다른 엘이디 유닛(100)은 0.3 mm 두께 이하의 초슬림 사이드 뷰(ultra slim side view) 형태에 적용 가능하다.
앞서 언급했던대로, 엘이디 유닛(100)의 커팅된 파장변환시트(10) 하면(10-2)의 면적은 상기 엘이디칩(12)의 상면 면적 이상으로 형성될 수 있으며, 하면(10-2)에서 상면(10-1)으로 갈수록 단면적이 점차적으로 증가하는 형상을 가진다. 따라서 상기 파장변환시트(10)는 서로 대향하는 양 측면들이 내측으로 하향 경사면인들인 형상을 갖는다.
여기서 상기 파장변환시트(10)의 경사진 측면에 형성된 경사도는 22˚ 내지 25˚(수평면과 이루는 각도 중 예각)가 바람직하나 엘이디칩(12)의 크기 또는 CSP 엘이디 유닛(100)의 크기에 따라 적절히 변경될 수 있다.
도 8의 (a)는 전술한 엘이디 유닛이 결합되는 바디부(200)의 사시도이고, (b)는 상기 바디부(200)의 배면사시도이다. 도 9는 상기 바디부(200)의 제조방법을 도시한 순서도이다. 도 10은 바디부(200)의 제조방법을 도식화한 것이다.
도 8의 (a), (b)를 참조하면, 상기 바디부(200)는 서로 평행한 제1 면(20) 및 제2 면(22)과, 상기 제1 면 및 제2 면에 직교하고 상기 바디부(200)가 마운트 기판(미도시됨) 상에 실장될 때 상기 마운트 기판과 마주하는 제3 면(24)을 포함한다. 또한, 상기 바디부(200)는, 상기 제1, 제2, 제3면과 함께, 상기 제3면(24)과 모서리를 공유하는 제4 면(26) 또는 제5 면과, 상기 제3 면과 평행한 제6 면을 포함하는 직육면체 구조를 갖는다.
상기 바디부(200)의 제1 면(20)에는 엘이디 유닛(100)의 엘이디칩(12)의 전극패드들에 대응되는 한 쌍의 제1 전극패턴(21A, 21B), 즉, 제1-1 전극패턴(21A) 및 제1-2 전극패턴(21B)이 구비되며, 제2 면(22)에는 한 쌍의 제1 전극패턴(21A, 21B)과 동일한 형태를 갖는 한 쌍의 제2 전극패턴(21C, 21D), 즉, 제2-1 전극패턴(21C) 및 제2-2 전극패턴(21D)이 구비된다. 또한, 상기 바디부(200)의 제3 면(24)이 제4 면 및 제5 면(26)과 교차하는(만나는) 모서리에는 제1 전극패턴(21A 또는 21B)과 제2 전극패턴(21C 또는 21D)을 연결하는 제1 및 2비아(23A 및 23B)가 형성된다. 관통형 비아 홀에 금속이 채워져 형성된 매립형 비아를 포함하는 바디부용 기재가 싱귤레이션 커팅되어 전술한 바디부(200)이 형성될 때, 비아의 중심에서 직교하는 커팅라인을 따라 수행되는 커팅에 의해, 상기 제1 및 2비아(23A 및 23B)가 상기 바디부(200)의 모서리에서 노출된다.
한편, 상기 제1 전극패턴(21A, 21B, 21C, 21D)은, 대략 'ㄴ' 형태로 이루어져 있으며, 사이드뷰 엘이디 패키지가 마운트 기판에 실장될 때 마운트 기판과 마주하고 제1 면과 제3 면 사이의 모서리를 따라 위치하는 측면(21A-1. 21B-11 21C-1, 21D-1)과, 엘이디 유닛(100)의 LED 칩(12)의 전극패드들에 대응되게 바디부의 제1 면 상에서 엘이디 유닛을 향해 있는 전방면들(21A-2, 21B-2)을 구비한다. 제1 전극패턴(21A, 21B)의 전방면(21A-2, 21B-2)에 접하도록 CSP 구조의 엘이디 유닛(100)이 실장된다.
전극패턴은 면적이 넓은 'ㄴ' 형상의 전극패턴들을 바디부의 제1 면 및 제2 면 구비하고 있어, 엘이디칩(12)이 전극패턴 상으로 솔더링/본딩되는 경우 틸트되는 것을 상당 부분 방지하여 안정성을 높일 수 있다.
상기 바디부(200)의 제3 면(24) 양측에는 제1 전극 패턴(21A 또는 21B)과 비아(23A 또는 23B) 및 제2 전극패턴(21C 또는 21D)이 형성하는 'ㄷ' 형태의 솔더링 패턴이 단자의 일부로서 형성된다. 구체적으로 제1 전극패턴 각각의 측면(21A-1, 21B-1), 제2 전극패턴 각각의 측면(21C-1, 21D-1) 및 비아(via)(23A, 23B)에 의해 “ㄷ” 형태의 솔더링 패턴이 형성된다. (즉, 바디부 일측에서는 21A-1, 23A, 21C-1 로 바디부 타측에서는 21B-1, 23B, 21D-1 로 형성된다.)
본 실시예에 따른 사이드뷰 엘이디 패키지(1000)는 바디부(200)에 형성된 단자의 'ㄷ' 형태의 솔더링 패턴을 통하여, 기존의 패키지보다 기판 상에 솔더링되는 면적을 넓힐 수 있다. 솔더링되는 면적이 증가하기 때문에 사이드뷰 엘이디 패키지(1000)가 마운트 기판(300)상에 안정적으로 실장될 수 있고, 이는 엘이디 유닛(100)으로의 전기적 연결을 용이하게 하여 향상된 발광효과가 나타날 수 있도록 한다.
또한 솔더링 면적이 증가하는바, 사이드뷰 엘이디 패키지(1000)가 마운트 기판(300) 상에서 틸트(tilt)되어 불균일하게 배열되는 것을 방지할 수 있다.
상기 'ㄷ' 형태의 패턴에 솔더가 형성되어 마운트 기판에 실장될 수 있으며, 이러한 'ㄷ' 형태의 패턴은 바디부(200)의 제3 면(24)에만 형성되며, 반대편인 배면에는 형성되지 않는다.
도 9 및 도 10을 참조하면, 비아(23A, 23B)가 노출된 바디부(200)의 제조방법은 바디부용 기판에 복수개의 전극패턴을 형성하는 단계(S510)(도 10의 (a)), 비아 형성을 위해 상기 바디부용 기판에 비아홀을 형성 후 전도성 물질을 채우는 단계(S520)(도 10의 (b)), 비아가 노출되도록 커팅하여 싱귤레이션하는 단계(S530)(도 10의 (c))를 포함한다.
구체적으로 S510 단계에서는 기판 상면에 한 쌍의 'ㄴ' 형태의 전극 패턴을 좌우가 대칭되는 형태가 되도록 배열한다. 기판 하면에도 상면과 동일한 형태로 전극 패턴을 배열한다.
S520 단계에서는 도 8에 도시된 바와 같이, 상부 전극 패턴과 하부 전극 패턴을 연장(또는 연결)하는 비아 홀을 형성한다. 상기 비아 홀에는 엘이디칩을 전기적으로 연결하기 위해 전도성 물질이 충전되며 이에 의해 비아가 형성된다.
S530 단계에서는 비아가 노출되도록, 그리고 제1 전극패턴 및 제2 전극패턴의 일 측면과 비아가 'ㄷ' 형태의 솔더링 패턴이 형성되도록, 커팅하는 단계이다.
상기와 같은 방법을 통하여 제1 전극패턴의 측면(21A-1, 21B-1), 제2 전극 패턴의 측면(21C-1, 21D-1) 및 비아(23A, 23B)를 포함하는 'ㄷ' 형태의 솔더링 패턴이 형성된 바디부를 제작할 수 있다. 상기 형성된'ㄷ'형태의 패턴에 솔더링하여, 사이드뷰 엘이디 패키지를 마운트 기판 상에 실장할 수 있다.
본 실시예에 따른 사이드뷰 엘이디 패키지는 상기와 같은 간결한 구조의 기판을 이용하여 제작되기 때문에, 기존의 사이드 뷰 패키지에 비하여 제조공정을 간략히 할 수 있으며, 제조단가를 절감할 수 있다.
도 11의 (a)는 사이드뷰 엘이디 패키지(1000) 및 상기 사이드뷰 엘이디 패키지(1000)가 표면 실장된 마운트 기판(300)을 포함하는 사이드뷰 엘이디 모듈을 도시한 사시도이고, (b)는 이의 정면도이다. 도 11의 (a), (b)를 참조하면, 사이드뷰 엘이디 패키지(1000)는 광이 방출되는 방향과 직교하는 방향으로 마운트 기판(300) 상에 실장(SMT)된 것을 확인할 수 있다. 솔더(solder)(400)를 마운트 기판(300)상의 전극 패턴에 도포하고, 여기에 사이드뷰 엘이디 패키지(1000)의 바디부(200)의 모서리에서 노출된 비아(23A, 23B)를 접촉시켜, 사이드뷰 엘이디 패키지(100)를 고정시킬 수 있다. 이후 리플로우 솔더링(Reflow Soldering)과 같은 공정을 수행하여 솔더(400)를 경화시켜 솔더부를 형성함으로서, 상기 마운트 기판(300)과 상기 사이드뷰 엘이디 패키지(1000)를 더욱 견고하게 고정시킬 수 있다.
이와 같이 본 발명에 따른 사이드뷰 엘이디 패키지(1000)는 사이드 뷰(side view)의 형태로 구현된 사이드뷰 엘이디 패키지로, 이전의 사이드뷰 엘이디 패키지와는 다르게 높은 휘도를 가질 수 있도록 하고, 광 방출 방향과 직교하는 바디부의 제3 면에 마운트 기판 상에 접촉되어 솔더링(Soldering)되는 경우, 사이드뷰 엘이디 패키지를 마운트 기판에 안정적으로 연결할 수 있어, 마운트 기판 상에서 상하 좌우로 틸트되어 사이드뷰 엘이디 패키지가 불균일 하게 배열되는 것을 방지할 수 있다.
[제2 실시예]
도 12는 본 발명의 제2 실시예에 따른 사이드뷰 엘이디 모듈을 후방에서 도시한 사시도이고, 도 13은 본 발명의 제2 실시예에 따른 사이드뷰 엘이디 모듈의 단자부와 솔더부의 구조를 보이기 위한 부분 절개 확대 사시도이고, 도 15는 본 발명의 제2 실시예에 따른 사이드뷰 엘이디 패키지를 도시한 종단면도이고, 도 15는 본 발명의 제2 실시예에 따른 사이드뷰 엘이디 패키지를 마운트 기판과 결합되는 면이 보이도록 도시한 사시도이고, 도 16은 본 발명의 제2 실시예에 따른 사이드뷰 엘이디 패키지를 도시한 분해사시도이고, 도 17은 본 발명의 제2 실시예에 따른 사이드뷰 엘이디 패키지를 광 방출면의 반대편 면이 보이도록 도시한 입면도이다.
도 12 내지 도 17에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 사이드뷰 엘이디 모듈은 마운트 기판(300)과, 상기 마운트 기판(300) 상에 실장되는 적어도 하나의 사이드뷰 엘이디 패키지(1000)를 포함한다.
상기 사이드뷰 엘이디 패키지(1000)는 바디부(200)와 상기 바디부(200)에 실장되는 CSP(Chip Scale Package) 구조의 엘이디 유닛(100)을 포함한다. 이하 자세히 설명되는 바와 같이, 상기 엘이디 유닛(100)은 엘이디칩(12)을 포함하며, 상기 바디부(200)는 상기 엘이디칩(12)의 전극패드들에 전기적으로 연결되는 단자들을 구비한다.
또한, 상기 마운트 기판(300) 상에는 상기 단자들에 대응되는 전극패턴들이 형성된다. 또한, 상기 사이드뷰 엘이디 모듈은 상기 사이드뷰 엘이디 패키지(1000)의 단자들 각각을 상기 마운트 기판(300)에 고정함과 동시에 그 단자들 각각을 마운트 기판(300) 상의 전극패턴들 각각에 전기적으로 연결하는 솔더부(400)들을 포함한다. 도시하지는 않았지만, 상기 마운트 기판(300) 상에는 여러 쌍의 전극 패턴들이 형성되어 있다.
상기 바디부(200)는 상기 엘이디 유닛(100)과 결합되는 제1 면(20)과, 상기 제1 면(20)과 평행한 제2 면(22)과, 상기 제1 면(20) 및 상기 제2 면(22)과 직교하는 제3 면(24)을 포함한다. 상기 엘이디 유닛(100)은 상기 바디부(200)와 결합되는 방향, 즉, 상기 바디부(200)의 제2 면(22)을 향하는 방향과 반대방향으로 광을 방출한다.
사이드뷰 엘이디 패키지(1000)가 마운트 기판(300)에 실장될 때, 상기 제3 면은 마운트 기판(300)과 마주하게 된다. 또한, 상기 엘이디 유닛(100)이 탑뷰 형태를 갖는 CSP 구조로 이루어지지만, 상기 엘이디 유닛(100)과 결합되는 바디부(200)가 상기 엘이디 유닛(100)과 결합되는 방향과 직교하는 방향으로 마운트 기판(300)에 실장되므로, 상기 바디부(200)와 상기 엘이디 유닛(100)을 포함하는 엘이디 패키지(1000)는 사이드뷰 타입으로 구현될 수 있다.
사이드뷰 엘이디 패키지(1000)의 한 구성요소인 엘이디 유닛(100)은 파장변환시트(10), 엘이디칩(12) 및 리플렉터(14)를 포함한다. 상기 엘이디칩(12)의 일면, 즉, 출광면에는 예컨대 형광체를 포함하는 파장변환시트(10)가 부착되며, 상기 파장변환시트(10)의 측면들은 경사면(101)들로 형성되며, 이 경사면들은 상기 엘이디칩(12)과 부착되는 상기 파장변환시트(10)의 일면으로부터 그 반대편 면으로 상기 파장변환시트(10)의 폭 또는 단면적을 증가시킨다. 또한, 상기 리플렉터(14)는 상기 엘이디칩(12)의 측면 및 상기 파장변환시트(10)의 측면을 덮도록 형성된다. 상기 엘이디칩(12)은 제1 및 제2 도전형 전극패드들이 형성된 전극면과 그 반대편의 출광면을 포함하며, 상기 전극면이 바디부(200)의 제1 면과 결합된다. 또한, 리플렉터(14)는 사이드뷰 엘이디 패키지(1000)가 마운트 기판(300)에 실장된 상태에서 상기 마운트 기판(300)과 마주하는 면을 포함하며, 이 면은 상기 바디부(200)의 제3 면과 동일 평면을 이루는 것이 바람직하다. 더 나아가, 상기 리플렉터(14)는 출광면 및 전극면을 제외하고 4개의 외부 측면들을 포함하는데 이 4개의 외부 측면들 각각이 상기 바디부의 제1 면 및 제2 면을 제외한 4개의 외부면들 각각과 동일 평면을 이루는 것이 바람직하다.
한편, 상기 바디부(200)의 제1 면(20)에는 상기 엘이디 유닛(100)의 엘이디칩(12)의 전극패드들에 대응되는 한 쌍의 제1 전극패턴(21A, 21B), 즉, 제1-1 전극패턴(21A) 및 제1-2 전극패턴(21B)이 구비되며, 제2 면(22)에는 한 쌍의 제1 전극패턴(21A, 21B)에 대응되는 한 쌍의 제2 전극패턴(21C, 21D), 즉, 제2-1 전극패턴(21C) 및 제2-2 전극패턴(21D)이 구비된다. 또한, 상기 바디부(200)는 제1 면(20)으로부터 상기 제2 면(22)까지 직선 형태로 연장 형성되어 상기 제1 전극패턴(21A 또는 21B)과 제2 전극패턴(21C 또는 21D)을 연결하는 제1 및 2비아(23A 및 23B)를 포함한다. 또한, 상기 바디부(200)의 제3 면(24)에는 한 쌍의 오목전극(25A, 25B; 통칭하여 25), 즉, 제1 오목전극(25A) 및 제2 오목전극(25B)이 구비된다. 그리고, 상기 제1 및 제2 오목전극(25A, 25B) 각각은 제2 면(22) 및 상기 제2 면(22)과 상기 제3 면(24)이 교차하는 모서리에서 서로 연결되어 있다. 전체적으로 이어져 있는 제1-1 전극패턴(21A), 제1 비아(23A), 제2-1 전극패턴(21C) 및 제1 오목전극(25A)이 엘이디칩(12)의 제1 도전형 전극패드와 연결되는 제1 단자를 구성하고, 전체적으로 이어져 있는 제1-2 전극패턴(21B), 제2 비아(23B), 제2-2 전극패턴(21D) 및 제2 오목전극(25B)이 엘이디칩(12)의 제2 도전형 전극패드와 연결되는 제2 단자를 구성한다. 이때, 제1 단자는 제2-1 전극패턴(21C)의 주면(즉,수평면)이 바디부의 제2 면에서 솔더부와 접촉하고, 제2-1 전극패턴(21C)의 측면(즉, 수직 에지면)이 바디부의 제3면에서 솔더부와 접촉하고 상기 바디부의 제2면 및 제3면에서 제1 오목전극(25A)이 매운 큰 면적으로 솔더부와 접촉할 수 있다. 그리고, 제2 단자는 제2-2 전극패턴(21D)의 주면(즉,수평면)이 바디부의 제2 면에서 솔더부와 접촉하고, 제2-2 전극패턴(21D)의 측면(즉, 수직 에지면)이 바디부의 제3면에서 솔더부와 접촉하고 상기 바디부의 제2면 및 제3면에서 제2 오목전극(25B)이 매운 큰 면적으로 솔더부와 접촉할 수 있다.
상기 제1 및 제2 오목전극(25A, 25B) 각각은 상기 제3 면에 대하여 반원형 또는 아치형 단면의 오목한 공간을 갖도록 형성된다. 그리고, 상기 제1 및 제2 오목전극(25) 각각은 상기 바디부(200)의 제2 면(22)에 형성된 반원형 또는 아치형 개구부(251)로부터 시작하여 상기 바디부(200)의 제1 면(20)에 이르기 직전까지 연장된다. 이때, 상기 제1 및 제2 오목전극(25A, 25B) 각각은 상기 바디부(200)에 형성된 반원형 또는 아치형 단면의 공간 내벽면에 형성된 금속층에 의해 형성된 것이다. 그리고,상기 금속층은 도금에 의해 형성될 수 있다.
또한, 상기 제1 및 제2 오목전극(25A, 25B) 각각은 내벽면을 포함하되, 상기 내벽면은, 상기 제2 면(22)에 있는 상기 반원형 또는 아치형 개구부(251)로부터 상기 제1 면(20)을 향해 일정 길이 이어져 있는 오목내벽면(252)과, 오목내벽면(252)의 말단에 형성된 채 상기 개구부(251)와 마주하는 수직내벽면(253)을 포함한다. 또한, 상기 오목전극(25A, 25B) 각각은 상기 바디부의 제3 면(24)와 동일 평면을 이루는 에지면(254)을 일체로 포함한다.
한편, 상기 제2 전극패턴(21C 또는 21D)은 바디부의 제2 면(22)에 형성된 것으로서, 솔더 본딩 영역(S)과 상기 솔더 본딩 영역(S)의 외곽 라인으로부터 일측으로 돌출된 형상을 갖는 비아 접속 영역(V)을 포함한다. 상기 솔더 본딩 영역(S)의 안쪽에 상기 오목전극(25A 또는 25B)의 개구부가 위치하고 있다. 제2-1 전극패턴(21C)과 연결된 제1 오목전극(25A)과 제2-2 전극패턴(21D)과 연결된 제2 오목전극(25B)은 서로 인접해 위치한다. 특히, 제2-1 전극패턴(21C)의 비아 접속 영역(V)과 제2-2 전극패턴(21D)의 비아 접속 영역(V) 사이의 거리보다 제2-1 전극패턴(21C)의 솔더 본딩 영역(S)과 제2-2 전극패턴(21D)의 솔더 본딩 영역(S) 사이의 거리가 더 먼 것이 바람직한데, 이는 제2-1 전극패턴(21C)과 제1 오목전극(25A)에 연결된 솔더부가 제2-2 전극패턴(21D)과 제2 오목전극(25B)에 연결된 솔더부 사이의 거리를 충분하게 확보해주어 쇼트 등과 같은 불량을 막는데 기여한다.
제1 및 제2 비아(23A, 23B) 각각은 상기 바디부(200)의 제2 면(22)에서 상기 제2 전극패턴(21C, 21D)들 각각의 비아 접속 영역(V)에 연결되고 상기 바디부(200)의 제1 면(20)에서 상기 제1 전극패턴(21A, 21B)들 각각에 접속된다. 앞에서 언급한 바와 같이, 상기 제1 전극패턴(21A, 21B)들, 즉, 제1-1 전극패턴(21A)와 제1-2 전극패턴(21B)는 엘이디 유닛(100)에 포함된 엘이디칩(12)의 제1 도전형 전극패드 및 제2 도전형 전극패드와 연결된다.
도 13에 가장 잘 도시된 바와 같이, 상기 솔더부(400)들 각각은 각 오목전극(25)의 내부 공간 일부만을 채우도록 형성되면서도, 바디부(200)에 구비된 단자들 각각을 마운트 기판(300) 상의 전극패턴들 각각에 단단하고 신뢰성 있게 연결해줄 수 있다. 본 실시예에 있어서, 상기 솔더부(400)들 각각은, 예컨대 리플로우 공정 중에 유동성을 가진 후 최종적으로 굳어진 것으로서, 베이스부(401)와, 상기 베이스부(401)로부터 시작하여 상기 오목전극(25)의 내벽면들을 따라 상승한 내부 필렛부들(412, 413)들을 일체로 포함한다. 또한, 상기 솔더부(400)들 각각은 외부 필렛부(420)을 더 포함한다.
앞에서 언급한 바와 같이, 상기 오목전극(25)의 내벽면은 상기 반원형 또는 아치형 개구부(251)로부터 상기 바디부(200)의 제1 면(20)을 향해 일정 길이 이어져 있는 오목내벽면(252)과, 상기 오목내벽면(252)의 말단에 형성된 채 상기 개구부(251)와 마주하는 수직내벽면(253)을 포함한다.
그리고, 상기 솔더부(400)들 각각의 내부 필렛부들(412, 413)들은 상기 수직내벽면(253)과 접하여 형성된 제1 내부 필렛부(413)와, 상기 오목내벽면(252)의 좌우 양측에 접하여 각각 형성된 제2 내부 필렛부(412)들을 포함한다. 이때, 상기 내부 필렛부들(412, 413)은, 열에 녹아 유동성을 갖게 된 솔더가 상기 수직내벽면(253) 및 상기 오목내벽면(252)을 타고 상승하여 그 상승된 높이에서 굳어져 형성된 부분들로서, 바디부(200) 외측으로 노출되지 않으므로, 마운트 기판(300) 상에서 사이드뷰 엘이디 패키지(200)들 사이의 간격을 좁히는데 방해 요소가 되지 않는다.
또한, 상기 내부필렛부(412, 413)는 넓은 표면적으로 오목전극(25)의 내벽면과 접하므로, 사이드뷰 엘이디 패키지(200)를 마운트 기판(300)에 보다 더 단단하고 신뢰성있게 고정시킬 수 있다.
특히, 상기 오목내벽면(252)의 좌우 양측에 접하여 각각 형성된 제2 내부 필렛부(412)들과 수직내벽면(253)에 접하여 형성된 제1 내부필렛부(413)과 이하 더 자세히 설명되는 외부 필렛부(420)가 4방향으로 바디부(200)를 고정하므로 사이드뷰 엘이디 패키지(1000)가 의도치 않게 틸트되는 것을 막아줄 수 있다.
앞에서 언급한 바와 같이, 상기 솔더부(400)는 베이스부들 및 상기 내부 필렛부들과 더불어 외부 필렛부(420)를 일체로 포함하는데, 상기 외부 필렛부(420)는 상기 제2 전극패턴들(21C, 21D)의 표면과 접하여 형성된다. 상기 외부 필렛부(420)는 열에 녹아 유동성을 갖게 된 솔더가 상기 제2 전극패턴들(21C, 21D)들 각각의 표면을 따라 상승하여 굳어진 것으로서, 일측에서는 상기 베이스부(401)와 이어져 있고 그 반대측에서는 상기 오목전극(25)의 개구부(251)를 전체적으로 막는 위치까지 연장되어 있다. 상기 외부 필렛부(420)가 상기 개구부(251)를 완전히 막으면서 상기 제2 전극패턴(21C, 21D) 각각의 표면과 접하여 형성됨으로써, 사이드뷰 엘이디 패키지(1000)가 마운트 기판(300)에 보다 더 단단히 고정된다. 게다가, 상기 외부필렛부(420)는 상기 개구부(251)를 통해 일부가 상기 오목전극(25) 내 공간으로 들어가서 상기 오목내벽면(253)을 받치는 단턱(422)을 형성하는데, 상기 단턱(422)이 서로 교차하는 오목내벽면(253)과 제2 전극패턴(21C 또는 21D)의 표면에 모두 접하여, 사이드뷰 엘이디 패키지(200)에 대한 솔더부(400)의 접합 면적을 더욱 증가시킨다.
위에서와 같이, 오목전극(250)의 오목내벽면(252) 양측에 접하여 형성된 제2 내부 필렛부(412)들과 오목전극(250)의 수직내벽면(253)에 접하여 형성된 제1 내부필렛부(413)와 상기 개구부(251)를 완전히 막으면서 상기 제2 전극패턴(21C 또는 21D)과 접하여 형성되는 외부필렛부(420)를 모두 포함하도록 솔더부(400)가 형성될 때 가장 안정적으로 사이드뷰 엘이디 패키지(1000)를 마운트 기판(300) 상에 고정할 수 있다. 위와 같은 구조를 갖는 솔더부(400)의 형성을 위해, 솔더의 양과 리플로우 솔더링 시간 등 솔더링 조건이 잘 관리되어야 한다. 그리고 상기 솔더부(400)가 상기 오목전극(250) 내 공간의 일부만을 채우도록 형성되는 것이 좋은데, 만일, 솔더부(400)가 상기 오목전극(250) 내 공간을 모두 채우도록 솔더링 조건을 관리하는 경우, 경제성이 나빠지는 것은 물론이고, 솔더의 과도한 체적으로 인해 사이드뷰 엘이디 패키지가 마운트 기판 상에서 과도하게 들리는 것과 같은 심각한 불량이 초래될 수 있다. 따라서, 솔더부(400)는 내부필렛부들과 외부필렛부의 극히 일부분만이 오목전극(250)의 내부공간에 있도록 형성되는 것이 바람직하다. 또한 상기 오목전극(250)의 내부공간에 솔더부(400)가 채워지지 않은 공간부가 형성되며, 상기 공간부는 상기 오목전극(250)의 내부공간의 약 30% 미만인 것이 바람직하다.
한편, 상기 엘이디 유닛(100)은, 앞에서 설명된 제1 실시예와 마찬가지로, 리플렉터를 포함하는 CSP(Chip Scale Package) 구조를 갖는다. 엘이디 유닛(100)이 탑뷰 형태를 갖는 CSP 구조로 이루어지지만, 상기 엘이디 유닛(100)과 결합되는 바디부(200)가 상기 엘이디 유닛(100)과 결합되는 방향과 직교하는 방향으로 마운트 기판(300)에 실장되므로, 상기 바디부(200)와 상기 엘이디 유닛(100)을 포함하는 엘이디 패키지(1000)는 사이드뷰 타입으로 구현될 수 있다.
도 12 내지 도 17을 참조하면, 본 발명의 제2 실시예에 따른 사이드뷰 엘이디 모듈 제조 방법은, 마운트 기판(300)을 준비하는 단계와, 바디부(200) 및 상기 바디부(200)와 결합되고 상기 바디부(200)와 결합되는 방향과 반대 방향으로 광을 방출하는 엘이디 유닛(100)을 포함하는 사이드뷰 엘이디 패키지(1000)를 준비하는 단계와, 솔더부(400)들에 의해 상기 사이드뷰 엘이디 패키지(1000)의 단자들이 상기 마운트 기판(300)에 고정되도록, 상기 마운트 기판(300)에 상기 사이드뷰 엘이디 패키지(1000)를 실장하는 단계를 포함한다.
그리고 상기 사이드뷰 엘이디 패키지(1000)를 준비하는 단계는, 도 16에 가장 잘 도시된 바와 같이, 엘이디 유닛(100)을 제작하는 단계와, 상기 엘이디 유닛(100)과 결합되는 제1 면(20)과, 상기 제1 면(20)과 평행한 제2 면(22)과, 상기 제1 면(20) 및 상기 제2 면(22)과 직교하고 상기 마운트 기판(300)과 마주하는 제3 면(24)을 포함하고 상기 단자들은 상기 제2 면(22)에 형성된 개구부(251)들 각각으로부터 상기 제1 면(20)에 이르기 전까지 연장되고 상기 제3 면(24)에 대하여 오목한 오목전극들(25A, 25B)을 포함하는, 바디부(200)를 제작하는 단계를 포함한다. 그리고, 상기 단자들은, 상기 오목전극들(25A, 25B)과 더불어, 상기 바디부(200)의 제1 면(20)에 형성된 제1 전극패턴들(21A, 21B)과, 상기 바디부(200)의 제2 면(22)에 형성되어 오목전극들의 개구부(251)들 각각의 주변에서 상기 오목전극(25A, 25B)들과 연결된 제2 전극패턴(21C, 21D)들과, 상기 제1 전극패턴들과 상기 제2 전극패턴들을 연결하는 비아들(23A, 23B)을 포함하도록 형성된다.
도 18의 (a) 내지 (e)는 전술한 바디부(200)를 제작하는 공정의 여러 단계들을 차례로 설명하기 위한 단면도들이다. 도 19 및 도 20은 바디부(200)를 제작하는 공정 내에서 기재를 절단하는 단계를 설명하기 위한 입면도들이다.
먼저 도 18을 참조하면, 상기 바디부(200)를 제작하는 공정은 상면과 저면을 포함하는 바디부용 기재(2)를 준비하는 단계 S1, 상기 바디부용 기재(2)의 저면으로부터 일정 깊이 연장된 블라인드홀(2a)들과 상기 바디부용 기재(2)를 관통하는 관통홀(2b)들을 형성하는 단계 S2와, 상기 블라인드홀(2a)들의 내부면과 상기 관통홀(2b)들의 내부면과 상기 바디부용 기재(2)의 상면 및 상기 저면을 덮는 금속층(3)을 형성하는 단계 S3와, 상기 상면에 형성된 금속층(3a)과 상기 저면에 형성된 금속층(3b)을 패터닝하는 단계 S4와, 상기 패터닝하는 단계 후, 상기 바디부용 기재(2)를 커팅하는 단계 S5를 포함한다. 단계 S1에 있어서, 상기 바디부용 기재(2)는 전기절연성 기재를 베이스로 하되 표면에 도금을 위한 시드 금속층(m)이 미리 형성되어 있을 수 있다. 상기 시드 금속층(m)은 카파(copper) 필름인 것이 바람직하다. 단계 S2는 물리적 또는 화학적 방법으로 블라인드홀(2a)들 및 관통홀(2b)들을 형성한다. 블라인드홀(2a)의 깊이는 바디부용 기재(2) 두께의 대략 1/2인 것이 바람직하다. 먼저 블라인드홀(2a)들을 형성한 후 그 다음 관통홀(2b)들을 형성하거나 또는 그 반대의 순서로 관통홀(2b)들과 블라인드홀(2a)들을 형성할 수 있다. 블라인드홀(2a)의 말단면은 경사가 없는 수직면으로 형성되는 것이 바람직하다.
단계 S3는 바디부용 기재(2) 전체에 대하여 금속을 도금 또는 증착하는 것을 포함한다. 도금 또는 증착되는 금속은 카퍼(copper)인 것이 바람직하다. 이 도금 또는 증착에 의해, 상기 블라인드홀(2a)들 각각의 내부면과 상기 관통홀(2b)들 각각의 내부면에도 금속층이 형성되며, 후속하는 공정들을 포함하는 전체 공정이 완료된 후 상기 블라인드홀(2a)들에 형성된 금속층(3c)은 오목전극들(25A 또는 25B)이 되고, 상기 관통홀(2b)들에 형성된 금속층(3d)은 비아(23A 또는 23B)들이 된다. 단계 S4는 금속층이 형성된 바디부용 기재(2)의 상면과 저면에 마스크들을 형성한 후 그 마스크들 각각을 이용하여, 상기 바디부용 기재(2) 상면의 금속층(3a)과 상기 바디부용 기재(2) 저면의 금속층(3b)를 각각 패터닝한다. 상기 바디부용 기재(2) 상면의 금속층(3a)을 먼저 패터닝한 후, 그 다음, 상기 바디부용 기재(2) 저면의 금속층(3b)를 각각 패터닝하거나, 또는 그 반대의 순서로 패터닝할 수 있다. 상기 단계 S5는 쏘잉을 위한 다양한 종류의 공구 또는 레이저로 커팅이 수행된다. 상기 단계 S5에 하나의 바디부용 기재(2)는 여러개의 바디부들(20)로 분할되며, 이 바디부(20)들은 앞에서 설명한 바와 같이 엘이디 유닛들에 결합된다.
도 18, 도 19 및 도 20을 함께 참조하면, 상기 바디부용 기재(2)를 커팅하는 단계 중, 각 블라인드홀(2a)에 형성된 금속층(3c)이 2개의오목전극(25A 또는 25B)으로 분할된다. 또한, 상기 바디부용 기재(2)로부터 복수개의 바디부(200)가 분할되며, 각 바디부(200)는 앞에서 설명한 것과 같은 갖는다. 상기 바디부용 기재(2)로부터 분할된 바디부(200)는 분할된 블라인드홀(2a)에 형성된 금속층(3C)으로부터 얻어진 반원형 또는 아치형 오목전극(25A 또는 25B)들과, 관통홀(2b)에 형성된 금속층(3d)으로부터 얻어진 비아들(23A, 23B)과, 바디부용 기재(2)의 상면에 형성된 채 패터닝된 금속층(3a)로부터 얻어진 제1 전극패턴들(21a. 21b)과, 상기 바디부용 기재(2)의 저면에 형성된 채 패터닝된 금속층(3b)로부터 얻어진 제2 전극패턴들(21C, 21D)을 포함한다.
한편, 상기 엘이디 유닛을 제작하는 단계는, 앞선 제1 실시예와 동일하게, 사선커팅에 의해 형성된 경사진 측면을 포함하는 파장변환시트들을 제조하는 단계와, 엘이디칩들을 준비하는 단계와, 상기 경사진 측면을 포함하는 파장변환시트들 각각을 상기 엘이디칩들 각각의 일면에 결합하는 단계와, 상기 파장변환시트가 결합된 엘이디칩들을 어레이하고, 상기 파장변환시트들 및 상기 엘이디칩들의 측면을 덮는 둘러싸도록 반사부재를 형성하는 단계와, 상기 반사부재를 절단하는 싱귤레이션(singulation) 단계를 포함한다.
[제3 실시예]
도 21은 본 발명의 제3 실시예에 따른 사이드뷰 엘이디 패키지를 도시한 사시도이고, 도 22는 본 발명의 제3 실시예에 따른 사이드뷰 엘이디 패키지의 종단면도이고, 도 23은 본 발명의 제3 실시예에 따른 사이드뷰 엘이디 패키지의 배면을 도시한 도면이다.
본 실시예예 따른 사이드뷰 엘이디 패키지(1000)은 마운트 기판(미도시됨) 상에 실장될 수 있다. 마운트 기판과 상기 마운트 기판 상에 실장된 하나 이상의 사이드뷰 엘이디 패키지(1000)가 사이드뷰 엘이디 모듈을 구성한다. 그리고, 사이드뷰 엘이디 패키지(1000)를 마운트 기판에 고정하기 위한 수단으로 앞선 제2 실시예에서 설명된 것과 실질적으로 같은 구조의 솔더부들이 이용될 수 있다. 본 실시예에서 설명되지 않은 구성은 앞선 제2 실시예의 구성을 그대로 따른다.
본 실시예에서, 상기 사이드뷰 엘이디 패키지(1000)는 바디부(200)와 상기 바디부(200)에 실장되는 CSP(Chip Scale Package) 구조의 엘이디 유닛(100)을 포함한다. 상기 엘이디 유닛(100)은 서로 나란하게 배치된 2개의 엘이디칩(12, 12)을 포함하며, 상기 바디부(200)는 상기 2개의 엘이디칩(12)들의 전극패드들에 전기적으로 연결되는 단자들을 구비한다. 그리고, 상기 사이드뷰 엘이디 패키지(1000)가 실장되는 상기 마운트 기판 상에는 상기 단자들에 대응되는 전극패턴들이 형성된다.
앞선 제1 실시예와 마찬가지로 상기 바디부(200)는 상기 엘이디 유닛(100)과 결합되는 제1 면(20)과, 상기 제1 면(20)과 평행한 제2 면(22)과, 상기 제1 면(20) 및 상기 제2 면(22)과 직교하는 제3 면(24)을 포함한다. 상기 엘이디 유닛(100)은 상기 바디부(200)와 결합되는 방향, 즉, 상기 바디부(200)의 제2 면(22)을 향하는 방향과 반대방향으로 광을 방출한다. 상기 제3 면은 마운트 기판과 마주하는 면이다. 상기 엘이디 유닛(100)은 서로 나란하게 배치된 2개의 엘이디칩(12, 12), 상기 2개의 엘이디칩(12, 12)의 출광면들에 부착되는 2개의 파장변환시트(10, 10), 상기 2개의 엘이디칩(12, 12)의 측면들과 상기 2개의 파장변환시트(10, 10)의 측면들들을 덮도록 형성된 하나의 리플렉터(14)를 포함한다. 상기 파장변환시트(10)의 양 측면은 사선커팅에 의해 형성된 경사면들이며, 이 경사면들은 해당 엘이디칩(12)에 부착되는 상기 파장변환시트(10)의 일면으로부터 그 반대편 면으로 상기 파장변환시트(10)의 폭 또는 단면적을 증가시킨다. 상기 2개의 엘이디칩(12, 12) 각각은 제1 및 제2 도전형 전극패드들이 형성된 전극면과 그 반대편의 출광면을 포함하며, 상기 전극면이 바디부(200)의 제1 면과 결합된다. 또한, 리플렉터(14)는 사이드뷰 엘이디 패키지(1000)가 마운트 기판에 실장된 상태에서 상기 마운트 기판)과 마주하는 면을 포함하며, 이 면은 상기 바디부(200)의 제3 면과 동일 평면을 포함한다. 더 나아가, 상기 리플렉터(14)는 출광면 및 전극면을 제외하고 4개의 외부 측면들을 포함하는데 이 4개의 외부 측면들 각각이 상기 바디부의 제1 면 및 제2 면을 제외한 4개의 외부면들 각각과 동일 평면을 이루는 것이 바람직하다.
한편, 상기 바디부(200)의 제1 면(20)에는 상기 엘이디 유닛(100)의 두 엘이디칩(12)의 전극패드들에 대응되는 제1 전극패턴들이 형성되고, 상기 바디부(200)의 제2 면(22)에는 상기 제1 전극패턴들에 대응되는 제2 전극패턴들이 형성된다. 또한, 상기 바디부(200)는 상기 제1 전극패턴들과 제2 전극패턴들을 연결하는 비아들과, 상기 제3 면(24)에 대하여 오목하게 형성된 채 상기 제2 전극패턴들과 연결되는 오목전극들을 포함한다.
본 실시예에 있어서, 상기 제1 전극패턴들은 제1-1 전극패턴(21a)과 제1-2 전극패턴(21b) 및 제1-3 전극패턴(21c)을 포함하고, 상기 제2 전극패턴들은 제2-1 전극패턴(21d)과 제2-2 전극패턴(21e)과 제2-3 전극패턴(21f)을 포함한다.
또한, 상기 비아들은 상기 제1-1 전극패턴(21a)을 상기 제2-1 전극패턴(21d)에 연결하는 제1 비아(23a)와, 상기 제1-2 전극패턴(21b)을 상기 제2-2 전극패턴(21e)에 연결하는 두개의 제2 비아(23b, 23b)와, 상기 제1-3 전극패턴(21c)을 상기 제2-3 전극패턴(21f)에 연결하는 제3 비아(23c)를 포함한다.
앞에서 언급한 바와 같이, 상기 엘이디 유닛(100)은 두 개의 엘이디칩들, 즉, 제1 엘이디칩(12a)과 제2 엘이디칩(12b)을 포함하며, 상기 두 개의 엘이디칩(12a, 12b)들 각각의 제1 도전형 전극패드들와 제2 도전형 전극패드들은 리플렉터(14)의 후방측을 향해, 즉, 바디부(200)를 향해 노출된다.
이때, 상기 제1 엘이디칩(12a)의 제1 도전형 전극패드가 상기 제1-1 전극패턴(21a)에 연결되고, 상기 제2 엘이디칩(12b)의 제2 도전형 전극패드가 상기 제1-3 전극패턴(21c)에 연결되고, 상기 제1 엘이디칩(12a)의 제2 도전형 전극패드와 상기 제2 엘이디칩(12b)의 제1 도전형 전극패드가 상기 제1-2 전극패턴(21b)에 연결될 수있다. 이와 같이 제1 엘이디칩(12a)과 제2 엘이디칩(12b)을 배치함으로서, 상기 제1 엘이디칩(12a)과 제2 엘이디칩(12b)은 직렬로 연결될 수 있다.
대안적으로, 상기 제1 엘이디칩(12a)의 제1 도전형 전극패드가 상기 제1-1 전극패턴(21a)에 연결되고, 상기 제2 엘이디칩(12b)의 제1 도전형 전극패드가 상기 제1-3 전극패턴(21c)에 연결되고, 상기 제1 엘이디칩(12a)의 제2 도전형 전극패드와 상기 제2 엘이디칩(12b)의 제2 도전형 전극패드가 상기 제1-2 전극패턴(21b)에 연결될 수 있다. 이와 같이 제1 엘이디칩(12a)과 제2 엘이디칩(12b)을 배치함으로서, 상기 제1 엘이디칩(12a)과 제2 엘이디칩(12b)은 병렬로 연결될 수 있다.
상기 오목전극들은 상기 제2-1 전극패턴(21d)에 연결된 제1 오목전극(25a)과, 상기 제2-3 전극패턴(21f)에 연결되는 제2 오목전극(25b)를 포함한다. 또한, 상기 2개의 제2 비아(23b, 23b)는 상기 제1-2 전극패턴(21b)을 상기 제2-2 전극패턴(21e)에 연결한다. 그리고, 상기 2개의 제2 비아(23b, 23b) 사이에는 제2-2 전극패턴(21e)의 중앙 영영에서 상기 제2-2 전극패턴(21e)과 연결되는 오목전극(25c)이 형성된다. 이때, 상기 제2-2 전극패턴(21e)와 연결되는 오목전극(25c)은 전극으로서의 기능보다는 히트싱크로서의 기능을 한다.
1000: 사이드뷰 엘이디 패키지 100: 엘이디 유닛
200: 바디부 300: 마운트 기판
400: 솔더부

Claims (27)

  1. 마운트 기판;
    엘이디 유닛 및 상기 엘이디 유닛과 결합되는 제1 면, 상기 제1 면과 평행한 제2 면, 상기 제1 면 및 상기 제2 면과 직교하고 상기 마운트 기판과 마주하는 제3 면 및 상기 제1 면, 상기 제2 면 및 상기 제3 면에 단자들이 형성된 바디부를 포함하는 사이드뷰 엘이디 패키지; 및
    상기 단자들이 상기 마운트 기판에 전기적으로 연결되기 위한 솔더부들을 포함하며,
    상기 단자들은 상기 제2 면에 형성된 개구부들과 상기 개구부들 각각으로부터 상기 제1 면으로 연장되고 상기 제3 면에 대하여 오목한 오목전극들을 포함하고,
    상기 솔더부들은 상기 오목전극의 내부 공간 일부분만을 채우도록 형성되고, 상기 제3 면에 형성된 베이스부와 상기 베이스부로부터 시작하여 상기 오목전극의 내벽면을 따라 형성된 내부 필렛부를 포함하는 것을 특징으로 하는 사이드뷰 엘이디 모듈.
  2. 청구항 1에 있어서, 상기 단자들은, 상기 제1 면에 형성된 제1 전극패턴들과, 상기 제2 면에 형성되어 상기 개구부들 각각의 주변에서 상기 오목전극들과 연결된 제2 전극패턴들과, 상기 제1 전극패턴들과 상기 제2 전극패턴들을 연결하는 비아들을 포함하는 것을 특징으로 하는 사이드뷰 엘이디 모듈.
  3. 청구항 1에 있어서, 상기 오목전극들 각각의 내벽면은 상기 개구부로부터 일정 길이 이어진 오목내벽면과 상기 오목내벽면의 말단에 형성되고, 상기 개구부와 평행한 수직내벽면을 포함하는 것을 특징으로 하는 사이드뷰 엘이디 모듈.
  4. 청구항 3에 있어서, 상기 내부필렛부는 상기 수직내벽면과 접하는 제1 내부필렛부와 상기 오목내벽면의 양측에 접해 있는 제2 내부필렛부들을 포함하는 것을 특징으로 하는 사이드뷰 엘이디 모듈.
  5. 청구항 2에 있어서, 상기 솔더부들 각각은 상기 개구부들 각각을 전체적으로 막도록 형성되고 각 개구부 주변에서 상기 제2 전극패턴들 각각에 접하는 외부필렛부를 더 포함하는 것을 특징으로 하는 사이드뷰 엘이디 모듈.
  6. 청구항 5에 있어서, 상기 외부필렛부는 상기 오목전극의 오목내벽면을 받치는 단턱부를 포함하는 것을 특징으로 하는 사이드뷰 엘이디 모듈.
  7. 청구항 2에 있어서, 상기 제2 전극패턴은 상기 개구부 주변의 솔더 본딩 영역과 상기 솔더 본딩 영역의 외곽 라인에서 일측으로 돌출된 비아 접속 영역을 포함하는 것을 특징으로 하는 사이드뷰 엘이디 모듈.
  8. 청구항 3에 있어서, 상기 오목내벽면은 반구형 또는 아치형을 단면을 갖는 것을 특징으로 하는 사이드뷰 엘이디 모듈.
  9. 청구항 2에 있어서, 상기 엘이디 유닛은 상기 제1 전극패턴들과 접속되는 전극면 및 상기 전극면 반대측의 출광면을 갖는 엘이디칩과, 상기 엘이디칩의 출광면 상에 배치된 파장변환시트와, 상기 엘이디칩 및 상기 파장변환시트의 측면부를 둘러싸도록 형성된 리플렉터를 포함하는 것을 특징으로 하는 사이드뷰 엘이디 모듈.
  10. 청구항 9에 있어서, 상기 파장변환시트는 사선커팅에 의해 형성된 경사진 측면을 포함하는 것을 특징으로 하는 사이드뷰 엘이디 모듈.
  11. 청구항 9에 있어서, 상기 리플렉터는 상기 제3 면과 동일 평면을 이루는 면을 포함하는 것을 특징으로 하는 사이드뷰 엘이디 모듈.
  12. 청구항 2에 있어서, 상기 엘이디 유닛은 각각이 상기 제1 전극패턴들과 접속되는 제1 도전형 전극과 제2 도전형 전극이 형성된 전극면 및 상기 전극면 반대측의 출광면을 갖는 제1 엘이디칩 및 제2 엘이디칩과, 상기 제1 엘이디칩의 출광면 및 상기 제2 엘이디칩의 출광면 상에 배치된 제1 파장변환시트 및 제2 파장변환시트와, 상기 제1 엘이디칩 및 상기 제1 파장변환시트의 측면부와 상기 제2 엘이디칩 및 상기 제2 파장변환시트의 측면부를 둘러싸도록 형성된 하나의 리플렉터를 포함하는 것을 특징으로 하는 사이드뷰 엘이디 모듈.
  13. 청구항 12에 있어서, 상기 제1 전극패턴들은 제1-1 전극패턴과 제1-2 전극패턴 및 제1-3 전극패턴을 포함하고, 상기 제2 전극패턴들은 제2-1 전극패턴과 제2-2 전극패턴과 제2-3 전극패턴을 포함하고, 상기 비아들은 상기 제1-1 전극패턴을 상기 제2-1 전극패턴에 연결하는 제1 비아와, 상기 제1-2 전극패턴을 상기 제2-2 전극패턴에 연결하는 하나 이상의 제2 비아와, 상기 제1-3 전극패턴을 상기 제2-3 전극패턴에 연결하는 제3 비아를 포함하는 것을 특징으로 하는 사이드뷰 엘이디 모듈.
  14. 청구항 13에 있어서, 상기 제1 엘이디칩의 제1 도전형 전극이 상기 제1-1 전극패턴에 연결되고, 상기 제2 엘이디칩의 제2 도전형 전극이 상기 제1-3 전극패턴에 연결되고, 상기 제1 엘이디칩의 제2 도전형 전극과 상기 제2 엘이디칩의 제1 도전형 전극이 상기 제1-2 전극패턴에 연결되는 것을 특징으로 하는 사이드뷰 엘이디 모듈.
  15. 청구항 13에 있어서, 상기 제1 엘이디칩의 제1 도전형 전극이 상기 제1-1 전극패턴에 연결되고, 상기 제2 엘이디칩의 제1 도전형 전극이 상기 제1-3 전극패턴에 연결되고, 상기 제1 엘이디칩의 제2 도전형 전극과 상기 제2 엘이디칩의 제2 도전형 전극이 상기 제1-2 전극패턴에 연결되는 것을 특징으로 하는 사이드뷰 엘이디 모듈.
  16. 청구항 13에 있어서, 상기 오목전극들은 상기 제2-1 전극패턴에 연결된 제1 오목전극과, 상기 제2-3 전극패턴에 연결되는 제2 오목전극을 포함하는 것을 특징으로 하는 사이드뷰 엘이디 모듈.
  17. 제1 면에 형성된 제1 전극패턴과 상기 제1 면과 평행한 제2 면에 형성된 제2 전극패턴을 갖는 바디부; 및
    상기 바디부의 상기 제1 전극패턴에 실장되는 엘이디 유닛을 포함하며,
    상기 바디부는 상기 바디부의 모서리 부분에 상기 제1 전극패턴과 상기 제2 전극패턴을 연결하는 비아를 포함하며,
    상기 바디부는 상기 제1 전극패턴, 상기 제2 전극패턴 및 상기 비아가 형성하는'ㄷ' 형태의 솔더링 패턴을 구비하는 것을 특징으로 하는 사이드뷰 엘이디 패키지.
  18. 청구항 17에 있어서, 상기 비아는 비아 홀에 충전된 전도성 물질에 의해 형성되고, 상기 바디부의 일측 모서리 상에서 외부로 노출되어 있는 것을 특징으로 하는 사이드뷰 엘이디 패키지.
  19. 청구항 17에 있어서, 상기 비아는 상기 제1 면 및 상기 제2 면과 직교하는 제3 면 상에서 상기 제1 면과 상기 제2 면 사이를 연결하는 모서리에 형성된 것을 특징으로 하는 사이드뷰 엘이디 패키지.
  20. 청구항 17에 있어서,
    상기 제1 전극 패턴 및 상기 제2 전극 패턴 각각은 수평면 및 수직면을 구비한'ㄴ'형상인 것을 특징으로 하는 사이드뷰 엘이디 패키지.
  21. 청구항 20에 있어서, 상기 'ㄷ'형태의 솔더링 패턴은 상기 비아와, 상기 제1 전극패턴의 수직면과, 상기 제2 전극패턴의 수직면에 의해 형성된 것을 특징으로 하는 사이드뷰 엘이디 패키지.
  22. 청구항 17에 있어서, 상기 'ㄷ'형태의 솔더링 패턴은 상기 바디부의 제3 면에만 형성되며, 상기 제3 면은 상기 제1 및 상기 제2 면과 직교하는 것을 특징으로 하는 사이드뷰 엘이디 패키지.
  23. 청구항 22에 있어서, 상기 'ㄷ'형태의 솔더링 패턴이 마운트 기판에 마주하도록 상기 사이드뷰 엘이디 패키지가 상기 마운트 기판에 실장되는 것을 특징으로 하는 사이드뷰 엘이디 패키지.
  24. 청구항 17에 있어서, 상기 엘이디 유닛은 CSP(Chip Scale Pakage) 타입인 것을 특징으로 하는 사이드뷰 엘이디 패키지.
  25. 청구항 17에 있어서, 상기 엘이디 유닛은 엘이디칩과, 상기 엘이디칩에 부착되고 형성되는 내측으로 사선 커팅된 파장변환시트와, 상기 엘이디칩 칩 및 상기 파장변환시트의 측면을 둘러싸는 리플렉터(Reflector) 구조를 포함하는 것을 특징으로 하는 사이드뷰 엘이디 패키지.
  26. 청구항 25에 있어서, 상기 파장변환시트는 상기 엘이디칩과 접하는 면의 면적이 상기 엘이디칩과 상기 파장변환시트의 접촉 면적 이상이 되도록 형성된 것을 특징으로 하는 사이드뷰 엘이디 패키지.
  27. 청구항 25에 있어서, 상기 파장변환시트는 상기 엘이디칩과 접하는 면으로부터 그 반대편 면을 향해 단면적이 점차적으로 증가하는 형태를 갖는 것을 특징으로 하는 사이드뷰 엘이디 패키지.
KR1020180166909A 2018-03-29 2018-12-21 사이드뷰 엘이디 패키지 및 사이드뷰 엘이디 모듈 KR102621850B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019009355A JP6576581B1 (ja) 2018-03-29 2019-01-23 サイドビューｌｅｄパッケージ及びサイドビューｌｅｄモジュール
US16/287,310 US10847697B2 (en) 2018-03-29 2019-02-27 Side view LED package and side view LED module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180036404 2018-03-29
KR1020180036404 2018-03-29

Publications (2)

Publication Number Publication Date
KR20190114726A true KR20190114726A (ko) 2019-10-10
KR102621850B1 KR102621850B1 (ko) 2024-01-08

Family

ID=68206333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180166909A KR102621850B1 (ko) 2018-03-29 2018-12-21 사이드뷰 엘이디 패키지 및 사이드뷰 엘이디 모듈

Country Status (1)

Country Link
KR (1) KR102621850B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041865A (ja) * 2011-08-11 2013-02-28 Citizen Electronics Co Ltd 発光ダイオード
JP2014033237A (ja) * 2013-11-20 2014-02-20 Nichia Chem Ind Ltd 発光装置
JP2017108111A (ja) * 2015-10-05 2017-06-15 マブン オプトロニックス カンパニー リミテッドＭａｖｅｎ Ｏｐｔｒｏｎｉｃｓ Ｃｏ．， Ｌｔｄ． 斜角反射体を備えた発光素子およびその製造方法
US20180080641A1 (en) * 2016-09-21 2018-03-22 Toyota Gosei Co., Ltd. Light source and method of mounting light-emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041865A (ja) * 2011-08-11 2013-02-28 Citizen Electronics Co Ltd 発光ダイオード
JP2014033237A (ja) * 2013-11-20 2014-02-20 Nichia Chem Ind Ltd 発光装置
JP2017108111A (ja) * 2015-10-05 2017-06-15 マブン オプトロニックス カンパニー リミテッドＭａｖｅｎ Ｏｐｔｒｏｎｉｃｓ Ｃｏ．， Ｌｔｄ． 斜角反射体を備えた発光素子およびその製造方法
US20180080641A1 (en) * 2016-09-21 2018-03-22 Toyota Gosei Co., Ltd. Light source and method of mounting light-emitting device

Also Published As

Publication number Publication date
KR102621850B1 (ko) 2024-01-08

Similar Documents

Publication Publication Date Title
JP6928283B2 (ja) 発光装置
US8623255B2 (en) Method for making a semiconductor device
KR101360732B1 (ko) 발광 다이오드 패키지
US7759692B2 (en) Semiconductor light emitting device
US8206999B2 (en) Chip-type LED and method for manufacturing the same
EP3174110A1 (en) Light emitting device
JP3447604B2 (ja) 表面実装型発光ダイオード及びその製造方法
US20110235355A1 (en) Semiconductor light-emitting device and manufacturing method
JP4857938B2 (ja) 発光装置
JP2004363537A (ja) 半導体装置およびその製造方法、並びにその半導体装置を用いた光学装置
KR102116988B1 (ko) 광원 모듈, 이의 제조 방법, 및 이를 포함하는 백라이트 유닛
JP2011507228A (ja) Ｌｅｄパッケージ及びその製造方法
JP2007324417A (ja) 半導体発光装置とその製造方法
CN102479908A (zh) Led封装
KR20210040335A (ko) 발광 장치
JP2006351773A (ja) 半導体発光装置
TW201251132A (en) Light emitting diode (LED) packages, systems, devices and related methods
JP6576581B1 (ja) サイドビューｌｅｄパッケージ及びサイドビューｌｅｄモジュール
EP2688095B1 (en) Semiconductor component support and semiconductor device
JP2007005722A (ja) 光半導体素子用外囲器およびそれを用いた光半導体装置
JP2010225755A (ja) 半導体発光装置および半導体発光装置の製造方法
CN104425701A (zh) 发光装置
KR102621850B1 (ko) 사이드뷰 엘이디 패키지 및 사이드뷰 엘이디 모듈
JP2009177188A (ja) 発光ダイオードパッケージ
JP6611795B2 (ja) Ｌｅｄパッケージ、発光装置およびｌｅｄパッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant