KR20190113349A - 플립 칩 본딩 장치 및 그 구동방법 - Google Patents

플립 칩 본딩 장치 및 그 구동방법 Download PDF

Info

Publication number
KR20190113349A
KR20190113349A KR1020180035910A KR20180035910A KR20190113349A KR 20190113349 A KR20190113349 A KR 20190113349A KR 1020180035910 A KR1020180035910 A KR 1020180035910A KR 20180035910 A KR20180035910 A KR 20180035910A KR 20190113349 A KR20190113349 A KR 20190113349A
Authority
KR
South Korea
Prior art keywords
lane
bonding
bonding block
transfer
bypass
Prior art date
Application number
KR1020180035910A
Other languages
English (en)
Inventor
이은식
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180035910A priority Critical patent/KR20190113349A/ko
Publication of KR20190113349A publication Critical patent/KR20190113349A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

플립 칩 본딩 장치 및 그 구동방법에 관한 기술이다. 본 실시예에 따른 플립 칩 본딩 장치는, 연속적으로 배치되는 제 1 및 제 2 본딩 블록을 포함하는 플립 칩 본딩 장치로서, 상기 제 1 및 제 2 본딩 블록 각각은, 복수의 개별 플립 칩이 한정된 웨이퍼를 보관 및 지지하는 웨이퍼 공급부; 및 상기 웨이퍼 공급부로부터 상기 웨이퍼를 전달받아, 상기 웨이퍼를 개개의 플립 칩으로 분리하고, 상기 플립 칩을 회로 기판 상으로 이동시켜 실장하는 칩 분리/이송부를 포함하고, 상기 칩 분리/이송부는 상기 회로 기판을 전달하는 제 1 이송 레인, 제 2 이송 레인 및 바이패스 레인을 포함하는 이송 유닛을 포함한다.

Description

플립 칩 본딩 장치 및 그 구동방법{Flip Chip Bonding Apparatus and Method of Driving the Same}
본 발명은 반도체 제조 장치 및 그 구동방법에 관한 것으로, 보다 구체적으로는 플립 칩 본딩 장치 및 그 구동방법에 관한 것이다.
일반적으로 웨이퍼는 복수의 칩으로 한정되어 있다. 웨이퍼는 소잉 머신(sawing machine)에 의해 개개의 반도체 칩(이하, 플립 칩)으로 분리될 수 있다. 분리된 반도체 칩은 플립 칩 본딩 장치에 의해 회로 기판 상에 본딩 및 실장될 수 있다.
플립 칩 본딩 장치는 웨이퍼상의 반도체 칩을 분리하는 픽커 유닛 및 회로 기판을 이송하는 이송 유닛을 포함할 수 있다. 픽커 유닛에 의해 웨이퍼로부터 분리된 반도체 칩은 이송 유닛 상에 로드된 회로 기판에 전기적으로 연결 및 부착될 수 있다.
일반적으로, 웨이퍼를 구성하는 반도체 칩의 수는 하나의 회로 기판에 실장되는 반도체 칩의 수보다 상당히 많기 때문에, 하나의 웨이퍼에 대해, 복수의 회로 기판이 이송 유닛을 통해 연속 진입될 수 있다.
현재, 복수의 플립 칩 본딩 장치를 연속 배열시켜, 본딩 효율을 개선하는 방안이 제안되고 있다. 그런데, 상기와 같이 플립 칩 본딩 장치를 연속 배열시킨다고 하더라도, 회로 기판을 전달하는 이송 유닛이 하나의 레인으로 구성되므로, 다수의 회로 기판을 동시에 전달시키는 데 어려움이 있다.
본 발명의 실시예들은 본딩 속도 및 효율을 개선할 수 있는 플립 칩 본딩 장치 및 그 구동방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 플립 칩 본딩 장치는, 연속적으로 배치되는 제 1 및 제 2 본딩 블록을 포함하는 플립 칩 본딩 장치로서, 상기 제 1 및 제 2 본딩 블록 각각은 복수의 개별 플립 칩이 한정된 웨이퍼를 보관 및 지지하는 웨이퍼 공급부; 상기 웨이퍼 공급부로부터 상기 웨이퍼를 전달받아, 상기 웨이퍼를 복수의 개별 플립 칩으로 분리하고, 상기 개별 플립 칩을 회로 기판 상에 이동시켜 실장하는 칩 분리/이송부; 및 상기 회로 기판을 전달하는 제 1 이송 레인, 제 2 이송 레인 및 바이패스 레인을 포함하는 이송 유닛을 포함할 수 있다.
본 발명의 일 실시예에 따른 플립 칩 본딩 장치의 구동 방법은 다음과 같다. 웨이퍼로 부터 분리된 플립 칩들이 실장될 회로 기판들을 이송하는 복수의 이송 레인 및 여분의 회로 기판을 이송하는 바이패스 레인을 포함하는 본딩 블록들이 연속 배치되는 플립 칩 본딩 장치의 동작방법으로서, 상기 복수의 이송 레인 상에 로딩되어 진입하는 상기 회로 기판 상에 상기 플립 칩을 실장하는 단계; 상기 플립 칩 실장이 완료된 상기 회로 기판을 검출하는 단계; 및 상기 플립 칩 실장이 완료된 상기 회로 기판을 상기 바이패스 레인을 통해 외부로 배출시키는 단계를 포함한다.
본 발명의 실시예에 따르면, 플립 칩 본딩 장치는 연속적으로 배치된 복수의 본딩 블록을 구비하며, 각각의 본딩 블록 내부에 회로 기판을 이송하는 복수의 이송 레인 및 바이패스 레인을 설치한다.
이에 따라, 하나의 본딩 블록내에서 실장되는 칩의 개수가 증가되므로, 본딩 효율이 크게 개선될 수 있다. 나아가, 후행하는 회로 기판의 실장이 완료되는 경우, 후행하는 회로 기판은 전진하는 회로 기판의 실장이 완료될 때까지 대기할 필요없이, 바이패스 레인을 통해 외부로 먼저 배출시키므로써, 공정 효율이 개선될 수 있다.
도 1은 본 발명의 일 실시예에 따른 플립 칩 본딩 장치의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 플립 칩 본딩 장치의 동작을 설명하기 위한 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 플립 칩 본딩 장치를 보여주는 블록도이다.
도 1을 참조하면, 플립 칩 본딩 장치(100)는 연속적으로 배치된 제 1 본딩 블록(100a) 및 제 2 본딩 블록(100b)을 포함할 수 있다. 제 1 및 제 2 본딩 블록(100a,100b)은 각각 동일 구성을 가질 수 있다.
제 1 및 제 2 본딩 블록(100a, 100b) 각각은 웨이퍼 공급부(110), 반도체 칩 분리/이송부(115) 및 연결부(160)를 포함할 수 있다.
웨이퍼 공급부(110)는 개별 단위의 플립 칩(10)으로 절단된 웨이퍼(W)를 보관 및 지지할 수 있다. 웨이퍼 공급부(110)는 카세트(cassette) 공급부(112) 및 웨이퍼 투입부(도시되지 않음)를 포함할 수 있다. 카세트 공급부(112)는 복수 개의 웨이퍼(W)들이 장착된 카세트를 포함할 수 있고, 좌우로 이동 가능하게 설치될 수 있다. 상기 웨이퍼 투입부(도시되지 않음)는 카세트 공급부(112)로부터 공급된 낱장의 웨이퍼(W)를 반도체 칩 분리/이송부(115)의 웨이퍼 테이블(123)로 공급할 수 있다.
반도체 칩 분리/이송부(115)는 픽커 유닛(도시되지 않음), 본딩 유닛(120) 및 기판 이송 유닛(130)을 포함할 수 있다.
상기 픽커 유닛은 웨이퍼(W)로부터 이젝터(도시되지 않음)의해 들어올려진 반도체 칩(10)을 진공 흡착하여, 개별 플립 칩(10)으로 분리할 수 있다. 상기 픽커 유닛은 개별 플립 칩(10)을 다이 버퍼(도시되지 않음)상에 전달할 수 있다.
본딩 유닛(120)은 상기 픽커 유닛에 의해 상기 다이 버퍼상에 전달된 개별 플립 칩(10)을 기판 이송 유닛(130) 상의 회로 기판(150) 상에 실장할 수 있다. 본딩 유닛(120)은 구동부(도시되지 않음)를 포함할 수 있고, 상기 구동부의 동작에 의해 상하 좌우 이동되어, 회로 기판(150) 상의 정해진 영역에 정확히 실장될 수 있다.
기판 이송 유닛(130)은 복수의 이송 레인(130a,130b,130c)을 포함할 수 있다. 본 실시예의 기판 이송 유닛(130)은 예를 들어, 제 1 이송 레인(130a), 제 2 이송 레인(130b) 및 바이패스 레인(130c)을 포함할 수 있다. 복수의 회로 기판(150)은 제 1 이송 레인(130a), 제 2 이송 레인(130b) 및 바이패스 레인(130c)을 따라 순차적으로 진입될 수 있다.
연결부(160)는 제 1 본딩 블록(100a)과 제 2 본딩 블록(100b)를 연결시킬 수 있다. 예를 들어, 연결부(160)는 웨이퍼 공급부(110)와 마주하는 위치에 설치될 수 있다. 즉, 상기 연결부(160)에서, 제 1 본딩 블록(100a)의 제 1 이송 레인(130a)과 제 2 본딩 블록(100b)의 제 1 이송 레인(130b)이 연통될 수 있다. 동시에, 상기 연결부(160) 에서, 상기 제 1 본딩 블록(100a)의 제 1 이송 레인(130a)과 제 2 본딩 블록(100b)의 바이패스 레인(130c)이 연결될 수 있다.
또한, 상기 연결부(160)에서, 제 1 본딩 블록(100a)의 제 2 이송 레인(130b)은 제 2 본딩 블록(100b)의 제 2 이송 레인(130b)과 연통될 수 있다. 동시에, 상기 연결부(160)에서 상기 제 1 본딩 블록(100a)의 제 2 이송 레인(130b)과 제 2 본딩 블록(100b)의 바이패스 레인(130c)이 연결될 수 있다. 나아가, 연결부(160)에서 제 1 본딩 블록(100a)의 바이패스 레인(130c)과 제 2 본딩 블록(100b)의 제 1 및 제 2 이송 레인(130a,130b)이 연통될 수 있다.
또한, 기판 이송 유닛(130)은 감지부(145)를 포함하는 제어부(140)를 더 포함할 수 있다. 감지부(145)는 회로 기판(150)의 실장 영역에 플립 칩(10)이 모두 실장되었는지 감지할 수 있다. 제어부(145)는 감지부(145)로부터 회로 기판(150)에 플립 칩(10)이 모두 실장되었다는 결과를 접수하면, 상기 연결부(160)에서 이송 레인들(130a,130b)과 바이패스 레인(130c)의 연결 관계를 변경할 수 있다.
도 2는 본 발명의 일 실시예에 따른 플립 칩 본딩 장치의 구동을 설명하기 위한 도면이다.
도 2를 참조하여 설명하면, 웨이퍼(W)를 구성하는 플립 칩(10)들의 수는 하나의 회로 기판(150)에 실장되는 플립 칩(10)의 수보다 수 내지 수백 배 많을 수 있다. 복수의 레인(130a,130b)을 통해, 복수의 회로 기판(150)이 순차적으로 진입되는 경우, 각각의 본딩 블록(100a,100b)에서 본딩 처리될 칩의 개수가 늘어나기 때문에, 본딩 효율이 개선될 수 있다.
나아가, 본 실시예의 이송 유닛(130)은 바이패스 레인(130c)을 포함하고 있기 때문에, 감지부(145)로부터 회로 기판(150)에 정해진 개수의 플립 칩(10)이 모두 실장된 것이 감지되면, 제어부(140)는 앞서 진행하는 회로 기판(150)에 칩 실장이 마무리될 때까지 대기할 필요 없이, 바이패스 레인(130c)을 통해 먼저 외부로 배출되도록 회로 기판(150)의 진행 경로를 변경할 수 있다. 도면에서 P1은 제 1 이송 레인(130a)상의 회로 기판(150)의 칩 실장이 완료되어 바이패스되는 경로를 나타낸다. P2는 제 2 이송 레인(130b)상의 회로 기판(150)의 칩 실장이 완료되어 바이패스되는 경로를 나타낸다.
또한, P1 및 P2와 같이, 후행하는 회로 기판(150)이 먼저 외부로 배출되는 경우, 제 2 본딩 블록(100b)의 제 1 및 제 2 이송 레인(130a, 130b) 상에 진행의 여유가 발생된다. 이러한 경우, 제어부(140)는 제 1 본딩 블록(100a)의 바이패스 레인(130c)상에 위치한 여분의 회로 기판(150)이 제 2 본딩 블록(100b)의 제 1 및 제 2 이송 레인(130a,130b)으로 전달되도록(P3) 경로를 변경할 수 있다. 이에 따라, 여분의 회로 기판이 본딩 동작에 참여할 수 있어, 본딩 효율을 더욱 개선할 수 있다.
본 발명의 실시예에 따르면, 플립 칩 본딩 장치는 연속적으로 배치된 복수의 본딩 블록을 구비하며, 각각의 본딩 블록 내부에 회로 기판을 이송하는 복수의 이송 레인 및 바이패스 레인을 설치한다.
이에 따라, 하나의 본딩 블록내에서 실장되는 칩의 개수가 증가되므로, 본딩 효율이 크게 개선될 수 있다. 나아가, 후행하는 회로 기판의 실장이 완료되는 경우, 후행하는 회로 기판은 전진하는 회로 기판의 실장이 완료될 때까지 대기할 필요없이, 바이패스 레인을 통해 외부로 먼저 배출시키므로써, 공정 효율이 개선될 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
110 : 웨이퍼 공급부 115: 반도체 칩 분리/이송부
120 : 본딩 유닛 130 : 기판 이송 유닛
130a,130b: 이송 레인 130c : 바이패스 레인
130 : 기판 이송 유닛 140 : 제어부
145: 감지부 150 : 회로 기판
160 : 연결부

Claims (10)

  1. 연속적으로 배치되는 제 1 및 제 2 본딩 블록을 포함하는 플립 칩 본딩 장치로서,
    상기 제 1 및 제 2 본딩 블록 각각은,
    복수의 개별 플립 칩이 한정된 웨이퍼를 보관 및 지지하는 웨이퍼 공급부; 및
    상기 웨이퍼 공급부로부터 상기 웨이퍼를 전달받아, 상기 웨이퍼를 개개의 플립 칩으로 분리하고, 상기 플립 칩을 회로 기판 상으로 이동시켜 실장하는 칩 분리/이송부를 포함하고,
    상기 칩 분리/이송부는 상기 회로 기판을 전달하는 제 1 이송 레인, 제 2 이송 레인 및 바이패스 레인을 포함하는 이송 유닛을 포함하는 플립 칩 본딩 장치.
  2. 제 1 항에 있어서,
    상기 제 2 본딩 블록은,
    상기 제 1 본딩 블록의 상기 이송 유닛과 상기 제 2 본딩 블록의 상기 이송 유닛을 연결하는 연결부를 더 포함하는 플립 칩 본딩 장치.
  3. 제 2 항에 있어서,
    상기 연결부는
    상기 제 1 본딩 블록의 제 1 이송 레인 및 상기 제 2 본딩 블록의 제 1 이송 레인을 연결하는 부분과,
    상기 제 1 본딩 블록의 제 2 이송 레인 및 상기 제 2 본딩 블록의 제 2 이송 레인을 연결하는 부분과,
    상기 제 1 본딩 블록의 바이패스 레인과 상기 제 2 본딩 블록의 바이패스 레인을 연결하는 부분을 포함하는 플립 칩 본딩 장치.
  4. 제 2 항에 있어서,
    상기 연결부는,
    상기 제 1 본딩 블록의 제 1 및 제 2 이송 레인과 상기 제 2 본딩 블록의 바이패스 레인을 연결하는 부분을 더 포함하는 플립 칩 본딩 장치.
  5. 제 2 항에 있어서,
    상기 연결부는,
    상기 제 1 본딩 블록의 바이패스 레인과 상기 제 2 본딩 블록의 제 1 및 제 2 이송 레인을 연결하는 부분을 더 포함하는 플립 칩 본딩 장치.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 기판 분리 및 이송 유닛은,
    상기 플립 칩들의 실장이 완료된 상기 회로 기판을 검출하는 감지부; 및
    상기 감지부의 검출 결과에 따라, 상기 제 1 본딩 블록의 제 1 이송 레인, 제 2 이송 레인 및 바이패스 레인과, 상기 제 2 본딩 블록의 제 1 이송 레인 및 제 2 이송 레인 및 바이패스 레인의 연결을 변경하도록 제어하는 제어부를 포함하는 플립 칩 본딩 장치.
  7. 제 6 항에 있어서,
    상기 제 1 본딩 블록의 상기 제 1 이송 레인은 상기 제 2 본딩 블록의 상기 제 1 이송 라인과 연결되다가, 상기 제어부의 구동에 의해, 상기 제 2 본딩 블록의 상기 바이패스 레인과 연결되고,
    상기 제 2 본딩 블록의 상기 제 2 이송 레인은 상기 제 2 본딩 블록의 상기 제 2 이송 레인과 연결되다가, 상기 제어부의 구동에 의해, 상기 제 2 본딩 블록의 상기 바이패스 레인과 연결되며,
    상기 제 1 본딩 블록의 상기 바이패스 레인은 상기 제 2 본딩 블록의 상기 바이패스 레인과 연결되다가 상기 제어부의 구동에 의해, 상기 제 2 본딩 블록의 상기 제 1 또는 제 2 이송 레인과 연결되는 플립 칩 본딩 장치.
  8. 제 1 항에 있어서,
    상기 제 1 및 제 2 이송 레인에 의해 전달되는 상기 회로 기판의 수는 상기 바이패스 레인에 의해 전달되는 상기 회로 기판의 수보다 많은 플립 칩 본딩 장치.
  9. 웨이퍼로 부터 분리된 플립 칩들이 실장될 회로 기판들을 이송하는 복수의 이송 레인 및 여분의 회로 기판을 이송하는 바이패스 레인을 포함하는 본딩 블록들이 연속 배치되는 플립 칩 본딩 장치의 동작방법으로서,
    상기 복수의 이송 레인 상에 로딩되어 진입하는 상기 회로 기판 상에 상기 플립 칩을 실장하는 단계;
    상기 플립 칩 실장이 완료된 상기 회로 기판을 검출하는 단계; 및
    상기 플립 칩 실장이 완료된 상기 회로 기판을 상기 바이패스 레인을 통해 외부로 배출시키는 단계를 포함하는 플립 칩 본딩 장치의 동작 방법.
  10. 제 9 항에 있어서,
    상기 플립 칩 실장이 완료된 상기 회로 기판을 상기 바이패스 레인을 통해 배출시킨 후, 상기 바이패스 레인을 타고 이송되는 여분의 회로 기판을 상기 복수의 이송 레인 중 하나로 이동시키는 단계를 더 포함하는 플립 칩 본딩 장치의 동작 방법.
KR1020180035910A 2018-03-28 2018-03-28 플립 칩 본딩 장치 및 그 구동방법 KR20190113349A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180035910A KR20190113349A (ko) 2018-03-28 2018-03-28 플립 칩 본딩 장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180035910A KR20190113349A (ko) 2018-03-28 2018-03-28 플립 칩 본딩 장치 및 그 구동방법

Publications (1)

Publication Number Publication Date
KR20190113349A true KR20190113349A (ko) 2019-10-08

Family

ID=68208412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180035910A KR20190113349A (ko) 2018-03-28 2018-03-28 플립 칩 본딩 장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR20190113349A (ko)

Similar Documents

Publication Publication Date Title
CN105195930B (zh) 芯片焊接机以及焊接方法
US9130011B2 (en) Apparatus for mounting semiconductor device
CN104428883B (zh) 基板处理系统和方法
KR102438590B1 (ko) 기판 반송 장치, 기판 반송 방법 및 기억 매체
US20090130821A1 (en) Three dimensional packaging with wafer-level bonding and chip-level repair
US9603294B2 (en) Apparatus for mounting semiconductor chips
KR101562147B1 (ko) 택 타임을 단축시킨 증착 시스템
TW202030818A (zh) 用於轉移半導體器件的可變節距多針頭
KR101672840B1 (ko) 플립칩 마운터 증식형 시스템
TWI656593B (zh) 接合裝置及接合方法
KR20190113349A (ko) 플립 칩 본딩 장치 및 그 구동방법
KR20200048436A (ko) 본딩 모듈 및 이를 포함하는 다이 본딩 장치
JP2024001899A (ja) 装置及びシステム
KR102490593B1 (ko) 웨이퍼링 이송 장치
US20060105477A1 (en) Device and method for manufacturing wafer-level package
JP5439141B2 (ja) 半導体チップの実装装置及び実装方法
JP2006041235A (ja) 基板処理装置
WO2017164254A1 (ja) 基板供給ユニット及びボンディング装置
KR102267950B1 (ko) 다이 본딩 방법
KR102282096B1 (ko) 부품 실장 시스템, 부품 실장 방법
KR102316940B1 (ko) 다이 이송 모듈 및 이를 포함하는 다이 본딩 장치
KR910007418B1 (ko) 칩 이송장치의 픽럽 방법
JPH07297211A (ja) ダイボンディング装置
US20230028219A1 (en) Die bonding method and die bonding apparatus
TW202322227A (zh) 晶粒接合裝置以及晶粒接合方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal