KR20190103349A - 사이리스터 및 열 스위치 디바이스 및 그 조립 기술 - Google Patents

사이리스터 및 열 스위치 디바이스 및 그 조립 기술 Download PDF

Info

Publication number
KR20190103349A
KR20190103349A KR1020197023409A KR20197023409A KR20190103349A KR 20190103349 A KR20190103349 A KR 20190103349A KR 1020197023409 A KR1020197023409 A KR 1020197023409A KR 20197023409 A KR20197023409 A KR 20197023409A KR 20190103349 A KR20190103349 A KR 20190103349A
Authority
KR
South Korea
Prior art keywords
ptc
thyristor
gate
main terminal
lead frame
Prior art date
Application number
KR1020197023409A
Other languages
English (en)
Other versions
KR102476452B1 (ko
Inventor
코이치로 요시모토
Original Assignee
리텔퓨즈 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리텔퓨즈 인코퍼레이티드 filed Critical 리텔퓨즈 인코퍼레이티드
Publication of KR20190103349A publication Critical patent/KR20190103349A/ko
Application granted granted Critical
Publication of KR102476452B1 publication Critical patent/KR102476452B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/26—Resistors with an active material comprising an organic conducting material, e.g. conducting polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/026—Current limitation using PTC resistors, i.e. resistors with a large positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

디바이스는 리드 프레임을 포함할 수 있고, 상기 리드 프레임은 중앙부 및 사이드 패드를 포함하고, 상기 사이드 패드는 상기 중앙부에 대해 측 방향으로 배치된다. 상기 디바이스는 사이리스터 디바이스를 더 포함하고, 상기 사이리스터 디바이스는 반도체 다이를 포함하고 게이트를 더 포함하며, 상기 사이리스터 디바이스는 상기 중앙부의 상기 리드 프레임의 제1 측에 배치된다. 또한, 상기 디바이스는 상기 사이리스터 디바이스의 상기 게이트에 전기적으로 연결되는 정 온도 계수(PTC) 디바이스 - 상기 PTC 디바이스는 상기 리드 프레임의 상기 제1 측의 상기 사이드 패드에 배치됨 -, 및 상기 사이리스터 디바이스에 연결된 제1 단부 및 상기 PTC 디바이스에 부착된 제2 단부를 갖는 열 커플러를 포함할 수 있다.

Description

사이리스터 및 열 스위치 디바이스 및 그 조립 기술
실시예는 서지 보호 디바이스(surge protection devices)의 분야에 관한 것으로, 보다 구체적으로는 과전압 보호 디바이스(overvoltage protection devices) 및 재설정 가능한 퓨즈(resettable fuses)에 관한 것이다.
사이리스터는 교류(AC) 전력 제어 애플리케이션(alternating current (AC) power control applications)에 널리 사용된다. 다른 반도체 스위치와 마찬가지로, 사이리스터는 전류를 전도(conducting) 할 때 열을 발생시킨다. 사이리스터를 포함하는 디바이스 또는 장치(apparatus)는 사이리스터 몸체 온도를 모니터링(monitor)하기 위한 열 싱크(heat sinks), 냉각 팬(cooling fans) 또는 온도 센서(temperature sensors)를 포함하여 사이리스터로 인한 열 발생을 측정하거나 관리하는 다른 콤포넌트(components)를 포함한다. 온도 제어가 부족하면, 사이리스터가 열 폭주 상태(thermal runaway state)가 되어 치명적인 고장이 발생할 수 있다. 비용에 민감한 애플리케이션에서, 대형 열 싱크 또는 냉각 팬은 허용 가능한 솔루션이 아니므로, 설계자는 열 관련 고장을 방지하기 위해 사이리스터의 작동을 최대 작동 등급보다 훨씬 낮게 지정해야 한다.
이들 및 다른 고려 사항과 관련하여, 본 발명이 제공된다.
예시적인 실시예는 개선된 보호 디바이스에 관한 것이다. 일 실시예에서, 디바이스(device)는 리드 프레임(lead frame)을 포함하고, 상기 리드 프레임은 중앙부(central portion) 및 사이드 패드(side pad)를 포함하고, 상기 사이드 패드는 상기 중앙부에 대해 측 방향으로(laterally) 배치된다. 상기 디바이스는 사이리스터 디바이스(thyristor device)를 더 포함하고, 상기 사이리스터 디바이스는 반도체 다이(semiconductor die)를 포함하고 게이트(gate)를 더 포함하며, 상기 사이리스터 디바이스는 상기 중앙부의 상기 리드 프레임의 제1 측(side)에 배치된다. 또한 상기 디바이스는 상기 사이리스터 디바이스의 상기 게이트에 전기적으로 연결되는 정 온도 계수(PTC: positive temperature coefficient) 디바이스 - 상기 PTC 디바이스는 상기 리드 프레임의 상기 제1 측의 상기 사이드 패드에 배치됨 -, 및 상기 사이리스터 디바이스에 연결된 제1 단부 및 상기 PTC 디바이스에 부착된 제2 단부를 갖는 열 커플러(thermal coupler)를 포함할 수 있다.
다른 실시예에서, 방법은 리드 프레임을 제공하는 단계를 포함할 수 있고, 상기 리드 프레임은 중앙부 및 상기 중앙부에 대해 측 방향으로 배치되는 사이드 패드를 포함한다. 상기 방법은 사이리스터 디바이스를 상기 리드 프레임의 중앙부의 제1 측에 부착(affix)하는 단계를 더 포함할 수 있고, 상기 사이리스터 디바이스는 반도체 다이를 포함하고 게이트를 더 포함한다. 또한 상기 방법은 상기 리드 프레임의 제1 측의 상기 사이드 패드에 정 온도 계수(PTC) 디바이스를 부착하는 단계; 및 상기 사이리스터 디바이스에 열 커플러의 제1 단부를 연결하고, 상기 PTC 디바이스에 상기 열 커플러의 제2 단부를 연결하는 단계를 포함할 수 있고, 상기 사이리스터 디바이스의 게이트는 상기 PTC 디바이스에 전기적으로 연결된다.
도 1a는 본 실시예에 따른 디바이스의 분해 사시도를 나타낸다.
도 1b는 본 발명의 실시예에 따른 조립된 형태의 디바이스의 평면도를 나타낸다.
도 1c는 도 1a의 디바이스의 일 구현의 회로도를 제공한다.
도 2a는 조립의 제1 단계에서의 디바이스의 배치의 평면도를 나타낸다.
도 2b는 조립의 제2 단계에서의 디바이스의 배치의 평면도를 나타낸다.
도 2c는 조립의 제3 단계에서의 디바이스의 배치의 평면도를 나타낸다.
도 3은 일 예시적인 PTC 디바이스의 특성을 나타내는 일 예시적인 그래프를 도시한다.
도 4는 본 발명의 일부 실시예에 따른 장치의 조립을 위한 흐름을 도시한다.
이제 예시적인 실시예가 도시되어 있는 첨부한 도면을 참조하여 이하 본 발명의 실시예가 더 상세히 설명할 것이다. 실시예는 본원에 설명된 실시예로 제한되는 것으로 해석되지 않아야 한다. 오히려, 이들 실시예는 본 발명이 철저하고 완전하도록 제공되며, 그 범위를 당업자에게 완전히 전달할 것이다. 도면에서, 유사한 번호는 전체에 걸쳐 유사한 요소를 지칭한다.
다음의 설명 및/또는 청구 범위에서, 용어 "위/상(on)", "위/상에 놓인(overlying)", "~위/상에 배치된(disposed on)" 및 "~위에(over)"는 다음의 설명 및 청구 범위에서 사용될 수 있다. "위/상(on)", "위/상에 놓인(overlying)", "~위/상에 배치된(disposed on)" 및 "~위에(over)"는 둘 이상의 요소가 서로 물리적으로 직접 접촉하고 있음을 나타내는 데 사용될 수 있다. 또한, 용어 "위/상(on)", "위/상에 놓인(overlying)", "~위/상에 배치된(disposed on)" 및 "~위에(over)"는 둘 이상의 요소가 서로 직접 접촉하지 않음을 의미할 수 있다. 예를 들어, "~위에"는 하나의 요소가 서로 접촉하지 않으면서 다른 요소 위에 있음을 의미할 수 있고, 두 요소 사이에 다른 요소를 가질 수 있음을 의미할 수 있다. 또한, 용어 "및/또는(and/or)"은 "및"을 의미할 수 있고, "또는"을 의미할 수도 있고, "배타적-또는(exclusive-or)"을 의미할 수도 있고, "하나(one)"를 의미할 수도 있고, "전부는 아니지만, 일부(some, but not all)"를 의미할 수도 있고, "어느 쪽도 아닌(neither)"을 의미할 수도 있고/있거나 "둘 다(both)"를 의미할 수 있지만, 청구된 주제의 범위가 이와 관련하여 제한되지는 않는다.
다양한 실시예에서, 열 스위치(thermal switch)로서 작용하는 PTC 디바이스뿐만 아니라 TRIAC(교류를 위한 트라이오드(triode))와 같은 사이리스터 디바이스를 포함하는 하이브리드 디바이스(hybrid device)가 제공된다. 이 장치는 개선된 설계를 제공하는 구성으로 배치될 수 있으며, 보다 용이한 조립뿐만 아니라 보호될 디바이스로의 보다 양호한 통합을 용이하게 한다.
본원에 사용된 용어 "사이리스터 디바이스"는 단일 사이리스터, 실리콘 제어 정류기(SCR: silicon controlled rectifier) 또는 TRIAC 디바이스를 포함할 수 있다. 공지된 바와 같이, 사이리스터 디바이스는 실리콘 제어 정류기와 관련되며, 여기서 SCR은 예를 들어 P-N-P-N의 4 개의 층 시퀀스(layer sequence)에서 P 형 반도체 층 또는 영역뿐만 아니라 N 형 반도체 영역 또는 층의 배치를 갖는 층 구조(layered structure)로 구성된다. 사이리스터에서, 게이트는 4 층 디바이스의 내층(inner layer)에 연결된다. 한 방향으로 전류를 전도하는 단일 사이리스터와 달리, TRIAC은 전류 전도가 양방향으로 발생할 수 있는 사이리스터의 유형으로 간주될 수 있다. 게이트에 양의 전압 또는 음의 전압을 인가함으로써 TRIAC가 트리거(triggered) 될 수 있다. 트리거되면, 게이트 전류가 중단되더라도 메인 전류(main current)가 유지 전류(holding current)라고 하는 특정 수준 아래로 떨어질 때까지 TRIAC은 계속 전도한다.
본 실시예는 사이리스터 디바이스의 작동을 제어하기 위해 정 온도 계수(PTC) 유형 콤포넌트를 콤팩트 디바이스(compact device)에 통합함으로써 공지된 디바이스에 비해 개선점을 제공한다. 도 1a는 본 실시예에 따른 디바이스(100)의 분해 사시도를 나타내고, 도 1b는 본 발명의 실시예에 따른 조립된 형태의 디바이스(100)의 평면도를 나타낸다. 또한, 도 1c는 도 1a의 디바이스(100)의 일 구현의 회로도를 제공한다. 도 1a에 도시된 바와 같이, 디바이스(100)는 리드 프레임(102)을 포함하고, 여기서 리드 프레임(102)은 중앙부(104) 및 사이드 패드(106)를 포함하고, 사이드 패드(106)는 중앙부(104)에 대해 측 방향으로 배치된다. 리드 프레임(102)은 일반적으로 순수한 구리 또는 구리 합금과 같은 구리 재료(copper material)를 포함하는 금속과 같은 전기 전도성 재료로 구성될 수 있다. 또한, 리드 프레임(102)은 도시된 바와 같이 제1 메인 단자 리드(main terminal lead)(112), 제 2 메인 단자 리드(114) 및 게이트 리드(gate lead)(116)를 포함할 수 있다. 제2 메인 단자 리드(114)는 중앙부(104)에 연결될 수 있다. 디바이스(100)는 사이리스터 디바이스(124)를 더 포함할 수 있다. 사이리스터 디바이스(124)는 공지된 사이리스터 장치와 마찬가지로 상이한 층들이 상이한 도핑 극성(doping polarity)을 갖는 다층 구조(multiple layer structure)로서 반도체 다이 내에 형성될 수 있다. 사이리스터 디바이스(124)는 TRIAC로서 구현될 수 있으며, 사이리스터 디바이스(124)는 게이트를 포함한다. 도 1a에 도시된 바와 같이, 조립될 때, 사이리스터 디바이스(124)는 중앙부(104)의 리드 프레임의 제1 측(side)(150)(도 1a에 도시된 리드 프레임의 상부 측(upper side))(102)에 배치된다. 이와 같이, 제2 메인 단자 리드(114)는 상부 표면(upper surface)(129) 반대편의 하부 표면(lower surface)에서 사이리스터 장치(124)의 제2 메인 단자 전극(main terminal electrode)(도시되지 않음)을 통해 사이리스터 디바이스(124)에 전기적으로 연결된다.
도 1a에 도시된 바와 같이, 디바이스(100)는 정 온도 계수(PTC) 디바이스(122)를 포함하고, 이 디바이스는 다양한 실시예에서 폴리머 PTC 디바이스(polymer PTC device)일 수 있다. 이러한 디바이스는 10℃ 또는 20℃ 이상과 같이, 좁은 온도 범위 이상으로(over) 10,000 배 정도로 저항률(resistivity)을 변화시킬 수 있다. 아래에서 설명되는 바와 같이, 조립될 때, PTC 디바이스(122)는 사이리스터 디바이스(124)의 게이트에 전기적으로 연결될 수 있고, 특히 리드 프레임(102)의 제1 측(150)의 사이드 패드(106)에 배치될 수 있다. 도 1a에 더 도시된 바와 같이, 디바이스(100)는 조립될 때 사이리스터 디바이스(124)에 연결된 제1 단부(end)(130) 및 PTC 디바이스(122)에 부착된 제2 단부(132)를 갖는 열 커플러(128)를 포함할 수 있다. 열 커플러(128)는 사이리스터 디바이스(124)와 PTC 디바이스(122) 사이에 높은 열전도 경로(high thermal conduction path)를 제공하는 구리 암(copper arm)과 같은 고열 전도성 몸체(highly thermally conductive body)일 수 있다. 이와 같이, 사이리스터 디바이스(124)가 작동 동안 가열될 때, PTC 디바이스(122)는 결과적으로 빠르게 가열되어, 사이리스터 디바이스(124)의 온도에 근접한 온도를 획득할 수 있다.
도 1a에 추가로 도시된 바와 같이, 디바이스(100)는 구리 암과 접촉하지 않고, 즉 열 커플러(128)를 건드리지 않으면서 제1 메인 단자 전극(127)과 접촉하도록 구성된 메인 단자 접촉 클립(main terminal contact clip)(126)을 포함할 수 있다. 조립될 때의 단자 접촉 클립(126)은 사이리스터 디바이스(124)의 제1 메인 단자 리드(112)와 제1 메인 단자(도 1c의 MT1 참조) 사이에 전기 전도성 경로(electrically conductive path)를 제공할 수 있다. 따라서, 디바이스(100)의 작동 동안, 전류는 사이리스터 디바이스(124)를 통해 제1 메인 단자 리드(112)와 제2 메인 단자 리드(114) 사이로 전도(conducted)될 수 있다. 아래에서 상세히 설명되는 바와 같이, 작동 동안, 이들 두 리드 사이의 전류 흐름은 게이트 리드(116)를 통해 공급되는 전류에 의해 조정될 수 있다.
조립될 때, 열 커플러(128)는 사이리스터 디바이스(124)의 상부 표면(129)에 배치된 게이트 전극(gate electrode)(134)과 PTC 디바이스(122) 사이의 전기적 연결 역할을 할 수도 있다. 이와 같이, 작동 동안, PTC 디바이스(122)는 게이트 리드(116)와 게이트 전극(134) 사이에 전기적으로 직렬로 연결된다. 이러한 방식으로, PTC 디바이스(122)는 사이리스터 디바이스(124)에 공급되는 게이트 전류에 대한 전류 조정기(current regulator) 역할을 할 수 있다. 예를 들어, 사이리스터 디바이스(124)에 의해 전도되는 전류가 과도하지 않은 적당한(moderate) 전류 작동 조건 하에서, 사이리스터 디바이스(124)의 온도는 당업계에 정의된 바와 같이 최대 접합 온도(maximum junction temperature) Tjmax 아래로 유지될 수 있다. 특히, 접합 온도 Tj가 Tjmax 보다 위로 증가되면, 누설 전류는 사이리스터의 민감한 게이트를 트리거하기에 충분히 높을 수 있다. 사이리스터 디바이스는 차단 상태를 유지하는 능력을 상실하고, 전류 전도는 외부 게이트 전류를 적용하지 않고 시작할 것이다.
Tjmax의 값은 당업계에 공지된 바와 같이 특정 TRIAC 또는 사이리스터 디바이스에 따라 결정될 수 있다. 예를 들어, Tjmax는 일부 예시에서 110℃, 120℃, 130℃, 또는 140℃, 또는 150℃일 수 있다. 실시예는 이와 관련하여 제한되지 않는다. PTC 디바이스(122)는 온도가 Tjmax 아래일 때 비교적 낮은 전기 저항 디바이스로서 작동하도록 설계될 수 있다. 따라서, 적절한 게이트 전류가 게이트 리드(116)로부터 게이트 전극(134)으로 전기 회로를 통해 흐를 수 있으며, 사이리스터 디바이스(124)의 목표 작동(targeted operation)을 제공한다. 온도가 Tjmax에 접근하거나 Tjmax에 도달할 때, PTC 디바이스(122)는 Tjmax에 근접한 트립 온도(trip temperature)로 설계될 수 있으며, PTC 디바이스(122)는 비교적 높은 전기 저항 디바이스로서 작동한다. 하나의 특정 실시예에서, PTC 디바이스(122)는 130℃의 트립 온도로 설계될 수 있는 반면, 사이리스터 디바이스(124)로서 사용되는 TRIAC에 대한 Tjmax는 150℃이다. 이러한 방식으로, 전류가 사이리스터 디바이스(124)의 게이트로부터 결핍(starved)되어 사이리스터 디바이스(124)에 의해 전도되는 전류가 감소됨으로 인해, 사이리스터 디바이스(124)의 추가 가열을 제한할 수 있다. 이러한 전류의 제한은 사이리스터 디바이스(124) 및 주변 콤포넌트에 대한 손상이 방지되도록 할 수 있으며, 이러한 손상은 폭주 열 조건(runaway thermal conditions) 하에서 PTC 디바이스(122)가 없는 디바이스에서 발생할 수 있다. 도 1a에 더 도시된 바와 같이, 디바이스(100)는 리드 프레임(102)과 외부 열 싱크(external heat sinks) 사이에 열 연결(thermal connection)을 제공하는 열 싱크(138)를 포함할 수 있다. 디바이스(100)는 또한 솔더(solder)(140)에 의해 열 싱크(138)에 연결되고 리드 프레임(102)과 열 싱크(138) 사이에 전기적 절연(electrical isolation)을 제공하는 세라믹 기판(ceramic substrate)(136)을 포함할 수 있다. 열 싱크(138)는 외부 조건에 노출되고 아웃사이드 열 싱크(outside heat sink)(140)(도시되지 않음)에 연결되며, 이 열 싱크는 최종 제품의 외부 케이스(outer case)일 수 있다.
도 1b를 참조하면, 디바이스(100)의 변형 예의 조립도가 도시되어 있으며, 또한 여기서 디바이스(100)는 도 1a에 도시되지 않은 하우징(housing)(144)을 포함한다. 하우징(144)은 전술한 다른 콤포넌트를 포함하는 공지된 디바이스에서와 같이 고체 몰딩된 재료(solid molded material)일 수 있다. 작동시, 디바이스(100)는 AC 애플리케이션에서와 같이 조정될 임의의 회로 또는 디바이스 또는 컴포넌트의 세트에 편리하게 연결될 수 있다. 도 1c는 디바이스(100)에 대한 하나의 구현의 회로도를 제공하며, 여기서 디바이스(100)는 사이리스터 디바이스(124)로서 TRIAC를 포함한다. 이와 같이, 전류 조정은 PTC 디바이스(122)의 도움으로 TRIAC를 통해 두 개의 반대 방향으로 일어날 수 있다.
도 2a는 (조립의 시작이 아닌) 조립의 제1 단계로 지칭될 수 있는 조립의 단계에서 디바이스(202)의 배치(arrangement)(200)의 평면도를 나타낸다. 이 예시에서, 디바이스(202)는 전술한 디바이스(100)와 실질적으로 동일할 수 있다. 배치(200)는 조립 동안 다수의 디바이스를 수용하는 프레임워크(framework)를 포함하며, 여기서 디바이스의 싱귤레이션(singulation)(예를 들어 싱귤레이트된 디바이스(singulated device)의 도 1b 참조)은 조립이 완료된 후에 발생할 수 있다. 도 2a의 조립의 단계에서, 사이리스터 디바이스(124)는 예를 들어 솔더링(soldering)에 의해 리드 프레임(102)의 중앙부(104)에 부착된다. 게이트 전극(134) 및 제1 메인 단자 전극(127)은 사이리스터 디바이스(124)를 유지하는 중앙부(104)와 직접 전기적으로 접촉하지 않고 외부적으로(outwardly)(위쪽으로(upwardly)) 향하는 상부 표면(129)에 배치된다. 또한, 사이리스터 디바이스(124)의 하부 표면에서의 제2 메인 단자 전극(도시되지 않음)은 중앙부(104)와 전기적으로 접촉한다. 또한, PTC 디바이스(122)는 예를 들어 솔더링에 의해 사이드 패드(106)에 연결된다.
도 2b는 조립의 제2 단계에서 디바이스의 배치(200)의 평면도를 나타낸다. 이 조립의 단계에서, 열 커플러(128)는 PTC 디바이스(122)를 사이리스터 디바이스(124)에 전기적으로 연결하고, PTC 디바이스(122)를 사이리스터 디바이스(124)에 열적으로(thermally) 연결하도록 작용하는 위치에 있을 수 있다. 열 커플러(128)는 PTC 디바이스(122)에 솔더링될 수 있고, 게이트 전극(134)에 접착되는 금속 클립(metal clip)의 형태일 수 있고, 솔더링 또는 와이어 본딩(soldering or wire bonding)에 의해 게이트 전극에 부착될 수 있다. 또한, 제1 메인 단자 접촉 클립(126)이 제 위치에 있을 수 있고 제1 메인 단자 리드(112)에 솔더링될 수 있다. 제1 메인 단자 접촉 클립(126)은 예를 들어 열 커플러(128)를 접촉하지 않으면서, 솔더 연결을 사용하여 제1 메인 단자 전극(127)과 접촉하도록 배치된다. 도시된 실시예에서, 제1 메인 단자 접촉 클립(126)은 게이트 전극(134)과 접촉하지 않으면서, 제1 메인 단자 전극(127)에 연결하기 위한 넓은 표면적(extensive surface area)을 제공하기 위해 C-형상을 갖는다. 제1 메인 단자 전극(127)의 다른 형상이 가능하다. 또한, 도 2b의 실시예에서, 열 커플러(128)는 도시된 바와 같이 제1 메인 단자 접촉 클립(126)과 접촉하지 않으면서 제1 메인 단자 접촉 클립(126) 위로 연장되도록, 제1 메인 단자 접촉 클립(126)의 평면 위로 연장될 수 있다. 열 커플러(128)를 위한 다른 형상, 예를 들어, 도 1a의 실시예의 직각 형상이 가능하다.
도 2c는 조립의 제3 단계에서 디바이스(202)의 배치(200)의 평면도를 제공하며, 여기서 최종 디바이스로부터의 주어진 콤포넌트의 세트는 에폭시 재료(epoxy material)와 같은 하우징(204)에 캡슐화(encapsulated)된다. 예를 들어, 대응하는 PTC 디바이스와 함께 사이리스터 디바이스가 주어진 하우징 내에 캡슐화되는 반면, 게이트 리드(116), 제1 메인 단자 리드(112) 및 제2 메인 단자 리드(114)는 하우징(204)의 외부로 연장된다. 그 후, 도 1b에 도시된 바와 같이 개별 디바이스들의 세트를 형성하도록 배치(200)는 싱귤레이트된다.
일부 실시예에서, PTC 디바이스(122)는 사이드 패드(106)를 넘어 연장되지 않는 방식으로 사이드 패드(106)에 맞도록 크기가 정해질 수 있다. 일부 실시예에서 PTC 디바이스(122)는 도 2a의 평면도에서의 정사각형 또는 직사각형의 형상을 가질 수 있고, 여기서 PTC 디바이스의 크기는 60mil x 60mil 또는 더 작다. 실시예는 이와 관련하여 제한되지 않는다.
상기 실시예들의 변형에서, PTC 디바이스(122)의 전기적 특성은 보호될 사이리스터 디바이스(124)의 전기적 특성들에 맞추어 질 수 있다. 일 예시로서, 주어진 PTC 디바이스는 트립 온도(trip temperature)에 의해 특징될 수 있다. 트립 온도는 전기 저항이 비교적 높아지고 온도가 비교적 빠르게 증가하는 고온 상태(고 임피던스 상태)로부터, 전기 저항이 비교적 낮고 온도가 비교적 느리게 증가하는 저온 상태(전도 상태)를 분리하는 온도에 대응한다. 도 3은 온도의 함수로서 일 예시적인 200 mil 제곱 PTC 테스트 칩(200 mil square PTC test chip)의 저항을 나타내는 일 예시적인 그래프를 제공하며, 여기서 저항은 로그 스케일(logarithmic scale)로 도시된다. 이 예시에서, 트립 온도는 대략 125℃로 지정될 수 있다. 이 온도 아래에서, 저항은 몇 옴(a few Ohms) 아래이며, 25℃와 125℃ 사이의 100℃ 범위 이상에서 단지 한 자릿수만큼(by just one order of magnitude) 증가한다. 위 트립 온도에서 저항은 단지 10℃에서 네 자릿수만큼(104) 증가한다. 따라서, 온도가 125℃보다 작은 초기의 "차가운" 조건 하에서 PTC 칩을 통해 전류가 전도되고, 그 후 PTC 칩의 온도가 단지 몇도 증가하여 125℃를 초과(exceed)하면, PTC 칩을 통과하는 전류는 많은 자릿수만큼(by many orders of magnitude) 감소되고, 다른 것들은 동일할 수 있다. 이러한 특성은 도 3의 PTC 칩을 전술한 TRIAC와 같은 사이리스터 디바이스에 연결함으로써 유용하게 활용될 수 있으며, 여기서 TRIAC는 예를 들어 125℃ 내지 145℃의 범위에서 최대 접합 온도를 갖는다. 이러한 방식으로, TRIAC의 온도는 TRIAC 온도가 125℃를 초과할 때 게이트 단자 및 PTC 칩을 통해 공급되는 게이트 전류의 감소에 의해 간접적으로 제어될 수 있다. 이 제한은 Tjmax와 같은 TRIAC에 의해 경험되는 최대 온도의 값 및 지속 시간을 목표 최대 레벨로 제한함으로써, 현재/열 폭주 시나리오를 방지한다. 이와 같이, TRIAC 디바이스의 작동의 제어가 유지된다. 또한, PTC 칩의 존재는 TRIAC 디바이스가 Tjmax에 근접하여 또는 Tjmax에서 작동할 수 있게 하여, 열 폭주 및 디바이스에 대한 잠재적 손상을 방지하기 위해 작동 온도가 훨씬 더 낮은 온도로 제한될 수 있는 공지된 TRIAC 디바이스 작동에 비해 개선되었다.
단지 예시적인 예시로서, TRIAC의 전도 상태에서, 게이트 드라이버(gate driver)는 100mA의 게이트 전류가 필요할 때 최대 12V를 인가할 수 있다. 이 조건은 최대 임피던스 120 Ohm으로 이어진다(lead). 차단 상태에서, 최대 20V가 인가될 수 있고, 게이트 전류는 125℃의 온도에서 TRIAC를 OFF 상태로 유지하기 위해 0.1mA 미만으로 제한되어야 한다. 이 상황에서 요구되는 임피던스는 200kOhm 이상이다. 3 차보다 더 큰 크기에 대한 이러한 저항 변화는 본 실시예에 따라 배치된 60mil x 60mil PTC 디바이스에 의해 쉽게 달성될 수 있다. 특히, 200 mil x 200 mil PTC 칩을 사용하는 도 3에 도시된 임피던스 값은 60 mil x 60 mil 다이에 대해 약 11 배만큼 확대된다.
특히, 디바이스(100)와 같은 디바이스의 설계를 개선하기 위해, PTC 디바이스(122)와 사이리스터 디바이스(124) 사이의 열 연결(thermal coupling)이 고려될 수 있다. 예를 들어, 사이리스터 디바이스의 Tjmax 또는 다른 설계 제한은 130℃일 수 있다. 디바이스(100)의 디바이스 구조의 작동 하에서, PTC 디바이스(122)와 사이리스터 디바이스(124) 사이의 열 연결은 사이리스터 디바이스가 130℃에 도달할 때, 사이드 패드(106)에 배치된 PTC 디바이스(122)의 온도가 110℃에 도달할 수 있도록 할 수 있다. 따라서, PTC 디바이스(122)는 사이리스터 디바이스(124) 온도가 130℃를 초과하는 조건에 대응하여, PTC 디바이스(122)가 110℃를 초과할 때 높은 임피던스 상태가 트리거되도록 110℃의 범위의 트립 온도를 갖도록 배치될 수 있다.
도 4는 본 발명의 추가 실시예에 따른 프로세스 흐름(400)을 도시한다. 블록(402)에서, 리드 프레임이 제공되고, 여기서 리드 프레임은 중앙부 및 사이드 패드를 가지며, 사이드 패드는 중앙부에 대해 측 방향으로 배치된다. 다양한 실시예에서, 리드 프레임은 하나의 리드(lead)가 중앙부에 연결된 3개의 리드를 포함할 수 있다.
블록(404)에서, TRIAC과 같은 사이리스터 디바이스가 리드 프레임의 중앙부의 제1 측에 부착된다. 사이리스터 디바이스는 게이트를 갖는 반도체 다이를 포함할 수 있다. 게이트는 반도체 다이의 상부 표면에 형성된 게이트 접촉을 포함할 수 있다.
블록(406)에서, PTC 디바이스는 리드 프레임의 제1 측의 사이드 패드에 부착된다. PTC 디바이스는 예를 들어 사이드 패드에 솔더링될 수 있다. 블록(408)에서, 열 커플러는 제1 단부 상의 사이리스터 디바이스에 연결되고, 제2 단부 상의 PTC 디바이스에 연결된다. 열 커플러는 PTC 디바이스와 사이리스터 디바이스 사이에 높은 열 전도율을 제공하면서 사이리스터 디바이스를 PTC 디바이스에 전기적으로 연결하는 역할을 할 수 있다.
본 실시예가 특정 실시예를 참조하여 개시되었지만, 첨부된 청구 범위에 정의된 바와 같이, 본 발명의 영역 및 범위를 벗어나지 않으면서 설명된 실시예에 대한 수많은 수정, 변경 및 변화가 가능하다. 따라서, 본 실시예는 설명된 실시예에 제한되지 않으며, 다음의 청구 범위의 언어 및 그 등가물에 의해 정의된 전체 범위를 가질 수 있다.

Claims (17)

  1. 디바이스에 있어서,
    리드 프레임
    을 포함하고,
    상기 리드 프레임은,
    중앙부;
    상기 중앙부에 대해 측 방향으로 배치되는 사이드 패드;
    반도체 다이를 포함하고 게이트를 더 포함하는 사이리스터 디바이스 - 상기 사이리스터 디바이스는 상기 중앙부의 상기 리드 프레임의 제1 측에 배치됨 -;
    상기 사이리스터 디바이스의 상기 게이트에 전기적으로 연결되는 정 온도 계수(PTC) 디바이스 - 상기 PTC 디바이스는 상기 리드 프레임의 상기 제1 측의 상기 사이드 패드에 배치됨 -; 및
    상기 사이리스터 디바이스에 연결된 제1 단부 및 상기 PTC 디바이스에 부착된 제2 단부를 갖는 열 커플러
    를 포함하는 디바이스.
  2. 제1항에 있어서,
    상기 리드 프레임은 구리 재료를 포함하는
    디바이스.
  3. 제1항에 있어서,
    상기 열 커플러는 구리 암을 포함하고,
    상기 구리 암은 상기 게이트를 상기 PTC 디바이스에 전기적으로 연결하는
    디바이스.
  4. 제3항에 있어서,
    상기 사이리스터 디바이스는,
    상부 표면을 포함하고,
    상기 상부 표면은,
    게이트 전극 및 제1 메인 단자 전극을 포함하고,
    상기 제1 메인 단자 전극은 상기 게이트 전극을 둘러싸고, 상기 게이트 전극으로부터 전기적으로 절연되는
    디바이스.
  5. 제4항에 있어서,
    상기 구리 암을 접촉하지 않으면서 상기 제1 메인 단자 전극과 접촉하도록 구성되는 메인 단자 접촉 클립
    을 더 포함하는 디바이스.
  6. 제4항에 있어서,
    상기 리드 프레임은,
    상기 사이리스터 디바이스의 제1 메인 단자 전극에 전기적으로 연결되는 제1 메인 단자 리드;
    상기 상부 표면 반대편의 하부 표면에서 상기 사이리스터 디바이스의 제2 메인 단자 전극에 전기적으로 연결되는 제2 메인 단자 리드; 및
    상기 PTC 디바이스에 전기적으로 연결되는 게이트 리드
    를 더 포함하는 디바이스.
  7. 제6항에 있어서,
    상기 구리 암은 상기 PTC 디바이스의 제1 표면에 연결되고,
    상기 게이트 리드는 상기 PTC 디바이스의 제2 표면에 연결되고,
    상기 제2 표면은 상기 제1 표면의 반대편인
    디바이스.
  8. 제1항에 있어서,
    상기 사이리스터 디바이스는 TRIAC를 포함하는
    디바이스.
  9. 제1항에 있어서,
    상기 PTC 디바이스는 폴리머 PTC를 포함하는
    디바이스.
  10. 제1항에 있어서,
    상기 PTC 디바이스는 트립 온도를 포함하고,
    상기 사이리스터 디바이스는 최대 접합 온도를 포함하고,
    상기 최대 접합 온도는 상기 트립 온도를 20℃ 이하로 초과하는
    디바이스.
  11. 방법에 있어서,
    리드 프레임을 제공하는 단계 - 상기 리드 프레임은 중앙부 및 상기 중앙부에 대해 측 방향으로 배치되는 사이드 패드를 포함함 -;
    사이리스터 디바이스를 상기 리드 프레임의 중앙부의 제1 측에 부착하는 단계 - 상기 사이리스터 디바이스는 반도체 다이를 포함하고 게이트를 더 포함함 -;
    상기 리드 프레임의 제1 측의 상기 사이드 패드에 정 온도 계수(PTC) 디바이스를 부착하는 단계; 및
    상기 사이리스터 디바이스에 열 커플러의 제1 단부를 연결하고, 상기 PTC 디바이스에 상기 열 커플러의 제2 단부를 연결하는 단계 - 상기 사이리스터 디바이스의 게이트는 상기 PTC 디바이스에 전기적으로 연결됨 -
    를 포함하는 방법.
  12. 제11항에 있어서,
    상기 열 커플러는 구리 암을 포함하고,
    상기 구리 암은 상기 PTC 디바이스에 상기 게이트를 전기적으로 연결하는
    방법.
  13. 제12항에 있어서,
    상기 사이리스터 디바이스의 상부 표면에 게이트 전극 및 제1 메인 단자 전극을 제공하는 단계 - 상기 제1 메인 단자 전극은 상기 게이트 전극을 둘러싸고, 상기 게이트 전극으로부터 전기적으로 절연됨-; 및
    상기 구리 암 또는 상기 게이트 전극과 접촉하지 않으면서 메인 단자 접촉 클립을 상기 제1 메인 단자 전극에 부착하는 단계
    를 더 포함하는 방법.
  14. 제13항에 있어서,
    상기 메인 단자 접촉 클립에 제1 메인 단자 리드를 연결하는 단계;
    상기 상부 표면 반대편의 하부 표면에서 상기 사이리스터 디바이스의 제2 메인 단자 전극에 제2 메인 단자 리드를 연결하는 단계; 및
    상기 PTC 디바이스에 게이트 리드를 전기적으로 연결하는 단계
    를 더 포함하는 방법.
  15. 제14항에 있어서,
    상기 PTC 디바이스에 상기 열 커플러의 제2 단부를 연결하는 단계는,
    상기 PTC 디바이스의 제1 표면에 상기 열 커플러를 연결하는 단계
    를 포함하고,
    상기 PTC 디바이스에 상기 게이트 리드를 연결하는 단계는,
    상기 PTC 디바이스의 제2 표면에 상기 게이트 리드를 연결하는 단계
    를 포함하고,
    상기 제2 표면은 상기 제1 표면의 반대편인
    방법.
  16. 제11항에 있어서,
    상기 사이리스터 디바이스는 TRIAC를 포함하는
    방법.
  17. 제11항에 있어서,
    상기 PTC 디바이스는 폴리머 PTC를 포함하는
    방법.
KR1020197023409A 2017-01-13 2018-01-12 사이리스터 및 열 스위치 디바이스 및 그 조립 기술 KR102476452B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/406,065 US10177081B2 (en) 2017-01-13 2017-01-13 Thyristor and thermal switch device and assembly techniques therefor
US15/406,065 2017-01-13
PCT/US2018/013455 WO2018132641A1 (en) 2017-01-13 2018-01-12 Thyristor and thermal switch device and assembly techniques therefor

Publications (2)

Publication Number Publication Date
KR20190103349A true KR20190103349A (ko) 2019-09-04
KR102476452B1 KR102476452B1 (ko) 2022-12-12

Family

ID=62839681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197023409A KR102476452B1 (ko) 2017-01-13 2018-01-12 사이리스터 및 열 스위치 디바이스 및 그 조립 기술

Country Status (6)

Country Link
US (2) US10177081B2 (ko)
EP (1) EP3568874B1 (ko)
KR (1) KR102476452B1 (ko)
CN (1) CN110392925B (ko)
TW (2) TWI792574B (ko)
WO (1) WO2018132641A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177081B2 (en) * 2017-01-13 2019-01-08 Littlefuse, Inc. Thyristor and thermal switch device and assembly techniques therefor
US11349021B2 (en) 2020-03-24 2022-05-31 Littelfuse, Inc. Thyristor assembly

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3489976A (en) * 1966-01-03 1970-01-13 Texas Instruments Inc Self-protected time delay relay
US5150271A (en) * 1990-08-21 1992-09-22 Texas Instruments Incorporated Telecommunication equipment protector
US5451853A (en) * 1992-12-05 1995-09-19 Yamada Electric Mfg. Co., Ltd. Starting device for a single phase induction motor
US20130285260A1 (en) * 2012-04-25 2013-10-31 Texas Instruments Incorporated Multi-chip module including stacked power devices with metal clip

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3708720A (en) * 1973-01-02 1973-01-02 Franklin Electric Co Inc Semiconductor thermal protection
US5452853A (en) * 1994-05-04 1995-09-26 Action Products Marketing Corporation Method and apparatus for spraying grout onto the interior surface of an enclosed elongated cavity
US6331763B1 (en) * 1998-04-15 2001-12-18 Tyco Electronics Corporation Devices and methods for protection of rechargeable elements
US6531717B1 (en) * 1999-03-01 2003-03-11 Teccor Electronics, L.P. Very low voltage actuated thyristor with centrally-located offset buried region
ATE437463T1 (de) * 1999-03-25 2009-08-15 Tyco Electronics Corp Vorrichtungen und verfahren zum schutz von wiederaufladbaren elementen
US6667461B1 (en) * 2002-06-19 2003-12-23 Tyco Electronics Corporation Multiple load protection and control device
ATE328354T1 (de) * 2002-12-11 2006-06-15 Bourns Inc Verkapseltes elektronisches bauelement und verfahren zu dessen herstellung
US6862162B2 (en) * 2003-04-23 2005-03-01 Teccor Electronics, Lp Thyristor circuit providing overcurrent protection to a low impedance load
US6980411B2 (en) * 2003-06-04 2005-12-27 Bel Fuse Incorporated Telecom circuit protection apparatus
US7488408B2 (en) * 2004-07-20 2009-02-10 Panasonic Corporation Tin-plated film and method for producing the same
KR20060103864A (ko) * 2005-03-28 2006-10-04 타이코 일렉트로닉스 코포레이션 Ｐｐｔｃ 층들 사이에 능동 소자를 갖는 표면 장착식 다층전기 회로 보호 장치
DE102007027355A1 (de) * 2007-06-11 2008-12-18 Trithor Gmbh Wärmerohr sowie Kühleinrichtung für die Kryotechnik
JP2009117535A (ja) * 2007-11-05 2009-05-28 Sharp Corp ソリッドステートリレーおよびこれを搭載した電子機器
US20100301332A1 (en) * 2009-05-29 2010-12-02 Donald Dibra Detecting a Fault State of a Semiconductor Arrangement
WO2014171515A1 (ja) 2013-04-19 2014-10-23 タイコエレクトロニクスジャパン合同会社 保護装置
US9773718B2 (en) 2013-08-07 2017-09-26 Oracle International Corporation Winged heat sink
WO2015111623A1 (ja) * 2014-01-22 2015-07-30 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
US10177081B2 (en) * 2017-01-13 2019-01-08 Littlefuse, Inc. Thyristor and thermal switch device and assembly techniques therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3489976A (en) * 1966-01-03 1970-01-13 Texas Instruments Inc Self-protected time delay relay
US5150271A (en) * 1990-08-21 1992-09-22 Texas Instruments Incorporated Telecommunication equipment protector
US5451853A (en) * 1992-12-05 1995-09-19 Yamada Electric Mfg. Co., Ltd. Starting device for a single phase induction motor
US20130285260A1 (en) * 2012-04-25 2013-10-31 Texas Instruments Incorporated Multi-chip module including stacked power devices with metal clip

Also Published As

Publication number Publication date
TWI792574B (zh) 2023-02-11
US10177081B2 (en) 2019-01-08
EP3568874B1 (en) 2023-08-30
TWI743291B (zh) 2021-10-21
CN110392925B (zh) 2023-05-05
TW201841320A (zh) 2018-11-16
US20190109078A1 (en) 2019-04-11
CN110392925A (zh) 2019-10-29
EP3568874A4 (en) 2020-11-04
WO2018132641A1 (en) 2018-07-19
KR102476452B1 (ko) 2022-12-12
EP3568874A1 (en) 2019-11-20
US10446477B2 (en) 2019-10-15
TW202213410A (zh) 2022-04-01
US20180204789A1 (en) 2018-07-19

Similar Documents

Publication Publication Date Title
TWI384622B (zh) 自我保護之功率元件結構及製造方法
US9572291B2 (en) Semiconductor device and method for manufacturing same
KR20140113329A (ko) 입력 전력 보호
US4963970A (en) Vertical MOSFET device having protector
JP2008545279A (ja) サージ能力が向上されたショットキーダイオード
TWI711152B (zh) 過電壓保護裝置及其製造方法
JP2004047883A (ja) 電力半導体装置
US10446477B2 (en) Thrysitor and thermal switch device and assembly techniques therefor
US9142620B2 (en) Power device packaging having backmetals couple the plurality of bond pads to the die backside
US6667461B1 (en) Multiple load protection and control device
US9997430B2 (en) Heat dissipation structure of semiconductor device
US10601307B1 (en) Semiconductor device and method for manufacturing the same
CN109565175B (zh) 具有嵌入式熔断器的浪涌保护装置
JP6439558B2 (ja) パワー半導体モジュールおよび接続ピン
JPH08236709A (ja) 半導体装置
US11349021B2 (en) Thyristor assembly
JPH0638259U (ja) 電力半導体装置
JPH0235761A (ja) 熱電変換モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant