KR20190098452A - 신뢰성이 고려된 배면 구조를 가진 전력 반도체 - Google Patents

신뢰성이 고려된 배면 구조를 가진 전력 반도체 Download PDF

Info

Publication number
KR20190098452A
KR20190098452A KR1020180018414A KR20180018414A KR20190098452A KR 20190098452 A KR20190098452 A KR 20190098452A KR 1020180018414 A KR1020180018414 A KR 1020180018414A KR 20180018414 A KR20180018414 A KR 20180018414A KR 20190098452 A KR20190098452 A KR 20190098452A
Authority
KR
South Korea
Prior art keywords
trench
main
power semiconductor
sub
trenches
Prior art date
Application number
KR1020180018414A
Other languages
English (en)
Other versions
KR102061015B1 (ko
Inventor
양창헌
박태수
윤승복
정은식
Original Assignee
주식회사 예스파워테크닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 예스파워테크닉스 filed Critical 주식회사 예스파워테크닉스
Priority to KR1020180018414A priority Critical patent/KR102061015B1/ko
Publication of KR20190098452A publication Critical patent/KR20190098452A/ko
Application granted granted Critical
Publication of KR102061015B1 publication Critical patent/KR102061015B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 전력 반도체에 관한 것이다. 본 발명에 따른 실시예는 신뢰성이 고려된 배면 구조를 가진 전력 반도체를 제공한다. 전력 반도체는, 제1 도전형 기판, 상기 제1 도전형 기판의 상부에 형성되며, 액티브 영역 및 상기 액티브 영역의 적어도 일부를 둘러싸는 엣지 터미네이션 영역을 포함하는 상부층, 상기 제1 도전형 기판의 배면에 형성되며, 상기 제1 도전형 기판의 내부를 향해 식각되어 형성된 복수의 메인 트렌치, 및 상기 제1 도전형 기판의 배면에 형성되며, 상기 복수의 메인 트렌치를 연결하는 복수의 서브 트렌치를 포함하되, 상기 서브 트렌치의 일단은 상기 제1 도전형 기판의 측면에 연결된다.

Description

신뢰성이 고려된 배면 구조를 가진 전력 반도체{Power semiconductor having bottom surface considering reliability}
본 발명은 전력 반도체에 관한 것이다.
전력 반도체는, 전극에 인가된 제어 전압에 의해 순방향으로 전류를 흐르게 한다. 전력 반도체는, 전력 변환, 모터 등과 같이 고전압 및 대전류가 필요한 분야에 주로 이용된다. 일반적인 전력 반도체는, 전극이 대향하는 평면에 배치된 구조를 가지기 때문에, 전류가 두께 방향, 즉, 수직 방향으로 흐른다. 높은 항복 전압은, 전류가 흐르는 통로인 드리프트층의 두께를 증가시키거나 드리프트층의 저항비를 높여서 구현할 수 있다. 하지만 이와 같은 방법은 온 저항을 증가시키게 되어, 전도 손실(Conduction loss)이 발생하고, 턴 온 전압이 증가하며, 그 결과 트랜지스터의 스위칭 특성이 저하되는 문제를 유발할 수 있다. 한편, 전력 반도체는, 동작중에 상당한 열을 발생하기 때문에, 열에 의한 성능 저하나 변형 등이 발생할 수 있다.
본 발명은 신뢰성이 고려된 배면 구조를 가진 전력 반도체를 제공하고자 한다.
본 발명에 따른 실시예는 신뢰성이 고려된 배면 구조를 가진 전력 반도체를 제공한다. 전력 반도체는, 제1 도전형 기판, 상기 제1 도전형 기판의 상부에 형성되며, 액티브 영역 및 상기 액티브 영역의 적어도 일부를 둘러싸는 엣지 터미네이션 영역을 포함하는 상부층, 상기 제1 도전형 기판의 배면에 형성되며, 상기 제1 도전형 기판의 내부를 향해 식각되어 형성된 복수의 메인 트렌치, 및 상기 제1 도전형 기판의 배면에 형성되며, 상기 복수의 메인 트렌치를 연결하는 복수의 서브 트렌치를 포함하되, 상기 서브 트렌치의 일단은 상기 제1 도전형 기판의 측면에 연결된다.
일 실시예로, 상기 메인 트렌치의 입구 폭은 상기 서브 트렌치의 입구 폭보다 클 수 있다.
일 실시예로, 상기 복수의 메인 트렌치 사이의 이격 거리는 상기 복수의 서브 트렌치 사이의 이격 거리보다 작을 수 있다.
일 실시예로, 상기 메인 트렌치의 깊이와 상기 서브 트렌치의 깊이는 동일할 수 있다.
일 실시예로, 상기 메인 트렌치의 저면과 상기 상부층의 저면 사이 거리는 100 um이하일 수 있다.
일 실시예로, 상기 복수의 메인 트렌치의 연장 방향과 상기 복수의 서브 트렌치의 연장 방향은 수직일 수 있다.
일 실시예로, 상기 메인 트렌치는 상기 서브 트렌치의 연장 방향과 상이한 연장 방향으로 연장되되, 상기 메인 트렌치의 양단은 상기 제1 도전형 기판의 측면에 연결되지 않을 수 있다.
일 실시예로, 상기 제1 도전형 기판은 실리콘 카바이드로 형성될 수 있다.
본 발명의 실시예에 따르면, 배면 구조로 인해서, 전력 반도체를 패키징시, 신뢰성이 크게 향상될 수 있다.
이하에서, 본 발명은 첨부된 도면에 도시된 실시예를 참조하여 설명된다. 이해를 돕기 위해, 첨부된 전체 도면에 걸쳐, 동일한 구성 요소에는 동일한 도면 부호가 할당되었다. 첨부된 도면에 도시된 구성은 본 발명을 설명하기 위해 예시적으로 구현된 실시예에 불과하며, 본 발명의 범위를 이에 한정하기 위한 것은 아니다. 특히, 첨부된 도면들은, 발명의 이해를 돕기 위해서, 일부 구성 요소를 다소 과장하여 표현하고 있다. 도면은 발명을 이해하기 위한 수단이므로, 도면에 표현된 구성 요소의 폭이나 두께 등은 실제 구현시 달라질 수 있음을 이해하여야 한다. 한편, 발명의 상세한 설명 전체에 걸쳐서 동일한 구성 요소는 동일한 도면 부호를 참조하여 설명된다.
도 1은 본 발명의 일 실시예에 따른 배면 구조를 갖는 전력 반도체의 상면을 예시적으로 도시한 평면도이다.
도 2는 본 발명의 일 실시예에 따른 배면 구조를 갖는 전력 반도체를 예시적으로 도시한 단면도이다.
도 3은 도 2에 도시된 배면을 예시적으로 도시한 평면도이다.
도 4는 도 3의 A 부분을 예시적으로 도시한 사시도이다.
도 5는 도 2에 도시된 배면 구조를 제조하는 공정을 예시적으로 도시한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 배면 구조를 예시적으로 도시한 평면도이다.
도 7은 본 발명에 따른 배면 구조를 갖는 전력 반도체를 리드 프레임에 고정시킨 상태를 예시적으로 도시한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
층, 영역 또는 기판과 같은 요소가 다른 요소 "위(on)"에 존재하는 것으로 또는 "위로(onto)" 확장되는 것으로 기술되는 경우, 그 요소는 다른 요소의 직접 위에 있거나 직접 위로 확장될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소 "바로 위(directly on)"에 있거나 "바로 위로(directly onto)" 확장된다고 언급되는 경우, 다른 중간 요소들은 존재하지 않는다. 또한, 하나의 요소가 다른 요소에 "연결(connected)"되거나 "결합(coupled)"된다고 기술되는 경우, 그 요소는 다른 요소에 직접 연결되거나 직접 결합될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소에 "직접 연결(directly connected)"되거나 "직접 결합(directly coupled)"된다고 기술되는 경우에는 다른 중간 요소가 존재하지 않는다.
"아래의(below)" 또는 "위의(above)" 또는 "상부의(upper)" 또는 "하부의(lower)" 또는 "수평의(horizontal)" 또는 "측면의(lateral)" 또는 "수직의(vertical)"와 같은 상대적인 용어들은 여기에서 도면에 도시된 바와 같이 하나의 요소, 층 또는 영역의 다른 요소, 층 또는 영역에 대한 관계를 기술하는데 사용될 수 있다. 이들 용어들은 도면에 묘사된 방향(orientation)에 부가하여 장치의 다른 방향을 포괄하기 위한 의도를 갖는 것으로 이해되어야 한다.
이하, 본 발명의 실시예에 대해 관련 도면들을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 배면 구조를 갖는 전력 반도체의 상면을 예시적으로 도시한 평면면이다.
도 1을 참조하면, 전력 반도체는, 예를 들어, 다이오드 또는 트랜지스터일 수 있다. 전력 반도체는, 전류를 흐르게 하거나 차단하는 스위치로 동작하는 액티브 영역(210) 및 액티브 영역(210)을 둘러싸는 엣지 터미네이션 영역(220)을 포함한다. 액티브 영역(210)에는, 복수의 다이오드 또는 트랜지스터 소자가 형성된다. 엣지 터미테이션 영역(220)에는, 예를 들어, 액티브 영역(210)의 적어도 일부를 둘러싸도록 형성된 적어도 하나 이상의 가드 링(225)이 형성될 수 있다.
전극은, 전력 반도체의 상면 및 배면에 각각 형성될 수 있다. 다이오드의 경우, 상면에는 애노드 전극이 형성되며, 배면은 캐쏘드 전극이 형성된다. 트랜지스터의 경우, 상면에는 소스(230) 및 게이트(235)(또는 에미터 및 게이트)이 형성되며, 배면에는 드레인(또는 콜렉터)가 형성된다.
도 1에서 점선으로 표시된 부분은 배면 구조가 형성된 기판(100)을 예시하고 있다. 배면 구조는 이하에서 도 2 내지 6을 참조하여 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 배면 구조를 갖는 전력 반도체를 예시적으로 도시한 단면도이다.
도 2를 참조하면, 전력 반도체는, 제1 도전형 기판(100)의 상부에 형성된 상부층(200)을 포함한다. 상부층(200)은 액티브 영역(210) 및 엣지 터미테이션 영역(220)을 포함한다. 여기서, 제1 도전형 기판(100)은, 예를 들어, 실리콘, 실리콘 카바이드 등으로 형성될 수 있다. 제1 도전형은 N형 또는 P형일 수 있다. 상부층(200)은, 제1 도전형 기판(100) 상부에 에피택셜 성장된 제1 도전형 에피층에 포함된다. 제1 도전형 기판(100)은, 제1 도전형 에피층과 결합된 상태에서, 전류가 흐르는 경로를 제공한다. 일반적으로, 제1 도전형 기판(100)의 두께는, 상부층(200)이 형성된 후 배면을 그라인딩하기 때문에 최초 두께에 비해 얇아진다. 제1 도전형 기판(100)이 두꺼울수록 저항이 증가하기 때문이다. 이에 반해, 본 발명의 일 실시예에 따른 배면 구조를 갖는 전력 반도체는, 배면을 그라인딩할 필요가 없다. 배면에 형성된 메인 트렌치(110)로 인해서, 제1 도전형 기판(100)은 상당한 강도를 가지면서 동시에 낮은 저항을 갖는 전류 경로를 제공할 수 있게 된다.
메인 트렌치(110)는, 제1 도전형 기판(100)의 배면으로부터 제1 도전형 기판(100)의 내부를 향해 연장된다. 도 2는, 메인 트렌치(110)의 입구부터 저면(110a)으로 갈수록 단면이 좁아지는 테이퍼 형상의 메인 트렌치(110)를 도시하고 있으나, 단면이 일정한 트렌치가 형성될 수도 있다. 메인 트렌치(110) 내부 및 메인 트렌치(110)가 형성되지 않은 배면에는, 메탈층(101, 102)이 형성된다. 메탈층(101, 102)은 금속, 예를 들어, 니켈, 티타늄 등 또는 금속 합금, 예를 들어, 니켈 실리사이드, 질화 티타늄 등으로 형성될 수 있다. 메탈층(101, 102)은, 드레인(또는 콜렉터)의 역할을 하며, 리드 프레임(300)에 전기적으로 부착된다.
전력 반도체의 배면은, 전도성 접착제(111), 예를 들어, 솔더 등에 의해 리드 프레임(300)에 부착된다. 리드 프레임(300)의 상면에 적용된 액상의 전도성 접착제(111)는, 전력 반도체의 상면에 인가된 힘에 의해 메인 트렌치(110) 내부에 충진된다. 평면 형태의 배면 구조과 비교할 때, 메인 트렌치(110)가 형성된 배면은, 면적이 상대적으로 크게 증가하기 때문에, 전도성 접착제(111)와 접촉하는 면적 역시 증가하게 된다. 접촉 면적의 증가로 인해서, 전력 반도체는 리드 프레임(300)에 단단히 고정될 수 있어서, 진동이 심한 환경에서도 손상을 적게 받을 수 있다.
특히, 메인 트렌치(110)로 인해서, 상부층(200)과 배면 사이의 거리가 감소하게 된다. 메인 트렌치(110)의 저면(110a)으로부터 상부층(200)의 저면(200a)까지의 거리 d1은, 제1 도전형 기판(100)을 그라인딩하지 않았을 때의 거리 d2보다 상대적으로 작다. 따라서, 메인 트렌치(110)의 저면(110a)으로부터 상부층(200)의 저면(200a) 사이 영역은, 전류가 흐르는 최단 경로를 제공한다. 다이오드의 경우, 전류 밀도가 증가하며, 트렌지스터의 경우, 온 상태 저항 RDS이 개선될 수 있다. 한편, 메인 트렌치(110)가 형성되지 않은 영역은, 전력 반도체에 상당한 강도를 제공하는 역할을 한다.
도 3은 도 2에 도시된 배면을 예시적으로 도시한 평면도로, 메인 트렌치(110)와 서브 트렌치(120)를 포함하는 배면 구조를 예시적으로 나타낸다.
도 2 및 도 3을 함께 참조하면, 메인 트렌치(110)는 수직 방향으로 연장되며, 서브 트렌치(120)는 수평 방향으로 연장된다. 여기서, 메인 트렌치(110)와 서브 트렌치(120)가 서로 수직하는 구조는 일 예에 불과하며, 메인 트렌치(110)와 서브 트렌치(120) 사이 각도는 반드시 90도 이어야 하는 것은 아니다.
메인 트렌치(110)의 양단(110t, 110b)은 배면의 상단 및 하단을 향해 연장되지만, 배면의 상단 및 하단에 접하지 않는다. 메인 트렌치(110)가 형성되지 않은 상단부(110t) 및 하단부(110b)는 제1 도전형 기판(100)이 변형되지 않도록 하는 지지하는 역할을 한다. 메인 트렌치(110)와 서브 트렌치(120)가 형성되지 않은 영역(130)과 함께, 상단부(110t) 및 하단부(110b)는, 전도성 접착제(111)에 의해 리드 프레임(300)에 직접 고정된다.
상술한 바와 같이, 메인 트렌치(110)를 배면에 형성하면, 제1 도전형 기판(100)을 얇게 하지 않더라도 전기적 특성을 유지할 수 있다. 그러나, 메인 트렌치(110)의 양단(110t, 110b)이 외부까지 연장되지 않으므로, 전도성 접착제(111)가 메인 트렌치(110)의 내부 공간은 전도성 접착제(111)로 완전히 충진되지 않을 수 있다. 메인 트렌치(110) 내부 공간에 공극(Void)가 존재하면, 전력 반도체 구동시 발생하는 열에 의해 메인 트렌치(110)의 내측면과 전도성 접착제(111)간 접촉이 약해지거나 심한 경우, 전력 반도체가 리드 프레임으로부터 분리될 수 있다.
서브 트렌치(120)의 양단(120r, 120l)은 배면의 양측면을 향해 연장되며, 양측면에 접한다. 즉, 제1 도전형 기판(100)의 좌우 측면에는 서브 트렌치(120)의 양단(120r, 120l)에 해당하는 개구가 형성된다. 따라서 메인 트렌치(110) 및 서브 트렌치(120)의 내부 공간을 충진하고 남은 전도성 접착체(111)는 서브 트렌치(120)의 양단(120r, 120l)을 통해 외부로 배출될 수 있다. 이로 인해, 메인 트렌치(110) 내부 공간에 공극 발생이 상당히 감소할 수 있다.
도 4는 도 3의 A 부분을 예시적으로 도시한 사시도이다.
도 4를 참조하면, 메인 트렌치(110) 입구의 폭 Wmain은 서브 트렌치(120) 입구의 폭 Wsub와 실질적으로 동일하거나 폭 Wsub보다 상대적으로 클 수 있다. 서브 트렌치(120)는 메인 트렌치(110) 내부의 공극 발생 감소를 위해 형성된다. 따라서, 메인 트렌치(110) 내부의 공기가 제1 도전형 기판(100)의 외부로 배출될 수 있는 통로를 제공하기에 충분한 폭으로 형성될 수 있다. 한편, 메인 트렌치(110)와 서브 트렌치(120)는, 입구부터 제1 도전형 기판(100)의 내부로 갈수록 폭이 좁아지는 테이퍼 형상으로 도시되어 있으나, 이는 단지 예시일 뿐이다.
메인 트렌치(110) 입구의 폭 Wmain과 서브 트렌치(120) 입구의 폭 Wsub에 의해, 영역(130)의 형상이 결정된다. 한편, 메인 트렌치(110) 사이의 거리(이하 메인 트렌치 피치) 및/또는 서브 트렌치(120) 사이의 거리(이하 서브 트렌치 피치)에 의해서도 영역(130)의 형상이 결정될 수 있다. 또한, 영역(130)의 형상은 메인 트렌치(110)와 서브 트렌치(120) 사이 각도에 의해서도 결정될 수 있다. 메인 트렌치(110)에 의해 전력 반도체의 전기적 특성이 유지되므로, 서브 트렌치 피치는 메인 트렌치 피치보다 상대적으로 클 수 있다. 예를 들어, 메인 트렌치(110)와 서브 트렌치(120)가 수직하게 형성되며 서브 트렌치 피치는 메인 트렌치 피치보다 크면, 영역(130)은 수직 방향으로 연장된 직사각형상으로 형성될 수 있다.
메인 트렌치(110)의 깊이 Dmain은 서브 트렌치(120)의 깊이 Dsub와 실질적으로 동일하거나 상이할 수 있다. 메인 트렌치(110)와 서브 트렌치(120)를 동일한 패터닝 및 식각 공정을 통해 형성하는 경우, 메인 트렌치(110)의 깊이 Dmain과 서브 트렌치(120)의 깊이 Dsub는 실질적으로 동일할 수 있다. 메인 트렌치(110)와 서브 트렌치(120)를 순차적으로 형성하는 경우, 메인 트렌치(110)의 깊이 Dmain과 서브 트렌치(120)의 깊이 Dsub는 상이할 수 있다.
도 5는 도 2에 도시된 배면 구조를 제조하는 공정을 예시적으로 도시한 도면이다. 여기서, 도 3의 I-I' 선에 따른 단면을 참조한다.
도 5의 (a)에서, 액티브 영역(210) 및 엣지 터미네이션 영역(220)을 포함하는 상부층(200)이 제1 도전형 기판(100)의 상부에 형성된다. 액티브 영역(210)은, 다이오드 또는 트랜지스터가 형성되는 영역이며, 엣지 터미네이션 영역(220)은 가드링(225)이 형성되는 영역이다. 기존 공정에서는, 상부층(200) 형성 후 제1 도전형 기판(100)의 배면을 그라인딩한 후 이온 주입, 메탈층 형성 등의 공정이 진행된다. 제1 도전형 기판(100)의 두께는, 예를 들어, 약 350 um이며, 그라인딩에 의해 약 100 um이 될 수 있다. 본 발명에서는, 그라인딩 공정을 대신하여 딥 트렌치 공정이 진행된다.
도 5의 (b)에서, 메탈층(10)이 배면 상부에 형성된다. 딥 트렌치를 형성하기 위한 패턴은 메탈층(10)을 이용하여 형성된다. 식각 공정중에는, 트렌치가 형성되는 제1 도전형 기판(100) 상의 영역뿐 아니라 패턴도 에칭액에 의해 서서히 식각된다. 따라서 일반적으로 이용되는 포토 레지스트 대신에 금속 또는 금속 합금을 사용하여 패턴을 형성한다.
도 5의 (c)에서, 메탈층(10)을 식각하여 패턴(11)을 형성한다. 메탈층(10)이 식각된 영역(110')은 딥 트렌치(110'')가 형성되는 영역이 된다.
도 5의 (d)에서, 에칭액을 이용하여 딥 트렌치(110'')가 형성된다. 딥 트렌치(110'')의 깊이는, 제1 도전형 기판(100)의 최초 두께에 따라 달라질 수 있다. 예를 들어, 제1 도전형 기판(100)을 그라인딩하여 배면과 상부층(200)의 저면(200a) 사이의 거리가 약 100 um이면, 딥 트렌치(100'')는 그 저면과 상부층(200)의 저면(200a) 사이 거리가 약 100 um이 되도록 형성될 수 있다.
도 5의 (e)에서, 딥 트렌치(110'')가 형성된 배면에 메탈층(101, 102)을 형성하여 메인 트렌치(110) 및 서브 트렌치(120)가 형성된다.
도 6은 본 발명의 다른 실시예에 따른 배면 구조를 예시적으로 도시한 평면도이다. 도 1 내지 5와 중복된 설명은 생략하고, 차이를 중심으로 설명한다.
도 6을 참조하면, (a) 및 (c)는 메인 트렌치(111, 112)만 형성된 배면을 나타내며, (b) 및 (d)는 메인 트렌치(111, 112)와 서브 트렌치(120)가 함께 형성된 배면을 나타낸다. (a)에서, 메인 트렌치(111)는 단면이 사각형상이며, 상호간에 소정 거리로 이격되어 형성될 수 있다. 유사하게, (c)에서, 메인 트렌치(112)는 단면이 사각형상이며, 상호간에 소정 거리로 이격되되, (a)의 경우보다 상대적으로 더 멀리 이격된다. 여기서, 메인 트렌치(111, 112)의 단면 형상 및 배열은 다양하게 변형 가능하다. 도 1 내지 4에 도시된 수직 방향으로 길게 연장된 메인 트렌치(110)과 달리, 복수의 메인 트렌치(111, 112)는 고립된 형태로 형성될 수 있다. 한편, 서브 트렌치(120)는 수평 방향으로 연장되며, 복수의 메인 트렌치(111, 112)를 연결할 수 있다.
도 7은 본 발명에 따른 배면 구조를 갖는 전력 반도체를 리드 프레임에 고정시킨 상태를 예시적으로 도시한 도면이다.
도 7을 참조하면, (a)는 배면이 평면으로 형성된 전력 반도체 칩 P1을 리드 프레임(300)에 고정시킨 상태를 나타내고, (b)는 배면에 메인 트렌치가 형성된 전력 반도체 칩 P2를 리드 프레임에 고정시킨 상태를 나타내며, (c)는 배면에 메인 트렌치와 서브 트렌치가 형성된 전력 반도체 칩을 리드 프레임에 고정시킨 상태를 나타낸다. 전력 반도체 칩을 리드 프레임(300)에 고정하기 위해서, 전도성 접착제(111)를 리드 프레임(300)의 상면에 도포한다. 전도성 접착제(111)는, 상온에서는 고체이나 가열하면 액상이 되는 솔더 또는 유동성이 있는 페이스트일 수 있다. 전도성 접착제(111)가 리드 프레임(300)에 균일하게 도포되고, 전력 반도체 칩을 누르는 힘 역시 상면에 균일하게 가해지면, 전도성 접착제(111)는 균일한 두께를 유지할 수 있어서, 전력 반도체 칩의 상면이 실질적으로 수평하게 고정될 수 있다. 그러나 도포된 전도성 접착제(111) 자체에 두께 편차가 있을 수 있으며 누르는 힘 역시 균일하지 않으므로, 전력 반도체 칩의 상면을 수평하게 고정시키기는 용이하지 않다.
(a)의 경우, 누르는 힘에 의해서, 전도성 접착제(111)는 전력 반도체 칩 P1의 주변으로만 밀려 나간다. 따라서 누르는 힘이 균일하지 않거나 전도성 접착제(111)가 균일하게 도포되지 않은 경우, 전력 반도체 칩의 상면을 수평하게 고정하기 어렵다.
(b)의 경우, 메인 트렌치로 인해서, 누르는 힘의 편차나 전도성 접착제(111)에 영향을 덜 받을 수 있다. 그러나 메인 트렌치 내부로 유입된 전도성 접착제(111)에 의해 외부로 빠져나가지 못한 공기는, 메인 트렌치 내부에 공극을 발생시킨다. 메인 트렌치 내부에 발생된 공극은, 전력 반도체 동작시 손상을 초래할 수 있다.
(c)의 경우, 공기가 서브 트렌치를 통해 외부로 빠져나갈 수 있으므로, 공극 발생 확률이 현저히 감소한다. 또한 메인 트렌치와 서브 트렌치로 인해서, 누르는 힘의 편차나 전도성 접착제(111)에 영향을 덜 받을 수 있다. 이로 인해, 전력 반도체 칩의 상면을 실질적으로 수평하게 고정하기가 더욱 용이해진다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (8)

  1. 제1 도전형 기판;
    상기 제1 도전형 기판의 상부에 형성되며, 액티브 영역 및 상기 액티브 영역의 적어도 일부를 둘러싸는 엣지 터미네이션 영역을 포함하는 상부층;
    상기 제1 도전형 기판의 배면에 형성되며, 상기 제1 도전형 기판의 내부를 향해 식각되어 형성된 복수의 메인 트렌치; 및
    상기 제1 도전형 기판의 배면에 형성되며, 상기 복수의 메인 트렌치를 연결하는 복수의 서브 트렌치를 포함하되,
    상기 서브 트렌치의 일단은 상기 제1 도전형 기판의 측면에 연결되는 전력 반도체.
  2. 청구항 1에 있어서, 상기 메인 트렌치의 입구 폭은 상기 서브 트렌치의 입구 폭보다 큰 전력 반도체.
  3. 청구항 1에 있어서, 상기 복수의 메인 트렌치 사이의 이격 거리는 상기 복수의 서브 트렌치 사이의 이격 거리보다 작은 전력 반도체.
  4. 청구항 1에 있어서, 상기 메인 트렌치의 깊이와 상기 서브 트렌치의 깊이는 동일한 전력 반도체.
  5. 청구항 5에 있어서, 상기 메인 트렌치의 저면과 상기 상부층의 저면 사이 거리는 100 um이하인 전력 반도체.
  6. 청구항 1에 있어서, 상기 복수의 메인 트렌치의 연장 방향과 상기 복수의 서브 트렌치의 연장 방향은 수직인 전력 반도체.
  7. 청구항 1에 있어서, 상기 메인 트렌치는 상기 서브 트렌치의 연장 방향과 상이한 연장 방향으로 연장되되, 상기 메인 트렌치의 양단은 상기 제1 도전형 기판의 측면에 연결되지 않는 전력 반도체.
  8. 청구항 1에 있어서, 상기 제1 도전형 기판은 실리콘 카바이드로 형성되는 전력 반도체.
KR1020180018414A 2018-02-14 2018-02-14 신뢰성이 고려된 배면 구조를 가진 전력 반도체 KR102061015B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180018414A KR102061015B1 (ko) 2018-02-14 2018-02-14 신뢰성이 고려된 배면 구조를 가진 전력 반도체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180018414A KR102061015B1 (ko) 2018-02-14 2018-02-14 신뢰성이 고려된 배면 구조를 가진 전력 반도체

Publications (2)

Publication Number Publication Date
KR20190098452A true KR20190098452A (ko) 2019-08-22
KR102061015B1 KR102061015B1 (ko) 2019-12-31

Family

ID=67766918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180018414A KR102061015B1 (ko) 2018-02-14 2018-02-14 신뢰성이 고려된 배면 구조를 가진 전력 반도체

Country Status (1)

Country Link
KR (1) KR102061015B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220103489A (ko) 2021-01-15 2022-07-22 윤영숙 나노버블발생장치
KR20220104926A (ko) 2021-01-19 2022-07-26 윤영숙 나노버블발생장치
KR20220107650A (ko) 2021-01-26 2022-08-02 윤영숙 나노버블시스템
KR20220107649A (ko) 2021-01-26 2022-08-02 윤영숙 나노버블시스템
KR102531870B1 (ko) 2022-03-31 2023-05-11 지효근 흡수노즐
KR20230001948U (ko) 2022-03-31 2023-10-10 지효근 나노버블발생용 용해장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6065198B2 (ja) 2012-02-21 2017-01-25 ローム株式会社 半導体装置および半導体装置の製造方法
JP6027511B2 (ja) * 2013-09-12 2016-11-16 株式会社東芝 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220103489A (ko) 2021-01-15 2022-07-22 윤영숙 나노버블발생장치
KR20220104926A (ko) 2021-01-19 2022-07-26 윤영숙 나노버블발생장치
KR20220107650A (ko) 2021-01-26 2022-08-02 윤영숙 나노버블시스템
KR20220107649A (ko) 2021-01-26 2022-08-02 윤영숙 나노버블시스템
KR102531870B1 (ko) 2022-03-31 2023-05-11 지효근 흡수노즐
KR20230001948U (ko) 2022-03-31 2023-10-10 지효근 나노버블발생용 용해장치

Also Published As

Publication number Publication date
KR102061015B1 (ko) 2019-12-31

Similar Documents

Publication Publication Date Title
KR102061015B1 (ko) 신뢰성이 고려된 배면 구조를 가진 전력 반도체
US9536875B2 (en) Semiconductor device
CN107958906B (zh) 半导体装置
US8421148B2 (en) Grid-UMOSFET with electric field shielding of gate oxide
US9362393B2 (en) Vertical semiconductor device including element active portion and voltage withstanding structure portion, and method of manufacturing the vertical semiconductor device
JP6080023B2 (ja) 逆導通型ｉｇｂｔ
US10840238B2 (en) Semiconductor device
JP7030515B2 (ja) 逆導通半導体装置
US9793343B2 (en) Semiconductor device
JP2018092968A (ja) 半導体装置、ｒｃ−ｉｇｂｔ及び半導体装置の製造方法
US10461180B2 (en) Semiconductor device
US11183601B2 (en) Semiconductor device with carrier lifetime control
JP5487956B2 (ja) 半導体装置
CN113614883B (zh) 半导体装置
JP6245107B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017191817A (ja) スイッチング素子の製造方法
JP2022150530A (ja) 半導体装置及び半導体装置の製造方法
JP6028864B2 (ja) 半導体装置
JP2019161190A (ja) 半導体装置
JP2021019156A (ja) 炭化珪素半導体装置
US9871110B2 (en) Semiconductor device
JP7257912B2 (ja) 半導体装置
JP2014225693A (ja) 半導体装置およびその製造方法
KR102038531B1 (ko) 전기적 특성이 향상된 배면 구조를 가진 전력 반도체
JP7297654B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant