KR20190090343A - 디스플레이 유닛 및 발광 유닛 - Google Patents

디스플레이 유닛 및 발광 유닛 Download PDF

Info

Publication number
KR20190090343A
KR20190090343A KR1020190007534A KR20190007534A KR20190090343A KR 20190090343 A KR20190090343 A KR 20190090343A KR 1020190007534 A KR1020190007534 A KR 1020190007534A KR 20190007534 A KR20190007534 A KR 20190007534A KR 20190090343 A KR20190090343 A KR 20190090343A
Authority
KR
South Korea
Prior art keywords
light emitting
pixels
layer
light
region
Prior art date
Application number
KR1020190007534A
Other languages
English (en)
Other versions
KR102266323B1 (ko
Inventor
아쯔히또 무라이
지로 야마다
야스히로 데라이
마사히꼬 곤도
노리떼루 마에다
Original Assignee
가부시키가이샤 제이올레드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018009713A external-priority patent/JP6872244B2/ja
Priority claimed from JP2018075472A external-priority patent/JP2019186023A/ja
Priority claimed from JP2018075473A external-priority patent/JP2019186024A/ja
Application filed by 가부시키가이샤 제이올레드 filed Critical 가부시키가이샤 제이올레드
Publication of KR20190090343A publication Critical patent/KR20190090343A/ko
Application granted granted Critical
Publication of KR102266323B1 publication Critical patent/KR102266323B1/ko

Links

Images

Classifications

    • H01L27/3246
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • H01L27/32
    • H01L27/3244
    • H01L51/50
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/813Anodes characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/341Short-circuit prevention
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • H10K59/80515Anodes characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/875Arrangements for extracting light from the devices
    • H10K59/878Arrangements for extracting light from the devices comprising reflective means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

디스플레이 유닛은 다수의 픽셀들, 제1 전극, 구획 벽, 발광 층, 및 제2 전극을 포함한다. 다수의 픽셀들 각각은 제1 방향을 따라 발광 영역 및 비-발광 영역을 가진다. 제1 전극은 다수의 픽셀들의 각각에서의 발광 영역에 제공된다. 구획 벽은 제2 방향으로 서로에 인접하는 픽셀들의 각각의 2개 사이에 제공된다. 제2 방향은 제1 방향과 교차한다. 발광 층은 제1 전극을 커버하고, 연속적인 방식으로 발광 영역 및 비-발광 영역에 제공된다. 제2 전극은 발광 층을 가로질러 제1 전극과 대면한다.

Description

디스플레이 유닛 및 발광 유닛{DISPLAY UNIT AND LIGHT EMISSION UNIT}
관련 출원들에 대한 상호 참조
이 출원은 2018년 1월 24일자로 출원된 일본 우선권 특허 출원 제2018-009713호, 2018년 4월 10일자로 출원된 제2018-075472호, 및 2018년 4월 10일자로 출원된 제2018-075473호의 이익을 주장하고, 그 각각의 전체 내용들은 참조로 본원에 편입된다.
본 기술은 유기 전계발광(electro luminescence)(EL) 엘리먼트(element)와 같은 발광 엘리먼트를 포함하는 디스플레이 유닛 및 발광 유닛에 관한 것이다.
유기 전계발광 엘리먼트를 이용하는 다양한 유형들의 발광 유닛들이 개발되었다. 이러한 발광 유닛은 예를 들어, 일본 미심사된 특허 출원 공개 제2011-049028호 및 제2011-060592호에서 개시되어 있다. 한편, 각각이 발광 영역(light emission region) 및 비-발광 영역(non-light emission region)을 가지는 픽셀(pixel)들을 포함하는 디스플레이 유닛이 또한 개발되었다. 이러한 디스플레이 유닛은 예를 들어, 일본 미심사된 특허 출원 공개 제2015-079758호에서 개시되어 있다. 비-발광 영역은 발광 영역의 가시광 투과율(visible-light transmissivity)보다 더 높은 가시광 투과율을 가진다. 발광 엘리먼트에 의해 발생되는 광은 발광 영역으로부터 추출되는 반면, 예를 들어, 외부 광은 비-발광 영역으로부터 추출된다.
디스플레이 유닛은 각각의 픽셀의 발광 영역으로부터 충분한 양의 광을 제공하도록 요청받는다. 이것을 고려하면, 각각의 픽셀의 발광 영역으로부터 충분한 양의 광을 제공하는 디스플레이 유닛을 제공하는 것이 바람직하다.
한편, 발광 유닛은 휘도 불균일(luminance unevenness) 및 컬러 재현 불균일(color reproduction unevenness)과 같은 디스플레이 불균일을 감소시키도록 요청받는다. 이것을 고려하면, 디스플레이 불균일을 감소시킨 발광 유닛을 제공하는 것이 또한 바람직하다.
발광 유닛은 디스플레이의 후방으로부터 진입하는 광을 투과하기 위하여 디스플레이 영역에 제공되는 광 투과 영역을 가질 수도 있다. 이 경우, 광학적 회절 실패가, 높은 해상도(definition)를 가지는 발광 유닛에서 발생하는 경향이 있다. 이 관점으로부터, 광학적 회절 실패가 덜 쉬운 발광 유닛을 제공하는 것이 또한 바람직하다.
본 개시내용의 실시예에 따른 디스플레이 유닛은 다수의 픽셀들, 제1 전극, 구획 벽(partition wall), 발광 층, 및 제2 전극을 포함한다. 다수의 픽셀들 각각은 제1 방향을 따라 발광 영역 및 비-발광 영역을 가진다. 제1 전극은 다수의 픽셀들의 각각에서의 발광 영역에 제공된다. 구획 벽은 제2 방향으로 인접하는 픽셀들의 각각의 2개 사이에 제공된다. 제2 방향은 제1 방향과 교차한다. 발광 층은 제1 전극을 커버(cover)하고, 연속적인 방식으로 발광 영역 및 비-발광 영역에 제공된다. 제2 전극은 발광 층을 가로질러 제1 전극과 대면한다.
본 개시내용의 실시예에 따른 발광 유닛은 기판 상에서 매트릭스(matrix)로 배열되는 다수의 디스플레이 픽셀들을 포함한다. 디스플레이 픽셀들의 각각은 서로 상이한 컬러들의 광을 방출하는 다수의 서브픽셀(subpixel)들을 포함한다. 서브픽셀들의 각각은 발광 영역, 가시광 투과 영역, 및 발광 층을 가진다. 발광 영역은 픽셀 전극과 대면한다. 가시광 투과 영역은 발광 영역의 주연부(periphery)에 제공된다. 발광 층은 발광 영역 및 가시광 투과 영역을 가로질러 제공된다. 가시광 투과 영역은 서브픽셀들의 각각에서, 다수의 디스플레이 픽셀들의 제1 어레이 방향으로 발광 영역에 대하여 위치된다.
본 개시내용의 실시예에 따른 발광 유닛은 기판 상에서 매트릭스로 배열되는 다수의 컬러 픽셀들을 포함한다. 컬러 픽셀들의 각각은 다수의 서브픽셀들을 포함하고, 다수의 비-발광 픽셀들을 포함한다. 다수의 서브픽셀들은 서로 상이한 컬러들의 광을 방출한다. 다수의 비-발광 픽셀들 각각은 가시광 투과 영역을 가진다. 서브픽셀들 중의 하나 이상과, 비-발광 픽셀들 중의 하나 이상은 다수의 컬러 픽셀들의 제1 어레이 방향으로 컬러 픽셀 기준으로 교대로 배열된다. 서브픽셀들 중의 하나 이상과, 비-발광 픽셀들 중의 하나 이상은 다수의 컬러 픽셀들의 제2 어레이 방향으로 2개의 컬러 픽셀들의 단위로 교대로 배열된다.
동반된 도면들은 개시내용의 추가의 이해를 제공하도록 의도되고, 이 명세서 내에 편입되고 이 명세서의 부분을 구성한다. 도면들은 일 예의 실시예들을 예시하고, 명세서와 함께, 기술의 원리들을 설명하도록 작용한다.
도 1은 본 개시내용의 하나의 실시예에 따른 디스플레이 유닛의 전체적인 구성을 예시하는 블록도이다.
도 2는 도 1에서 예시된 픽셀들의 배열을 예시하는 개략도이다.
도 3은 도 2에서 예시된 픽셀의 일 예의 상세한 구조를 예시하는 개략적인 평면도이다.
도 4a는 도 3에서 예시된 라인 A-A'을 따라 취해진 픽셀의 단면 구조를 예시하는 개략도이다.
도 4b는 도 3에서 예시된 라인 B-B'을 따라 취해진 픽셀의 단면 구조를 예시하는 개략도이다.
도 5는 도 3에서 예시된 픽셀의 구조의 또 다른 예를 예시하는 개략적인 평면도이다.
도 6은 도 3에서 예시된 픽셀의 구조의 또 다른 예를 예시하는 개략적인 평면도이다.
도 7은 도 4a 및 도 4b에서 예시된 유기 층의 일 예의 구조를 예시하는 개략적인 단면도이다.
도 8은 예를 들어, 도 1에서 예시된 디스플레이 유닛의 일 예의 제조 방법의 프로세스 절차를 예시하는 플로우차트이다.
도 9는 비교 예에 따른 디스플레이 유닛의 구조를 예시하는 개략적인 평면도이다.
도 10은 도 9에서 예시된 라인 A-A'을 따라 취해진 픽셀의 단면 구조를 예시하는 개략도이다.
도 11은 변형 예에 따른 디스플레이 유닛의 주요 부분의 구조를 예시하는 개략적인 단면도이다.
도 12는 도 11에서 예시된 단락회로(short-circuit) 방지 층의 구조의 또 다른 예의 개략적인 단면도이다.
도 13은 전자 장치의 구성을 예시하는 블록도이다.
도 14는 본 개시내용의 하나의 실시예에 따른 발광 유닛의 일 예의 개요 구성을 예시한다.
도 15는 도 14에서 예시된 각각의 픽셀에 포함된 서브픽셀의 일 예의 회로 구성을 예시한다.
도 16은 도 14에서 예시된 발광 패널의 일 예의 개요 구조를 예시한다.
도 17은 도 16에서 예시된 라인 A-A를 따라 취해진 발광 패널의 일 예의 단면 구조를 예시한다.
도 18은 도 16에서 예시된 라인 B-B를 따라 취해진 발광 패널의 일 예의 단면 구조를 예시한다.
도 19는 도 16에서 예시된 라인 C-C를 따라 취해진 발광 패널의 일 예의 단면 구조를 예시한다.
도 20은 도 16에서 예시된 라인 D-D를 따라 취해진 발광 패널의 일 예의 단면 구조를 예시한다.
도 21은 도 16에서 예시된 발광 패널의 제조 방법을 설명하기 위한 단면도이다.
도 22는 도 14에서 예시된 발광 패널의 개요 구조의 변형 예를 예시한다.
도 23은 도 22에서 예시된 라인 A-A를 따라 취해진 발광 패널의 일 예의 단면 구조를 예시한다.
도 24는 도 23에서 예시된 발광 패널의 제조 방법을 설명하기 위한 단면도이다.
도 25는 도 14에서 예시된 발광 패널의 개요 구조의 변형 예를 예시한다.
도 26은 도 22에서 예시된 발광 패널의 개요 구조의 변형 예를 예시한다.
도 27은 도 25 및 도 26에서 예시된 라인 A-A를 따라 취해진 발광 패널의 일 예의 단면 구조를 예시한다.
도 28은 본 개시내용의 하나의 실시예에 따른 발광 유닛을 가지는 전자 장치의 일 예의 외관의 사시도를 예시한다.
도 29는 본 개시내용의 하나의 실시예에 따른 발광 유닛을 가지는 조명 장치의 일 예의 외관의 사시도를 예시한다.
도 30은 본 개시내용의 하나의 실시예에 따른 유기 전계발광 유닛의 일 예의 개요 구성을 예시한다.
도 31은 도 30에서 예시된 각각의 픽셀에 포함된 서브픽셀의 일 예의 회로 구성을 예시한다.
도 32는 도 30에서 예시된 발광 패널의 일 예의 개요 구조를 예시한다.
도 33은 도 32에서 예시된 라인 A-A를 따라 취해진 발광 패널의 일 예의 단면 구조를 예시한다.
도 34는 도 32에서 예시된 라인 B-B를 따라 취해진 발광 패널의 일 예의 단면 구조를 예시한다.
도 35는 도 30에서 예시된 발광 패널의 개요 구조의 변형 예를 예시한다.
도 36은 도 30에서 예시된 발광 패널의 개요 구조의 변형 예를 예시한다.
도 37은 도 36에서 예시된 라인 A-A를 따라 취해진 발광 패널의 일 예의 단면 구조를 예시한다.
도 38은 도 37에서 예시된 발광 패널의 일 예의 제조 프로세스를 예시한다.
도 39는 도 30에서 예시된 발광 패널의 개요 구조의 변형 예를 예시한다.
도 40은 도 39에서 예시된 라인 A-A를 따라 취해진 발광 패널의 일 예의 단면 구조를 예시한다.
도 41은 도 40에서 예시된 발광 패널의 일 예의 제조 프로세스를 예시한다.
도 42는 도 32에서 예시된 발광 패널의 개요 구조의 변형 예를 예시한다.
도 43은 도 36에서 예시된 발광 패널의 개요 구조의 변형 예를 예시한다.
도 44는 도 39에서 예시된 발광 패널의 개요 구조의 변형 예를 예시한다.
도 45는 도 42에서 예시된 발광 패널의 개요 구조의 변형 예를 예시한다.
도 46은 도 41 내지 도 44에서 예시된 발광 패널의 서브픽셀의 일 예의 개요 구조를 예시한다.
도 47은 도 32에서 예시된 발광 패널의 개요 구조의 변형 예를 예시한다.
도 48은 도 42에서 예시된 발광 패널의 개요 구조의 변형 예를 예시한다.
도 49는 본 개시내용의 하나의 실시예에 따른 발광 유닛을 가지는 전자 장치의 일 예의 외관의 사시도를 예시한다.
도 50은 본 개시내용의 하나의 실시예에 따른 발광 유닛을 가지는 조명 장치의 일 예의 외관의 사시도를 예시한다.
본 개시내용의 일부 예의 실시예들은 동반된 도면들을 참조하여 이하에서 상세하게 설명된다. 다음의 설명은 기술의 예시적인 예들에 관한 것이고 기술로 제한하는 것으로서 해석되지 않아야 한다는 것이 주목되어야 한다. 수치 값들, 형상들, 재료들, 컴포넌트들, 컴포넌트들의 위치들, 및 컴포넌트들이 서로에 어떻게 커플링(couple)되는지를 포함하는 인자들은 오직 예시적이고, 기술로 제한하는 것으로서 해석되지 않아야 한다. 또한, 기술의 가장 일반적인 독립 청구항에서 인용되지 않는 다음의 예의 실시예들에서의 엘리먼트들은 임의적이고, 필요한 바에 기초하여 제공될 수도 있다. 도면들은 개략적이고, 축척에 맞게 그려지도록 의도된 것은 아니다. 유사한 엘리먼트들은 동일한 참조 번호들로 나타내어지고, 그 임의의 중복적인 설명은 상세하게 설명되지 않을 것이라는 것이 주목되어야 한다.
[1. 제1 예의 실시예]
먼저, 본 개시내용의 제1 예의 실시예에 따른 디스플레이 유닛(1)은 도면들을 참조하여 지금부터 상세하게 설명될 것이다. 설명은 다음의 순서로 주어지는 것에 주목한다.
1. 일 예의 실시예(연속적인 방식으로 발광 영역 및 비-발광 영역에 제공되는 발광 층을 포함하는 디스플레이 유닛)
2. 변형 예(발광 영역과 비-발광 영역 사이의 경계 근처에서 단락회로 방지 층을 가지는 예)
3. 응용 예(일 예의 전자 장치)
[구성]
도 1은 기술의 실시예에 따른 디스플레이 유닛(1)의 전체적인 구성을 개략적으로 예시한다. 디스플레이 유닛(1)은 예를 들어, 유기 전계발광(electroluminescence)(EL) 엘리먼트(10)를 이용하는 유기 전계발광(EL) 디스플레이일 수도 있다. 디스플레이 유닛(1)은 예를 들어, 상단면 측을 통해 R(적색), G(녹색), 및 B(청색) 중의 임의의 것의 광을 출력하는 상단 방출형(top emission type)일 수도 있다. 디스플레이 유닛(1)은 중간의 디스플레이 영역(10A) 및 디스플레이 영역(10A) 외부의 주변 영역(10B)을 포함할 수도 있다.
디스플레이 영역(10A)은 2차원적으로 배열되는 다수의 픽셀들(pr, pg, 및 pb)을 포함할 수도 있다. 디스플레이 영역(10A)은 외부 이미지 신호에 기초하여 예를 들어, 능동 매트릭스 방식(active matrix scheme)에 의해 이미지를 디스플레이할 수도 있다. 주변 영역(10B)은 예를 들어, 디스플레이 영역(10A)을 구동하는 회로 섹션을 포함할 수도 있다. 회로 섹션은 주사 라인 구동기(3), 신호 라인 구동기(4), 및 전력 공급 라인 구동기(5)를 포함할 수도 있다. 디스플레이 영역(10A)으로부터 주변 영역(10B)으로 가로질러서, 각각이 픽셀 배열의 행 방향(row direction)으로 연장되는 다수의 주사 라인들(WSL), 각각이 열 방향(column direction)으로 연장되는 다수의 신호 라인들(DTL), 및 각각의 행 방향으로 연장되는 다수의 전력 공급 라인들(DSL)이 제공될 수도 있다. 픽셀들(pr, pg, 및 pb)의 각각은 주사 라인(WSL), 신호 라인(DTL), 및 전력 공급 라인(DSL)을 통해 각각 주사 라인 구동기(3), 신호 라인 구동기(4), 및 전력 공급 라인 구동기(5)에 전기적으로 커플링될 수도 있다. 픽셀들(pr, pg, 및 pb)은 예를 들어, 서브픽셀에 각각 대응할 수도 있다. 픽셀들(pr, pg, 및 pb)의 세트는 기술의 실시예에서 하나의 픽셀(Pix)을 구성할 수도 있다.
도 2는 도 1에서 예시된 픽셀들(pr, pg, 및 pb)을 포함하는 픽셀(Pix)의 일 예의 평면 구성을 예시한다. 픽셀들(pr, pg, 및 pb)은 예를 들어, 직사각형 표면을 각각 가질 수도 있고, 전체로서 스트라이프(stripe) 형태로 배열될 수도 있다. 동일한 방출 컬러의 픽셀들은 직사각형 픽셀들(pr, pg, 및 pb)의 각각의 긴 측을 따르는 방향으로 배열될 수도 있다. 긴 측을 따르는 방향은 도 2에서 Y-축을 따르는 열 방향일 수도 있다. 픽셀(pr)은 예를 들어, 적색 컬러(R)를 디스플레이할 수도 있다. 픽셀(pg)은 예를 들어, 녹색 컬러(G)를 디스플레이할 수도 있다. 픽셀(pb)은 예를 들어, 청색 컬러(B)를 디스플레이할 수도 있다. 픽셀들(pr, pg, 및 pb)은 도 1에서 예시된 바와 같이, 유기 EL 엘리먼트(10)를 포함하는 픽셀 회로(PXLC)를 각각 포함할 수도 있다.
이하, 픽셀들(pr, pg, 및 pb)은 구분이 필요하지 않을 경우의 설명을 위하여 "픽셀 P"로서 각각 지칭된다.
픽셀 회로(PXLC)는 픽셀들(pr, pg, 및 pb)의 각각에서의 발광(light emission) 및 소광(light extinction)을 제어할 수도 있다. 픽셀 회로(PXLC)는 예를 들어, 유기 EL 엘리먼트(10), 저장 커패시터(storage capacitor)(Cs), 스위칭 트랜지스터(WsTr), 및 구동 트랜지스터(DsTr)를 포함할 수도 있다. 기술의 실시예에서, 픽셀 회로(PXLC)는 2Tr1C의 회로 구성을 포함하지만; 그러나, 픽셀 회로(PXLC)의 구성은 그것으로 제한되지는 않는다는 것을 주목한다. 픽셀 회로(PXLC)는 2Tr1C 회로에 추가하여, 다양한 커패시터들 및 트랜지스터들과 같은 컴포넌트들을 포함하는 회로 구성을 가질 수도 있다.
스위칭 트랜지스터(WsTr)는 구동 트랜지스터(DsTr)의 게이트 전극으로의 이미지 신호 또는 신호 전압의 인가를 제어할 수도 있다. 본 기술의 하나의 실시예에서, 스위칭 트랜지스터(WsTr)는 주사 라인(WSL)에 인가된 전압에 응답하여 신호 라인(DTL)의 신호 전압을 샘플링할 수도 있고, 신호 전압을 구동 트랜지스터(DsTr)의 게이트 전극으로 기입할 수도 있다. 구동 트랜지스터(DsTr)는 스위칭 트랜지스터(WsTr)에 의해 샘플링된 신호 전압의 크기에 응답하여 유기 EL 엘리먼트(10)로 흐르는 전류를 제어하기 위하여, 유기 EL 엘리먼트(10)에 직렬로 커플링될 수도 있다. 구동 트랜지스터(DsTr) 및 스위칭 트랜지스터(WsTr)는 예를 들어, 각각 n-채널 MOS 또는 p-채널 MOS 박막 트랜지스터(thin film transistor)(TFT)일 수도 있다. 구동 트랜지스터(DsTr) 및 스위칭 트랜지스터(WsTr)는 각각 단일-게이트(single-gate) 트랜지스터 또는 이중-게이트(dual-gate) 트랜지스터일 수도 있다. 저장 커패시터(Cs)는 구동 트랜지스터(DsTr)의 게이트 전극과 소스 전극 사이에서 미리 결정된 전압을 유지할 수도 있다.
스위칭 트랜지스터(WsTr)는 주사 라인(WSL)에 커플링되는 게이트 전극을 가질 수도 있다. 스위칭 트랜지스터(WsTr)는 소스 전극 및 드레인 전극을 가질 수도 있고; 소스 전극 및 드레인 전극 중의 하나는 신호 라인(DTL)에 커플링될 수도 있고, 다른 하나는 구동 트랜지스터(DsTr)의 게이트 전극에 커플링될 수도 있다. 구동 트랜지스터(DsTr)는 소스 전극 및 드레인 전극을 가지고; 소스 전극 및 드레인 전극 중의 하나는 전력 공급 라인(DSL)에 커플링될 수도 있고, 다른 하나는 유기 EL 엘리먼트(10)의 애노드(anode)에 커플링될 수도 있다. 유기 EL 엘리먼트(10)의 애노드는 이하에서 설명된 "제1 전극(14)"에 대응할 수도 있다. 저장 커패시터(Cs)는 구동 트랜지스터(DsTr)의 게이트 전극과 유기 EL 엘리먼트(10)에 인접한 전극 사이에서 개재(interpose)될 수도 있다.
주사 라인(WSL)은 선택 펄스를 픽셀들 P의 각각으로 공급할 수도 있다. 선택 펄스는 행(row)에 기초하여, 디스플레이 영역(10A)에서 배열된 다수의 픽셀들 P를 선택하도록 작용할 수도 있다. 주사 라인(WSL)은 주사 라인 구동기(3)의 미예시된 출력 단자, 및 이하에서 설명된 스위칭 트랜지스터(WsTr)의 게이트 전극에 커플링될 수도 있다. 신호 라인(DTL)은 이미지 신호에 응답하여 신호 펄스를 픽셀들 P의 각각으로 공급할 수도 있다. 신호 펄스는 신호 전위 Vsig 및 기준 전위 Vofs를 포함할 수도 있다. 신호 라인(DTL)은 신호 라인 구동기(4)의 미예시된 출력 단자, 및 이하에서 설명된 스위칭 트랜지스터(WsTr)의 소스 전극 또는 드레인 전극에 커플링될 수도 있다. 전력 공급 라인(DSL)은 고정된 전위(Vcc)를 전력으로서 픽셀들 P의 각각으로 공급할 수도 있다. 전력 공급 라인(DSL)은 전력 공급 라인 구동기(5)의 미예시된 출력 단자, 및 이하에서 설명된 구동 트랜지스터(DsTr)의 소스 전극 또는 드레인 전극에 커플링될 수도 있다. 유기 EL 엘리먼트(10)는 기술의 실시예에서 이하에서 설명된 제2 전극(17)에 대응하는 캐소드(cathode)를 가지고, 캐소드는 캐소드 라인에 대응하는 공통 전위 라인에 커플링될 수도 있다.
주사 라인 구동기(3)는 미리 결정된 선택 펄스를 주사 라인들(WSL)의 각각으로 라인-순차적으로 출력할 수도 있음으로써, 픽셀들 P의 각각으로 하여금, 애노드 재설정(anode reset), Vth 보상, 신호 전위 Vsig의 기입, 이동도 보상(mobility compensation), 및 미리 결정된 타이밍들에서의 발광 동작과 같은 동작들의 각각을 실행하게 할 수도 있다. 신호 라인 구동기(4)는 외부 디지털 이미지 신호에 대응하는 아날로그 이미지 신호를 발생시킬 수도 있고, 발생된 아날로그 이미지 신호를 신호 라인들(DTL)의 각각으로 출력할 수도 있다. 전력 공급 라인 구동기(5)는 고정된 전위를 전력 공급 라인들(DSL)의 각각으로 출력할 수도 있다. 주사 라인 구동기(3), 신호 라인 구동기(4), 및 전력 공급 라인 구동기(5)는 미예시된 타이밍 제어기로부터 송신된 타이밍 제어 신호에 기초하여 서로 함께 동작하도록 제어될 수도 있다. 외부 디바이스로부터 송신된 디지털 이미지 신호는 미예시된 이미지 신호 수신기에 의해 정정될 수도 있고, 결과적인 디지털 이미지 신호는 신호 라인 구동기(4)로 송신될 수도 있다.
디스플레이 유닛(1)의 일 예의 구조의 설명이 이하에서 주어진다.
도 3은 도 2에서 예시된 디스플레이 유닛(1)의 픽셀들(pr, pg, 및 pb)을 포함하는 픽셀 P의 일 예의 상세한 구조를 예시한다. 도 4a는 도 3에서의 라인 A-A'을 따라 취해진 픽셀 P의 단면 구조를 예시한다. 도 4b는 도 3에서의 라인 B-B'을 따라 취해진 픽셀 P의 단면 구조를 예시한다. 도 4a 및 도 4b는 픽셀(pr)의 단면 구조들을 예시한다. 픽셀들(pg 및 pb)은 픽셀(pr)의 단면 구조와 유사한 단면 구조를 또한 가질 수도 있다.
픽셀들(pr, pg, 및 pb)은 그 긴 측 방향을 따라 발광 영역(R1) 및 비-발광 영역(R2)을 각각 가질 수도 있다. 긴 측 방향은 "제1 방향"으로서 또한 지칭되는, 도 3에서의 Y-축을 따르는 열 방향에 대응할 수도 있다. 다시 말해서, 발광 영역(R1) 및 비-발광 영역(R2)의 쌍은 픽셀들(pr, pg, 및 pb)의 각각으로서 작용할 수도 있다. 구획 벽(15)은 긴 측 방향에 수직인 그 짧은 측 방향으로 인접한 픽셀들(pr, pg, 및 pb)의 각각 사이에 제공될 수도 있다. 짧은 측 방향은 "제2 방향"으로서 또한 지칭되는, 도 3에서의 X-축을 따르는 행 방향에 대응할 수도 있다. 즉, 구획 벽(15)은 픽셀들(pr 및 pg) 사이, 픽셀들(pg 및 pb) 사이, 그리고 픽셀들(pb 및 pr) 사이에 제공될 수도 있다. 발광 영역(R1)에는, 발광 영역으로부터의 유기 EL 엘리먼트(10)에서 발생된 광의 추출을 가능하게 하기 위하여 유기 EL 엘리먼트(10)가 제공될 수도 있다. 비-발광 영역(R2)은 비-발광 영역으로부터의 예를 들어, 외부 광의 추출을 가능하게 하기 위하여 광 투과 영역(R1)의 광 투과율(light transmittance)보다 더 높은 광 투과율을 가질 수도 있다. 비-발광 영역(R2)은 외부 광 또는 다른 광을 추출하기 위하여 의도적으로 제공될 수도 있고, 예를 들어, 발광 영역(R1)의 면적과 거의 동일한 면적을 가질 수도 있다. 비-발광 영역(R2)의 면적은 비-발광 영역(R2)이 비의도적으로 형성되는 비-발광 영역을 포함하지 않는다는 것을 조건으로, 발광 영역(R1)의 면적보다 더 작을 수도 있다.
디스플레이 유닛(1)은 픽셀들(pr, pg, 및 pb)의 각각의 발광 영역(R1)에서 유기 EL 엘리먼트(10)를 포함할 수도 있다. 유기 EL 엘리먼트(10)는 서로 대면하는 제1 기판(11)과 제2 기판(21) 사이에서 밀봉될 수도 있다. 디스플레이 유닛(1)은 박막 트랜지스터(TFT)(12), 및 제1 기판(11) 상에서 TFT(12)를 커버하는 절연 층(13)을 포함할 수도 있다. 유기 EL 엘리먼트(10)는 절연 층(13) 상에 제공될 수도 있고, 절연 층(13)으로부터 순서대로 제1 전극(14), 유기 층(16), 및 제2 전극(17)을 포함할 수도 있다. 유기 층(16)은 유기 발광성 재료(organic luminescent material)를 함유할 수도 있고, 이하에서 설명된 발광 층(163)에 대응할 수도 있다. 구획 벽(15)은 도 4b에서 예시된 바와 같이, 제1 전극(14)과 제2 전극(17) 사이에 제공될 수도 있다. 보호 층(18)은 예를 들어, 유기 EL 엘리먼트(10) 상에 제공될 수도 있다. 제2 기판(21)은 보호 층(18) 상으로 병합될 수도 있고, 밀봉 층(23)은 그 사이에서 개재될 수도 있다. 예를 들어, 컬러 필터 층(22)은 제1 기판(11)과 대면하기 위하여 제2 기판(21)의 표면 상에 제공될 수도 있다.
픽셀들(pr, pg, 및 pb)의 각각의 비-발광 영역(R2)에는 제1 기판(11), 절연 층(13), 유기 층(16), 제2 전극(17), 보호 층(18), 밀봉 층(23), 및 제2 기판(21)이 이 순서로 제공될 수도 있다.
제1 기판(11)은 예를 들어, 유리, 석영(quartz), 실리콘, 또는 수지 재료와 같은 재료, 또는 금속 판을 포함할 수도 있다. 수지 재료의 비-제한적인 예들은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate)(PET), 폴리이미드(polyimide)(PI), 폴리카보네이트(polycarbonate)(PC), 및 폴리에틸렌 나프탈레이트(polyethylene naphthalate)(PEN)를 포함할 수도 있다.
TFT(12)는 예를 들어, 도 1에서 예시된 구동 트랜지스터(DsTr)에 대응할 수도 있다. 예를 들어, TFT(12)는 픽셀들(pr, pg, 및 pb)의 각각의 발광 영역(R1)에 제공될 수도 있다. TFT(12)는 예를 들어, 제1 기판(11) 상의 선택된 영역에서 반도체 층, 게이트 절연 막, 및 게이트 전극을 이 순서로 포함할 수도 있다. 반도체 층은 예를 들어, 옥사이드(oxide) 반도체 재료를 포함할 수도 있다. 층간 절연 막은 반도체 층, 게이트 절연 막, 및 게이트 전극을 커버하기 위하여 제공될 수도 있다. TFT(12)는 층간 절연 막 상에서 한 쌍의 소스 및 드레인 전극들을 포함할 수도 있다. 소스 및 드레인 전극들은 층간 절연 막에 제공되는 미예시된 컨택 홀(contact hole)들을 통해 반도체 층에 전기적으로 커플링될 수도 있다. 소스 및 드레인 전극들 중의 하나는 절연 층(13)에 제공된 컨택 홀(H1)을 통해 제1 전극(14)에 전기적으로 커플링될 수도 있다. 기술의 실시예에서, TFT(12)는 소위 상단-게이트 구조를 가질 수도 있지만; 그러나, 구조는 그것으로 제한되지는 않고, TFT(12)는 소위 하단-게이트 구조를 가질 수도 있다. 반도체 층은 비정질 실리콘(amorphous silicon), 다결정질 실리콘(polycrystalline silicon), 미세결정질 실리콘(microcrystalline silicon)과 같은 실리콘계 반도체를 포함할 수도 있다.
하부 코트(under coat)(UC) 막은 제1 기판(11)과 TFT(12)(즉, 반도체 층) 사이에 제공될 수도 있다. UC 막은 제1 기판(11)으로부터 상부 층으로의 나트륨 이온(sodium ion)과 같은 물질의 이동을 방지하거나 억제하기 위하여 제공될 수도 있고, 실리콘 나이트라이드(silicon nitride)(SiN) 또는 실리콘 옥사이드(silicon oxide)(SiO2)와 같은 절연 재료를 포함할 수도 있다.
절연 층(13)은 TFT(12)를 커버하기 위하여 발광 영역(R1) 및 비-발광 영역(R2)에 제공될 수도 있다. 절연 층(13)은 예를 들어, 제1 기판(11)으로부터 이 순서로 적층되는 무기 절연 층 및 유기 절연 층의 라미네이트(laminate)일 수도 있다. 무기 절연 층은 예를 들어, 200 nm의 두께를 가지는 실리콘 옥사이드(SiO2) 막일 수도 있다. 대안적으로 또는 추가적으로, 무기 절연 층은 실리콘 나이트라이드(SiN) 막, 실리콘 옥시나이트라이드(silicon oxynitride)(SiON) 막, 또는 다른 막일 수도 있거나, 그 라미네이트일 수도 있다. 기술의 일 예의 실시예에서, 유기 절연 층은 가시광 영역에서 파장을 갖는 광에 대하여 높은 광 투과율을 가지는 재료를 포함할 수도 있다. 예를 들어, 유기 절연 층은 가시광 투과율을 가지는 투명한 폴리이미드 수지(polyimide resin) 막일 수도 있다. 폴리이미드 수지 막은 예를 들어, 3000 nm의 두께를 가질 수도 있다. 대안적으로 또는 추가적으로, 유기 절연 층은 에폭시 수지, 노볼락 수지(novolak resin), 또는 아크릴 수지(acrylic resin)와 같은 가시광 투과율을 가지는 재료를 포함할 수도 있다.
유기 EL 엘리먼트(10)는 절연 층(13) 상의 픽셀들(pr, pg, 및 pb)의 각각에 제공될 수도 있다. 유기 EL 엘리먼트들(10)의 제1 전극들(14)은 분리된 방식으로 픽셀들(pr, pg, 및 pb)에서 각각 제공될 수도 있다.
제1 전극(14)은 픽셀들(pr, pg, 및 pb)의 각각의 발광 영역(R1) 및 비-발광 영역(R2) 중에서, 발광 영역(R1)에서 선택적으로 제공될 수도 있다. 다시 말해서, 픽셀들(pr, pg, 및 pb)의 각각에서 제1 전극(14)이 제공되는 영역은 발광 영역(R1)으로서 작용할 수도 있다. 제1 전극(14)은 예를 들어, 애노드로서 작용하는 반사 전극(reflective electrode)일 수도 있다. 제1 전극(14)은 직사각형 평면 형상을 가질 수도 있고, 픽셀들(pr, pg, 및 pb)의 각각에 제공될 수도 있다. 제1 전극(14)의 각각의 긴 측은 구획 벽(15)으로 커버될 수도 있다. 이 긴 측들은 도 3 및 도 4b에서 Y-축을 따라 연장될 수도 있다.
도 5 및 도 6은 픽셀들(pr, pg, 및 pb)의 일 예의 평면 형상들을 예시한다. 도 5 및 도 6에서 예시된 바와 같이, 픽셀들(pr, pg, 및 pb)의 형상들 및 치수들은 컬러: 적색, 녹색, 또는 청색에 기초하여 서로 상이할 수도 있다. 다시 말해서, 픽셀들(pr, pg, 및 pb)에서 각각 제공되는 제1 전극들(14)의 형상들 및 치수들은 서로 상이할 수도 있다. 디스플레이 유닛(1)은 짧은 측 방향으로 상이한 길이들을 가질 수도 있는 제1 전극(14)을 포함할 수도 있거나, 긴 측 방향으로 상이한 길이들을 가질 수도 있는 제1 전극들(14)을 포함할 수도 있다. 짧은 측 방향은 도 5에서 X-축을 따르는 행 방향에 대응할 수도 있다. 긴 측 방향은 도 6에서 Y-축을 따르는 열 방향에 대응할 수도 있다.
제1 전극(14)의 구성성분 재료의 비-제한적인 예들은 단체(simple substance)와, 알루미늄(aluminum)(Al), 크롬(chromium)(Cr), 금(gold)(Au), 백금(platinum)(Pt), 니켈(nickel)(Ni), 구리(copper)(Cu), 텅스텐(tungsten)(W), 및 은(silver)(Ag)과 같은 금속 원소의 합금을 포함할 수도 있다. 또한, 제1 전극(14)은 금속 막 및 투명한 전도성 막의 라미네이트를 포함할 수도 있다. 금속 막은 단체, 또는 위에서 언급된 금속 원소들의 합금을 포함할 수도 있다. 투명한 전도성 막은 가시광 투과율을 가지는 전기-전도성(electrically-conductive) 재료를 포함할 수도 있다. 투명한 전도성 막의 비-제한적인 예들은 인듐-주석 옥사이드(indium-tin oxide)(ITO) 막, 인듐-아연 옥사이드(indium-zinc oxide)(IZO) 막, 및 아연 옥사이드(zinc oxide)(ZnO)계 막을 포함할 수도 있다. 아연 옥사이드계 재료의 비-제한적인 예들은 알루미늄(Al)-도핑된 아연 옥사이드(aluminum-doped zinc oxide)(AZO) 및 갈륨-도핑된 아연 옥사이드(gallium-doped zinc oxide)(GZO)를 포함할 수도 있다.
도 3에서 X-축을 따르는 행 방향으로 제1 전극들(14)의 각각의 2개의 인접한 것들 사이에 제공되는 구획 벽(15)은 도 3에서 Y-축을 따르는 열 방향으로 연장될 수도 있다. 디스플레이 유닛(1)에서, 행 방향으로 픽셀들(pr, pg, 및 pb)의 제1 전극들(14)의 각각의 2개의 인접한 것들 사이에 제공된 구획 벽들(15)의 각각은 스트라이프 형태로 배열될 수도 있다. 구획 벽(15)의 평면 형상은 반드시 선형 형상을 가지지 않을 수도 있다. 구획 벽들(15)은 서로 상이한 폭들 또는 예를 들어, 평면(X-Y 평면) 뷰에서의 만곡된 형상(curved shape)을 가질 수도 있다. 구획 벽(15)은 픽셀들 P의 인접한 열들, 즉, 픽셀들(pr)의 열, 픽셀들(pg)의 열, 및 픽셀들(pb)의 열을 서로로부터 분리할 수도 있다. 구획 벽(15)은 액체-반발성(liquid-repellent) 표면을 가질 수도 있고, 유기 층(16)은 구획 벽들(15)에 의해 구획되는 픽셀들(pr)의 열, 픽셀들(pg)의 열, 및 픽셀들(pb)의 열에 제공될 수도 있다. 구획 벽(15)은 제1 전극(14)과 제2 전극(17) 사이의 절연을 보장하도록 또한 작용할 수도 있다.
본 기술의 일 예의 실시예에서, 구획 벽(15)은 가시광 영역에서 파장을 갖는 광에 대하여 높은 광 투과율을 가지는 재료를 포함할 수도 있다. 구획 벽(15)은 예를 들어, 가시광 투과율을 가지는 수지 재료를 포함할 수도 있다. 구획 벽(15)의 재료의 특정한, 그러나 비-제한적인 예들은 아크릴 수지, 폴리이미드 수지(예컨대, 투명한 폴리이미드), 불소 수지(fluorine resin), 실리콘 수지(silicone resin), 불소 폴리머(fluorine polymer), 실리콘 폴리머(silicon polymer), 노볼락 수지, 에폭시 수지, 및 노르보넨 수지(norbornene resin)와 같은, 가시광 투과율을 가지는 감광성 수지(photosensitive resin)를 포함할 수도 있다. 대안적인 실시예에서는, 그 안에서 분산된 안료(pigment)를 갖는 이 수지 재료들 중의 임의의 것이 또한 이용될 수도 있다. 액체 반발성은 구획 벽(15)의 수지 재료에 의해 제공될 수도 있거나, 불소 플라즈마 처리(fluorine plasma treatment)와 같은 표면 처리에 의해 구획 벽(15)에 부여될 수도 있다. 구획 벽(15)의 도 4b에서의 Z-방향으로의 두께 또는 길이는 예를 들어, 1.5 내지 2 μm일 수도 있다.
본 기술의 실시예에서, 유기 층들(16)은 스트라이프 형태로 구획 벽들(15)에 의해 픽셀들 P의 각각의 열에 대하여 구획되고, 유기 층들(16)의 각각은 도 4a에서 예시된 바와 같이, 대응하는 픽셀(pr, pg, 또는 pb)의 발광 영역(R1) 및 비-발광 영역(R2)에서 연속적인 방식으로 제공된다. 다시 말해서, 픽셀들(pr, pg, 및 pb)의 각각에서의 발광 영역(R1) 및 비-발광 영역(R2)은 예를 들어, 구획 벽에 의해 구획되지 않는다. 유기 층(16)은 열 방향으로의 픽셀들(pr)의 각각의 2개의 인접한 것들 사이, 열 방향으로의 픽셀들(pg)의 각각의 2개의 인접한 것들 사이, 및 열 방향으로의 픽셀들(pb)의 각각의 2개의 인접한 것들 사이에서 연속적인 방식으로 또한 제공될 수도 있다. 이 구조는 픽셀들(pr, pg, 및 pb)에서의 발광 영역들(R1)에서의 유기 층들(16)의 두께에서의 변동을 억제한다. 이 구조의 세부사항들은 이하에서 설명된다. 유기 층(16)의 적어도 발광 층(예컨대, 이하에서 설명된 발광 층(163))은 픽셀들(pr, pg, 및 pb)의 각각의 발광 영역(R1) 및 비-발광 영역(R2)에서 연속적인 방식으로 제공된다면 충분하다. 유기 층(16)은 도 4a에서 예시된 바와 같이, 발광 영역(R1)에서는 제1 전극(14)과 제2 전극(17) 사이에 제공될 수도 있고, 비-발광 영역(R2)에서는 절연 층(13)과 제2 전극(17) 사이에서 또한 제공될 수도 있다.
도 7은 유기 층(16)의 일 예의 상세한 구조를 예시한다. 제1 전극(14)을 커버하는 유기 층(16)은, 예를 들어 정공 주입 층(hole injection layer)(161), 정공 수송 층(hole transport layer)(162), 발광 층(163), 전자 수송 층(electron transport layer)(164), 및 전자 주입 층(electron injection layer)(165)을 제1 전극(14)으로부터 이 순서로 포함할 수도 있다. 유기 층(16)은 예를 들어, 코팅(coating)에 의해 형성될 수도 있고, 이하에서 설명된 바와 같이, 픽셀들(pr)의 각각의 열, 픽셀들(pg)의 각각의 열, 및 픽셀들(pb)의 각각의 열에서 제1 전극(14)과 제2 전극(17) 사이에 제공될 수도 있다. 유기 층(16)은 예를 들어, 도 4a 및 도 4b에서의 Z-방향을 따라 100 내지 200 nm의 두께를 가질 수도 있다. 발광 층들(163)은 각각의 픽셀들(pr, pg, 및 pb)에 대하여 서로 상이한 컬러들을 가질 수도 있다. 예를 들어, 픽셀(pr)의 발광 층(163), 픽셀(pg)의 발광 층(163), 및 픽셀(pb)의 발광 층(163)은 각각 적색 컬러, 녹색 컬러, 및 청색 컬러를 발생시킬 수도 있다.
정공 주입 층(161)은 누설을 억제하거나 방지할 수도 있고, 예를 들어, 헥사아자트리페닐렌(hexaazatriphenylene)(HAT)을 포함할 수도 있다. 정공 주입 층(161)은 예를 들어, 1 내지 20 nm의 두께를 가질 수도 있다. 정공 수송 층(162)은 예를 들어,
Figure pat00001
-NPD[N,N'-디(1-나프틸)-N,N'-디페닐-[1,1'-바이페닐]-4,4'-디아민]{
Figure pat00002
-NPD[N,N'-di(1-naphthyl)-N,N'-diphenyl-[1,1'-biphenyl]-4,4'-diamine]}을 포함할 수도 있다. 정공 수송 층(162)은 예를 들어, 15 내지 100 nm의 두께를 가질 수도 있다.
발광 층(163)은 정공들과 전자들 사이의 커플링에 의해 미리 결정된 컬러의 광을 방출할 수도 있다. 발광 층(163)은 예를 들어, 5 내지 50 nm의 두께를 가질 수도 있다. 적색 파장 영역에서 광을 방출하는 발광 층(163)은 예를 들어, 피로메텐-붕소 착물(pyrromethene-boron complex)로 도핑된 루브렌(rubrene)을 포함할 수도 있다. 이 경우, 루브렌은 호스트 재료(host material)로서 이용될 수도 있다. 녹색 파장 영역에서 광을 방출하는 발광 층(163)은 예를 들어, Alq3(트리스퀴놀린올-알루미늄 착물(trisquinolinol-aluminum complex))를 포함할 수도 있다. 청색 파장 영역에서 광을 방출하는 발광 층(163)은 예를 들어, 디아미노크리센 유도체(diaminochrysene derivative)로 도핑된 AND(9,10-디(2-나프틸)안트라센){(9,10-di(2-naphthyl)anthracene)}를 포함할 수도 있다. 이 경우, ADN은 호스트 재료로서 이용될 수도 있고, 정공 수송 층(162) 상에서, 예를 들어, 20 nm의 두께를 가지는 막으로 증기-증착(vapor-deposit)될 수도 있다. 디아미노크리센 유도체는 도펀트(dopant)로서 이용될 수도 있고, 5 %의 상대적인 막 두께 비율로 도핑될 수도 있다.
전자 수송 층(164)은 BCP(2,9-디메틸-4,7-디페닐-1,10-페난트롤린){2,9-dimethyl-4,7-diphenyl-1,10-phenanthroline}를 포함할 수도 있다. 전자 수송 층(164)은 예를 들어, 15 내지 200 nm의 두께를 가질 수도 있다. 전자 주입 층(165)은 예를 들어, 리튬 플루오라이드(lithium fluoride)(LiF)를 포함할 수도 있다. 전자 주입 층(165)은 예를 들어, 15 내지 270 nm의 두께를 가질 수도 있다.
제2 전극(17)은 발광 층(163)을 포함하는 유기 층(16)을 가로질러 제1 전극(14)과 대면할 수도 있고, 예를 들어, 캐소드로서 작용할 수도 있다. 제2 전극(17)은 모든 픽셀들 P에 의해 공유된 전극으로서 작용하기 위하여 전체 디스플레이 영역(10A)의 전반에 걸쳐 형성될 수도 있다. 제2 전극(17)은 픽셀들(pr, pg, 및 pb)의 각각의 발광 영역(R1) 및 비-발광 영역(R2)에 제공될 수도 있다. 제2 전극(17)은 예를 들어, 투명한 전도성 막을 포함할 수도 있다. 투명한 전도성 막의 비-제한적인 예들은 인듐-주석 옥사이드(ITO) 막, 인듐-아연 옥사이드(IZO) 막, 및 아연 옥사이드(ZnO)계 막을 포함할 수도 있다. 아연 옥사이드계 재료의 비-제한적인 예들은 알루미늄(Al)-도핑된 아연 옥사이드(AZO) 및 갈륨(Ga)-도핑된 아연 옥사이드(GZO)를 포함할 수도 있다. 제2 전극(17)의 두께는 특정한 두께로 제한되지는 않지만, 두께는 전기적 전도성 및 가시광 투과율을 고려하여 결정될 수도 있다. 이 재료들에 추가하여, 마그네슘 및 은의 합금(Mg-Ag 합금)은 제2 전극(17)을 위하여 또한 이용될 수도 있다.
보호 층(18)은 제2 전극(17)을 커버하기 위하여 제공될 수도 있고, 예를 들어, 실리콘 나이트라이드를 포함할 수도 있다. 보호 막(18)은 유기 EL 엘리먼트(10)로의 습기 유입뿐만 아니라, 발광 효율과 같은 특성들에서의 변동을 억제하거나 방지하는 보호 막으로서 작용할 수도 있다.
밀봉 층(23)은 보호 막(18) 및 제2 기판(21)을 함께 병합할 수도 있고, 유기 EL 엘리먼트(10)를 밀봉할 수도 있다. 밀봉 층(23)의 재료의 비-제한적인 예들은 아크릴 수지, 폴리이미드 수지, 불소 수지, 실리콘(silicone) 수지, 불소 폴리머, 실리콘 폴리머, 노볼락 수지, 에폭시 수지, 및 노르보넨 수지를 포함할 수도 있다. 대안적인 실시예에서는, 그 안에서 분산된 안료를 갖는 이 수지 재료들 중의 임의의 것이 또한 이용될 수도 있다.
컬러 필터 층(22)은 예를 들어, 적색 필터, 녹색 필터, 및 청색 필터를 포함할 수도 있다. 컬러 필터 층(22)은 예를 들어, 제2 기판(21)의 표면, 예를 들어, 제2 기판(21)의, 밀봉 층(23)에 인접한 표면의 부분 상에 제공될 수도 있다. 적색 필터, 녹색 필터, 및 청색 필터는 각각 픽셀들(pr, pg, 및 pb)을 위한 유기 EL 엘리먼트들(10)과 대면하는 영역들에 제공될 수도 있다. 이 적색 필터들, 녹색 필터들, 및 청색 필터들은 그 안에서 혼합된 안료를 갖는 수지를 각각 포함할 수도 있다.
블랙 매트릭스 층(black matrix layer)은 적색 필터, 녹색 필터, 및 청색 필터 사이의 영역, 즉, 픽셀들 사이의 영역에서 또한 제공될 수도 있다. 블랙 매트릭스 층은 예를 들어, 그 안에 혼합된 흑색 착색제(black colorant)를 갖는 수지 막, 또는 박막(thin film)의 간섭을 사용하는 박막 필터를 포함할 수도 있다. 박막 필터는 예를 들어, 금속, 금속 나이트라이드, 또는 금속 옥사이드를 포함하는 하나 이상의 박막들의 라미네이트일 수도 있고, 박막의 간섭을 사용함으로써 광을 감쇠(attenuate)시킬 수도 있다. 박막 필터의 특정한, 그러나 비-제한적인 예들은 크롬(Cr)을 포함하는 필터, 및 교대로 적층되는 크롬(III) 옥사이드(Cr2O3)를 포함하는 필터의 라미네이트를 포함할 수도 있다.
제2 기판(21)은 밀봉 층(23)과 함께, 유기 EL 엘리먼트(10)를 밀봉할 수도 있다. 제2 기판(21)은 예를 들어, 유기 EL 엘리먼트(10)에서 발생된 광에 대해 투명한, 유리 또는 플라스틱과 같은 재료를 포함할 수도 있다.
[제조 방법]
도 8은 디스플레이 유닛(1)의 일 예의 제조 방법의 프로세스 절차의 플로우차트이다. 디스플레이 유닛(1)은 예를 들어, 이하에서 설명된 바와 같이 제조될 수도 있다.
먼저, TFT(12)는 제1 기판(11) 상에서 형성될 수도 있다(단계(S101)). 그 후에, 실리콘 옥사이드 막은 화학적 기상 증착(chemical vapor deposition)(CVD)에 의해 TFT(12)를 커버하도록 증착될 수도 있고, 그 다음으로, 감광성 재료를 포함하는 유기 절연 층이 예를 들어, 스핀-코팅(spin-coating) 또는 슬릿-코팅(slit-coating)에 의해 그 상에서 형성될 수도 있다. 따라서, 절연 층(13)이 형성될 수도 있다(단계(S102)). TFT(12)의 소스 및 드레인 전극들에 도달하는 컨택 홀(H1)은 절연 층(13)에서 형성될 수도 있다(단계(S103)).
그 후에, 제1 전극(14)은 절연 층(13) 상에서 형성될 수도 있다(단계(S104)). 제1 전극(14)은 예를 들어, 절연 층(13)에서 형성된 컨택 홀(H1)을 매립하기 위하여 스퍼터링(sputtering)에 의해 전기-전도성 재료의 막을 형성함으로써, 그 다음으로, 포토리소그래피(photolithography) 및 에칭(etching)에 의해 막을 패턴화함으로써 형성될 수도 있다.
제1 전극(14)의 형성은 열 방향으로의 제1 전극(14)의 긴 측 방향을 따라 스트립 형태에서의 구획 벽들(15)의 형성(단계(S105))에 선행할 수도 있다. 그 후에, 유기 층(16)은 구획 벽(15)에 의해 구획된 영역(즉, 픽셀(pr)의 열, 픽셀(pg)의 열, 또는 픽셀(pb)의 열)에서 연속적인 방식으로 픽셀들(pr, pg, 및 pb)의 각각의 발광 영역(R1) 및 비-발광 영역(R2)에서 형성될 수도 있다(단계(S106)). 유기 층(16)은 예를 들어, 잉크-젯팅(ink-jetting) 또는 다른 방법에 의해 유기 층(16)의 구성 재료를 도포(apply)함으로써 형성될 수도 있다. 대안적으로, 유기 층(16)은 예를 들어, 디스펜서(dispenser)를 이용하는 코팅에 의해 형성될 수도 있다. 기술의 일 예의 실시예에서, (도 7에서 예시된) 유기 층(16)의 발광 층(163)은 코팅에 의해 형성될 수도 있다. 즉, 발광 층(163)은 예를 들어, 코팅된 층일 수도 있다.
유기 층(16)이 형성된 후, 위에서 설명된 재료를 포함하는 제2 전극(17)은 예를 들어, 스퍼터링에 의해 유기 층(16) 상에서 형성될 수도 있다(단계(S107)). 그 후에, 보호 층(18)은 예를 들어, CVD에 의해 제2 전극(17) 상에서 증착될 수도 있고, 그 다음으로, 제2 기판(21)은 밀봉 층(23)을 통해 보호 층(18)에 병합될 수도 있다. 예를 들어, 컬러 필터 층(22)은 제2 기판(21) 상에서 미리 형성될 수도 있다. 이러한 방식으로, 디스플레이 유닛(1)이 제조된다.
[작동들 및 효과들]
본 기술의 임의의 예의 실시예에 따른 디스플레이 유닛(1)에서, 선택 펄스는 픽셀 P를 선택하기 위하여 주사 라인 구동기(3)로부터 픽셀들 P의 각각의 스위칭 트랜지스터(WsTr)로 공급된다. 신호 라인 구동기(4)로부터 공급된 이미지 신호에 대응하는 신호 전압은 선택된 픽셀 P로 공급되고, 공급된 신호 전압은 저장 커패시터(Cs)에서 저장된다. 구동 트랜지스터(DsTr)는 저장 커패시터(Cs)에서 저장된 신호에 응답하여 ON/OFF 제어를 받고, 구동 전류는 유기 EL 엘리먼트(10)로 주입된다. 주입된 구동 전류는 유기 EL 엘리먼트(10)(즉, 발광 층(163))로 하여금, 광을 방출하게 하기 위하여 정공들 및 전자들의 재결합(recombination)을 트리거링한다. 이 광은 예를 들어, 제2 전극(17), 보호 층(18), 밀봉 층(23), 컬러 필터 층(22), 및 제2 기판(21)을 통해 픽셀들(pr, pg, 및 pb)의 각각의 광 투과 영역(R1)으로부터 추출된다. 그 결과, 적색 광, 녹색 광, 및 청색 광은 개개의 픽셀들 P: 픽셀들(pr, pg, 및 pb)로부터 방출되고, 그 가산적 컬러 혼합(additive color mixture)은 컬러 이미지 디스플레이를 허용한다. 외부 광은 제1 기판(11), 절연 층(13), 유기 층(16), 제2 전극(17), 보호 층(18), 밀봉 층(23), 및 제2 기판(21)을 통해 픽셀들(pr, pg, 및 pb)의 각각의 비-발광 영역(R2)으로부터 추출된다. 디스플레이 유닛(1)은 "시-스루 디스플레이 유닛(see-through display unit)"으로 일반적으로 칭해질 수도 있다.
본 기술의 실시예에서, 발광 층(163)은 픽셀들(pr, pg, 및 pb)의 각각의 발광 영역(R1) 및 비-발광 영역(R2)에서 연속적으로 제공된다. 이 구조는 발광 영역들(R1)의 각각에서의 발광 층(163)의 두께에서의 변동을 억제한다. 이것은 이하에서 설명되어야 한다.
도 9는 비교 예에 따른 디스플레이 유닛(100)의 픽셀들(pr, pg, 및 pb)의 개략적인 평면 구성을 예시한다. 도 10은 도 9에서 예시된 라인 A-A'을 따라 취해진 픽셀의 단면 구조를 예시한다. 디스플레이 유닛(100)에는, 픽셀들(pr, pg, 및 pb)의 각각의 발광 영역(R1)을 둘러싸는 구획 벽(115)이 제공될 수도 있다. 일 예의 실시예에서, 구획 벽(115)은 픽셀들(pr, pg, 및 pb)의 각각의 발광 영역(R1)과 비-발광 영역(R2) 사이에서 또한 제공되면서, 행 방향으로 인접한 픽셀들(pr, pg, 및 pb)의 각각 사이에 제공될 수도 있다. 유기 층(16)은 픽셀들(pr, pg, 및 pb)의 각각의 발광 영역(R1)에서 오직 제공될 수도 있고, 비-발광 영역(R2)에 제공되지 않을 수도 있다. 즉, 유기 층(16)은 열 방향으로, 인접한 픽셀들(pr, pg, 및 pb)의 각각 사이에서 비-발광 영역(R2)에 의해 분리될 수도 있다.
따라서, 유기 층(16)은 픽셀들(pr, pg, 및 pb)의 각각의 발광 영역(R1)에서 오직 배치되므로, 발광 층을 포함하는 유기 층(16)은 변동하는 경향이 있는 두께를 가진다. 발광 영역(R1)에서의 발광 층의 두께에서의 변동은 발광 층이 발광 영역(R1)에서 그 기능을 나타내는 영역을 제한하고, 즉, 유효 발광 영역을 제한한다.
추가적으로, 디스플레이 유닛(100)의 발광 층은 코팅에 의해 픽셀들(pr, pg, 및 pb)의 각각에 대하여 도트 형상(dot shape)으로 형성될 수도 있고, 이것에 의하여, 픽셀들(pr, pg, 및 pb)의 각각에 대하여 변동하는 경향이 있는 두께를 가질 수도 있다.
디스플레이 유닛(100)이 도 5 및 도 6에서 예시된 바와 같이, 개개의 제1 전극들(14)이 서로 상이한 형상들 또는 치수들을 가지는 픽셀들(pr, pg, 및 pb)을 가질 경우, 픽셀들(pr, pg, 및 pb)의 각각에 대한 인쇄 조건(printing condition)을 최적화하는 것이 필요할 수도 있다. 이러한 복잡한 제조 프로세스는 실제적인 이용에서 달성되기가 아마도 어려울 수도 있다.
다른 한편으로, 본 기술의 실시예에서, 구획 벽(115)은 픽셀들(pr, pg, 및 pb)의 각각에서의 발광 영역(R1)과 비-발광 영역(R2) 사이에 제공되지 않는다. 따라서, 발광 층(163)은 픽셀들(pr, pg, 및 pb)의 각각에서 연속적인 방식으로 발광 영역(R1) 및 비-발광 영역(R2)에 제공된다. 이 구조는 픽셀들(pr, pg, 및 pb)의 각각의 발광 영역(R1)에서의 발광 층(163)의 두께에서의 변동을 감소시키고 억제한다.
발광 층(163)은 열 방향으로 인접한 픽셀들(pr, pg, 및 pb)의 각각 사이에서 또한, 연속적인 방식으로 제공되고, 이것은 픽셀들(pr, pg, 및 pb)의 각각의 열에서 스트라이프 형태로 발광 층(163)을 형성하는 것을 가능하게 한다. 이것은 균일한 두께를 가지는 발광 층(163)의 형성을 용이하게 하고, 도 9 및 도 10에서 예시된 디스플레이 유닛(100)에서와 같이, 픽셀들(pr, pg, 및 pb)의 각각에서 도트 형상으로 발광 층을 제공할 경우와 비교하면, 높은 인쇄 정확도에 대한 필요성을 제거한다.
또한, 디스플레이 유닛(100)이 도 5 및 도 6에서 예시된 바와 같이, 개개의 제1 전극들(14)이 서로 상이한 형상들 및 치수들을 가지는 픽셀들(pr, pg, 및 pb)을 가질 경우, 픽셀들(pr, pg, 및 pb)의 각각의 열에서 스트라이프 형태로 발광 층(163)을 형성하는 것이 가능하다. 따라서, 디스플레이 유닛(100)과 비교하면, 디스플레이 유닛(1)은 인쇄 조건을 최적화할 시에 그리고 제조할 시에 용이함을 제공한다.
위에서 설명된 바와 같이, 디스플레이 유닛(1)의 발광 층(163)은 연속적인 방식으로 발광 영역(R1) 및 비-발광 영역(R2)에 제공됨으로써, 발광 층(163)의 두께에서의 변동으로 인해 발생하는, 유효 발광 영역에서의 감소를 억제한다. 따라서, 충분한 양의 광은 픽셀들(pr, pg, 및 pb)의 각각의 발광 영역(R1)으로부터 추출된다. 본 기술은 예를 들어, 높은 해상도를 가지는 디스플레이 유닛(1)에 적당하다. 이것에 대한 하나의 이유는 광 추출 효율을 증가시키는 것이 배선 및 다른 컴포넌트들에 의해 가려진 영역에서의 증가를 위하여 중요하다는 것이다.
상기한 예의 실시예의 변형 예들의 설명이 이하에서 주어진다. 다음의 설명에서, 동일한 참조 번호들은 상기한 예의 실시예의 컴포넌트들과 동일한 컴포넌트들에 배정되고, 그 설명들은 적절한 경우에 생략된다.
[2. 제1 예의 실시예의 변형 예]
도 11은 제1 예의 실시예의 변형 예에 따른 디스플레이 유닛(1A)의 Y-Z 평면에서의 단면 구조를 개략적으로 예시한다. 디스플레이 유닛(1A)은 제1 전극(14)의 짧은 측들의 각각의 단부를 커버하는 단락회로 방지 층을 포함할 수도 있다. 단락회로 방지 층은 이 변형 예에서 단락회로 방지 층(19)일 수도 있다. 이 점을 제외하고는, 디스플레이 유닛(1A)은 상기한 예의 실시예의 디스플레이 유닛(1)의 구성들과 유사한 구성들을 가지고, 그 작동들 및 효과들은 또한 유사하다.
단락회로 방지 층(19)은 도 11에서 우측 상에서 예시되는, 픽셀들(pr, pg, 및 pb)의 각각에서의 발광 영역(R1)과 비-발광 영역(R2) 사이의 경계 근처에 제공될 수도 있다. 단락회로 방지 층(19)은 도 11에서 좌측 상에서 예시되는, 열 방향으로 인접한 픽셀들(pr, pg, 및 pb)의 각각에서의 발광 영역(R1)과 비-발광 영역(R2) 사이의 경계 근처에서 또한 제공될 수도 있다. 단락회로 방지 층(19)은 픽셀들(pr, pg, 및 pb)의 각각 내의 근처, 및 열 방향으로 인접한 픽셀들(pr, pg, 및 pb)의 각각 사이의 근처 중의 오직 하나에 제공될 수도 있다. 단락회로 방지 층(19)은 제1 전극(14)의 상단 표면으로부터 짧은 측의 단부를 커버하기 위하여, 절연 층(13) 상에서, 제1 전극(14)과, 발광 층(163)을 포함하는 유기 층(16) 사이에 제공될 수도 있다. 본 기술의 일 예의 실시예에서, 단락회로 방지 층(19)의 부분은 절연 층(13)에 제공된 컨택 홀(H1)과 대면하는 부분에 제공될 수도 있다.
단락회로 방지 층(19)은 폴리이미드 수지, 실리콘(silicone) 수지, 실리콘 폴리머, 노볼락 수지, 에폭시 수지, 또는 노르보넨 수지와 같은 가시광 투과율을 가지는 절연 재료를 포함할 수도 있다. 단락회로 방지 층(19)은 도 11에서의 Z-방향으로, 예를 들어, 500 nm 내지 1 μm의 높이를 가질 수도 있다. 단락회로 방지 층(19)은 제1 전극(14)의 단부 근처에서 제1 전극(14)과 제2 전극(17) 사이의 단락회로의 발생을 방지하기 위하여 제공될 수도 있다. 일반적으로, 유기 층(16)은 제1 전극(14a)의 단부에서, 그리고 컨택 홀(H1) 바로 위의 영역에서의 레벨 차이로 인해 얇거나 단차 형상(step shape)으로 절단되는 경향이 있다. 박형화(thin)되거나 단차 형상으로 절단되는 유기 층(16)은 제1 전극(14)과 제2 전극(17) 사이의 단락회로를 아마도 야기시킬 수도 있지만, 이것은 단락회로 방지 층(19)을 제공함으로써 방지될 수 있다. 다른 한편으로, 제1 전극(14)의 긴 측들의 각각의 단부 근처에서의 제1 전극(14)과 제2 전극(17) 사이의 단락회로의 발생은 구획 벽(15)에 의해 방지된다.
도 12에서 예시된 바와 같이, 단락회로 방지 층(19)은 발광 영역(R1)과 비-발광 영역(R2) 사이의 경계의 근처로부터 비-발광 영역(R2)으로 연장하도록 제공될 수도 있다.
디스플레이 유닛(1)에서와 같이, 디스플레이 유닛(1A)에는, 연속적인 방식으로 발광 영역(R1) 및 비-발광 영역(R2)에서, 발광 층(163)을 포함하는 유기 층(16)이 또한 제공됨으로써, 유기 층(16)의 두께에서의 변동으로 인한 유효 발광 영역에서의 감소를 억제한다. 또한, 단락회로 방지 층(19)은 제1 전극(14)의 짧은 측들의 각각의 단부의 근처에서의 단락회로의 발생을 방지한다.
[3. 응용 예(전자 장치의 예)]
상기한 예의 실시예들에서 설명된 디스플레이 유닛들(1 및 1A)의 각각은 다양한 유형들의 전자 장치들에 적용될 수도 있다. 도 13은 전자 장치(6)의 블록 구성을 예시한다. 전자 장치(6)의 특정한, 그러나 비-제한적인 예들은 텔레비전, 개인용 컴퓨터(personal computer)(PC), 스마트폰, 태블릿 PC, 이동 전화, 디지털 스틸 카메라(digital still camera), 및 디지털 비디오 카메라를 포함할 수도 있다.
전자 장치(6)는 예를 들어, 위에서 설명된 디스플레이 유닛(1 또는 1A) 및 인터페이스 섹션(interface section)(60)을 포함할 수도 있다. 인터페이스 섹션(60)은 외부 디바이스로부터 다양한 신호들 및 전력 공급을 수신하는 입력 섹션일 수도 있다. 인터페이스 섹션(60)은 터치 패널, 키보드, 및 동작 버튼과 같은 사용자 인터페이스를 포함할 수도 있다.
설명은 제1 예의 실시예 및 제1 예의 실시예의 변형 예들을 참조하여 앞에서 주어졌지만, 본 기술은 그것으로 제한되는 것이 아니라, 매우 다양한 방법들로 변형될 수도 있다. 예를 들어, 각각의 층의 재료 및 두께, 막-형성 방법, 및 상기한 예의 실시예들에서 예증된 막-형성 조건과 같은 인자들은 예시적이고 비-제한적이다. 임의의 다른 재료, 임의의 다른 두께, 임의의 다른 막-형성 방법, 임의의 다른 막-형성 조건, 및 임의의 다른 인자는 위에서 설명된 것들 외에 채택될 수도 있다.
유기 층(16)은 적어도 발광 층(163)을 포함하는 것이 오직 요구된다. 예를 들어, 유기 층(16)은 오직 발광 층(163)을 포함할 수도 있다. 발광 층(163)은 예를 들어, 백색 광을 방출할 수도 있다. 발광 층(163)은 픽셀들(pr, pg, 및 pb)의 전부가 동일한 컬러의 광을 방출하는 발광 층(173)을 포함할 수도 있다.
본 기술의 상기한 예의 실시예들에 따른 디스플레이 유닛은 능동 매트릭스 유형이지만, 디스플레이 유닛은 본 기술의 또 다른 예의 실시예에서 수동 매트릭스 유형일 수도 있다. 또한, 능동 매트릭스 구동을 위한 픽셀 회로(PXLC)의 구성은 상기한 예의 실시예들에서 설명된 것으로 제한되지는 않는다. 커패시터 엘리먼트 또는 트랜지스터는 필요한 바와 같이 추가될 수도 있다. 이 경우, 임의의 다른 필요한 구동 회로는 주사 라인 구동기(3), 신호 라인 구동기(4), 및 전력 공급 라인 구동기(5) 외에, 픽셀 회로(PXLC)에서의 변화에 응답하여 추가될 수도 있다.
디스플레이 유닛(1 및 1A) 각각은 본 기술의 상기한 예의 실시예들에서 (예를 들어, 도 4a에서 예시된) 컬러 필터 층(22)을 포함하지만; 그러나, 컬러 필터 층(22)은 본 기술의 또 다른 예의 실시예에 따른 디스플레이 유닛에 포함되지 않을 수도 있다.
제1 전극(14)은 가시광 투과율을 가지는 전기-전도성 재료를 포함할 수도 있는 반면, 제2 전극(17)은 광 반사율을 가지는 전기-전도성 재료를 포함할 수도 있다. 이 경우, 발광 층(163)에서 발생되는 광은 제1 기판(11) 측으로부터 추출될 수도 있다.
도 3은 픽셀들(pr, pg, 및 pb)의 각각의 열 방향을 따라, 발광 영역(R1) 및 비-발광 영역(R2)을 이 순서로 배열하는 예를 예시한다. 그러나, 발광 영역(R1) 및 비-발광 영역(R2)은 희망된 바와 같이 배열될 수도 있다. 예를 들어, 비-발광 영역(R2), 발광 영역(R1), 및 비-발광 영역(2)은 픽셀들(pr, pg, 및 pb)의 각각의 열 방향을 따라 이 순서로 배열될 수도 있다.
상기한 예의 실시예들에서 설명된 효과들은 단지 예들이다. 본 개시내용의 실시예에 따른 효과들은 다른 효과들일 수도 있거나, 앞에서 설명된 효과들에 추가하여 다른 효과들을 더 포함할 수도 있다.
[4. 제2 예의 실시예]
[구성]
도 14는 본 개시내용의 제2 예의 실시예에 따른 발광 유닛(200)의 일 예의 개요 구성을 예시한다. 도 15는 발광 유닛(200)에 제공되는 픽셀들(211)의 각각에 포함된 서브픽셀(212)의 일 예의 회로 구성을 예시한다. 발광 유닛(200)은 예를 들어, 발광 패널(210), 제어기(220), 및 구동기(230)를 포함할 수도 있다. 구동기(230)는 예를 들어, 발광 패널(210)의 외주(outer periphery)에서 장착될 수도 있다. 발광 패널(210)은 매트릭스로 배열되는 다수의 픽셀들(211)을 포함할 수도 있다. 제어기(220) 및 구동기(230)는 외부 디바이스로부터 수신되는 이미지 신호(Din) 및 동기 신호(Tin)에 기초하여 발광 패널(210)(즉, 다수의 픽셀들(211))을 구동할 수도 있다.
[발광 패널(210)]
제어기(220) 및 구동기(230)에 의한 픽셀들(211)의 각각의 능동 매트릭스 구동에 응답하여, 발광 패널(210)은 외부 디바이스로부터 수신된 이미지 신호(Din) 및 동기 신호(Tin)에 기초하여 이미지를 디스플레이할 수도 있다. 발광 패널(210)은 각각이 행 방향으로 연장되는 다수의 주사 라인들(WSL), 각각이 열 방향으로 연장되는 다수의 신호 라인들(DTL), 각각이 행 방향으로 연장되는 다수의 전력 공급 라인들(DSL), 및 매트릭스로 배열되는 다수의 픽셀들(211)을 포함할 수도 있다.
주사 라인(WSL)은 픽셀들(211)의 각각을 선택하기 위하여 제공될 수도 있고, 선택 펄스를 픽셀들(211)의 각각으로 공급할 수도 있다. 선택 펄스는 미리 결정된 단위에 기초하여, 예를 들어, 픽셀 행에 기초하여 픽셀들(211)의 각각을 선택하기 위하여 이용될 수도 있다. 신호 라인(DTL)은 이미지 신호(Din)에 응답하여 신호 전압(Vsig)을 픽셀들(211)의 각각으로 공급하기 위하여 제공될 수도 있고, 신호 전압(Vsig)을 포함하는 데이터 펄스를 픽셀들(211)의 각각으로 공급할 수도 있다. 전력 공급 라인(DSL)은 전기 전력을 픽셀들(211)의 각각으로 공급하기 위하여 제공될 수도 있다.
픽셀들(211)의 각각은 예를 들어, 적색 광을 방출하는 서브픽셀(212), 녹색 광을 방출하는 서브픽셀(212), 및 청색 광을 방출하는 서브픽셀(212)을 포함할 수도 있다. 즉, 다수의 서브픽셀들(212)은 미리 결정된 수에 의해 다수의 디스플레이 픽셀들, 즉, 픽셀들(211)로 그룹화될 수도 있다. 픽셀들(211)의 각각은 예를 들어, 백색 컬러 또는 황색 컬러와 같은 다른 컬러를 방출하는 서브픽셀(212)을 더 포함할 수도 있다. 픽셀들(211)의 각각은 예를 들어, 미리 결정된 방향으로 줄지어 있는 다수의 서브픽셀들(212)을 포함할 수도 있다.
신호 라인들(DTL)의 각각은 이하에서 설명된 수평 선택기(231)의 출력 단자에 커플링될 수도 있다. 예를 들어, 다수의 신호 라인들(DTL)은 픽셀 열들에 일대일(one by one)로 각각 할당될 수도 있다. 주사 라인들(WSL)의 각각은 이하에서 설명된 기입 주사기(write scanner)(232)의 출력 단자에 커플링될 수도 있다. 예를 들어, 다수의 주사 라인들(WSL)은 픽셀 행들에 일대일로 각각 할당될 수도 있다. 전력 공급 라인들(DSL)의 각각은 전력 공급기의 출력 단자에 커플링될 수도 있다. 예를 들어, 다수의 전력 공급 라인들(DSL)은 픽셀 행들에 일대일로 각각 할당될 수도 있다.
서브픽셀들(212)의 각각은 픽셀 회로(212-1) 및 발광 엘리먼트(212-2)를 포함할 수도 있다. 발광 엘리먼트(212-2)의 세부사항들은 이하에서 설명된다.
픽셀 회로(212-1)는 발광 엘리먼트(212-2)의 발광 및 소광을 제어할 수도 있다. 픽셀 회로(212-1)는 이하에서 설명된 기입 주사에 의해 서브픽셀들(212)의 각각에서 기입되는 전압을 유지할 수도 있다. 픽셀 회로(212-1)는 예를 들어, 구동 트랜지스터(Tr1), 스위칭 트랜지스터(Tr2), 및 저장 커패시터(Cs)를 포함할 수도 있다.
스위칭 트랜지스터(Tr2)는 구동 트랜지스터(Tr1)의 게이트로의, 이미지 신호(Din)에 대응하는 신호 전압(Vsig)의 인가를 제어할 수도 있다. 일 예의 실시예에서, 스위칭 트랜지스터(Tr2)는 신호 라인(DTL)의 전압을 샘플링할 수도 있고, 샘플링된 전압을 구동 트랜지스터(Tr1)의 게이트로 기입할 수도 있다. 구동 트랜지스터(Tr1)는 발광 엘리먼트(212-2)에 직렬로 커플링될 수도 있다. 구동 트랜지스터(Tr1)는 발광 엘리먼트(212-2)를 구동할 수도 있다. 구동 트랜지스터(Tr1)는 스위칭 트랜지스터(Tr2)에 의해 샘플링된 전압의 크기에 따라 발광 엘리먼트(212-2)에서 흐르는 전류를 제어할 수도 있다. 저장 커패시터(Cs)는 구동 트랜지스터(Tr1)의 게이트와 소스 사이에서 미리 결정된 전압을 유지할 수도 있다. 저장 커패시터(Cs)는 미리 결정된 기간 동안에 구동 트랜지스터(Tr1)의 게이트와 소스 사이에서 전압(Vgs)을 일정하게 유지할 수도 있다. 픽셀 회로(212-1)는 2Tr1C 회로에 추가되는 다양한 유형들의 커패시터들 및 트랜지스터들을 더 포함하는 회로 구성을 가질 수도 있거나, 2Tr1C 회로의 회로 구성과는 상이한 회로 구성을 가질 수도 있다.
신호 라인들(DTL)의 각각은 수평 선택기(231)의 출력 단자 및 스위칭 트랜지스터(Tr2)의 소스 또는 드레인에 커플링될 수도 있다. 수평 선택기(231)는 이하에서 설명된다. 주사 라인들(WSL)의 각각은 기입 주사기(232)의 출력 단자 및 스위칭 트랜지스터(Tr2)의 게이트에 커플링될 수도 있다. 기입 주사기(232)는 이하에서 설명된다. 전력 공급 라인들(DSL)의 각각은 전력 공급 회로 및 구동 트랜지스터(Tr1)의 소스 또는 드레인에 커플링될 수도 있다.
스위칭 트랜지스터(Tr2)의 게이트는 주사 라인(WSL)에 커플링될 수도 있다. 스위칭 트랜지스터(Tr2)의 소스 또는 드레인은 신호 라인(DTL)에 커플링될 수도 있다. 스위칭 트랜지스터(Tr2)의 소스 및 드레인 중의 하나의, 신호 라인(DTL)에 커플링되지 않는 단자는 구동 트랜지스터(Tr1)의 게이트에 커플링될 수도 있다. 구동 트랜지스터(Tr1)의 소스 또는 드레인은 전력 공급 라인(DSL)에 커플링될 수도 있다. 구동 트랜지스터(Tr1)의 소스 및 드레인 중의 하나의, 전력 공급 라인(DSL)에 커플링되지 않는 단자는 발광 엘리먼트(212-2)의 애노드(221)에 커플링될 수도 있다. 저장 커패시터(Cs)의 단부는 구동 트랜지스터(Tr1)의 게이트에 커플링될 수도 있다. 저장 커패시터(Cs)의 다른 단부는 발광 엘리먼트(212-2) 측 상에 있는, 구동 트랜지스터(Tr1)의 소스 및 드레인 중의 하나의 단자에 커플링될 수도 있다.
[구동기(230)]
구동기(230)는 예를 들어, 수평 선택기(231) 및 기입 주사기(232)를 포함할 수도 있다. 수평 선택기(231)는 예를 들어, 동기 방식으로 제어 신호의 입력에 응답하여, 아날로그 신호 전압(Vsig)을 신호 라인들(DTL)의 각각에 인가할 수도 있다. 아날로그 신호 전압(Vsig)은 제어기(220)로부터 송신될 수도 있다. 기입 주사기(232)는 미리 결정된 단위에 기초하여 다수의 서브픽셀들(212)을 주사할 수도 있다.
[제어기(220)]
제어기(220)는 이하에서 설명된다. 제어기(220)는 미리 결정된 조건에 따라, 외부 디바이스로부터 수신된 디지털 이미지 신호(Din)를 정정할 수도 있고, 정정된 이미지 신호에 기초하여 신호 전압(Vsig)을 발생시킬 수도 있다. 제어기(220)는 발생된 신호 전압(Vsig)을 예를 들어, 수평 선택기(231)로 출력할 수도 있다. 제어기(220)는 예를 들어, 동기 방식으로, 외부 디바이스로부터 수신된 동기 신호(Tin)에 응답하여 제어 신호를 구동기(230)에서의 각각의 회로로 출력할 수도 있다.
발광 엘리먼트(212-2)는 도 16 내지 도 20을 참조하여 이하에서 설명된다. 도 16은 발광 패널(210)의 일 예의 개요 구조를 예시한다. 도 17은 픽셀들(211)의 행 방향으로의 일 예의 단면 구조인, 도 16에서 예시된 라인 A-A를 따라 취해진 발광 패널(210)의 일 예의 단면 구조를 예시한다. 도 18은 도 16에서 예시된 라인 B-B를 따라 취해진 발광 패널(210)의 일 예의 단면 구조, 즉, 서브픽셀(212)(212R)의 열 방향으로의 일 예의 단면 구조를 예시한다. 도 19는 서브픽셀(212)(212R)의 열 방향으로의 단면 구조의 또 다른 예인, 도 16에서 예시된 라인 C-C를 따라 취해진 발광 패널(210)의 일 예의 단면 구조를 예시한다. 도 20은 서브픽셀(212)(212R)의 열 방향으로의 단면 구조의 또 다른 예인, 도 16에서 예시된 라인 D-D를 따라 취해진 발광 패널(210)의 일 예의 단면 구조를 예시한다. 도 18에서 예시된 단면 구조의 예는, 교차 피스(cross piece)(214B)를 회피하지만 하부 측에서 애노드(221)를 가지는 부분에 있을 수도 있다. 애노드(221)는 이하에서 설명된 정공 주입 층(222)에 노출될 수도 있다. 교차 피스(214B)는 이하에서 설명된다. 도 19에서 예시된 단면 구조의 예는 교차 피스(214B)를 포함하는 부분에 있을 수도 있다. 도 20에서 예시된 단면 구조의 예는, 교차 피스(214B)를 회피하지만 하부 부분에서 애노드(221)를 가지지 않는 부분에 있을 수도 있다. 교차 피스(214B)는 이하에서 설명된다.
발광 패널(210)은 매트릭스로 배열되는 다수의 패널들(211)을 포함할 수도 있다. 픽셀들(211)의 각각은 위에서 설명된 바와 같이, 예를 들어, 적색 광을 방출하는 서브픽셀(212), 녹색 광을 방출하는 서브픽셀(212), 및 청색 광을 방출하는 서브픽셀(212)을 포함할 수도 있다. 이 경우, 적색 광, 녹색 광, 및 청색 광을 방출하는 서브픽셀들(212)은 각각 서브픽셀(212R), 서브픽셀(212G), 및 서브픽셀(212B)일 수도 있다.
서브픽셀(212R)은 적색 광을 방출하는 발광 엘리먼트(212-2)(212r)를 포함할 수도 있다. 서브픽셀(212G)은 녹색 광을 방출하는 발광 엘리먼트(212-2)(212g)를 포함할 수도 있다. 서브픽셀(212B)은 청색 광을 방출하는 발광 엘리먼트(212-2)(212b)를 포함할 수도 있다. 서브픽셀들(212R, 212G, 및 212B)은 예를 들어, 스트라이프 형태로 배열될 수도 있다. 일 예의 실시예에서, 서브픽셀들(212R, 212G, 및 212B)은 픽셀들(211)의 각각에서 행 방향으로 배열될 수도 있다. 또한, 예를 들어, 동일한 컬러의 광을 방출하는 다수의 서브픽셀들(212)은 각각의 픽셀 행에서 열 방향으로 배열될 수도 있다.
발광 패널(210)은 기판(216)을 포함할 수도 있다. 기판(216)은 예를 들어, 기저부(base), 및 기저부 상에 제공되는 배선 층을 포함할 수도 있다. 기저부는 발광 엘리먼트들(212-2)의 각각, 절연 층(214), 열 제한 섹션들(214C)의 각각, 행 제한 섹션들(214D)의 각각, 및 다른 컴포넌트들을 지지할 수도 있다. 열 제한 섹션들(214C) 및 행 제한 섹션들(214D)은 이하에서 설명된다. 기판(216)의 기저부는 가시광 투과율을 가지는 재료를 포함할 수도 있다. 일 예의 실시예에서, 기판(216)의 기저부는 무알칼리 유리(alkalifree glass), 소다 유리(soda glass), 비형광성 유리(nonfluorescent glass), 포스페이트 유리(phosphate glass), 보레이트 유리(borate glass), 또는 석영을 포함할 수도 있다. 또 다른 예의 실시예에서, 기판(216)의 기저부는 아크릴 수지, 스티렌 수지, 폴리카보네이트 수지, 에폭시 수지, 폴리에틸렌, 폴리에스테르, 실리콘(silicone) 수지, 또는 알루미나(alumina)를 포함할 수도 있다. 픽셀들(211)의 각각의 픽셀 회로(212-1)는 예를 들어, 기판(216)의 배선 층 상에서 형성될 수도 있다. 광 투과 영역(224B)과 대면하는 기판(216)의 부분은 광 투과율을 가질 수도 있다. 일 예의 실시예에서, 기판(216)의 다른 부분은 광 투과율을 또한 가질 수도 있다. 광 투과 영역(224B)은 이하에서 설명된다.
발광 패널(210)에서, 절연 층(214)은 기판(216) 상에 제공될 수도 있다. 절연 층(214)은 서브픽셀들(212)을 구획하기 위하여 제공될 수도 있다. 절연 층(214)의 두께의 상한은 바람직하게는, 막 두께에서의 변동 및 하단 라인 폭의 제어의 관점으로부터 제조 시에 절연 층(214)의 형상을 제어하는 것을 가능하게 하는 범위에 있을 수도 있다. 일 예의 실시예에서, 절연 층(214)의 두께는 바람직하게는 10 μm 이하일 수도 있다. 더 바람직하게는, 절연 층(214)의 두께의 상한은 광 노출 프로세스에서의 노출 시간에서의 증가로 인한 택트 시간(tact time)에서의 증가를 억제하는 것 뿐만 아니라, 대량-생산 프로세스에서 생산성에서의 감소를 억제하는 것을 가능하게 하는 범위에 있을 수도 있다. 일 예의 실시예에서, 절연 층(214)의 두께는 더 바람직하게는 7 μm 이하일 수도 있다. 하단 라인 폭은 막 두께가 감소할 때에 막 두께와 거의 동일한 정도로 증가되어야 하므로, 절연 층(214)의 두께의 하한은 노출 장치의 분해능 한계들 및 그 재료에 의해 결정될 수도 있다. 절연 층(214)의 두께의 하한은 막의 평탄성의 관점으로부터 바람직하게는 얇을 수도 있고, 일 예의 실시예에서, 그것은 생산성을 고려하여 바람직하게는 0.5 μm 이상일 수도 있다. 요약하면, 절연 층(214)의 두께는 바람직하게는 0.5 μm 이상 및 10 μm 이하, 더 바람직하게는, 0.5 μm 이상 및 7 μm 이하일 수도 있다.
절연 층(214)은 서브픽셀들(212)을 구획하는 다수의 열 제한 섹션들(214C) 및 다수의 행 제한 섹션들(214D)을 포함할 수도 있다. 열 제한 섹션(214C)은 본 개시내용의 "제1 벽"의 특정한, 그러나 비-제한적인 예에 대응할 수도 있다. 행 제한 섹션(214D)은 본 개시내용의 "제2 벽"의 특정한, 그러나 비-제한적인 예에 대응할 수도 있다.
열 제한 섹션들(214C)의 각각은 미리 결정된 방향(즉, 열 방향)으로 연장될 수도 있는 반면, 행 제한 섹션들(214D)의 각각은 열 제한 섹션들(214C)의 열 방향에 수직인 방향(즉, 행 방향)으로 연장될 수도 있다. 다수의 열 제한 섹션들(214C)은 열 방향으로 연장될 수도 있고, 미리 결정된 간격들에서 행 방향으로 서로에 대해 평행할 수도 있다. 다수의 행 제한 섹션들(214D)은 행 방향으로 연장될 수도 있고, 미리 결정된 거리에서 열 방향으로 서로에 대해 평행할 수도 있다. 다수의 열 제한 섹션들(214C) 및 다수의 행 제한 섹션들(214D)은 서로 교차할 수도 있고, 예를 들어, 서로에 수직일 수도 있어서, 격자 레이아웃(grid layout)을 형성할 수도 있다. 서브픽셀들(212)의 각각은 2개의 인접한 열 제한 섹션들(214C) 및 2개의 인접한 행 제한 섹션들(214D)에 의해 둘러싸일 수도 있다. 따라서, 2개의 인접한 열 제한 섹션들(214C) 및 2개의 인접한 행 제한 섹션들(214D)은 서브픽셀들(212)을 구획할 수도 있다.
절연 층(214)은 서브픽셀들(212)의 각각에서, 열 방향으로 연장되는 교차 피스(214B)를 포함할 수도 있다. 또한, 절연 층(214)은 2개의 인접한 열 제한 섹션들(214C) 및 2개의 인접한 행 제한 섹션들(214D)에 의해 둘러싸이는 영역에서 다수의 슬릿 개구부들(214A)을 포함할 수도 있고, 여기서, 교차 피스(214B)는 형성되지 않는다. 예를 들어, 2개의 개구부들(214A)이 제공될 수도 있다. 서브픽셀들(212)의 각각은 개구부들(214A) 중의 하나의 하부 부분에서 정공 주입 층(222)에 노출되는 애노드(221)를 가질 수도 있다. 애노드(221)는 이하에서 설명된다. 따라서, 개구부(214A)의 하부 부분에서 정공 주입 층(222)에 노출되는 애노드(221)는 포지티브 정공(positive hole)들을 제공할 수도 있고, 포지티브 정공들은 발광 층(224)에서 캐소드(227)로부터 공급된 전자들과 재결합할 수도 있음으로써, 발광 층(224)에서 광을 발생시킬 수도 있다. 캐소드(227) 및 발광 층(224)은 이하에서 설명된다. 즉, 애노드(221)가 하부 부분에서 정공 주입 층(222)에 노출되는 개구부(214A)와 대면하는 발광 층(224)의 영역은 발광 영역(224A)으로서 작용할 수도 있다.
서브픽셀들(212)의 각각에는, 다른 개구부(214A)와 대면하는 영역의 하부 부분에서 애노드(221)가 제공되지 않을 수도 있다. 서브픽셀들(212)의 각각에서의 다른 개구부(214A)와 대면하는 영역은 가시광 투과율을 가질 수도 있다. 따라서, 서브픽셀들(212)의 각각에서의 다른 개구부(214A)와 대면하는 영역은 가시광 투과율을 가지는 광 투과 영역(224B)으로서 작용할 수도 있다. 서브픽셀들(212)의 각각에서의 광 투과 영역(224B)은 발광 영역(224A)의 주연부에 제공될 수도 있다. 일 예의 실시예에서, 서브픽셀들(212)의 각각에서의 광 투과 영역(224B)은 다수의 픽셀들(211)의 미리 결정된 어레이 방향으로 발광 영역(224A)에 대하여 위치될 수도 있다. 본 기술의 실시예에서, 미리 결정된 어레이 방향은 본 개시내용의 제1 어레이 방향에 대응할 수도 있다. 일 예의 실시예에서, "미리 결정된 어레이 방향"은 열 제한 섹션(214C)의 연장 방향에 수직일 수도 있다.
예를 들어, 기판(216)으로부터의 행 제한 섹션(214D)의 높이는 도 17 내지 도 20에서 예시된 바와 같이, 기판(216)으로부터의 열 제한 섹션(214C)의 높이보다 더 낮을 수도 있다. 일 예의 실시예에서, 기판(216)으로부터의 행 제한 섹션(214D)의 높이는 발광 엘리먼트(212-2)의 애노드(221)와 캐소드(227) 사이의 거리의 80 % 이하일 수도 있다. 예를 들어, 행 제한 섹션(214D)의 높이는 애노드(221)와 캐소드(227) 사이의 거리가 1.2 μm일 경우에 0.8 μm일 수도 있다. 이 조건들 하에서, 열 방향으로 줄지어 있는 다수의 서브픽셀들(212)은 벨트-형상 홈(belt-shaped groove)에 배치될 수도 있다. 벨트-형상 홈은 이 서브픽셀들(212)의 좌측 및 우측 측면들 상에 각각 있는 2개의 열 제한 섹션들(214C)에 의해 형성될 수도 있다. 예를 들어, 이 다수의 서브픽셀들(212)은 발광 층(224)을 공유할 수도 있다. 즉, 발광 층(224)은 하나의 서브픽셀(212)로부터 인접한 서브픽셀(212)로 행 제한 섹션(214D)을 건널 수도 있다. 다시 말해서, 발광 층(224)은 그 사이에 행 제한 섹션(214D)을 갖는 2개의 인접한 서브픽셀들(212)에 의해 공유될 수도 있다.
개구부들(214A)의 각각은 예를 들어, 도 17에서 예시된 바와 같이, 행 방향으로의 반전된 사다리꼴 단면을 가질 수도 있다. 또한, 개구부들(214A)의 각각은 예를 들어, 도 18에서 예시된 바와 같이, 열 방향으로의 반전된 사다리꼴 단면을 가질 수도 있다. 개구부들(214A)의 각각의 측 표면은 발광 층(224)으로부터 방출된 광을 상승시키는 반사기 구조를 가질 수도 있다. (이하에서 설명된) 밀봉 층(228)의 굴절률 및 절연 층(214)의 굴절률은 다음의 공식들 (1) 및 (2)를 충족시킬 수도 있다:
1.1≤n1≤1.8 (1)
|n1-n2|≥0.20 (2)
여기서, n1은 밀봉 층(228)의 굴절률을 나타내고, n2는 절연 층(214)의 굴절률을 나타낸다.
본 기술의 일 예의 실시예에서, n2는 1.4 이상이고 1.6 이하이다. 이 조건들은 발광 층(224)으로부터 방출된 광을 외부로 추출할 시의 효율을 개선시킨다.
또한, 본 기술의 일 예의 실시예에서, 절연 층(214)의 두께인, 개구부들(214A)의 각각의 깊이(D), 절연 층(214)의 상부 표면측 개방 폭(Wh), 및 하부 표면측 개방 폭(WL)은 다음의 공식들 (3) 및 (4)를 충족시킬 수도 있다.
0.5≤WL/Wh≤0.8 (3)
0.5≤D/WL≤2.0 (4)
공식들 (3) 및 (4)에 따른 형상 및 공식들 (1) 및 (2)에 따른 굴절률 조건은 절연 층(214)이 발광 층(224)으로부터 광을 추출할 시의 효율을 개선시키는 반사기 구조를 갖는 개구부(214A)를 가지게 한다. 그 결과, 발명자들에 의해 수행된 연구에 따르면, 서브픽셀(212) 당 휘도는 반사기 구조를 제공하지 않는 경우의 그것의 약 1.2 내지 1.5 배로 증가된다.
절연 층(214)은 예를 들어, 절연성 유기 재료를 포함할 수도 있다. 절연성 유기 재료의 비-제한적인 예들은 아크릴 수지, 폴리이미드 수지, 노볼락 페놀 수지, 실리콘(silicone) 수지, 및 불소 수지를 포함할 수도 있다. 본 기술의 일 예의 실시예에서, 절연 층(214)은 예를 들어, 열 비저항(heat resistivity) 및 용매 비저항(solvent resistivity)을 가지는 절연성 수지를 포함할 수도 있다. 열 제한 섹션(214C) 및 행 제한 섹션(214D)은 포토리소그래피 및 현상(developing)에 의해 절연성 수지를 희망된 패턴으로 프로세싱함으로써 형성될 수도 있다. 열 제한 섹션(214C)은 예를 들어, 도 19에서 예시된 바와 같이, 순방향 테이퍼링된 단면(forward tapered cross section)을 가질 수도 있다. 행 제한 섹션(214D)은 예를 들어, 도 20에서 예시된 바와 같이, 순방향 테이퍼링된 단면을 가질 수도 있다.
발광 패널(210)은 예를 들어, 절연 층(214) 상에서 다수의 라인 뱅크(line bank)들(213)을 포함할 수도 있다. 라인 뱅크들(213)의 각각은 열 방향으로 연장될 수도 있고, 열 제한 섹션(214C)의 상부 표면과 접촉할 수도 있다. 라인 뱅크들(213)의 각각은 액체 반발성을 가질 수도 있다. 따라서, 라인 뱅크들(213)의 각각은 기판(216) 상에서의 발광 엘리먼트(212-2)의 형성 동안에, 서브픽셀(212)의 잉크가 다른 컬러를 위한 또 다른 서브픽셀(212)로 흐르는 것을 방지한다.
발광 엘리먼트들(212-2)의 각각은 예를 들어, 기판(216) 상에서, 애노드(221), 정공 주입 층(222), 정공 수송 층(223), 발광 층(224), 전자 수송 층(225), 전자 주입 층(226), 캐소드(227)를 기판(216)으로부터 이 순서로 포함할 수도 있다. 본 기술의 실시예에서, 발광 층(224)은 본 개시내용의 유기 발광 층에 대응할 수도 있다.
일 예의 실시예에서, 발광 엘리먼트(212-2)는 발광 층(224)을 포함할 수도 있고, 그 사이에 발광 층(224)을 가지는 애노드(221) 및 캐소드(227)를 포함할 수도 있다. 이 예에서, 발광 엘리먼트(212-2)는 애노드(221)와 발광 층(224) 사이에서, 정공 주입 층(222) 및 정공 수송 층(223)을 애노드(221)로부터 이 순서로 더 포함할 수도 있다. 정공 주입 층(222) 및 정공 수송 층(223) 중의 하나 또는 양자는 제공되지 않을 수도 있다. 이 예의 실시예에서, 발광 엘리먼트(212-2)는 발광 층(224)과 캐소드(227) 사이에서, 전자 수송 층(225) 및 전자 주입 층(226)을 발광 층(224)으로부터 이 순서로 또한 포함할 수도 있다. 전자 수송 층(225) 및 전자 주입 층(226) 중의 하나 또는 양자는 제공되지 않을 수도 있다. 발광 엘리먼트(212-2)는 애노드(221), 정공 주입 층(222), 정공 수송 층(223), 발광 층(224), 전자 수송 층(225), 전자 주입 층(226), 및 캐소드(227)를 기판(216)으로부터 이 순서로 포함하는 엘리먼트 구조를 가질 수도 있다. 발광 엘리먼트(212-2)는 다른 기능적인 층을 더 포함할 수도 있다.
정공 주입 층(222)은 정공들의 주입 효율을 증가시키기 위하여 제공될 수도 있다. 정공 수송 층(223)은 애노드(221)로부터 주입되는 정공들을 발광 층(224)으로 수송하기 위하여 제공될 수도 있다. 발광 층(224)은 전자들과 정공들 사이의 재결합에 의해 미리 결정된 컬러의 광을 방출할 수도 있다. 전자 수송 층(225)은 캐소드(227)로부터 주입되는 전자들을 발광 층(224)으로 수송하기 위하여 제공될 수도 있다. 전자 주입 층(226)은 전자들의 주입 효율을 증가시키기 위하여 제공될 수도 있다. 정공 주입 층(222) 및 전자 주입 층(226) 중의 하나 또는 양자는 제공되지 않을 수도 있다. 발광 엘리먼트(212-2)의 각각은 위에서 설명된 컴포넌트들에 추가하여 층을 더 포함할 수도 있다.
애노드(221)는 예를 들어, 기판(216) 상에서 형성될 수도 있다. 애노드(221)는 반사율을 가지는 반사성 전극일 수도 있고, 알루미늄(Al), 은(Ag), 알루미늄 및 은의 합금, 또는 다른 재료를 포함할 수도 있다. 애노드(221)는 적층되는 반사성 전극 및 투명한 전극을 포함하는 컴포넌트일 수도 있다. 투명한 전극의 재료의 비-제한적인 예들은 인듐-주석 옥사이드(ITO) 또는 인듐-아연 옥사이드(IZO)의 투명한 전기-전도성 재료를 포함할 수도 있다. 애노드(221)의 에지(edge)는 예를 들어, 절연 층(214)에서 내장될 수도 있다. 애노드(221)의 에지가 절연 층(214)에서 내장될 경우, 개구부들(214A)의 각각의 치수들을 변동시킴으로써 서브픽셀(212)의 면적 및 발광 영역(224A)의 면적을 조절하는 것이 가능하다. 일 예의 실시예에서, 개구부들(214A)의 각각의 하단의 치수들은 변동될 수도 있다.
캐소드(227)는 예를 들어, ITO 막, IZO 막, 또는 다른 재료의 투명한 전극일 수도 있다. 본 기술의 하나의 실시예에서, 애노드(221)가 반사율을 가지는 반면, 캐소드(227)가 광 투과율을 가질 경우, 발광 엘리먼트(212-2)는 광이 캐소드(227) 측으로부터 방출되는 상단-방출 구조를 가질 수도 있다. 본 기술의 실시예는 가시광 투과율을 가지는 기판(216)을 이용할 수도 있고, 그러므로, 사용자가 발광 패널(210) 후방의 객체를 시각적으로 인식하는 것이 가능하다. 즉, 발광 패널(210)은 가시광 투과성 패널일 수도 있다.
정공 주입 층(222)은 애노드(221)로부터 발광 층(224)으로의 정공들의 주입을 촉진시킬 수도 있다. 정공 주입 층(222)은 은(Ag), 몰리브덴(Mo), 크롬(Cr), 바나듐(V), 텅스텐(W), 니켈(Ni), 또는 이리듐(Ir)의 옥사이드, 또는 폴리디오펜(polythiophene) 및 폴리스티렌 술포네이트(polystyrene sulfonate)의 혼합물인 폴리에틸렌디옥시티오펜(polyethylenedioxythiophene)(PEDOT)과 같은 전도성 폴리머 재료를 포함할 수도 있다. 정공 주입 층(222)은 단일 층, 또는 적층되는 다수의 층들을 포함할 수도 있다.
정공 수송 층(223)은 애노드(221)로부터 주입되는 정공들을 발광 층(224)으로 수송할 수도 있다. 정공 수송 층(223)은 예를 들어, 애노드(221)로부터 주입된 정공들을 발광 층(224)으로 수송하는 재료를 포함할 수도 있다. 이 재료는 이하에서 "정공 수송 재료(223M)"로서 지칭될 수도 있다. 정공 수송 층(223)은 정공 수송 재료(223M)를 주로 포함할 수도 있다.
정공 수송 재료(223)의 재료를 위한 정공 수송 재료(223M)의 비-제한적인 예들은 아릴아민 유도체(arylamine derivative), 트리아졸 유도체(triazole derivative), 옥사디아졸 유도체(oxadiazole derivative), 이미다졸 유도체(imidazole derivative), 폴리아릴 알칸 유도체(polyaryl alkane derivative), 피라졸린 유도체(pyrazoline derivative), 피라졸론 유도체(pyrazolone derivative), 페닐렌디아민 유도체(phenylenediamine derivative), 아미노 치환된 칼콘 유도체(amino substituted chalcone derivative), 옥사졸 유도체(oxazole derivative), 스티릴안트라센 유도체(styrylanthracene derivative), 플루오레논 유도체(fluorenone derivative), 하이드라존 유도체(hydrazone derivative), 스틸벤 유도체(stilbene derivative), 부타디엔 화합물(butadiene compound), 폴리스티렌 유도체(polystyrene derivative), 트리페닐메탄 유도체(triphenylmethane derivative), 테트라페닐 벤진 유도체(tetraphenyl benzine derivative), 및 그 조합을 포함할 수도 있다. 예를 들어, 정공 주입 층(222) 및 정공 수송 층(223)의 재료들은 정공들의 주입 속성을 고려하여 0.5 eV 이하의 최고 점유된 분자 궤도(highest occupied molecular orbital)(HOMO) 레벨에서의 차이를 가질 수도 있다.
발광 층(224)은 발광 층(224)에서의, 애노드(221)로부터 주입되는 정공들 및 캐소드(227)로부터 주입되는 전자들의 재결합에 의해 여기자(exciton)들의 발생에 응답하여 광을 방출할 수도 있다. 발광 층(224)은 예를 들어, 코팅된 막일 수도 있다. 발광 층(224)은 코팅 및 건조 용액에 의해 형성될 수도 있다. 용액은 정공들 및 전자들의 재결합으로 인해 여기자들을 발생시키고, 이것에 의해, 광을 방출하는 유기 재료를 주로 포함하는 용질(solute)을 가질 수도 있다. 이 유기 재료는 이하에서 "유기 발광성 재료(224M)"로서 지칭될 수도 있다. 발광 층(224)은 유기 발광성 재료(224M)를 주로 포함할 수도 있다. 서브픽셀(212R)의 발광 엘리먼트(212r)는 적색 유기 발광성 재료를 포함하는 유기 발광성 재료(224M)를 이용할 수도 있다. 서브픽셀(212G)의 발광 엘리먼트(212g)는 녹색 유기 발광성 재료를 포함하는 유기 발광성 재료(224M)를 이용할 수도 있다. 서브픽셀(212B)의 발광 엘리먼트(212b)는 청색 유기 발광성 재료를 포함하는 유기 발광성 재료(224M)를 이용할 수도 있다.
발광 층(224)은 유기 발광 층의 단일 층, 또는 적층되는 다수의 유기 발광 층들을 포함할 수도 있다. 발광 층(224)이 적층되는 다수의 유기 발광 층들을 포함할 경우, 발광 층(224)은 동일한 주요 컴포넌트를 가지는 다수의 유기 발광 층들의 적층된 층일 수도 있다. 이 경우, 다수의 유기 발광 층들은 모두 코팅된 막들일 수도 있다. 다수의 유기 발광 층들은 모두 코팅, 및 유기 발광성 재료(224M)로 주로 이루어진 용질을 가지는 건조 용액에 의해 형성될 수도 있다.
본 기술의 일 예의 실시예에서, 발광 층(224)의 유기 발광성 재료(224M)는 오직 도펀트를 포함할 수도 있다. 본 기술의 또 다른 예의 실시예에서, 유기 발광성 재료(224M)는 호스트 및 도펀트의 조합을 포함할 수도 있다. 즉, 발광 층(224)은 호스트 및 도펀트를 유기 발광성 재료(224M)로서 포함할 수도 있다. 호스트는 전자들, 또는 정공들의 전기 전하들을 수송하도록 주로 작용할 수도 있는 반면, 도펀트는 발광을 야기시키도록 작용할 수도 있다. 호스트 및 도펀트의 각각의 종류는 하나로 제한되는 것이 아니라, 2개 이상의 종류들의 호스트들 또는 도펀트들의 조합이 이용될 수도 있다. 일 예의 실시예에서, 도펀트의 양은 호스트에 대하여, 0.01 중량% 이상 및 30 중량% 이하일 수도 있다. 또 다른 예의 실시예에서, 도펀트의 양은 호스트에 대하여, 0.01 중량% 이상 및 10 중량% 이하일 수도 있다.
발광 층(224)을 위한 호스트는 예를 들어, 아민 화합물(amine compound), 농축된 폴리사이클릭 방향족 화합물(condensed polycyclic aromatic compound), 또는 헤테로사이클릭 화합물(heterocyclic compound)일 수도 있다. 아민 화합물의 비-제한적인 예들은 모노아민 유도체(monoamine derivative), 디아민 유도체(diamine derivative), 트리아민 유도체(triamine derivative), 및 테트라아민 유도체(tetraamine derivative)를 포함할 수도 있다. 농축된 폴리사이클릭 방향족 화합물의 비-제한적인 예들은 안트라센 유도체(anthracene derivative), 나프탈렌 유도체(naphthalene derivative), 나프타센 유도체(naphthacene derivative), 페난트렌 유도체(phenanthrene derivative), 크리센 유도체(chrysene derivative), 플루오란텐 유도체(fluoranthene derivative), 트리페닐렌 유도체(triphenylene derivative), 펜타센 유도체(pentacene derivative), 및 페릴렌 유도체(perylene derivative)를 포함할 수도 있다. 헤테로사이클릭 화합물의 비-제한적인 예들은 카르바졸 유도체(carbazole derivative), 퓨란 유도체(furan derivative), 피리딘 유도체(pyridine derivative), 피리미딘 유도체(pyrimidine derivative), 트리아진 유도체(triazine derivative), 이미다졸 유도체(imidazole derivative), 피라졸 유도체(pyrazole derivative), 트리아졸 유도체(triazole derivative), 옥사졸 유도체(oxazole derivative), 옥사디아졸 유도체(oxadiazole derivative), 피롤 유도체(pyrrole derivative), 인돌 유도체(indole derivative), 아자인돌 유도체(azaindole derivative), 아자카르바졸 유도체(azacarbazole derivative), 피라졸린 유도체(pyrazoline derivative), 피라졸론 유도체(pyrazolone derivative), 및 프탈로시아닌 유도체(phthalocyanine derivative)를 포함할 수도 있다.
발광 층(224)을 위한 도펀트는 예를 들어, 피렌 유도체(pyrene derivative), 플루오란텐 유도체, 아릴아세틸렌 유도체(arylacetylene derivative), 플루오렌 유도체(fluorene derivative), 페릴렌 유도체, 옥사디아졸 유도체, 안트라센 유도체, 또는 크리센 유도체일 수도 있다. 대안적으로, 발광 층(224)을 위한 도펀트는 금속 착물일 수도 있다. 금속 착물의 비-제한적인 예들은 이리듐(Ir), 백금(Pt), 오스뮴(Os), 금(Au), 레늄(Re), 또는 루테늄(Ru)과 같은 금속의 리간드 및 원자를 가지는 재료를 포함할 수도 있다.
전자 수송 층(225)은 캐소드(227)로부터 주입되는 전자들을 발광 층(224)으로 수송할 수도 있다. 전자 수송 층(225)은 전자 수송 속성을 가지는 유기 재료를 주로 포함할 수도 있다. 이 유기 재료는 이하에서 "전자 수송 재료(225M)"로서 지칭될 수도 있다. 전자 수송 층(225)은 예를 들어, 증기-증착된 막 또는 스퍼터링된 막을 포함할 수도 있다. 기술의 일 예의 실시예에서, 전자 수송 층(225)은 발광 층(224)으로부터 캐소드(227)로의 전기 전하들(실시예에서 정공들)의 통과를 억제하는 전기-전하 차단 속성을 가질 수도 있다. 추가적으로, 전자 수송 층(225)은 바람직하게는, 발광 층(224)의 여기된 상태에서 소광을 억제하는 속성을 가질 수도 있다.
전자 수송 층(225)의 재료를 위한 전자 수송 재료(225M)는 예를 들어, 분자에서 하나 이상의 헤테로원자(heteroatom)들을 포함하는 방향족 헤테로사이클릭 화합물일 수도 있다. 방향족 헤테로사이클릭 화합물의 비-제한적인 예들은 골격(skeleton)에서, 피리딘 고리(pyridine ring), 피리미딘 고리(pyrimidine ring), 트리아진 고리(triazine ring), 벤즈이미다졸 고리(benzimidazole ring), 페난트롤린 고리(phenanthroline ring), 또는 퀴나졸린 고리(quinazoline ring)를 가지는 화합물을 포함할 수도 있다. 전자 수송 층(225)은 전자 수송 속성을 가지는 금속을 함유할 수도 있다. 전자 수송 속성을 가지는 금속을 함유하는 전자 수송 층(225)은 개선된 전자 수송 속성을 가진다. 금속 함유된 전자 수송 층(225)의 비-제한적인 예들은 바륨(Ba), 리튬(Li), 칼슘(Ca), 칼륨(K), 세슘(Cs), 나트륨(Na), 루비듐(Rb), 및 이테르븀(Yb)을 포함할 수도 있다.
전자 주입 층(226)은 캐소드(227)로부터 주입된 전자들을 전자 수송 층(225) 및 발광 층(224)으로 주입할 수도 있다. 전자 주입 층(226)은 예를 들어, 캐소드(227)로부터 전자 수송 층(225) 및 발광 층(224)으로의 전자들의 주입을 촉진시키는 재료를 포함할 수도 있다. 이 재료는 기술의 실시예에서 "전자 주입 재료"로서 지칭될 수도 있다. 전자 주입 재료는 예를 들어, 전자들의 주입 속성을 가지는 금속이 도핑되는, 전자들의 주입 속성을 가지는 유기 재료일 수도 있다. 전자 주입 층(226)에서 함유되는 도핑된 금속은 예를 들어, 전자 수송 층(225)에서 함유된 금속과 동일할 수도 있다. 전자 주입 층(226)은 예를 들어, 증기-증착된 막 또는 스퍼터링된 막을 포함할 수도 있다.
본 기술의 실시예에서, 정공 주입 층(222), 정공 수송 층(223), 및 발광 층(224)과 같은, 발광 엘리먼트(212-2)를 구성하는 층들의 각각은 2개의 인접한 열 제한 섹션들(214C)에 의해 둘러싸인 홈의 영역에 제공되는 서브픽셀들(212)에 의해 공유될 수도 있다. 즉, 정공 주입 층(222), 정공 수송 층(223), 및 발광 층(224)과 같은, 발광 엘리먼트(212-2)를 구성하는 층들의 각각은 예를 들어, 도 18 내지 도 20에서 예시된 바와 같이, 행 제한 섹션(214D)을 가로질러 서브픽셀들(212) 상에서 연속적으로 제공되도록 하기 위하여 홈(217)에서 열 방향으로 연장될 수도 있다.
본 기술의 실시예에서, 정공 주입 층(222), 정공 수송 층(223), 및 발광 층(224)과 같은, 발광 엘리먼트(212-2)에서의 층들의 일부는 하나의 픽셀(211)의 서브픽셀들(212)에 의해 공유될 수도 있는 것이 아니라, 하나의 픽셀(211)의 서브픽셀들(212)의 각각에 대하여 별도로 형성될 수도 있다. 즉, 정공 주입 층(222), 정공 수송 층(223), 및 발광 층(224)과 같은, 발광 엘리먼트(212-2)에서의 층들의 일부는 예를 들어, 도 17에서 예시된 바와 같이, 열 제한 섹션(214C)을 회피하기 위하여 형성될 수도 있다. 본 기술의 일 예의 실시예에서, 전자 수송 층(225) 및 전자 주입 층(226)과 같은, 발광 엘리먼트(212-2)에서의 층들의 일부는 하나의 픽셀(211)의 서브픽셀들(212)에 의해 공유될 수도 있다. 즉, 전자 수송 층(225) 및 전자 주입 층(226)과 같은, 발광 엘리먼트(212-2)에서의 층들의 일부는 예를 들어, 도 17에서 예시된 바와 같이, 열 제한 섹션(214C)을 가로질러 형성될 수도 있다.
본 기술의 실시예에서, 캐소드(227)는 발광 패널(210)의 전체 표면 상에서 형성될 수도 있다. 일 예의 실시예에서, 캐소드(227)는 전자 주입 층(226), 열 제한 섹션(214C), 행 제한 섹션(214D), 및 라인 뱅크(213)의 전체 표면 상에서 연속적으로 형성될 수도 있다.
발광 엘리먼트(212-2)는 예를 들어, 도 17 내지 도 20에서 예시된 바와 같이, 발광 엘리먼트(212-2)를 보호하고 밀봉하기 위한 층(즉, 밀봉 층(228))을 더 포함할 수도 있다. 밀봉 층(228)은 에폭시 수지 또는 비닐 수지(vinyl resin)와 같은 수지 재료를 포함할 수도 있다.
[효과들]
본 기술의 일 예의 실시예의 발광 패널(210) 및 동일한 것을 가지는 발광 유닛(200)의 효과들이 이하에서 설명된다.
일 예의 실시예에서, 발광 영역(224A), 및 가시광을 투과시키는 광 투과 영역(224B)은 서브픽셀들(212)의 각각에 제공되고, 발광 영역(224A) 및 광 투과 영역(24B)은 발광 층(224)을 공유한다. 서브픽셀들(212)의 각각에서의 광 투과 영역(224B)은 다수의 픽셀들(211)의 행 방향으로 발광 영역(224A)에 대하여 위치된다. 본 기술의 실시예에서, 행 방향은 본 개시내용의 제1 어레이 방향에 대응할 수도 있다. 픽셀들(211)의 각각에 대하여, 발광 영역(224A)과 발광 층(224)을 공유하지 않는 광 투과 영역을 가지는 서브픽셀(212)을 제공할 경우와 비교하면, 광 투과 영역(224B)이 픽셀(211)에서 발광 영역(224A)과 발광 층(224)을 공유하므로, 이 구조는 픽셀(211)에서 광 투과 영역(224B)을 제공하면서, 서브픽셀(212)의 치수들을 증가시키는 것을 가능하게 한다. 예를 들어, 도 21에서 예시된 바와 같이, 적하(dropping) 또는 다른 방법에 의해 잉크(224r, 224g, 또는 224b)를 도포함으로써 서브픽셀들(212)의 각각의 발광 층(224)을 형성할 경우, 서브픽셀들(212)의 각각을 위한 개구부(214H)의 치수들은 픽셀들(211)의 각각에 대하여, 발광 영역(224A)과 발광 층(224)을 공유하지 않는 광 투과 영역을 가지는 서브픽셀(212)을 제공할 경우의 치수들보다 더 크게 된다. 이 구조는 서브픽셀들(212)의 각각의 유기 발광 층의 더 균일한 막 두께를 가능하게 함으로써, 픽셀들(211)의 각각에 대하여, 발광 영역(224A)과 발광 층(224)을 공유하지 않는 광 투과 영역을 가지는 서브픽셀(212)을 제공할 경우와 비교하면, 인접한 서브픽셀들(212) 사이에서 컬러들을 혼합할 가능성을 감소시킨다. 그 결과, 휘도 불균일 및 컬러 재현 불균일과 같은 디스플레이 불균일이 감소된다.
본 기술의 실시예에서, 다수의 서브픽셀들(212)에는, 다수의 픽셀들(211)의 행 방향으로 구획하는 다수의 열 제한 섹션들(214C)이 제공된다. 본 기술의 실시예에서, 행 방향은 본 개시내용의 제1 어레이 방향에 대응할 수도 있고, 열 제한 섹션(214C)은 본 개시내용의 제1 벽에 대응할 수도 있다. 이 경우, 다수의 행 제한 섹션들(214D)의 각각은, 2개의 인접한 열 제한 섹션들(214C) 사이에서 개재되는 홈의 영역에서 2개의 인접한 서브픽셀들(212)을 구획한다. 행 제한 섹션(214D)은 열 제한 섹션(214C)보다 더 낮다. 본 기술의 실시예에서, 행 제한 섹션(214D)은 본 개시내용의 제2 벽에 대응할 수도 있다. 따라서, 2개의 인접한 서브픽셀들(212)은 그 사이의 행 제한 섹션(214D)과 발광 층(224)을 공유한다. 그 결과, 예를 들어, 도 21에서 예시된 바와 같이, 적하 또는 다른 방법에 의해 잉크(224r, 224g, 또는 224b)를 도포함으로써 서브픽셀들(212)의 각각의 발광 층(224)을 형성할 경우, 잉크들(224r, 224g, 및 224b)의 각각은 전체 홈의 전반에 걸쳐 확산한다. 이 구조는 동일한 컬러를 위한 서브픽셀들(212)의 각각에서 발광 층(224)을 독립적으로 제공할 경우와 비교하면, 동일한 컬러를 위한 서브픽셀들(212)의 발광 층(224)의 더 균일한 막 두께를 가능하게 한다. 결과적으로, 휘도 불균일이 감소된다.
본 기술의 실시예에서, 기판(216)은 가시광 투과성 기판이다. 이 조건들 하에서, 서브픽셀들(212)의 각각의 광 투과 영역(224B)을 통해 발광 패널(210) 후방의 객체에 진입하는 광은 발광 패널(210)을 통해 발광 패널(210)의 전방 표면으로 다시 반사한다. 그 결과, 사용자는 발광 패널(210)을 통해 발광 패널(210) 후방의 객체를 시각적으로 인식하는 것이 가능하다.
[5. 제2 예의 실시예의 변형 예]
제2 예의 실시예에 따른 발광 패널(210)의 변형 예는 이하에서 설명된다.
[변형 예 A]
도 22는 제2 예의 실시예에 따른 발광 패널(210)의 개요 구조의 변형 예를 예시한다. 도 23은 행 방향으로의 픽셀(211)의 일 예의 단면 구조인, 도 22에서 예시된 라인 A-A를 따라 취해진 발광 패널(210)의 일 예의 단면 구조를 예시한다. 도 22에서 라인 B-B를 따라 취해지는 일 예의 단면 구조는 예를 들어, 도 18에서의 단면 구조에 대응할 수도 있다. 도 22에서 라인 C-C를 따라 취해지는 일 예의 단면 구조는 예를 들어, 도 19에서의 단면 구조에 대응할 수도 있다. 도 22에서 라인 D-D를 따라 취해지는 일 예의 단면 구조는 예를 들어, 도 20에서의 단면 구조에 대응할 수도 있다.
제2 예의 실시예에 따른 발광 패널(210)의 서브픽셀들(212)의 각각에서, 예를 들어, 광 투과 영역(224B)은 도 22 및 도 23에서 예시된 바와 같이, 다수의 픽셀들(211)의 행 방향으로 발광 영역(224A)의 각각의 측면에 제공될 수도 있다. 본 기술의 실시예에서, 행 방향은 본 개시내용의 제1 어레이 방향에 대응할 수도 있다. 픽셀들(211)의 각각에 대하여, 발광 영역(224A)과 발광 층(224)을 공유하지 않는 광 투과 영역을 가지는 서브픽셀(212)을 제공할 경우와 비교하면, 광 투과 영역(224B)이 픽셀(211)에서 발광 영역(224A)과 발광 층(224)을 공유하므로, 이 구조는 픽셀(211)에서 광 투과 영역(224B)을 제공하면서, 서브픽셀(212)의 치수들을 증가시키는 것을 또한 가능하게 한다. 예를 들어, 도 24에서 예시된 바와 같이, 적하 또는 다른 방법에 의해 잉크(224r, 224g, 또는 224b)를 도포함으로써 서브픽셀들(212)의 각각의 발광 층(224)을 형성할 경우, 서브픽셀들(212)의 각각을 위한 개구부(214A)의 치수들은 픽셀들(211)의 각각에 대하여, 발광 영역(224A)과 발광 층(224)을 공유하지 않는 광 투과 영역을 가지는 서브픽셀(212)을 제공할 경우의 치수들보다 더 클 수도 있다. 이 구조는 서브픽셀들(212)의 각각의 유기 발광 층의 더 균일한 막 두께를 가능하게 함으로써, 픽셀들(211)의 각각에 대하여, 발광 영역(224A)과 발광 층(224)을 공유하지 않는 광 투과 영역을 가지는 서브픽셀(212)을 제공할 경우와 비교하면, 인접한 서브픽셀들(212) 사이에서 컬러들을 혼합할 가능성을 감소시킨다. 그 결과, 휘도 불균일 및 컬러 재현 불균일과 같은 디스플레이 불균일이 감소된다.
[변형 예 B]
도 25는 제2 예의 실시예에 따른 발광 패널(210)의 개요 구조의 변형 예를 예시한다. 도 26은 변형 예 A에 따른 발광 패널(210)의 개요 구조의 변형 예를 예시한다. 예를 들어, 발광 패널(210)은 도 25 및 도 26에서 예시된 바와 같이, 기판(216) 상에서 매트릭스로 배열되는 다수의 광 투과성 비-디스플레이(non-display) 픽셀들(215)을 포함할 수도 있다. 비-디스플레이 픽셀들(215)의 각각의 절연 층(214)은 개구부(214A)를 포함할 수도 있다. 일 예의 실시예에서, 비-디스플레이 픽셀들(215)의 각각은 도 27에서 예시된 바와 같이, 개구부(214A)의 하부 부분에서 애노드(221)를 가지지 않을 수도 있다. 이 경우, 비-디스플레이 픽셀(215)을 통해 발광 패널(210) 후방의 객체에 진입하는 광은 발광 패널(210)을 통해 발광 패널(210)의 전방 표면으로 다시 반사할 수도 있다. 그 결과, 사용자는 발광 패널(210)을 통해 발광 패널(210) 후방의 객체를 시각적으로 인식하는 것이 가능하다.
다수의 비-디스플레이 픽셀들(215) 및 다수의 픽셀들(211)은 다수의 픽셀들(211)의 미리 결정된 어레이 방향에 수직인 방향으로 교대로 배열될 수도 있다. 본 기술의 실시예에서, 미리 결정된 어레이 방향은 본 개시내용의 제1 어레이 방향에 대응할 수도 있고, 미리 결정된 어레이 방향에 수직인 방향은 본 개시내용의 제2 어레이 방향에 대응할 수도 있다. 예를 들어, "다수의 픽셀들(211)의 미리 결정된 어레이 방향에 수직인 방향"은 열 방향일 수도 있다. 즉, 다수의 비-디스플레이 픽셀들(215) 및 다수의 픽셀들(211)은 열 방향으로 교대로 배열될 수도 있다. 따라서, 비-디스플레이 픽셀들(215)의 각각을 확대시킴으로써, 비-디스플레이 픽셀들(215)의 각각을 통해 발광 패널(210)의 전방 표면으로 통과하는 광의 회절 각도를 감소시키는 것이 가능하다. 그 결과, 사용자는 발광 패널(210) 후방의 광을 더 명확하게 시각적으로 인식하는 것이 가능하다.
이 변형 예에는, 열 방향으로 서브픽셀(212) 및 비-디스플레이 픽셀(215)을 구획하고 열 제한 섹션(214C)보다 더 낮은 행 제한 섹션(214D)이 제공될 수도 있다. 이 구조는 서브픽셀(212) 및 인접한 비-디스플레이 픽셀(215)이 그 사이의 행 제한 섹션(214D)과 발광 층(224)을 공유하는 것을 가능하게 한다. 그 결과, 예를 들어, 적하 또는 다른 방법에 의해 잉크를 도포함으로써, 서브픽셀들(212)의 각각의 발광 층(224)을 형성하고 비-디스플레이 픽셀들(215)의 각각의 발광 층(224)을 형성할 경우, 잉크는 전체 홈의 전반에 걸쳐 확산한다. 서브픽셀들(212)의 각각에서, 그리고 비-디스플레이 픽셀들(215)의 각각에서 발광 층(224)을 별도로 제공할 경우와 비교하면, 이 구조는 서브픽셀들(212)의 각각 및 비-디스플레이 픽셀들(215)의 각각의 발광 층(224)의 더 균일한 막 두께를 가능하게 한다. 결과적으로, 휘도 불균일이 감소된다.
[6. 응용 예]
[제1 응용 예]
이하에서 설명된 것은 제2 예의 실시예 및 제2 예의 실시예의 변형 예들에 따른 발광 유닛(200)의 응용 예이다. 제2 예의 실시예 및 제2 예의 실시예의 변형 예들에 따른 발광 유닛(200)은 텔레비전, 디지털 카메라, 노트북 개인용 컴퓨터, 시트-형태(sheet-like) 개인용 컴퓨터, 이동 전화와 같은 휴대용 단말 디바이스, 또는 비디오 카메라와 같은, 외부 디바이스로부터 수신되거나 그 안에서 발생된 이미지 신호를 이용함으로써 이미지 또는 픽처를 디스플레이하는, 모든 분야에서의 전자 장치의 디스플레이 유닛에 포함될 수도 있다.
도 28은 이 응용 예에 따른 전자 장치(300)의 외관의 사시도를 예시한다. 전자 장치(300)는 예를 들어, 케이싱(310)의 주요 표면에서 디스플레이 표면(320)을 가지는 시트-형태 개인용 컴퓨터일 수도 있다. 전자 장치(300)는 그 디스플레이 표면(320)에서, 제2 예의 실시예 및 제2 예의 실시예의 변형 예들에 따른 발광 유닛(200)을 가질 수도 있다. 제2 예의 실시예 및 제2 예의 실시예의 변형 예들에 따른 발광 유닛(200)은 발광 패널(210)이 외부를 대면하도록 배치될 수도 있다. 이 응용 예에서, 제2 예의 실시예 및 제2 예의 실시예의 변형 예들에 따른 발광 유닛(200)은 디스플레이 표면(320)에 제공되고, 그러므로, 전자 장치(300)는 높은 디스플레이 품질을 가진다.
[제2 응용 예]
이하에서 설명된 것은 제2 예의 실시예 및 제2 예의 실시예의 변형 예들에 따른 발광 유닛(200)의 응용 예이다. 제2 예의 실시예 및 제2 예의 실시예의 변형 예들에 따른 발광 유닛(200)은 데스크톱 조명 장치, 바닥 조명 장치, 또는 실내 조명 장치와 같은, 임의의 분야에서의 조명 장치의 광원(light source)으로서 이용될 수도 있다.
도 29는 제2 예의 실시예 및 제2 예의 실시예의 변형 예들에 따른 발광 유닛(200)을 이용하는 실내 조명 장치의 외관을 예시한다. 이 조명 장치는 예를 들어, 제2 예의 실시예 및 제2 예의 실시예의 변형 예들에 따른 발광 유닛(200)을 가지는 조명 유닛(410)을 포함할 수도 있다. 적절한 수의 조명 유닛들(410)은 건물에서의 천장(420) 상에서 적절한 거리로 배열될 수도 있다. 조명 유닛(410)은 천장(420)에 추가하여 또는 천장(420) 대신에, 이용의 목적에 따른 벽(430) 또는 미예시된 바닥과 같은 임의의 부위에서 또한 배치될 수도 있다.
이러한 조명 장치는 제2 예의 실시예 및 제2 예의 실시예의 변형 예들에 따른 발광 유닛(200)으로부터의 광을 이용하여 조명을 수행할 수도 있다. 따라서, 높은 조명 품질을 가지는 조명 장치가 달성된다.
설명은 제2 예의 실시예 및 제2 예의 실시예의 변형 예들을 참조하여 앞에서 주어졌지만, 본 기술은 그것으로 제한되는 것이 아니라, 매우 다양한 방법들로 변형될 수도 있다.
[7. 제3 예의 실시예]
[구성]
도 30은 본 개시내용의 제3 예의 실시예에 따른 발광 유닛(500)의 일 예의 개요 구성을 예시한다. 도 31은 발광 유닛(500)에 제공되는 각각의 픽셀(511)에 포함된 서브픽셀(512)의 일 예의 회로 구성을 예시한다. 발광 유닛(500)은 예를 들어, 발광 패널(510), 제어기(520), 및 구동기(530)를 포함할 수도 있다. 구동기(530)는 예를 들어, 발광 패널(510)의 외주에서 장착될 수도 있다. 발광 패널(510)은 매트릭스로 배열되는 다수의 픽셀들(511)을 포함할 수도 있다. 제어기(520) 및 구동기(530)는 외부 디바이스로부터 수신되는 이미지 신호(Din) 및 동기 신호(Tin)에 기초하여 발광 패널(510)(즉, 다수의 픽셀들(511))을 구동할 수도 있다.
[발광 패널(510)]
제어기(520) 및 구동기(530)에 의한 픽셀들(511)의 각각의 능동 매트릭스 구동에 응답하여, 발광 패널(510)은 외부 디바이스로부터 수신된 이미지 신호(Din) 및 동기 신호(Tin)에 기초하여 이미지를 디스플레이할 수도 있다. 발광 패널(510)은 각각이 행 방향으로 연장되는 다수의 주사 라인들(WSL), 각각이 열 방향으로 연장되는 다수의 신호 라인들(DTL), 각각이 행 방향으로 연장되는 다수의 전력 공급 라인들(DSL), 및 매트릭스로 배열되는 다수의 픽셀들(511)을 포함할 수도 있다.
주사 라인(WSL)은 픽셀들(511)의 각각을 선택하기 위하여 제공될 수도 있고, 선택 펄스를 픽셀들(511)의 각각으로 공급할 수도 있다. 선택 펄스는 미리 결정된 단위에 기초하여, 예를 들어, 픽셀 행에 기초하여 픽셀들(511)의 각각을 선택하기 위하여 이용될 수도 있다. 신호 라인(DTL)은 이미지 신호(Din)에 응답하여 신호 전압(Vsig)을 픽셀들(511)의 각각으로 공급하기 위하여 제공될 수도 있고, 신호 전압(Vsig)을 포함하는 데이터 펄스를 픽셀들(511)의 각각으로 공급할 수도 있다. 전력 공급 라인(DSL)은 전기 전력을 픽셀들(511)의 각각으로 공급하기 위하여 제공될 수도 있다.
픽셀들(511)의 각각은 예를 들어, 적색 광을 방출하는 서브픽셀(512), 녹색 광을 방출하는 서브픽셀(512), 및 청색 광을 방출하는 서브픽셀(512)을 포함할 수도 있다. 즉, 다수의 서브픽셀들(512)은 미리 결정된 수에 의해 다수의 컬러 픽셀들, 즉, 픽셀들(511)로 그룹화될 수도 있다. 픽셀들(511)의 각각은 예를 들어, 백색 컬러 또는 황색 컬러와 같은 다른 컬러를 방출하는 서브픽셀(512)을 더 포함할 수도 있다. 픽셀들(511)의 각각은 이하에서 설명되는 다수의 비-발광 픽셀들(515)을 또한 포함할 수도 있다. 픽셀들(511)의 각각은 미리 결정된 방향, 예를 들어, 행 방향으로 줄지어 있는 다수의 서브픽셀들(512)을 포함할 수도 있다.
신호 라인들(DTL)의 각각은 이하에서 설명된 수평 선택기(531)의 출력 단자에 커플링될 수도 있다. 예를 들어, 다수의 신호 라인들(DTL)은 픽셀 열들에 일대일로 각각 할당될 수도 있다. 주사 라인들(WSL)의 각각은 이하에서 설명된 기입 주사기(532)의 출력 단자에 커플링될 수도 있다. 예를 들어, 다수의 주사 라인들(WSL)은 픽셀 행들에 일대일로 각각 할당될 수도 있다. 전력 공급 라인의 각각은 전력 공급기의 출력 단자에 커플링될 수도 있다. 예를 들어, 다수의 전력 공급 라인들(DSL)은 픽셀 행들에 일대일로 각각 할당될 수도 있다.
서브픽셀들(512)의 각각은 픽셀 회로(512-1) 및 발광 엘리먼트(512-2)를 포함할 수도 있다. 발광 엘리먼트(512-2)의 세부사항들은 이하에서 설명된다.
픽셀 회로(512-1)는 발광 엘리먼트(512-2)의 발광 및 소광을 제어할 수도 있다. 픽셀 회로(512-1)는 이하에서 설명된 기입 주사에 의해 서브픽셀들(512)의 각각에서 기입되는 전압을 유지할 수도 있다. 픽셀 회로(512-1)는 예를 들어, 구동 트랜지스터(Tr1), 스위칭 트랜지스터(Tr2), 및 저장 커패시터(Cs)를 포함할 수도 있다.
스위칭 트랜지스터(Tr2)는 구동 트랜지스터(Tr1)의 게이트로의, 이미지 신호(Din)에 대응하는 신호 전압(Vsig)의 인가를 제어할 수도 있다. 일 예의 실시예에서, 스위칭 트랜지스터(Tr2)는 신호 라인(DTL)의 전압을 샘플링할 수도 있고, 샘플링된 전압을 구동 트랜지스터(Tr1)의 게이트로 기입할 수도 있다. 구동 트랜지스터(Tr1)는 발광 엘리먼트(512-2)에 직렬로 커플링될 수도 있다. 구동 트랜지스터(Tr1)는 발광 엘리먼트(512-2)를 구동할 수도 있다. 구동 트랜지스터(Tr1)는 스위칭 트랜지스터(Tr2)에 의해 샘플링된 전압의 크기에 따라 발광 엘리먼트(512-2)에서 흐르는 전류를 제어할 수도 있다. 저장 커패시터(Cs)는 구동 트랜지스터(Tr1)의 게이트와 소스 사이에서 미리 결정된 전압을 유지할 수도 있다. 저장 커패시터(Cs)는 미리 결정된 기간 동안에 구동 트랜지스터(Tr1)의 게이트와 소스 사이에서 전압(Vgs)을 일정하게 유지할 수도 있다. 픽셀 회로(512-1)는 2Tr1C 회로에 추가되는 다양한 유형들의 커패시터들 및 트랜지스터들을 더 포함하는 회로 구성을 가질 수도 있거나, 2Tr1C 회로의 회로 구성과는 상이한 회로 구성을 가질 수도 있다.
신호 라인들(DTL)의 각각은 수평 선택기(531)의 출력 단자 및 스위칭 트랜지스터(Tr2)의 소스 또는 드레인에 커플링될 수도 있다. 수평 선택기(531)는 이하에서 설명된다. 주사 라인들(WSL)의 각각은 기입 주사기(532)의 출력 단자 및 스위칭 트랜지스터(Tr2)의 게이트에 커플링될 수도 있다. 기입 주사기(532)는 이하에서 설명된다. 전력 공급 라인들(DSL)의 각각은 전력 공급 회로 및 구동 트랜지스터(Tr1)의 소스 또는 드레인에 커플링될 수도 있다.
스위칭 트랜지스터(Tr2)의 게이트는 주사 라인(WSL)에 커플링될 수도 있다. 스위칭 트랜지스터(Tr2)의 소스 또는 드레인은 신호 라인(DTL)에 커플링될 수도 있다. 스위칭 트랜지스터(Tr2)의 소스 및 드레인 중의 하나의, 신호 라인(DTL)에 커플링되지 않는 단자는 구동 트랜지스터(Tr1)의 게이트에 커플링될 수도 있다. 구동 트랜지스터(Tr1)의 소스 또는 드레인은 전력 공급 라인(DSL)에 커플링될 수도 있다. 구동 트랜지스터(Tr1)의 소스 및 드레인 중의 하나의, 전력 공급 라인(DSL)에 커플링되지 않는 단자는 발광 엘리먼트(512-2)의 애노드(521)에 커플링될 수도 있다. 저장 커패시터(Cs)의 단부는 구동 트랜지스터(Tr1)의 게이트에 커플링될 수도 있다. 저장 커패시터(Cs)의 다른 단부는 발광 엘리먼트(512-2) 측 상에 있는, 구동 트랜지스터(Tr1)의 소스 및 드레인 중의 하나의 단자에 커플링될 수도 있다.
[구동기(530)]
구동기(530)는 예를 들어, 수평 선택기(531) 및 기입 주사기(532)를 포함할 수도 있다. 수평 선택기(531)는 예를 들어, 동기 방식으로 제어 신호의 입력에 응답하여, 아날로그 신호 전압(Vsig)을 신호 라인들(DTL)의 각각에 인가할 수도 있다. 아날로그 신호 전압(Vsig)은 제어기(520)로부터 송신될 수도 있다. 기입 주사기(532)는 미리 결정된 단위에 기초하여 다수의 서브픽셀들(512)을 주사할 수도 있다.
[제어기(520)]
제어기(520)는 이하에서 설명된다. 제어기(520)는 미리 결정된 조건에 따라, 외부 디바이스로부터 수신된 디지털 이미지 신호(Din)를 정정할 수도 있고, 정정된 이미지 신호에 기초하여 신호 전압(Vsig)을 발생시킬 수도 있다. 제어기(520)는 발생된 신호 전압(Vsig)을 예를 들어, 수평 선택기(531)로 출력할 수도 있다. 제어기(520)는 예를 들어, 동기 방식으로, 외부 디바이스로부터 수신된 동기 신호(Tin)에 응답하여 제어 신호를 구동기(530)에서의 각각의 회로로 출력할 수도 있다.
발광 엘리먼트(512-2) 및 비-발광 픽셀(515)은 도 32 내지 도 34를 참조하여 이하에서 설명된다. 도 32는 발광 패널(510)의 일 예의 개요 구조를 예시한다. 도 33은 픽셀들(511)의 행 방향으로의 일 예의 단면 구조인, 도 32에서 예시된 라인 A-A를 따라 취해진 발광 패널(510)의 일 예의 단면 구조를 예시한다. 도 34는 픽셀들(511)의 열 방향으로의 일 예의 단면 구조인, 도 32에서 예시된 라인 B-B를 따라 취해진 발광 패널(510)의 일 예의 단면 구조를 예시한다.
도 32는 발광 층들(524)이 각각 제공되는 점표시된 영역들을 예시한다. 발광 층(524)은 이하에서 설명된다. 게다가, 기호 "R"에 의해 표시되는 영역에는, 적색 광을 방출하는 서브픽셀(512)이 제공될 수도 있고, 기호 "G"에 의해 표시되는 영역에는, 녹색 광을 방출하는 서브픽셀(512)이 제공될 수도 있고, 기호 "B"에 의해 표시되는 영역에는, 청색 광을 방출하는 서브픽셀(512)이 제공될 수도 있다. 이 경우, 적색 광, 녹색 광, 및 청색 광을 방출하는 서브픽셀들(512)은 각각 서브픽셀(512R), 서브픽셀(512G), 및 서브픽셀(512B)로서 또한 지칭될 수도 있다. 표시를 갖지 않는 영역에는, 비-발광 픽셀(515)이 제공될 수도 있다. 도 32는 픽셀(511)이 3개의 서브픽셀들(512), 즉, 서브픽셀들(512R, 512G, 및 512B) 및 5개의 비-발광 픽셀들(515)을 포함하는 경우를 예증한다.
발광 패널(510)은 매트릭스로 배열되는 다수의 픽셀들(511)을 포함할 수도 있다. 픽셀들(511)의 각각은 위에서 설명된 바와 같이, 예를 들어, 적색 광을 방출하는 서브픽셀(512), 녹색 광을 방출하는 서브픽셀(512), 및 청색 광을 방출하는 서브픽셀(512)을 포함할 수도 있다. 이 경우, 적색 광, 녹색 광, 및 청색 광을 방출하는 서브픽셀들(512)은 각각 서브픽셀(512R), 서브픽셀(512G), 및 서브픽셀(512B)로서 또한 지칭될 수도 있다. 발광 패널(510)은 각각이 가시광 투과율을 가지는 광 투과 영역(524B)을 포함하는 다수의 비-발광 픽셀들(515)을 더 포함할 수도 있다.
서브픽셀(512R)은 적색 광을 방출하는 발광 엘리먼트(512-2)(512r)를 포함할 수도 있다. 서브픽셀(512G)은 녹색 광을 방출하는 발광 엘리먼트(512-2)(512g)를 포함할 수도 있다. 서브픽셀(512B)은 청색 광을 방출하는 발광 엘리먼트(512-2)(512b)를 포함할 수도 있다. 서브픽셀들(512R, 512G, 및 512B)은 예를 들어, 스트라이프 형태로 배열될 수도 있다. 일 예의 실시예에서, 서브픽셀들(512R, 512G, 및 512B)은 픽셀들(511)의 각각에서 행 방향으로 배열될 수도 있다. 또한, 예를 들어, 동일한 컬러의 광을 방출하는 다수의 서브픽셀들(512)은 열 방향으로 배열될 수도 있다.
비-발광 픽셀(515)은 가시 영역에서의 광이 발광 패널(510)의 후방 표면으로부터 발광 패널(510)의 전방 표면으로 이를 통해 투과하는 영역을 가질 수도 있다. 일 예의 실시예에서, 가시 영역에서의 광은 기판(516)으로부터 진입할 수도 있다. 서브픽셀들(512) 중의 하나 이상과, 비-발광 픽셀들(515) 중의 하나 이상은 다수의 픽셀들(511)의 제1 어레이 방향으로 픽셀(511)에 기초하여 교대로 배열될 수도 있다. 본 기술의 실시예에서, 제1 어레이 방향은 행 방향일 수도 있다. 도 32는 행 방향으로 픽셀(511)에 기초하여 교대로 배열되는, 서브픽셀들(512R, 512G, 및 512B)인 3개의 서브픽셀들(512) 및 하나의 비-발광 픽셀(515)을 예시한다. 또한, 서브픽셀들(512) 중의 하나 이상과, 비-발광 픽셀들(515) 중의 하나 이상은 다수의 픽셀들(511)의 제2 어레이 방향으로 2개의 픽셀들(511)의 단위로 교대로 배열될 수도 있다. 기술의 실시예에서, 제2 어레이 방향은 열 방향일 수도 있다. 도 32는 열 방향으로 2개의 픽셀들(511)의 단위로 교대로 배열되는, 2개의 서브픽셀들(512R, 512G, 또는 512B)인 2개의 서브픽셀들(512) 및 2개의 비-발광 픽셀들(515)을 예시한다.
발광 패널(510)은 기판(516)을 포함할 수도 있다. 기판(516)은 예를 들어, 기저부, 및 기저부 상에 제공되는 배선 층을 포함할 수도 있다. 기저부는 발광 엘리먼트들(512-2)의 각각, 절연 층(514), 열 제한 섹션들(514C)의 각각, 행 제한 섹션들(514D)의 각각, 및 다른 컴포넌트들을 지지할 수도 있다. 열 제한 섹션들(514C) 및 행 제한 섹션들(514D)은 이하에서 설명된다. 기판(516)의 기저부는 가시광 투과율을 가지는 재료를 포함할 수도 있다. 일 예의 실시예에서, 기판(516)의 기저부는 무알칼리 유리, 소다 유리, 비형광성 유리, 포스페이트 유리, 보레이트 유리, 또는 석영을 포함할 수도 있다. 또 다른 예에서, 기판(516)의 기저부는 아크릴 수지, 스티렌 수지, 폴리카보네이트 수지, 에폭시 수지, 폴리에틸렌, 폴리에스테르, 실리콘(silicone) 수지, 또는 알루미나를 포함할 수도 있다. 기판(516)의 배선 층은 예를 들어, 그 상에서 형성되는, 픽셀들(511)의 각각의 픽셀 회로(512-1)를 포함할 수도 있다. 광 투과 영역(524B)과 대면하는 기판(516)의 부분은 광 투과율을 가질 수도 있다. 일 예의 실시예에서, 기판(516)의 다른 부분은 광 투과율을 또한 가질 수도 있다. 광 투과 영역(524B)은 이하에서 설명된다.
발광 패널(510)에서, 절연 층(514)은 기판(516) 상에 제공될 수도 있다. 절연 층(514)은 서브픽셀들(512)을 구획하기 위하여 제공될 수도 있다. 일 예의 실시예에서, 절연 층(514)의 두께의 상한은 막 두께에서의 변동 및 하단 라인 폭의 제어의 관점으로부터, 그 제조 프로세스 동안에 절연 층(514)의 형상을 제어하는 것을 가능하게 하는 범위에 있을 수도 있다. 예를 들어, 절연 층(514)의 두께는 10 μm 이하일 수도 있다. 또 다른 예의 실시예에서, 절연 층(514)의 두께의 상한은 광 노출 프로세스 동안의 노출 시간에서의 증가로 인한 택트 시간에서의 증가를 억제하는 것 뿐만 아니라, 대량-생산 프로세스에서 생산성에서의 감소를 억제하는 것을 가능하게 하는 범위에 있을 수도 있다. 예를 들어, 절연 층(514)의 두께는 7 μm 이하일 수도 있다. 일 예의 실시예에서, 하단 라인 폭은 막 두께가 감소할 때에 막 두께와 거의 동일한 정도로 증가되어야 하므로, 절연 층(514)의 두께의 하한은 노출 장치의 분해능 한계들 및 그 재료에 의해 결정될 수도 있다. 절연 층(514)의 두께의 하한은 반도체 스텝퍼(semiconductor stepper)를 이용하는 일 예의 경우에 1 μm 이상일 수도 있고, 평판 패널의 스텝퍼 및 주사기를 이용하는 일 예의 경우에 2 μm 이상일 수도 있다. 요약하면, 절연 층(514)의 두께는 1 μm 이상 및 10 μm 이하, 또는 2 μm 이상 및 7 μm 이하일 수도 있다.
절연 층(514)은 서브픽셀들(512)을 구획하는 다수의 열 제한 섹션들(514C) 및 다수의 행 제한 섹션들(514D)을 포함할 수도 있다. 열 제한 섹션(514C)은 본 개시내용의 "제1 벽"의 특정한, 그러나 비-제한적인 예에 대응할 수도 있다. 행 제한 섹션(514D)은 본 개시내용의 "제2 벽"의 특정한, 그러나 비-제한적인 예에 대응할 수도 있다.
열 제한 섹션들(514C)의 각각은 미리 결정된 방향(즉, 열 방향)으로 연장될 수도 있는 반면, 행 제한 섹션들(514D)의 각각은 열 제한 섹션들(514C)의 열 방향에 수직인 방향(즉, 행 방향)으로 연장될 수도 있다. 다수의 열 제한 섹션들(514C)은 열 방향으로 연장될 수도 있고, 미리 결정된 간격들에서 행 방향으로 서로에 대해 평행할 수도 있다. 다수의 행 제한 섹션들(514D)은 행 방향으로 연장될 수도 있고, 미리 결정된 간격들에서 열 방향으로 서로에 대해 평행할 수도 있다. 다수의 열 제한 섹션들(514C) 및 다수의 행 제한 섹션들(514D)은 서로 교차할 수도 있고, 예를 들어, 서로에 수직일 수도 있어서, 격자 레이아웃을 형성할 수도 있다. 서브픽셀들(512)의 각각 및 비-발광 픽셀들(515)의 각각은 2개의 인접한 열 제한 섹션들(514C) 및 2개의 인접한 행 제한 섹션들(514D)에 의해 각각 둘러싸일 수도 있다. 따라서, 2개의 인접한 열 제한 섹션들(514C) 및 2개의 인접한 행 제한 섹션들(514D)은 서브픽셀들(512) 및 비-발광 픽셀들(515)을 구획할 수도 있다.
절연 층(514)은 2개의 인접한 열 제한 섹션들(514C) 및 2개의 인접한 행 제한 섹션들(514D)에 의해 둘러싸이는 영역에서 개구부(514A)를 포함할 수도 있다. 서브픽셀들(512)의 각각은 개구부들(514A)의 하부 부분에서 정공 주입 층(522)에 노출되는 애노드(521)를 가질 수도 있다. 애노드(521) 및 정공 주입 층(522)은 이하에서 설명된다. 따라서, 개구부(514A)의 하부 부분에서 정공 주입 층(522)에 노출되는 애노드(521)는 포지티브 정공들을 제공할 수도 있고, 포지티브 정공들은 발광 층(524)에서, 이하에서 설명된 캐소드(527)로부터 공급된 전자들과 재결합할 수도 있음으로써, 발광 층(524)에서 광을 발생시킬 수도 있다. 즉, 애노드(521)가 하부 부분에서 정공 주입 층(522)에 노출되는 개구부(514A)와 대면하는 발광 층(524)의 영역은 발광 영역(524A)으로서 작용할 수도 있다.
비-발광 픽셀들(515)의 각각에서, 애노드(521)는 개구부(514A)의 하부 부분에 제공되지 않을 수도 있고, 기판(516)의 표면은 예를 들어, 정공 주입 층(522)에 노출된다. 비-발광 픽셀들(515)의 각각은 개구부(514A)와 대면하고 가시광 투과율을 가지는 영역을 가질 수도 있다. 따라서, 비-발광 픽셀들(515)의 각각에서의 개구부(514A)와 대면하는 영역은 가시광 투과율을 가지는 광 투과 영역(524B)으로서 작용할 수도 있다. 비-발광 픽셀들(515)의 각각의 광 투과 영역(524B)은 예를 들어, 2개의 인접한 발광 영역들(524A) 사이에서 개재된 영역에 제공될 수도 있다. 일 예의 실시예에서, 발광 패널(510)의 광 투과 영역(524B)은 다수의 픽셀들(511)의 제1 어레이 방향 및 제2 어레이 방향으로 발광 영역(524A)에 대하여 위치될 수도 있다. 본 기술의 실시예에서, 제1 어레이 방향은 행 방향에 대응할 수도 있고, 제2 어레이 방향은 열 방향에 대응할 수도 있다.
예를 들어, 기판(516)으로부터의 행 제한 섹션(514D)의 높이는 도 33 내지 도 34에서 예시된 바와 같이, 기판(516)으로부터의 열 제한 섹션(514C)의 높이보다 더 낮을 수도 있다. 일 예의 실시예에서, 기판(516)으로부터의 행 제한 섹션(514D)의 높이는 발광 엘리먼트(512-2)의 애노드(521)와 캐소드(527) 사이의 거리의 절반 이하일 수도 있다. 이 조건들 하에서, 열 방향으로 줄지어 있는 다수의 서브픽셀들(512)은 벨트-형상 홈(517)에 배치될 수도 있다. 벨트-형상 홈(517)은 이 서브픽셀들(512)의 좌측 및 우측 측면들 상에 각각 있는 2개의 열 제한 섹션들(514C)에 의해 형성될 수도 있다. 예를 들어, 이 다수의 서브픽셀들(512)은 발광 층(524)을 공유할 수도 있다. 열 방향으로 줄지어 있는 서브픽셀(512) 및 비-발광 픽셀(515)은 벨트-형상 홈(517)에서 또한 배치될 수도 있다. 벨트-형상 홈(517)은 이 서브픽셀(512) 및 이 비-발광 픽셀(515)의 좌측 및 우측 측면들 상에 각각 있는 2개의 열 제한 섹션들(514C)에 의해 형성될 수도 있다. 예를 들어, 이 서브픽셀(512) 및 이 비-발광 픽셀(515)은 발광 층(524)을 공유할 수도 있다. 즉, 발광 층(524)은 2개의 인접한 서브픽셀들(512) 사이에서 행 제한 섹션(514D)을 건널 수도 있고, 서브픽셀(512)과 인접한 비-발광 픽셀(515) 사이에서 행 제한 섹션(514D)을 또한 건널 수도 있다. 다시 말해서, 발광 층(524)은 그 사이에서 행 제한 섹션(514D)을 갖는 2개의 인접한 서브픽셀들(512)에 의해 공유될 수도 있고, 그 사이에서 행 제한 섹션(514D)을 갖는 서브픽셀(512) 및 인접한 비-발광 픽셀(515)에 의해 또한 공유될 수도 있다. 도 32에서, 발광 층(524)을 가지는 비-발광 픽셀(515)은 참조 부호 "515A"에 의해 표시될 수도 있는 반면, 발광 층(524)을 갖지 않는 비-발광 픽셀(515)은 참조 부호 "515B"에 의해 표시될 수도 있다.
개구부들(514A)의 각각은 예를 들어, 도 33에서 예시된 바와 같이, 행 방향으로의 반전된 사다리꼴 단면을 가질 수도 있다. 또한, 개구부들(514A)의 각각은 예를 들어, 도 34에서 예시된 바와 같이, 열 방향으로의 반전된 사다리꼴 단면을 가질 수도 있다. 즉, 개구부들(514A)의 각각의 측 표면은 발광 층(524)으로부터 방출된 광을 상승시키는 반사기 구조를 가질 수도 있다. 밀봉 층(528)의 굴절률 및 절연 층(514)의 굴절률은 다음의 공식들 (1) 및 (2)를 충족시킬 수도 있다:
1.1≤n1≤1.8 (1)
|n1-n2|≥0.20 (2)
여기서, n1은 밀봉 층(528)의 굴절률을 나타내고, n2는 절연 층(514)의 굴절률을 나타낸다.
본 기술의 일 예의 실시예에서, n2는 1.4 이상이고 1.6 이하이다. 이 조건들은 발광 층(524)으로부터 방출된 광을 외부로 추출할 시의 효율을 개선시킨다.
또한, 절연 층(514)의 두께인, 개구부들(514A)의 각각의 깊이(D), 절연 층(514)의 상부 표면측 개방 폭(Wh), 및 하부 표면측 개방 폭(WL)은 바람직하게는, 다음의 공식들 (3) 및 (4)를 충족시킬 수도 있다.
0.5≤WL/Wh≤0.8 (3)
0.5≤D/WL≤2.0 (4)
공식들 (3) 및 (4)에 따른 형상 및 공식들 (1) 및 (2)에 따른 굴절률 조건은 절연 층(514)이 발광 층(524)으로부터 광을 추출할 시의 효율을 개선시키는 반사기 구조를 갖는 개구부(514A)를 가지게 한다. 그 결과, 발명자들에 의해 수행된 연구에 따르면, 서브픽셀(512) 당 휘도는 반사기 구조를 제공하지 않는 경우의 그것의 약 1.2 내지 1.5 배로 증가된다.
절연 층(514)은 예를 들어, 절연성 유기 재료를 포함할 수도 있다. 절연성 유기 재료의 비-제한적인 예들은 아크릴 수지, 폴리이미드 수지, 및 노볼락 페놀 수지를 포함할 수도 있다. 절연 층(514)은 바람직하게는, 예를 들어, 열 비저항 및 용매 비저항을 가지는 절연성 수지를 포함할 수도 있다. 열 제한 섹션(514C) 및 행 제한 섹션(514D)은 포토리소그래피 및 현상에 의해 절연성 수지를 희망된 패턴으로 프로세싱함으로써 형성될 수도 있다. 열 제한 섹션(514C)은 예를 들어, 도 33에서 예시된 바와 같이, 순방향 테이퍼링된 단면을 가질 수도 있다. 행 제한 섹션(514D)은 예를 들어, 도 34에서 예시된 바와 같이, 순방향 테이퍼링된 단면을 가질 수도 있다.
발광 패널(510)은 예를 들어, 절연 층(514) 상에서 다수의 열 뱅크(column bank)들(513)을 포함할 수도 있다. 열 뱅크들(513)의 각각은 열 방향으로 연장될 수도 있고, 열 제한 섹션(514C)의 상부 표면과 접촉할 수도 있다. 열 뱅크들(513)의 각각은 액체 반발성을 가질 수도 있다. 따라서, 열 뱅크들(513)의 각각은 기판(516) 상에서의 발광 엘리먼트(512-2)의 형성 동안에, 서브픽셀(512)의 잉크가 다른 컬러를 위한 또 다른 서브픽셀(512)로 흐르는 것을 방지한다.
발광 엘리먼트들(512-2)의 각각은 예를 들어, 기판(516) 상에서, 애노드(521), 정공 주입 층(522), 정공 수송 층(523), 발광 층(524), 전자 수송 층(525), 전자 주입 층(526), 캐소드(527)를 기판(516)으로부터 이 순서로 포함할 수도 있다. 본 기술의 실시예에서, 발광 층(524)은 본 개시내용의 유기 발광 층에 대응할 수도 있다.
일 예의 실시예에서, 발광 엘리먼트(512-2)는 발광 층(524)을 포함할 수도 있고, 그 사이에 발광 층(524)을 가지는 애노드(521) 및 캐소드(527)를 포함할 수도 있다. 이 예에서, 발광 엘리먼트(512-2)는 애노드(521)와 발광 층(524) 사이에서, 정공 주입 층(522) 및 정공 수송 층(523)을 애노드(521)로부터 이 순서로 더 포함할 수도 있다. 정공 주입 층(522) 및 정공 수송 층(523) 중의 하나 또는 양자는 제공되지 않을 수도 있다. 이 예의 실시예에서, 발광 엘리먼트(512-2)는 발광 층(524)과 캐소드(527) 사이에서, 전자 수송 층(525) 및 전자 주입 층(526)을 발광 층(524)으로부터 이 순서로 또한 포함할 수도 있다. 전자 수송 층(525) 및 전자 주입 층(526) 중의 하나 또는 양자는 제공되지 않을 수도 있다. 발광 엘리먼트(512-2)는 애노드(521), 정공 주입 층(522), 정공 수송 층(523), 발광 층(524), 전자 수송 층(525), 전자 주입 층(526), 및 캐소드(527)를 기판(516)으로부터 이 순서로 포함하는 엘리먼트 구조를 가질 수도 있다. 발광 엘리먼트(512-2)는 다른 기능적인 층을 더 포함할 수도 있다.
정공 주입 층(522)은 정공들의 주입 효율을 증가시키기 위하여 제공될 수도 있다. 정공 수송 층(523)은 애노드(521)로부터 주입되는 정공들을 발광 층(524)으로 수송하기 위하여 제공될 수도 있다. 발광 층(524)은 전자들과 정공들 사이의 재결합에 의해 미리 결정된 컬러의 광을 방출할 수도 있다. 전자 수송 층(525)은 캐소드(527)로부터 주입되는 전자들을 발광 층(524)으로 수송하기 위하여 제공될 수도 있다. 전자 주입 층(526)은 전자들의 주입 효율을 증가시키기 위하여 제공될 수도 있다. 정공 주입 층(522) 및 전자 주입 층(526) 중의 하나 또는 양자는 제공되지 않을 수도 있다. 발광 엘리먼트(512-2)의 각각은 위에서 설명된 컴포넌트들에 추가하여 층을 더 포함할 수도 있다.
애노드(521)는 예를 들어, 기판(516) 상에서 형성될 수도 있다. 애노드(521)는 반사율을 가지는 반사성 전극을 포함할 수도 있고, 알루미늄(Al), 은(Ag), 알루미늄 및 은의 합금, 또는 다른 재료를 포함할 수도 있다. 애노드(521)는 적층되는 반사성 전극 및 투명한 전극을 포함하는 컴포넌트일 수도 있다. 투명한 전극의 재료의 비-제한적인 예들은 인듐-주석 옥사이드(ITO) 또는 인듐-아연 옥사이드(IZO)의 투명한 전기-전도성 재료를 포함할 수도 있다. 애노드(521)의 에지는 예를 들어, 절연 층(514)에서 내장될 수도 있다. 애노드(521)의 에지가 절연 층(514)에서 내장될 경우, 개구부들(514A)의 각각의 치수들을 변동시킴으로써 서브픽셀(512)의 면적 및 발광 영역(524A)의 면적을 조절하는 것이 가능하다. 일 예의 실시예에서, 개구부들(514A)의 각각의 하단의 치수들은 변동될 수도 있다.
캐소드(527)는 예를 들어, ITO 막, IZO 막, 또는 다른 재료의 투명한 전극일 수도 있다. 본 기술의 하나의 실시예에서, 애노드(521)가 반사율을 가지는 반면, 캐소드(527)가 광 투과율을 가질 경우, 발광 엘리먼트(512-2)는 광이 캐소드(527) 측으로부터 방출되는 상단-방출 구조를 가질 수도 있다. 기술의 실시예는 가시광 투과율을 가지는 기판(516)을 이용할 수도 있고, 그러므로, 사용자가 발광 패널(510) 후방의 객체를 시각적으로 인식하는 것이 가능하다. 즉, 발광 패널(510)은 가시광 투과성 패널일 수도 있다.
정공 주입 층(522)은 애노드(521)로부터 발광 층(524)으로의 정공들의 주입을 촉진시킬 수도 있다. 정공 주입 층(522)은 은(Ag), 몰리브덴(Mo), 크롬(Cr), 바나듐(V), 텅스텐(W), 니켈(Ni), 또는 이리듐(Ir)의 옥사이드, 또는 폴리디오펜 및 폴리스티렌 술포네이트의 혼합물인 폴리에틸렌디옥시티오펜(PEDOT)과 같은 전도성 폴리머 재료를 포함할 수도 있다. 정공 주입 층(522)은 단일 층, 또는 적층되는 다수의 층들을 포함할 수도 있다.
정공 수송 층(523)은 애노드(521)로부터 주입되는 정공들을 발광 층(524)으로 수송할 수도 있다. 정공 수송 층(523)은 예를 들어, 애노드(521)로부터 주입된 정공들을 발광 층(524)으로 수송하는 재료를 포함할 수도 있다. 이 재료는 이하에서 "정공 수송 재료(523M)"로서 지칭될 수도 있다. 정공 수송 층(523)은 정공 수송 재료(523M)를 주로 포함할 수도 있다.
정공 수송 재료(523)의 재료를 위한 정공 수송 재료(523M)의 비-제한적인 예들은 아릴아민 유도체, 트리아졸 유도체, 옥사디아졸 유도체, 이미다졸 유도체, 폴리아릴 알칸 유도체, 피라졸린 유도체, 피라졸론 유도체, 페닐렌디아민 유도체, 아미노 치환된 칼콘 유도체, 옥사졸 유도체, 스티릴안트라센 유도체, 플루오레논 유도체, 하이드라존 유도체, 스틸벤 유도체, 부타디엔 화합물, 폴리스티렌 유도체, 트리페닐메탄 유도체, 테트라페닐 벤진 유도체, 및 그 조합을 포함할 수도 있다. 예를 들어, 정공 주입 층(522) 및 정공 수송 층(523)의 재료들은 정공들의 주입 속성을 고려하여 0.5 eV 이하의 최고 점유된 분자 궤도(HOMO) 레벨에서의 차이를 가질 수도 있다.
발광 층(524)은 발광 층(524)에서의, 애노드(521)로부터 주입되는 정공들 및 캐소드(527)로부터 주입되는 전자들의 재결합에 의해 여기자들의 발생에 응답하여 광을 방출할 수도 있다. 발광 층(524)은 예를 들어, 코팅된 막일 수도 있다. 발광 층(524)은 코팅 및 건조 용액에 의해 형성될 수도 있다. 용액은 정공들 및 전자들의 재결합으로 인해 여기자들을 발생시키고, 이것에 의해, 광을 방출하는 유기 재료를 주로 포함하는 용질을 가질 수도 있다. 이 유기 재료는 이하에서 "유기 발광성 재료(524M)"로서 지칭될 수도 있다. 발광 층(524)은 유기 발광성 재료(524M)를 주로 포함할 수도 있다. 서브픽셀(512R)의 발광 엘리먼트(512r)는 적색 유기 발광성 재료를 포함하는 유기 발광성 재료(524M)를 이용할 수도 있다. 서브픽셀(512G)의 발광 엘리먼트(512g)는 녹색 유기 발광성 재료를 포함하는 유기 발광성 재료(524M)를 이용할 수도 있다. 서브픽셀(512B)의 발광 엘리먼트(512b)는 청색 유기 발광성 재료를 포함하는 유기 발광성 재료(524M)를 이용할 수도 있다.
발광 층(524)은 유기 발광 층의 단일 층, 또는 적층되는 다수의 유기 발광 층들을 포함할 수도 있다. 발광 층(524)이 적층되는 다수의 유기 발광 층들을 포함할 경우, 발광 층(524)은 동일한 주요 컴포넌트를 가지는 다수의 유기 발광 층들의 적층된 층일 수도 있다. 이 경우, 다수의 유기 발광 층들은 모두 코팅된 막들일 수도 있다. 다수의 유기 발광 층들은 모두 코팅, 및 유기 발광성 재료(524M)로 주로 이루어진 용질을 가지는 건조 용액에 의해 형성될 수도 있다.
본 기술의 일 예의 실시예에서, 발광 층(524)의 재료를 위한 유기 발광성 재료(524M)는 오직 도펀트를 포함할 수도 있다. 본 기술의 또 다른 예의 실시예에서, 유기 발광성 재료(524M)는 호스트 및 도펀트의 조합을 포함할 수도 있다. 즉, 발광 층(524)은 호스트 및 도펀트를 유기 발광성 재료(524M)로서 포함할 수도 있다. 호스트는 전자들, 또는 정공들의 전기 전하들을 수송하도록 주로 작용할 수도 있는 반면, 도펀트는 발광을 야기시키도록 작용할 수도 있다. 호스트 및 도펀트의 각각의 종류는 하나로 제한되는 것이 아니라, 2개 이상의 종류들의 호스트들 또는 도펀트들의 조합이 이용될 수도 있다. 일 예의 실시예에서, 도펀트의 양은 호스트에 대하여, 0.01 중량% 이상 및 30 중량% 이하일 수도 있다. 또 다른 예의 실시예에서, 도펀트의 양은 호스트에 대하여, 0.01 중량% 이상 및 10 중량% 이하일 수도 있다.
발광 층(524)을 위한 호스트는 예를 들어, 아민 화합물, 농축된 폴리사이클릭 방향족 화합물, 또는 헤테로사이클릭 화합물일 수도 있다. 아민 화합물의 비-제한적인 예들은 모노아민 유도체, 디아민 유도체, 트리아민 유도체, 및 테트라아민 유도체를 포함할 수도 있다. 농축된 폴리사이클릭 방향족 화합물의 비-제한적인 예들은 안트라센 유도체, 나프탈렌 유도체, 나프타센 유도체, 페난트렌 유도체, 크리센 유도체, 플루오란텐 유도체, 트리페닐렌 유도체, 펜타센 유도체, 및 페릴렌 유도체를 포함할 수도 있다. 헤테로사이클릭 화합물의 비-제한적인 예들은 카르바졸 유도체, 퓨란 유도체, 피리딘 유도체, 피리미딘 유도체, 트리아진 유도체, 이미다졸 유도체, 피라졸 유도체, 트리아졸 유도체, 옥사졸 유도체, 옥사디아졸 유도체, 피롤 유도체, 인돌 유도체, 아자인돌 유도체, 아자카르바졸 유도체, 피라졸린 유도체, 피라졸론 유도체, 및 프탈로시아닌 유도체를 포함할 수도 있다.
발광 층(524)을 위한 도펀트는 예를 들어, 피렌 유도체, 플루오란텐 유도체, 아릴아세틸렌 유도체, 플루오렌 유도체, 페릴렌 유도체, 옥사디아졸 유도체, 안트라센 유도체, 또는 크리센 유도체일 수도 있다. 대안적으로, 발광 층(524)을 위한 도펀트는 금속 착물일 수도 있다. 금속 착물의 비-제한적인 예들은 이리듐(Ir), 백금(Pt), 오스뮴(Os), 금(Au), 레늄(Re), 또는 루테늄(Ru)과 같은 금속의 리간드 및 원자를 가지는 재료를 포함할 수도 있다.
전자 수송 층(525)은 캐소드(527)로부터 주입되는 전자들을 발광 층(524)으로 수송할 수도 있다. 전자 수송 층(525)은 전자 수송 속성을 가지는 유기 재료를 주로 포함할 수도 있다. 이 유기 재료는 이하에서 "전자 수송 재료(525M)"로서 지칭될 수도 있다. 전자 수송 층(525)은 예를 들어, 증기-증착된 막 또는 스퍼터링된 막을 포함할 수도 있다. 본 기술의 일 예의 실시예에서, 전자 수송 층(525)은 발광 층(524)으로부터 캐소드(527)로의 전기 전하들(실시예에서 정공들)의 통과를 억제하는 전기-전하 차단 속성을 가질 수도 있다. 추가적으로, 전자 수송 층(525)은 바람직하게는, 발광 층(524)의 여기된 상태에서 소광을 억제하는 속성을 가질 수도 있다.
전자 수송 층(525)의 재료를 위한 전자 수송 재료(525M)는 예를 들어, 분자에서 하나 이상의 헤테로원자들을 포함하는 방향족 헤테로사이클릭 화합물일 수도 있다. 방향족 헤테로사이클릭 화합물의 비-제한적인 예들은 골격에서, 피리딘 고리, 피리미딘 고리, 트리아진 고리, 벤즈이미다졸 고리, 페난트롤린 고리, 또는 퀴나졸린 고리를 가지는 화합물을 포함할 수도 있다. 전자 수송 층(525)은 전자 수송 속성을 가지는 금속을 함유할 수도 있다. 전자 수송 속성을 가지는 금속을 함유하는 전자 수송 층(525)은 개선된 전자 수송 속성을 가진다. 금속 함유된 전자 수송 층(525)의 비-제한적인 예들은 바륨(Ba), 리튬(Li), 칼슘(Ca), 칼륨(K), 세슘(Cs), 나트륨(Na), 루비듐(Rb), 및 이테르븀(Yb)을 포함할 수도 있다.
전자 주입 층(526)은 캐소드(527)로부터 주입된 전자들을 전자 수송 층(525) 및 발광 층(524)으로 주입할 수도 있다. 전자 주입 층(526)은 예를 들어, 캐소드(527)로부터 전자 수송 층(525) 및 발광 층(524)으로의 전자들의 주입을 촉진시키는 재료를 포함할 수도 있다. 이 재료는 본 기술의 실시예에서 "전자 주입 재료"로서 지칭될 수도 있다. 전자 주입 재료는 예를 들어, 전자들의 주입 속성을 가지는 금속이 도핑되는, 전자들의 주입 속성을 가지는 유기 재료일 수도 있다. 전자 주입 층(526)에서 함유되는 도핑된 금속은 예를 들어, 전자 수송 층(525)에서 함유된 금속과 동일할 수도 있다. 전자 주입 층(526)은 예를 들어, 증기-증착된 막 또는 스퍼터링된 막을 포함할 수도 있다.
본 기술의 실시예에서, 정공 주입 층(522), 정공 수송 층(523), 및 발광 층(524)과 같은, 발광 엘리먼트(512-2)를 구성하는 층들의 각각은 2개의 인접한 열 제한 섹션들(514C)에 의해 둘러싸인 홈(517)의 영역에 제공되는 서브픽셀들(512)에 의해 공유될 수도 있다. 즉, 정공 주입 층(522), 정공 수송 층(523), 및 발광 층(524)과 같은, 발광 엘리먼트(512-2)를 구성하는 층들의 각각은 예를 들어, 도 32 내지 도 34에서 예시된 바와 같이, 행 제한 섹션(514D)을 가로질러, 서브픽셀들(512) 사이, 비-발광 픽셀들(515) 사이, 또는 서브픽셀(512)과 비-발광 픽셀(515) 사이에서 연속적으로 제공되도록 하기 위하여 홈(517)에서 열 방향으로 연장될 수도 있다.
본 기술의 실시예에서, 정공 주입 층(522), 정공 수송 층(523), 및 발광 층(524)과 같은, 발광 엘리먼트(512-2)에서의 층들의 일부는 하나의 픽셀(511)의 서브픽셀들(512)에 의해 공유될 수도 있는 것이 아니라, 하나의 픽셀(511)의 서브픽셀들(512)의 각각에 대하여 별도로 형성될 수도 있다. 즉, 정공 주입 층(522), 정공 수송 층(523), 및 발광 층(524)과 같은, 발광 엘리먼트(512-2)에서의 층들의 일부는 예를 들어, 도 33에서 예시된 바와 같이, 열 제한 섹션(514C)을 회피하기 위하여 형성될 수도 있다. 본 기술의 일 예의 실시예에서, 전자 수송 층(525) 및 전자 주입 층(526)과 같은, 발광 엘리먼트(512-2)에서의 층들의 일부는 하나의 픽셀(511)의 서브픽셀들(512)에 의해 공유될 수도 있다. 즉, 전자 수송 층(525) 및 전자 주입 층(526)과 같은, 발광 엘리먼트(512-2)에서의 층들의 일부는 예를 들어, 도 33에서 예시된 바와 같이, 열 제한 섹션(514C)을 가로질러 형성될 수도 있다.
본 기술의 실시예에서, 캐소드(527)는 발광 패널(510)의 전체 표면 상에서 형성될 수도 있다. 일 예의 실시예에서, 캐소드(527)는 전자 주입 층(526), 열 제한 섹션(514C), 행 제한 섹션(514D), 및 열 뱅크(513)의 전체 표면 상에서 연속적으로 형성될 수도 있다.
발광 엘리먼트(512-2)는 예를 들어, 도 33 및 도 34에서 예시된 바와 같이, 발광 엘리먼트(512-2)를 보호하고 밀봉하기 위한 층(즉, 밀봉 층(528))을 더 포함할 수도 있다. 밀봉 층(528)은 에폭시 수지 또는 비닐 수지와 같은 수지 재료를 포함할 수도 있다.
[효과들]
본 기술의 일 실시예의 발광 패널(510) 및 동일한 것을 가지는 발광 유닛(500)의 효과들이 이하에서 설명된다.
본 기술의 일 예의 실시예에서, 서브픽셀들(512) 중의 하나 이상과, 비-발광 픽셀들(515) 중의 하나 이상은 제1 어레이 방향으로 픽셀(511)에 기초하여 교대로 배열되고, 서브픽셀들(512) 중의 하나 이상과, 비-발광 픽셀들(515) 중의 하나 이상은 제2 어레이 방향으로 2개의 픽셀들(511)의 단위로 교대로 배열된다. 본 기술의 실시예에서, 제1 어레이 방향은 행 방향에 대응할 수도 있고, 제2 어레이 방향은 열 방향에 대응할 수도 있다. 즉, 서브픽셀들(512) 중의 하나 이상과, 비-발광 픽셀들(515) 중의 하나 이상은 제1 어레이 방향 및 제2 어레이 방향의 각각으로 교대로 배열된다. 본 기술의 실시예에서, 제1 어레이 방향은 행 방향일 수도 있고, 제2 어레이 방향은 열 방향일 수도 있다. 이 구조는 제1 어레이 방향 및 제2 어레이 방향의 각각으로 충분한 폭을 갖는 광 투과 영역(524B)을 제공하는 것을 가능하게 한다. 본 기술의 실시예에서, 제1 어레이 방향은 행 방향일 수도 있고, 제2 어레이 방향은 열 방향일 수도 있다. 그 결과, 광학적 회절 실패의 발생이 감소된다.
본 기술의 실시예에서, 제2 어레이 방향으로의 비-발광 픽셀(515) 및 인접한 서브픽셀(512)은 발광 층(524)을 공유한다. 본 기술의 실시예에서, 제2 어레이 방향은 열 방향일 수도 있다. 이 경우, 다수의 행 제한 섹션들(514D)의 각각은 2개의 인접한 열 제한 섹션들(514C) 사이에서 개재되는 홈(517)의 영역에서, 서브픽셀들(512)의 2개의 인접한 것들을 구획하고 비-발광 픽셀들(515)의 2개의 인접한 것들을 또한 구획한다. 행 제한 섹션(514D)은 열 제한 섹션(514C)보다 더 낮다. 따라서, 예를 들어, 도 35에서 예시된 바와 같이, 적하 또는 다른 방법에 의해 잉크(524i)를 도포함으로써 서브픽셀들(512)의 각각의 발광 층(524)을 형성할 경우, 잉크(524i)는 전체 홈(517)의 전반에 걸쳐 확산한다. 위에서 설명된 바와 같이, 본 기술의 실시예에서, 발광 층(524)은 2개의 인접한 서브픽셀들(512) 사이에서 행 제한 섹션(514D)을 교차하고, 서브픽셀(512)과 인접한 비-발광 픽셀(515) 사이에서 행 제한 섹션(514D)을 또한 교차한다. 이 구조는 동일한 컬러를 위한 서브픽셀들(512)의 각각에서 발광 층(524)을 독립적으로 제공할 경우와 비교하면, 동일한 컬러를 위한 서브픽셀들(512)의 발광 층(524)의 더 균일한 막 두께를 가능하게 한다. 결과적으로, 휘도 불균일이 감소된다.
이 실시예에서, 기판(516)은 가시광 투과성 기판이다. 이 조건들 하에서, 서브픽셀들(512)의 각각의 광 투과 영역(524B)을 통해 발광 패널(510) 후방의 객체에 진입하는 광은 발광 패널(510)을 통해 발광 패널(510)의 전방 표면으로 다시 반사한다. 그 결과, 사용자는 발광 패널(510)을 통해 발광 패널(510) 후방의 객체를 시각적으로 인식하는 것이 가능하다.
[8. 제3 예의 실시예의 변형 예]
제3 예의 실시예에 따른 발광 패널(510)의 변형 예는 이하에서 설명된다.
[변형 예 A]
도 36은 제3 예의 실시예에 따른 발광 패널(510)의 개요 구조의 변형 예를 예시한다. 도 37은 행 방향으로의 픽셀(511)의 일 예의 단면 구조인, 도 36에서 예시된 라인 A-A를 따라 취해진 발광 패널(510)의 일 예의 단면 구조를 예시한다. 도 36에서 라인 B-B를 따라 취해지는 일 예의 단면 구조는 예를 들어, 도 34에서의 단면 구조에 대응할 수도 있다.
제3 예의 실시예에 따른 발광 패널(510)에서, 제1 어레이 방향으로 서로에 인접하는 비-발광 픽셀(515) 및 서브픽셀(512)은 발광 층(524)을 공유할 수도 있다. 일 예의 실시예에서, 서브픽셀(512)은 서브픽셀(512B)일 수도 있다. 본 기술의 실시예에서, 제1 어레이 방향은 행 방향일 수도 있다. 이 경우, 열 제한 섹션(514E)은 발광 층(524)을 공유하는 비-발광 픽셀(515)과 인접한 서브픽셀(512B) 사이에서, 그것들을 구획하기 위하여 제공될 수도 있다. 열 제한 섹션(514E)은 열 제한 섹션(514C)보다 더 낮을 수도 있다. 예를 들어, 열 제한 섹션(514E)은 행 제한 섹션(514D)과 동일한 높이를 가질 수도 있고, 행 제한 섹션(514D)의 재료와 유사한 재료를 포함할 수도 있다.
따라서, 예를 들어, 도 35에서 예시된 바와 같이, 적하 또는 다른 방법에 의해, 잉크(524r, 524g, 또는 524b)인 잉크(524i)를 도포함으로써 서브픽셀들(512)의 각각의 발광 층(524)을 형성할 경우, 잉크(524i)는 전체 홈(517)의 전반에 걸쳐 확산한다. 또한, 예를 들어, 도 38에서 예시된 바와 같이, 적하 또는 다른 방법에 의해 잉크(524b)를 도포함으로써 서브픽셀들(512B)의 각각의 발광 층(524)을 형성할 경우, 홈(517)의 폭의 거의 2 배인 폭을 갖는 홈에서 잉크(524b)를 적하하면 충분할 수도 있다. 본 기술의 실시예에서, 잉크(524b)는 홈(517)의 개방 폭(Hr 또는 Hg)의 거의 2 배인 개방 폭(Hb)을 갖는 홈에서 적하될 수도 있다. 이 구조는 서브픽셀들(512B)의 각각에서 발광 층(524)을 독립적으로 제공할 경우와 비교하면, 서브픽셀들(512B)의 각각에서 발광 층(524)의 더 균일한 막 두께를 가능하게 한다. 결과적으로, 휘도 불균일이 감소된다. 서브픽셀들(512B)의 각각을 형성할 시에, 홈(517)의 폭의 거의 2 배인 폭을 갖는 홈에서 잉크(524b)를 적하하면 충분할 수도 있다. 예를 들어, 잉크(524b)는 홈(517)의 개방 폭(Hr 또는 Hg)의 거의 2 배인 개방 폭(Hb)을 갖는 홈에서 적하될 수도 있다. 이것은 개방 폭(Hr)을 갖는 홈(517)에서 적하되는 잉크(524r)의 요구된 적하 정확도, 및 개방 폭(Hg)을 갖는 홈(517)에서 적하되는 잉크(524g)의 요구된 적하 정확도의 양자보다 더 낮도록 하기 위하여, 잉크(524b)의 요구된 적하 정확도를 감소시킨다.
[변형 예 B]
도 39는 제3 예의 실시예에 따른 발광 패널(510)의 개요 구조의 변형 예를 예시한다. 도 40은 행 방향으로의 픽셀(511)의 일 예의 단면 구조인, 도 39에서 예시된 라인 A-A를 따라 취해진 발광 패널(510)의 일 예의 단면 구조를 예시한다. 도 39에서 라인 B-B를 따라 취해지는 일 예의 단면 구조는 예를 들어, 도 34에서의 단면 구조에 대응할 수도 있다.
하나의 픽셀(511)의 제1 비-발광 픽셀 및 또 다른 픽셀(511)의 제2 비-발광 픽셀이 제1 어레이 방향으로 2개의 인접한 픽셀들(511)에서 서로에 바로 인접한다는 점에서, 이 변형 예의 발광 패널(510)은 변형 예 A에 따른 발광 패널(510)과는 상이할 수도 있다. 본 기술의 일 예의 실시예에서, 제1 어레이 방향은 행 방향일 수도 있고, 제1 비-발광 픽셀은 하나의 픽셀(511)에서의 비-발광 픽셀(515)일 수도 있고, 제2 비-발광 픽셀은 또 다른 픽셀(511)에서의 비-발광 픽셀(515)일 수도 있다. 또한, 이 변형 예의 발광 패널(510)에서, 제1 비-발광 픽셀 및 인접한 서브픽셀(512)은 발광 층(524)을 공유할 수도 있고, 제2 비-발광 픽셀 및 인접한 서브픽셀(512)은 발광 층(524)을 공유할 수도 있다. 일 예의 실시예에서, 비-발광 픽셀(515) 및 인접한 서브픽셀(512B)은 발광 층(524)을 공유할 수도 있고, 비-발광 픽셀(515) 및 인접한 서브픽셀(512R)은 발광 층(524)을 공유할 수도 있다.
따라서, 예를 들어, 도 35에서 예시된 바와 같이, 적하 또는 다른 방법에 의해 잉크(524i)를 도포함으로써 서브픽셀들(512)의 각각의 발광 층(524)을 형성할 경우, 잉크(524i)는 전체 홈(517)의 전반에 걸쳐 확산한다. 또한, 예를 들어, 도 41에서 예시된 바와 같이, 적하 또는 다른 방법에 의해 잉크(524b)를 도포함으로써 서브픽셀들(512B)의 각각의 발광 층(524)을 형성할 경우, 홈(517)의 폭의 거의 2 배인 폭을 갖는 홈에서 잉크(524b)를 적하하면 충분할 수도 있다. 본 기술의 실시예에서, 잉크(524b)는 홈(517)의 개방 폭(Hg)의 거의 2 배인 개방 폭(Hb)을 갖는 홈에서 적하될 수도 있다. 이 구조는 서브픽셀들(512B)의 각각에서 발광 층(524)을 독립적으로 제공할 경우와 비교하면, 서브픽셀들(512B)의 각각에서 발광 층(524)의 더 균일한 막 두께를 가능하게 한다. 또한, 적하 또는 다른 방법에 의해 잉크(524r)를 도포함으로써 서브픽셀들(512R)의 각각의 발광 층(524)을 형성할 경우, 홈(517)의 폭의 거의 2 배인 폭을 갖는 홈에서 잉크(524r)를 적하하면 충분할 수도 있다. 본 기술의 실시예에서, 잉크(524r)는 홈(517)의 개방 폭(Hg)의 거의 2 배인 개방 폭(Hr)을 갖는 홈에서 적하될 수도 있다. 이 구조는 서브픽셀들(512R)의 각각에서 발광 층(524)을 독립적으로 제공할 경우와 비교하면, 서브픽셀들(512R)의 각각에서 발광 층(524)의 더 균일한 막 두께를 가능하게 한다. 결과적으로, 휘도 불균일이 감소된다.
서브픽셀들(512B)의 각각을 형성할 시에, 홈(517)의 폭의 거의 2 배인 폭을 갖는 홈에서 잉크(524b)를 적하하면 충분할 수도 있다. 예를 들어, 잉크(524b)는 홈(517)의 개방 폭(Hg)의 거의 2 배인 개방 폭(Hb)을 갖는 홈에서 적하될 수도 있다. 이것은 개방 폭(Hg)을 갖는 홈(517)에서 적하되는 잉크(524g)의 요구된 적하 정밀도보다 더 낮도록 하기 위하여, 잉크(524b)의 요구된 적하 정밀도를 감소시킨다. 또한, 서브픽셀들(512R)의 각각을 형성할 시에, 홈(517)의 폭의 거의 2 배인 폭을 갖는 홈에서 잉크(524r)를 적하하면 충분할 수도 있다. 예를 들어, 잉크(524r)는 홈(517)의 개방 폭(Hg)의 거의 2 배인 개방 폭(Hr)을 갖는 홈에서 적하될 수도 있다. 이것은 개방 폭(Hg)을 갖는 홈(517)에서 적하되는 잉크(524g)의 요구된 적하 정밀도보다 더 낮도록 하기 위하여, 잉크(524r)의 요구된 적하 정밀도를 감소시킨다.
[변형 예 C]
도 42는 도 32에서 예시된 발광 패널(510)의 개요 구조의 변형 예를 예시한다. 도 43은 도 36에서 예시된 발광 패널(510)의 개요 구조의 변형 예를 예시한다. 도 44는 도 39에서 예시된 발광 패널(510)의 개요 구조의 변형 예를 예시한다.
이 변형 예는 절연 층(514) 대신에, 절연 층(518)을 이용할 수도 있다. 절연 층(518)은 매트릭스로 제공되는 다수의 개구부들(518A)을 포함할 수도 있고, 절연 층(518)은 픽셀 뱅크(pixel bank)들로서 작용할 수도 있다. 개구부들(518A)의 각각에 의해 둘러싸이는 영역은 서브픽셀(512) 또는 비-발광 픽셀(515)을 위하여 이용될 수도 있다. 서브픽셀들(512)의 각각은 하나의 발광 엘리먼트(512-2)를 가질 수도 있다. 즉, 서브픽셀들(512)의 각각은 개구부(518A)에서 하나의 발광 엘리먼트(512-2)를 가질 수도 있다. 다른 한편으로, 비-발광 픽셀들(515)의 각각은 개구부(518A)에서, 가시 투과율을 가지는 광 투과 영역(524B)을 포함할 수도 있다.
이 변형 예에서, 서브픽셀들(512) 중의 하나 이상과, 비-발광 픽셀들(515) 중의 하나 이상은 제1 어레이 방향으로 픽셀(511)에 기초하여 교대로 배열될 수도 있고, 서브픽셀들(512) 중의 하나 이상과, 비-발광 픽셀들(515) 중의 하나 이상은 제2 어레이 방향으로 2개의 픽셀들(511)의 단위로 교대로 배열될 수도 있다. 본 기술의 실시예에서, 제1 어레이 방향은 행 방향일 수도 있고, 제2 어레이 방향은 열 방향일 수도 있다. 즉, 서브픽셀들(512) 중의 하나 이상과, 비-발광 픽셀들(515) 중의 하나 이상은 제1 어레이 방향 및 제2 어레이 방향의 각각으로 교대로 배열될 수도 있다. 본 기술의 실시예에서, 제1 어레이 방향은 행 방향일 수도 있고, 제2 어레이 방향은 열 방향일 수도 있다. 이 구조는 제1 어레이 방향 및 제2 어레이 방향의 각각으로 충분한 폭을 갖는 광 투과 영역(524B)을 제공하는 것을 가능하게 한다. 본 기술의 실시예에서, 제1 어레이 방향은 행 방향일 수도 있고, 제2 어레이 방향은 열 방향일 수도 있다. 그 결과, 광학적 회절 실패의 발생이 감소된다.
도 42에서 예시된 발광 패널(510)에서, 제1 어레이 방향으로의 비-발광 픽셀(515) 및 인접한 서브픽셀(512)은 발광 층(524)을 공유할 수도 있다. 본 기술의 실시예에서, 제1 어레이 방향은 행 방향일 수도 있다. 이 경우, 다수의 행 제한 섹션들(514D)의 각각은 2개의 인접한 열 제한 섹션들(514C) 사이에서 개재되는 홈(517)의 영역에서, 인접한 서브픽셀들(512)을 구획하고 인접한 비-발광 픽셀들(515)을 구획하기 위하여 제공될 수도 있다. 행 제한 섹션(514D)은 열 제한 섹션(514C)보다 더 낮을 수도 있다. 따라서, 예를 들어, 적하 또는 다른 방법에 의해 잉크(524i)를 도포함으로써 서브픽셀들(512)의 각각의 발광 층(524)을 형성할 경우, 잉크(524i)는 전체 홈(517)의 전반에 걸쳐 확산한다. 위에서 설명된 바와 같이, 도 42에서 예시된 발광 패널(510)에서, 발광 층(524)은 2개의 인접한 서브픽셀들(512) 사이에서 행 제한 섹션(514D)을 교차하고, 서브픽셀(512)과 인접한 비-발광 픽셀(515) 사이에서 행 제한 섹션(514D)을 또한 교차한다. 이 구조는 서브픽셀들(512)의 각각에서 발광 층(524)을 독립적으로 제공할 경우와 비교하면, 서브픽셀들(512)의 발광 층(524)의 더 균일한 막 두께를 가능하게 한다. 결과적으로, 휘도 불균일이 감소된다.
도 43에서 예시된 발광 패널(510)에서, 제1 어레이 방향으로 서로에 인접하는 비-발광 픽셀(515) 및 서브픽셀(512)은 발광 층(524)을 공유할 수도 있다. 일 예의 실시예에서, 서브픽셀(512)은 서브픽셀(512B)일 수도 있다. 본 기술의 실시예에서, 제1 어레이 방향은 행 방향일 수도 있다. 이 경우, 열 섹션(514E)은 발광 층(524)을 공유하는 비-발광 픽셀(515)과 인접한 서브픽셀(512B) 사이에서, 그것들을 구획하기 위하여 제공될 수도 있다. 열 섹션(514E)은 열 제한 섹션(514C)보다 더 낮을 수도 있다. 예를 들어, 열(514E)은 행 제한 섹션(514D)과 동일한 높이를 가질 수도 있고, 행 제한 섹션(514D)의 재료와 유사한 재료를 포함할 수도 있다.
따라서, 예를 들어, 적하 또는 다른 방법에 의해, 잉크(524r, 524g, 또는 524b)인 잉크(524i)를 도포함으로써 서브픽셀들(512)의 각각의 발광 층(524)을 형성할 경우, 잉크(524i)는 전체 홈(517)의 전반에 걸쳐 확산한다. 또한, 예를 들어, 적하 또는 다른 방법에 의해 잉크(524b)를 도포함으로써 서브픽셀들(512B)의 각각의 발광 층(524)을 형성할 경우, 홈(517)의 폭의 거의 2 배인 폭을 갖는 홈에서 잉크(524b)를 적하하면 충분할 수도 있다. 본 기술의 실시예에서, 잉크(524b)는 홈(517)의 개방 폭(Hr 또는 Hg)의 거의 2 배인 개방 폭(Hb)을 갖는 홈에서 적하될 수도 있다. 이 구조는 서브픽셀들(512B)의 각각에서 발광 층(524)을 독립적으로 제공할 경우와 비교하면, 서브픽셀들(512B)의 각각에서 발광 층(524)의 더 균일한 막 두께를 가능하게 한다. 결과적으로, 휘도 불균일이 감소된다. 서브픽셀들(512B)의 각각을 형성할 시에, 홈(517)의 폭의 거의 2 배인 폭을 갖는 홈에서 잉크(524b)를 적하하면 충분할 수도 있다. 예를 들어, 잉크(524b)는 홈(517)의 개방 폭(Hr 또는 Hg)의 거의 2 배인 개방 폭(Hb)을 갖는 홈에서 적하될 수도 있다. 이것은 개방 폭(Hr)을 갖는 홈(517)에서 적하되는 잉크(524r)의 요구된 적하 정확도, 및 개방 폭(Hg)을 갖는 홈(517)에서 적하되는 잉크(524g)의 요구된 적하 정확도의 양자보다 더 낮도록 하기 위하여, 잉크(524b)의 요구된 적하 정확도를 감소시킨다.
도 44에서 예시된 발광 패널(510)에서, 하나의 픽셀(511)의 제1 비-발광 픽셀 및 또 다른 픽셀(511)의 제2 비-발광 픽셀은 제1 어레이 방향으로 2개의 인접한 픽셀들(511)에서 서로에 바로 인접할 수도 있다. 본 기술의 실시예에서, 제1 어레이 방향은 행 방향일 수도 있고, 제1 비-발광 픽셀은 하나의 픽셀(511)에서의 비-발광 픽셀(515)일 수도 있고, 제2 비-발광 픽셀은 또 다른 픽셀(511)에서의 비-발광 픽셀(515)일 수도 있다. 또한, 도 44에서 예시된 발광 패널(510)에서, 제1 비-발광 픽셀 및 인접한 서브픽셀(512)은 발광 층(524)을 공유할 수도 있고, 제2 비-발광 픽셀 및 인접한 서브픽셀(512)은 발광 층(524)을 공유할 수도 있다. 일 예의 실시예에서, 비-발광 픽셀(515) 및 인접한 서브픽셀(512B)은 발광 층(524)을 공유할 수도 있고, 비-발광 픽셀(515) 및 인접한 서브픽셀(512R)은 발광 층(524)을 공유할 수도 있다.
따라서, 예를 들어, 적하 또는 다른 방법에 의해 잉크(524i)를 도포함으로써 서브픽셀들(512)의 각각의 발광 층(524)을 형성할 경우, 잉크(524i)는 전체 홈(517)의 전반에 걸쳐 확산한다. 또한, 예를 들어, 적하 또는 다른 방법에 의해 잉크(524b)를 도포함으로써 서브픽셀들(512B)의 각각의 발광 층(524)을 형성할 경우, 홈(517)의 폭의 거의 2 배인 폭을 갖는 홈에서 잉크(524b)를 적하하면 충분할 수도 있다. 본 기술의 실시예에서, 잉크(524b)는 홈(517)의 개방 폭(Hg)의 거의 2 배인 개방 폭(Hb)을 갖는 홈에서 적하될 수도 있다. 이 구조는 서브픽셀들(512B)의 각각에서 발광 층(524)을 독립적으로 제공할 경우와 비교하면, 서브픽셀들(512B)의 각각에서 발광 층(524)의 더 균일한 막 두께를 가능하게 한다. 또한, 적하 또는 다른 방법에 의해 잉크(524r)를 도포함으로써 서브픽셀들(512R)의 각각의 발광 층(524)을 형성할 경우, 홈(517)의 폭의 거의 2 배인 폭을 갖는 홈에서 잉크(524r)를 적하하면 충분할 수도 있다. 본 기술의 실시예에서, 잉크(524r)는 홈(517)의 개방 폭(Hg)의 거의 2 배인 개방 폭(Hr)을 갖는 홈에서 적하될 수도 있다. 이 구조는 서브픽셀들(512R)의 각각에서 발광 층(524)을 독립적으로 제공할 경우와 비교하면, 서브픽셀들(512R)의 각각에서 발광 층(524)의 더 균일한 막 두께를 가능하게 한다. 결과적으로, 휘도 불균일이 감소된다.
서브픽셀들(512B)의 각각을 형성할 시에, 홈(517)의 폭의 거의 2 배인 폭을 갖는 홈에서 잉크(524b)를 적하하면 충분할 수도 있다. 예를 들어, 잉크(524b)는 홈(517)의 개방 폭(Hg)의 거의 2 배인 개방 폭(Hb)을 갖는 홈에서 적하될 수도 있다. 이것은 개방 폭(Hg)을 갖는 홈(517)에서 적하되는 잉크(524g)의 요구된 적하 정밀도보다 더 낮도록 하기 위하여, 잉크(524b)의 요구된 적하 정밀도를 감소시킨다. 또한, 서브픽셀들(512R)의 각각을 형성할 시에, 홈(517)의 폭의 거의 2 배인 폭을 갖는 홈에서 잉크(524r)를 적하하면 충분할 수도 있다. 예를 들어, 잉크(524r)는 홈(517)의 개방 폭(Hg)의 거의 2 배인 개방 폭(Hr)을 갖는 홈에서 적하될 수도 있다. 이것은 개방 폭(Hg)을 갖는 홈(517)에서 적하되는 잉크(524g)의 요구된 적하 정밀도보다 더 낮도록 하기 위하여, 잉크(524r)의 요구된 적하 정밀도를 감소시킨다.
이 변형 예에서, 기판(516)은 가시광 투과성 기판일 수도 있다. 이 조건들 하에서, 서브픽셀들(512)의 각각의 광 투과 영역(524B)을 통해 발광 패널(510) 후방의 객체에 진입하는 광은 발광 패널(510)을 통해 발광 패널(510)의 전방 표면으로 다시 반사한다. 그 결과, 사용자는 발광 패널(510)을 통해 발광 패널(510) 후방의 객체를 시각적으로 인식하는 것이 가능하다.
[변형 예 D]
도 45는 도 42에서 예시된 발광 패널(510)의 개요 구조의 변형 예를 예시한다. 도 46은 도 45에서 예시된 서브픽셀들(512)의 각각의 일 예의 평면 레이아웃을 예시한다. 이 변형 예에서, 발광 영역(524A)의 애노드(521)는 서브픽셀들(512)의 각각에서의 개구부(518A)의 부분에서 형성될 수도 있고, 발광 영역(524A)의 애노드(521)가 제공되지 않는 영역은 광 투과 영역(524B)으로서 이용될 수도 있다. 예를 들어, 광 투과 영역(524B)은 개구부(518A)에서 발광 영역(524A)의 애노드(521)의 열 방향으로 각각의 측면에 제공될 수도 있다. 또 다른 예에서, 광 투과 영역(524B)은 개구부(518A)에서 발광 영역(524A)의 애노드(521)의 열 방향으로 측면들 중의 하나에 제공될 수도 있다. 이러한 경우, 충분한 폭을 갖는 광 투과 영역(524B)은 열 방향으로 비-발광 픽셀(515)을 제공하지 않으면서, 열 방향으로 제공된다. 그 결과, 광학적 회절 실패의 발생이 감소된다.
또한, 변형 예 C에 따른 발광 패널(510)의 서브픽셀들(512)의 각각에서, 발광 영역(524A)의 애노드(521)는 서브픽셀들(512)의 각각에서의 개구부(518A)의 부분에서 형성될 수도 있고, 발광 영역(524A)의 애노드(521)가 제공되지 않는 영역은 광 투과 영역(524B)으로서 이용될 수도 있다. 또한, 이 경우, 충분한 폭을 갖는 광 투과 영역(524B)은 열 방향으로 제공된다. 그 결과, 광학적 회절 실패의 발생이 감소된다.
[변형 예 E]
도 47은 제3 예의 실시예에 따른 발광 패널(510)의 개요 구조의 변형 예를 예시한다. 이 변형 예는 개구부(514A)의 길이가 서브픽셀(512)의 길이보다 더 큰 비-발광 픽셀(515B)을 이용할 수도 있다. 예를 들어, 비-발광 픽셀(515B)의 길이는 픽셀(511)의 길이와 거의 동일할 수도 있다. 이 경우, 충분한 폭을 갖는 광 투과 영역(524B)은 행 방향으로 제공된다. 그 결과, 광학적 회절 실패의 발생이 감소된다.
[변형 예 F]
도 48은 변형 예 C에 따른 발광 패널(510)의 개요 구조의 변형 예를 예시한다. 비-발광 픽셀들(515B)이 형성되는 영역들의 전부가 광 투과 영역(524B)으로 변경된다는 점에서, 이 변형 예는 변형 예 C에 따른 발광 패널(510)과는 상이할 수도 있다. 즉, 이 변형 예는 각각이 광 투과 영역(524B)에 의해 둘러싸이는 픽셀들(511)을 포함할 수도 있다. 이 경우, 충분한 폭을 갖는 광 투과 영역(524B)은 행 방향 및 열 방향으로 제공된다. 그 결과, 광학적 회절 실패의 발생이 감소된다.
[9. 응용 예]
[제1 응용 예]
이하에서 설명된 것은 제3 예의 실시예 및 제3 예의 실시예의 변형 예들에 따른 발광 유닛(500)의 응용 예이다. 제3 예의 실시예 및 제3 예의 실시예의 변형 예들에 따른 발광 유닛(500)은 텔레비전, 디지털 카메라, 노트북 개인용 컴퓨터, 시트-형태 개인용 컴퓨터, 이동 전화와 같은 휴대용 단말 디바이스, 또는 비디오 카메라와 같은, 외부 디바이스로부터 수신되거나 그 안에서 발생된 이미지 신호를 이용함으로써 이미지 또는 픽처를 디스플레이하는, 모든 분야에서의 전자 장치의 디스플레이 유닛에서 이용될 수도 있다.
도 49는 이 응용 예에 따른 전자 장치(600)의 외관의 사시도를 예시한다. 전자 장치(600)는 예를 들어, 케이싱(610)의 주요 표면에서 디스플레이 표면(620)을 가지는 시트-형태 개인용 컴퓨터일 수도 있다. 전자 장치(600)는 그 디스플레이 표면(620)에서, 제3 예의 실시예 및 제3 예의 실시예의 변형 예들에 따른 발광 유닛(500)을 가질 수도 있다. 제3 예의 실시예 및 제3 예의 실시예의 변형 예들에 따른 발광 유닛(500)은 발광 패널(510)이 외부를 대면하도록 배치될 수도 있다. 이 응용 예에서, 제3 예의 실시예 및 제3 예의 실시예의 변형 예들에 따른 발광 유닛(500)은 디스플레이 표면(620)에 제공되고, 그러므로, 전자 장치(600)는 높은 디스플레이 품질을 가진다.
[제2 응용 예]
이하에서 설명된 것은 제3 예의 실시예 및 제3 예의 실시예의 변형 예들에 따른 발광 유닛(500)의 응용 예이다. 제3 예의 실시예 및 제3 예의 실시예의 변형 예들에 따른 발광 유닛(500)은 데스크톱 조명 장치, 바닥 조명 장치, 또는 실내 조명 장치와 같은, 임의의 분야에서의 조명 장치의 광원으로서 이용될 수도 있다.
도 50은 제3 예의 실시예 및 제3 예의 실시예의 변형 예들에 따른 발광 유닛(500)을 이용하는 실내 조명 장치의 외관을 예시한다. 이 조명 장치는 예를 들어, 제3 예의 실시예 및 제3 예의 실시예의 변형 예들에 따른 발광 유닛(500)을 가지는 조명 유닛(710)을 포함할 수도 있다. 적절한 수의 조명 유닛들(710)은 건물에서의 천장(720) 상에서 적절한 거리로 배열될 수도 있다. 조명 유닛(710)은 천장(720)에 추가하여 또는 천장(720) 대신에, 이용의 목적에 따른 벽(730) 또는 미예시된 바닥과 같은 임의의 부위에서 또한 배치될 수도 있다.
이러한 조명 장치는 제3 예의 실시예 및 제3 예의 실시예의 변형 예들에 따른 발광 유닛(500)으로부터의 광을 이용하여 조명을 수행할 수도 있다. 따라서, 높은 조명 품질을 가지는 조명 장치가 달성된다.
설명은 제3 예의 실시예 및 제3 예의 실시예의 변형 예들을 참조하여 앞에서 주어졌지만, 기술은 상기한 예의 실시예들로 제한되는 것이 아니라, 매우 다양한 방법들로 변형될 수도 있다. 상기한 예의 실시예들에서 설명된 효과들은 단지 예들이다. 본 개시내용의 효과들은 명세서에서 설명된 효과들로 제한되지는 않는다. 본 개시내용의 일 예의 실시예들에 따른 효과들은 다른 효과들일 수도 있거나, 앞에서 설명된 효과들에 추가하여 다른 효과들을 더 포함할 수도 있다.
본 개시내용은 다음의 구성들을 또한 가질 수도 있다.
(1) 디스플레이 유닛은,
각각이 제1 방향을 따라 발광 영역 및 비-발광 영역을 가지는 다수의 픽셀들;
다수의 픽셀들의 각각에서의 발광 영역에 제공된 제1 전극;
제2 방향 - 제2 방향은 제1 방향과 교차함 - 으로 서로에 인접하는 픽셀들의 각각의 2개 사이에 제공된 구획 벽;
제1 전극을 커버하고 연속적인 방식으로 발광 영역 및 비-발광 영역에 제공된 발광 층; 및
발광 층을 가로질러 제1 전극과 대면하는 제2 전극을 포함하는 디스플레이 유닛
을 포함한다.
(2) (1)에 따른 디스플레이 유닛은,
기판;
기판 상에 제공된 박막 트랜지스터; 및
박막 트랜지스터를 커버하고 박막 트랜지스터 및 제1 전극을 연결하는 컨택 홀을 가지는 절연 층을 더 포함하고,
박막 트랜지스터, 절연 층, 제1 전극, 발광 층, 및 제2 전극은 기판으로부터 이 순서로, 기판 상에 제공된다.
(3) (1) 또는 (2)에 따른 디스플레이 유닛에서, 구획 벽은 제1 방향으로 연장된다.
(4) (1) 내지 (3) 중 어느 하나에 따른 디스플레이 유닛에서, 구획 벽은 스트라이프 형태로 제공된다.
(5) (1) 내지 (4) 중 어느 하나에 따른 디스플레이 유닛에서, 발광 층은 유기 발광성 재료를 포함한다.
(6) (1) 내지 (5) 중 어느 하나에 따른 디스플레이 유닛에서, 발광 층은 코팅된 층을 포함한다.
(7) (1) 내지 (6) 중 어느 하나에 따른 디스플레이 유닛은, 제1 방향으로 제1 전극으로부터의 상이한 치수를 가지는 제1 전극을 더 포함한다.
(8) (1) 내지 (7) 중 어느 하나에 따른 디스플레이 유닛은, 제2 방향으로 제1 전극으로부터의 상이한 치수를 가지는 제1 전극을 더 포함한다.
(9) (2)에 따른 디스플레이 유닛은, 픽셀들의 각각의 하나 또는 양자에서의 발광 영역과 비-발광 영역 사이의 경계의 근처, 및 서로에 인접한 픽셀들의 각각의 2개 사이의 영역에 배치된 단락회로 방지 층 - 단락회로 방지 층은 제1 전극의 표면 및 단부를 커버함 - 을 더 포함한다.
(10) (9)에 따른 디스플레이 유닛에서, 단락회로 방지 층의 적어도 부분은 절연 층의 컨택 홀과 대면한다.
(11) (9) 또는 (10)에 따른 디스플레이 유닛에서, 단락회로 방지 층은 제1 전극과 발광 층 사이에 제공된다.
(12) (9) 내지 (11) 중 어느 하나에 따른 디스플레이 유닛에서, 단락회로 방지 층은 가시광 투과율을 가지는 절연 재료를 포함한다.
(13) (9) 내지 (12) 중 어느 하나에 따른 디스플레이 유닛에서, 단락회로 방지 층은 발광 영역과 비-발광 영역 사이의 경계의 근처로부터 비-발광 영역으로 연장된다.
(14) 디스플레이 유닛을 제조하는 방법은,
제1 방향을 따라 발광 영역 및 비-발광 영역을 가지는 픽셀들의 각각에서의 발광 영역에서 제1 전극을 형성하는 단계;
제2 방향 - 제2 방향은 제1 방향과 교차함 - 으로 서로에 인접하는 픽셀들의 각각의 2개 사이에서 구획 벽을 형성하는 단계;
제1 전극을 커버하기 위하여 연속적인 방식으로 발광 영역 및 비-발광 영역에서 발광 층을 형성하는 단계; 및
발광 층을 가로질러 제1 전극과 대면하는 제2 전극을 형성하는 단계
를 포함한다.
(15) (14)에 따른 디스플레이 유닛을 제조하는 방법에서, 발광 층은 코팅에 의해 형성된다.
(16) 기판 상에서 매트릭스로 배열된 다수의 디스플레이 픽셀들을 포함하는 발광 유닛에서,
디스플레이 픽셀들의 각각은 서로 상이한 컬러들의 광을 방출하는 다수의 서브픽셀들을 포함하고,
서브픽셀들의 각각은 픽셀 전극과 대면하는 발광 영역, 발광 영역의 주연부에 제공된 가시광 투과 영역, 및 발광 영역 및 가시광 투과 영역을 가로질러 연장되는 발광 층을 가지고,
서브픽셀들의 각각에서의 가시광 투과 영역은 다수의 디스플레이 픽셀들의 제1 어레이 방향으로 발광 영역에 대하여 위치된다.
(17) (16)에 따른 발광 유닛에서, 서브픽셀들의 각각에서의 가시광 투과 영역은 제1 어레이 방향으로 광 투과 영역의 각각의 측면에 제공된다.
(18) (16) 또는 (17)에 따른 발광 유닛에서, 유기 발광 층은 코팅된 막을 포함한다.
(19) (16) 내지 (18) 중 어느 하나에 따른 발광 유닛은, 제1 어레이 방향으로 다수의 서브픽셀들을 구획하는 다수의 제1 벽들을 더 포함한다.
(20) (19)에 따른 발광 유닛은, 서로에 인접한 제1 벽들의 2개 사이에서 개재된 영역에서 서로에 인접하는 서브픽셀들의 각각의 2개를 구획하는 제2 벽 - 제2 벽은 제1 벽보다 더 낮음 - 을 더 포함하고,
발광 층은 제2 벽을 가로질러 서로에 인접하는 서브픽셀들의 각각의 2개 사이에 제공된다.
(21) (19)에 따른 발광 유닛은, 광 투과율을 가지고 기판 상에서 매트릭스로 배열되는 다수의 비-디스플레이 픽셀들을 더 포함하고,
다수의 비-디스플레이 픽셀들 및 다수의 디스플레이 픽셀들은 제2 어레이 방향으로 교대로 배열되고, 제2 어레이 방향은 제1 어레이 방향에 수직이다.
(22) (21)에 따른 발광 유닛은, 제2 어레이 방향으로 서브픽셀들 및 비-디스플레이 픽셀들을 구획하고 제1 벽보다 더 낮은 제3 벽을 더 포함하고,
유기 발광 층은 서브픽셀들의 각각으로부터 비-디스플레이 픽셀들의 대응하는 하나로 제3 벽을 가로질러 연장된다.
(23) (16) 내지 (22) 중 어느 하나에 따른 발광 유닛에서, 기판은 가시광 투과성 기판을 포함한다.
(24) 전자 장치는,
발광 유닛; 및
발광 유닛을 구동하는 구동 회로를 포함하고,
발광 유닛은 기판 상에서 매트릭스로 배열되는 다수의 디스플레이 픽셀들을 포함하고,
디스플레이 픽셀들의 각각은 서로 상이한 컬러들의 광을 방출하는 다수의 서브픽셀들을 포함하고,
서브픽셀들의 각각은 픽셀 전극을 포함하는 발광 영역, 발광 영역의 주연부에 제공되는 광 투과 영역, 및 발광 영역 및 광 투과 영역을 가로질러 제공되는 유기 발광 층을 가지고,
광 투과 영역은 서브픽셀들의 각각에서, 다수의 디스플레이 픽셀들의 제1 어레이 방향으로 발광 영역에 대하여 위치된다.
(25) 기판 상에서 매트릭스로 배열된 다수의 컬러 픽셀들을 포함하는 발광 유닛에서,
컬러 픽셀들의 각각은 다수의 서브픽셀들 및 다수의 비-발광 픽셀들을 포함하고, 다수의 서브픽셀들은 서로 상이한 컬러들의 광을 방출하고, 다수의 비-발광 픽셀들은 각각 가시광 투과 영역을 가지고,
서브픽셀들 중의 하나 이상과, 비-발광 픽셀들 중의 하나 이상은 다수의 컬러 픽셀들의 제1 어레이 방향으로 컬러 픽셀 기준으로 교대로 배열되고,
서브픽셀들 중의 하나 이상과, 비-발광 픽셀들 중의 하나 이상은 다수의 컬러 픽셀들의 제2 어레이 방향으로 2개의 컬러 픽셀들의 단위로 교대로 배열된다.
(26) (25)에 따른 발광 유닛에서,
서브픽셀들의 각각은 유기 발광 층을 포함하고,
비-발광 픽셀들의 각각 및 서브픽셀들의 대응하는 하나는 제1 어레이 방향으로 서로에 인접하고,
비-발광 픽셀들의 각각 및 서브픽셀들의 대응하는 하나는 유기 발광 층을 공유한다.
(27) (26)에 따른 발광 유닛에서,
제1 비-발광 픽셀은 컬러 픽셀들 중의 하나에 포함되고,
제2 비-발광 픽셀은 제1 어레이 방향으로 하나의 컬러 픽셀에 인접한 컬러 픽셀들의 또 다른 것에 포함되고,
제1 비-발광 픽셀 및 제2 비-발광 픽셀은 서로에 인접한다.
(28) (27)에 따른 발광 유닛에서, 제1 비-발광 픽셀, 및 제1 비-발광 픽셀에 인접하는 서브픽셀들의 대응하는 하나는 유기 발광 층을 공유하고,
제2 비-발광 픽셀, 및 제2 비-발광 픽셀에 인접하는 서브픽셀들의 대응하는 하나는 유기 발광 층을 공유한다.
(29) (25)에 따른 발광 유닛에서,
서브픽셀들의 각각은 유기 발광 층을 포함하고,
비-발광 픽셀들의 각각 및 서브픽셀들의 대응하는 하나는 제2 방향으로 인접하고,
비-발광 픽셀들의 각각 및 서브픽셀들의 대응하는 하나는 유기 발광 층을 공유한다.
(30) (26) 내지 (28) 중 어느 하나에 따른 발광 유닛에서,
비-발광 픽셀들의 각각 및 서브픽셀들의 대응하는 하나는 제2 방향으로 인접하고,
비-발광 픽셀들의 각각 및 서브픽셀들의 대응하는 하나는 유기 발광 층을 공유한다.
(31) (26) 내지 (30) 중 어느 하나에 따른 발광 유닛에서, 유기 발광 층은 코팅된 막을 포함한다.
(32) (26) 내지 (31) 중 어느 하나에 따른 발광 유닛은, 제1 어레이 방향으로 다수의 서브픽셀들을 구획하는 다수의 제1 벽들을 더 포함한다.
(33) (32)에 따른 발광 유닛은, 서로에 인접한 제1 벽들의 2개 사이에서 개재된 영역에서 서로에 인접하는 서브픽셀들의 각각의 2개를 구획하고 제1 벽보다 더 낮은 제2 벽을 더 포함하고,
유기 발광 층은 서로에 인접하는 서브픽셀들의 각각의 2개 사이에서 제2 벽을 가로질러 제공되고, 서브픽셀들의 하나와, 서로에 인접하는 비-발광 픽셀들의 대응하는 하나 사이에서 제2 벽을 가로질러 제공된다.
(34) (25) 내지 (33) 중 어느 하나에 따른 발광 유닛에서, 기판은 가시광 투과성 기판을 포함한다.
(35) 전자 장치는,
발광 유닛; 및
발광 유닛을 구동하는 구동 회로를 포함하고,
발광 유닛은 기판 상에서 매트릭스로 배열되는 다수의 컬러 픽셀들을 포함하고,
컬러 픽셀들의 각각은 서로 상이한 컬러들의 광을 방출하는 다수의 서브픽셀들을 포함하고, 다수의 비-발광 픽셀들은 각각 가시광 투과 영역을 가지고,
서브픽셀들 중의 하나 이상과, 비-발광 픽셀들 중의 하나 이상은 다수의 컬러 픽셀들의 제1 어레이 방향으로 컬러 픽셀 기준으로 교대로 배열되고,
서브픽셀들 중의 하나 이상과, 비-발광 픽셀들 중의 하나 이상은 다수의 컬러 픽셀들의 제2 어레이 방향으로 2개의 컬러 픽셀들의 단위로 교대로 배열된다.
본 개시내용의 일 예의 실시예에 따른 디스플레이 유닛은 발광 영역 및 비-발광 영역에서 연속적으로 제공되는 발광 층을 가진다. 이 구조는 발광 영역들의 각각에서의 발광 층의 두께에서의 변동을 억제한다.
본 개시내용의 일 예의 실시예에 따른 발광 유닛은, 서브픽셀들의 각각에 제공되고 유기 발광 층을 공유하는 발광 영역 및 가시광 투과 영역을 가진다. 서브픽셀들의 각각에서의 가시광 투과 영역은 다수의 디스플레이 픽셀들의 제1 어레이 방향으로 발광 영역에 대하여 제공된다. 디스플레이 픽셀들의 각각에 대하여 광 투과 영역을 가지는 서브픽셀을 제공할 경우와 비교하면, 이 구조는 디스플레이 픽셀에서 가시광 투과 영역을 제공하면서, 서브픽셀의 치수들을 증가시키는 것을 가능하게 한다.
본 개시내용의 일 예의 실시예에 따른 발광 유닛에서, 서브픽셀들 중의 하나 이상과, 비-발광 픽셀들 중의 하나 이상은 제1 어레이 방향으로 컬러 픽셀 기준으로 교대로 배열된다. 또한, 서브픽셀들 중의 하나 이상과, 비-발광 픽셀들 중의 하나 이상은 제2 어레이 방향으로 2개의 컬러 픽셀들의 단위로 교대로 배열된다. 즉, 서브픽셀들 중의 하나 이상과, 비-발광 픽셀들 중의 하나 이상은 제1 어레이 방향 및 제2 어레이 방향의 각각으로 교대로 배열된다. 이 구조는 제1 어레이 방향 및 제2 어레이 방향의 각각으로 충분한 폭을 갖는 광 투과 영역을 제공하는 것을 가능하게 한다.
본 개시내용의 일 예의 실시예에 따른 디스플레이 유닛에서, 발광 층은 발광 영역 및 비-발광 영역에서 연속적인 방식으로 제공됨으로써, 발광 층의 두께에서의 변동으로 인해 발생하는, 유효 발광 영역에서의 감소를 억제한다. 따라서, 충분한 양의 광은 픽셀들의 각각에서의 발광 영역으로부터 추출된다.
본 개시내용의 일 예의 실시예에 따른 발광 유닛에서, 디스플레이 픽셀들의 각각에 대하여, 광 투과 영역을 가지는 서브픽셀을 제공할 경우와 비교하면, 서브픽셀들의 치수들은 디스플레이 픽셀에서 가시광 투과 영역을 제공하면서 증가된다. 따라서, 예를 들어, 코팅에 의해 유기 발광 층을 형성할 경우, 서브픽셀들의 각각에서의 유기 발광 층은 더 균일한 막 두께를 가지도록 됨으로써, 인접한 서브픽셀들 사이의 컬러들을 혼합할 가능성을 감소시킨다. 그 결과, 휘도 불균일 및 컬러 재현 불균일과 같은 디스플레이 불균일이 감소된다.
본 개시내용의 일 예의 실시예에 따른 발광 유닛에서, 충분한 폭을 갖는 광 투과 영역은 제1 어레이 방향 및 제2 어레이 방향의 각각으로 제공된다. 이 구조는 광학적 회절 실패의 발생을 감소시킨다.
본 개시내용의 실시예들의 효과들은 앞에서 설명된 효과들로 제한되지는 않고, 본 개시내용에서 설명된 효과들 중의 임의의 것을 가질 수도 있다.
본 개시내용은 일 예의 실시예들의 측면에서 설명되었지만, 본 개시내용은 그것으로 제한되지는 않는다. 다음의 청구항들에 의해 정의된 바와 같은 본 개시내용의 범위로부터 이탈하지 않으면서, 본 기술분야의 통상의 기술자들에 의해 설명된 실시예들에서 변동들이 행해질 수도 있다는 것이 인식되어야 한다. 청구항들에서의 제한들은 청구항들에서 채용된 언어에 기초하여 폭넓게 해독되어야 하고, 이 명세서에서 또는 출원의 수속 동안에 설명된 예들로 제한되지 않아야 하고, 예들은 비-배타적인 것으로서 해석되어야 한다. 예를 들어, 이 개시내용에서, 용어들 제1, 제2 등의 이용은 임의의 순서 또는 중요성을 나타내는 것이 아니라, 오히려, 용어들 제1, 제2 등은 서로로부터 하나의 엘리먼트를 구별하기 위하여 이용된다. 본원에서 이용된 바와 같은 용어 "그 상에 배치된/그 상에 제공된/그 상에서 형성된" 및 그 변종들은 서로 직접적으로 접촉하여, 또는 그 사이에서 개재하는 구조들을 가짐으로써 간접적으로 배치된 엘리먼트들을 지칭할 것이다. 또한, 이 개시내용에서의 엘리먼트 또는 컴포넌트는, 엘리먼트 또는 컴포넌트가 다음의 청구항들에서 명시적으로 인용되는지 여부에 관계 없이 공중에서 헌정되도록 의도된 것이 아니다.

Claims (20)

  1. 디스플레이 유닛으로서,
    각각이 제1 방향을 따라 발광 영역 및 비-발광 영역을 가지는 다수의 픽셀들;
    상기 다수의 픽셀들의 각각에서의 상기 발광 영역에 제공된 제1 전극;
    제2 방향 - 상기 제2 방향은 상기 제1 방향과 교차함 - 으로 서로에 인접하는 상기 픽셀들의 각각의 2개 사이에 제공된 구획 벽(partition wall);
    상기 제1 전극을 커버(cover)하고 연속적인 방식으로 상기 발광 영역 및 상기 비-발광 영역에 제공된 발광 층; 및
    상기 발광 층을 가로질러 상기 제1 전극과 대면하는 제2 전극
    을 포함하는 디스플레이 유닛.
  2. 제1항에 있어서,
    기판;
    상기 기판 상에 제공된 박막 트랜지스터; 및
    상기 박막 트랜지스터를 커버하고 상기 박막 트랜지스터 및 상기 제1 전극을 연결하는 컨택 홀(contact hole)을 가지는 절연 층
    을 더 포함하고,
    상기 박막 트랜지스터, 상기 절연 층, 상기 제1 전극, 상기 발광 층, 및 상기 제2 전극은 상기 기판으로부터 이 순서로, 상기 기판 상에 제공되는 디스플레이 유닛.
  3. 제1항에 있어서, 상기 구획 벽은 제1 방향으로 연장되는 디스플레이 유닛.
  4. 제1항에 있어서, 상기 발광 층은 유기 발광성 재료를 포함하는 디스플레이 유닛.
  5. 제1항에 있어서, 상기 발광 층은 코팅된 층을 포함하는 디스플레이 유닛.
  6. 제2항에 있어서, 상기 픽셀들의 각각의 하나 또는 양자에서의 상기 발광 영역과 상기 비-발광 영역 사이의 경계의 근처, 및 서로에 인접한 상기 픽셀들의 각각의 2개 사이의 영역에 배치된 단락회로 방지 층(short-circuit prevention layer) - 상기 단락회로 방지 층은 상기 제1 전극의 표면 및 단부를 커버함 - 을 더 포함하는 디스플레이 유닛.
  7. 제6항에 있어서, 상기 단락회로 방지 층의 적어도 부분은 상기 절연 층의 상기 컨택 홀과 대면하는 디스플레이 유닛.
  8. 제6항에 있어서, 상기 단락회로 방지 층은 상기 제1 전극과 상기 발광 층 사이에 제공되는 디스플레이 유닛.
  9. 제6항에 있어서, 상기 단락회로 방지 층은 상기 발광 영역과 상기 비-발광 영역 사이의 상기 경계의 상기 근처로부터 상기 비-발광 영역으로 연장되는 디스플레이 유닛.
  10. 기판 상에서 매트릭스로 배열된 다수의 디스플레이 픽셀들을 포함하는 발광 유닛으로서,
    상기 디스플레이 픽셀들의 각각은 서로 상이한 컬러들의 광을 방출하는 다수의 서브픽셀들을 포함하고,
    상기 서브픽셀들의 각각은 픽셀 전극과 대면하는 발광 영역, 상기 발광 영역의 주연부(periphery)에 제공된 가시광 투과 영역, 및 상기 발광 영역 및 상기 가시광 투과 영역을 가로질러 연장되는 발광 층을 가지고,
    상기 서브픽셀들의 각각에서의 상기 가시광 투과 영역은 상기 다수의 디스플레이 픽셀들의 제1 어레이 방향으로 상기 발광 영역에 대하여 위치되는 발광 유닛.
  11. 제10항에 있어서, 상기 서브픽셀들의 각각에서의 상기 가시광 투과 영역은 상기 제1 어레이 방향으로 상기 광 투과 영역의 각각의 측면에 제공되는 발광 유닛.
  12. 제10항에 있어서, 상기 제1 어레이 방향으로 상기 다수의 서브픽셀들을 구획하는 다수의 제1 벽들을 더 포함하는 발광 유닛.
  13. 제12항에 있어서, 서로에 인접한 상기 제1 벽들의 2개 사이에서 개재된 영역에서 서로에 인접하는 상기 서브픽셀들의 2개를 구획하는 제2 벽 - 상기 제2 벽은 상기 제1 벽보다 더 낮음 - 을 더 포함하고,
    상기 발광 층은 상기 제2 벽을 가로질러 서로에 인접하는 상기 서브픽셀들의 각각의 2개 사이에 제공되는 발광 유닛.
  14. 제12항에 있어서, 광 투과율을 가지고 상기 기판 상에서 매트릭스로 배열되는 다수의 비-디스플레이 픽셀들을 더 포함하고,
    상기 다수의 비-디스플레이 픽셀들 및 상기 다수의 디스플레이 픽셀들은 제2 어레이 방향으로 교대로 배열되고, 상기 제2 어레이 방향은 상기 제1 어레이 방향에 수직인 발광 유닛.
  15. 기판 상에서 매트릭스로 배열된 다수의 컬러 픽셀들을 포함하는 발광 유닛으로서,
    상기 컬러 픽셀들의 각각은 다수의 서브픽셀들 및 다수의 비-발광 픽셀들을 포함하고, 상기 다수의 서브픽셀들은 서로 상이한 컬러들의 광을 방출하고, 상기 다수의 비-발광 픽셀들은 각각 가시광 투과 영역을 가지고,
    상기 서브픽셀들 중의 하나 이상과, 상기 비-발광 픽셀들 중의 하나 이상은 상기 다수의 컬러 픽셀들의 제1 어레이 방향으로 컬러 픽셀 기준으로 교대로 배열되고,
    상기 서브픽셀들 중의 하나 이상과, 상기 비-발광 픽셀들 중의 하나 이상은 상기 다수의 컬러 픽셀들의 제2 어레이 방향으로 2개의 컬러 픽셀들의 단위로 교대로 배열되는 발광 유닛.
  16. 제15항에 있어서,
    상기 서브픽셀들의 각각은 유기 발광 층을 포함하고,
    상기 비-발광 픽셀들의 각각 및 상기 서브픽셀들의 대응하는 하나는 상기 제1 어레이 방향으로 서로에 인접하고,
    상기 비-발광 픽셀들의 각각 및 상기 서브픽셀들의 대응하는 하나는 상기 유기 발광 층을 공유하는 발광 유닛.
  17. 제16항에 있어서,
    제1 비-발광 픽셀은 상기 컬러 픽셀들 중의 하나에 포함되고,
    제2 비-발광 픽셀은 상기 제1 어레이 방향으로 상기 하나의 컬러 픽셀에 인접한 상기 컬러 픽셀들의 또 다른 것에 포함되고,
    상기 제1 비-발광 픽셀 및 상기 제2 비-발광 픽셀은 서로에 인접하는 발광 유닛.
  18. 제15항에 있어서,
    상기 서브픽셀들의 각각은 유기 발광 층을 포함하고,
    상기 비-발광 픽셀들의 각각 및 상기 서브픽셀들의 대응하는 하나는 상기 제2 방향으로 인접하고,
    상기 비-발광 픽셀들의 각각 및 상기 서브픽셀들의 대응하는 하나는 상기 유기 발광 층을 공유하는 발광 유닛.
  19. 제16항에 있어서,
    상기 비-발광 픽셀들의 각각 및 상기 서브픽셀들의 대응하는 하나는 상기 제2 방향으로 인접하고,
    상기 비-발광 픽셀들의 각각 및 상기 서브픽셀들의 대응하는 하나는 상기 유기 발광 층을 공유하는 발광 유닛.
  20. 제16항에 있어서, 상기 제1 어레이 방향으로 상기 다수의 서브픽셀들을 구획하는 다수의 제1 벽들을 더 포함하는 발광 유닛.
KR1020190007534A 2018-01-24 2019-01-21 디스플레이 유닛 및 발광 유닛 KR102266323B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2018009713A JP6872244B2 (ja) 2018-01-24 2018-01-24 表示装置
JPJP-P-2018-009713 2018-01-24
JPJP-P-2018-075472 2018-04-10
JP2018075472A JP2019186023A (ja) 2018-04-10 2018-04-10 有機電界発光パネルおよび電子機器
JPJP-P-2018-075473 2018-04-10
JP2018075473A JP2019186024A (ja) 2018-04-10 2018-04-10 有機電界発光パネルおよび電子機器

Publications (2)

Publication Number Publication Date
KR20190090343A true KR20190090343A (ko) 2019-08-01
KR102266323B1 KR102266323B1 (ko) 2021-06-18

Family

ID=64606721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190007534A KR102266323B1 (ko) 2018-01-24 2019-01-21 디스플레이 유닛 및 발광 유닛

Country Status (4)

Country Link
US (1) US11217641B2 (ko)
EP (1) EP3528301A3 (ko)
KR (1) KR102266323B1 (ko)
CN (1) CN110071138A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110444687A (zh) * 2019-08-14 2019-11-12 昆山国显光电有限公司 显示面板及其制备方法
KR20210028296A (ko) 2019-09-03 2021-03-12 삼성디스플레이 주식회사 표시 장치
US11126221B2 (en) * 2019-11-28 2021-09-21 Innolux Corporation Transparent display device
KR20210080925A (ko) * 2019-12-23 2021-07-01 엘지디스플레이 주식회사 전계발광 표시장치
KR20210085331A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 전계발광 표시장치
KR20210087613A (ko) 2020-01-02 2021-07-13 삼성디스플레이 주식회사 표시 장치
CN111276055B (zh) * 2020-02-28 2021-07-16 武汉天马微电子有限公司 显示面板及显示装置
CN111554711A (zh) * 2020-05-11 2020-08-18 京东方科技集团股份有限公司 透明显示面板及其制备方法、显示装置
US11980046B2 (en) * 2020-05-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an isolation structure having multiple thicknesses to mitigate damage to a display device
KR20210155427A (ko) * 2020-06-15 2021-12-23 삼성디스플레이 주식회사 표시 장치
CN111864107A (zh) * 2020-07-10 2020-10-30 武汉华星光电半导体显示技术有限公司 Tft阵列基板、显示装置和tft阵列基板的制备方法
KR20220078798A (ko) * 2020-12-03 2022-06-13 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치
CN113506539B (zh) * 2021-07-19 2022-09-09 Oppo广东移动通信有限公司 显示模组和显示设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110100956A (ko) * 2010-03-05 2011-09-15 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20170022587A (ko) * 2015-08-21 2017-03-02 엘지디스플레이 주식회사 유기발광다이오드 패널 및 유기발광다이오드 표시장치와 그 제조방법
KR20170031273A (ko) * 2015-09-10 2017-03-21 엘지디스플레이 주식회사 투명 디스플레이 장치 및 작동 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6366025B1 (en) 1999-02-26 2002-04-02 Sanyo Electric Co., Ltd. Electroluminescence display apparatus
JP3670923B2 (ja) 1999-02-26 2005-07-13 三洋電機株式会社 カラー有機el表示装置
JP3718770B2 (ja) * 2002-01-11 2005-11-24 株式会社日立製作所 アクティブマトリックス型の表示装置
US7842974B2 (en) * 2009-02-18 2010-11-30 Alpha & Omega Semiconductor, Inc. Gallium nitride heterojunction schottky diode
JP5272971B2 (ja) 2009-08-27 2013-08-28 セイコーエプソン株式会社 有機el装置の製造方法、及びカラーフィルターの製造方法
JP2011060592A (ja) 2009-09-10 2011-03-24 Toppan Printing Co Ltd 有機el素子、及びディスプレイパネル、及びディスプレイパネルの製造方法
KR101146988B1 (ko) * 2010-05-04 2012-05-22 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20120119430A (ko) * 2011-04-21 2012-10-31 삼성디스플레이 주식회사 유기발광표시장치
KR102122518B1 (ko) 2012-12-21 2020-06-15 엘지디스플레이 주식회사 고 투과율 투명 유기발광 다이오드 표시장치 및 그 제조 방법
KR102035496B1 (ko) * 2012-12-31 2019-10-23 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR102022394B1 (ko) * 2013-02-12 2019-09-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101993335B1 (ko) * 2013-02-12 2019-06-27 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI548079B (zh) * 2013-04-16 2016-09-01 友達光電股份有限公司 透明顯示器及透明顯示面板
KR101999598B1 (ko) * 2013-06-21 2019-10-01 엘지디스플레이 주식회사 투명 유기전계 발광소자 및 이의 제조 방법
KR102117607B1 (ko) * 2013-07-23 2020-06-02 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
KR101750022B1 (ko) * 2013-08-21 2017-06-22 엘지디스플레이 주식회사 유기전계발광표시장치
KR102211965B1 (ko) 2013-10-18 2021-02-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102255063B1 (ko) 2013-11-28 2021-05-21 엘지디스플레이 주식회사 유기전계발광표시장치
CN103700692A (zh) * 2013-12-27 2014-04-02 京东方科技集团股份有限公司 Oled显示面板及其制作方法
WO2016047021A1 (ja) 2014-09-24 2016-03-31 株式会社Joled 有機el表示装置の製造方法および有機el表示装置
CN105633297B (zh) * 2014-11-25 2018-04-20 乐金显示有限公司 透视有机发光显示装置及其制造方法
JP6500311B2 (ja) 2014-12-12 2019-04-17 株式会社Joled 有機発光デバイス
JP6577224B2 (ja) * 2015-04-23 2019-09-18 株式会社ジャパンディスプレイ 表示装置
KR102478471B1 (ko) * 2015-07-03 2022-12-19 삼성디스플레이 주식회사 표시 장치
TWI578517B (zh) * 2015-08-14 2017-04-11 群創光電股份有限公司 有機發光二極體顯示面板
JP6684670B2 (ja) 2016-07-07 2020-04-22 株式会社ジャパンディスプレイ 表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110100956A (ko) * 2010-03-05 2011-09-15 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20170022587A (ko) * 2015-08-21 2017-03-02 엘지디스플레이 주식회사 유기발광다이오드 패널 및 유기발광다이오드 표시장치와 그 제조방법
KR20170031273A (ko) * 2015-09-10 2017-03-21 엘지디스플레이 주식회사 투명 디스플레이 장치 및 작동 방법

Also Published As

Publication number Publication date
CN110071138A (zh) 2019-07-30
EP3528301A2 (en) 2019-08-21
EP3528301A3 (en) 2019-11-06
US11217641B2 (en) 2022-01-04
KR102266323B1 (ko) 2021-06-18
US20190229163A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
KR102266323B1 (ko) 디스플레이 유닛 및 발광 유닛
TWI500144B (zh) 有機發光顯示裝置及其製造方法
US10553650B2 (en) Organic electroluminescent element, organic electroluminescent panel, and luminescent unit comprising a film thickness adjustment layer positioned outside of a resonator
KR102503845B1 (ko) 유기발광소자 및 이를 포함하는 유기발광 표시패널
KR101254748B1 (ko) 유기전계발광표시장치 및 이의 제조방법
EP3321986B1 (en) Organic light emitting diode and organic light emitting diode display device including the same
KR20180075958A (ko) 유기 발광 표시 장치
JP6855362B2 (ja) 有機電界発光素子、有機電界発光装置および電子機器
JP2004119304A (ja) 有機エレクトロルミネッセンス表示装置およびその製造方法
KR20240096432A (ko) 유기발광 표시장치
CN110783372B (zh) 发光装置和电子设备
US20130105843A1 (en) Light-emitting diode and deposition apparatus for fabricating the same
KR102086404B1 (ko) 유기전계발광 소자, 그 제조 방법 및 유기전계발광 표시장치
KR20220018535A (ko) 유기발광 표시장치
CN109768182B (zh) 一种oled基板、阵列基板、显示面板及显示装置
US20190312235A1 (en) Organic electroluminescent element, organic electroluminescent panel, and electronic apparatus
JP2019153710A (ja) 有機電界発光パネルおよび電子機器
KR20130047200A (ko) 유기발광표시장치 및 그 제조 방법
KR102113491B1 (ko) 유기전계발광표시장치
KR101475066B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR102126027B1 (ko) 유기전계발광표시장치
JP6872244B2 (ja) 表示装置
KR102113609B1 (ko) 유기 발광 표시 장치 및 그의 제조 방법
JP6754733B2 (ja) 有機電界発光素子、有機電界発光パネル、有機電界発光装置および電子機器
JP2010281953A (ja) 有機el発光素子を用いた画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right