KR20190085868A - 주파수-정형 디지털 전치 왜곡 - Google Patents

주파수-정형 디지털 전치 왜곡 Download PDF

Info

Publication number
KR20190085868A
KR20190085868A KR1020190003368A KR20190003368A KR20190085868A KR 20190085868 A KR20190085868 A KR 20190085868A KR 1020190003368 A KR1020190003368 A KR 1020190003368A KR 20190003368 A KR20190003368 A KR 20190003368A KR 20190085868 A KR20190085868 A KR 20190085868A
Authority
KR
South Korea
Prior art keywords
frequency
dpd
shaping
signal
generating
Prior art date
Application number
KR1020190003368A
Other languages
English (en)
Inventor
패트릭 프랫
데이비드 제닝스
Original Assignee
아날로그 디바이시즈 글로벌 언리미티드 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아날로그 디바이시즈 글로벌 언리미티드 컴퍼니 filed Critical 아날로그 디바이시즈 글로벌 언리미티드 컴퍼니
Publication of KR20190085868A publication Critical patent/KR20190085868A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3224—Predistortion being done for compensating memory effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3227—Adaptive predistortion based on amplitude, envelope or power level feedback from the output of the main amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/70—Automatic control for modifying converter range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/10—Monitoring; Testing of transmitters
    • H04B17/101—Monitoring; Testing of transmitters for measurement of specific parameters of the transmitter or components thereof
    • H04B17/104—Monitoring; Testing of transmitters for measurement of specific parameters of the transmitter or components thereof of other parameters, e.g. DC offset, delay or propagation times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping
    • H04L25/03853—Shaping by digital methods other than look up tables or up/down converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Algebra (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)
  • Electromagnetism (AREA)

Abstract

다양한 예들은 DPD 액츄에이터 회로, DPD 피드백 주파수-정형 필터, 베이시스 매트릭스 발생 회로, 베이시스 매트릭스 주파수-정형 필터, 및 DPD 적응 회로를 포함하는 디지털 전치 왜곡(DPD) 회로에 관한 것이다. DPD 액츄에이터 회로는 적어도 부분적으로 입력 신호 및 주파수-정형 DPD 파라미터 세트에 기초하여 전치 왜곡된 신호를 발생할 수 있다. DPD 피드백 주파수-정형 필터는 DPD 피드백 신호를 필터링하여 주파수-정형 DPD 피드백 신호를 발생할 수 있다. DPD 피드백 주파수-정형 필터의 통과 대역은 실질적으로 입력 신호의 모든 대역폭을 포함할 수 있고, 입력 신호의 대역폭 밖의 왜곡 텀을 배제할 수 있다. 베이시스 매트릭스 발생기는 파워 증폭기 피드백 신호에 적어도 부분적으로 기초하여 베이시스 매트릭스를 발생할 수 있다. 베이시스 매트릭스 주파수-정형 필터는 베이시스 매트릭스에 적어도 부분적으로 기초하여 주파수-정형 베이시스 매트릭스를 발생할 수 있다. DPD 적응 회로는 주파수-정형 베이시스 매트릭스 및 주파수-정형 DPD 피드백 신호에 적어도 부분적으로 기초하여 주파수-정형 DPD 파라미터 세트를 발생하도록 구성될 수 있다.

Description

주파수-정형 디지털 전치 왜곡{FREQUENCY-SHAPED DIGITAL PREDISTORTION}
이 문서는 일반적으로, 그러나 제한으로서가 아니라 집적 회로 및 통신 시스템에 관한 것으로, 특히, 그러나 제한으로서가 아니라, 파워 증폭기에 대한 디지털 전치 왜곡에 관한 것이다.
동축 케이블과 같은 유선 매체를 통해 그리고 RF 전송과 같은 무선 매체를 통한 통신은 종종 매체를 통한 전송을 위한 신호를 발생하기 위해 전송기 내 파워 증폭기(PA)를 사용한다. PA 회로는 고 파워 출력 레벨에서 발생하는 이득 압축과 같은 비선형 이득 특징을 갖는 PA를 포함할 수 있다. 비선형 이득 특징은 높은 파워 레벨에서 신호 왜곡에 이르게 할 수 있다. 디지털 전치 왜곡(DPD)은 증폭기 비선형을 보상하기 위해 사용된다. DPD 액츄에이터 회로는 증폭기 입력 신호에 전치 왜곡을 적용한다. 전치 왜곡은 왜곡 텀을 포함하여 증폭기의 전달 특징의 역 모델을 사용하여 결정된다. 전치 왜곡의 목적은 전송에 있어 PA 이득 비선형에 기인한 왜곡을 줄이는 것이다.
반드시 축척대로 도시된 것은 아닌 도면에서, 동일한 도면 부호는 상이한 도면에서 유사한 성분을 기술할 수 있다. 상이한 문자 접미어를 갖는 유사한 숫자는 유사한 성분의 상이한 경우를 나타낼 수 있다. 도면은 본 문서에서 논의된 다양한 실시예를 일반적으로 예로서, 제한없이, 도시한다.
도 1은 주파수-정형 DPD를 구현하는 PA 회로의 일례를 도시하는 도면이다.
도 2는 대역 제한된 성분의 예를 나타내는 PA 회로의 일례를 도시하는 도면이다.
도 3은 대역 제한된 성분을 사용하는 단점을 보여주는 PA 회로를 도시한 도면이다.
도 4는 주파수-정형 적응 회로의 추가 상세를 도시하는 PA 회로의 일례를 도시하는 도면이다.
도 5는 주파수별로 도 4의 PA 회로의 스펙트럼 파워 밀도를 도시하는 플롯이다.
도 6은 주파수별로 도 4의 DPD 액츄에이터 회로의 수행을 도시하는 플롯이다.
도 7은 수정예를 도시하는 도 4의 PA 회로의 또 다른 예를 도시한다.
도 8은 틸트 정정 및 주파수-정형을 포함하는 PA 회로의 일례를 나타내는 도면이다.
도 9는 주파수-정형 없이 업틸트를 제공하도록 구성된 DPD 회로를 갖는 PA의 출력을 도시하는 플롯이다.
도 10은 도 9에 도시된 바와 같이, 예를 들어, 주파수-정형없이 업틸트를 제공하도록 구성된 DPD 회로의 수행을 나타내는 플롯이다.
도 11은 본원에 설명된 바와 같이, 업틸트 및 주파수-정형을 제공하도록 구성된 DPD 회로의 수행을 도시하는 2개의 플롯을 도시한다.
도 12는 주파수-정형 DPD의 수행을 나타내는 상이한 조건 유형 하에서 동작되는 PA의 수행을 나타내는 플롯이다.
본원에 설명된 다양한 예는 PA에 사용하기 위해 주파수-정형 DPD를 구현하는 시스템 및 방법에 관한 것이다. PA가 자신의 비선형 영역에서 적어도 부분적으로 동작될 때, 입력 신호의 대역폭 밖의 왜곡 텀(term)을 포함하여 넓은 대역폭에 걸쳐 왜곡을 야기한다. 결과적으로, DPD에 의해 입력 신호에 부가되는 전치 왜곡은 유사하게 넓은 대역폭을 갖는다. 예를 들어, 2차 왜곡 텀을 정정하기 위한 전치 왜곡은 입력 신호 대역폭의 약 2배인 대역폭을 가지며; 3차 왜곡 텀을 정정하기 위한 전치 왜곡은 입력 신호 대역폭의 약 3배의 대역폭을 가지며; 등등. 결과적으로, DPD에 의해 발생된 전치 왜곡 신호는 입력 신호에 비해 확장된 대역폭을 가질 수 있다.
일부 DPD 회로는 전치 왜곡된 신호의 확장된 대역폭을 감쇠시키는 것을 피하기 위해 광대역 성분을 이용한다. 그러나, 광대역폭 성분을 사용하는 것이 항상 실용적이지는 않으며, 심지어 가능하지도 않다. 예를 들어, 충분한 대역폭을 갖는, 통신 인터페이스, 컨버터, 다양한 필터, 등과 같은 일부 성분을 얻는 것은 어렵거나 및/또는 비용이 들 수 있다. 결과적으로, 일부 DPD 회로는 대역외 전치 왜곡을 감쇠시키는 대역 제한된 성분을 포함한다. 따라서, DPD 액추에이터 회로에서 입력 신호에 추가된 대역외 전치 왜곡은 DPD 액추에이터 회로를 훈련하는 PA 또는 DPD 적응 회로에 도달하지 못할 수 있다. 이것은 DPD 액츄에이터 회로의 효율성을 감소시키고 PA 출력에 왜곡을 증가시킬 가능성을 가지고 있다.
본원에 설명된 바와 같이, 주파수-정형 DPD는 제한된 대역폭으로 동작하도록 DPD 액추에이터 회로를 훈련함으로써 이를 해결할 수 있다. 예를 들어, DPD 적응 회로는 PA로부터의 피드백에 그리고 DPD 액츄에이터 회로에 의해 발생된 전치 왜곡 신호에 적어도 부분적으로 기초하여 DPD 액추에이터 회로에 대한 DPD 파라미터를 발생한다. DPD 파라미터는 DPD 액츄에이터 회로에 의해 발생되는 전치 왜곡을 기술한다. 예를 들어, 다항식 구현에서, DPD 파라미터는 DPD 회로에 의해 적용되는 다항식에 대한 계수를 포함할 수 있다. 룩업 테이블(LUT) 구현에서, DPD 파라미터는 LUT에 적용되는 값 및/또는 멀티플라이어를 포함한다. 본원에 설명된 다양한 예에서, DPD 피드백은 주파수-정형 DPD 피드백 신호를 형성하기 위해 필터링된다. 주파수-정형 DPD 피드백 신호는 입력 신호의 대역폭과 거의 동일한 대역폭을 가질 수 있고, 입력 신호 대역폭 밖의 하나 이상의 전치 왜곡 텀을 배제할 수 있다. 유사하게, 일부 예에서, PA 출력은 베이시스 벡터 세트를 포함하는 주파수-정형 베이시스 매트릭스를 발생하기 위해 사용된다. 베이시스 매트릭스는 예를 들어, 입력 신호의 대역폭과 거의 동일한 대역폭을 가지며 입력 신호 대역폭 밖의 하나 이상의 전치 왜곡 텀을 배제하기 위해, 유사하게 주파수-정형될 수 있다. DPD 적응 회로는 주파수-정형 DPD 피드백 및 주파수-정형 베이시스 매트릭스에 기초하여 DPD 액추에이터 회로에 대한 주파수-정형 DPD 파라미터를 발생한다.
일부 예에서, 본원에 설명된 바와 같이, 주파수-정형 DPD는 동축 케이블과 같은 주파수 종속적 감쇠를 나타내는 매체로 신호를 전송하기 위해 DPD 회로 및 PA에 사용된다. 케이블은 높은 주파수가 낮은 주파수보다 높은 레벨에서 감쇠되는 고주파 롤-오프 특징을 나타낸다. 일부 케이블의 예는 50MHz 이상의 주파수와 같이 100MHz 주파수당 약 2dB의 신호 진폭 감소를 나타낸다. 이를 보상하기 위해, 예를 들어 디지털-아날로그 컨버터(DAC) 다음에 업틸트 필터가 추가된다. 업틸트 필터는 전치 왜곡된 신호에 "업틸트" 주파수 특징을 적용한다. 업틸트 주파수 특징은 신호 목적지에서 주파수-종속적 왜곡을 줄이기 위해 케이블에 의해 감쇠되는 신호의 높은 주파수 부분을 증폭한다. 일부 예에서, 업틸트 주파수 특징은 업틸트 슬로프에 따라 주파수별로 이득이 증가하며 신호 진폭은 주파수가 증가함에 따라 증가한다.
예를 들어 케이블 구현에서 업틸트 필터가 사용될 때, DPD 회로는 또한 이퀄라이저 필터를 포함할 수 있다. 이퀄라이저 필터는, 예를 들어, 업틸트 필터 전에, 전치 왜곡된 신호에 틸트 특징을 둔다. 틸트 특징은 신호의 고주파수 부분을 감쇠시킨다. 일부 예에서, 역 틸트 특징은 틸트 슬로프에 따라 주파수별로 이득이 감소하는데, 이는 업틸트 필터 위로 틸트 슬로프의 역일 수 있다.
업틸트 필터 및 이퀄라이저 필터를 갖는 일부 배열은 더 낮은 주파수에 대해 DPD 액추에이터 회로의 수행을 저하시킨다. 본원에 설명된 일부 예에서, 업틸트 필터의 존재하에 저주파 DPD 액추에이터 회로 수행은 주파수-정형 DPD를 이용함으로써 개선된다. 예를 들어, 주파수-정형 필터는 또한 틸트 특징을 주파수-정형 DPD 피드백 신호에 적용할 수 있다. 비슷한 틸트 특징이 베이시스 매트릭스에도 적용된다. 이러한 방식으로, DPD 루프의 수행은 본원에 설명된 바와 같이 개선될 수 있다.
도 1은 주파수-정형 DPD를 구현하는 DPD 회로(100)의 일례를 나타내는 도면이다. DPD 회로(100)는, 예를 들어, 케이블 텔레비전 네트워크 또는 유사한 네트워크의 케이블(예를 들어, 동축 케이블)을 통한 전송을 포함한, 상이한 응용에서 이용될 수 있다. DPD 회로(100)는 DPD 액츄에이터 회로(102) 및 PA(110)를 포함한다. 일부 예에서, DPD 회로(100)의 적어도 하나의 성분은 대역 제한된다. 예를 들어, DPD 회로(100)의 적어도 하나의 성분은 입력 신호의 대역폭은 포함하고 적어도 일부 대역외 왜곡을 배제하는 대역폭으로 제한될 수 있다.
DPD 액츄에이터 회로(102)는, 예를 들어, 케이블과 같은 유선 매체를 통해 전송을 위한 입력 신호를 수신한다. DPD 액츄에이터 회로(102)는 전치 왜곡된 신호를 발생하기 위해 입력 신호에 전치 왜곡을 부가한다. 전치 왜곡된 신호는 아날로그 전치 왜곡된 신호를 발생하는 DAC(106)에 제공된다. 아날로그 전치 왜곡된 신호는 아날로그 전치 왜곡된 신호에 업틸트 주파수 특징을 적용하는 업틸트 필터(108)에 의해 수신된다. 업틸트 주파수 특징은 신호 목적지에서 주파수-종속적 왜곡을 감소시키기 위해 케이블에 의해 감쇠되는 신호의 고주파 부분을 증폭시킨다. 일부 예에서, 업틸트 주파수 특징은 업틸트 슬로프에 따라 주파수별로 이득이 증가하고 주파수가 증가함에 따라 신호 진폭이 증가한다. 일부 케이블 구현예에서, 틸트 슬로프는 약 50 MHz 이상의 주파수 콘텐트에 대해 100 MHz당 약 +2dB이다. 업틸트 필터의 출력은 예를 들어 케이블 또는 다른 전송 매체를 통해 전송을 위해 PA(110)에 제공된다.
주파수-정형 적응 회로(104)는 DPD 액츄에이터 회로(102)를 훈련하기 위해 사용된다. 주파수-정형 적응 회로(104)는 DPD 액츄에이터 회로에 제공되는 주파수-정형의 DPD 파라미터 세트를 발생한다. 주파수-정형 DPD 파라미터 세트는 DPD 액츄에이터 회로(102)가 전치 왜곡된 신호를 발생하기 위해 입력 신호에 부가하는 전치 왜곡을 기술한다. 일부 예에서, DPD 액츄에이터 회로(102)는 PA(110)에 대한 볼테라 시리즈 모델의 다항식 근사를 구현한다. 주파수-정형 DPD 파라미터 세트는 다항식 근사의 계수를 기술할 수 있다. 일부 예에서, DPD 액츄에이터 회로(102)는 다항식 근사의 일부 또는 전부 대신에 룩업 테이블(LUT) 솔루션을 구현한다. 주파수-정형 DPD 파라미터는 LUT 값, LUT 값에 대한 수정, 또는 LUT의 다른 적절한 설명을 기술할 수 있다.
주파수-정형 적응 회로(104)는 주파수-정형 베이시스 매트릭스 및 주파수-정형 DPD 피드백 신호에 적어도 부분적으로 기초하여 주파수-정형 DPD 파라미터 세트를 발생한다. 예를 들어, 아날로그 PA 피드백 신호는 아날로그-디지털(ADC)(112)에 수신될 수 있다. ADC(112)는 주파수-정형 적응 회로(104)에 제공되는 디지털 PA 피드백 신호를 발생한다. 주파수-정형 적응 회로(104)는 PA 피드백 신호를 수신하고 주파수-정형 베이시스 매트릭스를 발생한다. 예를 들어, 베이시스 매트릭스는 PA 피드백 신호로부터 구성될 수 있다. 베이시스 매트릭스는 샘플 주기 세트에 대해 캡처된 PA 피드백 신호의 값들을 포함할 수 있다. 베이시스 매트릭스 주파수-정형 필터(114)는 주파수-정형 베이시스 매트릭스를 발생하기 위해 주파수-정형 특징을 베이시스 매트릭스에 적용할 수 있다.
주파수-정형 필터(116)는 주파수-정형 DPD 피드백 신호를 발생하기 위해 주파수-정형 특징을 전치 왜곡된 신호 또는 전치 왜곡된 신호의 도함수에 적용한다. 주파수-정형 필터(116)에 의해 적용된 주파수-정형 특징은 베이시스 매트릭스 주파수-정형 필터(114)에 의해 적용되는 것과 동일하거나 실질적으로 동일한 주파수-정형 특징일 수 있다.
일부 예에서, 주파수-정형 필터(116) 및/또는 베이시스 매트릭스 주파수-정형 필터(114)에 의해 사용되는 주파수-정형 특징은 입력 신호의 대역폭 주위의 전치 왜곡된 신호 및 PA 피드백 신호의 대역폭을 감소시킨다. 예를 들어, 주파수-정형 특징은 입력 신호의 대역폭과 거의 동일한 통과 대역을 가질 수 있다. 통과 대역은 입력 신호의 대역폭 밖에서 발생하는 전치 왜곡(전치 왜곡된 신호의 경우) 또는 왜곡(PA 피드백 신호의 경우)을 배제할 수 있다. 이것은 대역 제한된 성분들과 함께 사용되었을 때에도 DPD 액츄에이터 회로(102)의 수행을 향상시킬 수 있다. 일부 예에서, 주파수-정형 특징은 또한 케이블 틸트를 정정한다. 예를 들어, 주파수-정형 특징은 낮은 주파수에서 높은 주파수로 틸트 슬로프를 가질 수 있다.
주파수-정형 적응 회로(104)는 주파수-정형 베이시스 매트릭스 및 주파수-정형 DPD 피드백 신호에 적어도 부분적으로 기초하여 주파수-정형 DPD 파라미터들의 수정된 세트를 결정한다. 예를 들어, 주파수-정형의 DPD 파라미터들의 수정된 세트는 전치 왜곡된 신호를 발생하기 위해 사용된 이전의 주파수-정형 DPD 파라미터 세트에 관하여 수정될 수 있다. 예를 들어, 주파수-정형 적응 회로(104)는 볼테라 시리즈의 다항식 근사와 같은 PA(110)의 수학적 모델을 평가할 수 있다. 수학적 모델은 주파수-정형의 DPD 파라미터를 입력으로서 수신하여 추정된 전치 왜곡된 신호를 발생할 수 있다. 주파수-정형 적응 회로(104)는 주파수-정형 DPD 피드백 신호에 의해 나타내어지는 바와 같이, 추정된 전치 왜곡된 신호와 실제 전치 왜곡된 신호 사이의 차이를 최소화함으로써 주파수-정형 DPD 파라미터 세트를 찾는다. 예를 들어, 추정된 전치 왜곡 신호와 실제 전치 왜곡 신호 간의 차의 제곱의 합을 최소화하는 최소 제곱 방법을 포함한, 임의의 적합한 방법이 차이를 최소화하기 위해 사용될 수 있다. 본원에 기술된 바와 같이, 주파수-정형 DPD 파라미터는 왜곡을 대역 밖에, 즉 입력 신호의 대역폭 밖으로 보낸다. 대역외 왜곡은 일부 예에서 적절한 저역 통과 필터링에 의해 해결된다. 케이블 구현과 같은 일부 구현에서, 대역외 왜곡은 약간 필터링되거나 전혀 필터링되지 않을 수 있다.
도 2는 대역 제한된 성분의 예를 설명하는 DPD 회로(200)의 예를 도시하는 도면이다. DPD 회로(200)는 도 1과 유사한 DPD 액츄에이터 회로(202), DAC(206), 업틸트 필터(208), PA, ADC(212), 및 주파수-정형 적응 회로(204)를 포함한다. DPD 회로(200)는 또한 디지털 업-컨버터(DUC)(220), 통신 인터페이스(222), 재구성 필터(224), 및 안티-에일리어싱(AAF) 필터(226)를 포함한다. DUC(220)는 입력 신호를 기저대역으로 업컨버트한다. DUC(220)는 본원서에 기술된 바와 같이 전치 왜곡된 신호를 발생하는 DPD 액츄에이터 회로(202)에 입력 신호를 제공한다.
통신 인터페이스(222)는 전치 왜곡된 신호를 DPD 액츄에이터 회로(202)로부터 DAC(206)로 전달하도록 구성된다. 예를 들어, DPD 액츄에이터 회로(202) 및 DAC(206)는 상이한 칩 상에 구현될 수 있다. DPD 액츄에이터 회로(202)는 필드 프로그래머블 게이트 어레이(FPGA), 주문형 집적 회로(ASIC), 또는 다른 적절한 칩에 구현될 수 있다. DAC(206)는 별도의 실리콘 칩 상에 구현될 수 있다. 통신 인터페이스(222)는 DPD 액츄에이터 회로(202)를 포함하는 칩과 DAC(206)를 포함하는 칩 사이의 통신을 처리할 수 있다. 통신 인터페이스(222)는 예를 들어 JESD204 프로토콜과 같은 임의의 적절한 프로토콜에 따라 구성될 수 있다.
안티-이미징 필터 또는 AIF라고도 지칭되는 재구성 필터(224)는 DAC(206)의 출력으로부터 고주파수 샘플링 이미지를 제거하기 위한 임의의 적절한 통과 대역을 갖는 저역 통과 필터일 수 있다. 유사하게, 안티-에일리어싱 필터(226)는 ADC(212) 후에 에일리어싱을 유발할 수도 있을 아날로그 PA 피드백 신호로부터 고주파 콘텐트를 제거하기 위한 임의의 적절한 통과 대역을 갖는 저역 통과 필터일 수 있다.
예시적 DPD 회로(200)에서, 통신 인터페이스(222), 재구성 필터(224), 안티-에일리어싱 필터(226) 및/또는 업틸트 필터(208)는 대역 제한될 수 있다. 예를 들어, DPD 액츄에이터 회로(202)에 의해 부가된 전치 왜곡을 포함하기에 충분히 넓은 대역폭을 갖는 이들 성분의 예를 얻는 것은 어렵거나 및/또는 비싸다. PA(210)는 비선형 방식으로 동작하여, 적절한 필터링으로 감쇠될 수 있는 대역외 왜곡이 발생되게 한다. 그러나, DPD 액츄에이터 회로(202) 및 적응 회로(204)는 비선형일 수 있고 넓은 대역폭을 가질 수 있다.
도 3은 대역 제한된 성분을 사용하는 단점을 설명하는 PA 회로(300)를 도시하는 도면이다. PA 회로(300)는 DPD 액츄에이터 회로(302), DAC(306), 및 PA(310)를 포함한다. DUC(320)는 DPD 액츄에이터 회로(302)에 제공되는 입력 신호를 업컨버트한다. DPD 액츄에이터 회로(302)는 전치 왜곡을 입력 회로에 더하여 전치 왜곡된 신호를 발생한다. 전치 왜곡된 신호는 DAC(306)에 의해 아날로그로 변환된다. 이 예에서, DAC(306)는 입력 신호의 대략 대역폭으로 대역 제한된다. DAC의 출력은 PA에 제공된다. ADC(312)는 PA 피드백 신호를 디지털로 변환하여 이를 DPD 어댑터 회로(304)에 제공한다. DPD 어댑터 회로(304)는 DPD 파라미터 세트를 발생함으로써 DPD 액츄에이터 회로(302)를 훈련한다.
플롯(322)은 주파수 콘텐트로 표현된 입력 신호의 예를 도시한다. 이 예에서, 입력 신호는 2개의 주파수 로브(352, 354)를 갖는다. 플롯(324)은 주파수 로브(352) 플러스 전치 왜곡 텀(356A, 356B, 356C, 356D)을 포함하는 전치 왜곡된 신호를 도시한다. 플롯(324)은 또한 DAC의 저역 통과 특징(358)을 나타낸다. 도시된 바와 같이, DAC는 입력 신호의 대역폭 밖에 전치 왜곡 텀(356C, 356D)을 감쇠시킨다. 플롯(326)은, 예를 들어, DPD 적응 회로(304)가 주파수-정형없이 동작될 때, PA(310)의 출력을 도시한다. 도시된 바와 같이, 신호 노드(362, 364)는 입력 주파수 로브(352, 354)에 대응한다. 대역내 왜곡 텀(366A, 366B)을 제거함에 있어 DPD 액츄에이터 회로(302)의 수행은 대역외 전치 왜곡 텀(356C, 356D)이 PA(310)에 도달하지 않을 때는 저하된다.
주파수-정형 없이 PA 회로(300) DPD 회로(302)의 수행의 보다 상세한 설명이 플롯(330, 328)에 제공된다. 플롯(330)은 수평축 상에 정규화된 주파수별로 수직축상에 파워 스펙트럼 밀도(PSD)를 도시한다. 기준 신호는 352, 354에 대응하는 주파수 로브를 포함하는 입력 신호를 나타낸다. "DPD 없음" 신호는 DPD 액츄에이터 회로(302)가 턴 오프되었을 때에 PA의 출력을 나타낸다. 도시된 바와 같이, 366A, 366B, 366C, 366D에 대응하는 왜곡 텀이 존재한다. 전치 왜곡된 신호는 "DPD가 없는"신호의 왜곡 텀에 대응하는 전치 왜곡뿐만 아니라 입력 신호의 주파수 로브를 포함한다.
"DPD 있는" 신호는 대역외 왜곡 텀뿐만 아니라 입력 신호의 주파수 로브를 보여준다. 마지막으로, 대역내 왜곡 텀이 감소될지라도, 이들은 여전히 기준 입력 신호보다 10-15dB 높다. 이에 대한 이유는 플롯(328)에 도시되었다. 플롯(328)은 주파수(수평축)별로 DPD 액츄에이터 회로(302)의 수행(수직축)을 도시한다. 입력 신호의 대역폭 내의 주파수는 해치한 박스 내에 있다. 플롯(328)은 이상적인 DPD 수행 및 관측된 DPD 수행(예를 들어, 주파수-정형 없는)을 나타낸다. 도시된 바와 같이, DPD 액추에이터 회로(302)의 관측된 수행은 입력 신호 대역폭 밖에선 줄어든다. 이것은 플롯(324)에 의해 도시된 바와 같이 대역외 전치 왜곡(356C, 356D)이, 이 예에서는 DAC(306)에 의해, 전치 왜곡된 신호로부터 제거되었기 때문에 의미가 있다. 플롯(328)은 또한 이상적 수행에 비해, DPD 액츄에이터 회로(302)의 대역내 수행은 또한 전치 왜곡(356C, 356D)의 감쇠에 의해 손상됨을 보여준다. 이것은 본원에 설명된 바와 같이, DPD 피드백 신호 및 베이시스 매트릭스를 주파수-정형함으로써 해결될 수 있다.
도 4는 주파수-정형 적응 회로(404)의 부가적인 세부 사항을 도시하는 DPD 회로(400)의 일례를 나타내는 도면이다. DPD 회로(400)는 DPD 액츄에이터 회로(402)에 입력 신호를 제공하는 DUC(420)를 포함한다. DAC(406)는, 예를 들어, 입력 신호의 대략 대역폭으로 대역 제한된다. DAC(406)의 출력은 PA(410)에 제공된다. PA 피드백 신호는 ADC(412)에 제공되며, 이는 주파수-정형 적응 회로(404)에 제공되는 PA 피드백 신호(y)를 발생한다.
주파수-정형 적응 회로(404)는 PA 피드백 신호(y)의 샘플을 수신하고 버퍼링하는 관측된 버퍼(450)를 포함한다. 관측된 버퍼(450)는 베이시스 매트릭스 발생기 회로(452)에 제공되는 PA 피드백 벡터(y)를 제공한다. 베이시스 매트릭스 발생기(452)는 PA 피드백 벡터(y)를 아래 식 [1]에 주어진 베이시스 매트릭스(
Figure pat00001
)로 변환한다:
Figure pat00002
[1]
식 [1]에서, 베이시스 매트릭스의 개개의 베이시스 벡터는
Figure pat00003
에 의해 나타내어지고, 아래의 식 [2]에 의해 기술된다:
Figure pat00004
[2]
식 [2]에서, y m 은 PA 피드백 벡터의 값이다. 필터 성분(454A, 454Q)을 포함하는 주파수-정형 필터는 베이시스 벡터(
Figure pat00005
)에 주파수-정형 특징을 적용하기 위해 사용되어, 아래의 식 [3]에 의해 설명되는 주파수-정형 베이시스 매트릭스(
Figure pat00006
)를 갖게 한다:
Figure pat00007
[3]
식 [3]에서, 주파수-정형의 베이시스 벡터는
Figure pat00008
에 의해 주어진다.
DPD 버퍼(456)는 DPD 피드백 신호(x)를 수신한다. DPD 버퍼(456)는 DPD 피드백 신호(x)의 샘플을 수신하고 버퍼링한다. DPD 버퍼(456)는 DPD 피드백 벡터(x)를 제공한다. 주파수-정형 필터(458)는 DPD 피드백 벡터(x)에 주파수-정형 특징을 적용하여 아래의 식 [4]에 의해 주어진 벡터(v)로 표현되는 주파수-정형의 DPD 신호를 발생한다:
Figure pat00009
=
Figure pat00010
[4]
식 [4]에서, g는 예를 들어 주파수-정형 특징의 펄스 응답과 같은 주파수-정형 특징이다.
주파수-정형의 DPD 피드백 신호( v ) 및 주파수-정형 베이시스 매트릭스(
Figure pat00011
)가 DPD 솔버(460)에 제공된다. DPD 솔버(460)는 하기의 식 [5]에 의해 기술된 벡터(
Figure pat00012
)에 의해 주어지는 DPD 액츄에이터 회로(402)에 대한 주파수-정형 DPD 파라미터 세트를 결정하기 위해 주파수-정형 피드백 신호(v) 및 주파수-정형 베이시스 매트릭스(
Figure pat00013
)를 이용할 수 있다.
Figure pat00014
[5]
예를 들어, DPD 솔버는 예를 들어 최소 제공 방법을 이용하여, 추정된 전치 왜곡된 신호와 DPD 액추에이터 회로(402)에 의해 발생된 실제 전치 왜곡된 신호 사이의 차이를 최소화하는 벡터(
Figure pat00015
)에 대한 값을 찾을 수 있다.
도 5는 주파수별로 DPD 회로(400)의 스펙트럼 파워 밀도를 도시하는 플롯(500)이다. 예를 들어, 플롯(500)은 활성화된 주파수-정형 없이 PA 회로(300)의 스펙트럼 파워 밀도를 나타내는 플롯(330)과 유사하다. 플롯(500)은 DPD 액츄에이터 회로(402)를 비활성화하여 PA(410)의 출력을 나타내는 "DPD 없음" 신호뿐만 아니라 입력을 나타내는 기준 신호를 도시한다. 플롯(500)은 또한 주파수-정형 적응 회로(404)에 의해 발생된 전치 왜곡된 신호를 도시한다. 도 3(플롯(330))의 DPD 액츄에이터 회로(302)로부터의 전치 왜곡된 신호와 비교하여, 고주파수 전치 왜곡은 더 낮은 파워 스펙트럼 밀도를 갖는다. 플롯(500)에 도시된 "DPD 있는" 신호는 대역내 왜곡 텀이 대역외 왜곡 텀이 잔존있는 동안 거의 기준 신호의 레벨로 감소됨을 보여준다.
도 6은 주파수(수평축)별로 DPD 액츄에이터 회로(402)의 수행(수직축)을 나타내는 플롯(600)이다. "이상적인" 플롯은 대역 제한 성분이 없을 때 수행을 나타낸다. "정형된 DPD" 플롯은 도 4와 관련하여 기술된 주파수-정형의 DPD를 사용한 수행을 나타낸다. 도시된 바와 같이, 주파수-정형 DPD의 수행은 입력 신호의 1 대역폭 미만의 주파수에 대해 이상적인 수행에 가깝다.
도 7은 수정예를 도시하는 DPD 회로(400)의 또 다른 예를 도시한다. 도 5의 예에서, 필터 성분(454A, 454Q)를 포함하는 주파수-정형 필터는 그룹 지연 회로(455A, 455Q) 세트로 대체된다. 그룹 지연 회로(455A, 455Q)는 주파수-정형 특징의 그룹 지연을 베이시스 벡터에 적용한다. 일부 예에서, 이것은 DPD 액츄에이터 회로(402)의 수행을 현저하게 저하시키지 않으면서 DPD 솔버(460)에서의 처리를 단순화한다.
도 8은 틸트 정정 및 주파수-정형을 포함하는 DPD 회로(800)의 일례를 나타내는 도면이다. DPD 회로(800)는 입력 신호(w)를 수신하여 전치 왜곡된 신호(x)를 발생하는 DPD 액츄에이터 회로(802)를 포함한다. 업틸트 필터(808) 및 PA(810)도 존재한다. 주파수-정형 적응 회로(804)가 또한 도시되었다. DPD 회로(800)에서, PA(810)는 N{}으로 특징화된 입력-출력 거동을 갖는다. DPD 액츄에이터 회로(802)에 의해 발생된 전치 왜곡된 신호(x)는
Figure pat00016
에 의해 주어지는 PA(810)의 입력-출력 거동 특징의 역이다. DPD 액츄에이터 회로(802)에 의해 발생된 전치 왜곡된 신호(x)는 아래의 식 [6]에 의해 주어진다 :
Figure pat00017
[6]
식 [6]에서,
Figure pat00018
는 DPD 액츄에이터 회로에 의해 이용되는 DPD 파라미터 세트이다. DPD 파라미터
Figure pat00019
세트는 본원에서 설명된 바와 같이 적응 회로(804)에 의해 결정될 수 있다.
도 8의 예에서, 전치 왜곡된 신호(x)는
Figure pat00020
에 의해 주어지는 이퀄라이저 특징을 갖는 이퀄라이저 필터(868)에 제공된다. 아날로그로의 변환 후에, 신호는
Figure pat00021
에 의해 주어지는 업틸트 특징을 갖는 업틸트 필터(808)에 제공된다. PA(810)는 또한 PA 피드백 신호로서 적응 회로(804)에 제공되는 PA 출력 신호(y)를 발생한다.
업틸트 필터(808)의 업틸트 특징(
Figure pat00022
)은 신호의 낮은 주파수 부분보다 신호의 더 높은 주파수의 부분을 증폭시킨다. 이것은 케이블과 같은 전송 매체에 의해 야기되는 주파수-종속적 왜곡을 상쇄할 수 있다. 일부 케이블 구현에서, 업틸트 특징(
Figure pat00023
)은 약 50 MHz 이상의 주파수 콘텐트에 대해 100 MHz당 약 +2dB인 틸트 슬로프를 갖는다. 업틸트 슬로프는 대역 에지에서 종단되고 대역 정지 감쇠 응답으로 전환될 것이다. 이퀄라이저 특징(
Figure pat00024
) 및 업틸트 특징(
Figure pat00025
)은 서로 역일 수 있다. 예를 들어, 일부 케이블 구현에서, 이퀄라이저 특징(
Figure pat00026
)은 약 50MHz 이상의 주파수 콘텐트에 대해 100MHz당 약 -2dB의 틸트 슬로프를 갖는다.
DPD 회로(800)에서, 적응 회로는 적응 서브-회로(862) 및 역 모델 회로(860)를 포함한다. 역 모델 회로(860)는 아래의 식 [7]에 의해 주어진 PA(810)의 역 모델에 따라 동작한다:
Figure pat00027
[7]
식 [7]에서,
Figure pat00028
는 적응 서브-회로(862)에 의해 발생된 DPD 파라미터 세트이다. Y는 PA 피드백 신호(y)로부터 발생된 베이시스 매트릭스이다. 역 모델 회로(860)는 베이시스 매트릭스(Y)와 적응 서브-회로(862)에 의해 발생된 DPD 파라미터
Figure pat00029
세트로 전치 왜곡된 신호의 추정을 나타내는 추정된 전치 왜곡된 신호(
Figure pat00030
)를 발생한다. 베이시스 매트릭스(Y)은, 예를 들어, 도 4와 관련하여 본원에 설명된 바와 같이 주파수-정형될 수 있다.
차이 회로(864)는 추정된 전치 왜곡된 신호(
Figure pat00031
)와 실제 전치 왜곡된 신호(x) 사이의 차이를 찾아, 에러 신호(
Figure pat00032
)를 발생한다. 에러 신호(
Figure pat00033
)는 전치 왜곡된 신호에 주파수-정형 특징을 적용하는 주파수-정형 필터(866)에 제공된다. 일부 예에서, 주파수-정형 특징은 이퀄라이저(868)의 이퀄라이저 특징(
Figure pat00034
)과 동등하다. 결과는 주파수-정형의 에러 신호(
Figure pat00035
)이다. 주파수-정형 에러 신호(
Figure pat00036
)는 주파수-정형 DPD 피드백 신호일 수 있다.
적응 서브-회로(862)는 주파수-정형 에러 신호(
Figure pat00037
)를 최소화하기 위해 DPD 파라미터 세트(
Figure pat00038
)를 발생하도록 구성된다. 임의의 적절한 방법이 사용될 수 있다. 예를 들어, 최소 제곱 방법에 따라, 적응 서브-회로(862)는 이하의 식 [8]에 따라 DPD 파라미터
Figure pat00039
세트를 발생한다:
Figure pat00040
[8]
이것은 식 [9]에 의해 주어진 반복 배치 식이 된다:
Figure pat00041
[9]
적응 서브-회로(862)는 해가 수렴할 때까지(예를 들어, 주파수-정형의 에러 신호(
Figure pat00042
)가 임계 값보다 작을 때) 베이시스 매트릭스(Y) 및 주파수-정형 에러 신호(
Figure pat00043
)의 연속적인 값들로 식 [9]에 대한 해를 반복적으로 발생할 수 있다.
출원인은 DPD 회로(800)가 주파수-정형을 포함하지 않는 다른 업틸트 구성에 비해 몇 가지 이점을 제공한다고 제시한다. 또한, 도 9 및 도 10은 도 8과 관련하여 설명된 바와 같이 주파수-정형 없이 업틸트 필터를 이용하는 PA 회로의 수행을 설명하는 플롯을 도시한다.
도 9는 주파수-정형 없이 업틸트를 제공하도록 구성된 DPD 회로를 갖는 PA의 출력을 도시하는 플롯(900)이다. 수직축은 파워 스펙트럼 밀도를 나타내고, 수평축은 주파수를 나타낸다. 기준 신호("Ref")는 PA에 대한 입력을 보여준다. 도시된 바와 같이, 기준 신호는 예를 들어 업틸트 필터(108)와 같은 업틸트 필터에 의해 제공되는 22dB 업틸트를 갖는다. DPD 출력 신호("DPD o/p")는 DPD 회로의 DPD 액추에이터 회로에 의해 제공된 전치 왜곡된 입력 신호를 보여준다. DPD 없는 신호("w/o")는 DPD 액추에이터 회로를 사용하지 않고 PA의 출력을 보여준다. DPD 신호("w/h")는 사용중인 DPD 액츄에이터 회로가 있는 PA의 출력을 보여준다.
도 10은, 예를 들어, 도 9에 도시된 바와 같이, 주파수-정형 없이 업틸트를 제공하도록 구성된 DPD 회로의 수행을 나타내는 플롯(1000)이다. 플롯(1000)은 최소 제곱 배치 식(수평축)의 반복 횟수에 의해 PA 출력 신호(수직축)의 변조 에러 비(MER)를 나타낸다. MER는 전체 전송기 정확도의 측정이다. 예를 들어, 수평축은 위의 식 [9]와 같은 최소 제곱 반복 배치 식에 대한 해의 수를 나타낸다. 플롯(1000)은 100MHz, 400MHz, 800MHz, 및 1100MHz 주파수를 중심으로하는 4개의 상이한 채널을 기술한다. 이 예에서, 4개의 모든 주파수는 입력 신호의 대역폭 내에 있다. MER은 DPD 회로의 수행을 나타낸다. 높은 MER은 우수한 수행을 나타내며 낮은 MER은 더 많은 왜곡을 가진 열등한 수행을 나타낸다. 플롯(1000)은 업틸트 필터를 포함하지만 주파수-정형을 구현하지 않는 DPD 회로를 기술한다.
플롯 1000은 주파수-정형 없이 400MHz, 800MHz, 및 1100MHz와 같은 더 높은 주파수의 MER이 처음에는 향상된다는 것을 보여준다. 해가 수렴함에 따라, 400MHz, 800MHz 및 1100MHz의 MER는 반복 프로세스 시작에서시보다 더 높다. 그러나, 100 MHz에서, 해는 실제로 반복 프로세스 시작에서보다 낮은 MER로 수렴한다. 이것은 더 낮은 주파수에 대해 DPD 회로의 존재가 실제로 PA의 출력을 저하시킨다는 것을 의미한다.
도 11은 본원에 설명된 바와 같이 업틸트 및 주파수-정형을 제공하도록 구성된 DPD 회로의 수행을 도시하는 2개의 플롯(1102, 1104)을 도시한다. 플롯(1102)은 업틸트 및 주파수-정형을 제공하도록 구성된 DPD 회로의 수행을 설명한다. 플롯(1102)은 또한 플롯(1102)에 의해 표시된 DPD 회로의 수행을 발생하기 위해 플롯(1102)에서 모델링된 DPD 회로에 적용되는 주파수-정형 특징(1106)을 도시한다. 주파수-정형 특징(1106)은 수직축이 이득을 나타내고 수평축이 주파수를 나타내는 플롯 상에 도시된다. 도시된 바와 같이, 주파수-정형 특징은 입력 신호의 대역폭("BW"로 표시됨) 미만의 실질적으로 모든 주파수 콘텐트를 통과시키고 입력 신호 대역폭보다 큰 주파수 콘텐트를 감쇠시킨다. 이러한 방식으로, 주파수-정형 특징은 입력 신호의 실질적으로 모든 대역폭을 통과시키는 저역 통과 특징이다. 주파수-정형 특징(1106)은 또한 입력 신호의 대역폭 밖에 있는 PA의 왜곡 텀을 배제한다.
플롯(1102)에 의해 도시된 도 11의 예에서, 주파수-정형 특징(1106)은 예를 들어 DPD 주파수-정형 필터 회로에 의해 DPD 피드백 신호에, 그리고 본원에 설명된 바와 같이 적응 회로에 베이시스 매트릭스에 적용된다. 플롯(1102)은 DPD 회로의 저주파수 수행이 주파수 정형을 포함하지 않았던 도 10에서 설명된 구현에 비해 개선되므로 이 배열이 DPD 회로의 저주파수 수행을 향상시킨다는 것을 나타낸다. 예를 들어, 100MHz에서 PA 출력의 MER이 실제로 반복 프로세스의 시작부터 감소하는 반면, 플롯(1102)에 플롯된 모든 주파수는 해가 수렴함에 따라 개선된 MER를 갖는다.
도 11은 또한 플롯(1102)에 의해 기술된 DPD 회로가 주파수-정형 특징(1108)으로 구현된 또 다른 플롯(1104)을 도시한다. 주파수-정형 특징(1106) 처럼, 주파수-정형 특징(1108)은, 입력 신호 대역폭 밖의 주파수가 감쇠되는 반면 입력 신호 대역폭 내 실질적으로 모든 주파수가 통과되는 점에서, 저역 통과이다. 주파수-정형 특징(1108)은 또한 틸트를 나타낸다. 예를 들어, 주파수-정형 특징(1108)의 이득은 입력 신호 대역폭 내 주파수가 증가함에 따라 감소한다. 예를 들어, 주파수-정형 특징의 이득은 50 MHz 이상의 주파수 콘텐트에 대해 100 MHz당 약 -2dB와 같이 틸트 슬로프에서 감소할 수 있다.
도시된 바와 같이, 주파수-정형 특징(1108)을 사용하는 것은 화살표(1110)로 표시된 바와 같이 주파수-정형 특징(1106)에 비해 PA 출력의 저주파수 MER를 약 3dBc만큼 증가시킨다. 주파수-정형 특징(1108)의 사용은 또한 화살표(1112)로 표시된 바와 같이 주파수-정형 특징(1106)에 비해 PA 출력의 MER를 약 2dBc만큼 감소시키는 경향이 있다. 따라서, 주파수-정형 특징(1106, 1108) 중 어느 하나가 사용될 수 있을지라도, 주파수-정형 특징(1108)은 낮은 주파수 수행이 요망되는 일부 예에서 사용될 수 있다.
도 12는 주파수-정형의 DPD의 수행을 나타내는 상이한 조건 유형 하에서 동작되는 PA의 수행을 나타내는 플롯(1200)이다. 플롯(1200)은 주파수를 나타내는 수평축 및 파워 스펙트럼 밀도를 나타내는 수직축 상에 3개의 파형(1202, 1204, 1206)을 도시한다. 파형은 입력 신호 대역폭(1208)에 또는 그 미만에서 4개의 로브에서 주파수 콘텐트를 갖는 입력 신호에 기초한다. 주파수 콘텐트의 2개의 추가 로브는 또한 입력 신호 대역폭 밖에 보여졌다.
파형(1206)은 임의의 DPD가 없는 PA의 수행을 도시한다. 도시된 바와 같이, 입력 신호의 채널들 사이에 상당한 왜곡이 보여졌다. 파형(1204)은 업틸트 필터를 포함하지만 주파수-정형이 없는 DPD 회로를 사용하는 PA의 수행을 도시한다. 더 낮은 주파수에서, 전치 왜곡 없이 발생된 파형(1206)에 비해서, 로브간(인접 채널) 왜곡이 실제로 증가된다. 그러나, 주파수가 증가함에 따라, 파형(1204)은 "DPD 없음" 파형(1206)에 비해 개선된 왜곡 수행을 나타낸다. 파형(1206)은 본원에 설명된 바와 같이 업틸트 필터 및 주파수-정형을 포함하는 DPD 회로를 갖는 PA의 수행을 나타낸다. 파형(1202)은 입력 신호 대역폭(1208)에 걸쳐 입력 신호의 주파수 로브들 사이의 왜곡이 다른 파형들(1202, 1204)에 비해 개선되었음을 나타낸다.
여러 참고사항 및 예
예 1은, 입력 신호 및 주파수-정형의 DPD 파라미터 세트에 적어도 부분적으로 기초하여 전치 왜곡된 신호를 발생하는 것을 포함하는 동작을 수행하도록 구성된 DPD 액추에이터 회로; 및 주파수-정형의 DPD 피드백 신호를 발생하기 위해 DPD 피드백 신호를 필터링하는 것을 포함하는 동작을 수행하도록 구성된 DPD 피드백 주파수-정형 필터; 파워 증폭기 피드백 신호에 적어도 부분적으로 기초하여 베이시스 매트릭스를 발생하는 것을 포함하는 동작을 수행하도록 구성된 베이시스 매트릭스 발생기 회로; 베이시스 매트릭스에 적어도 부분적으로 기초하여 주파수-정형의 베이시스 매트릭스를 발생하도록 구성된 베이시스 매트릭스 주파수-정형 필터; 및 주파수-정형 베이시스 매트릭스 및 주파수-정형 DPD 피드백 신호에 적어도 부분적으로 기초하여 수정된 주파수-정형 DPD 파라미터 세트를 발생하는 것을 포함하는 동작을 수행하도록 구성된 DPD 적응 회로를 포함하는, 베이시스 매트릭스-주파수-정형을 갖는 디지털 전치 왜곡(DPD) 회로이다.
예 2에서, 예 1의 주제는 선택적으로 포함하며, DPD 피드백 주파수-정형 필터의 통과 대역은 입력 신호의 대역폭의 실질적으로 전부를 포함하고, 입력 신호의 대역폭 밖의 왜곡 텀을 배제한다.
예 3에서, 예 1-2 중 임의의 하나 이상의 주제는 선택적으로 포함하며, 베이시스 매트릭스 주파수-정형 필터의 통과 대역은 DPD 피드백 주파수-정형 필터의 통과 대역과 거의 동일하다.
예 4에서, 예 1-3 중 임의의 하나 이상의 주제는 선택적으로 포함하며, DPD 피드백 주파수-정형 필터의 이득은 제1 주파수와 제1 주파수보다 높은 제2 주파수 사이의 틸트 슬로프에서 감소하고, 베이시스 매트릭스 주파수-정형 필터의 이득은 또한 제1 주파수와 제2 주파수 사이의 틸트 슬로프에서 감소한다.
예 5에서, 예 1-4 중 임의의 하나 이상의 주제는 선택적으로 포함하며, 베이시스 매트릭스 주파수-정형 필터는 베이시스 매트릭스에 그룹 지연을 적용하는 것을 포함하는 동작들을 수행하게 더욱 구성된다.
예 6에서, 예 1-5 중 임의의 하나 이상의 주제는 선택적으로, 주파수-정형 베이시스 매트릭스에 적어도 부분적으로 기초하여 추정된 전치 왜곡된 신호를 발생하는 것을 포함하는 동작들을 수행하게 구성된 증폭기 역 모델 회로; 및 DPD 피드백 신호를 발생하는 것을 포함하는 동작들을 수행하게 구성된 합산기 회로를 포함하고, DPD 피드백 신호는 추정된 전치 왜곡된 신호와 전치 왜곡된 신호 사이의 차이에 적어도 부분적으로 기초한다.
예 7에서, 예 6의 주제는 선택적으로 이퀄라이즈된 전치 왜곡된 입력을 발생하는 것을 포함하는 동작들을 수행하게 구성된 이퀄라이저 필터를 포함하고, 이퀄라이저 필터의 이득은 입력 신호의 대역폭 내 제1 주파수와 입력 신호의 대역폭 내 제2 주파수 사이에게 감소한다.
예 8에서, 예 6-7 중 임의의 하나 이상의 주제는 선택적으로 포함하며 주파수-정형 DPD 파라미터 세트를 발생하는 것은 증폭기 역 모델의 최소 제곱 코스트 함수를 최소화하는 것을 포함한다.
예 9에서, 예 1-8 중 임의의 하나 이상의 주제는 선택적으로, 전치 왜곡된 신호에 적어도 부분적으로 기초하여 아날로그 전치 왜곡된 신호를 발생하는 것을 포함하는 동작들을 수행하게 구성된 디지털-아날로그 컨버터(DAC); 업틸트된 전치 왜곡된 신호를 발생하는 것을 포함하는 동작들을 수행하게 구성되고 주파수-종속적 이득을 갖는, 업틸트 증폭기; 및 업틸트된 전치 왜곡된 신호에 적어도 부분적으로 기초하여 증폭된 신호를 발생하는 것을 포함하는 동작들을 수행하도록 구성된 파워 증폭기를 포함한다.
예 10은 입력 신호 및 주파수-정형 DPD 파라미터 세트에 적어도 부분적으로 기초하여 전치 왜곡된 신호를 발생하는 단계; 전치 왜곡된 신호에 적어도 부분적으로 기초하여 주파수-정형의 DPD 피드백 신호를 발생하는 단계; 파워 증폭기 피드백 신호에 적어도 부분적으로 기초하여 베이시스 매트릭스를 발생하는 단계; 상기 베이시스 매트릭스에 적어도 부분적으로 기초하여 주파수-정형 베이시스 매트릭스를 발생하는 단계; 및 상기 주파수-정형 베이시스 매트릭스 및 상기 주파수-정형 DPD 피드백 신호에 적어도 부분적으로 기초하여 수정된 주파수-정형 DPD 파라미터 세트를 발생하는 단계를 포함하는, 베이시스 매트릭스 주파수-정형을 사용하여 디지털 전치 왜곡(DPD)을 수행하는 방법이다.
예 11에서, 예 10의 주제는 선택적으로 포함하며, 주파수-정형의 DPD 피드백 신호의 대역폭은 입력 신호의 대역폭과 거의 동일하고, 입력 신호의 상기 대역폭 밖의 왜곡 텀을 배제한다.
예 12에서, 예 10-11 중 임의의 하나 이상의 주제는 선택적으로 포함하며, 주파수-정형 DPD 피드백 신호의 발생은 제1 통과 대역을 갖는 DPD 피드백 주파수-정형 필터에 의해 수행되고, 주파수-정형 베이시스 매트릭스의 발생은 제1 통과 대역과 거의 동일한 제2 통과 대역을 갖는 베이시스 매트릭스 주파수-정형 필터에 의해 수행된다.
예 13에서, 예 10-12 중 임의의 하나 이상의 주제는 선택적으로 포함하며, 주파수-정형의 DPD 피드백 신호를 발생하는 단계는 제1 주파수와 제1 주파수보다 높은 제2 주파수 사이의 틸트 슬로프에서 감소하는 이득을 적용하는 단계를 포함한다.
예 14에서, 예 10-13 중 임의의 하나 이상의 주제는 선택적으로 포함하며, 주파수-정형 베이시스 매트릭스를 발생하는 단계는 베이시스 매트릭스에 그룹 지연을 적용하는 단계를 포함한다.
예 15에서, 예 10-14 중 임의의 하나 이상의 주제는 선택적으로, 주파수-정형 베이시스 매트릭스에 적어도 부분적으로 기초하여 추정된 전치 왜곡된 신호를 발생하는 단계; 및 DPD 피드백 신호를 발생하는 단계를 포함하며, 여기서 DPD 피드백 신호는 추정된 전치 왜곡된 신호와 전치 왜곡된 신호 사이의 차이에 적어도 부분적으로 기초한다.
예 16에서, 예 15의 주제는 이퀄라이저 필터에 의해, 이퀄라이즈된 전치 왜곡된 입력을 발생하는 단계를 선택적으로 포함하고, 이퀄라이저 필터의 이득은 입력 신호의 대역폭 내의 제1 주파수와 입력 신호의 대역폭 내 제2 주파수 사이에서 감소한다.
예 17에서, 예 15-16 중 임의의 하나 이상의 주제는 선택적으로 포함하며, 추정된 전치 왜곡된 신호를 발생하는 단계는 증폭기 역 모델을 적용하는 단계를 포함하고, 수정된 주파수-정형 DPD 파라미터 세트를 발생하는 단계는 증폭기 역 모델의 최소 제곱 코스트 함수를 최소화하는 단계를 포함한다.
예 18에서, 예 10-17 중 임의의 하나 이상의 주제는 선택적으로, 전치 왜곡된 신호에 적어도 부분적으로 기초하여 아날로그 전치 왜곡된 신호를 디지털-아날로그 회로에 의해 발생하는 단계; 및 주파수-종속적 이득을 갖는 업틸트 증폭기에 의해, 업틸트된 전치 왜곡된 신호를 발생하는 단계를 포함한다.
예 19은 입력 신호 및 주파수-정형 DPD 파라미터 세트에 적어도 부분적으로 기초하여 전치 왜곡된 신호를 발생하는 수단; 및 주파수-정형 DPD 피드백 신호를 발생하는 수단; 파워 증폭기 피드백 신호에 적어도 부분적으로 기초하여 베이시스 매트릭스를 발생하는 수단; 베이시스 매트릭스에 적어도 부분적으로 기초하여 주파수-정형 베이시스 매트릭스를 발생하는 수단; 및 주파수-정형 베이시스 매트릭스 및 주파수-정형 DPD 피드백 신호에 적어도 부분적으로 기초하여 수정된 주파수-정형 DPD 파라미터 세트를 발생하는 수단을 포함하는, 베이시스 매트릭스 주파수-정형을 사용하여 디지털 전치 왜곡(DPD)을 수행하기 위한 시스템이다.
예 20에서, 예 19의 주제는 선택적으로 포함하며, 주파수-정형 베이시스 매트릭스를 발생하기 위한 통과 대역은 상기 주파수-정형 DPD 피드백 신호를 발생하기 위한 통과 대역과 거의 동일하다.
위에 상세한 설명은 상세한 설명의 일부를 형성하는 첨부 도면에 대한 언급을 포함한다. 도면은 예시로서 발명이 실시될 수 있는 특정 실시예를 도시한다. 이들 실시예는 본원에서 "예"라고도 지칭된다. 이러한 예들은 도시되거나 설명된 것들에 더하여 요소들을 포함할 수 있다. 그러나, 본 발명자는 도시되거나 기술된 요소들만이 제공되는 예를 또한 고찰한다. 또한, 본 발명자는 특정 예(또는 이들의 하나 이상의 측면들)에 관해서나 또는 본원에 도시되거나 기술된 다른 예들에(또는 이들의 하나 이상의 측면들) 관하여, 도시되거나 기술된 요소들의 임의의 조합 또는 순열을 사용하는 예들도(또는 이들의 하나 이상의 측면들) 고찰한다.
이 문서와 참조로 포함된 임의의 문서 간에 비일관된 용법의 경우, 이 문서의 용법이 제어한다.
이 문서에서 "a" 또는 "an"이라는 용어는 특허 문서에서 일반적으로 사용되는 바와 같이, 임의의 다른 사례 혹은 "적어도 하나" 또는 "하나 이상"의 어법과 무관하게, 하나 또는 하나 이상을 포함하기 위해 사용된다. 이 문서에서, "또는"이라는 용어는 비배타적임을 언급하기 위해, 혹은 달리 명시되지 않는 한 "A 또는 B"는 "A이지만 B는 아닌", "B이지만 A는 아닌" 및 "A 및 B"를 포함하게 사용된다. 이 문서에서, "포함하는" 및 "여기에서"라는 용어는 각각의 용어 "포함하는" 및 "여기에서"의 평이한 영어 등가로서 사용된다. 또한, 다음의 청구 범위에서, "포함하는" 및 "포함하는"이라는 용어는 제한을 두지 않는데, 즉, 청구 범위에 이러한 용어 다음에 열거되는 것들 외에 요소들을 포함하는 시스템, 디바이스, 물품, 조성, 제제 또는 프로세스는 여전히 그 청구 범위에 속하는 것으로 간주된다. 또한, 다음의 청구 범위에서, "제1", "제2" 및 "제3", 등의 용어는 단지 라벨로서 사용되며, 이들의 대상에 수치적 요구를 부과하려 의도되지 않는다.
"병렬", "수직", "둥근" 또는 "사각형"과 같은 기하학적 용어는 문맥에서 달리 표시하지 않는 한 절대적인 수학적 정확도를 요구하게 의도되지 않는다. 대신, 이러한 기하학적 용어는 제조 또는 동등한 기능으로 인한 변동을 허용한다. 예를 들어, 요소가 "둥근" 또는 "일반적으로 둥근"으로 기술된다면, 정확히 원형이 아닌 성분(예를 들어, 약간 타원형이거나 다변 다각형인 것)은 이 설명에 의해 여전히 포함된다.
"회로"라는 용어는 전용 하드웨어 회로, 범용 마이크로프로세서, 디지털 신호 프로세서 또는 기타 프로세서 회로를 포함할 수 있으며, 범용 회로에서 이를테면 펌웨어 또는 소프트웨어 사용하여 특별화된 회로로 구조적으로 구성될 수 있다.
본원에 논의된 임의의 하나 이상의 기술(예컨대, 방법)은 머신에서 수행될 수 있다. 다양한 실시예에서, 머신은 독립형 디바이스로서 동작할 수 있거나 다른 머신에 연결(예를 들어, 네트워킹)될 수 있다. 네트워크된 배치에서, 머신은 서버-클라이언트 네트워크 환경에서 서버 머신, 클라이언트 머신 또는 둘 다의 능력으로 동작할 수 있다. 예에서, 머신은 피어-투-피어(P2P)(또는 다른 분산된) 네트워크 환경에서 피어 머신으로서 동작할 수 있다. 머신은 개인용 컴퓨터(PC), 태블릿 PC, 셋톱박스(STB), 개인 디지털 단말기(PDA), 모바일 전화, 웹 기기, 네트워크 라우터, 스위치 또는 브리지, 또는 이 머신에 의해 취해질 동작을 명시하는 명령(순차 또는 기타)을 실행할 수 있는 임의의 머신일 수 있다. 또한, 단지 하나의 머신이 도시되어 있지만, "머신"이라는 용어는 본원에서 논의된 하나 이상의 방법, 이를테면 클라우드 컴퓨팅, SaaS(Software as a Service), 기타 컴퓨터 클러스터 구성을 수행하기 위한 명령 세트(또는 다수의 세트)를 개별적으로 또는 공동으로 실행하는 임의의 머신들의 집합을 포함하도록 취해질 것이다.
본원에 설명된 예는 로직 또는 다수의 성분 또는 메커니즘을 포함할 수 있거나, 또는 이들에 의해 동작할 수 있다. 회로 세트는 하드웨어(예를 들면, 간단한 회로, 게이트, 로직, 등)를 포함하는 유형의 엔티티에 구현된 회로의 모음이다. 회로 세트 멤버는 시간에 따라 유연해질 수 있으며 기저 하드웨어의 변동성이 있을 수 있다. 회로 세트는 동작시 지정된 동작을 단독으로 또는 조합하여 수행할 수 있는 멤버를 포함한다. 일례에서, 회로 세트의 하드웨어는 특정 동작(예를 들어, 하드와이어)을 수행하도록 변경할 수 없게 설계될 수 있다. 일례에서, 회로 세트의 하드웨어는 특정 동작의 명령을 인코딩하기 위해 물리적으로 수정된 컴퓨터 판독가능 매체(예를 들어, 불변 질량 입자의 자기적, 전기적, 이동가능 배치, 등)를 포함하는 가변적으로 연결된 물리적 성분(예를 들면, 실행 유닛, 트랜지스터, 단순 회로, 등)을 포함할 수 있다. 물리적 성분을 연결할 때, 하드웨어 성분의 기본 전기적 특성이 예를 들어 절연체에서 도체로 또는 그 반대로 변경된다. 명령은 임베디드 하드웨어(예를 들어, 실행 유닛 또는 로딩 메커니즘)가, 동작하고 있을 때 특정 동작의 부분을 수행하기 위해 가변 연결을 통해 하드웨어에 회로 세트의 멤버를 생성할 수 있게 한다. 따라서, 컴퓨터 판독가능 매체는 디바이스가 동작하고 있을 때 회로 세트 멤버의 다른 성분에 통신가능하게 결합된다. 일례에서, 임의의 물리적 성분은 하나 이상의 회로 세트의 하나 이상의 멤버에서 사용될 수 있다. 예를 들어, 동작 중에, 실행 유닛은 시간에 한 시점에서 제1 회로 세트의 제1 회로에서 사용되고 제1 회로 세트 내 제2 회로에 의해 또는 다른 시간에 제2 회로 세트 내의 제3 회로에 의해 재사용될 수 있다.
본원에 기술된 시스템 및 방법의 특정 구현은 하드웨어 프로세서(예를 들어, 중앙 처리 유닛(CPU), 그래픽 처리 유닛(GPU), 하드웨어 프로세서 코어, 또는 이들의 임의의 조합), 메인 메모리, 및 정적 메모리를 -이들 중 일부 또는 전부가 인터링크(예를 들어, 버스)를 통해 서로 통신할 수 있다- 포함할 수 있는 머신(예를 들어, 컴퓨터 시스템)의 사용을 수반할 수 있다. 머신은 디스플레이 유닛, 영숫자 입력 디바이스(예를 들어, 키보드), 및 사용자 인터페이스(UI) 네비게이션 디바이스(예를 들어, 마우스)를 더 포함할 수 있다. 일예에서, 디스플레이 유닛, 입력 디바이스, 및 UI 네비게이션 디바이스는 터치 스크린 디스플레이일 수 있다. 머신은 저장 디바이스(예를 들면, 구동 유닛), 신호 발생 디바이스(예를 들면, 스피커), 네트워크 인터페이스 디바이스, 및 GPS 센서, 나침반, 및 가속도계, 또는 다른 센서와 같은 하나 이상의 센서를 추가로 포함할 수 있다. 머신은 하나 이상의 주변 디바이스(예를 들면, 프린터, 카드 리더기, 등)를 통신 또는 제어하기 위해 직렬(예를 들어, USB(universal serial bus), 병렬 또는 다른 유선 또는 무선(예를 들어 적외선(IR), 근거리 통신(NFC), 등) 연결과 같은 출력 제어기를 포함할 수 있다.
저장 디바이스는 본원에 기술된 임의의 하나 이상의 기술 또는 기능에 의해 구현되거나 이용되는 데이터 구조 또는 명령(예를 들어, 소프트웨어)의 하나 이상의 세트가 저장되는 머신 판독가능 매체를 포함할 수 있다. 명령은 또한 머신에 의해 실행되는 동안 메인 메모리 내에, 정적 메모리 내에, 또는 하드웨어 프로세서 내에 완전히 또는 적어도 부분적으로 상주할 수 있다. 일례에서, 하드웨어 프로세서, 주 메모리, 정적 메모리 또는 저장 디바이스 중 하나 또는 임의의 조합이 머신 판독가능 매체를 구성할 수 있다.
머신 판독가능 매체가 단일 매체를 포함할 수 있지만, "머신 판독가능 매체"라는 용어는 하나 이상의 명령을 저장하게 구성된 단일의 매체 또는 다수의 매체(예를 들어, 중앙집중형 또는 분산형 데이터베이스, 및/또는 연관된 캐시 및 서버)를 포함할 수 있다.
"머신 판독가능 매체"라는 용어는 머신에 의한 실행을 위한 명령을 저장, 인코딩, 또는 운반할 수 있고, 머신으로 하여금 본 개시의 임의의 하나 이상의 기술을 수행하게 하며, 또는 명령에 의해 사용되는 또는 명령에 관련되는 데이터 구조를 저장, 인코딩 또는 운반하는 임의의 매체를 포함할 수 있다. 비-제한적 머신 판독가능 매체 예는 고체-상태 메모리, 및 광학 및 자기 매체를 포함할 수 있다. 일례에서, 매스 머신 판독가능 매체는 불변(예를 들어, 레스트) 매스를 갖는 복수의 입자를 갖는 머신 판독가능 매체를 포함한다. 따라서, 매스 머신 판독가능 매체는 일시적 전파 신호가 아니다. 매스 머신 판독가능 매체의 구체적 예는 반도체 메모리 디바이스(예를 들어, EPROM(Electrically Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory)) 및 플래시 메모리 디바이스와 같은 비-휘발성 메모리; 내부 하드 디스크 및 차탈가능 디스크와 같은 자기 디스크; 자기-광학 디스크; 및 CD-ROM 및 DVD-ROM 디스크를 포함할 수 있다.
명령은 또한 다수의 전송 프로토콜들(예를 들어, 프레임 릴레이, 인터넷 프로토콜(IP), 전송 제어 프로토콜(TCP), 사용자 데이터그램 프로토콜(UDP), 하이퍼텍스트 전송 프로토콜(HTTP), 등) 중 임의의 하나를 이용하는 네트워크 인터페이스 디바이스를 통해 전송 매체를 사용하여 통신 네트워크로 더욱 전송 또는 수신될 수 있다. 예시적 통신 네트워크는 근거리 통신망(LAN), 광역 네트워크(WAN), 패킷 데이터 네트워크(예를 들면, 인터넷), 이동 전화 네트워크(예를 들면, 셀룰러 네트워크), 플레인 올드 전화(POTS), 및 무선 데이터 네트워크(예를 들면, 무엇보다도, Wi-Fi®로 알려진 표준의 IEEE(Institute of Electrical and Electronics Engineers) 802.11 패밀리, WiMax®로 알려진 표준의 IEEE 802.16 패밀리, IEEE 802.15.4 패밀리 표준, 피어-투-피어(P2P) 네트워크)를 포함할 수 있다. 일례에서, 네트워크 인터페이스 디바이스는 통신 네트워크에 연결하기 위해 하나 이상의 물리적 잭(예를 들어, 이더넷, 동축, 또는 전화 잭) 또는 하나 이상의 안테나를 포함할 수 있다. 일례에서, 네트워크 인터페이스 디바이스는 단일-입력 다중-출력(SIMO), 다중-입력 다중-출력(MIMO) 또는 다중-입력 단일-출력(MISO) 기술 중 적어도 하나를 사용하여 무선으로 통신하기 위한 복수의 안테나를 포함할 수 있다. "전송 매체"라는 용어는 머신에 의한 실행을 위한 명령을 저장, 인코딩 또는 운반할 수 있는 임의의 무형의 매체를 포함하게 취해질 것이며, 이러한 소프트웨어의 통신을 용이하게 하기 위해 디지털 또는 아날로그 통신 신호 또는 기타 무형 매체를 포함한다.
본원에 설명된 방법의 예는 적어도 부분적으로 머신 또는 컴퓨터로 구현될 수 있다. 일부 예는 전자 디바이스가 위에 예에서 설명된 방법을 수행하도록 구성할 수 있는 명령들로 인코딩된 컴퓨터 판독가능 매체 또는 머신 판독가능 매체를 포함할 수 있다. 이러한 방법의 구현은 마이크로코드, 어셈블리 언어 코드, 상위 레벨 언어 코드, 등과 같은 코드를 포함할 수 있다. 이러한 코드는 다양한 방법을 수행하기 위한 컴퓨터 판독가능 명령을 포함할 수 있다. 코드는 컴퓨터 프로그램 제품의 일부를 형성할 수 있다. 또한, 예에서, 코드는 이를테면 실행 동안 또는 다른 시간에 하나 이상의 휘발성, 비-일시적 또는 비-휘발성 실체의 컴퓨터 판독가능 매체 상에 실체적으로 저장될 수 있다. 이들 실체적 컴퓨터 판독가능 매체의 예는 하드 디스크, 착탈식 자기 디스크, 착탈식 광학 디스크(예를 들어, 컴팩트 디스크 및 디지털 비디오 디스크), 자기 카세트, 메모리 카드 또는 스틱, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 등을 포함할 수 있는데, 그러나 이들로 제한되지 않는다.
위에서 설명은 예시적인 것으로, 제한하려는 것이 아니다. 예를 들어, 상술된 예들(또는 이의 하나 이상의 측면들)은 서로 조합되어 사용될 수 있다. 이를테면 위에 설명을 검토시 당업자에 의해 다른 실시예가 사용될 수 있다. 요약은 독자가 기술 개시의 본질을 신속하게 확인할 수 있도록 37 C.F.R.§1.72(b)을 준수하게 제공된다. 청구항의 범위 또는 의미를 해석하거나 제한하기 위해 사용되지 않을 것이라는 이해 하에 제출된다. 또한, 위에 상세한 설명에서, 본 개시물을 능률적이 되게 하기 위해 여러 특징들이 그룹화될 수 있다. 이것은 청구되지 않은 개시된 특징이 임의의 청구항에 필수라는 것을 의도하는 것으로서 해석되어서는 안 된다. 오히려, 발명 주제는 특정 개시된 실시예의 모든 특징보다 적을 수 있다. 따라서, 다음의 청구 범위는 예 또는 실시예로서 상세한 설명에 포함되며, 각 청구항은 개별적 실시예로서 서로 독립적이며, 이러한 실시예들은 다양한 조합 또는 순열로 서로 조합될 수 있음이 사료된다. 발명의 범위는 이러한 청구 범위 자격이 부여되는 균등물의 전체 범위와 함께 첨부된 청구 범위를 참조하여 결정되어야 한다.

Claims (20)

  1. 베이시스 매트릭스-주파수-정형을 갖는 디지털 전치 왜곡(DPD) 회로에 있어서,
    입력 신호 및 주파수-정형의 DPD 파라미터 세트에 적어도 부분적으로 기초하여 전치 왜곡된 신호를 발생하는 것을 포함하는 동작들을 수행하도록 구성된 DPD 액추에이터 회로; 및
    주파수-정형의 DPD 피드백 신호를 발생하기 위해 DPD 피드백 신호를 필터링하는 것을 포함하는 동작들을 수행하도록 구성된 DPD 피드백 주파수-정형 필터;
    파워 증폭기 피드백 신호에 적어도 부분적으로 기초하여 베이시스 매트릭스를 발생하는 것을 포함하는 동작들을 수행하도록 구성된 베이시스 매트릭스 발생기 회로;
    베이시스 매트릭스에 적어도 부분적으로 기초하여 주파수-정형의 베이시스 매트릭스를 발생하도록 구성된 베이시스 매트릭스 주파수-정형 필터; 및
    상기 주파수-정형 베이시스 매트릭스 및 상기 주파수-정형 DPD 피드백 신호에 적어도 부분적으로 기초하여 수정된 주파수-정형 DPD 파라미터 세트를 발생하는 것을 포함하는 동작들을 수행하도록 구성된 DPD 적응 회로를 포함하는, 디지털 전치 왜곡 회로.
  2. 청구항 1에 있어서, 상기 DPD 피드백 주파수-정형 필터의 통과 대역은 상기 입력 신호의 대역폭의 실질적으로 전부를 포함하고, 상기 입력 신호의 대역폭 밖의 왜곡 텀을 배제하는, 디지털 전치 왜곡 회로.
  3. 청구항 1에 있어서, 상기 베이시스 매트릭스 주파수-정형 필터의 통과 대역은 상기 DPD 피드백 주파수-정형 필터의 상기 통과 대역과 거의 동일한, 디지털 전치 왜곡 회로.
  4. 청구항 1에 있어서, 상기 DPD 피드백 주파수-정형 필터의 이득은 제1 주파수와 상기 제1 주파수보다 높은 제2 주파수 사이의 틸트 슬로프에서 감소하고, 상기 베이시스 매트릭스 주파수-정형 필터의 이득은 또한 상기 제1 주파수와 상기 제2 주파수 사이의 틸트 슬로프에서 감소하는, 디지털 전치 왜곡 회로.
  5. 청구항 1에 있어서, 상기 베이시스 매트릭스 주파수-정형 필터는 상기 베이시스 매트릭스에 그룹 지연을 적용하는 것을 포함하는 동작들을 수행하게 더욱 구성된, 디지털 전치 왜곡 회로.
  6. 청구항 1에 있어서, 상기 주파수-정형 베이시스 매트릭스에 적어도 부분적으로 기초하여 추정된 전치 왜곡된 신호를 발생하는 것을 포함하는 동작들을 수행하게 구성된 증폭기 역 모델 회로; 및
    상기 DPD 피드백 신호를 발생하는 것을 포함하는 동작들을 수행하게 구성된 합산기 회로를 더 포함하고, 상기 DPD 피드백 신호는 상기 추정된 전치 왜곡된 신호와 상기 전치 왜곡된 신호 사이의 차이에 적어도 부분적으로 기초하는, 디지털 전치 왜곡 회로.
  7. 청구항 6에 있어서, 이퀄라이저 전치 왜곡된 입력을 발생하는 것을 포함하는 동작들을 수행하게 구성된 이퀄라이저 필터를 더 포함하고, 상기 이퀄라이저 필터의 이득은 상기 입력 신호의 대역폭 내 제1 주파수와 상기 입력 신호의 상기 대역폭 내 제2 주파수 사이에게 감소하는, 디지털 전치 왜곡 회로.
  8. 청구항 6에 있어서, 상기 주파수-정형 DPD 파라미터 세트를 발생하는 것은 상기 증폭기 역 모델의 최소 제곱 코스트 함수를 최소화하는 것을 포함하는, 디지털 전치 왜곡 회로.
  9. 청구항 1에 있어서, 상기 전치 왜곡된 신호에 적어도 부분적으로 기초하여 아날로그 전치 왜곡된 신호를 발생하는 것을 포함하는 동작들을 수행하게 구성된 디지털-아날로그 컨버터(DAC);
    업틸트된 전치 왜곡된 신호를 발생하는 것을 포함하는 동작들을 수행하게 구성되고 주파수-종속적 이득을 갖는, 업틸트 증폭기; 및
    상기 업틸트된 전치 왜곡된 신호에 적어도 부분적으로 기초하여 증폭된 신호를 발생하는 것을 포함하는 동작들을 수행하도록 구성된 파워 증폭기를 더 포함하는, 디지털 전치 왜곡 회로.
  10. 베이시스 매트릭스 주파수-정형을 사용하여 디지털 전치 왜곡(DPD)을 수행하는 방법에 있어서,
    입력 신호 및 주파수-정형 DPD 파라미터 세트에 적어도 부분적으로 기초하여 전치 왜곡된 신호를 발생하는 단계;
    전치 왜곡된 신호에 적어도 부분적으로 기초하여 주파수-정형의 DPD 피드백 신호를 발생하는 단계;
    파워 증폭기 피드백 신호에 적어도 부분적으로 기초하여 베이시스 매트릭스를 발생하는 단계;
    상기 베이시스 매트릭스에 적어도 부분적으로 기초하여 주파수-정형 베이시스 매트릭스를 발생하는 단계; 및
    상기 주파수-정형 베이시스 매트릭스 및 상기 주파수-정형 DPD 피드백 신호에 적어도 부분적으로 기초하여 수정된 주파수-정형 DPD 파라미터 세트를 발생하는 단계를 포함하는, 방법.
  11. 청구항 10에 있어서, 상기 주파수-정형의 DPD 피드백 신호의 대역폭은 상기 입력 신호의 대역폭과 거의 동일하고, 상기 입력 신호의 상기 대역폭 밖의 왜곡 텀을 배제하는, 방법.
  12. 청구항 10에 있어서, 상기 주파수-정형 DPD 피드백 신호의 발생은 제1 통과 대역을 갖는 DPD 피드백 주파수-정형 필터에 의해 수행되고, 상기 주파수-정형 베이시스 매트릭스의 발생은 상기 제1 통과 대역과 거의 동일한 제2 통과 대역을 갖는 베이시스 매트릭스 주파수-정형 필터에 의해 수행되는, 방법.
  13. 청구항 10에 있어서, 상기 주파수-정형의 DPD 피드백 신호를 발생하는 단계는 제1 주파수와 상기 제1 주파수보다 높은 제2 주파수 사이의 틸트 슬로프에서 감소하는 이득을 적용하는 단계를 포함하는, 방법.
  14. 청구항 10에 있어서, 상기 주파수-정형 베이시스 매트릭스를 발생하는 단계는 상기 베이시스 매트릭스에 그룹 지연을 적용하는 단계를 포함하는, 방법.
  15. 청구항 10에 있어서, 상기 주파수-정형 베이시스 매트릭스에 적어도 부분적으로 기초하여 추정된 전치 왜곡된 신호를 발생하는 단계; 및
    상기 추정된 전치 왜곡된 신호와 상기 전치 왜곡된 신호 사이의 차이에 적어도 부분적으로 기초하는 상기 DPD 피드백 신호를 발생하는 단계를 더 포함하는, 방법.
  16. 청구항 15에 있어서, 이퀄라이저 필터에 의해, 이퀄라이즈된 전치 왜곡된 입력을 발생하는 단계를 포함하고, 상기 이퀄라이저 필터의 이득은 상기 입력 신호의 대역폭 내의 제1 주파수와 상기 입력 신호의 상기 대역폭 내 제2 주파수 사이에서 감소하는, 방법.
  17. 청구항 15에 있어서, 상기 추정된 전치 왜곡된 신호를 발생하는 단계는 증폭기 역 모델을 적용하는 단계를 포함하고, 상기 수정된 주파수-정형 DPD 파라미터 세트를 발생하는 단계는 상기 증폭기 역 모델의 최소 제곱 코스트 함수를 최소화하는 단계를 포함하는, 방법.
  18. 청구항 10에 있어서, 상기 전치 왜곡된 신호에 적어도 부분적으로 기초하여 아날로그 전치 왜곡된 신호를 디지털-아날로그 회로에 의해 발생하는 단계; 및
    주파수-종속적 이득을 갖는 업틸트 증폭기에 의해, 업틸트된 전치 왜곡된 신호를 발생하는 단계를 더 포함하는, 방법.
  19. 베이시스 매트릭스 주파수-정형을 사용하여 디지털 전치 왜곡(DPD)을 수행하기 위한 시스템에 있어서,
    입력 신호 및 주파수-정형 DPD 파라미터 세트에 적어도 부분적으로 기초하여 전치 왜곡된 신호를 발생하는 수단; 및
    주파수-정형 DPD 피드백 신호를 발생하는 수단;
    파워 증폭기 피드백 신호에 적어도 부분적으로 기초하여 베이시스 매트릭스를 발생하는 수단;
    상기 베이시스 매트릭스에 적어도 부분적으로 기초하여 주파수-정형 베이시스 매트릭스를 발생하는 수단; 및
    상기 주파수-정형 베이시스 매트릭스 및 상기 주파수-정형 DPD 피드백 신호에 적어도 부분적으로 기초하여 수정된 주파수-정형 DPD 파라미터 세트를 발생하는 수단을 포함하는, 디지털 전치 왜곡 수행 시스템.
  20. 청구항 19에 있어서, 상기 주파수-정형 베이시스 매트릭스를 발생하기 위한 통과 대역은 상기 주파수-정형 DPD 피드백 신호를 발생하기 위한 통과 대역과 거의 동일한, 디지털 전치 왜곡 수행 시스템.
KR1020190003368A 2018-01-11 2019-01-10 주파수-정형 디지털 전치 왜곡 KR20190085868A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/868,295 US10320340B1 (en) 2018-01-11 2018-01-11 Frequency-shaped digital predistortion
US15/868,295 2018-01-11

Publications (1)

Publication Number Publication Date
KR20190085868A true KR20190085868A (ko) 2019-07-19

Family

ID=66767597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190003368A KR20190085868A (ko) 2018-01-11 2019-01-10 주파수-정형 디지털 전치 왜곡

Country Status (4)

Country Link
US (1) US10320340B1 (ko)
JP (1) JP6740393B2 (ko)
KR (1) KR20190085868A (ko)
CN (1) CN110034735B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10700722B1 (en) * 2019-04-30 2020-06-30 Analog Devices International Unlimited Company Frequency-segmented power amplifier
CN110492951B (zh) * 2019-08-02 2021-11-09 Oppo（重庆）智能科技有限公司 一种射频反馈检测电路、天线组件以及电子设备
CN111124982B (zh) * 2019-12-17 2021-07-06 中国电子科技集团公司第五十八研究所 一种异步时钟数据同步电路
US11476808B2 (en) * 2020-08-13 2022-10-18 Analog Devices International Unlimited Company Multi-component digital predistortion
FI20205889A1 (en) * 2020-09-15 2022-03-16 Nokia Technologies Oy Reduction of interference with multiband digital preform transformation
US20220263872A1 (en) * 2021-02-15 2022-08-18 Charter Communications Operating, Llc System And Method For Evaluating A Customer Premise Equipment (CPE) Device
CN113114138B (zh) * 2021-04-22 2022-03-25 成都工业学院 一种应用于5g的dpd参数提取方法、装置、电子设备及介质
US12003261B2 (en) 2021-05-12 2024-06-04 Analog Devices, Inc. Model architecture search and optimization for hardware
EP4338284A1 (en) * 2021-05-12 2024-03-20 Analog Devices, Inc. Digital predistortion with hybrid basis-function-based actuator and neural network

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978422A (en) 1975-02-28 1976-08-31 Alpha Engineering Corporation Broadband automatic gain control amplifier
US6112062A (en) 1997-09-26 2000-08-29 The Whitaker Corporation Predistortion for high power amplifiers
US6133790A (en) 1998-09-17 2000-10-17 Motorola, Inc. In-line, unbalanced amplifier, predistortion circuit
US6342810B1 (en) * 1999-07-13 2002-01-29 Pmc-Sierra, Inc. Predistortion amplifier system with separately controllable amplifiers
US6985033B1 (en) * 2003-05-15 2006-01-10 Marvell International Ltd. Circuits and methods for adjusting power amplifier predistortion, and power amplifiers and other devices including the same
EP1487100A1 (en) 2003-06-09 2004-12-15 STMicroelectronics S.r.l. Multi-channel power amplifier with channels independently self-configuring bridge or single-ended output, particulary for audio applications
US7929637B2 (en) * 2004-06-04 2011-04-19 Texas Instruments Incorporated Method and apparatus for digital amplitude and phase modulation
US7102430B2 (en) 2005-01-18 2006-09-05 Northrop Grumman Corporation Efficient method and means for integration of power control and predistortion in a transmitter
JP4863729B2 (ja) 2006-02-14 2012-01-25 富士通株式会社 歪補償装置及び歪補償方法
EP1968201A1 (en) 2007-03-09 2008-09-10 Alcatel Lucent Predistortion with asymmetric usage of available bandwidth
US7804356B2 (en) 2008-04-21 2010-09-28 Broadcom Corporation Amplifier with automatic gain profile control and calibration
JP2010258597A (ja) * 2009-04-22 2010-11-11 Fujitsu Ltd 電力増幅器の歪補償装置、電力増幅器の歪補償装置における故障検出方法
US8243782B2 (en) 2009-06-29 2012-08-14 Lsi Corporation Statistically-adapted receiver and transmitter equalization
DE102010038482B4 (de) 2009-07-31 2014-07-24 Intel Mobile Communications GmbH Digitale Vorverzerrung und Kompensation einer Betriebsbedingungsauswirkung
US8670501B2 (en) * 2009-12-09 2014-03-11 Texas Instruments Incorporated Digital pre-distortion of non-linear systems with reduced bandwidth feedback
US20140269987A1 (en) 2013-03-14 2014-09-18 Qualcomm Incorporated Combined multi-stage crest factor reduction and interpolation of a signal
US8953711B2 (en) 2013-06-04 2015-02-10 Qualcomm Incorporated Configurable pre-emphasis component for transmission circuitry
US9130792B2 (en) 2013-06-10 2015-09-08 Texas Instruments Incorporated Closed-loop high-speed channel equalizer adaptation
CN103499812A (zh) * 2013-09-23 2014-01-08 中国科学院电子学研究所 一种宽频多通道相参雷达成像系统基带信号预失真方法
US9660675B2 (en) * 2015-10-13 2017-05-23 Analog Devices Global Digital predistortion and uptilt and cable communication
US10033413B2 (en) * 2016-05-19 2018-07-24 Analog Devices Global Mixed-mode digital predistortion
CN107124141B (zh) * 2016-08-26 2020-06-12 深圳泽惠通通讯技术有限公司 基于复数域矩阵数值求解自适应误差验证的数字预失真的方法

Also Published As

Publication number Publication date
JP2019126030A (ja) 2019-07-25
JP6740393B2 (ja) 2020-08-12
US10320340B1 (en) 2019-06-11
CN110034735B (zh) 2023-05-30
CN110034735A (zh) 2019-07-19

Similar Documents

Publication Publication Date Title
KR20190085868A (ko) 주파수-정형 디지털 전치 왜곡
CN107404293B (zh) 混合模式数字预失真
US10224970B2 (en) Wideband digital predistortion
US9660675B2 (en) Digital predistortion and uptilt and cable communication
JP5355342B2 (ja) 多次元Ｖｏｌｔｅｒｒａ級数送信機の線形化
EP2859655B1 (en) Modeling digital predistorter
KR101711175B1 (ko) 언더샘플링 디지털 전치 왜곡 아키텍처
US20230010043A1 (en) Multi-component digital predistortion
US10686415B2 (en) Digital predistortion for multiple power amplifiers
JP2019135876A (ja) 基底帯域デジタル前置歪アーキテクチャ
EP2752995B1 (en) Modeling transmitter and/or transmit observation receiver frequency response and utilization thereof
Tripathi et al. Low cost implementation of software defined radio for improved transmit quality of 4G signals
US20200274560A1 (en) Real-mode digital predistortion
JP6585026B2 (ja) デジタルプリディストーションおよび上方傾斜およびケーブル通信
US10305577B2 (en) Multi-stage linearizer
CN112511112A (zh) 数字预失真电路及数字预失真方法
US20170317861A1 (en) Radio device and coefficient update method
CN115642881A (zh) 信号处理方法和信号处理装置
KR20140077742A (ko) 전력 증폭기의 선형성 개선을 위한 디지털 전치 왜곡 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal