KR20190083792A - 동시 스위칭 잡음을 제거하면서 클록 및 데이터를 전송할 수 있는 송신기 및 이의 동작 방법 - Google Patents

동시 스위칭 잡음을 제거하면서 클록 및 데이터를 전송할 수 있는 송신기 및 이의 동작 방법 Download PDF

Info

Publication number
KR20190083792A
KR20190083792A KR1020180001658A KR20180001658A KR20190083792A KR 20190083792 A KR20190083792 A KR 20190083792A KR 1020180001658 A KR1020180001658 A KR 1020180001658A KR 20180001658 A KR20180001658 A KR 20180001658A KR 20190083792 A KR20190083792 A KR 20190083792A
Authority
KR
South Korea
Prior art keywords
signal lines
voltage level
clock
voltage
input data
Prior art date
Application number
KR1020180001658A
Other languages
English (en)
Other versions
KR102034369B1 (ko
Inventor
유창식
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020180001658A priority Critical patent/KR102034369B1/ko
Priority to PCT/KR2018/002027 priority patent/WO2019135443A1/ko
Publication of KR20190083792A publication Critical patent/KR20190083792A/ko
Application granted granted Critical
Publication of KR102034369B1 publication Critical patent/KR102034369B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

동시 스위칭 잡음을 제거하면서 클록 및 입력 데이터를 동시에 전송할 수 있는 송신기 및 이의 동작 방법이 개시된다. 상기 송신기는 클록 및 입력 데이터를 코드들 중 하나로 매핑하는 매핑부 및 상기 매핑된 코드에 따라 상기 클록 및 상기 입력 데이터를 신호선들을 통하여 전송하는 송신 드라이버들을 포함한다. 상기 매핑된 코드는 상기 신호선들의 전압 레벨로 설정되고, 상기 각 신호선들은 '+1', '0' 또는 '-1의 전압 레벨을 가지며, 상기 클록은 상기 매핑된 코드에 해당하는 전압 레벨을 가지는 제 1 신호선을 통하여 전송되고, 상기 입력 데이터의 비트들은 상기 매핑된 코드에 해당하는 전압 레벨을 가지는 제 2 신호선들을 통하여 각기 전송된다. 여기서, 상기 제 1 신호선 및 상기 제 2 신호선들을 포함하는 신호선들에서, '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수가 동일하다.

Description

동시 스위칭 잡음을 제거하면서 클록 및 데이터를 전송할 수 있는 송신기 및 이의 동작 방법{TRANSMITTER CAPABLE OF TRANSMITTING CLOCK WITH REMOVING SIMULTANEOUS SWITCHING NOISE AND DATA AND METHOD OF OPERATING THE SAME}
본 발명은 동시 스위칭 잡음을 제거하면서 클록 및 입력 데이터를 동시에 전송할 수 있는 송신기 및 이의 동작 방법에 관한 것이다.
도 1은 일반적인 디스플레이 시스템을 도시한 도면이다.
도 1에 도시된 바와 같이, 상기 디스플레이 시스템의 TCON(Timing controller)은 디스플레이 패널의 특성에 맞게 디스플레이 데이터를 가공하고, 가공된 데이터를 패널의 구조와 해상도에 맞는 타이밍을 가지고 드라이버로 전달한다. 여기서, TCON과 드라이버를 연결하는 인터페이스(interface)를 intra-panel 인터페이스라고 한다.
어떤 종류의 데이터를 전송하든 데이터뿐만 아니라 클록도 전송하여야만 수신기가 에러없에 데이터를 복원할 수 있다.
단일 출력 송신기는 클록을 데이터를 전송하는 신호선과 구별되는 별도의 신호선을 통하여 전송할 수 있으나, EMI(eletro-magnetic interference)가 증가하고, 파워 라인 및 그라운드 라인에 흐르는 전류의 양이 클록 및 입력 데이터의 패턴에 따라 달라지게 되어 동시 스위칭 잡음(simultaneous switching noise)이 발생하였다.
이러한 동시 스위칭 잡음을 제거하기 위하여, 차동(differential) 출력 구조의 송신기를 사용할 수 있으나, 차동 출력 구조의 송신기는 단일 출력 송신기에 비하여 큰 파워 소모를 가지며 2배의 신호선을 필요로 한다. 결과적으로, 칩 핀의 수가 증가하여 면적과 비용이 증가하는 문제점이 발생하였다.
KR 10-1652624 B
본 발명은 동시 스위칭 잡음을 제거하면서 클록 및 입력 데이터를 동시에 전송할 수 있는 송신기 및 이의 동작 방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 송신기는 클록 및 입력 데이터를 코드들 중 하나로 매핑하는 매핑부; 및 상기 매핑된 코드에 따라 상기 클록 및 상기 입력 데이터를 신호선들을 통하여 전송하는 송신 드라이버들을 포함한다. 상기 매핑된 코드는 상기 신호선들의 전압 레벨로 설정되고, 상기 각 신호선들은 '+1', '0' 또는 '-1의 전압 레벨을 가지며, 상기 클록은 상기 매핑된 코드에 해당하는 전압 레벨을 가지는 제 1 신호선을 통하여 전송되고, 상기 입력 데이터의 비트들은 상기 매핑된 코드에 해당하는 전압 레벨을 가지는 제 2 신호선들을 통하여 각기 전송된다. 여기서, 상기 제 1 신호선 및 상기 제 2 신호선들을 포함하는 신호선들에서, '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수가 동일하다.
본 발명의 다른 실시예에 따른 송신기는 제 1 데이터 및 상기 제 1 데이터와 다른 제 2 데이터를 코드들 중 하나로 매핑하는 매핑부; 및 상기 매핑된 코드에 따라 상기 제 1 데이터 및 상기 제 2 데이터를 신호선들을 통하여 전송하는 송신 드라이버들을 포함한다. 상기 매핑된 코드에는 상기 신호선들의 전압 레벨이 설정되고, 상기 각 신호선들은 '+1', '0' 또는 '-1의 전압 레벨을 가지며, 상기 제 1 데이터는 상기 매핑된 코드에 해당하는 전압 레벨을 가지는 제 1 신호선을 통하여 전송되고, 상기 제 2 데이터의 비트들은 상기 매핑된 코드에 해당하는 전압 레벨을 가지는 제 2 신호선들을 통하여 각기 전송된다. 여기서, 상기 제 1 신호선 및 상기 제 2 신호선들을 포함하는 신호선들에서, '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수가 동일하다.
본 발명의 일 실시예에 따른 송신 방법은 클록 및 입력 데이터를 코드들 중 하나로 매핑하는 단계; 및 상기 매핑된 코드에 따라 상기 클록 및 상기 입력 데이터를 신호선들을 통하여 전송하는 단계를 포함한다. 상기 매핑된 코드에는 상기 신호선들의 전압 레벨이 설정되고, 상기 각 신호선들은 '+1', '0' 또는 '-1의 전압 레벨을 가지며, 상기 클록은 상기 매핑된 코드에 해당하는 전압 레벨을 가지는 제 1 신호선을 통하여 전송되고, 상기 입력 데이터의 비트들은 상기 매핑된 코드에 해당하는 전압 레벨을 가지는 제 2 신호선들을 통하여 각기 전송된다. 여기서, 상기 제 1 신호선 및 상기 제 2 신호선들을 포함하는 신호선들에서, '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수가 동일하다.
본 발명의 다른 방법에 따른 송신 방법은 신호선들의 전압 레벨을 가지는 코드들을 설정하는 단계; 및 상기 설정된 코드들로부터 선택된 코드에 따라 클록 및 입력 데이터를 신호선들을 통하여 전송하는 단계를 포함한다. 상기 각 신호선들은 '+1', '0' 또는 '-1의 전압 레벨을 가지며, 상기 클록은 상기 선택된 코드에 해당하는 전압 레벨을 가지는 제 1 신호선을 통하여 전송되고, 상기 입력 데이터의 비트들은 상기 선택된 코드에 해당하는 전압 레벨을 가지는 제 2 신호선들을 통하여 각기 전송된다. 여기서, 상기 클록 및 상기 입력 데이터 전송시, 상기 제 1 신호선 및 상기 제 2 신호선들을 포함하는 신호선들에서 '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수가 동일하다.
본 발명에 따른 송신기 및 이의 제어 방법은 클록 및 입력 데이터를 전송할 때 '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수를 동일하게 만든다. 결과적으로, 상기 송신기 및 이의 제어 방법은 상기 클록 및 상기 입력 데이터를 동시에 전송하면서 동시 스위칭 잡음을 제거할 수 있다. 또한, 상기 전송에 필요한 신호선의 개수가 차동 출력 구조에서 필요한 신호선의 개수보다 감소할 수 있다.
도 1은 일반적인 디스플레이 시스템을 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 송수신 시스템을 개략적으로 도시한 도면이다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 매핑 과정을 도시한 도면들이다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 클록 및 데이터를 도시한 도면들이다.
도 7은 본 발명의 일 실시예에 따른 송신 드라이버를 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 송신 드라이버를 이용하여 생성된 신호의 파형을 도시한 도면이다.
본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
본 발명은 동시 스위칭 잡음(전원 잡음)을 제거하면서 클록(Clock)과 데이터(data)를 동시에 전송할 수 있는 송신기 및 이의 동작 방법에 관한 것이다. 구체적으로는, 본 발명의 송신기는 클록 및 입력 데이터를 동시에 전송하되, 전송시 클록 및 입력 데이터 패턴과 상관없이 파워 라인 및 그라운드 라인에 흐르는 전류의 양을 일정하게 유지시켜 동시 스위칭 잡음을 감소시킬 수 있다. 결과적으로, 후술하는 바와 같이 신호선의 수를 줄이면서도 데이터 전송률(data rate)을 증가시킬 수 있다.
본 발명의 송신 기술은 데이터를 전송하는 모든 인터페이스에 적용 가능하며, 예를 들어 데이터 송수신 인터페이스, 메모리(예를 들어 HBM(High Bandwidth Memory) 메모리)와 상기 메모리를 제어하는 제어 칩 사이의 인터페이스, 디스플레이들 사이의 인터페이스 등에 사용될 수 있다.
종래 메모리와 제어 칩 사이의 인터페이스는 단일 출력(single ended) 구조를 사용하였기 때문에, 동시 스위칭 잡음이 발생하여 데이터 전송률이 낮아질 수밖에 없었다. 또한, 디스플레이들 사이의 인터페이스는 동시 스위칭 잡음을 제거하기 위하여 차동(differential) 출력 구조를 사용하였으나, 이러한 구조는 2배의 신호선을 요구하는 단점이 있다. 결과적으로, 송신기가 고비용 및 대면적으로 구현될 수밖에 없었다.
반면에, 본 발명의 송신 기술은 클록과 입력 데이터를 동시에 전송할 때 차동 출력 구조에 비하여 신호선의 개수를 줄이면서도 동시 스위칭 잡음을 제거할 수 있다. 결과적으로, 상기 송신기가 동시 스위칭 잡음을 제거하면서도 저비용 및 소면적으로 구현될 수 있다.
이하, 본 발명의 다양한 실시예들을 첨부된 도면들을 참조하여 상술하겠다.
도 2는 본 발명의 일 실시예에 따른 송수신 시스템을 개략적으로 도시한 도면이고, 도 3 및 도 4는 본 발명의 일 실시예에 따른 매핑 과정을 도시한 도면들이며, 도 5 및 도 6은 본 발명의 일 실시예에 따른 클록 및 데이터를 도시한 도면들이다. 도 7은 본 발명의 일 실시예에 따른 송신 드라이버를 도시한 도면이고, 도 8은 본 발명의 일 실시예에 따른 송신 드라이버를 이용하여 생성된 신호의 파형을 도시한 도면이다.
도 2를 참조하면, 본 실시예의 송수신 시스템은 송신기(200), 신호선들(214) 및 수신기(202)를 포함한다. 즉, 송신기(200)와 수신기(202)는 신호선들(214)을 통하여 데이터를 송수신할 수 있다.
송신기(200)는 매핑부(210) 및 적어도 하나의 송신 드라이버(212)를 포함한다. 여기서, 송신 드라이버(212)의 개수는 신호선들(214)의 개수와 동일할 수 있다.
매핑부(210)는 클록 및 입력 데이터를 기설정된 코드들 중 하나로 매핑할 수 있다. 여기서, 상기 코드는 신호선들(214)의 전압 레벨들로 설정될 수 있다.
예를 들어, 코드가 '+10-1'인 경우, 이는 클록 및 입력 데이터를 '+1' 전압 레벨을 가지는 제 1 신호선(214), '0' 전압 레벨을 가지는 제 2 신호선(214) 및 '-1' 전압 레벨을 가지는 제 3 신호선(214)을 통하여 전송한다는 것을 의미한다.
즉, 본 발명의 송수신 시스템에서, 신호선(214)은 '+1', '0', '-1'의 3개의 전압 레벨을 가질 수 있다. 여기서, 전압 레벨 '+1'은 도 8에 도시된 바와 같이 제 1 기준 전압(VREF1) 이상의 레벨을 의미하고, 전압 레벨 '0'은 제 1 기준 전압(VREF1)과 제 1 기준 전압(VREF1)보다 작은 제 2 기준 전압(VREF2) 사이의 레벨을 의미하며, 전압 레벨 '-1'은 제 2 기준 전압(VREF2) 이하의 레벨을 의미한다. 즉, 전압 레벨은 높은 전압, 중간 전압 또는 낮은 전압에 대응하며, 전압의 값은 특정되는 것은 아니다.
이하, 매핑부(210)의 매핑 과정을 구체적으로 살펴보겠다. 다만, 설명의 편의를 위하여 클록은 제 1 신호선을 통하여 전송되고 입력 데이터는 나머지 신호선들(제 2 신호선들)을 통하여 전송되며, 클록은 신호선의 전압 레벨 '+1' 또는 '-1'로 매핑되는 것으로 가정하고, 신호선의 도면부호를 생략하겠다. 물론, 클록 및 입력 데이터를 전송하는 신호선들의 배열은 다양하게 변형될 수 있고, 클록은 신호선의 전압 레벨 '+1' 또는 '0', 신호선의 전압 레벨 '0' 또는 '-1'로 매핑될 수도 있다.
일 실시예에 따르면, 클록 및 입력 데이터가 매핑되는 코드는 동시 스위칭 잡음을 제거하기 위하여 '+1' 전압 레벨을 가지는 신호선의 개수와 '-1' 전압 레벨을 가지는 신호선의 개수가 동일하도록 설정될 수 있다.
이하, 동시 스위칭 잡음이 제거되는 과정을 살펴보겠다.
1개의 송신 드라이버(212)에서 신호선이 '+1'의 전압 레벨을 가질 때 파워 라인(VDD)과 그라운드 라인(VSS)으로 흐르는 전류의 크기를 각각 IVDD+1, IVSS+1 으로 표시하고, 1개의 송신 드라이버(212)에서 신호선이 '0'의 전압 레벨을 가질 때 VDD와 VSS에 흐르는 전류의 크기를 각각 IVDD0, IVSS0로 표시하며, 1개의 송신 드라이버(212)에서 신호선이 '-1'의 전압 레벨을 가질 때 VDD와 VSS에 흐르는 전류의 크기를 각각 IVDD-1, IVSS-1으로 표시하자.
이 경우, '+1', '0', '-1'에 해당하는 전류들 또는 전압들 사이에 특정 상관 관계가 설정되면, 클록 및 입력 데이터와 상관없이 파워 라인 및 그라운드 라인에 흐르는 전류의 양을 일정하게 만들 수 있다. 결과적으로, 동시 스위칭 잡음을 제거할 수 있다.
구체적으로는, 3가지 전압 레벨들을 '+1', '0', '-1'로 설정하면, 하기 표 1과 같이 전류를 설정할 수 있다. 여기서, VDD 전류는 파워 라인에 흐르는 전류이고, VSS 전류는 그라운드 라인에 흐르는 전류를 나타낸다.
전압 레벨 VDD 전류 VSS 전류
+1 IVDD+1 IVSS+1
0 IVDD0 IVSS0
-1 IVDD-1 IVSS-1
전압 레벨 '+1'인 경우 파워 라인을 통하여 IVDD+1이 전원전압으로부터 흐르고 그라운드 라인을 통하여 IVSS+1이 그라운드로 흐르며, 전압 레벨 '-1'인 경우 IVDD-1이 전원전압으로부터 흐르고 그라운드 라인을 통하여 IVSS-1이 그라운드로 흐르며, 전압 레벨 '0'인 경우 파워 라인을 통하여 IVDD0가 전원전압으로부터 흐르고 그라운드 라인을 통하여 IVSS0가 그라운드로 흐를 수 있다.
'+1'의 전압 레벨을 갖는 신호선의 개수를 K라고 표시하고 전체 신호선의 개수를 N으로 표시하면, '-1'의 전압 레벨을 갖는 신호선의 개수도 K가 되고, '0'의 전압 레벨을 가지는 신호선의 개수는 (N-2K)가 된다. 따라서, 표 1에 기초하여 파워 라인에 흐르는 총 전류를 계산하면 하기 수학식 1과 같고, 그라운드 라인에 흐르는 총 전류를 계산하면 하기 수학식 2와 같다.
Figure pat00001
Figure pat00002
수학식 1에서 IVDD0=0.5*(IVDD+1+IVDD-1)이면, 파워 라인을 통하여 흐르는 전류는 클록 및 입력 데이터와 무관하게 N*IVDD0가 된다. 즉, 파워 라인으로 흐르는 전류가 클록 및 입력 데이터와 무관하게 일정하며, 전류 변화율이 0이 된다.
또한, 수학식 2에서 IVSS0=0.5*(IVSS+1+IVSS-1)이면, 그라운드 라인을 통하여 흐르는 전류는 클록 및 입력 데이터와 무관하게 N*IVSS0가 된다. 즉, 그라운드 라인으로 흐르는 전류가 클록 및 입력 데이터와 무관하게 일정하며, 전류 변화율이 0이 된다.
일반적으로, 파워 라인 및 그라운드 라인에는 인덕턴스가 형성되며, 그에 의해 형성되는 파워 라인 및 그라운드 라인의 잡음 v는 하기 수학식 3과 같다.
Figure pat00003
종래의 단일 출력 송신기를 사용하는 기술에서는 클록 및 입력 데이터에 따라 파워 라인 또는 그라운드 라인으로 흐르는 전류가 입력 비트에 따라 달라지게 되고, 시간에 따라 전류의 크기가 변하게 된다. 결과적으로, 동시 스위칭 잡음이 발생하였다.
그러나, 본 발명의 송신 기술에서는, 파워 라인 및 그라운드 라인으로 흐르는 전류가 클록 및 입력 데이터와 상관없이 일정하다. 즉, 파워 라인 또는 그라운드 라인으로 흐르는 전류의 변화량이 0이다. 결과적으로, 동시 스위칭 잡음이 발생하지 않는다.
정리하면, IVDD0=0.5*(IVDD+1+IVDD-1)의 조건과 IVSS0=0.5*(IVSS+1+IVSS-1)의 조건을 만족하면, 전압 레벨 '+1'의 개수와 전압 레벨 '-1'의 개수를 동일하게 설정한 코드에 대하여 파워 라인과 그라운드 라인으로 흐르는 전류의 크기는 항상 동일하게 되며, 그 결과 동시 스위칭 잡음이 제거될 수 있다.
이하, 도 3 및 도 4를 참조하여 매핑 과정을 다시 살펴보겠다.
우선, 4개의 신호선들(1개의 신호선은 클록 전송을 위해 사용)을 사용하는 경우, '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수를 동일하게 설정하면, 도 3에 도시된 바와 같이 12개의 코드들이 발생할 수 있다.
이 경우, 1비트의 클록 및 2비트의 입력 데이터의 전송이 가능할 수 있으며, 예를 들어 하기 표 2에 도시된 바와 같이 클록 및 입력 데이터가 코드들로 매핑될 수 있다. 물론, 도 3의 표에 보여지는 범위 내에서 코드 매핑은 표 2 외에도 다양하게 설정될 수 있다.

클록
입력 데이터		 코드
제 1 신호선의 전압 레벨 제 2 신호선의 전압 레벨 제 3 신호선의 전압 레벨 제 4 신호선의 전압 레벨

1

 00 +1 +1 -1 -1
01 +1 -1 -1 +1
10 +1 -1 0 0
11 +1 0 0 -1

0
 00 -1 -1 +1 +1
01 -1 +1 -1 +1
10 -1 +1 0 0
11 -1 0 0 +1
표 2에서 보여지는 바와 같이, 본 발명의 송신 기술은 4개의 신호선들을 사용하여 클록 및 2비트의 입력 데이터를 동시에 전송할 수 있다. 종래의 차동(differential) 출력 구조는 클록 및 2비트의 입력 데이터를 전송하기 위해서는 6개의 신호선들을 필요로 하였으나, 본 발명의 송신 기술에서는 클록 및 2비트의 입력 데이터를 전송하기 위해서 4개의 신호선들만을 필요로 한다. 즉, 본 발명의 송신 기술은 동시 스위칭 잡음을 제거하면서 클록 및 입력 데이터를 동시에 전송할 수 있으며, 또한 신호선의 개수를 감소시킬 수 있다.
다음으로, 5개의 신호선들(1개의 신호선은 클록 전송을 위해 사용)을 사용하는 경우, '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수를 동일하게 설정하면, 도 4에 도시된 바와 같이 32개의 코드들이 발생할 수 있다.
이 경우, 송신기(200)는 클록 및 4비트의 입력 데이터를 동시에 전송할 수 있다. 종래의 차동 출력 구조는 클록 및 4비트의 입력 데이터를 전송하기 위해서는 10개의 신호선들을 필요로 하였으나, 본 발명의 송신 기술에서는 클록 및 4비트의 입력 데이터를 전송하기 위해서 5개의 신호선들만을 필요로 한다. 즉, 신호선의 개수가 감소할 수 있다.
한편, 클록 신호의 주파수와 데이터 신호의 data rate는 도 5에 도시된 바와 같이 동일할 수도 있고, 도 6에 도시된 바와 같이 서로 다를 수도 있다. 도 5 및 도 6은 5개의 신호선들을 사용하였을 때의 클록 신호 및 데이터 신호를 보여주며, 도 6에서 클록 신호의 주파수는 데이터 신호의 data rate의 1/K(K는 1보다 큰 양의 정수임)이다.
이하, 도 7을 참조하여 송신 드라이버(212)를 살펴보겠다. 여기서, 신호선(214)의 특성 임피던스를 Z0로 가정한다. 신호선(214)의 특성 임피던스와 송신 드라이버(212)의 출력 임피던스를 동일하게 하여 신호의 반사 (reflection)가 없도록 할 수 있다. 결과적으로, 신호선(214)의 전압 레벨에 해당하는 노드의 전압이 수신기(202)에서 동일하게 전달될 수 있다.
도 7을 참조하면, 송신 드라이버(212)는 해당 신호선을 기준으로 하여 상호 병렬로 연결된 세개의 저항들(R1, R2 및 R3) 및 캐패시터를 포함할 수 있다. 여기서, 캐패시터는 저항(R3)과 접지 사이에 연결되며 (VDDQ)/2의 전압을 가지되, VDDQ는 전원전압이다.
저항(R1)은 상기 전원전압과 신호선(214)에 해당하는 노드(3개의 저항들이 만나는 노드) 사이에 연결되고, 저항(R2)은 상기 노드와 접지 사이에 연결되며, 저항(R3)은 상기 노드와 캐패시터 사이에 연결된다. 저항들(R1, R2 및 R3) 사이의 관계는 도 7의 표와 같다. 한편, 상기 노드의 전압이 신호선(214)의 전압 레벨에 해당한다.
도 7의 표를 참조하면, 신호선(214)의 전압 레벨이 '+1'인 경우 저항(R2)이 ∞이므로 송신 드라이버(212)의 저항은 저항들(R1 및 R3)에 의해 좌우되고, 신호선(214)의 전압 레벨이 '-1'인 경우 저항(R1)이 ∞이므로 송신 드라이버(212)의 저항은 저항들(R2 및 R3)에 의해 좌우되며, 신호선(214)의 전압 레벨이 '0'인 경우 저항들(R1, R2 및 R3) 모두에 의해 좌우될 수 있다. 여기서, 신호선(214)의 전압 레벨이 '0'인 경우 저항들(R1및 R2)은 동일한 저항값(
Figure pat00004
)을 가질 수 있다.
다만, 위의 구조는 송신 드라이버(212)의 일례이며, 다양하게 변형 가능하다.
정리하면, 본 실시예의 송신 기술은 클록 및 입력 데이터를 동시에 전송하되, '+1'의 전압 레벨을 가지는 신호선(214)의 개수와 '-1'의 전압 레벨을 가지는 신호선(214)의 개수를 동일하게 설정한다. 결과적으로, 동시 스위칭 잡음이 제거되면서 신호선의 개수가 감소할 수 있다.
위에서는, 클록이 신호선의 전압 레벨 '+1' 또는 '-1'로 매핑되었으나, 클록은 신호선의 전압 레벨 '+1' 또는 '0', 신호선의 전압 레벨 '0' 또는 '-1'로 매핑될 수도 있다.
또한, 위에서는 클록과 입력 데이터를 동시에 전송하는 것으로 설명하였으나, 클록이 아닌 다른 신호와 입력 데이터가 동시에 전송될 수도 있다. 이 경우, 매핑 및 송신 과정은 위의 과정과 동일하다.
한편, 전술된 실시예의 구성 요소는 프로세스적인 관점에서 용이하게 파악될 수 있다. 즉, 각각의 구성 요소는 각각의 프로세스로 파악될 수 있다. 또한 전술된 실시예의 프로세스는 장치의 구성 요소 관점에서 용이하게 파악될 수 있다.
또한 앞서 설명한 기술적 내용들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예들을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 하드웨어 장치는 실시예들의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
상기한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
200 : 송신기 202 : 수신기
210 : 매핑부 212 : 송신 드라이버
214 : 신호선

Claims (12)

  1. 클록 및 입력 데이터를 코드들 중 하나로 매핑하는 매핑부; 및
    상기 매핑된 코드에 따라 상기 클록 및 상기 입력 데이터를 신호선들을 통하여 전송하는 송신 드라이버들을 포함하며,
    상기 매핑된 코드는 상기 신호선들의 전압 레벨로 설정되고, 상기 각 신호선들은 '+1', '0' 또는 '-1의 전압 레벨을 가지며, 상기 클록은 상기 매핑된 코드에 해당하는 전압 레벨을 가지는 제 1 신호선을 통하여 전송되고, 상기 입력 데이터의 비트들은 상기 매핑된 코드에 해당하는 전압 레벨을 가지는 제 2 신호선들을 통하여 각기 전송되되,
    상기 제 1 신호선 및 상기 제 2 신호선들을 포함하는 신호선들에서, '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수가 동일한 것을 특징으로 하는 송신기.
  2. 제1항에 있어서, 상기 클록 및 상기 입력 데이터의 비트들은 해당 신호선들을 통하여 동시에 전송되고, 상기 클록에 해당하는 클록 신호의 주파수와 상기 입력 데이터에 해당하는 데이터 신호의 data rate와 동일하거나 다르며, '+1' 전압 레벨을 제 1 기준 전압 이상의 전압을 의미하고, '0' 전압 레벨은 상기 제 1 기준 전압과 상기 제 1 기준 전압보다 작은 제 2 기준 전압 사이의 전압을 의미하며, '-1' 전압 레벨은 상기 제 2 기준 전압 이하의 전압을 의미하는 것을 특징으로 하는 송신기.
  3. 제1항에 있어서, 상기 클록을 전송하는 제 1 신호선은 '+1', '0' 및 '-1'의 전압 레벨들로부터 선택된 2개의 전압 레벨들 중 임의의 하나의 전압 레벨을 가지며, 상기 입력 데이터를 전송하는 제 2 신호선은 '+1', '0' 및 '-1'의 전압 레벨들 중 임의의 하나의 전압 레벨을 가지는 것을 특징으로 하는 송신기.
  4. 제1항에 있어서, 상기 각 송신 드라이버는 해당 신호선에 전기적으로 연결된 노드를 기준으로 상호 병렬로 연결된 3개의 저항들 및 상기 저항들 중 하나와 접지 사이에 연결된 캐패시터를 포함하되,
    상기 노드의 전압이 상기 해당 신호선의 전압 레벨에 해당하며, 상기 해당 신호선이 '+1' 전압 레벨 또는 '-1' 전압 레벨을 가지도록 상기 코드가 설정될 때에는 상기 3개의 저항들 중 하나는 무한대 저항을 가지는 것을 특징으로 하는 송신기.
  5. 제1항에 있어서, 상기 클록 및 상기 입력 데이터와 상관없이 파워 라인 또는 그라운드 라인을 통하여 흐르는 전류가 일정하도록 전압 레벨 '+1', '0' 및 '-1' 중 적어도 2개의 전압 레벨들에 해당하는 전류들 또는 전압들 사이에 특정 상관 관계가 설정되는 것을 특징으로 하는 송신기.
  6. 제5항에 있어서, 상기 파워 라인을 통하여 흐르는 전류가 일정하도록 IVDD0=0.5*(IVDD+1+IVDD-1)의 상관 관계를 가지되,
    IVDD+1은 전압 레벨 '+1'일 때 상기 파워 라인을 통하여 흐르는 전류이고, IVDD0는 전압 레벨 '0'일 때 상기 파워 라인을 통하여 흐르는 전류인 것을 특징으로 하는 송신기.
  7. 제4항에 있어서, 상기 그라운드 라인을 통하여 흐르는 전류가 일정하도록 IVDD0=0.5*(IVDD+1+IVDD-1)의 상관 관계를 가지되,
    IVSS-1은 전압 레벨 '-1'일 때 상기 그라운드 라인을 통하여 흐르는 전류이고, IVSS0는 전압 레벨 '0'일 때 상기 그라운드 라인을 통하여 흐르는 전류인 것을 특징으로 하는 송신기.
  8. 제 1 데이터 및 상기 제 1 데이터와 다른 제 2 데이터를 코드들 중 하나로 매핑하는 매핑부; 및
    상기 매핑된 코드에 따라 상기 제 1 데이터 및 상기 제 2 데이터를 신호선들을 통하여 전송하는 송신 드라이버들을 포함하며,
    상기 매핑된 코드에는 상기 신호선들의 전압 레벨이 설정되고, 상기 각 신호선들은 '+1', '0' 또는 '-1의 전압 레벨을 가지며, 상기 제 1 데이터는 상기 매핑된 코드에 해당하는 전압 레벨을 가지는 제 1 신호선을 통하여 전송되고, 상기 제 2 데이터의 비트들은 상기 매핑된 코드에 해당하는 전압 레벨을 가지는 제 2 신호선들을 통하여 각기 전송되되,
    상기 제 1 신호선 및 상기 제 2 신호선들을 포함하는 신호선들에서, '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수가 동일한 것을 특징으로 하는 송신기.
  9. 클록 및 입력 데이터를 코드들 중 하나로 매핑하는 단계; 및
    상기 매핑된 코드에 따라 상기 클록 및 상기 입력 데이터를 신호선들을 통하여 전송하는 단계를 포함하며,
    상기 매핑된 코드에는 상기 신호선들의 전압 레벨이 설정되고, 상기 각 신호선들은 '+1', '0' 또는 '-1의 전압 레벨을 가지며, 상기 클록은 상기 매핑된 코드에 해당하는 전압 레벨을 가지는 제 1 신호선을 통하여 전송되고, 상기 입력 데이터의 비트들은 상기 매핑된 코드에 해당하는 전압 레벨을 가지는 제 2 신호선들을 통하여 각기 전송되되,
    상기 제 1 신호선 및 상기 제 2 신호선들을 포함하는 신호선들에서, '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수가 동일한 것을 특징으로 하는 송신 방법.
  10. 제9항에 있어서, 상기 클록을 전송하는 제 1 신호선은 '+1', '0' 및 '-1'의 전압 레벨들로부터 선택된 2개의 전압 레벨들 중 임의의 하나의 전압 레벨을 가지며, 상기 입력 데이터를 전송하는 제 2 신호선은 '+1', '0' 및 '-1'의 전압 레벨들 중 임의의 하나의 전압 레벨을 가지는 것을 특징으로 하는 송신 방법
  11. 제9항에 있어서, 상기 클록 및 상기 입력 데이터와 상관없이 파워 라인 또는 그라운드 라인을 통하여 흐르는 전류가 일정하도록 전압 레벨 '+1', '0' 및 '-1' 중 적어도 2개의 전압 레벨들에 해당하는 전류들 또는 전압들 사이에 특정 상관 관계가 설정되는 것을 특징으로 하는 송신 방법.
  12. 신호선들의 전압 레벨을 가지는 코드들을 설정하는 단계; 및
    상기 설정된 코드들로부터 선택된 코드에 따라 클록 및 입력 데이터를 신호선들을 통하여 전송하는 단계를 포함하며,
    상기 각 신호선들은 '+1', '0' 또는 '-1의 전압 레벨을 가지며, 상기 클록은 상기 선택된 코드에 해당하는 전압 레벨을 가지는 제 1 신호선을 통하여 전송되고, 상기 입력 데이터의 비트들은 상기 선택된 코드에 해당하는 전압 레벨을 가지는 제 2 신호선들을 통하여 각기 전송되되,
    상기 클록 및 상기 입력 데이터 전송시, 상기 제 1 신호선 및 상기 제 2 신호선들을 포함하는 신호선들에서 '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수가 동일한 것을 특징으로 하는 송신 방법.
KR1020180001658A 2018-01-05 2018-01-05 동시 스위칭 잡음을 제거하면서 클록 및 데이터를 전송할 수 있는 송신기 및 이의 동작 방법 KR102034369B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180001658A KR102034369B1 (ko) 2018-01-05 2018-01-05 동시 스위칭 잡음을 제거하면서 클록 및 데이터를 전송할 수 있는 송신기 및 이의 동작 방법
PCT/KR2018/002027 WO2019135443A1 (ko) 2018-01-05 2018-02-19 동시 스위칭 잡음을 제거하면서 클록 및 데이터를 전송할 수 있는 송신기 및 이의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180001658A KR102034369B1 (ko) 2018-01-05 2018-01-05 동시 스위칭 잡음을 제거하면서 클록 및 데이터를 전송할 수 있는 송신기 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190083792A true KR20190083792A (ko) 2019-07-15
KR102034369B1 KR102034369B1 (ko) 2019-10-18

Family

ID=67143695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180001658A KR102034369B1 (ko) 2018-01-05 2018-01-05 동시 스위칭 잡음을 제거하면서 클록 및 데이터를 전송할 수 있는 송신기 및 이의 동작 방법

Country Status (2)

Country Link
KR (1) KR102034369B1 (ko)
WO (1) WO2019135443A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210087859A (ko) * 2020-01-03 2021-07-13 고려대학교 산학협력단 다중 레벨 브레이드 신호법을 이용한 송수신 장치 및 그 동작 방법
US11088878B2 (en) 2020-01-03 2021-08-10 Korea University Research And Business Foundation Transceiver using multi-level braid signaling and method of operating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013236246A (ja) * 2012-05-09 2013-11-21 Renesas Electronics Corp 半導体装置、及びそのデータ転送方法
KR20150126906A (ko) * 2013-03-07 2015-11-13 퀄컴 인코포레이티드 N-페이즈 시스템들을 위한 전압 모드 드라이버 회로
KR101652624B1 (ko) 2014-01-30 2016-08-30 아날로그 디바이시즈 글로벌 멀티 송신기-수신기 시스템에서의 송신기 잡음 제거 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160105093A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 고속 통신을 위한 인터페이스 회로 및 이를 포함하는 시스템
KR20170025868A (ko) * 2015-08-31 2017-03-08 에스케이하이닉스 주식회사 고속 통신을 위한 전송 장치, 이를 포함하는 인터페이스 회로 및 시스템
KR101982841B1 (ko) * 2015-09-22 2019-08-28 에스케이하이닉스 주식회사 데이터 송신장치, 데이터 수신장치, 데이터 송수신 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013236246A (ja) * 2012-05-09 2013-11-21 Renesas Electronics Corp 半導体装置、及びそのデータ転送方法
KR20150126906A (ko) * 2013-03-07 2015-11-13 퀄컴 인코포레이티드 N-페이즈 시스템들을 위한 전압 모드 드라이버 회로
KR101652624B1 (ko) 2014-01-30 2016-08-30 아날로그 디바이시즈 글로벌 멀티 송신기-수신기 시스템에서의 송신기 잡음 제거 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210087859A (ko) * 2020-01-03 2021-07-13 고려대학교 산학협력단 다중 레벨 브레이드 신호법을 이용한 송수신 장치 및 그 동작 방법
US11088878B2 (en) 2020-01-03 2021-08-10 Korea University Research And Business Foundation Transceiver using multi-level braid signaling and method of operating the same

Also Published As

Publication number Publication date
WO2019135443A1 (ko) 2019-07-11
KR102034369B1 (ko) 2019-10-18

Similar Documents

Publication Publication Date Title
US7269212B1 (en) Low-latency equalization in multi-level, multi-line communication systems
US8130821B2 (en) Equalization in capacitively coupled communication links
US20040113650A1 (en) Methods and apparatuses for signal line termination
TWI653535B (zh) 實體層單元中之兼容C-Phy及/或D-Phy標準的重複IO結構
US10171274B2 (en) Data transmission apparatus, data reception apparatus, data transmission and reception system
US9722643B2 (en) Enhanced echo cancellation in full-duplex communication
KR102034369B1 (ko) 동시 스위칭 잡음을 제거하면서 클록 및 데이터를 전송할 수 있는 송신기 및 이의 동작 방법
US8735184B2 (en) Equalization in proximity communication
JP2016019095A (ja) 受信装置、送信装置、および通信システム
US6657460B2 (en) Spatially filtered data bus drivers and receivers and method of operating same
US7616926B2 (en) Conductive DC biasing for capacitively coupled on-chip drivers
KR102366974B1 (ko) 인터페이스 회로 및 인터페이스 장치
KR100913528B1 (ko) 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템
EP0952679B1 (en) Far end cross talk (FEXT) compensation
US8154880B1 (en) Method and apparatus for active line interface isolation
EP3697048A1 (en) High speed data transmission and reception system and method for removing simultaneous switching noise and interference
KR102286729B1 (ko) 동시 스위칭 잡음이 없고 높은 신호선 효율을 가지는 송신기 및 이에 있어서 데이터 전송 방법
KR20010102404A (ko) 데이터 종속 구동 강도 제어 로직을 구비한 버스 드라이버
KR102034368B1 (ko) 동시 스위칭 잡음이 없고 높은 신호선 효율을 가지는 송신기 및 이에 있어서 데이터 전송 방법
US6920183B2 (en) Crosstalk equalization for input-output driver circuits
KR101899247B1 (ko) 동시 스위칭 잡음을 제거하는 송신기 및 이에 있어서 데이터 전송 방법
US7898293B2 (en) Circuit board, information processing apparatus, and transmission method
US8941434B1 (en) Bus encoding scheme based on non-uniform distribution of power delivery network components among I/O circuits
US6628721B1 (en) Simplified differential signaling
US6791358B2 (en) Circuit configuration with signal lines for serially transmitting a plurality of bit groups

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant