KR20190065129A - 반도체 장치의 제조 방법 및 성막 장치 - Google Patents

반도체 장치의 제조 방법 및 성막 장치 Download PDF

Info

Publication number
KR20190065129A
KR20190065129A KR1020180143374A KR20180143374A KR20190065129A KR 20190065129 A KR20190065129 A KR 20190065129A KR 1020180143374 A KR1020180143374 A KR 1020180143374A KR 20180143374 A KR20180143374 A KR 20180143374A KR 20190065129 A KR20190065129 A KR 20190065129A
Authority
KR
South Korea
Prior art keywords
layer
gas
film
susceptor
supplying
Prior art date
Application number
KR1020180143374A
Other languages
English (en)
Other versions
KR102396170B1 (ko
Inventor
다카히토 우메하라
마사토 고아쿠츠
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018069515A external-priority patent/JP6976213B2/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190065129A publication Critical patent/KR20190065129A/ko
Application granted granted Critical
Publication of KR102396170B1 publication Critical patent/KR102396170B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45519—Inert gas curtains
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45548—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction
    • C23C16/45551—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction for relative movement of the substrate and the gas injectors or half-reaction reactor compartments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

제1 층과 제2 층이 적층될 때에 제2 층의 재료와 반응하여 기화 가능한 물질이 형성되는 불순물이 제1 층 중에 포함되어 있어도, 제1 막과 제2 막의 계면에 보이드가 발생하는 것을 억제할 수 있는 반도체 장치의 제조 방법을 제공한다.
기판(220) 상에 형성된 제1 층(텅스텐막(221))에 열처리를 실시하여 상기 제1 층에 함유되는 불순물을 제거하는 공정과, 상기 제1 층의 상층에, 상기 불순물과 반응하여 기화 가능한 물질이 형성되는 성분을 함유하는 제2 층(산화실리콘막(224))을 형성하는 공정을 갖는 반도체 장치의 제조 방법을 제공함으로써 상기 과제를 해결한다.

Description

반도체 장치의 제조 방법 및 성막 장치{SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND FILM FORMING APPARATUS}
본 발명은, 반도체 장치의 제조 방법 및 성막 장치에 관한 것이다.
반도체 장치에 있어서, 반도체 웨이퍼(이하 간단히 웨이퍼라 함)에 형성된 콘택트 홀 등을 매립하기 위한 재료 및 그 상호 확산 배리어 재료, 혹은 트랜지스터의 게이트 전극 등을 형성하기 위한 재료로서, 텅스텐(W)이 널리 사용되고 있다.
텅스텐막은, 예를 들어 물리적 증착(PVD : Physical Vapor Deposition)법, 혹은 화학적 증착(CVD : Chemical Vapor Deposition)법에 의해 성막된다. CVD법에서는, 예를 들어 원료 가스로서 육불화 텅스텐(WF6) 가스 및 환원 가스인 H2 가스를 사용하여, 웨이퍼 상에서 WF6+3H2→W+6HF의 반응을 발생시키는 방법이 알려져 있다. 또한, WF6 가스 및 H2 가스를 교대로 공급하는 원자층 퇴적(ALD : Atomic Layer Deposition)법도 알려져 있다(특허문헌 1 참조).
상기의 육불화 텅스텐을 원료 가스로서 사용하여 형성한 텅스텐막의 상층에 산화실리콘막을 형성하는 경우, 산화실리콘막/텅스텐막의 계면에 보이드(핀 홀)가 발생한다는 문제가 있다. 보이드의 존재 그 자체는 물론, 보이드가 대량으로 발생하면 산화실리콘막의 막 박리로 이어져, 디바이스상 문제가 되기 때문에, 보이드가 형성되지 않는 산화실리콘막의 성막이 요구되고 있다.
상기의 보이드는, 텅스텐막 중에 불순물로서 잔류하고 있는 불소가 산화실리콘막과의 계면에 있어서 실리콘과 결합하여, 산화실리콘의 성막 분위기에 있어서 기화 가능한 불화실리콘(SiF4)이 형성되기 때문으로 생각된다. 기화 가능이란, 산화실리콘의 성막 분위기에 있어서 기체가 되는 데 충분한 증기압을 갖는 것을 나타낸다. 산화실리콘막과 텅스텐막의 계면에 있어서 불화실리콘이 형성되고, 가스로서 탈리됨으로써 보이드가 형성된다.
특허문헌 2에는, 피처리체 상에 텅스텐막 또는 산화텅스텐막을 형성하고, 피처리체를 가열하면서 아미노실란계 가스를 공급하여 텅스텐막 또는 산화텅스텐막 상에 시드층을 형성하고, 시드층 상에 산화실리콘막을 형성하는 방법이 개시되어 있다.
특허문헌 3에는, 반응 용기 내에 기판을 설치하고, 수소 가스를 공급하고, 그 후에 산화 가스의 공급 및 실리콘 함유 가스의 공급을 행하는 실리콘 산화막의 제조 방법이 개시되어 있다.
WO2015/080058호 팸플릿 일본 특허 공개 제2012-138500호 공보 일본 특허 공개 제2015-56633호 공보
상기에서는, 텅스텐막 중에 불소가 불순물로서 잔류하고, 상층에 형성되는 산화실리콘의 성막 중에 실리콘과 반응하여 기화 가능한 불화실리콘이 형성되어, 보이드가 형성된다. 또한, 제1 층과 제2 층이 적층된 구조를 갖는 반도체 장치의 제조 방법에 있어서, 제2 층의 재료와 반응하여 기화 가능한 물질이 형성되는 불순물이 제1 층 중에 포함되는 경우, 상기와 마찬가지로 보이드가 형성된다. 즉, 제2 막의 성막 중에, 제1 막 중의 불순물과 제2 막의 재료로부터 기화 가능한 물질이 형성되고, 이것이 이탈하여, 제1 막과 제2 막의 계면에 보이드가 발생한다.
제1 층과 제2 층이 적층된 구조를 갖는 반도체 장치의 제조 방법에 있어서, 제2 층의 재료와 반응하여 기화 가능한 물질이 형성되는 불순물이 제1 층 중에 포함되는 경우, 제1 막과 제2 막의 계면에 보이드가 발생하는 것을 억제한 반도체 장치의 제조 방법 및 성막 장치가 요구되고 있다.
본 발명의 일 양태에 관한 반도체 장치의 제조 방법은, 기판 상에 형성된 제1 층에 열처리를 실시하여 상기 제1 층에 함유되는 불순물을 제거하는 공정과, 상기 제1 층의 상층에, 상기 불순물과 반응하여 기화 가능한 물질이 형성되는 성분을 함유하는 제2 층을 형성하는 공정을 갖는다.
개시의 반도체 장치의 제조 방법 및 성막 장치에 따르면, 제1 층과 제2 층을 적층할 때에 제2 층의 재료와 반응하여 기화 가능한 물질이 형성되는 불순물이 제1 층 중에 포함되어 있어도, 제1 막과 제2 막의 계면에 보이드가 발생하는 것을 억제할 수 있다.
도 1은 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 방법에 적용 가능한 본 발명의 제1 실시 형태에 관한 성막 장치의 일례를 도시하는 단면도.
도 2는 도 1의 성막 장치의 처리실 내의 구조를 도시하는 사시도.
도 3은 도 1의 성막 장치의 처리실 내의 구조를 도시하는 개략 상면.
도 4는 도 1의 성막 장치의 일부 단면도.
도 5는 도 1의 성막 장치의 다른 일부 단면도.
도 6은 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 방법에 적용 가능한 반도체 장치의 일례를 도시하는 사시 단면도.
도 7은 도 6의 반도체 장치의 일부를 확대한 단면도.
도 8은 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 방법의 제조 공정을 도시하는 단면도 (A) 내지 (D).
도 9는 본 발명의 비교예에 관한 반도체 장치의 제조 방법의 제조 공정을 도시하는 단면도 (A) 내지 (D).
도 10은 본 발명의 실시예에 관한 승온 탈리 가스 분석 결과를 도시하는 도면.
도 11은 본 발명의 제2 실시 형태에 관한 성막 장치의 일례를 도시한 평면도.
도 12는 본 발명의 제2 실시 형태에 관한 반도체 장치의 제조 방법의 일례를 나타내는 시퀀스도.
본 발명을 실시하기 위한 형태에 대하여, 이하에 설명한다. 또한, 동일한 부재 등에 대해서는, 동일한 부호를 붙이고 설명을 생략한다.
반도체 장치의 제조 방법에 있어서, 육불화 텅스텐을 원료 가스로서 사용하여 형성한 텅스텐막의 상층에 산화실리콘막을 형성하는 경우, 산화실리콘막/텅스텐막의 계면에 보이드(핀 홀)가 발생한다는 문제가 있다. 보이드는, 텅스텐막 중에 불순물로서 잔류하고 있는 불소(F)가 산화실리콘막과의 계면에 있어서 실리콘과 결합하여 기화 가능한 불화실리콘(SiF4)이 형성되고, 불화실리콘이 가스로서 탈리함으로써 발생한다고 생각된다. 기화 가능이란, 산화실리콘의 성막 분위기에 있어서 기체가 되는 데 충분한 증기압을 갖는 것을 나타낸다.
상기의 산화실리콘막/텅스텐막의 계면의 보이드 발생을 억제하기 위해, 산화실리콘막의 성막 온도를 저온으로 하는 방법이 있다. 산화실리콘막의 성막 온도가 낮을수록 텅스텐막 중의 불소의 확산을 억제할 수 있다. 이에 의해, 불소(F)와 실리콘의 결합이 억제되어, 보이드의 발생을 억제할 수 있다. 예를 들어, 보다 저온에서 산화실리콘막을 성막할 수 있는 가스를 선택하여, 저온에서 산화막을 형성한다. 텅스텐막 중의 불소가 산화실리콘막의 성막 시에 실리콘과 반응하지 않는 온도대에서의 프로세스 구축, 또한, 산화실리콘막의 성막을 저온으로 하고, 불소가 실리콘과 반응해도 보이드까지 성장하지 않을 정도의 산화실리콘막의 막 두께로 하는 디바이스 설계가 행해지고 있다.
그러나, 상기의 방법에서는 산화실리콘막의 성막 온도를 저온화하고 있지만, 텅스텐막 중에 잔류하는 불소의 저감ㆍ제거는 하고 있지 않다. 따라서 잔류 불소에 의한 보이드의 발생을 없애는 것은 어렵다.
불소를 함유하는 텅스텐막의 상층에 산화실리콘막을 형성하는 경우에 한하지 않는다. 제1 층과 제2 층이 적층된 구조를 갖는 반도체 장치의 제조 방법에 있어서, 제2 층의 재료와 반응하여 기화 가능한 물질이 형성되는 불순물이 제1 층 중에 포함되는 경우, 상기와 마찬가지로 보이드가 형성될 가능성이 있다.
본 실시 형태에서는, 성막 전에 고온에서 어닐함으로써, 보이드(핀 홀)의 원인이 되는 제1 층(텅스텐막) 중에 잔류하는 불순물(불소)을 제거한다. 그 후에 제2 층(산화실리콘막)의 성막을 행함으로써, 보이드를 발생시키지 않고 제2 층(산화실리콘막)을 성막할 수 있다.
본 실시 형태에 관한 반도체 장치의 제조 방법과, 그것에 사용하는 것이 가능한 성막 장치의 일례에 대하여, 이하에 설명한다.
[제1 실시 형태]
〔성막 장치〕
먼저, 도 1 내지 도 5를 사용하여, 본 발명의 제1 실시 형태에 관한 성막 장치의 일례에 대하여 설명한다. 본 발명의 제1 실시 형태에 관한 성막 장치는, 본 발명의 제1 실시 형태에 관한 배기관 무해화 방법이 적합하게 적용 가능한 성막 장치이다. 여기서, 성막 장치는, 소위 회전 테이블식(후술)의 서셉터를 사용한 성막 장치이며, 원료 가스를 포함하는 처리 가스를 소정의 공급 영역을 향하여 공급함으로써, 복수의 기판의 표면 상에 성막을 행하는 성막 장치를 예로 들어 설명한다. 또한, 기판이 적재되는 서셉터는 반드시 회전 테이블식일 필요는 없고, 노즐을 사용한 다양한 성막 장치에 적용 가능하다.
도 1은 성막 장치의 단면도이며, 도 3의 I-Ｉ'선을 따른 단면을 도시하고 있다. 도 2 및 도 3은 처리실(1)(후술) 내의 구조를 설명하는 도면이다. 도 2 및 도 3은 설명의 편의상, 천장판(11)(후술)의 도시를 생략하였다.
도 4는 처리 가스 노즐(31)(후술)로부터 처리 가스 노즐(32)(후술)까지의 서셉터(2)(후술)의 동심원을 따른 처리실(1)의 단면도이다. 도 5는 천장면(44)(후술)이 형성되는 영역을 도시하는 일부 단면도이다.
도 1 내지 도 3에 도시한 바와 같이, 성막 장치는, 거의 원형의 평면 형상을 갖는 편평한 처리실(1)과, 처리실(1) 내에 설치되는 서셉터(2)와, 성막 장치 전체의 동작(예를 들어 처리 가스 노즐(31, 32)의 가스 공급 타이밍)을 제어하는 제어부(100)(제어 수단)를 구비한다.
처리실(1)은, 바닥이 있는 원통 형상을 갖는 용기 본체(12)와, 용기 본체(12)의 상면에 기밀하게 착탈 가능하게 배치되는 천장판(11)을 구비한다. 천장판(11)은, 예를 들어 O링 등의 시일 부재(13)(도 1)를 통해 기밀하게 착탈 가능하게 배치되어, 처리실(1) 내의 기밀성을 확보한다.
서셉터(2)는, 처리실(1)의 중심을 회전 중심으로, 케이스체(20)에 수납되어 있는 원통 형상의 코어부(21)에 고정된다. 서셉터(2)는 복수의 기판(이하, 「웨이퍼 W」라 함)이 적재되는 적재부를 상면에 갖는다.
케이스체(20)는 그 상면이 개구된 통 형상의 케이스이다. 케이스체(20)는, 그 상면에 형성된 플랜지 부분이 처리실(1)의 저부(14)의 하면에 기밀하게 설치되어 있다. 케이스체(20)는 그 내부 분위기를 외부 분위기로부터 격리한다.
코어부(21)는 연직 방향으로 신장되는 회전축(22)의 상단에 고정되어 있다. 회전축(22)은 처리실(1)의 저부(14)를 관통한다. 또한, 회전축(22)의 하단은, 회전축(22)을 연직축 주위로 회전시키는 구동부(23)에 설치된다. 또한, 회전축(22) 및 구동부(23)는 케이스체(20) 내에 수납되어 있다.
도 3에 도시한 바와 같이, 서셉터(2)의 표면은, 회전 방향(주위 방향)을 따라서 복수(본 실시 형태에서는 5매)의 웨이퍼 W를 적재하기 위한 원 형상의 복수의 오목부(24)(기판 적재 영역)를 갖는다. 여기서, 도 3에서는, 편의상, 1개의 오목부(24)에만 웨이퍼 W를 도시한다. 또한, 본 발명에 사용할 수 있는 서셉터(2)는, 복수의 기판으로서, 4매 이하 또는 6매 이상의 웨이퍼 W를 적재하는 구성이어도 된다.
오목부(24)는, 본 실시 형태에서는, 웨이퍼 W의 직경(예를 들어 300㎜)보다도 약간 큰 내경(예를 들어 4㎜ 큰 내경)으로 한다. 또한, 오목부(24)는 웨이퍼 W의 두께와 거의 동일한 깊이로 한다. 이에 의해, 성막 장치는, 오목부(24)에 웨이퍼 W를 적재하면, 웨이퍼 W의 표면과 서셉터(2)의 표면(웨이퍼 W가 적재되지 않는 영역)을 대략 동일한 높이로 할 수 있다.
성막 장치에 있어서, 처리 가스 노즐(31)은, 제1 가스 공급부이며, 서셉터(2)의 상방에 있어서 구획되는 제1 처리 영역(후술)에 배치된다. 처리 가스 노즐(31)은 웨이퍼 W에 원료 가스를 공급하는 원료 가스 공급 노즐로서 사용된다. 처리 가스 노즐(32)은, 제2 가스 공급부이며, 원료 가스와 반응하여 반응 생성물을 생성 가능한 반응을 공급하는 반응 가스 공급 노즐로서 사용된다. 처리 가스 노즐(32)은 서셉터(2)의 주위 방향을 따라서 제1 처리 영역으로부터 이격되는 제2 처리 영역(후술)에 배치된다. 분리 가스 노즐(41, 42)은, 분리 가스 공급부이며, 제1 처리 영역과 제2 처리 영역 사이에 배치된다(이하, 간단히 「가스 노즐(31, 32, 41, 42)」이라 칭해도 되는 것으로 한다). 또한, 가스 노즐(31, 32, 41, 42)은, 예를 들어 석영으로 이루어지는 노즐을 사용해도 된다.
구체적으로는, 도 2 및 도 3에 도시한 바와 같이, 성막 장치는, 처리실(1)의 주위 방향으로 간격을 두고, 기판 반송용의 반송구(15)로부터 시계 방향(서셉터(2)의 회전 방향)으로 처리 가스 노즐(32), 분리 가스 노즐(41), 처리 가스 노즐(31) 및 분리 가스 노즐(42)의 순으로 배열한다. 이들 노즐(31, 32, 41 및 42)은, 각각의 기단부인 가스 도입 포트(31a, 32a, 41a 및 42a)(도 3)를 용기 본체(12)의 외 주위벽에 고정하고 있다. 또한, 가스 노즐(31, 32, 41 및 42)은, 처리실(1)의 외 주위벽으로부터 처리실(1) 내에 도입된다. 또한, 가스 노즐(31, 32, 41 및 42)은, 용기 본체(12)의 반경 방향을 따라서 서셉터(2)의 중심 방향으로, 또한, 서셉터(2)에 대하여 평행하게 신장되도록 설치된다.
가스 노즐(31, 32)은, 서셉터(2)를 향하여 하방으로 개구되는 복수의 가스의 토출 구멍(33)(도 4 참조)을 구비한다. 가스 노즐(31, 32)은, 그 노즐의 길이 방향을 따라서, 예를 들어 10㎜의 간격으로 개구를 배열할 수 있다. 이에 의해, 처리 가스 노즐(31)의 하방 영역은, 웨이퍼 W에 원료 가스를 흡착시키는 영역(이하, 「제1 처리 영역 P1」이라 함)이 된다. 또한, 처리 가스 노즐(32)의 하방 영역은, 웨이퍼 W에 흡착되어 있는 원료 가스에 반응 가스를 반응시켜, 원료 가스와 반응 가스의 반응 생성물을 퇴적시키는 영역(이하, 「제2 처리 영역 P2」라 함)이 된다. 제1 처리 영역 P1은, 원료 가스를 공급하는 영역이기 때문에, 「원료 가스 공급 영역 P1」이라 칭해도 되고, 제2 처리 영역 P2는, 원료 가스와 반응하는 반응 가스를 공급하는 영역이므로, 「반응 가스 공급 영역 P2」라 칭해도 된다.
원료 가스에는, 예를 들어, 고유전체막(High-k막)을 성막하기 위해 사용되는 유기 금속 가스 등이 원료 가스로서 사용되어도 되고, 예를 들어 트리(디메틸아미노)시클로펜타디에닐지르코늄(C11H23N3Zr) 등의 가스가 사용되어도 된다. 그 밖에, 알루미늄, 하프늄, 티타늄 등의 금속 또는 실란 등의 반금속을 포함하는 유기 금속 화합물을 증발시킨 유기 금속 가스가 원료 가스로서 사용되어도 된다. 또한, 반응 가스에는, 산화 가스(예를 들어 O2 가스 또는 O3 가스), 질화 가스(예를 들어 NH3 가스) 등의 반응 가스가 사용되어도 된다.
일반적으로, High-k막을 성막하는 원료 가스로서 사용되는 유기 금속 화합물은, 아민을 포함하는 화합물이며, 아미노기(-NH2, -NHR, -NRR')를 포함한다. 예를 들어, 유기 금속 가스가 산화 가스와 반응하여 산화될 때, 아미노기가 탈리되어, 유해 가스가 발생해 버린다. 본 실시 형태에 관한 배기관 무해화 방법 및 성막 장치에서는, 아미노기를 충분히 산화하여, 유해 가스를 무해화하는 처리를 행하지만, 이 점에 대해서는 후술한다. 단, 원료 가스는, 상술한 가스에 한정되는 것은 아니고, 다양한 가스를 사용해도 된다.
처리 가스 노즐(32)은, 서셉터(2)의 상면의 상방에 있어서 구획되는 반응 가스 공급 영역 P2에 배치되고, 서셉터(2)의 상면을 향하여 반응 가스를 처리실(1)(제2 처리 영역 P2) 내에 공급하는 것이 가능해진다.
분리 가스 노즐(41, 42)은, 주위 방향을 따라서 이격되어 마련된 제1 처리 영역 P1과 제2 처리 영역 P2 사이에 각각 설치된다. 분리 가스 노즐(41, 42)은, 도시하지 않은 배관 등을 통해, 분리 가스 공급원에 접속되어 있다. 즉, 분리 가스 노즐(41, 42)은, 서셉터(2)의 상면에 분리 가스를 공급한다.
반응 가스로서는, 원료 가스와 반응 가능한 다양한 반응 가스가 사용되어도 되지만, 예를 들어 산소를 함유하는, 소위 산화 가스를 사용해도 된다. 본 실시 형태에서는, 이하, 반응 가스로서 산화 가스를 사용한 예를 들어 설명한다. 산화 가스는, 예를 들어 산소 가스, 오존 가스 또는 수증기이다. 즉, 처리 가스 노즐(31)로부터 공급되어 기판에 흡착된 원료 가스는, 처리 가스 노즐(32)로부터 공급된 반응 가스에 의해 산화되어, 산화물을 생성한다.
성막 장치는, 분리 가스로서, 불활성 가스를 사용한다. 불활성 가스는, 예를 들어 Ar이나 He 등의 희가스 또는 질소 가스이다. 분리 가스는, 웨이퍼 W를 퍼지하는 퍼지 가스로서 사용된다. 또한, 본 실시 형태에 있어서는, 퍼지 가스로서 일반적으로 사용되는 N2 가스를 분리 가스로서 사용한 예를 들어 설명한다.
도 2 및 도 3에 도시한 바와 같이, 성막 장치의 처리실(1) 내에는, 2개의 볼록 형상부(4)가 마련되어 있다. 볼록 형상부(4)는 정상부가 원호 형상으로 절단된 대략 부채형의 평면 형상을 갖는다. 볼록 형상부(4)는, 본 실시 형태에서는, 내원호가 돌출부(5)에 연결된다. 또한, 볼록 형상부(4)는 외원호가 처리실(1)의 용기 본체(12)의 내주면을 따르도록 배치되어 있다.
구체적으로는, 볼록 형상부(4)는, 도 4에 도시한 바와 같이, 천장판(11)의 이면에 마련된다. 또한, 볼록 형상부(4)는 그 하면인 평탄한 낮은 천장면(44)(제1 천장면)과, 이 천장면(44)의 주위 방향의 양측에 위치하는 천장면(45)(제2 천장면)을 갖는다. 여기서, 볼록 형상부(4)의 천장면(45)은 천장면(44)보다도 높은 천장면이다. 이에 의해, 볼록 형상부(4)는, 처리실(1) 내에, 좁은 공간인 분리 공간 H와, 분리 공간 H로부터 가스가 유입되는 공간(481) 및 공간(482)을 형성한다. 즉, 볼록 형상부(4)는, 형성한 좁은 공간인 분리 공간 H를 후술하는 도 2에 도시하는 분리 영역 D로서 기능시킨다.
또한, 도 4에 도시한 바와 같이, 볼록 형상부(4)는 주위 방향 중앙에 홈부(43)를 갖는다. 홈부(43)는 서셉터(2)의 반경 방향을 따라서 연장되어 있다. 또한, 홈부(43)는 분리 가스 노즐(42)이 수용되어 있다. 또 하나의 볼록 형상부(4)에도 마찬가지로 홈부(43)가 형성되고, 여기에 분리 가스 노즐(41)이 수용되어 있다.
또한, 분리 가스 노즐(42)의 하면, 즉 서셉터(2)와의 대향면에는, 가스 토출 구멍(42h)이 형성되어 있다. 가스 토출 구멍(42h)은 분리 가스 노즐(42)의 긴 변 방향을 따라서 소정의 간격(예를 들어 10㎜)을 두고 복수개 형성되어 있다. 또한, 가스 토출 구멍(42h)의 개구 직경은, 예를 들어 0.3 내지 1.0㎜이다. 도시를 생략하지만, 분리 가스 노즐(41)에도 마찬가지로 가스 토출 구멍(42h)이 형성되어 있다.
또한, 도 4에 도시한 바와 같이, 성막 장치는, 높은 천장면(45)의 하방의 공간에, 처리 가스 노즐(31, 32)을 각각 설치한다. 이들 처리 가스 노즐(31, 32)은, 천장면(45)으로부터 이격되어 웨이퍼 W의 근방에 설치되어 있다. 또한, 도 4에 도시한 바와 같이, 처리 가스 노즐(31)은 공간(481)(높은 천장면(45)의 하방의 공간) 내에 설치되고, 처리 가스 노즐(32)은 공간(482)(높은 천장면(45)의 하방의 공간)에 설치되어 있다.
처리 가스 노즐(31, 32)은, 웨이퍼 W의 표면 근방에 설치되고, 토출 구멍(33)은 웨이퍼 W의 표면과 대향하도록, 처리 가스 노즐(31, 32)의 하면에 형성된다. 처리 가스 노즐(31, 32)의 토출 구멍(33)과 서셉터(2)의 오목부(24)가 형성되어 있지 않은 표면의 거리는, 예를 들어 1 내지 5㎜의 범위로 설정되고, 적합하게는 3㎜ 전후로 설정된다. 또한, 원료 가스를 공급하는 처리 가스 노즐(31)은, 도 4에 도시한 바와 같이, 직사각형의 단면 형상으로 구성되어도 된다. 또한, 다른 쪽의 처리 가스 노즐(32) 및 분리 가스 노즐(41, 42)은, 원환 형상의 단면 형상으로 구성된다.
낮은 천장면(44)은, 좁은 공간인 분리 공간 H를 서셉터(2)에 대하여 형성하고 있다. 분리 가스 노즐(42)로부터 불활성 가스(예를 들어 N2 가스)가 공급되면, 이 불활성 가스는, 분리 공간 H를 유통하여, 공간(481) 및 공간(482)을 향하여 유출된다. 여기서, 분리 공간 H의 용적은 공간(481 및 482)의 용적보다도 작기 때문에, 성막 장치는, 공간(481 및 482)의 압력과 비교하여, 공급된 불활성 가스를 사용하여 분리 공간 H의 압력을 높게 할 수 있다. 즉, 공간(481 및 482)의 간극에 있어서, 분리 공간 H는 압력 장벽을 형성한다.
또한, 분리 공간 H로부터 공간(481 및 482)으로 유출된 불활성 가스는, 제1 처리 영역 P1의 제1 처리 가스(원료 가스)와, 제2 처리 영역 P2의 제2 처리 가스(반응 가스)에 대하여 카운터 플로로서 작용한다. 따라서, 성막 장치는, 분리 공간 H를 사용하여, 제1 처리 영역 P1의 제1 처리 가스와, 제2 처리 영역 P2의 제2 처리 가스를 분리한다. 즉, 성막 장치는, 처리실(1) 내에 있어서 제1 처리 가스와, 제2 처리 가스가 혼합되어 반응하는 것을 억제한다.
또한, 서셉터(2)의 상면에 대한 천장면(44)의 높이 h1은, 성막 시의 처리실(1) 내의 압력, 서셉터(2)의 회전 속도 및/또는 공급하는 분리 가스(N2 가스)의 공급량 등에 기초하여, 분리 공간 H의 압력을 공간(481 및 482)의 압력에 비해 높게 하는 데 적합한 높이로 할 수 있다. 또한, 서셉터(2)의 상면에 대한 천장면(44)의 높이 h1은, 성막 장치의 사양 및 공급하는 가스의 종류에 대응한 높이로 할 수 있다. 또한, 서셉터(2)의 상면에 대한 천장면(44)의 높이 h1은, 미리 실험 또는 계산 등에 의해 정해지는 높이로 할 수 있다.
도 2 및 도 3에 도시한 바와 같이, 천장판(11)의 하면에는, 서셉터(2)를 고정하는 코어부(21)의 외주를 둘러싸도록 돌출부(5)가 마련되어 있다. 돌출부(5)는, 본 실시 형태에서는, 볼록 형상부(4)에 있어서의 회전 중심측의 부위와 연속하고 있고, 그 하면이 천장면(44)과 동일한 높이로 형성되어 있다.
도 2에 도시한 바와 같이, 대략 부채형의 볼록 형상부(4)의 주연부(처리실(1)의 외측 에지측의 부위)에는, 서셉터(2)의 외측 단부면에 대향하도록 L자형으로 굴곡하는 굴곡부(46)가 형성되어 있다. 굴곡부(46)는 서셉터(2)와 용기 본체(12)의 내주면 사이의 공간을 통해, 공간(481) 및 공간(482) 사이에서 가스가 유통되는 것을 억제한다. 부채형의 볼록 형상부(4)는 천장판(11)에 마련된다.
성막 장치는, 천장판(11)을 용기 본체(12)로부터 분리할 수 있으므로, 굴곡부(46)의 외주면과 용기 본체(12) 사이에는 약간의 간극을 갖는다. 성막 장치는, 굴곡부(46)의 내주면과 서셉터(2)의 외측 단부면의 간극, 및, 굴곡부(46)의 외주면과 용기 본체(12)의 간극을, 예를 들어 서셉터(2)의 상면에 대한 천장면(44)의 높이와 마찬가지의 치수로 설정할 수 있다.
다시 도 3을 참조하면, 서셉터(2)와 용기 본체의 내주면 사이에 있어서, 공간(481)(도 4)과 연통하는 제1 배기구(610)와, 공간(482)(도 4)과 연통하는 제2 배기구(620)가 형성되어 있다. 제1 배기구(610) 및 제2 배기구(620)는, 도 1, 도 7에 도시한 바와 같이, 각각 배기관(630, 631)을 통해, 진공 배기 수단(640, 641)(예를 들어 진공 펌프)에 접속되어 있다. 또한, 배기관(630, 631)의 진공 배기 수단(640, 641)까지의 경로 중에 압력 조정기(650, 651)가 설치된다.
서셉터(2)와 처리실(1)의 저부(14) 사이의 공간에는, 도 1 및 도 5에 도시한 바와 같이, 가열 수단인 히터 유닛(7)이 설치된다. 서셉터(2)를 통해 서셉터(2) 상의 웨이퍼 W가, 프로세스 레시피에 의해 정해진 온도(예를 들어 450℃)로 가열된다. 서셉터(2)의 주연 부근의 하방측에는, 서셉터(2)의 하방의 공간으로 가스가 침입하는 것을 억제하기 위해, 링 형상의 커버 부재(71)가 설치되어 있다.
도 2에 도시한 바와 같이, 커버 부재(71)는 서셉터(2)의 외측 에지부 및 외측 에지부보다도 외주측을 하방측으로부터 면하도록 설치된 내측 부재(71a)와, 이 내측 부재(71a)와 처리실(1)의 내벽면 사이에 설치된 외측 부재(71b)를 구비하고 있다. 외측 부재(71b)는, 볼록 형상부(4)의 외측 에지부에 형성된 굴곡부(46)의 하방에서, 굴곡부(46)와 근접하여 설치된다. 내측 부재(71a)는 서셉터(2)의 외측 에지부 하방(및 외측 에지부보다도 약간 외측의 부분의 하방)에 있어서, 히터 유닛(7)을 전체 주위에 걸쳐 둘러싸고 있다.
처리 가스 노즐(31)에 원료 가스를 공급하기 위한 원료 공급 시스템은, 예를 들어 기화기와, 매스 플로 컨트롤러(질량 유량 제어기)와, 압력계와, 매스 플로미터(질량 유량계)와, 자동 압력 제어기와, 배관과, 밸브 등을 갖고 설치된다.
도 1에 도시된 제어부(100)는, 성막 장치의 각 구성에 동작을 지시하고, 각 구성의 동작을 제어하는 수단이다. 성막 장치에서는, 제어부(100)는 장치 전체의 동작의 컨트롤을 행하기 위한 컴퓨터로 구성된다. 제어부(100)는, 예를 들어 기억부(101)에 기억된 프로그램을 실행하고, 하드웨어와 협동함으로써, 복수의 기판의 표면을 성막한다. 또한, 제어부(100)는 일반적인 CPU(Central Processing Unit, 중앙 처리 장치) 및 메모리(예를 들어, ROM, RAM) 등을 포함하는 연산 처리 장치로 구성할 수 있다.
구체적으로는, 제어부(100)는, 내장하는 메모리 내에, 후술하는 성막 방법을 성막 장치에 실시시키기 위한 프로그램을 저장할 수 있다. 이 프로그램은, 예를 들어 스텝군이 짜여 있다. 제어부(100)는, 매체(102)(하드 디스크, 콤팩트 디스크, 광자기 디스크, 메모리 카드, 플렉시블 디스크 등)에 기억되어 있는 상기 프로그램을 기억부(101)에 읽어들이고, 그 후, 제어부(100) 내에 인스톨할 수 있다.
〔반도체 장치〕
도 6은 본 실시 형태에 관한 반도체 장치의 제조 방법에 의해 제조 가능한 반도체 장치의 일례를 도시하는 사시 단면도이다. 도 7은 도 6의 반도체 장치의 일부(파선(211)으로 둘러싸인 개소)의 확대 단면도이다. 본 실시 형태에 관한 반도체 장치는, 메모리 셀 트랜지스터(메모리 셀)가 3차원(3D)으로 집적된 NAND형 플래시 메모리이다.
대략 원기둥 형상의 산화실리콘의 매립 절연막(200)의 외주에, 채널 영역을 갖는 폴리실리콘의 반도체층(201), 산화실리콘의 터널 절연막(202), 질화실리콘의 전하 트랩층(203), 산화실리콘의 블록 절연막(204)이 적층되어 있다. 터널 절연막(202)은 산화실리콘-질화실리콘-산화실리콘의 적층 절연막이어도 된다. 블록 절연막(204)의 외주에, 산화실리콘의 매립 절연막(205)이 형성되어 있다. 매립 절연막(205)에는, 메모리 트랜지스터의 게이트 전극의 형성 영역에 트렌치 T가 형성되어 있다. 트렌치 T의 내벽을 피복하여, 고유전율의 산화알루미늄으로 이루어지는 트렌치 피복 절연막(206)과 질화티타늄의 배리어 메탈층(207)이 적층되어 있다. 배리어 메탈층(207) 상에 트렌치 T를 매립하여, 텅스텐의 게이트 전극(208)이 형성되어 있다.
게이트 전극(208) 상에 산화실리콘의 시일 절연막(209)이 형성되어 있고, 시일 절연막(209)은 배리어 메탈층(207), 트렌치 피복 절연막(206), 매립 절연막(205) 상에도 형성되어 있다. 또한 시일 절연막(209) 상에 산화실리콘의 매립 절연막(210)이 형성되어 있다.
반도체층(201)과 게이트 전극(208) 사이에, 블록 절연막(204), 전하 트랩층(203), 터널 절연막(202)이 적층되어, MONOS(Metal-Oxide-Nitride-Oxide-Silicon) 구조의 메모리 셀 트랜지스터가 구성되어 있다.
게이트 전극(208)과 반도체층(201)에 소정의 전압을 인가함으로써, 반도체층(201)으로부터 터널 절연막을 투과하여 전하 트랩층(203)에 전자를 주입한다. 전하 트랩층(203)은, 내부에 전하를 트랩 가능한 결함 등의 사이트를 갖고 있어, 주입된 전자를 트랩한다. 전하 트랩층(203)에 전자가 주입된 상태로 되어 있지 않은 상태에서는, 트랜지스터의 역치가 상이하다. 이 역치에 의해, 예를 들어 「0」 「1」의 2개의 값에 상당하는 1비트의 데이터를 기억할 수 있다. 또한, 주입되는 전자의 개수에 따라서, 4단계의 역치로 기억함으로써 4개의 값에 상당하는 2비트의 데이터를 기억할 수 있다. 또한, 8단계의 역치로 기억함으로써 8개의 값에 상당하는 3비트의 데이터를 기억하는 등, 다치의 데이터를 기억할 수 있다. 또한, 게이트 전극(208)과 반도체층(201)에 소정의 전압을 인가함으로써, 전하 트랩층(203) 중에 전자를 반도체층(201)으로 방출한다. 전하 트랩층(203)은 전자가 주입되어 있지 않은 상태로 되고, 트랜지스터의 역치는 초기값으로 되돌아간다. 상기와 같이 하여, 트랜지스터는 데이터를 기억하는 메모리 셀 트랜지스터로서 기능한다. 도 6에 도시된 본 실시 형태의 반도체 장치는, 메모리 셀 트랜지스터가 직렬로 복수개 접속된 NAND형의 반도체 기억 장치이다.
상기의 반도체 장치는, 텅스텐의 게이트 전극(208) 상에 산화실리콘의 시일 절연막(209)이 형성되어 있다. 게이트 전극(208) 중에 잔류하는 불소의 저감ㆍ제거를 하지 않은 경우, 잔류하는 불소에 의해 게이트 전극(208)과 시일 절연막(209)의 계면(도 7 중 파선(212)으로 나타나는 영역)에 있어서 보이드가 발생해 버린다.
본 실시 형태에서는, 후술하는 바와 같이, 산화실리콘의 시일 절연막(209)의 성막 시의 성막 온도를 올리거나, 혹은 성막 전에 고온에서 어닐함으로써, 보이드(핀 홀)의 원인이 되는 텅스텐의 게이트 전극 중에 잔류하는 불소를 제거한다. 그 후에 시일 절연막(209)의 성막을 행함으로써, 보이드를 발생시키지 않고 시일 절연막을 성막할 수 있다.
도 6 및 도 7에 도시된 반도체 장치는, 본 실시 형태에 관한 반도체 장치의 제조 방법을 적용하여 제조 가능한 반도체 장치의 일례에 지나지 않는다. 본 실시 형태에 관한 반도체 장치의 제조 방법은, 다른 구조의 반도체 장치에도 적용 가능하다.
〔반도체 장치의 제조 방법〕
다음에, 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 방법에 대하여 설명한다. 도 8의 (A) 내지 (D)는 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 방법의 제조 공정을 도시하는 단면도이다.
먼저, 도 8의 (A)에 도시된 바와 같이, 예를 들어 원료 가스(222)로서 WF6를 사용한 처리 온도를 제1 온도로 하는 CVD법 혹은 ALD법에 의해, 기판(220) 상에서 WF6+3H2→W+6HF의 반응이 발생하여, 게이트 전극으로 되는 텅스텐(W)막(221)을 형성한다. 기판(220)은, 예를 들어 도 6 및 도 7에 도시된 반도체 장치의 매립 절연막(200), 반도체층(201), 터널 절연막(202), 전하 트랩층(203), 블록 절연막(204), 매립 절연막(205), 트렌치 피복 절연막(206) 및 배리어 메탈층(207)을 갖는다. 원료 가스로서 WF6 가스를 사용한 CVD법 혹은 ALD법에 의해 텅스텐막(221)을 성막하면, 텅스텐막(221) 중에 불순물로서 불소(F)(223)가 잔류한다.
원료 가스로서 WCl6를 사용한 CVD법 혹은 ALD법에 의해 텅스텐막을 형성하는 것도 가능하고, 이 경우에는, 텅스텐막(221)에 불순물로서 염소(Cl)가 잔류한다. WCl6를 사용한 CVD법 혹은 ALD법에 의한 텅스텐막(221)의 성막 온도(제1 온도)는 400℃ 이상이고, 성막 시의 압력은 5Torr 이상인 것이 바람직하다. 성막 온도가 400℃보다 낮으면 성막 반응이 발생하기 어렵고, 압력이 5Torr보다 낮으면 400℃ 이상에 있어서 에칭 반응이 발생하기 쉬워지기 때문이다. 성막 온도가 400℃에서는, 5Torr에 있어서 성막량이 적어지는 경향이 있지만, 10Torr 이상에서 충분한 성막량이 얻어지므로, 400℃ 이상, 10Torr 이상으로 하는 것이 바람직하다. 또한, 성막 온도가 500℃에서 성막량은 보다 증가하고, 5Torr에서도 충분한 성막량이 얻어지므로, 500℃ 이상, 5Torr 이상으로 하는 것이 바람직하다.
다음에, 도 8의 (B)에 도시된 바와 같이, 상기의 제1 온도보다 높은 제2 온도에서 열처리를 실시하여, 텅스텐막(221) 중에 잔류하는 불순물인 불소(F)(223)를 텅스텐막(221) 중에서의 확산을 가속시켜, 텅스텐막(221)의 외부로 제거한다. 이 결과, 도 8의 (C)에 도시된 바와 같이, 텅스텐막(221) 중에 잔류하는 불소(223)는 거의 제거된 상태가 된다. 원료 가스로서 WCl6를 사용한 CVD법 혹은 ALD법에 의해 텅스텐막을 형성하는 경우에는, 텅스텐막(221) 중에 잔류하는 염소(Cl)가 제거된다.
상기의 열처리의 온도인 제2 온도로서는, 제2 온도의 열처리에 의해 텅스텐막(221) 중의 불순물인 불소(223)의 확산을 가속하고, 텅스텐막(221)의 표면으로부터 불소(223)를 승화시킬 수 있는 온도로 설정한다. 제2 온도는, 텅스텐막의 성막 온도인 제1 온도보다 높다. 제1 온도가 예를 들어 400℃ 정도인 것에 비해, 제2 온도는 바람직하게는 620℃ 이상이고, 더욱 바람직하게는 700℃ 이상이다. 텅스텐막 중의 불소는, 후술하는 바와 같이 300℃, 620℃, 700℃의 온도에서, 승화량의 피크를 갖는다. 후술하는 실시예로부터, 620℃의 열처리를 실시함으로써, 620℃에 피크를 갖는 승화분뿐만 아니라, 700℃에 피크를 갖는 승화분의 불소까지 거의 제거할 수 있었다. 따라서, 제2 온도를 620℃ 이상으로 하여 열처리를 실시함으로써, 텅스텐막 중의 불순물인 불소를 거의 제거할 수 있다. 700℃ 이상의 열처리를 실시함으로써, 불소를 더 제거할 수 있다. 제2 온도는, 예를 들어 다음 공정의 산화실리콘의 성막 온도로 할 수 있다. 제2 온도의 상한으로서는 예를 들어 1000℃로 할 수 있다.
상기의 열처리는, 텅스텐막(221)의 열산화를 억제하는 분위기에서 행하는 것이 바람직하다. 텅스텐막(221)이 산화되어 산화텅스텐이 생성되는 것을 방지, 억제하기 위해서이다. 예를 들어, 수소 등을 공급하는 것에 의한 환원 분위기, 텅스텐막(221)을 형성하는 공정보다도 저산소 농도의 분위기, 혹은, 텅스텐막(221)을 형성하는 공정보다도 저산소 농도 또한 환원 분위기로 한다.
다음에, 도 8의 (D)에 도시된 바와 같이, 예를 들어 CVD법 혹은 ALD법에 의해 텅스텐막(221)의 상층에 산화실리콘막(224)을 형성한다. 예를 들어, 원료 가스로서 실란 등의 실리콘 함유 가스와, 산소(O2), 오존(O3) 등의 산소 함유 가스를 사용하여, 상기의 예를 들어 700℃ 이상인 제2 온도에서 열적으로 실리콘을 산화하여 형성한다.
상기와 같이 제2 온도에서 열처리를 실시하여 텅스텐막(221) 중에 잔류하는 불소(223)를 제거한 후에, 산화실리콘막(224)을 형성하므로, 산화실리콘막/텅스텐막의 계면에서의 불소와 실리콘의 반응이 억제되어 거의 없어진다. 이 결과, 보이드(핀 홀)의 발생이 억제되어, 거의 발생시키지 않고, 산화실리콘막(224)을 성막할 수 있다. 이에 의해, 산화실리콘막/텅스텐막의 계면 보이드(핀 홀)를 없앨 수 있어, 산화실리콘막의 막 박리가 방지되고, 또한, 핀 홀이 저감됨으로써 디바이스 열화를 억제할 수 있다.
상기의 열처리와 산화실리콘막의 성막 처리는, 동일한 처리 장치에서 대기에 노출시키지 않고 행하는 것이 바람직하다. 대기에 노출시키면 텅스텐막이 산화될 가능성이 있으므로, 이것을 방지ㆍ억제하기 위해서이다.
예를 들어, 상기의 열처리와 산화실리콘막의 성막 처리를, 도 1 내지 도 5에 도시된 상기의 성막 장치를 사용하여, 대기에 노출시키지 않고(in-situ에서) 행할 수 있다. 또한, 열처리를 산화실리콘막의 성막 처리의 레시피에 포함하여 실시하는 것도 가능하다. 또한, 성막 처리를 행하기 위해 기판을 제2 온도로 승온하고, 제2 온도에서 안정화될 때까지의 기간을 이용하여, 상기의 열처리로 하는 것도 가능하다.
상기의 텅스텐막(221)의 상층에 산화실리콘막(224)을 형성하는 방법은 불문하고, 다양한 성막 방법을 적용 가능하다. 예를 들어, 특허문헌 2에 기재되어 있는 방법을 적용 가능하다. 즉, 기판에 텅스텐막을 형성하고, 기판을 가열하면서 아미노실란계 가스를 공급하여 텅스텐막 상에 시드층을 형성하고, 시드층 상에 산화실리콘막을 형성한다. 이에 의해, 인큐베이션 시간을 단축하고, 하지인 텅스텐막의 산화를 방지하여, 산화실리콘막을 성막할 수 있다.
또한, 상기의 텅스텐막(221)의 상층에 산화실리콘막(224)을 형성하는 공정으로서는, 특허문헌 3에 기재되어 있는 방법을 적용 가능하다. 즉, 처리실 내에 기판을 설치하고, 수소 가스를 공급(프리플로)하고, 그 후에 산화 가스의 공급 및 실리콘 함유 가스의 공급을 행한다. 이에 의해, 텅스텐막의 산화를 방지하고, 또한, 산화텅스텐이 형성된 경우에는 텅스텐으로 환원하는 것이 가능하다. 상기의 열처리 공정에 있어서는, 상기와 같이 수소 가스를 공급하여 환원 분위기에서 행하는 경우에는, 열처리 공정에 있어서 공급되는 수소 가스를 그대로 산화실리콘막 성막 시의 수소 가스의 프리플로로 할 수 있다.
예를 들어, 도 1 내지 도 5에 도시된 상기의 성막 장치를 사용하여, 이하와 같이 하여, 상기의 열처리와 산화실리콘막의 성막 처리를 행한다. 먼저, 텅스텐막(221)이 형성된 기판(220)을, 성막 장치의 처리실(1)에 반송구(15)로부터 반입한다. 다음에, 반송구(15)를 폐쇄하여 처리실(1)을 밀폐하고, 성막 장치의 수소 가스 공급 수단에 의해, 처리실(1) 내에 수소 가스를 공급한다. 수소 가스 공급 수단은, 가스 노즐(31, 32, 41, 42)과 마찬가지로 이들과는 별도로 설치되어 있거나, 혹은 가스 노즐(31, 32, 41, 42) 중 어느 것과 겸용되어 있다. 수소 가스를 공급하면서, 서셉터(2)의 온도를 제2 온도로 설정한다. 서셉터가 제2 온도에 도달한 후, 소정 시간을 유지하여 제2 온도에서의 열처리를 실시한다. 다음에, 수소 가스의 공급을 정지하고, 산소 함유 가스 및 실리콘 함유 가스의 공급을 개시한다. 여기에서는, 처리 가스 노즐(31)로부터 실리콘 함유 가스를 공급하고, 처리 가스 노즐(32)로부터 산소 함유 가스를 공급한다. 텅스텐막의 성막 온도인 제1 온도보다 높은 제2 온도에서, 기판(220)의 텅스텐막(221)의 상층에 산화실리콘막(224)을 성막한다. 상기의 산소 함유 가스로서는, 산소, 혹은 오존을 사용할 수 있다. 상기의 실리콘 함유 가스로서는, 예를 들어 3DMAS(트리스디메틸아미노실란 Si(N(CH3)2)3H), 4DMAS(테트라키스디메틸아미노실란 Si(N(CH3)2)4) 등의 아미노실란계나, TCS(테트라클로로실란 SiCl4), DCS(디클로로실란 SiH2Cl2), SiH4(모노실란), HCD(헥사클로로디실란 Si2Cl6) 등을 바람직하게 사용할 수 있다.
상기와 같이 하여, 산화실리콘막의 성막 시의 성막 온도를 올리거나, 혹은 성막 전에 고온에서 어닐함으로써, 보이드(핀 홀)의 원인이 되는 텅스텐막 중에 잔류하는 불소를 제거한다. 그 후에 산화실리콘막의 성막을 행함으로써, 보이드를 발생시키지 않고 산화실리콘막을 성막할 수 있다.
상기의 실시 형태에서는, 텅스텐막 중에 불소, 염소가 불순물로서 잔류하는 경우에, 열처리에 의해 불소, 염소를 제거하고, 이후에 산화실리콘막을 형성하는 것에 대하여 설명하였지만, 이것에 한정되는 것은 아니다. 제1 층과 제2 층이 적층된 구조를 갖는 반도체 장치의 제조 방법에 있어서, 제2 층의 재료와 반응하여 기화 가능한 물질이 형성되는 불순물이 제1 층 중에 포함되는 경우, 상기와 마찬가지로 보이드가 형성된다. 즉, 제2 막의 성막 중에, 제1 막 중의 불순물과 제2 막의 재료로부터 기화 가능한 물질이 형성되고, 이것이 이탈하여, 제1 막과 제2 막의 계면에 보이드가 발생한다. 본 실시 형태에 있어서는, 기판에 제1 층을 형성하고, 제1 층에 열처리를 실시하여 제1 층에 함유되는 불순물을 제거한다. 다음에, 제1 층의 상층에, 불순물과 반응하여 기화 가능한 물질이 형성되는 성분을 함유하는 제2 층을 형성한다. 본 실시 형태에 따르면, 제1 층과 제2 층이 적층될 때에 제2 층의 재료와 반응하여 기화 가능한 물질이 형성되는 불순물이 제1 층 중에 포함되어 있어도, 제1 막과 제2 막의 계면에 보이드가 발생하는 것을 억제할 수 있다. 예를 들어, 제1 층이 불소, 염소 등을 불순물로서 함유하고, 그 상층에 제2 층으로서 질화티타늄막을 형성하는 경우에 적용할 수 있다. 또한, 제1 층이 불소를 함유하고, 제2 층으로서 루테늄 함유층을 형성하는 경우에 적용할 수 있다.
〔비교예에 관한 반도체 장치의 제조 방법〕
다음에, 비교예에 관한 반도체 장치의 제조 방법에 대하여 설명한다. 도 9의 (A) 내지 (D)는 비교예에 관한 반도체 장치의 제조 방법의 제조 공정을 도시하는 단면도이다.
먼저, 도 9의 (A)에 도시된 바와 같이, 예를 들어 원료 가스(322)로서 WF6를 사용한 처리 온도를 제1 온도로 하는 CVD법 혹은 ALD법에 의해, 기판(320) 상에서 WF6+3H2→W+6HF의 반응이 발생하여, 게이트 전극이 되는 텅스텐(W)막(321)을 형성한다. 기판(320)은, 예를 들어 도 6 및 도 7에 도시된 반도체 장치의 매립 절연막(200), 반도체층(201), 터널 절연막(202), 전하 트랩층(203), 블록 절연막(204), 매립 절연막(205), 트렌치 피복 절연막(206) 및 배리어 메탈층(207)을 갖는다. 원료 가스로서 WF6 가스를 사용한 CVD법 혹은 ALD법에 의해 텅스텐막(321)을 성막하면, 텅스텐막(321) 중에 불순물로서 불소(F)(323)가 잔류한다.
다음에, 도 9의 (B)에 도시된 바와 같이, 예를 들어 CVD법 혹은 ALD법에 의해 텅스텐막(321)의 상층에 산화실리콘막(324)을 형성한다. 예를 들어, 원료 가스로서 실란 등의 실리콘 함유 가스와, 산소(O2), 오존(O3) 등의 산소 함유 가스를 사용하여 형성한다.
상기와 같이 불소(323)가 잔류한 상태에서 산화실리콘막(324)을 형성한 경우, 도 9의 (C)에 도시한 바와 같이, 후속 공정에서 이러한 온도에 의해 텅스텐막(321) 중의 불소(323)의 확산이 시작되어, 산화실리콘막(324)과 텅스텐막(321)의 계면에 불소(323)가 석출된다. 그렇게 되면, 도 9의 (D)에 도시한 바와 같이, 석출된 불소(323)와 산화실리콘막(324)이 반응하여 불화실리콘(325)이 생성된다. 불화실리콘(325)은 기화 가능한 증기압을 갖고 있어, 산화실리콘막(324)과 텅스텐막(321)의 계면으로부터 탈리된다. 이 결과, 보이드(핀 홀)가 발생한다. 산화실리콘막의 막 박리가 발생하고, 또한, 핀 홀에 의해 디바이스가 열화되어 버린다.
한편, 본 실시 형태에 관한 반도체 장치의 제조 방법에 따르면, 산화실리콘막의 성막 전에 열처리를 함으로써, 보이드의 원인이 되는 불소를 텅스텐막으로부터 제거하고, 그 후에 산화실리콘막의 성막을 행함으로써, 보이드를 발생시키지 않고 산화실리콘막을 성막할 수 있다.
〔실시예〕
TDS(승온 탈리 가스 분석; Thermal Desorption Spectroscopy) 시험
TDS 시험은, 진공 중에 있어서 시료에 램프광을 조사하여 광 흡수에 의해 승온시키고, 시료로부터의 탈리 가스를 질량 분석계에 의해 검출하는 시험이다.
본 실시예에서는, 실리콘 기판 상에, 열산화막을 100㎚의 막 두께로 형성하고, 그 상층에 CVD법에 의해 질화티타늄을 5㎚의 막 두께로 형성하고, 그 상층에 CVD법에 의해 텅스텐막을 15㎚의 막 두께로 형성하였다. 이상과 같이 하여, 비교예인 시료 a를 제작하였다. 텅스텐막을 형성하는 CVD에서는, WF6를 원료 가스로서 사용하고 있어, 텅스텐막 중에 불순물로서 불소가 잔류하고 있다.
시료 a에 대하여, 상기의 실시 형태에 있어서 도 1 내지 도 5에 도시된 성막 장치를 사용하여 300℃에서 열처리를 실시하여, 시료 b로 하였다. 또한, 시료 a에 대하여 마찬가지로 620℃에서 열처리를 실시하여, 시료 c로 하였다. 상기의 시료 a, b, c에 대하여, 온도를 서서히 올려 TDS 시험을 행하였다. 여기에서는, 승온 속도는 60℃/분으로 하여, 기판 온도를 상온으로부터 900℃로 승온하였을 때의, 탈리 가스의 양에 대응하는 질량 분석계의 강도로서 측정하였다.
도 10은 본 실시예에 관한 승온 탈리 가스 분석 결과를 도시하는 도면이다. 시료 a, b, c에 대한 TDS 시험 결과를, 도 10 중에 실선 a, 파선 b, 일점쇄선 c로 나타낸다. 도 10에 있어서 횡축은 기판 온도(℃)이고, 종축은 질량 분석계의 강도(임의 단위, a.u.)이다.
시료 a의 TDS의 결과로부터, 텅스텐막 중의 불소는, 300℃, 620℃, 700℃의 온도에서, 승화량의 피크를 갖는 것이 확인되었다.
시료 b의 TDS의 결과로부터, 300℃의 열처리를 실시함으로써, 300℃에 피크를 갖는 승화분의 불소는 제거할 수 있었다. 620℃에 피크를 갖는 승화분의 불소도 거의 제거할 수 있지만, 700℃에 피크를 갖는 승화분의 불소에 대해서는 거의 잔류한 채였다.
시료 c의 TDS의 결과로부터, 620℃의 열처리를 실시함으로써, 620℃에 피크를 갖는 승화분뿐만 아니라, 700℃에 피크를 갖는 승화분의 불소까지 거의 제거할 수 있는 것이 확인되었다. 따라서, 제2 온도를 620℃ 이상으로 하여 열처리를 실시함으로써, 텅스텐막 중의 불순물인 불소를 거의 제거할 수 있음을 알 수 있었다.
[제2 실시 형태]
다음에, 본 발명의 제2 실시 형태에 관한 성막 장치 및 반도체 장치의 제조 방법에 대하여 설명한다.
[성막 장치]
도 11은 제2 실시 형태에 관한 성막 장치의 일례를 도시한 평면도이다. 도 11에 도시한 제2 실시 형태에 관한 성막 장치는, 제2 처리 영역 P2에 있어서, 처리 가스 노즐(32)에 더하여, 처리 가스 노즐(34)이 추가되어 있는 점에서, 제1 실시 형태에 관한 성막 장치와 상이하다.
처리 가스 노즐(34)은 웨이퍼 W에 환원 가스를 공급하기 위한 가스 공급 수단이다. 환원 가스는, 산화물을 환원 가능한 가스이면, 용도에 따라 다양한 가스를 사용해도 된다. 예를 들어, 환원 가스로서는 수소 원자 함유 가스가 사용되어도 되고, 수소(H2), 암모니아(NH3) 등을 사용해도 된다. 성막 처리에서 형성하려고 하는 제2 층이 산화막인 경우에는, 예를 들어 수소 가스가 환원 가스로서 사용된다.
처리 가스 노즐(34)도, 처리 가스 노즐(32)과 마찬가지로, 진공 용기(1)의 용기 본체(12)의 내주면으로부터 서셉터(2)의 중심을 향하여, 서셉터(2)의 표면과 평행하게 연장되도록 설치되어도 된다. 또한, 환원 가스의 도입은, 용기 본체(12)의 외주벽에 설치된 가스 도입 포트(34a)를 통해 행해져도 된다.
처리 가스 노즐(32)은, 제1 실시 형태에서 설명한 대로, 원료 가스와 반응하여 반응 생성물을 생성 가능한 반응 가스가 공급된다. 웨이퍼 W 상에 성막하려고 하는 제2 층이 산화막인 경우에는, 처리 가스 노즐(32)로부터는, 산소 등의 산화 가스가 공급된다. 또한, 산화 가스는, 열산화에 의해 활성화된 산소 라디칼이 공급되어도 된다.
이와 같이, 제2 실시 형태에 관한 성막 장치는, 환원 가스 및 반응 가스가, 각각 단독으로 공급 가능한 구성으로 되어 있다. 또한, 도 11에 있어서는, 환원 가스가 서셉터(2)의 회전 방향 상류측으로부터 공급되고, 반응 가스가 서셉터(2)의 회전 방향 하류측으로부터 공급되는 구성으로 되어 있지만, 이 배치는 반대여도 된다. 또한, 도 11에 있어서, 처리 가스 노즐(32, 34)은 서로 인접하여 배치되어 있지만, 반드시 처리 가스 노즐(32, 34)이 인접하여 배치되지는 않아도 된다. 단, 산화막을 성막할 때, 수소와 산소가 혼합되면, 산화력이 높은 OH*(히드록실 라디칼)가 생성되므로, 산화력을 강화하고 싶은 경우에는, 히드록실 라디칼을 생성 가능한 거리까지 처리 가스 노즐(32, 34)을 접근시켜 배치하는 것이 바람직하다.
또한, 도 11에 있어서는, 환원 가스 및 반응 가스의 공급 수단이 처리 가스 노즐(32, 34)로서 구성된 예를 들고 있지만, 이들은 샤워 헤드로서 일체적으로 구성되어 있어도 된다. 이와 같이, 환원 가스 공급 수단 및 반응 가스 공급 수단은 용도에 따라 다양한 구성으로 할 수 있다.
또한, 제어부(100)는 처리 가스 노즐(34)로부터의 환원 가스의 공급도 제어 가능하게 구성된다. 제어부(100)는 성막 장치 전체를 제어하고, 후술하는 제2 실시 형태에 관한 반도체 장치의 제조 방법을 실시할 수 있다.
그 밖의 구성 요소에 대해서는, 제1 실시 형태에 관한 성막 장치와 마찬가지의 구성이므로, 그 설명을 생략한다.
[반도체 장치의 제조 방법]
다음에, 제2 실시 형태에 관한 반도체 장치의 제조 방법에 대하여 설명한다.
도 12는 제2 실시 형태에 관한 반도체 장치의 제조 방법의 일례를 나타내는 시퀀스도이다. 제2 실시 형태에 관한 반도체 장치의 제조 방법에 대해서는, 이하, 도 11에 도시한 제2 실시 형태에 관한 성막 장치를 사용하여 실시한 예를 들어 설명한다.
또한, 웨이퍼 W 상에 형성되어 있는 제1 층은 텅스텐막이며, 텅스텐막 상에 제2 층으로서 실리콘 산화막(SiO2)을 성막하는 예를 들어 설명한다. 또한, 환원 가스로서는 수소 가스, 반응 가스로서는 산소 가스를 사용한 예를 들어 설명한다.
제1 실시 형태에 있어서, 제1 층의 텅스텐막의 상층에 실리콘 산화막(SiO2)을 성막하는 예에 대하여 설명하였지만, 텅스텐막 상에의 실리콘 산화막의 성막에 있어서, 성막에 필요한 산화제(산화 가스)의 영향에 의해, 하지의 텅스텐막이 산화되어 버려, 텅스텐막의 저항값이 올라가고 도전성이 저하되는 문제가 발생하는 경우가 있다. 텅스텐막은 매우 산화되기 쉬운 막이며, 표면에 자연 산화막이 형성되어 있는 경우가 많다. 즉, 대기 성분과의 반응에 의해, 텅스텐막의 표층은 이미 산화되어 있는 경우가 많다. 이와 같은 경우에는, 실리콘 산화막을 성막할 때의 산화를 억제하는 것만으로는, 텅스텐막 본래의 고도전성이라는 성능을 충분히 발휘할 수 없을 우려가 있다.
따라서, 제2 실시 형태에 관한 반도체 장치의 제조 방법에서는, 텅스텐막 표면의 자연 산화에 의한 산화 성분을 제거하면서, 새롭게 텅스텐막을 산화시키지 않고 실리콘 산화막을 성막하는 방법을 검토하였다. 이러한 반도체 장치의 제조 방법은, 제1 실시 형태에서 설명한 불소 성분의 제거를 행하고, 또한 산화 성분의 제거를 행하도록 하면, 매우 효과적이다. 즉, 텅스텐막에 함유되는 불소 성분의 불순물과 산화 성분의 불순물을 양쪽 모두 제거할 수 있어, 고품질의 텅스텐막의 성능을 유지하면서 또한 텅스텐막 상에 성막을 행할 수 있다. 따라서, 그와 같은 제2 실시 형태에 관한 반도체 장치의 제조 방법에 대하여, 이하에 설명한다.
먼저, 전제로서, 제1 실시 형태의 도 8의 (A) 내지 (C)에 있어서 설명한 열처리에 의해 제1 층에 함유되는 불순물을 제거하는 공정을 실시한다.
구체적으로는, 기판(220)의 표면 상에 형성된 텅스텐막(221)을 열처리하여, 텅스텐막(221) 중의 불소(223)를 제거한다. 이 내용은, 도 8의 (A) 내지 (C)에 있어서 설명하였으므로, 상세한 내용은 생략한다.
도 8의 (A) 내지 (C)까지의 열처리에 의해 불순물을 제거하는 공정을 실시한 후, 도 12에 도시한 시퀀스를 실시한다.
도 12에 있어서, 횡축은 시간을 나타낸다. 도 12의 스텝 S100에 나타나는 바와 같이, 처음에는, 수소를 기판(220)에 공급하여, 수소 공급 공정(또는 환원 공정)을 실시한다. 구체적으로는, 제2 처리 영역 P2에 설치된 처리 가스 노즐(34)로부터, 환원 가스로서 수소 가스를 공급한다. 이때, 산화 가스인 산소 가스는 공급하지 않고, 제2 처리 영역 P2에서는, 수소 가스만을 공급한다. 또한, 제1 처리 영역 P1에 있어서도, 원료 가스는 공급하지 않는다.
이와 같이, 수소 가스만을 공급한 채로 서셉터(2)를 회전시킴으로써, 제2 처리 영역 P2 내에는 환원 분위기가 형성되고, 텅스텐막(221)이 환원된다. 즉, 텅스텐막(221)의 표면에 형성된 자연 산화막 등의 산화 성분이 환원에 의해 제거된다.
스텝 S110에 있어서, 원료 가스의 공급을 개시하여, 원료 가스 공급 공정을 실시한다. 구체적으로는, 제1 처리 영역 P1의 처리 가스 노즐(31)로부터, 원료 가스인 실리콘 함유 가스를 공급한다. 실리콘 함유 가스는, 제1 실시 형태에서 설명한 3DMAS 등의 다양한 가스를 사용할 수 있다. 텅스텐막(221)의 표층의 산화물을 제거한 텅스텐막(221)에 실리콘 함유 가스를 공급함으로써, 텅스텐막(221)의 표층에 실리콘 함유 가스가 흡착되어, 수원자층분의 실리콘층이 형성된다. 즉, 텅스텐막(221)의 표면이 실리콘에 의해 캐핑되어 덮여, 산화물이 제거된 텅스텐막(221)의 표면의 재차의 산화를 방지할 수 있다.
이때, 제2 처리 영역 P2에 있어서의 수소의 공급은 계속하고, 산소는 공급하지 않는 상태를 유지한다. 이에 의해, 원료 가스가 기판(220)에 공급된 후, 기판(220)은 환원 분위기를 통과하므로, 기판(220)의 산화는 상시 방지된 상태에서 원료 가스의 흡착이 행해진다.
스텝 S120에서는, 산화제의 공급이 개시되어, 텅스텐막(221)의 표면에 형성된 실리콘층의 산화가 행해져, 실리콘 산화막층이 텅스텐막(221) 상에 성막된다. 구체적으로는, 제2 처리 영역 P2에 있어서의 처리 가스(32)로부터 산소 가스가 공급되어, 원료 가스의 산화가 개시된다. 텅스텐막(221)의 표면으로부터 산화물이 제거된 상태에서 실리콘층이 형성되어, 실리콘 산화막이 형성되므로, 텅스텐막(221)의 저항값을 증가시키는 텅스텐 산화막(WOx)이 존재하지 않는 상태에서 텅스텐막(221) 상에 실리콘 산화막을 형성할 수 있다.
이후에는 수소, 실리콘 함유 가스, 산소 가스의 공급을 행한 상태에서 서셉터(2)의 회전을 계속하고, ALD에 의해 실리콘 산화막(제2 층(224))의 성막이 행해진다.
또한, 스텝 S100의 수소 가스 공급 공정(또는 환원 공정), 스텝 S110의 원료 가스 공급 공정, 스텝 S120의 산소 가스 공급 공정(또는 산화 공정)은, 서셉터(2) 상의 모든 기판(220)이 적어도 1회, 수소 가스, 원료 가스, 산화 가스에 노출될 필요가 있지만, 각 스텝 S100, S110, S120의 서셉터(2)의 회전 횟수는, 용도에 따라서 적절히 정할 수 있다. 즉, 충분한 환원이 필요한 경우에는, 스텝 S100의 시간을 길게 하면 되고, 그와 같은 각 스텝의 시간의 조정은, 용도에 따라 적절히 조정 가능하다.
또한, 제2 실시 형태에 있어서는, 이해의 용이를 위해, 제1 층을 텅스텐막(221), 제2 층(224)을 실리콘 산화막으로 하고, 환원 가스로서 수소 가스, 반응 가스로서 산소 가스, 원료 가스로서 실리콘 함유 가스를 사용한 예를 들어 설명하였지만, 산화 가스, 환원 가스 등은, 용도에 따라 다양한 조합이 가능하다. 예를 들어, 제1 실시 형태에서 설명한 바와 같이, 제2 층이 질화티타늄막이나, 루테늄 함유층인 경우에도 적용 가능하다.
또한, 제2 실시 형태에 있어서는, 제1 실시 형태에 있어서의 불순물 제거 공정을 행하는 것을 전제로 하여 설명하였지만, 불소 제거 공정을 행하지 않고, 도 12의 스텝 S100 내지 S120만을 실행하는 시퀀스로 해도 된다.
제2 실시 형태에 관한 반도체 장치의 제조 방법에 따르면, 제1 층의 표층의 산화 성분을 제거하고, 제1 층의 성능을 충분히 발휘시킨 상태에서 제2 층의 박막을 제1 층 상에 형성할 수 있다.
이상, 본 발명을 실시하기 위한 형태에 대하여 상세하게 설명하였지만, 본 발명은 이러한 특정한 실시 형태에 한정되는 것은 아니고, 특허 청구 범위에 기재된 본 발명의 요지의 범위 내에 있어서, 다양한 변형ㆍ변경이 가능하다.
NAND형 플래시 메모리에 한정되지 않는다. 예를 들어, 텅스텐막과, 그 상층에 형성된 산화실리콘막을 갖는 반도체 장치이면, 어떤 반도체 장치에도 적용 가능하다.
1 : 처리실
2 : 서셉터
4 : 볼록 형상부
5 : 돌출부
7 : 히터 유닛
11 : 천장판
12 : 용기 본체
13 : 시일 부재
14 : 저부
15 : 반송구
20 : 케이스체
21 : 코어부
22 : 회전축
23 : 구동부
24 : 오목부
31 : 처리 가스 노즐
31a : 가스 도입 포트
32 : 처리 가스 노즐
32a : 가스 도입 포트
34 : 처리 가스 노즐
34a : 가스 도입 포트
33 : 토출 구멍
41 : 분리 가스 노즐
41a : 가스 도입 포트
42 : 분리 가스 노즐
42a : 가스 도입 포트
42h : 가스 토출 구멍
43 : 홈부
44 : 천장면
45 : 천장면
46 : 굴곡부
71 : 커버 부재
71a : 내측 부재
71b : 외측 부재
100 : 제어부
101 : 기억부
102 : 매체
200 : 매립 절연막
201 : 반도체층
202 : 터널 절연막
203 : 전하 트랩층
204 : 블록 절연막
205 : 매립 절연막
206 : 트렌치 피복 절연막
207 : 배리어 메탈층
208 : 게이트 전극
209 : 시일 절연막
210 : 매립 절연막
220 : 기판
221 : 텅스텐(W)막
222 : 원료 가스
223 : 불소(F)
224 : 산화실리콘막
481 : 공간
482 : 공간
610 : 제1 배기구
620 : 제2 배기구
630, 631 : 배기관
640, 641 : 진공 배기 수단
650, 651 : 압력 조정기

Claims (20)

  1. 기판 상에 형성된 제1 층에 열처리를 실시하여 상기 제1 층에 함유되는 불순물을 제거하는 공정과,
    상기 제1 층의 상층에, 상기 불순물과 반응하여 기화 가능한 물질이 형성되는 성분을 함유하는 제2 층을 형성하는 공정을 갖는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 층에 함유되는 불순물을 제거하는 공정에 있어서, 상기 제1 층에 상기 열처리를 실시하여 상기 제1 층에 함유되는 상기 불순물의 확산을 가속하여 상기 불순물을 상기 제1 층으로부터 승화시켜 제거하는, 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 층은, 제1 온도에서 형성되어 있고,
    상기 불순물을 제거하는 공정에 있어서, 상기 제1 온도보다 높은 제2 온도에서 상기 열처리를 실시하는, 반도체 장치의 제조 방법.
  4. 제3항에 있어서,
    상기 제2 온도가 620℃ 이상인, 반도체 장치의 제조 방법.
  5. 제3항에 있어서,
    상기 제2 온도가 700℃ 이상인, 반도체 장치의 제조 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 불순물이 불소를 함유하고,
    상기 불순물과 반응하여 기화 가능한 물질이 형성되는 성분은 실리콘을 함유하고,
    상기 기화 가능한 물질이 불화실리콘인, 반도체 장치의 제조 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 제1 층은, 텅스텐을 함유하는, 반도체 장치의 제조 방법.
  8. 제1항 또는 제2항에 있어서,
    상기 불순물을 제거하는 공정에 있어서, 상기 제1 층의 열산화를 억제하는 분위기에서 상기 열처리를 실시하는, 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 불순물을 제거하는 공정에 있어서, 환원 분위기, 상기 제1 층을 형성하는 공정보다도 저산소 농도의 분위기, 또는 상기 제1 층을 형성하는 공정보다도 저산소 농도의 환원 분위기에서, 상기 열처리를 실시하는, 반도체 장치의 제조 방법.
  10. 제1항 또는 제2항에 있어서,
    상기 불순물을 제거하는 공정과 상기 제2 층을 형성하는 공정을, 동일한 처리 장치에서 대기에 노출시키지 않고 행하는, 반도체 장치의 제조 방법.
  11. 제1항 또는 제2항에 있어서,
    상기 제1 층은, 산화막을 형성 가능한 성분을 포함하고,
    상기 불순물을 제거하는 공정과 상기 제2 층을 형성하는 공정 사이에, 상기 기판에 환원 가스를 공급하여 환원 분위기 중에서 상기 제1 층에 포함되는 산화 성분을 제거하는 공정을 더 갖는, 반도체 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 환원 분위기 중에서 상기 제1 층에 상기 제2 층의 원료 가스를 공급하고, 상기 원료 가스의 원자층을 상기 제1 층 상에 형성하는 공정을 더 갖는, 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 원료 가스의 원자층을 상기 제1 층 상에 형성하는 공정 후, 상기 제1 층 상에 형성된 원료 가스의 원자층에 산화 가스를 공급하고, 상기 원료 가스를 산화하여 상기 제1 층 상에 산화막을 형성하는 공정을 갖는, 반도체 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 제1 층은, 텅스텐을 함유하고,
    상기 원료 가스는, 실리콘 함유 가스인, 반도체 장치의 제조 방법.
  15. 제13항에 있어서,
    상기 환원 가스는 수소 가스이고,
    상기 산화 가스는 산소 가스인, 반도체 장치의 제조 방법.
  16. 제13항에 있어서,
    상기 원료 가스의 원자층을 상기 제1 층 상에 형성하는 공정 및 상기 제1 층 상에 산화막을 형성하는 공정을 1회씩 행한 후, 상기 기판에 상기 원료 가스를 공급하는 공정과, 상기 기판에 상기 산화 가스를 공급하는 공정을 주기적으로 반복하는, 반도체 장치의 제조 방법.
  17. 제15항에 있어서,
    상기 기판은, 처리실 내에 설치된 회전 가능한 서셉터의 주위 방향을 따라서 적재되고,
    상기 서셉터 상에, 상기 서셉터의 회전 방향을 따라서 상기 원료 가스를 상기 기판에 공급 가능한 원료 가스 공급 영역과, 상기 수소 가스 및/또는 상기 산소 가스를 상기 기판에 공급 가능한 환원/산화 영역이 서로 이격되어 마련되고,
    상기 제1 층에 포함되는 산화 성분을 제거하는 공정은, 상기 환원/산화 영역에서 상기 산소 가스를 공급하지 않고 상기 수소 가스를 공급하면서 상기 서셉터를 회전시켜 상기 기판에 상기 환원/산화 영역을 적어도 1회 통과시킴으로써 행해지고,
    상기 원료 가스의 원자층을 상기 제1 층 상에 형성하는 공정은, 상기 기판에 상기 환원/산화 영역을 적어도 1회 통과시킨 후, 상기 원료 가스 공급 영역에서 상기 원료 가스를 공급하면서 상기 기판에 상기 원료 가스를 적어도 1회 통과시킴으로써 행해지고,
    원료 가스를 산화하여 상기 제1 층 상에 산화막을 형성하는 공정은, 상기 기판에 상기 원료 가스를 적어도 1회 통과시킨 후, 상기 환원/산화 영역에 있어서 상기 수소 가스 및 상기 산소 가스를 공급하면서 상기 기판에 상기 환원/산화 영역을 통과시킴으로써 행해지는, 반도체 장치의 제조 방법.
  18. 제17항에 있어서,
    원료 가스를 산화하여 상기 제1 층 상에 산화막을 형성하는 공정 후에는, 상기 원료 가스 공급 영역으로부터 상기 원료 가스, 상기 환원/산화 영역으로부터 상기 수소 가스 및 상기 산소 가스를 공급하면서 상기 서셉터를 복수회 회전시켜, 상기 기판에 상기 원료 가스를 공급하는 공정과, 상기 기판에 상기 수소 가스 및 상기 산화 가스를 공급하는 공정을 주기적으로 반복하는, 반도체 장치의 제조 방법.
  19. 처리실과,
    처리실 내에 설치되며, 주위 방향을 따라서 기판을 적재 가능하고, 회전 가능한 서셉터와,
    상기 서셉터 상에, 상기 서셉터의 회전 방향을 따라서 마련되며, 원료 가스를 상기 기판에 공급 가능한 원료 가스 공급 영역과,
    상기 서셉터 상에, 상기 서셉터의 회전 방향의 하류측에 상기 원료 가스 공급 영역과 이격하여 마련되며, 수소 가스 및/또는 산소 가스를 상기 기판에 공급 가능한 환원/산화 영역과,
    상기 서셉터를 가열 가능한 히터와,
    불순물을 함유하는 제1 층이 형성된 기판이 상기 서셉터 상에 적재된 후, 상기 히터에 의해 상기 서셉터를 가열하여 상기 제1 층에 함유된 상기 불순물을 제거하는 공정을 실행하는 제어부를 갖는, 성막 장치.
  20. 제19항에 있어서,
    상기 제어부는, 상기 불순물을 제거하는 공정을 실시한 후,
    상기 환원/산화 영역에 있어서 상기 산소 가스를 공급하지 않고 상기 수소 가스를 공급하면서 상기 서셉터를 회전시켜, 상기 제1 층을 환원하는 공정과,
    상기 제1 층을 환원하는 공정 후, 상기 서셉터의 회전 및 상기 수소 가스의 공급을 계속한 채로 상기 원료 가스 공급 영역에 있어서 상기 원료 가스의 공급을 개시하여, 상기 환원된 상기 제1 층 상에 상기 원료 가스의 원자층을 형성하는 공정과,
    상기 제1 층 상에 상기 원료 가스의 원자층을 형성하는 공정 후, 상기 서셉터의 회전, 상기 수소 가스의 공급 및 상기 원료 가스의 공급을 계속한 채로 상기 환원/산화 영역에 있어서 상기 산소 가스의 공급을 개시하여, 상기 제1 층 상의 상기 원료 가스의 원자층을 산화하여 산화막을 형성하는 공정을 실행하는, 성막 장치.
KR1020180143374A 2017-12-01 2018-11-20 반도체 장치의 제조 방법 및 성막 장치 KR102396170B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017232122 2017-12-01
JPJP-P-2017-232122 2017-12-01
JPJP-P-2018-069515 2018-03-30
JP2018069515A JP6976213B2 (ja) 2017-12-01 2018-03-30 半導体装置の製造方法及び成膜装置

Publications (2)

Publication Number Publication Date
KR20190065129A true KR20190065129A (ko) 2019-06-11
KR102396170B1 KR102396170B1 (ko) 2022-05-10

Family

ID=66658102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180143374A KR102396170B1 (ko) 2017-12-01 2018-11-20 반도체 장치의 제조 방법 및 성막 장치

Country Status (2)

Country Link
US (1) US11075076B2 (ko)
KR (1) KR102396170B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190005741A (ko) * 2017-07-07 2019-01-16 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 금속 산화물 막의 형성 방법
JP6906439B2 (ja) * 2017-12-21 2021-07-21 東京エレクトロン株式会社 成膜方法
CN115394637A (zh) * 2022-10-27 2022-11-25 合肥晶合集成电路股份有限公司 半导体器件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200762A (ja) * 1998-10-26 2000-07-18 Tokyo Electron Ltd 半導体装置の製造方法及び半導体製造装置
JP2010135672A (ja) * 2008-12-08 2010-06-17 Toshiba Corp 半導体記憶装置の製造方法
JP2012138500A (ja) 2010-12-27 2012-07-19 Tokyo Electron Ltd タングステン膜又は酸化タングステン膜上への酸化シリコン膜の成膜方法及び成膜装置
JP2015056633A (ja) 2013-09-13 2015-03-23 東京エレクトロン株式会社 シリコン酸化膜の製造方法
WO2015080058A1 (ja) 2013-11-27 2015-06-04 東京エレクトロン株式会社 タングステン膜の成膜方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324498A (en) * 1990-03-30 1994-06-28 Bandgap Chemical Corporation Purification of tungsten hexafluoride
US20030069796A1 (en) * 2001-10-10 2003-04-10 Elwood Bryan M. System and method for product tracking and product temperature profiling
JP4595702B2 (ja) * 2004-07-15 2010-12-08 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US9754958B2 (en) * 2015-10-30 2017-09-05 Sandisk Technologies Llc Three-dimensional memory devices having a shaped epitaxial channel portion and method of making thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200762A (ja) * 1998-10-26 2000-07-18 Tokyo Electron Ltd 半導体装置の製造方法及び半導体製造装置
JP2010135672A (ja) * 2008-12-08 2010-06-17 Toshiba Corp 半導体記憶装置の製造方法
JP2012138500A (ja) 2010-12-27 2012-07-19 Tokyo Electron Ltd タングステン膜又は酸化タングステン膜上への酸化シリコン膜の成膜方法及び成膜装置
JP2015056633A (ja) 2013-09-13 2015-03-23 東京エレクトロン株式会社 シリコン酸化膜の製造方法
WO2015080058A1 (ja) 2013-11-27 2015-06-04 東京エレクトロン株式会社 タングステン膜の成膜方法

Also Published As

Publication number Publication date
US11075076B2 (en) 2021-07-27
KR102396170B1 (ko) 2022-05-10
US20190172707A1 (en) 2019-06-06

Similar Documents

Publication Publication Date Title
US10497561B2 (en) Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium
US8202809B2 (en) Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus
US8895455B2 (en) Method for manufacturing semiconductor device and substrate processing apparatus
US8034673B2 (en) Film formation method and apparatus for forming silicon-containing insulating film doped with metal
KR102158903B1 (ko) 질화막의 형성 방법 및 형성 장치
US7795160B2 (en) ALD of metal silicate films
US20180204732A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US8410003B2 (en) Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus
US9741555B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20140024225A1 (en) Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus
US20100105192A1 (en) Method of Manufacturing Semiconductor Device and Substrate Processing Apparatus
WO2015045099A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
KR101879022B1 (ko) 기판 처리 방법 및 기판 처리 장치
US10074535B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102396170B1 (ko) 반도체 장치의 제조 방법 및 성막 장치
JP4259247B2 (ja) 成膜方法
KR20190014471A (ko) 텅스텐막 상에 실리콘 산화막을 형성하는 방법 및 장치
JP2007035740A (ja) 成膜方法、成膜装置及び記憶媒体
JP6976213B2 (ja) 半導体装置の製造方法及び成膜装置
US11171014B2 (en) Substrate processing method and substrate processing apparatus
TWI857007B (zh) 包括處理步驟之循環沉積方法及其設備
JP5051180B2 (ja) 成膜方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant