KR20190054974A

KR20190054974A - 메모리 시스템 및 그것의 동작 방법

Info

Publication number: KR20190054974A
Application number: KR1020180138433A
Authority: KR
Inventors: 하병민; 강지연; 송해룡; 윤영미; 최민경
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2017-11-13
Filing date: 2018-11-12
Publication date: 2019-05-22
Also published as: US20190146911A1; CN109783009A; US10997065B2; CN109783009B

Abstract

본 발명의 일 실시 예에 따른 메모리 시스템은, 메타 데이터를 구성하는 복수의 메타 슬라이스들을 저장하는 버퍼 메모리; 및 상기 버퍼 메모리에 저장된 메타 슬라이스들 중 업데이트되는 메타 슬라이스들을 더티 메타 슬라이스로 마킹하고, 상기 더티 메타 슬라이스들에 대응하는 업데이트 정보를 포함하는 저널 데이터들을 생성하며, 상기 저널 데이터들을 상기 더티 메타 슬라이스들 중 어느 하나와 함께 비휘발성 메모리 장치에 플러쉬하는 메모리 컨트롤러를 포함한다.

Description

메모리 시스템 및 그것의 동작 방법{Memory system and operating method thereof}

본 발명은 메모리 시스템 및 그것의 동작 방법에 관한 것으로, 보다 구체적으로는 메타 데이터 리빌드(rebuild)시 저널 리플레이 동작(journal replay operation)에 소요되는 시간을 감소시킬 수 있도록 구성된 메모리 시스템 및 그것의 동작 방법에 관한 것이다.

비휘발성 메모리 장치는 다수의 메모리 블록들을 포함할 수 있다. 또한 각각의 메모리 블록은 다수의 메모리 셀들을 포함하고 있고, 하나의 메모리 블록에 포함된 메모리 셀들은 동시에 소거 동작이 수행될 수 있다.

메모리 시스템은 호스트로부터 기입 커맨드(write command)와 논리 어드레스(logical address)를 입력 받은 경우 논리 어드레스(logical address)에 대응하는 물리 어드레스(physical address)를 할당하고, 물리 어드레스(physical address)에 대응하는 메모리 영역에 데이터를 기입할 수 있다.

메모리 시스템은 어드레스 맵핑 정보를 버퍼 메모리에 일시 저장하고, 버퍼 메모리에 저장된 어드레스 맵핑 정보를 비휘발성 메모리 장치에 플러쉬 할 수 있다. 또한 메모리 시스템은 파워 온 시 비휘발성 메모리 장치에 저장된 어드레스 맵핑 정보를 버퍼 메모리에 다시 로드(load) 할 수 있다.

본 발명의 실시예는 메타 데이터를 효율적으로 관리할 수 있는 메모리 시스템 및 그것의 동작 방법을 제공한다.

본 발명의 일 실시 예에 따른 메모리 시스템은, 메타 데이터를 구성하는 복수의 메타 슬라이스들 중 더티 메타 슬라이스들과, 상기 더티 메타 슬라이스들에 대응하는 업데이트 정보를 포함하는 저널 엔트리들과, 상기 더티 메타 슬라이스들의 인덱스 정보를 포함하는 저널 리플레이 콘텍스트가 플러쉬된 비휘발성 메모리 장치; 상기 비휘발성 메모리 장치로부터 로드되는 정보들을 저장하는 버퍼 메모리; 및 상기 저널 리플레이 콘텍스트를 상기 버퍼 메모리에 로드하고, 상기 더티 메타 슬라이스들 중 상기 저널 리플레이 콘텍스트가 플러쉬된 이후에 플러쉬된 더티 메타 슬라이스들에 대한 정보를 반영하여 상기 로드된 저널 리플레이 콘텍스트를 리빌드하는 메모리 컨트롤러를 포함한다.

본 발명의 일 실시 예에 따른 메모리 시스템의 동작 방법은, 메타 데이터를 구성하는 복수의 메타 슬라이스들을 버퍼 메모리에 로드하는 단계; 상기 로드된 메타 슬라이스들 중 업데이트되는 메타 슬라이스들을 더티 메타 슬라이스들인 것으로 마킹하는 단계; 상기 더티 메타 슬라이스들 중 적어도 하나의 더티 메타 슬라이스들에 대응하는 업데이트 정보를 포함하는 저널 엔트리를 생성하는 단계; 하나의 저널 엔트리가 생성될 때마다 상기 로드된 메타 슬라이스들을 대상으로 하여 상기 더티 메타 슬라이스들 중 어느 하나를 검색하고, 상기 저널 엔트리를 상기 검색된 더티 메타 슬라이스와 함께 비휘발성 메모리 장치에 플러쉬하는 단계; 상기 저널 엔트리와 함께 플러쉬된 더티 메타 슬라이스가 저장된 물리 어드레스 정보를 포함하는 메타 슬라이스 맵을 업데이트하는 단계; 상기 플러쉬된 더티 메타 슬라이스들의 인덱스 정보를 포함하는 저널 리플레이 컨텍스트를 업데이트하는 단계; 및 상기 업데이트된 메타 슬라이스 맵 및 상기 업데이트된 저널 리플레이 컨텍스트를 상기 비휘발성 메모리 장치에 플러쉬하는 단계를 포함한다.

본 기술은 메모리 시스템의 동작에 있어, 메타 데이터를 리빌드(rebuild) 하는데 소요되는 시간을 감소시킬 수 있다.

도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 2는 도 1의 메모리 컨트롤러를 설명하기 위한 도면이다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 4는 도 1의 비휘발성 메모리 장치를 설명하기 위한 도면이다.
도 5는 도 4의 메모리 블록을 설명하기 위한 도면이다.
도 6은 수퍼 블록을 설명하기 위한 도면이다.
도 7은 스트라이프(stripe)를 설명하기 위한 도면이다.
도 8은 본 발명의 실시예에 따른 메타 데이터의 관리 방법을 설명하기 위한 도면이다.
도 9는 본 발명의 실시예에 따른 메타 데이터 플러쉬(flush) 동작을 설명하기 위한 도면이다.
도 10은 본 발명의 실시예에 따른 저널 리플레이 동작(journal replay operation)을 설명하기 위한 도면이다.
도 11 내지 도 16은 본 발명의 다른 실시예에 따른 메타 데이터의 관리 방법 및 메타 데이터 플러쉬 동작을 설명하기 위한 도면이다.
도 17은 본 발명의 다른 실시 예에 따른 메타 데이터 관리 방법을 설명하기 위한 흐름도이다.
도 18 및 도 19는 본 발명의 다른 실시예에 따른 저널 리플레이 동작(journal replay operation)을 설명하기 위한 도면이다.
도 20은 본 발명의 다른 실시 예에 따른 저널 리플레이 동작(journal replay operation)을 설명하기 위한 흐름도이다.
도 21은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 22는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 23은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 24는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.

본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.

도 1을 참조하면, 메모리 시스템(Memory System; 1000)은 전원이 꺼져도 저장된 데이터가 소실되지 않는 비휘발성 메모리 장치(Nonvolatile Memory Device; 1100)와 데이터를 일시 저장하기 위한 버퍼 메모리 장치(Buffer Memory Device; 1300), 그리고 호스트(Host; 2000)의 제어에 따라 비휘발성 메모리 장치(1100) 및 버퍼 메모리 장치(1300)를 제어하는 메모리 컨트롤러(Memory Controller; 1200)를 포함할 수 있다.

호스트(2000)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 메모리 시스템(1000)과 통신할 수 있다.

메모리 컨트롤러(1200)는 메모리 시스템(1000)의 동작을 전반적으로 제어하며, 호스트(2000)와 비휘발성 메모리 장치(1100) 사이의 데이터 교환을 제어할 수 있다. 예를 들면, 메모리 컨트롤러(1200)는 호스트(2000)의 요청에 따라 비휘발성 메모리 장치(1100)를 제어하여 데이터를 프로그램(program)하거나 리드(read)할 수 있다. 또한, 메모리 컨트롤러(1200)는 비휘발성 메모리 장치(1100)에 포함된 메인 메모리 블록들 및 서브 메모리 블록들의 정보를 저장하고, 프로그램 동작을 위해 로딩된 데이터 량에 따라 메인 메모리 블록 또는 서브 메모리 블록에 프로그램 동작이 수행되도록 비휘발성 메모리 장치(1100)를 선택할 수 있다. 실시예에 따라, 비휘발성 메모리 장치(1100)는 플래시 메모리(Flash Memory)를 포함할 수 있다.

메모리 컨트롤러(1200)는 호스트(2000)와 버퍼 메모리 장치(1300) 사이의 데이터 교환을 제어하거나 또는 비휘발성 메모리 장치(1100)의 제어를 위한 시스템 데이터를 일시적으로 버퍼 메모리 장치(1300)에 저장할 수 있다. 버퍼 메모리 장치(1300)는 메모리 컨트롤러(1200)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 버퍼 메모리 장치(1300)는 메모리 컨트롤러(1200)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 또한 버퍼 메모리 장치(1300)는 메모리 컨트롤러(1200)에 의해 처리되는 데이터를 저장할 수 있다.

메모리 컨트롤러(1200)는 호스트(2000)로부터 입력된 데이터를 버퍼 메모리 장치(1300)에 일시 저장하고, 이후 버퍼 메모리 장치(1300)에 일시 저장된 데이터를 비휘발성 메모리 장치(1100)로 전송하여 저장할 수 있다. 또한 메모리 컨트롤러(1200)는 호스트(2000)로부터 데이터와 논리 어드레스(logical address)를 입력 받고, 논리 어드레스를 비휘발성 메모리 장치(1100) 내에 데이터가 실제 저장될 영역을 가리키는 물리 어드레스(physical address)로 변환할 수 있다. 또한 메모리 컨트롤러(1200)은 논리 어드레스와 물리 어드레스 간의 맵핑(mapping) 관계를 구성하는 논리-물리 어드레스 맵핑 테이블(logical-physical address mapping table)을 버퍼 메모리 장치(1300)에 저장할 수 있다.

실시예에 따라, 버퍼 메모리 장치(1300)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), DDR4 SDRAM, LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR) 또는 RDRAM(Rambus Dynamic Random Access Memory)을 포함할 수 있다.

실시예에 따라 메모리 시스템(1000)은 버퍼 메모리 장치(1300)를 포함하지 않을 수 있다.

도 2는 도 1의 메모리 컨트롤러를 설명하기 위한 도면이다.

도 2를 참고하면, 메모리 컨트롤러(1200)는 프로세서부(Processor; 710), 메모리 버퍼부(Memory Buffer; 720), 에러 정정부(ECC; 730), 호스트 인터페이스(Host Interface; 740), 버퍼 제어부(Buffer Control Circuit; 750), 비휘발성 메모리 장치 인터페이스(Nonvotile Memory Device Interface; 760), 데이터 랜더마이저(Data Randomizer; 770), 버퍼 메모리 장치 인터페이스(Buffer Memory Device Interface; 780) 및 버스(Bus; 790)를 포함할 수 있다.

버스(790)는 메모리 컨트롤러(1200)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.

프로세서부(710)는 메모리 컨트롤러(1200)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(710)는 호스트 인터페이스(740)를 통해 외부의 호스트(2000)와 통신하고, 비휘발성 메모리 장치 인터페이스(760)를 통해 비휘발성 메모리 장치(1100)와 통신할 수 있다. 또한 프로세서부(710)는 버퍼 메모리 장치 인터페이스(780)를 통해 버퍼 메모리 장치(1300)와 통신할 수 있다. 또한 프로세서부(710)는 버퍼 제어부(750)를 통해 메모리 버퍼부(720)를 제어할 수 있다. 프로세서부(710)는 메모리 버퍼부(720)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 메모리 시스템(1000)의 동작을 제어할 수 있다.

프로세서부(710)는 호스트(2000)로부터 입력된 다수의 커맨드들을 큐잉(queuing)할 수 있다. 이러한 동작을 멀티-큐(multi-queue)라고 부른다. 프로세서부(710)는 큐잉된 다수의 커맨드들을 순차적으로 비휘발성 메모리 장치(1100)에 전달할 수 있다.

메모리 버퍼부(720)는 프로세서부(710)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(720)는 프로세서부(710)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(720)는 프로세서부(710)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(720)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.

에러 정정부(730)는 에러 정정을 수행할 수 있다. 에러 정정부(730)는 비휘발성 메모리 장치 인터페이스(760)를 통해 비휘발성 메모리 장치(1100)에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 비휘발성 메모리 장치 인터페이스(760)를 통해 비휘발성 메모리 장치(1100)로 전달될 수 있다. 에러 정정부(730)는 비휘발성 메모리 장치(1100)로부터 비휘발성 메모리 장치 인터페이스(760)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(730)는 비휘발성 메모리 장치 인터페이스(760)의 구성 요소로서 비휘발성 메모리 장치 인터페이스(760)에 포함될 수 있다.

호스트 인터페이스(740)는 프로세서부(710)의 제어에 따라, 외부의 호스트(2000)와 통신하도록 구성된다. 호스트 인터페이스(740)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.

버퍼 제어부(750)는 프로세서부(710)의 제어에 따라, 메모리 버퍼부(720)를 제어하도록 구성될 수 있다.

비휘발성 메모리 장치 인터페이스(760)는 프로세서부(710)의 제어에 따라, 비휘발성 메모리 장치(1100)와 통신하도록 구성된다. 비휘발성 메모리 장치 인터페이스(760)는 채널을 통해 커맨드, 어드레스 및 데이터를 비휘발성 메모리 장치(1100)와 통신할 수 있다.

예시적으로, 메모리 컨트롤러(1200)는 메모리 버퍼부(720) 및 버퍼 제어부(750)를 포함하지 않을 수 있다.

예시적으로, 프로세서부(710)는 코드들을 이용하여 메모리 컨트롤러(1200)의 동작을 제어할 수 있다. 프로세서부(710)는 메모리 컨트롤러(1200)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(710)는 비휘발성 메모리 장치(1100)로부터 비휘발성 메모리 장치 인터페이스(760)를 통해 코드들을 로드(load)할 수 있다.

데이터 랜더마이저(Data Randomizer; 770)는 데이터를 랜덤화(randomizing) 하거나 랜덤화 된 데이터를 디랜덤화(de-randomizing) 할 수 있다. 데이터 랜더마이저(770)는 비휘발성 메모리 장치 인터페이스(760)를 통해 비휘발성 메모리 장치(1100)에 기입될 데이터에 대해 데이터 랜덤화 동작을 수행할 수 있다. 랜덤화 된 데이터는 비휘발성 메모리 장치 인터페이스(760)를 통해 비휘발성 메모리 장치(1100)로 전달될 수 있다. 데이터 랜더마이저(770)는 비휘발성 메모리 장치(1100)로부터 비휘발성 메모리 장치 인터페이스(760)를 통해 수신되는 데이터에 대해 데이터 디랜덤화 동작을 수행할 수 있다. 예시적으로, 데이터 랜더마이저(770)는 비휘발성 메모리 장치 인터페이스(760)의 구성 요소로서 비휘발성 메모리 장치 인터페이스(760)에 포함될 수 있다.

예시적으로, 메모리 컨트롤러(1200)의 버스(790)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1200) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1200) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(740), 버퍼 제어부(750), 에러 정정부(730), 비휘발성 메모리 장치 인터페이스(760) 및 버퍼 메모리 장치 인터페이스(780)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(740), 프로세서부(710), 버퍼 제어부(750), 비휘발성 메모리 장치 인터페이스(760) 및 버퍼 메모리 장치 인터페이스(780)에 연결될 수 있다. 실시예에 따라 메모리 컨트롤러(1200)는 버퍼 메모리 장치 인터페이스(780)를 포함하지 않을 수 있다.

버퍼 메모리 장치 인터페이스(780)는 프로세서부(710)의 제어에 따라 버퍼 메모리 장치(1300)와 통신하도록 구성될 수 있다. 버퍼 메모리 장치 인터페이스(780)는 채널을 통해 커맨드, 어드레스 및 데이터를 버퍼 메모리 장치(1300)와 통신할 수 있다.

메모리 시스템(1000)은 호스트(2000)로부터 기입 커맨드(write command) 및 기입 데이터(write data), 그리고 논리 어드레스(logical address)를 수신할 수 있다. 메모리 시스템(1000)은 기입 커맨드(write command)에 응답하여 기입 데이터(write data)를 저장할 비휘발성 메모리 장치(1100)의 물리적 저장 공간, 다시 말해 메모리 블록(110) 또는 페이지(page)를 할당할 수 있다. 다시 말해 메모리 시스템(1000)은 기입 커맨드(write command)에 응답하여 논리 어드레스(logical address)에 대응하는 물리 어드레스(physical address)를 맵핑할 수 있다. 이때 물리 어드레스(physical address)는 호스트(2000)로부터 수신한 기입 데이터(write data)를 저장할 비휘발성 메모리 장치(1100)의 물리적 저장 공간에 대응하는 어드레스 일 수 있다.

메모리 시스템(1000)은 상술한 논리 어드레스(logical address)와 물리 어드레스(physical address) 간의 맵핑(mapping) 정보, 다시 말해 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 비휘발성 메모리 장치(1100)의 메모리 블록(110)에 저장할 수 있다. 이때 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 저장한 메모리 블록(110)을 시스템 블록(system block)이라고 부를 수 있다.

메모리 시스템(1000)이 부팅(booting)될 때 비휘발성 메모리 장치(1100)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)는 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 로드(load)될 수 있다. 또한 메모리 시스템(1000)은 비휘발성 메모리 장치(1100)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)에 대한 확인이 필요한 때 비휘발성 메모리 장치(1100)로부터 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 리드 하여 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장할 수 있다.

다른 예시로서 메모리 시스템(1000)은 호스트(2000)로부터 기입 커맨드(write command) 및 기입 데이터(write data), 그리고 논리 어드레스(logical address)를 수신한 경우, 메모리 시스템(1000)은 기입 커맨드(write command)에 응답하여 기입 데이터(write data)를 저장할 비휘발성 메모리 장치(1100)의 물리적 저장 공간을 할당할 수 있다. 즉 메모리 시스템(1000)은 기입 커맨드(write command)에 응답하여 논리 어드레스(logical address)에 대응하는 물리 어드레스(physical address)를 맵핑할 수 있고, 이때 새롭게 생성된 논리 어드레스(logical address)와 물리 어드레스(physical address) 간의 맵핑(mapping) 정보, 다시 말해 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 업데이트(update) 할 수 있다.

이러한 경우 비휘발성 메모리 장치(1100)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)와 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information) 간에는 차이가 발생할 수 있다. 메모리 시스템(1000)은 이러한 차이를 보상하기 위하여 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 비휘발성 메모리 장치(1100)에 플러쉬(flush) 할 수 있다. 이때 플러쉬(flush)란 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)에 기초하여 비휘발성 메모리 장치(1100)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 변경하여 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)와 비휘발성 메모리 장치(1100)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 일치시키는 동작일 수 있다.

메모리 시스템(1000)은 호스트(2000)로부터 리드 커맨드(read command) 및 논리 어드레스(logical address)를 수신할 수 있다. 메모리 시스템(1000)은 리드 커맨드(read command)에 응답하여 비휘발성 메모리 장치(1100)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)로부터 논리 어드레스(logical address)에 대응하는 물리 어드레스(physical address)를 확인하고, 물리 어드레스(physical address)에 대응하는 메모리 영역에 저장된 데이터를 리드 하여 호스트(2000)로 출력할 수 있다.

도 3은 본 발명의 다른 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다. 도 3은 메모리 컨트롤러(1200)와 다수의 채널들(CH1 내지 CHk)을 통해 메모리 컨트롤러(1200)에 연결된 다수의 비휘발성 메모리 장치들(1100)을 포함한 메모리 시스템(1000)을 도시한 것이다.

도 3을 참조하면, 메모리 컨트롤러(1200)는 다수의 채널들(CH1 내지 CHk)을 통해 다수의 비휘발성 메모리 장치들(1100)과 서로 교신할 수 있다. 메모리 컨트롤러(1200)는 다수의 채널 인터페이스(1201)를 포함하고, 다수의 채널들(CH1 내지 CHk) 각각은 다수의 채널 인터페이스들(1201) 중 어느 하나에 연결될 수 있다. 예시적으로 제1 채널(CH1)은 제1 채널 인터페이스(1201)에 연결되고, 제2 채널(CH2)은 제2 채널 인터페이스(1201)에 연결되고, 또한 제k 채널(CHk)은 제k 채널 인터페이스(1201)에 각각 연결될 수 있다. 다수의 채널들(CH1 내지 CHk) 각각은 하나 이상의 비휘발성 메모리 장치(1100)에 연결될 수 있다. 또한 서로 다른 채널에 연결된 비휘발성 메모리 장치(1100)는 서로 독립적으로 동작할 수 있다. 다시 말해 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)와 제2 채널(CH2)에 연결된 비휘발성 메모리 장치(1100)는 서로 독립적으로 동작할 수 있다. 예시적으로 메모리 컨트롤러(1200)는 제1 채널(CH1)에 연결된 비휘발성 메모리 장치(1100)와 제1 채널(CH1)을 통해 데이터 또는 커맨드를 교신하는 중 병렬적으로 제2 채널(CH2)에 연결된 비휘발성 메모리 장치(1100)와 제2 채널(CH2)을 통해 데이터 또는 커맨드를 교신할 수 있다.

다수의 채널들(CH1 내지 CHk) 각각은 다수의 비휘발성 메모리 장치들(1100)에 연결될 수 있다. 이때 하나의 채널에 연결된 다수의 비휘발성 메모리 장치들(1100)은 서로 다른 웨이(Way)를 구성할 수 있다. 예시적으로 하나의 채널에 N개의 비휘발성 메모리 장치(1100)가 연결되고, 각각의 비휘발성 메모리 장치(1100)는 서로 다른 웨이를 구성할 수 있다. 즉 제1 채널(CH1)에 제1 내지 제N 비휘발성 메모리 장치들(1100)이 연결되고, 제1 비휘발성 메모리 장치(1100)는 제1 웨이(Way1)를 구성하고, 제2 비휘발성 메모리 장치(1100)는 제2 웨이(Way2)를 구성하고, 또한 제N 비휘발성 메모리 장치(1100)는 제N 웨이(WayN)을 구성할 수 있다. 또한 도 2와 달리 2개 이상의 비휘발성 메모리 장치들(1100)이 하나의 웨이(Way)를 구성할 수도 있다.

제1 채널(CH1)에 연결된 제1 내지 제N 비휘발성 메모리 장치들(1100) 각각은 서로 제1 채널(CH1)을 공유하므로 메모리 컨트롤러(1200)와 데이터 또는 커맨드를 병렬적으로 동시에 교신할 수 없고 순차적으로 교신할 수 있다. 다시 말해 메모리 컨트롤러(1200)가 제1 채널(CH1)의 제1 웨이(Way1)를 구성하는 제1 비휘발성 메모리 장치(1100)에 제1 채널(CH1)을 통해 데이터를 발신하는 동안, 제1 채널(CH1)의 제2 내지 제N 웨이(Way2 ~ WayN)를 구성하는 제2 내지 제N 비휘발성 메모리 장치(1100)는 제1 채널(CH1)을 통해 메모리 컨트롤러(1200)과 서로 데이터 또는 커맨드를 교신할 수 없다. 다시 말해 제1 채널(CH1)을 공유하는 제1 내지 제N 비휘발성 메모리 장치들(1100) 중 어느 하나가 제1 채널(CH1)을 점유하는 동안 제1 채널(CH1)에 연결된 다른 비휘발성 메모리 장치들(1100)은 제1 채널(CH1)을 사용할 수 없다.

제1 채널(CH1)의 제1 웨이(Way1)를 구성하는 제1 비휘발성 메모리 장치(1100)와 제2 채널(CH2)의 제1 웨이(Way1)을 구성하는 제1 비휘발성 메모리 장치(1100)는 메모리 컨트롤러(1200)와 서로 독립적으로 교신할 수 있다. 다시 말해 메모리 컨트롤러(1200)가 제1 채널(CH1)의 제1 웨이(Way1)를 구성하는 제1 비휘발성 메모리 장치(1100)와 제1 채널(CH1) 및 제1 채널 인터페이스(1201)를 통해 데이터를 주고 받는 동안, 동시에 메모리 컨트롤러(1200)는 제2 채널(CH2)의 제1 웨이(Way1)을 구성하는 제1 비휘발성 메모리 장치(1100)와 제2 채널(CH2) 및 제2 채널 인터페이스(1201)를 통해 데이터를 주고 받을 수 있다.

도 4는 도 1의 비휘발성 메모리 장치를 설명하기 위한 도면이다.

도 4를 참조하면, 비휘발성 메모리 장치(1100)는 데이터가 저장되는 메모리 셀 어레이(100)를 포함할 수 있다. 비휘발성 메모리 장치(1100)는 메모리 셀 어레이(100)에 데이터를 저장하기 위한 프로그램 동작(program operation), 저장된 데이터를 출력하기 위한 리드 동작(read operation) 및 저장된 데이터를 소거하기 위한 소거 동작(erase operation)을 수행하도록 구성된 주변 회로들(200)을 포함할 수 있다. 비휘발성 메모리 장치(1100)는 메모리 컨트롤러(도 1의 1200)의 제어에 따라 주변 회로들(200)을 제어하는 제어 로직(300)을 포함할 수 있다.

메모리 셀 어레이(100)는 다수의 메모리 블록들(BLK1~BLKm; 110 (m은 양의 정수))을 포함할 수 있다. 각각의 메모리 블록들(BLK1~BLKm; 110)에는 로컬 라인들(local lines; LL)과 비트 라인들(BL1~BLn; n은 양의 정수)이 연결될 수 있다. 예를 들면, 로컬 라인들(LL)은 제1 셀렉트 라인(first select line), 제2 셀렉트 라인(second select line), 상기 제1 및 제2 셀렉트 라인들 사이에 배열된 다수의 워드 라인들(word lines)을 포함할 수 있다. 또한, 로컬 라인들(LL)은 제1 셀렉트 라인과 워드 라인들 사이, 제2 셀렉트 라인과 워드 라인들 사이에 배열된 더미 라인들을 포함할 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인일 수 있다. 예를 들면, 로컬 라인들(LL)은 워드 라인들, 드레인 및 소스 셀렉트 라인들 및 소스 라인들(source lines)을 포함할 수 있다. 예를 들면, 로컬 라인들(LL)은 더미 라인들(dummy lines)을 더 포함할 수 있다. 예를 들면, 로컬 라인들(LL)은 파이프 라인들(pipe lines)을 더 포함할 수 있다. 로컬 라인들(LL)은 메모리 블록들(BLK1~BLKm; 110)에 각각 연결될 수 있으며, 비트 라인들(BL1~BLn)은 메모리 블록들(BLK1~BLKm; 110)에 공통으로 연결될 수 있다. 메모리 블록들(BLK1~BLKm; 110)은 2차원 또는 3차원 구조로 구현될 수 있다. 예를 들면, 2차원 구조의 메모리 블록들(110)에서 메모리 셀들은 기판에 평행한 방향으로 배열될 수 있다. 예를 들면, 3차원 구조의 메모리 블록들(110)에서 메모리 셀들은 기판에 수직 방향으로 적층될 수 있다.

주변 회로들(200)은 제어 로직(300)의 제어에 따라 선택된 메모리 블록(110)의 프로그램, 리드 및 소거 동작을 수행하도록 구성될 수 있다. 예를 들면, 주변 회로들(200)은 제어 로직(300)의 제어에 따라 제1 셀렉트 라인, 제2 셀렉트 라인 및 워드 라인들에 검증 전압 및 패스 전압들을 공급하고, 제1 셀렉트 라인, 제2 셀렉트 라인 및 워드 라인들을 선택적으로 디스차지할 수 있고, 워드 라인들 중 선택된 워드 라인에 연결된 메모리 셀들을 검증할 수 있다. 예를 들면, 주변 회로들(200)은 전압 생성 회로(voltage generating circuit; 210), 로우 디코더(row decoder; 220), 페이지 버퍼 그룹(page buffer group; 230), 컬럼 디코더(column decoder; 240), 입출력 회로(input/output circuit; 250) 및 센싱 회로(sensing circuit; 260)를 포함할 수 있다.

전압 생성 회로(210)는 동작 신호(OP_CMD)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 또한, 전압 생성 회로(210)는 동작 신호(OP_CMD)에 응답하여 로컬 라인들(LL)을 선택적으로 디스차지할 수 있다. 예를 들면, 전압 생성 회로(210)는 제어 로직(300)의 제어에 따라 프로그램 전압, 검증 전압, 패스 전압들, 턴온 전압, 리드 전압, 소거 전압 및 소스 라인 전압 등을 생성할 수 있다.

로우 디코더(row decoder; 220)는 로우 어드레스(RADD)에 응답하여 동작 전압들(Vop)을 선택된 메모리 블록(110)에 연결된 로컬 라인들(LL)에 전달할 수 있다.

페이지 버퍼 그룹(230)은 비트 라인들(BL1~BLn)에 연결된 다수의 페이지 버퍼들(PB1~PBn; 231)을 포함할 수 있다. 페이지 버퍼들(PB1~PBn; 231)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 페이지 버퍼들(PB1~PBn; 231)은 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.

컬럼 디코더(240)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(250)와 페이지 버퍼 그룹(230) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(240)는 데이터 라인들(DL)을 통해 페이지 버퍼들(231)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(250)와 데이터를 주고받을 수 있다.

입출력 회로(250)는 메모리 컨트롤러(도 1의 1200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADD)를 제어 로직(300)에 전달하거나, 데이터(DATA)를 컬럼 디코더(240)와 주고받을 수 있다.

센싱 회로(260)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트(VRY_BIT<#>)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(230)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.

제어 로직(300)은 커맨드(CMD) 및 어드레스(ADD)에 응답하여 동작 신호(OP_CMD), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRY_BIT<#>)를 출력하여 주변 회로들(200)을 제어할 수 있다. 또한, 제어 로직(300)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.

비휘발성 메모리 장치(1100)의 동작에 있어 각각의 메모리 블록(110)은 소거 동작의 단위 일 수 있다. 다시 말해 하나의 메모리 블록(110)에 포함된 다수의 메모리 셀들은 서로 동시에 소거되며, 선별적으로 소거되지 못할 수 있다.

도 5는 도 4의 메모리 블록을 설명하기 위한 도면이다.

도 5를 참조하면, 메모리 블록(110)은 제1 셀렉트 라인과 제2 셀렉트 라인 사이에 서로 평행하게 배열된 다수의 워드 라인들이 연결될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다. 보다 구체적으로 설명하면, 메모리 블록(110)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 다수의 스트링들(strings; ST)을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링들(ST)에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들(ST)에 공통으로 연결될 수 있다. 스트링들(ST)은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.

스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(F1~F16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(F1~F16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.

소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(F1~F16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 소스 셀렉트 트랜지스터들(SST)의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들(DST)의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(F1~F16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(110)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들(PPG)이 포함될 수 있다.

하나의 메모리 셀은 1비트 데이터를 저장할 수 있다. 이를 통상적으로 싱글 레벨 셀(single level cell; SLC)라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PPG)에 포함된 셀 개수 만큼의 데이터 비트들을 포함할 수 있다. 또한 하나의 메모리 셀(MC)은 2 이상의 비트 데이터를 저장할 수 있다. 이를 통상적으로 멀티 레벨 셀(multi-level cell; MLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.

메모리 셀이 2비트의 데이터를 저장할 때 하나의 물리 페이지(PPG)는 2개의 페이지들(PG)을 포함할 수 있다. 이때 하나의 페이지(PG)는 하나의 논리 페이지(LPG) 데이터를 저장할 수 있다. 하나의 메모리 셀은 데이터에 따라 다수의 문턱 전압들(threshold voltage) 중 어느 하나를 가질 수 있고, 하나의 물리 페이지(PPG)에 포함된 다수의 페이지들(PG)은 문턱 전압(threshold voltage)의 차이로 표현될 수 있다.

하나의 물리 페이지(PPG)에 포함된 다수의 메모리 셀들은 동시에 프로그램 될 수 있다. 다시 말해 비휘발성 메모리 장치(1100)는 물리 페이지(PPG)의 단위로 프로그램 동작을 수행할 수 있다. 하나의 메모리 블록에 포함된 다수의 메모리 셀들은 동시에 소거될 수 있다. 다시 말해 비휘발성 메모리 장치(1100)는 메모리 블록(110)의 단위로 소거 동작을 수행할 수 있다. 예시적으로 하나의 메모리 블록(110)에 저장된 데이터의 일부를 업데이트 하기 위해서는 메모리 블록(110)에 저장된 데이터 전체를 리드 하여 그 중 업데이트가 필요한 데이터를 변경한 후 다시 전체 데이터를 다른 메모리 블록(110)에 프로그램 할 수 있다.

도 6은 수퍼 블록을 설명하기 위한 도면이다.

도 6을 참조하면, 제1 채널(CH1)을 구성하는 다수의 웨이들(Way1 내지 WayN) 각각은 하나 이상의 비휘발성 메모리 장치(1100)로 구성될 수 있다. 상술한 바와 같이 하나의 비휘발성 메모리 장치(1100)는 데이터가 저장되는 메모리 셀 어레이(100)를 포함할 수 있으며, 메모리 셀 어레이(100)는 다수의 메모리 블록들(BLK1~BLKm; 110)을 포함할 수 있다. 각각의 메모리 블록들(BLK1~BLKm; 110)은 서로 독립적으로 소거 동작이 수행될 수 있고, 메모리 블록들(BLK1~BLKm; 110) 중 어느 하나의 메모리 블록에 포함된 다수의 메모리 셀들은 동시에 소거 동작이 수행될 수 있다.

수퍼 블록(500)은 서로 다른 웨이를 구성하는 각각의 비휘발성 메모리 장치들(1100)에서 선택된 메모리 블록들의 집합으로 구성될 수 있다. 다시 말해 제1 수퍼 블록(S_BLK1; 500)은 제1 웨이(Way1)를 구성하는 제1 비휘발성 메모리 장치(1100)에 포함되는 제1 메모리 블록(BLK1; 110)과 제2 웨이(Way2)를 구성하는 제2 비휘발성 메모리 장치(1100)에 포함되는 제1 메모리 블록(BLK1; 110) 내지 제N 웨이(WayN)를 구성하는 제N 비휘발성 메모리 장치(1100)에 포함되는 제1 메모리 블록(BLK1; 110)들로 구성될 수 있다. 또한 제2 수퍼 블록(S_BLK2; 500)은 제1 웨이(Way1)를 구성하는 제1 비휘발성 메모리 장치(1100)에 포함되는 제2 메모리 블록(BLK2; 110)과 제2 웨이(Way2)를 구성하는 제2 비휘발성 메모리 장치(1100)에 포함되는 제2 메모리 블록(BLK2; 110) 내지 제N 웨이(WayN)를 구성하는 제N 비휘발성 메모리 장치(1100)에 포함되는 제2 메모리 블록(BLK2; 110)들로 구성될 수 있다. 마찬가지로 제m 수퍼 블록(S_BLKm; 500)은 제1 웨이(Way1)를 구성하는 제1 비휘발성 메모리 장치(1100)에 포함되는 제m 메모리 블록(BLKm; 110)과 제2 웨이(Way2)를 구성하는 제2 비휘발성 메모리 장치(1100)에 포함되는 제m 메모리 블록(BLKm; 110) 내지 제N 웨이(WayN)를 구성하는 제N 비휘발성 메모리 장치(1100)에 포함되는 제m 메모리 블록(BLKm; 110)들로 구성될 수 있다.

하나의 수퍼 블록(500)에 포함된 다수의 메모리 블록들 각각은 물리적으로 서로 다른 메모리 블록이지만, 논리적으로 하나의 메모리 블록처럼 동작할 수 있다. 다시 말해 하나의 수퍼 블록(500)에 포함된 다수의 메모리 블록들은 서로 동시에 프로그램 되거나 또는 소거될 수 있다. 메모리 시스템(1000)은 수퍼 블록 단위로 프로그램 또는 소거 동작을 수행하여 프로그램 또는 소거 동작의 성능을 향상시킬 수 있다. 또한 메모리 시스템(1000)은 가비지 컬렉션(garbage collection) 또는 웨어 레벨링(wear leveling)과 같은 동작을 수퍼 블록 단위로 수행하여 다수의 메모리 블록들을 보다 효율적으로 관리할 수 있다.

도 7은 스트라이프(stripe)를 설명하기 위한 도면이다.

도 7을 참조하면, 하나의 수퍼 블록(500)은 다수의 메모리 블록들(110A ~ 110D)을 포함할 수 있다. 메모리 블록들(110A ~ 110D) 각각은 서로 다른 비휘발성 메모리 장치들(1100)에 포함될 수 있고, 비휘발성 메모리 장치들(1100) 각각은 서로 다른 웨이(Way)를 구성할 수 있다. 또한 메모리 블록들(110A ~ 110D) 각각은 다수의 페이지들(Page1 ~ Page7)을 포함할 수 있다.

수퍼 블록(500)은 다수의 스트라이프들(Stripe1 ~ Stripe7)을 포함할 수 있다. 메모리 시스템(1000)은 제1 메모리 블록(110A)에 포함된 제1 페이지(Page), 제2 메모리 블록(110B)에 포함된 제1 페이지(Page), 제3 메모리 블록(110C)에 포함된 제1 페이지(Page) 및 제4 메모리 블록(110D)에 포함된 제1 페이지(Page)에 서로 병렬적으로 프로그램 동작을 수행할 수 있다. 이때 제1 메모리 블록(110A)에 포함된 제1 페이지(Page), 제2 메모리 블록(110B)에 포함된 제1 페이지(Page), 제3 메모리 블록(110C)에 포함된 제1 페이지(Page) 및 제4 메모리 블록(110D)에 포함된 제1 페이지(Page)의 그룹을 제1 스트라이프(Stripe1)라고 부를 수 있다. 즉 하나의 스트라이프(Stripe)에 포함된 다수의 페이지들에 대해 서로 병렬적으로 프로그램 동작이 수행될 수 있다. 다시 말해 메모리 시스템(1000)은 수퍼 블록(500)을 논리적으로 하나의 메모리 블록(110)과 같이 관리하고 운용할 수 있고, 또한 하나의 스트라이프(Stripe)를 논리적으로 하나의 페이지(Page)와 같이 관리하고 운용할 수 있다. 메모리 시스템(1000)은 이러한 수퍼 블록 및 스트라이프 관리 및 운용을 통해 보다 효율적으로 동작할 수 있다.

도 8은 본 발명의 실시예에 따른 메타 데이터의 관리 방법을 설명하기 위한 도면이다.

도 8을 참조하면, 메타 데이터(meta data)는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information), 유효 페이지 정보(valid page information) 및 신뢰성 정보(reliability information) 중 하나 이상을 포함할 수 있다.

논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)는 상술한 바와 같이 호스트(2000)로부터 수신한 논리 어드레스(logical address)와 상기 논리 어드레스에 대응하는 데이터가 비휘발성 메모리 장치(1100) 내 저장될 메모리 공간에 대한 물리 어드레스(physical address) 간의 맵핑 정보 일 수 있다. 또한 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)는 호스트(2000)로부터 수신한 논리 어드레스(logical address)와 상기 논리 어드레스에 대응하는 데이터가 비휘발성 메모리 장치(1100) 내 저장된 메모리 공간에 대한 물리 어드레스(physical address) 간의 맵핑 정보 일 수 있다.

다른 예시로서 메타 데이터(meta data)는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information) 대신 논리-가상 어드레스 맵핑 정보(logical-virtual address mapping information)를 포함할 수 있다. 메모리 컨트롤러(1200)는 호스트(2000)로부터 기입 커맨드(write command) 및 기입 데이터(write data), 그리고 논리 어드레스(logical address)를 수신할 수 있다. 메모리 컨트롤러(1200)는 기입 커맨드(write command)에 응답하여 기입 데이터(write data)를 저장할 비휘발성 메모리 장치(1100)의 물리적 저장 공간, 다시 말해 메모리 블록(110) 또는 페이지(page)를 할당할 수 있다. 이때 할당된 비휘발성 메모리 장치(1100)의 물리적 저장 공간에 대한 어드레스를 가상 어드레스(virtual address)라고 할 수 있다. 다시 말해 가상 어드레스(virtual address)는 호스트(2000)로부터 수신한 기입 데이터(write data)를 저장할 비휘발성 메모리 장치(1100)의 물리적 저장 공간에 대응하는 어드레스 일 수 있다.

그리고 나서 메모리 컨트롤러(1200)는 호스트(2000)로부터 입력된 기입 데이터(write data)를 가상 어드레스(virtual address)에 대응하는 비휘발성 메모리 장치(1100)의 물리적 저장 공간에 프로그램 할 수 있다. 기입 데이터(write data)에 대한 프로그램 동작이 성공적으로 완료된 경우 가상 어드레스(virtual address)는 최종적인 물리 어드레스(physical address)와 동일할 수 있다. 다른 예시로서 가상 어드레스(virtual address)에 대응하는 비휘발성 메모리 장치(1100)의 물리적 저장 공간에 결함이 있는 때, 기입 데이터(write data)에 대한 프로그램 동작이 실패할 수 있다. 이러한 경우 메모리 컨트롤러(1200)는 기입 데이터(write data) 저장을 위하여 비휘발성 메모리 장치(1100) 내 다른 저장 공간을 할당하고, 다시 할당된 저장 공간에 기입 데이터를 프로그램 할 수 있다. 이러한 경우 최초 할당된 가상 어드레스(virtual address)와 데이터가 기입된 최종적인 물리 어드레스(physical address)가 상이할 수 있다. 결과적으로 기입 데이터에 대한 프로그램이 성공적으로 완료된 후 가상 어드레스(virtual address)는 최종적인 물리 어드레스(physical address)로 변경될 수 있다.

메타 데이터(meta data)는 유효 페이지 정보(valid page information)를 포함할 수 있다. 유효 페이지 정보는 메모리 블록 내 다수의 페이지들 또는 수퍼 블록 내 다수의 스트라이프(stripe)들 중 유효한 데이터(valid data)를 저장하고 있는 페이지 또는 스트라이프에 대한 정보 일 수 있다. 메모리 컨트롤러(1200)는 가비지 컬렉션 동작(garbage collection operation)시 상기의 유효 페이지 정보(valid page information)를 이용할 수 있다. 즉 메모리 컨트롤러(1200)는 가비지 컬렉션 동작(garbage collection operation)시 비휘발성 메모리 장치(1100)에 저장된 유효 페이지 정보(valid page information)를 리드 하여 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 로드(load)할 수 있다. 그리고 나서 메모리 컨트롤러(1200)는 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 로드(load)된 유효 페이지 정보(valid page information)에 기초하여 가비지 컬렉션 동작(garbage collection operation)을 수행하고, 가비지 컬렉션 동작(garbage collection operation) 완료 후 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 유효 페이지 정보(valid page information)를 업데이트 할 수 있다. 또한 메모리 컨트롤러(1200)는 업데이트 된 유효 페이지 정보(valid page information)에 기초하여 비휘발성 메모리 장치(1100)에 저장된 유효 페이지 정보(valid page information)를 갱신할 수 있다. 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)를 통칭하여 버퍼 메모리라고 명명할 수 있다.

메타 데이터(meta data)는 신뢰성 정보(reliability information)를 포함할 수 있다. 신뢰성 정보(reliability information)는 메모리 블록(110) 또는 수퍼 블록(500)에 대한 소거 사이클 회수 정보(erase cycle count information), 리드 회수 정보(read count information)를 포함할 수 있다. 메모리 컨트롤러(1200)는 상술한 신뢰성 정보(reliability information)에 기초하여 리드 리클레임 동작(read reclaim operation) 또는 웨어 레벨링 동작(wear leveling operation)을 제어할 수 있다.

리드 동작에 의해 메모리 셀들의 문턱 전압(threshold voltage)이 상승할 수 있다. 이때 메모리 셀들의 문턱 전압 상승 크기는 리드 동작이 수행되는 회수가 증가할수록 더욱 커질 수 있고, 결과적으로 리드 동작시 데이터의 에러 수준이 높아질 수 있다. 예시적으로 메모리 블록(110)에 저장된 데이터의 에러 수준이 과도하게 높아질 경우 데이터에 대한 에러 정정 동작(error correction operation)이 실패할 수 있다. 메모리 컨트롤러(1200)는 상기와 같이 에러 정정 동작(error correction operation)이 실패하기 전 메모리 블록(110)에 저장된 데이터를 다른 메모리 블록(110)에 카피-프로그램(copy-program) 할 수 있다. 상기와 같은 동작을 리드 리클레임 동작(read reclaim operation)이라고 명명할 수 있다. 다시 말해 리드 리클레임 동작(read reclaim operation)은 메모리 블록(110)에 저장된 데이터의 에러 수준이 일정 수준 이상인 때 메모리 블록(110)에 저장된 데이터를 다른 메모리 블록(110)에 카피-프로그램(copy-program) 하는 동작일 수 있다.

메모리 컨트롤러(1200)는 다수의 메모리 블록들(110) 또는 수퍼 블록들(500)이 서로 유사한 신뢰성 수준을 가질 수 있도록 관리할 수 있다. 이러한 관리 동작을 웨어 레벨링 동작(wear leveling operation)이라고 부를 수 있다. 메모리 블록들(110) 또는 수퍼 블록들(500)은 프로그램-소거 동작이 자주 수행 될수록 신뢰성 수준이 저하될 수 있다. 다시 말해 웨어 레벨링 동작(wear leveling operation)은 다수의 메모리 블록들(110) 또는 수퍼 블록들(500)이 서로 유사한 신뢰성 수준을 가질 수 있도록 메모리 블록들(110) 또는 수퍼 블록들(500)의 프로그램-소거 회수를 관리하는 동작일 수 있다.

메모리 컨트롤러(1200)는 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 신뢰성 정보(reliability information)에 기초하여 웨어 레벨링 동작(wear leveling operation)을 수행하고, 웨어 레벨링 동작(wear leveling operation) 후 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 신뢰성 정보(reliability information)를 업데이트 할 수 있다. 또한 메모리 컨트롤러(1200)는 업데이트 된 신뢰성 정보(reliability information)에 기초하여 비휘발성 메모리 장치(1100)에 저장된 신뢰성 정보(reliability information)를 갱신할 수 있다.

메모리 컨트롤러(1200)는 메타 데이터(meta data)를 다수의 메타 슬라이스들(meta slice; MS1 ~ MS12)로 분할하여 관리할 수 있다. 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information) 내 다수의 메타 슬라이스들(MS1 ~ MS8) 각각은 수퍼 블록(500) 내 다수의 스트라이프들(stripe) 중 하나 이상의 스트라이프(stripe)에 대응하는 정보일 수 있다. 다른 예시로서 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information) 내의 다수의 메타 슬라이스들(MS1 ~ MS8) 각각은 메모리 블록(110)내 다수의 페이지들 중 하나 이상의 페이지에 대응하는 정보일 수 있다.

메타 데이터(meta data) 내의 메타 슬라이스(meta slice)의 크기 또는 메타 슬라이스의 개수는 프로세서부(710)에 의해 결정될 수 있다. 예시로서 메타 데이터(meta data)는 논리 어드레스(logical address)를 기준으로 다수의 메타 슬라이스들(meta slices)로 분할될 수 있다.

도 9는 본 발명의 실시예에 따른 메타 데이터 플러쉬(flush) 동작을 설명하기 위한 도면이다.

도 9를 참조하면, 메모리 컨트롤러(1200)는 부팅(booting) 동작 수행시 비휘발성 메모리 장치(1100)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 로드(load)할 수 있다. 또한 메모리 컨트롤러(1200)는 비휘발성 메모리 장치(1100)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)에 대한 확인이 필요한 때 비휘발성 메모리 장치(1100)로부터 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 리드 하여 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장할 수 있다.

메모리 컨트롤러(1200)는 호스트(2000)로부터 기입 커맨드(write command) 및 기입 데이터(write data), 그리고 논리 어드레스(logical address)를 수신할 수 있다. 메모리 컨트롤러(1200)는 기입 커맨드(write command)에 응답하여 기입 데이터(write data)를 저장할 비휘발성 메모리 장치(1100)의 물리적 저장 공간, 다시 말해 메모리 블록(110) 또는 페이지(page)를 할당할 수 있다. 다시 말해 메모리 컨트롤러(1200)는 기입 커맨드(write command)에 응답하여 논리 어드레스(logical address)에 대응하는 물리 어드레스(physical address)를 맵핑할 수 있다. 이때 물리 어드레스(physical address)는 호스트(2000)로부터 수신한 기입 데이터(write data)를 저장할 비휘발성 메모리 장치(1100)의 물리적 저장 공간에 대응하는 어드레스 일 수 있다.

메모리 컨트롤러(1200)는 기입 커맨드(write command)에 응답하여 논리 어드레스(logical address)에 대응하는 물리 어드레스(physical address)를 맵핑할 수 있고, 이때 기존에 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 새롭게 생성된 논리 어드레스(logical address)와 물리 어드레스(physical address) 간의 맵핑(mapping) 정보, 다시 말해 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)로 업데이트(update) 할 수 있다.

이러한 경우 비휘발성 메모리 장치(1100)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)와 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information) 간에는 차이가 발생할 수 있다. 메모리 컨트롤러(1200)는 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 비휘발성 메모리 장치(1100)에 플러쉬(flush) 하여 서로 상이한 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 동일하게 만들 수 있다. 메모리 컨트롤러(1200)는 상술한 플러쉬(flush) 동작을 통해 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)와 비휘발성 메모리 장치(1100)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 일치시킬 수 있다.

메모리 컨트롤러(1200)는 메타 슬라이스(meta slice) 단위로 플러쉬(flush) 동작을 수행할 수 있고, 이때 메타 슬라이스(meta slice)와 함께 저널 데이터(journal data)를 비휘발성 메모리 장치(1100)에 저장할 수 있다. 저널 데이터(journal data)란 메타 데이터(meta data)의 업데이트 사항에 대한 히스토리 정보(history information)일 수 있다. 다시 말해 저널 데이터(journal data)를 통해 업데이트 되기 전 또는 업데이트 된 후의 메타 데이터(meta data)를 도출할 수 있다. 상술한 메타 데이터 플러쉬 동작(meta data flush operation)은 저널 데이터가 모두 채워진 때 수행될 수 있다.

저널 데이터(journal data)는 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)의 일부 공간에 저장될 수 있다. 저널 데이터가 모두 채워졌다는 것은 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저널 데이터 저장을 위해 할당된 공간이 모두 채워졌음을 의미할 수 있다. 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 저널 데이터가 비휘발성 메모리 장치(1100)로 플러쉬 된 후 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 저널 데이터는 지워질 수 있다. 다시 말해 플러쉬 된 후 저널 데이터 저장을 위해 할당된 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)의 저널 데이터 저장 공간은 새로운 저널 데이터를 저장할 수 있다.

예시로서 저널 데이터(journal data)가 모두 채워진 때, 메모리 컨트롤러(1200)는 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 제1 메타 슬라이스(MS1)를 함께 비휘발성 메모리 장치(1100)로 플러쉬 할 수 있다. 이때 모두 채워진 저널 데이터를 제1 저널 엔트리(journal entry-1)라고 명명할 수 있다. 메모리 컨트롤러(1200)는 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 제1 메타 슬라이스(MS1)와 제1 저널 엔트리(journal entry-1)를 함께 비휘발성 메모리 장치(1100)로 플러쉬 할 수 있다. 이후 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)의 저널 데이터 저장 공간은 새로운 저널 데이터를 저장할 수 있다.

그리고 나서 다시 저널 데이터(journal data)가 모두 채워된 때, 다시 말해 제2 저널 엔트리(journal entry-2)가 생성된 때, 메모리 컨트롤러(1200)는 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 제2 저널 엔트리(journal entry-2)와 제2 메타 슬라이스(MS2)를 함께 비휘발성 메모리 장치(1100)로 플러쉬 할 수 있다. 상술한 바와 같이 메모리 컨트롤러(1200)는 저널 데이터(journal data)가 다 채워진 때 이전 플러쉬 된 메타 슬라이스의 다음 메타 슬라이스를 저널 데이터와 함께 비휘발성 메모리 장치(1100)에 플러쉬 할 수 있다. 메모리 컨트롤러(1200)는 상술한 방식으로 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)의 메타 슬라이스들(MS3 ~ MS8)을 제3 저널 엔트리 내지 제8 저널 엔트리와 함께 순차적으로 플러쉬 할 수 있다. 상술한 바와 같이 비휘발성 메모리 장치(1100)로 플러쉬 된 다수의 저널 엔트리들을 통칭하여 저널 데이터라고 부를 수 있다. 그리고 나서 메모리 컨트롤러(1200)는 유효 페이지 정보(valid page information)에 포함된 제9 내지 제10 메타 슬라이스들(MS9~MS10) 및 신뢰성 정보(relibility information)에 포함된 제11 내지 제12 메타 슬라이스들(MS11 ~ MS12)을 제9 저널 엔트리 내지 제12 저널 엔트리와 함께 비휘발성 메모리 장치(1100)로 순차적으로 플러쉬 할 수 있다.

메모리 컨트롤러(1200)는 메타 데이터를 구성하는 다수의 메타 슬라이스들 중 마지막 메타 슬라이스인 제12 메타 슬라이스(MS12)까지 플러쉬 한 후 다시 저널 데이터(journal data)가 다 채워진 때, 해당 저널 데이터, 즉 제13 저널 엔트리(journal entry-13)와 처음 메타 슬라이스, 즉 제1 메타 슬라이스(MS1)를 함께 비휘발성 메모리 장치(1100)로 플러쉬 할 수 있다. 상술한 동작을 통해 메모리 컨트롤러(1200)는 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 저널 데이터와 메타 데이터를 비휘발성 메모리 장치(1100)로 플러쉬 할 수 있다.

메타 데이터(meta data)의 메타 슬라이스(meta slice)의 크기는 프로세서부(710)에 의해 결정될 수 있다. 예시로서 메타 데이터(meta data)는 논리 어드레스(logical address)를 기준으로 다수의 메타 슬라이스들(meta slices)로 분할될 수 있다.

메모리 시스템(1000)에 전원이 공급되면 메모리 컨트롤러(1200)는 메모리 장치(1100)에 저장되어 있는 다수의 메타 슬라이스들로 분할된 메타 데이터를 순차적으로 읽어 내어 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장하기 위한 커맨드 및 어드레스를 생성시킬 수 있다. 메모리 컨트롤러(1200)는 메타 데이터의 변경을 발생시키는 동작에 따라서 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 데이터를 업데이트 하고, 메타 데이터 변경에 상응하는 저널 엔트리(journal entry)를 생성시켜 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장하도록 메모리 시스템(1000)을 제어한다. 저널 엔트리(journal entry)에는 메타 데이터의 변경을 복원하는데 필요한 정보가 포함된다. 예시로서, 저널 엔트리(journal entry)는 메타 데이터의 변경이 발생한 동작을 나타내는 타입(type)에 대한 정보 및 메타 데이터의 변경을 복원하기 위한 데이터를 포함할 수 있다. 메타 데이터의 변경이 발생한 동작을 나타내는 타입에 대한 정보로는 쓰기(write) 동작, 메모리 블록을 할당하는 동작, 페이지에 저장된 데이터를 카피하는 동작 등의 메타 데이터를 변경시킬 수 있는 모든 동작(operation)에 대한 타입을 정의하는 정보들이 포함될 수 있다. 그리고, 메타 데이터의 변경을 복원하기 위한 데이터에는 논리 어드레스, 이전 물리 어드레스, 새로운 물리 어드레스가 포함될 수 있다.

도 10은 본 발명의 실시예에 따른 저널 리플레이 동작(journal replay operation)을 설명하기 위한 도면이다.

메모리 시스템(1000)은 서든 파워 로스(sudden power loss) 후 다시 파워 온(power on) 된 경우 비휘발성 메모리 장치(1100)에 저장된 메타 데이터(meta data)를 리드하여 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 리빌드(rebuild) 할 수 있다. 이때 저널 리플레이 동작(journal replay operation)이 수행될 수 있다. 상술한 바와 같이 저널 데이터(journal data)란 메타 데이터(meta data)의 업데이트 사항에 대한 히스토리 정보(history information)일 수 있다. 다시 말해 저널 데이터(journal data)를 통해 업데이트 되기 전 또는 업데이트 된 후의 메타 데이터(meta data)의 변경 과정을 도출할 수 있다. 비휘발성 메모리 장치(1100)로부터 리드한 메타 데이터(meta data)는 최신 정보가 아닌 업데이트 되기 전의 정보를 포함할 수 있고, 이러한 업데이트 되기 전의 정보를 저널 리플레이 동작(journal replay operation)을 통해 최신 정보로 리빌드(rebuild) 할 수 있다.

도 10을 참조하면, 메모리 컨트롤러(1200)는 저널 리플레이 동작(journal replay operation)시 모든 메타 슬라이스들(meta slices)에 대응하는 저널 엔트리들(journal entry)을 모두 리플레이(replay) 하여 메타 데이터 리빌드 동작(meta data rebuild operation)을 수행할 수 있다. 이 경우 메모리 컨트롤러(1200)는 메타 데이터 내의 메타 슬라이스들(meta slices)의 수와 같은 수 만큼의 저널 엔트리들(journal entry)을 리플레이(replay) 할 수 있다. 예시로서 메타 데이터가 12개의 메타 슬라이스들(meta slices)을 포함하고 제2 메타 슬라이스(MS2)까지 플러쉬 된 상태인 경우 메모리 컨트롤러(1200)는 가장 최근에, 다시 말해 마지막에 플러쉬된 제2 메타 슬라이스(MS2)에 대응하는 저널 엔트리(journal entry), 즉 제14 저널 엔트리(journal entry-14)부터 역방향으로 제2 메타 슬라이스(MS2)의 인접한 다음 메타 슬라이스(meta slice)인 제3 메타 슬라이스(MS3)에 대응하는 저널 엔트리(journal entry), 즉 제3 저널 엔트리(journal entry-3)까지, 그 사이에 포함되는 모든 저널 엔트리(journal entry)에 대해 저널 리플레이 동작(journal replay operation)을 수행하여 최신의 메타 데이터(meta data)를 리빌드 할 수 있다. 이때 리플레이 되는 저널 엔트리의 개수는 메타 데이터 내의 메타 슬라이스들의 개수와 동일할 수 있다. 상술한 예시에서 메타 데이터 내의 메타 슬라이스들의 개수와 리플레이 되는 저널 엔트리의 개수는 모두 12개 이다.

메모리 시스템(1000)은 서든 파워 로스(sudden power loss) 후 다시 파워 온(power on) 된 경우 최신의 메타 데이터를 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 리빌드(rebuild) 하는 동작을 수행하는 데 이러한 리빌드 동작에 소요되는 시간을 오픈 타임(open time)이라고 부를 수 있다. 다시 말해 오픈 타임(open time)이란 비휘발성 메모리 장치(1100)에 저장된 메타 데이터 및 저널 데이터를 이용하여 최신의 메타 데이터를 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 리빌드하는 데 소요되는 시간으로 저널 리플레이 동작에 소요되는 시간에 오픈 타임에 큰 비중을 차지할 수 있다. 즉 메모리 컨트롤러(1200)는 오픈 타임(open time) 동안 모든 메타 슬라이스들을 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 로딩(loading)할 수 있다.

도 11 내지 도 16은 본 발명의 다른 실시예에 따른 메타 데이터의 관리 방법 및 메타 데이터 플러쉬 동작을 설명하기 위한 도면이다.

버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 데이터(meta data)의 메타 슬라이스들(meta slice)과 비휘발성 메모리 장치(1100)에 저장된 메타 데이터(meta data)의 메타 슬라이스(meta slice)는 서로 동일할 수도 있고 서로 상이할 수도 있다. 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 데이터(meta data)의 메타 슬라이스(meta slice)가 비휘발성 메모리 장치(1100)에 저장된 메타 데이터(meta data)의 메타 슬라이스(meta slice)와 서로 동일한 경우 클린(clean) 메타 슬라이스(meta slice)라고 명명할 수 있고, 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 데이터(meta data)의 메타 슬라이스(meta slice)가 비휘발성 메모리 장치(1100)에 저장된 메타 데이터(meta data)의 메타 슬라이스(meta slice)와 서로 상이한 경우 더티(dirty) 메타 슬라이스(meta slice)라고 명명할 수 있다.

메모리 컨트롤러(1200)는 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 슬라이스들 중 하나 이상의 메타 슬라이스를 업데이트 할 수 있고, 이러한 경우 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)의 업데이트 된 메타 슬라이스는 비휘발성 메모리 장치(1100)에 저장된 메타 슬라이스와 상이할 수 있다.

메모리 컨트롤러(1200)는 상술한 바와 같이 메타 슬라이스(meta slice) 단위로 플러쉬(flush) 동작을 수행할 수 있고, 이때 메타 슬라이스(meta slice)와 함께 저널 데이터(journal data)를 비휘발성 메모리 장치(1100)에 플러쉬할 수 있다. 이때 메모리 컨트롤러(1200)는 클린(clean) 메타 슬라이스(meta slice)는 제외하고 더티(dirty) 메타 슬라이스(meta slice)에 대해서만 플러쉬(flush) 동작을 수행할 수 있다. 메모리 컨트롤러(1200)는, 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720) 상에서 업데이트된 메타 슬라이스를 더티 메타 슬라이스인 것으로 마킹하고, 더티 메타 슬라이스를 비휘발성 메모리 장치(1100)에 플러쉬 한 후, 더티 메타 슬라이스를 클린 메타 슬라이스인 것으로 변경할 수 있다.

이하에서, 도 11 내지 도 16을 참조하여 본 발명의 실시 예를 설명함에 있어, 저널 엔트리들(journal entry-1, journal entry-2, journal entry-3 and journal entry-4), 더티 메타 슬라이스들(MS1, MS6, MS 11 and MS12), 메타 슬라이스 맵 1(meta slice map 1) 및 저널 리플레이 콘텍스트 1(journal replay context 1)이 비휘발성 메모리 장치(1100)에 플러쉬되어 있는 상황을 가정한다.

먼저, 도 11 및 도 14를 참조하여 설명하면, 저널 데이터(journal data)들이 설정된 사이즈만큼 생성되는 경우, 메모리 컨트롤러(1200)는, 저널 엔트리를 생성하여 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장할 수 있다. 저널 엔트리는, 설정된 사이즈만큼의 저널 데이터들과, 이전에 플러쉬된 메타 슬라이스 맵이 저장된 물리 어드레스 정보를 포함할 수 있다. 저널 데이터들이 설정된 사이즈만큼 생성되었다는 것은, 저널 데이터들을 저장하기 위하여 할당된 저장 영역의 사이즈만큼 저널 데이터들이 생성되었다는 것을 의미할 수 있다. 저널 데이터들을 저장하기 위하여 할당된 저장 영역은, 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720) 상에 존재할 수 있다.

메모리 컨트롤러(1200)는, 저널 엔트리를 생성한 후, 더티 메타 슬라이스를 검색할 수 있다. 예를 들어, 제5 저널 엔트리(journal entry-5)가 생성된 때, 메모리 컨트롤러(1200)는 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 데이터의 메타 슬라이스들 중 더티 메타 슬라이스를 검색할 수 있다. 이때 예시로서 제1 메타 슬라이스(MS1)를 시작점으로 하여 메타 슬라이스 번호가 증가하는 방향으로 더티 메타 슬라이스 검색을 수행할 수 있다. 예시로서 제1 메타 슬라이스(MS1)는 클린 메타 슬라이스 일 수 있고, 제2 메타 슬라이스(MS2)가 더티 메타 슬라이스 일 수 있다. 이때 메모리 컨트롤러(1200)는 제5 저널 엔트리(journal entry-5)와 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 제2 메타 슬라이스(MS2)를 함께 비휘발성 메모리 장치(1100)로 플러쉬 할 수 있다.

메모리 컨트롤러(1200)는 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 더티 메타 슬라이스인 제2 메타 슬라이스(MS2)를 제5 저널 엔트리(journal entry-5)와 함께 비휘발성 메모리 장치(1100)로 플러쉬 한 후 제2 메타 슬라이스(MS2)를 클린 메타 슬라이스로 변경할 수 있다. 제2 메타 슬라이스(MS2)가 비휘발성 메모리 장치(1100)로 플러쉬 된 후에는 비휘발성 메모리 장치(1100)에 저장된 제2 메타 슬라이스(MS2)의 정보와 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 제2 메타 슬라이스(MS2)의 정보가 동일하므로 제2 메타 슬라이스는 클린 메타 슬라이스 일 수 있다.

메모리 컨트롤러(1200)는, 제2 메타 슬라이스(MS2)를 제5 저널 엔트리(journal entry-5)와 함께 비휘발성 메모리 장치(1100)에 플러쉬 한 후, 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 슬라이스 맵 및 저널 리플레이 컨텍스트를 업데이트할 수 있다.

메타 슬라이스 맵은, 저널 엔트리와 함께 비휘발성 메모리 장치(1100)에 플러쉬된 더티 메타 슬라이스가 저장된 물리 어드레스 정보를 포함할 수 있다. 저널 리플레이 콘텍스트는, 비휘발성 메모리 장치(1100)에 플러쉬된 더티 메타 슬라이스들의 인덱스 정보를 포함할 수 있다. 저널 리플레이 콘텍스트는, 더티 메타 슬라이스들의 인덱스 정보를 설정된 개수만큼 보유할 수 있다. 예를 들어, 저널 리플레이 콘텍스트는, 10개의 더티 메타 슬라이스들의 인덱스 정보를 보유할 수 있으며, 새로운 더티 메타 슬라이스의 인덱스 정보가 추가되는 경우 가장 오래된 더티 메타 슬라이스의 인덱스 정보가 삭제될 수 있다. 메모리 컨트롤러(1200)는, 더티 메타 슬라이스를 저널 엔트리와 함께 비휘발성 메모리 장치(1100)에 플러쉬할 때마다, 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 슬라이스 맵 및 저널 리플레이 컨텍스트를 업데이트할 수 있다.

메모리 컨트롤러(1200)는, 저널 엔트리와 함께 플러쉬된 메타 슬라이스가 저장된 물리 어드레스 정보를 포함하도록 메타 슬라이스 맵을 업데이트할 수 있다. 예를 들어, 메모리 컨트롤러(1200)는, 제5 저널 엔트리(journal entry-5)와 함께 플러쉬된 제2 메타 슬라이스(MS2)가 저장된 물리 어드레스 정보를, 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 슬라이스 맵에 반영할 수 있다. 여기서, 함께 플러쉬되는 메타 슬라이스와 저널 엔트리는, 비휘발성 메모리 장치(1100) 상의 동일한 물리 어드레스에 저장될 수 있다. 즉, 제2 메타 슬라이스(MS2) 및 제5 저널 엔트리(journal entry-5)는 동일한 물리 어드레스에 저장될 수 있다. 이하에서, 메타 슬라이스와 저널 엔트리가 함께 플러쉬된다고 할 때, 해당 메타 슬라이스와 해당 저널 엔트리는 비휘발성 메모리 장치(1100) 상의 동일한 물리 어드레스에 저장되는 것을 가정한다. 여기서, 물리 어드레스는, 하나의 메모리 블록에 포함된 페이지들 각각에 대응하는 어드레스일 수도 있고, 하나의 슈퍼 블록에 포함된 스트라이프들 각각에 대응하는 어드레스일 수도 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.

메모리 컨트롤러(1200)는, 비휘발성 메모리 장치(1100)에 플러쉬된 더티 메타 슬라이스의 인덱스 정보를 포함하도록 저널 리플레이 콘텍스트를 업데이트할 수 있다. 예를 들어, 메모리 컨트롤러(1200)는, 비휘발성 메모리 장치(1100)에 플러쉬된 제2 메타 슬라이스(MS2)의 인덱스 정보를, 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 저널 리플레이 콘텍스트에 반영할 수 있다. 더티 메타 슬라이스의 인덱스 정보는, 더티 메타 슬라이스가 플러쉬되는 순서와 동일한 순서를 갖도록 반영될 수 있다.

그리고 나서 다시 저널 데이터(journal data)들이 설정된 사이즈만큼 생성되는 경우, 메모리 컨트롤러(1200)는, 제6 저널 엔트리(journal entry-6)를 생성할 수 있다. 메모리 컨트롤러(1200)는 앞서 플러쉬 된 제2 메타 슬라이스(MS2)의 다음 메타 슬라이스, 즉 제3 메타 슬라이스(MS3)부터 메타 슬라이스 번호가 증가하는 방향으로, 즉 앞에서 수행된 더티 메타 슬라이스 검색 방향과 동일한 방향으로 다시 더티 메타 슬라이스를 검색할 수 있다. 다시 말해 더티 메타 슬라이스 검색 방향은 미리 설정된 방향에서 가변되지 않고 계속 유지될 수 있다. 예시로서 제3 메타 슬라이스(MS3) 및 제4 메타 슬라이스(MS4)는 클린 메타 슬라이스이고 제5 메타 슬라이스(MS5)는 더티 메타 슬라이스 일 수 있다. 메모리 컨트롤러(1200)는 앞에서 플러쉬된 제2 메타 슬라이스(MS2)의 다음 메타 슬라이스, 즉 제3 메타 슬라이스(MS3)를 시작점으로 하여 더티 메타 슬라이스가 검출될 때까지 검색을 계속할 수 있다. 메모리 컨트롤러(1200)는 클린 메타 슬라이스인 제3 메타 슬라이스(MS3) 및 제4 메타 슬라이스(MS4)를 거쳐 더티 메타 슬라이스인 제5 메타 슬라이스(MS5)를 검출할 수 있다. 이때 메모리 컨트롤러(1200)는 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 제6 저널 엔트리(journal entry-6)와 제5 메타 슬라이스(MS5)를 함께 비휘발성 메모리 장치(1100)로 플러쉬하고, 제5 메타 슬라이스(MS5)를 클린 메타 슬라이스로 변경할 수 있다.

메모리 컨트롤러(1200)는, 제5 메타 슬라이스(MS5)를 제6 저널 엔트리(journal entry-6)와 함께 비휘발성 메모리 장치(1100)로 플러쉬 한 후, 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 슬라이스 맵 및 저널 리플레이 컨텍스트를 업데이트할 수 있다.

상술한 바와 같이 메모리 컨트롤러(1200)는 저널 데이터(journal data)들이 설정된 사이즈만큼 생성될 때마다 이전 플러쉬 된 메타 슬라이스의 다음 메타 슬라이스를 더티 메타 슬라이스 검색의 시작점으로 하여 메타 슬라이스 번호가 증가하는 방향으로 더티 메타 슬라이스 검색을 수행할 수 있다. 이때 더티 메타 슬라이스의 검색 방향은 이전에 더티 메타 슬라이스 검색 방향과 동일할 수 있다. 또한 이러한 더티 메타 슬라이스 검색 방향은 변경되지 않고 처음 정해진 방향으로 고정될 수 있다.

도 12 및 도 14를 참조하면, 제5 메타 슬라이스(MS5)가 플러쉬 된 후 클린 메타 슬라이스인 제3 메타 슬라이스(MS3)가 더티 메타 슬라이스로 변경될 수 있다. 다시 말해 메모리 컨트롤러(1200)는 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 제3 메타 슬라이스(MS3)를 업데이트 할 수 있고, 결과적으로 업데이트 된 제3 메타 슬라이스(MS3)는 더티 메타 슬라이스가 될 수 있다.

이후 또다시 저널 데이터(journal data)들이 설정된 사이즈만큼 생성되는 경우, 메모리 컨트롤러(1200)는 제7 저널 엔트리(journal entry-7)를 생성할 수 있다. 메모리 컨트롤러(1200)는 앞서 플러쉬 된 제5 메타 슬라이스(MS5)의 다음 메타 슬라이스, 즉 제6 메타 슬라이스(MS6)부터 메타 슬라이스 번호가 증가하는 방향으로, 즉 이전 더티 메타 슬라이스 검색 방향과 동일한 방향으로 새롭게 더티 메타 슬라이스를 검색할 수 있다. 이때 상술한 바와 같이 제6 메타 슬라이스(MS6) 보다 더 작은 번호를 가진 메타 슬라이스들 중 제3 메타 슬라이스(MS3)가 더티 일 수 있다. 이러한 경우 메모리 컨트롤러(1200)는 상술한 더티 메타 슬라이스 검색 방향에 따라 제6 메타 슬라이스(MS6) 보다 메타 슬라이스 번호가 더 큰 더티 메타 슬라이스인 제7 메타 슬라이스(MS7)를 검출할 수 있다. 다시 말해 메모리 컨트롤러(1200)는 더티 메타 슬라이스 검색 방향을 가변하지 않을 수 있다. 그리고 나서 메모리 컨트롤러(1200)는 제7 메타 슬라이스(MS7)를 제7 저널 엔트리(journal entry-7)와 함께 비휘발성 메모리 장치(1100)에 플러쉬하고, 제7 메타 슬라이스(MS7)를 클린 메타 슬라이스로 변경할 수 있다.

메모리 컨트롤러(1200)는, 제7 메타 슬라이스(MS7)를 제7 저널 엔트리(journal entry-7)와 함께 비휘발성 메모리 장치(1100)로 플러쉬 한 후, 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 슬라이스 맵 및 저널 리플레이 컨텍스트를 업데이트할 수 있다.

메모리 컨트롤러(1200)는 상술한 방식으로 유효 페이지 정보 영역과 신뢰성 정보 영역의 더티 메타 슬라이스인 제9 메타 슬라이스(MS9), 제10 메타 슬라이스(MS10) 및 제12 메타 슬라이스(MS12)를 제8 저널 엔트리(journal entry-8) 내지 제10 저널 엔트리(journal entry-10)들과 함께 플러쉬하고, 제9 메타 슬라이스(MS9), 제10 메타 슬라이스(MS10) 및 제12 메타 슬라이스(MS12)를 클린 메타 슬라이스로 변경할 수 있다. 이후, 메모리 컨트롤러(1200)는, 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 슬라이스 맵 및 저널 리플레이 컨텍스트를 업데이트할 수 있다.

버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 슬라이스 맵(meta slice map)은 메타 데이터(meta data)에 포함된 메타 슬라이스들의 클린 또는 더티 여부에 대한 정보를 포함할 수 있다. 메모리 컨트롤러(1200)는 업데이트 된 메타 슬라이스에 대해 메타 슬라이스 맵(meta slice map)에 더티 메타 슬라이스로 마킹(marking) 할 수 있다. 또한 메모리 컨트롤러(1200)는 상술한 더티 메타 슬라이스 검색 동작시 메타 슬라이스 맵(meta slice map)에 포함된 메타 슬라이스들 각각의 클린 또는 더티 정보를 이용할 수 있다. 또한 메모리 컨트롤러(1200)는 더티 메타 슬라이스를 비휘발성 메모리 장치(1100)로 플러쉬 한 후 해당 메타 슬라이스에 대해 메타 슬라이스 맵(meta slice map)에 더티 메타 슬라이스 마킹(marking)을 해제 할 수 있다. 다시 말해 메모리 컨트롤러(1200)는 더티 메타 슬라이스를 비휘발성 메모리 장치(1100)로 플러쉬 한 후 해당 메타 슬라이스에 대해 메타 슬라이스 맵(meta slice map)에 클린 메타 슬라이스로 마킹(marking) 할 수 있다. 실시 예에 따라, 메타 슬라이스들의 클린 또는 더티 여부에 대한 정보는 메타 슬라이스 맵과는 별개로 관리될 수 있다.

한편, 더티 메타 슬라이스의 검색은 라운드 로빈(round robin) 방식에 따라 이루어질 수 있다. 예를 들어, 메모리 컨트롤러(1200)는, 첫 번째 메타 슬라이스인 제 1 메타 슬라이스(MS1)에서부터 마지막 메타 슬라이스인 제 12 메타 슬라이스(MS12)까지를 대상으로 하여 순차적으로 더티 메타 슬라이스를 검색할 수 있다. 이 때, 마지막 메타 슬라이스인 제 12 메타 슬라이스(MS12)를 대상으로 하여 더티 메타 슬라이스의 검색이 이루어진 경우, 1회의 라운드가 완료되었다고 할 수 있다. 1회의 라운드가 완료된 경우, 메모리 컨트롤러(1200)는, 다시 첫 번째 메타 슬라이스인 제 1 메타 슬라이스(MS1)에서부터 더티 메타 슬라이스의 검색을 수행할 수 있다.

한편, 메모리 컨트롤러(1200)는, n(n은 자연수)회의 라운드가 완료될 때마다, 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 슬라이스 맵과 저널 리플레이 콘텍스트를 비휘발성 메모리 장치(1100)에 플러쉬할 수 있다. 예를 들어, 메모리 컨트롤러(1200)는, 1회의 라운드가 완료될 때마다, 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 슬라이스 맵과 저널 리플레이 콘텍스트를 비휘발성 메모리 장치(1100)에 플러쉬할 수 있다. 도 14를 참조하면, 마지막 메타 슬라이스인 제 12 메타 슬라이스(MS12)가 플러쉬된 이후에, 메타 슬라이스 맵 2(meta slice map 2)와 저널 리플레이 컨텍스트 2(journal replay context 2)가 비휘발성 메모리 장치(1100)에 플러쉬되었음을 알 수 있다. 왜냐하면, 마지막 메타 슬라이스인 제 12 메타 슬라이스(MS12)가 플러쉬되었다는 것은, 제 12 메타 슬라이스(MS12)를 대상으로 하여 더티 메타 슬라이스의 검색이 이루어졌다는 것이며, 이는 1회의 라운드가 완료되었음을 의미하기 때문이다. 여기서, 만약, 제 12 메타 슬라이스(MS12)가 클린 메타 슬라이스였다면, 저널 엔트리 10(journal entry-10)은 다음 라운드에서 처음 검색된 더티 메타 슬라이스와 함께 비휘발성 메모리 장치(1100)에 플러쉬되었을 것이다.

도 15에 비휘발성 메모리 장치(1100)에 플러쉬된 메타 슬라이스 맵과 저널 리플레이 콘텍스트의 일 예로서, 메타 슬라이스 맵 2 및 저널 리플레이 콘텍스트 2를 도시하였다. 도 14 및 15를 참조하면, 비휘발성 메모리 장치(1100)에 플러쉬된 저널 리플레이 콘텍스트 2에는, 저널 리플레이 콘텍스트 1(journal replay context 1)이 플러쉬된 이후에 플러쉬된 더티 메타 슬라이스들(MS2, MS5, MS7, MS9, MS10, MS12)의 인덱스 정보가 반영되어 있음을 알 수 있다. 또한, 비휘발성 메모리 장치(1100)에 플러쉬된 메타 슬라이스 맵 2에는, 메타 슬라이스 맵 1이 플러쉬된 이후에 플러쉬된 더티 메타 슬라이스들(MS2, MS5, MS7, MS9, MS10, MS12)의 물리 어드레스 정보(physical address 5 내지 physical address 10)가 포함되어 있음을 알 수 있다. 메타 슬라이스 맵에서 'Invalid'는, 대응하는 메타 슬라이스가 수정된 적이 없어서, 대응하는 메타 슬라이스의 물리 어드레스 정보를 보유하지 않음을 나타낸다.

도 13 및 도 14를 참조하면, 메타 슬라이스 맵 2(meta slice map 2)과 저널 리플레이 콘텍스트 2(journal replay context 2)가 비휘발성 메모리 장치(1100)에 플러쉬 된 후 저널 데이터들이 다시 설정된 사이즈만큼 생성되는 경우, 메모리 컨트롤러(1200)는, 제11 저널 엔트리(journal entry-11)를 생성할 수 있다. 이 경우 메모리 컨트롤러(1200)는 제1 메타 슬라이스(MS1)부터 더티 메타 슬라이스 검색을 다시 시작할 수 있다.

메모리 컨트롤러(1200)는 상술한 검색을 통해 더티 메타 슬라이스인 제2 메타 슬라이스(MS2)를 검출하고, 제11 저널 엔트리(journal entry-11)를 제2 메타 슬라이스(MS2)와 함께 비휘발성 메모리 장치(1100)로 플러쉬하고, 제2 메타 슬라이스(MS2)를 클린 메타 슬라이스로 변경할 수 있다.

메모리 컨트롤러(1200)는, 제2 메타 슬라이스(MS2)를 제11 저널 엔트리(journal entry-11)와 함께 비휘발성 메모리 장치(1100)로 플러쉬 한 후, 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 슬라이스 맵 및 저널 리플레이 컨텍스트를 업데이트할 수 있다.

이후, 다시 저널 데이터들이 설정된 사이즈만큼 생성되는 경우, 메모리 컨트롤러(1200)는, 제12 저널 엔트리(journal entry-12)를 생성하고 제3 메타 슬라이스(MS3)부터 다시 더티 메타 슬라이스를 검색할 수 있다. 이때 제3 메타 슬라이스(MS3)가 더티 메타 슬라이스인 경우 메모리 컨트롤러(1200)는 제12 저널 엔트리(journal entry-12)와 함께 제3 메타 슬라이스(MS3)를 비휘발성 메모리 장치(1100)로 플러쉬하고, 제3 메타 슬라이스(MS3)를 클린 메타 슬라이스로 변경할 수 있다.

메모리 컨트롤러(1200)는, 제3 메타 슬라이스(MS3)를 제12 저널 엔트리(journal entry-12)와 함께 비휘발성 메모리 장치(1100)로 플러쉬 한 후, 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 슬라이스 맵 및 저널 리플레이 컨텍스트를 업데이트할 수 있다.

메타 슬라이스 맵2(meta slice map 2)와 저널 리플레이 콘텍스트 2(journal replay context 2)가 비휘발성 메모리 장치(1100)에 플러쉬된 이후에, 더티 메타 슬라이스들(MS2, MS3)과 함께 플러쉬된 저널 엔트리들(journal entry-11, journal entry-12)에 대한 정보가 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 반영된 예를 도 16에 도시하였다.

도 16을 참조하면, 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 슬라이스 맵 3(meta slice map 3)에는, 더티 메타 슬라이스들(MS2, MS3)과 함께 플러쉬된 저널 엔트리들(journal entry-11, journal entry-12)이 저장된 물리 어드레스 정보(physical address 11, physical address 12)가 반영되어 있음을 알 수 있다. 또한, 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 저널 리플레이 컨텍스트 3(journal replay context 3)에는, 더티 메타 슬라이스들(MS2, MS3)의 인덱스 정보가 반영되어 있음을 알 수 있다.

이후, 메타 슬라이스 맵 3(meta slice map 3)와 저널 리플레이 콘텍스트 3(journal replay context 3)이 비휘발성 메모리 장치(1100)에 플러쉬되기 이전에 서든 파워 로스가 발생한다면, 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 슬라이스 맵 3(meta slice map 3)와 저널 리플레이 콘텍스트 3(journal replay context 3)이 보유하는 정보들은 비휘발성 메모리 장치(1100)에 반영되지 못한 채 사라질 것이다. 이렇게 사라지는 정보들은, 추후 저널 리플레이 동작을 통하여 복구될 수 있다. 이는 관련되는 도면을 참조하여 후술한다.

도 17은 본 발명의 다른 실시 예에 따른 메타 데이터 관리 방법을 설명하기 위한 흐름도이다.

실시 예에 따라, 도 17에 도시된 단계들 중 적어도 하나는 생략될 수 있으며, 각 단계들의 순서는 바뀔 수 있다.

단계(1701)에서, 메모리 컨트롤러(1200)는, 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 저장된 메타 슬라이스들 중 적어도 하나의 메타 슬라이스를 업데이트할 수 있다.

단계(1703)에서, 메모리 컨트롤러(1200)는, 업데이트된 메타 슬라이스를 더티 메타 슬라이스인 것으로 마킹할 수 있다.

단계(1705)에서, 메모리 컨트롤러(1200)는, 업데이트된 메타 슬라이스에 대응하는 저널 데이터를 생성할 수 있다. 저널 데이터는, 업데이트되기 전의 메타 슬라이스와 업데이트된 후의 메타 슬라이스 간의 차이에 해당하는 정보를 포함할 수 있다. 예를 들어, 저널 데이터는, 논리 어드레스, 논리 어드레스에 대응하는 이전 물리 어드레스 및 논리 어드레스에 대응하는 업데이트된 물리 어드레스를 포함할 수 있다.

단계(1707)에서, 메모리 컨트롤러(1200)는, 저널 데이터들이 설정된 사이즈만큼 생성되었는지 여부를 확인할 수 있다. 저널 데이터들이 설정된 사이즈만큼 생성된 경우(Y) 단계(1709)가 진행되고, 그렇지 않은 경우(N) 단계(1701)가 진행될 수 있다.

단계(1709)에서, 메모리 컨트롤러(1200)는, 저널 데이터들을 이용하여 저널 엔트리를 생성할 수 있다. 저널 엔트리는, 비휘발성 메모리 장치(1100)에 플러쉬된 이전 메타 슬라이스 맵이 저장된 물리 어드레스 정보 및 단계(1705)에서 생성된 저널 데이터들을 포함할 수 있다.

단계(1711)에서, 메모리 컨트롤러(1200)는, 더티 메타 슬라이스를 검색할 수 있다. 더티 메타 슬라이스의 검색은, 라운드 로빈 방식에 따라 이루어질 수 있다. 일 실시 예에서, 1회의 라운드 내에서 더티 메타 슬라이스의 검색을 처음 수행하는 경우, 첫 번째 메타 슬라이스부터 시작하여 메타 슬라이스의 번호가 증가하는 방향으로 더티 메타 슬라이스의 검색이 이루어질 수 있다. 일 실시 예에서, 1회의 라운드 내에서 첫 번째 이후의 더티 메타 슬라이스 검색을 수행하는 경우, 이전에 검색된 더티 메타 슬라이스의 다음 메타 슬라이스부터 시작하여 메타 슬라이스의 번호가 증가하는 방향으로 더티 메타 슬라이스의 검색이 이루어질 수 있다.

단계(1713)에서, 메모리 컨트롤러(1200)는, n(n은 자연수)회의 라운드 내에서 더티 메타 슬라이스가 검색되었는지 여부를 판단할 수 있다. n회의 라운드 내에서 더티 메타 메타 슬라이스가 검색된 경우(Y) 단계(1715)가 진행되고, 그렇지 않은 경우(N) 단계(1721)가 진행될 수 있다.

단계(1715)에서, 메모리 컨트롤러(1200)는, 단계(1709)에서 생성된 저널 엔트리 및 단계(1713)에서 검색된 더티 메타 슬라이스를 비휘발성 메모리 장치(1100)에 플러쉬할 수 있다.

단계(1717)에서, 메모리 컨트롤러(1200)는, 비휘발성 메모리 장치(1100)에 플러쉬된 더티 메타 슬라이스를 클린 메타 슬라이스인 것으로 변경할 수 있다.

단계(1719)에서, 메모리 컨트롤러(1200)는, 메타 슬라이스 맵 및 저널 리플레이 컨텍스트를 업데이트할 수 있다. 예를 들어, 메모리 컨트롤러(1200)는, 단계(1715)에서 플러쉬된 저널 엔트리 및 더티 메타 슬라이스가 저장된 물리 어드레스 정보를, 메타 슬라이스 맵에 반영할 수 있다. 예를 들어, 메모리 컨트롤러(1200)는, 단계(1715)에서 플러쉬된 더티 메타 슬라이스의 인덱스를 저널 리플레이 콘텍스트에 반영할 수 있다.

한편, 단계(1713)의 판단 결과 n회의 라운드 내에서 더티 메타 슬라이스가 검색되지 않았다고 판단하여 진행한 단계(1721)에서, 메모리 컨트롤러(1200)는, 메타 슬라이스 맵 및 저널 리플레이 콘텍스트를 비휘발성 메모리 장치에 플러쉬할 수 있다. 이후, 단계(1715)가 진행될 수 있다.

도 18 및 도 19는 본 발명의 다른 실시예에 따른 저널 리플레이 동작(journal replay operation)을 설명하기 위한 도면이다.

메모리 시스템(1000)의 오픈 타임(open time)에는 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 재구성, 즉 리빌드(rebuild)하는 시간이 대부분을 차지하므로 파워 온(power on) 시에 빠른 응답을 위해서는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 오픈(open)하는 데 소요되는 시간이 짧아야 한다. 이때 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 오픈(open)한다는 것은 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 최신의 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 로드(load) 하는 것을 의미한다.

서든 파워 로스(sudden power loss)와 같은 특별한 상황이 발생한 경우에 파워 온 시에 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 리빌드 하는 데 오랜 시간이 소요될 수 있다. 예시로서 메타 데이터를 리빌드 하기 위해 전체 메타 슬라이스들을 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 로드(load)하고 저널 데이터를 리플레이 할 경우 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)을 오픈하는 긴 시간이 소요될 수 있다. 따라서, 짧은 시간에 메타 데이터를 리빌드 하기 위해 리플레이 해야 하는 저널 엔트리들의 개수를 감소시키는 방법이 강구될 수 있다.

도 18에는 일 예로서, 메타 데이터를 리빌드하는데 이용되는 정보들이 두 개의 메모리 블록들(BLK1, BLK2)에 플러쉬된 예를 도시하였으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.

도 18을 참조하면, 메모리 컨트롤러(1200)는 저널 리플레이 동작(journal replay operation)시 먼저 비휘발성 메모리 장치(1100)에 가장 최근, 즉 마지막에 플러쉬 된 저널 엔트리와 메타 슬라이스(meta slice)를 검색할 수 있다. 예를 들어, 두 개의 메모리 블록들(BLK1, BLK2)이 메타 데이터를 리빌드하는 데 이용되는 정보들을 저장하는 저장 공간으로서 할당된 경우, 메모리 컨트롤러(1200)는 메모리 블록들(BLK1, BLK2)의 물리 어드레스에 순차적으로 접근하여 데이터가 마지막으로 기록된 물리 어드레스를 확인할 수 있다. 메모리 컨트롤러(1200)는, 마지막으로 플러쉬된 저널 엔트리 및 메타 슬라이스가 상기 확인된 물리 어드레스에 저장되어 있는 것으로 판단할 수 있다. 도 17에는, 일 예로서 저널 엔트리 12(journal entry-12) 및 메타 슬라이스 3(MS3)이 마지막으로 플러쉬된 저널 엔트리 및 메타 슬라이스로서 검색된 예를 도시하였다.

이후, 메모리 컨트롤러(1200)는 마지막으로 플러쉬된 메타 슬라이스 맵과 저널 리플레이 컨텍스트를 검색할 수 있다. 전술한 바와 같이, 각각의 저널 엔트리는 마지막으로 플러쉬된 메타 슬라이스 맵과 저널 리플레이 컨텍스트가 저장된 물리 어드레스 정보를 포함할 수 있다. 따라서, 메모리 컨트롤러(1200)는, 저널 엔트리 12(journal entry-12)를 참조하여 마지막으로 플러쉬된 메타 슬라이스 맵과 저널 리플레이 콘텍스트가 저장된 물리 어드레스를 확인하고, 확인된 물리 어드레스에 접근하여 마지막으로 플러쉬된 메타 슬라이스 맵과 저널 리플레이 콘텍스트를 검색할 수 있다. 도 18을 참조하여 설명하는 실시 예에서, 마지막으로 플러쉬된 메타 슬라이스 맵으로서 메타 슬라이스 맵 2(meta slice map 2)가 검색되고, 마지막으로 플러쉬된 저널 리플레이 콘텍스트로서 저널 리플레이 콘텍스트 2(journal replay context 2)가 검색될 것이다.

이후, 메모리 컨트롤러(1200)는, 저널 리플레이 콘텍스트 2(journal replay context 2) 및 메타 슬라이스 맵 2(meta slice map 2)를 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 로드하고, 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720) 상에서 저널 리플레이 콘텍스트 2(journal replay context 2) 및 메타 슬라이스 맵 2(meta slice map 2)를 리빌드할 수 있다.

일 실시 예에서, 메모리 컨트롤러(1200)는, 저널 리플레이 콘텍스트 2(journal replay context 2)가 플러쉬된 이후에 플러쉬된 메타 슬라이스들, 즉 메타 슬라이스 2(MS2) 및 메타 슬라이스 3(MS3)의 인덱스 정보를 포함하도록 저널 리플레이 콘텍스트 2(journal replay context 2)를 리빌드 할 수 있다.

도 19에 리빌드된 저널 리플레이 콘텍스트 2(rebuilt journal replay context 2)의 예를 도시하였다. 도 19를 참조하면, 리빌드된 저널 리플레이 콘텍스트 2(rebuilt journal replay context 2)에는 도 15에 도시된 리빌드되기 전의 저널 리플레이 콘텍스트(journal replay context 2)에 비하여, 메타 슬라이스 2(MS2) 및 메타 슬라이스 3(MS3)의 인덱스 정보(1902)가 더 추가되어 있음을 알 수 있다. 즉, 도 19에 도시된 리빌드된 저널 리플레이 콘텍스트 2(rebuilt journal replay context 2)에는, 도 16을 참조하여 설명한 서든 파워 로스가 발생하여 비휘발성 메모리 장치(1100)에 플러쉬되지 못한 채 사라진 저널 리플레이 콘텍스트 3(journal replay context 3)이 보유하던 정보가 반영되어 있음을 알 수 있다.

이후, 메모리 컨트롤러(1200)는, 리빌드된 저널 리플레이 콘텍스트 2(rebuilt journal replay context 2)를 기반으로 리빌드 대상 메타 슬라이스들을 결정할 수 있다. 리빌드 대상 메타 슬라이스는, 비휘발성 메모리 장치(1100)에 플러쉬된 더티 메타 슬라이스들 중 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 로드되어 리빌드되어야 할 더티 메타 슬라이스들을 의미할 수 있다.

이를 위하여, 메모리 컨트롤러(1200)는, 리빌드 대상 메타 슬라이스들에 대응하는 인덱스 세트를 결정할 수 있다. 인덱스 세트는, 리빌드된 저널 리플레이 콘텍스트 2(rebuilt journal replay context 2)에서 가장 마지막에 위치하는 메타 슬라이스의 인덱스 및 상기 가장 마지막에 위치하는 메타 슬라이스로부터 연속하여 인접한 메타 슬라이스들의 인덱스들을 최대한 포함하도록 결정될 수 있다. 또한, 상기 연속하여 인접한 메타 슬라이스들의 인덱스들 중 가장 처음에 위치하는 메타 슬라이스의 인덱스는, 상기 가장 마지막에 위치하는 메타 슬라이스의 인덱스보다 크도록 결정될 수 있다. 도 19를 참조하여 예를 들면, 연속하는 메타 슬라이스들(MS5-MS7-MS9-MS10-MS12-MS2-MS3)에 대응하는 인덱스들이 인덱스 세트(1904)로 결정될 수 있다. 메모리 컨트롤러(1200)는, 인덱스 세트(1904)에 대응하는 메타 슬라이스들을, 리빌드 대상 메타 슬라이스들로 결정할 수 있다.

다시 도 18을 참조하면, 메모리 컨트롤러(1200)는, 메타 슬라이스 맵 2(meta slice map 2)가 플러쉬된 이후에 플러쉬된 메타 슬라이스들 즉, 메타 슬라이스 2(MS2) 및 메타 슬라이스 3(MS3)이 저장된 물리 어드레스 정보를 반영하여 메타 슬라이스 맵 2(meta slice map 2)를 리빌드할 수 있다. 도 19에 리빌드된 메타 슬라이스 맵 2(rebuilt meta slice map 2)의 예를 도시하였다. 도 19를 참조하면, 리빌드된 메타 슬라이스 맵 2(rebuilt meta slice map 2)에는 도 15에 도시된 리빌드되기 전의 메타 슬라이스 맵 2(meta slice map 2)에 비하여, 메타 슬라이스 2(MS2) 및 메타 슬라이스 3(MS3)에 대한 정보가 더 추가되어 있음을 알 수 있다. 즉, 도 19에 도시된 리빌드된 메타 슬라이스 맵 2(rebuilt meta slice map 2)에는, 도 16을 참조하여 설명한 서든 파워 로스가 발생하여 비휘발성 메모리 장치(1100)에 플러쉬되지 못한 채 사라진 메타 슬라이스 맵 3(meta slice map 3)이 보유하던 정보가 반영되어 있음을 알 수 있다.

전술한 예에서, 메타 슬라이스 맵 2(meta slice map 2) 및 저널 리플레이 콘텍스트 2(journal replay context 2)가 플러쉬된 이후에 플러쉬된 저널 엔트리들 및 메타 슬라이스들은, 메타 슬라이스 맵 2 및 저널 리플레이 콘텍스트 2가 저장된 물리 어드레스의 다음 물리 어드레스들에 순차적으로 접근하여 확인할 수 있다.

메모리 컨트롤러(1200)는, 리빌드 대상 메타 슬라이스들의 인덱스와 리빌드된 메타 슬라이스 맵을 기반으로 리플레이 대상 저널 엔트리들을 결정할 수 있다. 예를 들어, 메모리 컨트롤러(1200)는, 리빌드 대상 메타 슬라이스들과 함께 플러쉬된 저널 엔트리들을 리플레이 대상 저널 엔트리들로 결정할 수 있다. 도 18 및 도 19에 도시된 예에서, 리빌드 대상 메타 슬라이스들(MS5, MS7, MS9, MS10, MS12, MS2, MS3)과 함께 플러쉬된 저널 엔트리들(journal entry-5 내지 journal entry-12)이 리플레이 대상 저널 엔트리들로 결정될 것이다.

메모리 컨트롤러(1200)는, 리빌드된 메타 슬라이스 맵 2(rebuilt meta slice map 2)를 기반으로 리플레이 대상 저널 엔트리들이 저장된 물리 어드레스를 확인하고, 확인된 물리 어드레스에 접근하여 리플레이 대상 저널 엔트리들과 리빌드 대상 메타 슬라이스들을 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 로드할 수 있다.

메모리 컨트롤러(1200)는, 로드된 리플레이 대상 저널 엔트리들을 리플레이하면서 로드된 메타 슬라이스들을 수정함으로써, 메타 데이터를 리빌드할 수 있다. 리플레이 대상 저널 엔트리들은, 비휘발성 메모리 장치에 플러쉬된 순서대로 리플레이될 수 있다.

메모리 컨트롤러(1200)는 첫번째 리플레이 대상 저널 엔트리(journal entry), 즉 제6 저널 엔트리(journal entry-6)부터 저널 리플레이 동작을 시작하여 마지막으로 플러쉬 된 제12 저널 엔트리(journal entry-12)까지 리플레이를 수행하여 저널 리플레이 동작을 완료할 수 있다.

도 18 및 도 19를 참조하여 설명하는 실시 예에서 제5 메타 슬라이스(MS5)와 제3 메타 슬라이스(MS3) 사이의 메타 슬라이스들에 대응하는 저널 엔트리에 대해서만 리플레이를 수행하기 때문에 리플레이 해야 할 저널 엔트리의 개수가 도 10을 참조하여 설명한 실시 예 대비 더 작을 수 있다. 예를 들어, 1회 라운드(one round)에 포함되는 더티 메타 슬라이스(dirty meta slice)에 대응하는 저널 엔트리(journal entry)에 대해서만 저널 리플레이 동작을 수행하는 경우, 최신의 메터 데이터를 리빌드할 수 있어 리플레이 해야 할 저널 엔트리(journal entry)의 수가 도 10을 통해 설명한 예시 대비 더 적을 수 있다. 상술한 예시에서 리플레이 해야 하는 저널 엔트리의 개수는 7개로 메타 데이터 내 메타 슬라이스들의 개수, 즉 12개 보다 더 작음을 알 수 있다.

이때 로딩 되지 않은 메타 슬라이스(meta slice)에 대한 저널 엔트리(journal entry)는 그 변경 사항이 반영된 메타 슬라이스(meta slice)가 뒤에 저장되어 있다는 의미이므로 리플레이 되지 않을 수 있다. 이를 통해 도 10을 통해 설명한 예시 대비 저널 리플레이 동작(journal replay operation)시 리빌드 해야 할 메타 데이터가 더 적을 수 있어 저널 리플레이 동작에 소요되는 시간이 감소될 수 있다. 결과적으로 메모리 시스템(1000)의 오픈 타임이 감소될 수 있다.

예시로서 랜덤 쓰기 요청(random write request)이 빈번하게 입력되는 경우 메타 데이터 내 전체 메타 슬라이스들 중 더티 메타 슬라이스(dirty meta slice)의 수는 클린 메타 슬라이스들(clean meta slice)의 수 대비 매우 적을 수 있다. 이러한 경우 저널 리플레이 동작시 리빌드해야 할 메타 데이터가 전체 메타 데이터의 크기 대비 훨씬 더 작을 수 있어 저널 리플레이 동작에 소요되는 시간이 크게 감소될 수 있고, 결과적으로 메모리 시스템(1000)의 오픈 타임이 감소될 수 있다.

도 20은 본 발명의 다른 실시 예에 따른 저널 리플레이 동작(journal replay operation)을 설명하기 위한 흐름도이다.

도 20에 도시된 단계들은, 도 17에 도시된 단계들이 수행되는 중에 서든 파워 로스가 발생하고, 이 후 다시 파워-온 되는 경우에 수행될 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다. 실시 예에 따라, 도 20에 도시된 단계들 중 적어도 하나는 생략될 수 있으며, 각 단계들의 순서는 바뀔 수 있다.

단계(2001)에서, 메모리 컨트롤러(1200)는, 비휘발성 메모리 장치(1100)에 마지막으로 플러쉬된 저널 엔트리 및 메타 슬라이스를 검색할 수 있다.

단계(2003)에서, 메모리 컨트롤러(1200)는, 검색된 저널 엔트리를 참조하여, 비휘발성 메모리 장치(1100)에 마지막으로 플러쉬된 메타 슬라이스 맵 및 저널 리플레이 콘텍스트가 저장된 물리 어드레스를 확인할 수 있다.

단계(2005)에서, 메모리 컨트롤러(1200)는, 단계(2003)에서 확인된 물리 어드레스에 접근하여, 비휘발성 메모리 장치(1100)에 마지막으로 플러쉬된 메타 슬라이스 맵 및 저널 리플레이 콘텍스트를 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 로드할 수 있다.

단계(2007)에서, 메모리 컨트롤러(1200)는, 마지막으로 플러쉬된 저널 리플레이 콘텍스트 이후에 플러쉬된 메타 슬라이스들을 확인하고, 저널 리플레이 콘텍스트를 리빌드할 수 있다.

단계(2009)에서, 메모리 컨트롤러(1200)는, 리빌드된 저널 리플레이 콘텍스트를 기반으로 리빌드 대상 메타 슬라이스들을 결정할 수 있다.

단계(2011)에서, 메모리 컨트롤러(1200)는, 마지막으로 플러쉬된 메타 슬라이스 맵 이후에 플러쉬된 메타 슬라이스들을 확인하고, 메타 슬라이스 맵을 리빌드 할 수 있다.

단계(2013)에서, 메모리 컨트롤러(1200)는, 리빌드 대상 메타 슬라이스들의 인덱스와 리빌드된 메타 슬라이스 맵을 기반으로 리플레이 대상 저널 엔트리들을 결정할 수 있다.

단계(2015)에서, 메모리 컨트롤러(1200)는, 리빌드된 메타 슬라이스 맵을 기반으로 리플레이 대상 저널 엔트리들이 저장된 물리 어드레스를 확인할 수 있다.

단계(2017)에서, 메모리 컨트롤러는, 단계(2015)에서 확인된 물리 어드레스에 접근하여 리플레이 대상 저널 엔트리들과 리빌드 대상 메타 슬라이스들을 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 로드할 수 있다. 메모리 컨트롤러(1200)는, 리플레이 대상 저널 엔트리들을 리플레이하여 리빌드 대상 메타 슬라이스들을 수정할 수 있다. 그럼으로써, 최신의 메타 데이터가 리빌드될 수 있다.

이후, 리빌드 대상 메타 슬라이스들이 아닌 메타 슬라이스들은, 필요에 따라 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 하나씩 로드되거나 전체가 한꺼번에 로드될 수 있다. 예를 들어, 리빌드 대상 메타 슬라이스들이 아닌 메타 슬라이스들에 포함된 물리 어드레스에 대한 접근이 필요할 때마다 해당 물리 어드레스에 대한 맵핑 정보를 포함하는 메타 슬라이스가 버퍼 메모리 장치(1300) 또는 메모리 버퍼부(720)에 로드될 수 있다.

도 21은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.

도 21을 참조하면, 메모리 시스템(Memory System; 30000)은 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant) 또는 무선 교신 장치로 구현될 수 있다. 메모리 시스템(30000)은 비휘발성 메모리 장치(1100)와 상기 비휘발성 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함할 수 있다. 메모리 컨트롤러(1200)는 프로세서(Processor; 3100)의 제어에 따라 비휘발성 메모리 장치(1100)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 소거(erase) 동작 또는 리드(read) 동작을 제어할 수 있다.

비휘발성 메모리 장치(1100)에 프로그램된 데이터는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다.

무선 송수신기(RADIO TRANSCEIVER; 3300)는 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(1200) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(1200)는 프로세서(3100)에 의하여 처리(process)된 신호를 반도체 비휘발성 메모리 장치(1100)에 프로그램할 수 있다. 또한, 무선 송수신기(3300)는 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는 메모리 컨트롤러(1200)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.

실시 예에 따라, 비휘발성 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(3100)의 일부로서 구현될 수 있고 또한 프로세서(3100)와 별도의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있다.

도 22는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.

도 22를 참조하면, 메모리 시스템(Memory System; 40000)은 PC(personal computer), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.

메모리 시스템(40000)은 메모리 장치(Memory Device; 1100)와 상기 비휘발성 메모리 장치(1100)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(memory Controller; 1200)를 포함할 수 있다.

프로세서(Processor; 4100)는 입력 장치(Input Device; 4200)를 통하여 입력된 데이터에 따라 비휘발성 메모리 장치(1100)에 저장된 데이터를 디스플레이(Display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.

프로세서(4100)는 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(1200)의 동작을 제어할 수 있다. 실시 예에 따라 비휘발성 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와 별도의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있다.

도 23은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.

도 23을 참조하면, 메모리 시스템(50000)은 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.

메모리 시스템(50000)은 메모리 장치(Memory Device; 1100)와 상기 비휘발성 메모리 장치(1100)의 데이터 처리 동작, 예컨대 프로그램 동작, 소거 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함한다.

메모리 시스템(50000)의 이미지 센서(Image Sensor; 5200)는 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(Processor; 5100) 또는 메모리 컨트롤러(1200)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(Display; 5300)를 통하여 출력되거나 메모리 컨트롤러(1200)를 통하여 반도체 비휘발성 메모리 장치(1100)에 저장될 수 있다. 또한, 비휘발성 메모리 장치(1100)에 저장된 데이터는 프로세서(5100) 또는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.

실시 예에 따라 비휘발성 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와 별개의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있다.

도 24는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.

도 24를 참조하면, 메모리 시스템(Memory System; 70000)은 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(Memory Device; 1100), 메모리 컨트롤러(Memory Controller; 1200) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다.

메모리 컨트롤러(1200)는 반도체 비휘발성 메모리 장치(1100)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있다.

카드 인터페이스(7100)는 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 메모리 컨트롤러(1200) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라 카드 인터페이스(7100)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스는 호스트(60000)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.

메모리 시스템(70000)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(1200)를 통하여 비휘발성 메모리 장치(1100)와 데이터 교신을 수행할 수 있다.

본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.

1000: 메모리 시스템
1100: 비휘발성 메모리 장치
1200: 메모리 컨트롤러
100: 메모리 셀 어레이
200: 주변 회로들
300: 제어 로직

Claims

메타 데이터를 구성하는 복수의 메타 슬라이스들을 저장하는 버퍼 메모리; 및
상기 버퍼 메모리에 저장된 메타 슬라이스들 중 업데이트되는 메타 슬라이스들을 더티 메타 슬라이스들로 마킹하고, 상기 더티 메타 슬라이스들에 대응하는 업데이트 정보를 포함하는 저널 데이터들을 생성하며, 상기 저널 데이터들을 상기 더티 메타 슬라이스들 중 어느 하나와 함께 비휘발성 메모리 장치에 플러쉬하는 메모리 컨트롤러
를 포함하는 메모리 시스템.
제 1 항에 있어서, 상기 메모리 컨트롤러는,
상기 저널 데이터들이 설정된 사이즈만큼 생성될 때마다, 상기 저널 데이터들을 상기 더티 메타 슬라이스들 중 어느 하나와 함께 플러쉬하는
메모리 시스템.
제 1 항에 있어서, 상기 메모리 컨트롤러는,
상기 저널 데이터들이 설정된 사이즈만큼 생성될 때마다, 상기 버퍼 메모리에 저장된 메타 슬라이스들을 대상으로 하여 라운드 로빈(round robin) 방식에 따라 더티 메타 슬라이스를 검색하고, 상기 검색된 더티 메타 슬라이스를 상기 저널 데이터들과 함께 플러쉬하는
메모리 시스템.
제 3 항에 있어서, 상기 메모리 컨트롤러는,
상기 설정된 사이즈만큼 새로운 저널 데이터들이 생성되는 경우, 이전에 검색된 더티 메타 슬라이스의 다음 메타 슬라이스부터 새로운 더티 메타 슬라이스를 검색하는
메모리 시스템.
제 3 항에 있어서,
상기 버퍼 메모리는, 상기 저널 데이터들과 함께 플러쉬된 더티 메타 슬라이스들이 저장된 물리 어드레스 정보를 포함하는 메타 슬라이스 맵과, 상기 플러쉬된 더티 메타 슬라이스들의 인덱스 정보를 포함하는 저널 리플레이 컨텍스트를 저장하고,
상기 메모리 컨트롤러는, 상기 저널 데이터들을 상기 더티 메타 슬라이스들 중 어느 하나와 함께 상기 비휘발성 메모리 장치에 플러쉬할 때마다, 상기 메타 슬라이스 맵 및 상기 저널 리플레이 컨텍스트를 업데이트하는
메모리 시스템.
제 5 항에 있어서, 상기 메모리 컨트롤러는,
n(n은 자연수)회의 라운드가 완료될 때마다, 상기 메타 슬라이스 맵 및 상기 저널 리플레이 콘텍스트를 상기 비휘발성 메모리 장치에 플러쉬하는
메모리 시스템.
제 6 항에 있어서, 상기 메타 슬라이스 맵은,
이전 메타 슬라이스 맵이 플러쉬된 이후에 저널 데이터들과 함께 플러쉬된 더티 메타 슬라이스들이 저장된 물리 어드레스 정보를 포함하는
메모리 시스템.
제 1 항에 있어서, 상기 메모리 컨트롤러는,
상기 더티 메타 슬라이스들 중 어느 하나가 플러쉬될 때마다, 상기 플러쉬되는 더티 메타 슬라이스를 클린 메타 슬라이스로 변경하는
메모리 시스템.
제 1 항에 있어서, 상기 메타 데이터는,
논리-물리 어드레스 맵핑 정보, 유효 페이지 정보 및 신뢰성 정보 중 적어도 하나를 포함하는
메모리 시스템.
메타 데이터를 구성하는 복수의 메타 슬라이스들 중 더티 메타 슬라이스들과, 상기 더티 메타 슬라이스들에 대응하는 업데이트 정보를 포함하는 저널 엔트리들과, 상기 더티 메타 슬라이스들의 인덱스 정보를 포함하는 저널 리플레이 콘텍스트가 플러쉬된 비휘발성 메모리 장치;
상기 비휘발성 메모리 장치로부터 로드되는 정보들을 저장하는 버퍼 메모리; 및
상기 저널 리플레이 콘텍스트를 상기 버퍼 메모리에 로드하고, 상기 더티 메타 슬라이스들 중 상기 저널 리플레이 콘텍스트가 플러쉬된 이후에 플러쉬된 더티 메타 슬라이스들에 대한 정보를 반영하여 상기 로드된 저널 리플레이 콘텍스트를 리빌드하는 메모리 컨트롤러
를 포함하는 메모리 시스템.
제 10 항에 있어서,
상기 비휘발성 메모리 장치에는, 복수의 저널 리플레이 콘텍스트들이 플러쉬되고,
상기 메모리 컨트롤러는, 상기 저널 리플레이 콘텍스트들 중 가장 최근에 플러쉬된 저널 리플레이 콘텍스트를 상기 버퍼 메모리에 로드하는
메모리 시스템.
제 10 항에 있어서, 상기 메모리 컨트롤러는,
상기 리빌드된 저널 리플레이 콘텍스트를 기반으로 리빌드 대상 메타 슬라이스들을 결정하는
메모리 시스템.
제 12 항에 있어서, 상기 메모리 컨트롤러는,
상기 리빌드 대상 메타 슬라이스들 및 상기 리빌드 대상 메타 슬라이스들과 함께 플러쉬되었던 저널 엔트리들을 상기 버퍼 메모리에 로드하고, 상기 로드된 저널 엔트리들을 리플레이하여 상기 로드된 리빌드 대상 메타 슬라이스들을 수정하는
메모리 시스템.
제 12 항에 있어서,
상기 비휘발성 메모리 장치에는, 상기 저널 엔트리들과 함께 플러쉬된 더티 메타 슬라이스들이 저장된 물리 어드레스 정보를 포함하는 메타 슬라이스 맵이 더 플러쉬되고,
상기 메모리 컨트롤러는, 상기 메타 슬라이스 맵을 상기 버퍼 메모리에 로드하고, 상기 더티 메타 슬라이스들 중 상기 메타 슬라이스 맵이 플러쉬된 이후에 플러쉬된 더티 메타 슬라이스들에 대한 정보를 반영하여 상기 로드된 메타 슬라이스 맵을 리빌드하며, 상기 리빌드된 메타 슬라이스 맵을 이용하여 상기 리빌드 대상 메타 슬라이스들이 저장된 물리 어드레스를 확인하는
메모리 시스템.
제 14 항에 있어서,
상기 비휘발성 메모리 장치에는, 복수의 메타 슬라이스 맵들이 플러쉬되고,
상기 메모리 컨트롤러는, 상기 메타 슬라이스 맵들 중 가장 최근에 플러쉬된 메타 슬라이스 맵을 상기 버퍼 메모리에 로드하는
메모리 시스템.
메타 데이터를 구성하는 복수의 메타 슬라이스들을 버퍼 메모리에 로드하는 단계;
상기 로드된 메타 슬라이스들 중 업데이트되는 메타 슬라이스들을 더티 메타 슬라이스들인 것으로 마킹하는 단계;
상기 더티 메타 슬라이스들 중 적어도 하나의 더티 메타 슬라이스들에 대응하는 업데이트 정보를 포함하는 저널 엔트리를 생성하는 단계;
하나의 저널 엔트리가 생성될 때마다 상기 로드된 메타 슬라이스들을 대상으로 하여 상기 더티 메타 슬라이스들 중 어느 하나를 검색하고, 상기 저널 엔트리를 상기 검색된 더티 메타 슬라이스와 함께 비휘발성 메모리 장치에 플러쉬하는 단계;
상기 저널 엔트리와 함께 플러쉬된 더티 메타 슬라이스가 저장된 물리 어드레스 정보를 포함하는 메타 슬라이스 맵을 업데이트하는 단계;
상기 플러쉬된 더티 메타 슬라이스들의 인덱스 정보를 포함하는 저널 리플레이 컨텍스트를 업데이트하는 단계; 및
상기 업데이트된 메타 슬라이스 맵 및 상기 업데이트된 저널 리플레이 컨텍스트를 상기 비휘발성 메모리 장치에 플러쉬하는 단계
를 포함하는 메모리 시스템의 동작 방법.
제 16 항에 있어서,
상기 더티 메타 슬라이스의 검색은 라운드 로빈(round robin) 방식에 따라 이루어지고,
상기 업데이트된 메타 슬라이스 맵 및 상기 업데이트된 저널 리플레이 컨텍스트를 상기 비휘발성 메모리 장치에 플러쉬하는 단계는, n(n은 자연수)회의 라운드가 완료될 때마다 수행되는
메모리 시스템의 동작 방법.
제 16 항에 있어서,
상기 플러쉬된 저널 리플레이 컨텍스트를 상기 버퍼 메모리에 로드하는 단계;
상기 플러쉬된 더티 메타 슬라이스들 중 상기 저널 리플레이 콘텍스트가 플러쉬된 이후에 플러쉬된 더티 메타 슬라이스들에 대한 정보를 이용하여, 상기 로드된 저널 리플레이 콘텍스트를 리빌드하는 단계;
상기 리빌드된 저널 리플레이 콘텍스트를 기반으로 저널 리플레이 동작의 대상이 되는 리플레이 대상 저널 엔트리들을 결정하는 단계;
상기 리플레이 대상 저널 엔트리들과 함께 플러쉬되었던 메타 슬라이스들을 상기 버퍼 메모리에 로드하는 단계; 및
상기 리플레이 대상 저널 엔트리들을 리플레이하여 상기 버퍼 메모리에 로드된 메타 슬라이스들을 수정함으로써 상기 메타 데이터를 리빌드하는 단계
를 더 포함하는 메모리 시스템의 동작 방법.
제 18 항에 있어서,
상기 플러쉬된 메타 슬라이스 맵을 상기 버퍼 메모리에 로드하는 단계;
상기 플러쉬된 더티 메타 슬라이스들 중 상기 메타 슬라이스 맵이 플러쉬된 이후에 플러쉬된 더티 메타 슬라이스들에 대한 정보를 이용하여, 상기 로드된 메타 슬라이스 맵을 리빌드하는 단계; 및
상기 리빌드된 메타 슬라이스 맵을 이용하여 상기 리플레이 대상 저널 엔트리들이 저장된 물리 어드레스들을 확인하는 단계
를 더 포함하는 메모리 시스템의 동작 방법.