KR20190051395A - 피검사 장치의 검사 시스템 및 방법 - Google Patents

피검사 장치의 검사 시스템 및 방법 Download PDF

Info

Publication number
KR20190051395A
KR20190051395A KR1020170146991A KR20170146991A KR20190051395A KR 20190051395 A KR20190051395 A KR 20190051395A KR 1020170146991 A KR1020170146991 A KR 1020170146991A KR 20170146991 A KR20170146991 A KR 20170146991A KR 20190051395 A KR20190051395 A KR 20190051395A
Authority
KR
South Korea
Prior art keywords
image
data
image processing
additional
nth
Prior art date
Application number
KR1020170146991A
Other languages
English (en)
Inventor
정명호
강지훈
박상봉
박성원
이재민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170146991A priority Critical patent/KR20190051395A/ko
Priority to US16/053,192 priority patent/US10459348B2/en
Priority to CN201811307432.1A priority patent/CN109755146A/zh
Publication of KR20190051395A publication Critical patent/KR20190051395A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/45—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from two or more image sensors being of different type or operating in different modes, e.g. with a CMOS sensor for moving images in combination with a charge-coupled device [CCD] for still images
    • H04N5/2258—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8887—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges based on image processing techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30121—CRT, LCD or plasma display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Pathology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Quality & Reliability (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)

Abstract

피검사 장치의 검사 시스템은 이미지 센서, 제1 내지 제N 영상 획득 장치들, 제1 내지 제K 스위치들, 제1 내지 제M 영상 처리 장치들 및 추가 영상 처리 장치를 포함한다. 이미지 센서는 피검사 장치에 대한 영상을 촬상한다. 제1 내지 제N 영상 획득 장치들은 이미지 센서와 연결되고, 영상에 대한 영상 데이터를 각각 수신한다. 제1 내지 제K 스위치들은 제1 내지 제N 영상 획득 장치들과 각각 연결된다. 제1 내지 제M 영상 처리 장치들은 제1 내지 제K 스위치들과 각각 연결되고, 제1 내지 제N 영상 획득 장치들 중 하나로부터 출력되고 제1 내지 제K 스위치들 중 하나에 의해 분배되는 영상 데이터를 수신하며, 영상 데이터를 실시간 처리하여 영상 처리 데이터를 발생한다. 추가 영상 처리 장치는 영상 데이터에 대한 추가적인 영상 처리가 요구되는 경우에, 제1 내지 제K 스위치들 중 하나와 연결되며, 영상 데이터를 수신하고 실시간 처리하여 추가 영상 처리 데이터를 발생한다.

Description

피검사 장치의 검사 시스템 및 방법{SYSTEM AND METHOD OF INSPECTING DEVICE UNDER TEST}
본 발명은 검사 시스템 및 방법에 관한 것으로서, 더욱 상세하게는 반도체 소자 또는 디스플레이 장치를 제조하기 위해 반도체 기판 또는 디스플레이 패널과 같은 피검사 장치를 검사하는 시스템 및 방법에 관한 것이다.
반도체 소자 또는 디스플레이 장치를 생산하기 위해서는, 반도체 소자 또는 디스플레이 장치가 형성되는 반도체 기판 또는 디스플레이 패널에 불량이 존재하는지를 검출할 필요가 있다. 최근에는 반도체 기판 또는 디스플레이 패널의 영상을 촬상하고 촬상된 영상을 처리 및 분석하여 불량을 검출하는 검사 시스템이 널리 이용되고 있다. 디스플레이의 해상도가 높아지고 반도체 기판 또는 디스플레이 패널에 포함되는 패턴이 보다 미세화/복잡화됨에 따라, 불량을 검출하기 위해 보다 많은 연산 처리가 필요할 수 있다. 이에 따라, 검사 시스템의 다양한 성능들, 예를 들어, 빠른 검사 속도, 정확하고 신뢰성 있는 검사 결과 등과 함께, 검사 시스템의 연산 처리 능력을 증가시킬 수 있는 검사 시스템의 확장성이 요구되고 있다.
본 발명의 일 목적은 상대적으로 적은 비용으로 연산 처리 능력을 효과적으로 증가시킬 수 있는 피검사 장치의 검사 시스템을 제공하는 것이다.
본 발명의 다른 목적은 상대적으로 적은 비용으로 연산 처리 능력을 효과적으로 증가시킬 수 있는 피검사 장치의 검사 방법을 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 피검사 장치의 검사 시스템은 이미지 센서, 제1 내지 제N(N은 2 이상의 자연수) 영상 획득 장치들, 제1 내지 제K(K는 2 이상의 자연수) 스위치들, 제1 내지 제M(M은 2 이상의 자연수) 영상 처리 장치들 및 적어도 하나의 추가 영상 처리 장치를 포함한다. 상기 이미지 센서는 피검사 장치에 대한 영상을 촬상한다. 상기 제1 내지 제N 영상 획득 장치들은 상기 이미지 센서와 연결되고, 상기 영상에 대한 영상 데이터를 각각 수신한다. 상기 제1 내지 제K 스위치들은 상기 제1 내지 제N 영상 획득 장치들과 각각 연결된다. 상기 제1 내지 제M 영상 처리 장치들은 상기 제1 내지 제K 스위치들과 각각 연결되고, 상기 제1 내지 제N 영상 획득 장치들 중 하나로부터 출력되고 상기 제1 내지 제K 스위치들 중 하나에 의해 분배되는 상기 영상 데이터를 수신하며, 상기 영상 데이터를 실시간(real-time) 처리하여 영상 처리 데이터를 발생한다. 상기 적어도 하나의 추가 영상 처리 장치는 상기 영상 데이터에 대한 추가적인 영상 처리가 요구되는 경우에, 상기 제1 내지 제K 스위치들 중 하나와 연결되며, 상기 영상 데이터를 수신하고 실시간 처리하여 추가 영상 처리 데이터를 발생한다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 피검사 장치의 검사 방법에서, 피검사 장치에 대한 영상을 촬상한다. 제1 내지 제N(N은 2 이상의 자연수) 영상 획득 장치들을 통해, 상기 영상에 대한 영상 데이터를 수신한다. 상기 제1 내지 제N 영상 획득 장치들과 각각 연결되는 제1 내지 제K(K는 2 이상의 자연수) 스위치들을 통해, 상기 제1 내지 제N 영상 획득 장치들로부터 출력되는 상기 영상 데이터를 분배한다. 상기 제1 내지 제K 스위치들과 각각 연결되는 제1 내지 제M(M은 2 이상의 자연수) 영상 처리 장치들을 통해, 상기 영상 데이터를 실시간(real-time) 처리하여 영상 처리 데이터를 발생한다. 상기 영상 데이터에 대한 추가적인 영상 처리가 요구되는 경우에, 상기 제1 내지 제K 스위치들 중 하나와 연결 가능하도록 구현된 적어도 하나의 추가 영상 처리 장치를 통해, 상기 영상 데이터를 실시간 처리하여 추가 영상 처리 데이터를 발생한다.
상기와 같은 본 발명의 실시예들에 따른 피검사 장치의 검사 시스템 및 방법에서는, 영상 획득 장치들과 영상 처리 장치들을 서로 분리하여 구현하며, 이 때 영상 획득 장치들은 설치 초기의 개수를 항상 유지하도록 고정적으로 구현하고, 영상 처리 장치들은 초기에 설치한 이후에 개수의 변경이 가능하도록(즉, 확장 가능하도록) 가변적 또는 유동적으로 구현할 수 있다. 따라서, 데이터 처리 용량 및/또는 연산 처리 능력을 확장하고자 하는 경우에, 세트(set) 단위가 아닌 영상 처리 장치 단위로(즉, 유닛(unit) 단위로) 설비를 추가할 수 있으며, 따라서 상대적으로 적은 비용으로 검사 시스템의 데이터 처리 용량을 효과적으로 확장할 수 있어, 검사 시스템의 활용성이 확대될 수 있다.
또한, 영상 획득 장치 및 영상 처리 장치에 포함되는 네트워크 메모리들과, 영상 획득 장치 및 영상 처리 장치 사이에 배치되는 스위치를 이용하여, 데이터 맵핑 동작, 데이터 분배 동작 및 고속 데이터 네트워킹 동작을 효과적으로 구현할 수 있으며, 데이터의 실시간 처리 및 데이터 량의 조절이 용이할 수 있다.
도 1은 본 발명의 실시예들에 따른 피검사 장치의 검사 시스템을 나타내는 블록도이다.
도 2 및 3은 도 1의 피검사 장치의 검사 시스템에 포함되는 영상 획득 장치, 스위치 및 영상 처리 장치들의 일 예를 나타내는 블록도들이다.
도 4 및 5는 도 1의 피검사 장치의 검사 시스템에 포함되는 영상 획득 장치, 스위치 및 영상 처리 장치들의 다른 예를 나타내는 블록도들이다.
도 6은 본 발명의 실시예들에 따른 피검사 장치의 검사 시스템을 나타내는 블록도이다.
도 7은 본 발명의 실시예들에 따른 피검사 장치의 검사 방법을 나타내는 순서도이다.
도 8은 본 발명의 실시예들에 따른 반도체 소자의 제조 방법을 나타내는 순서도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 피검사 장치의 검사 시스템을 나타내는 블록도이다.
도 1을 참조하면, 피검사 장치의 검사 시스템(10)은 이미지 센서(100), 영상 획득부(200), 스위치부(300), 영상 처리부(400) 및 추가 영상 처리 장치(410x)를 포함한다.
이미지 센서(100)는 피검사 장치에 대한 영상을 촬상한다. 예를 들어, 상기 피검사 장치는 반도체 기판(20) 및/또는 디스플레이 패널(21)을 포함할 수 있다. 반도체 기판(20), 즉 제조 공정을 통해 생산된 반도체 웨이퍼는 각각 복수의 트랜지스터들을 포함하여 구현되는 복수의 반도체 소자들을 포함할 수 있고, 디스플레이 패널(21)은 복수의 픽셀들 및 이와 연결되는 복수의 게이트 라인들 및 데이터 라인들을 포함할 수 있다. 흠집(scratch), 이물질(extraneous particle), 빈 공간(void), 단락(short) 회로, 단선(open) 회로 등과 같은 상기 피검사 장치 상의 비정상 성분들을 검출하기 위해, 이미지 센서(100)는 상기 피검사 장치 에 대한 상기 영상을 촬상하여 영상 데이터(IDAT)를 발생할 수 있다.
일 실시예에서, 이미지 센서(100)는 CCD(charge-coupled device) 이미지 센서, CMOS(complementary metal oxide semiconductor) 이미지 센서 등과 같은 다양한 종류의 이미지 센서들 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 이미지 센서(100)는 상기 피검사 장치를 라인 단위로 촬상하는 라인 센서(line sensor) 또는 상기 피검사 장치를 면적 단위로 촬상하는 면적 센서(area sensor)일 수 있다.
일 실시예에서, 반도체 기판(20)에 포함되는 상기 복수의 반도체 소자들 각각은 CPU(central processing unit), AP(application processor) 등과 같은 임의의 반도체 칩일 수 있다. 다른 실시예에서, 상기 복수의 반도체 소자들 각각은 DRAM(dynamic random access memory), 플래시 메모리(flash memory) 등과 같은 임의의 메모리 장치일 수 있다.
일 실시예에서, 디스플레이 패널(21)은 LCD(liquid crystal display), OLED(organic light emitting display), QLED(Quantum dot light emitting display) 등과 같은 테두리가 사각형, 원형 등의 형상을 가지는 임의의 디스플레이 장치를 구현하기 위한 디스플레이 패널일 수 있다.
한편, 상기 피검사 장치가 반도체 기판(20) 및/또는 디스플레이 패널(21)인 경우를 설명하였으나, 상기 피검사 장치는 이에 한정되지 않으며, 비정상 성분들을 검출하기 위한 임의의 대상 장치일 수 있다.
영상 획득부(200)는 제1 내지 제N(N은 2 이상의 자연수) 영상 획득 장치들(210a, 210b, ..., 210n)을 포함한다. 제1 내지 제N 영상 획득 장치들(210a, 210b, ..., 210n)은 이미지 센서(100)와 연결되고, 상기 영상에 대한 영상 데이터를 각각 수신한다. 도 2를 참조하여 후술하는 것처럼, 제1 내지 제N 영상 획득 장치들(210a, 210b, ..., 210n) 각각은 영상 데이터(IDAT)를 수신하는 프레임 그래버(frame grabber)를 포함하여 구현될 수 있다.
영상 데이터(IDAT)는 제1 내지 제N 영상 데이터들(IDAT1, IDAT2, ..., IDATN)을 포함할 수 있다. 이 경우, 제1 영상 획득 장치(210a)는 이미지 센서(100)로부터 제1 영상 데이터(IDAT1)를 수신하여 출력할 수 있고, 제2 영상 획득 장치(210b)는 이미지 센서(100)로부터 제2 영상 데이터(IDAT2)를 수신하여 출력할 수 있으며, 제N 영상 획득 장치(210n)는 이미지 센서(100)로부터 제N 영상 데이터(IDATN)를 수신하여 출력할 수 있다. 또는, 제1 영상 획득 장치(210a)는 이미지 센서(100)로부터 수신된 영상 데이터(IDAT) 중 제1 영상 데이터(IDAT1)를 획득하여 출력할 수 있고, 제2 영상 획득 장치(210b)는 이미지 센서(100)로부터 수신된 영상 데이터(IDAT) 중 제2 영상 데이터(IDAT2)를 획득하여 출력할 수 있으며, 제N 영상 획득 장치(210n)는 이미지 센서(100)로부터 수신된 영상 데이터(IDAT) 중 제N 영상 데이터(IDATN)를 획득하여 출력할 수 있다.
일 실시예에서, 제1 내지 제N 영상 데이터들(IDAT1, IDAT2, ..., IDATN) 각각은 하나의 피검사 장치의 일부분에 대응할 수 있다. 예를 들어, 영상 데이터(IDAT)는 하나의 반도체 기판(예를 들어, 20)에 대한 영상에 대응할 수 있고, 이 때 제1 내지 제N 영상 데이터들(IDAT1, IDAT2, ..., IDATN) 각각은 상기 하나의 반도체 기판의 제1 내지 제N 부분들 중 하나에 대응할 수 있다.
다른 실시예에서, 제1 내지 제N 영상 데이터들(IDAT1, IDAT2, ..., IDATN) 각각은 하나의 피검사 장치의 전체에 대응할 수 있다. 예를 들어, 도시하지는 않았지만, 영상 데이터(IDAT)는 제1 내지 제N 반도체 기판들에 대한 제1 내지 제N 영상들에 대응할 수 있고, 이 때 제1 내지 제N 영상 데이터들(IDAT1, IDAT2, ..., IDATN) 각각은 상기 제1 내지 제N 반도체 기판들(즉, 상기 제1 내지 제N 영상들) 중 하나에 대응할 수 있다.
또 다른 실시예에서, 제1 내지 제N 영상 데이터들(IDAT1, IDAT2, ..., IDATN)은 서로 동일한 데이터일 수 있다. 다시 말하면, 제1 내지 제N 영상 획득 장치들(210a, 210b, ..., 210n)은 이미지 센서(100)로부터 실질적으로 동일한 영상 데이터를 수신할 수 있다.
한편, 제1 내지 제N 영상 데이터들(IDAT1, IDAT2, ..., IDATN)의 구성은 실시예에 따라서 다양하게 변경될 수 있다.
스위치부(300)는 제1 내지 제K(K는 2 이상의 자연수) 스위치들(310a, 310b, ..., 310k)을 포함한다. 제1 내지 제K 스위치들(310a, 310b, ..., 310k) 각각은 제1 내지 제N 영상 획득 장치들(210a, 210b, ..., 210n) 중 적어도 하나와 연결된다. 예를 들어, K가 N과 같은 경우에, 하나의 영상 획득 장치와 하나의 스위치가 일대일 연결될 수 있으며, 제1 스위치(310a)는 제1 영상 획득 장치(210a)와 연결될 수 있고, 제2 스위치(310b)는 제2 영상 획득 장치(210b)와 연결될 수 있으며, 제K 스위치(310k)는 제N 영상 획득 장치(210n)와 연결될 수 있다. 다른 예에서, K가 N과 다른 경우에, 두 개 이상의 영상 획득 장치들과 하나의 스위치가 연결되거나, 하나의 영상 획득 장치와 두 개 이상의 스위치들이 연결될 수도 있다.
영상 처리부(400)는 제1 내지 제M(M은 2 이상의 자연수) 영상 처리 장치들(410a, 410b, ..., 410m)을 포함한다. 제1 내지 제M 영상 처리 장치들(410a, 410b, ..., 410m) 각각은 제1 내지 제K 스위치들(310a, 310b, ..., 310k) 중 하나와 연결되며, 제1 내지 제N 영상 획득 장치들(210a, 210b, ..., 210n) 중 하나로부터 출력되고 제1 내지 제K 스위치들(310a, 310b, ..., 310k) 중 하나에 의해 분배되는 영상 데이터를 수신하며, 상기 수신된 영상 데이터를 실시간(real-time) 처리하여 영상 처리 데이터를 발생한다. 도 2를 참조하여 후술하는 것처럼, 제1 내지 제M 영상 처리 장치들(410a, 410b, ..., 410m) 각각은 적어도 하나의 GPU(graphic processing unit)를 포함하여 구현될 수 있다.
일 실시예에서, 영상 획득 장치들(210a, 210b, ..., 210n)의 개수와 영상 처리 장치들(410a, 410b, ..., 410m)의 개수는 서로 다를 수 있으며, 영상 처리 장치들(410a, 410b, ..., 410m)의 개수는 영상 획득 장치들(210a, 210b, ..., 210n)의 개수보다 많을 수 있다. 다시 말하면, N과 M은 서로 다른 자연수일 수 있으며, M은 N보다 큰 자연수일 수 있다.
디스플레이의 해상도가 높아지고 반도체 기판(20) 및/또는 디스플레이 패널(21)에 포함되는 패턴이 보다 미세화/복잡화되고 있으나, 이미지 센서(100)의 해상도가 이를 따라가지 못해 불량 검출 및 분류에 한계가 있으므로, 반도체 기판(20) 및/또는 디스플레이 패널(21) 상의 불량을 보다 정확하고 정밀하게 검출하기 위해서는 입력된 영상 데이터(즉, IDAT)보다 훨씬 많은, 즉 입력 영상 데이터의 몇 배에 해당하는 연산 처리 데이터가 필요할 수 있다. 따라서, 영상 획득 장치들(210a, 210b, ..., 210n)의 개수보다 영상 처리 장치들(410a, 410b, ..., 410m)의 개수가 많도록 피검사 장치의 검사 시스템(10)을 구현할 수 있다.
다시 말하면, 본 발명의 실시예들에 따른 피검사 장치의 검사 시스템(10)에서, 하나의 영상 획득 장치는 두 개 이상의 영상 처리 장치들에 대응할 수 있으며, 하나의 영상 획득 장치와 연결되는 스위치는 하나의 영상 획득 장치로부터 출력되는 영상 데이터를 분배하여 두 개 이상의 영상 처리 장치들에 제공할 수 있다.
구체적으로, 제1 영상 처리 장치(410a)는 제1 스위치(310a)와 연결되며, 제1 영상 획득 장치(210a)로부터 출력되고 제1 스위치(310a)에 의해 분배되는 제1 영상 데이터(IDAT1)의 전부 또는 일부를 수신하며, 상기 수신된 제1 영상 데이터(IDAT1)의 전부 또는 일부를 실시간 처리하여 제1 영상 처리 데이터(PDAT1)를 발생할 수 있다. 제2 영상 처리 장치(410b)는 제1 스위치(310a)와 연결되며, 제1 영상 획득 장치(210a)로부터 출력되고 제1 스위치(310a)에 의해 분배되는 제1 영상 데이터(IDAT1)의 전부 또는 일부를 수신하며, 상기 수신된 제1 영상 데이터(IDAT1)의 전부 또는 일부를 실시간 처리하여 제2 영상 처리 데이터(PDAT2)를 발생할 수 있다. 이와 유사하게, 제M 영상 처리 장치(410m)는 제K 스위치(310k)와 연결되며, 제N 영상 획득 장치(210n)로부터 출력되고 제K 스위치(310k)에 의해 분배되는 제N 영상 데이터(IDATN)의 전부 또는 일부를 수신하며, 상기 수신된 제N 영상 데이터(IDATN)의 전부 또는 일부를 실시간 처리하여 제M 영상 처리 데이터(PDATM)를 발생할 수 있다.
추가 영상 처리 장치(410x)는 제1 내지 제K 스위치들(310a, 310b, ..., 310k) 중 하나와 연결 가능하도록 구현된다. 영상 데이터(IDAT)의 전부 또는 일부에 대한 추가적인 영상 처리가 요구되는 경우에, 추가 영상 처리 장치(410x)는 제1 내지 제K 스위치들(310a, 310b, ..., 310k) 중 하나와 연결되며, 제1 내지 제N 영상 획득 장치들(210a, 210b, ..., 210n) 중 하나로부터 출력되고 제1 내지 제K 스위치들(310a, 310b, ..., 310k) 중 하나에 의해 분배되는 영상 데이터를 수신하며, 상기 수신된 영상 데이터를 실시간 처리하여 추가 영상 처리 데이터(PDATX)를 발생한다. 추가 영상 처리 장치(410x)는 피검사 장치의 검사 시스템(10)의 데이터 처리 용량 및/또는 연산 처리 능력을 확장시키는데 이용될 수 있다.
도 1에서는 하나의 추가 영상 처리 장치(410x)만을 도시하였으나, 실시예에 따라서 피검사 장치의 검사 시스템(10)은 복수의 추가 영상 처리 장치들을 포함하여 구현될 수 있다. 다시 말하면, 피검사 장치의 검사 시스템(10)은 적어도 하나의 추가 영상 처리 장치를 포함할 수 있다.
종래의 검사 시스템에서는, 영상 획득 장치와 영상 처리 장치를 하나의 세트(set)로 구현하였다. 이 경우, 검사 시스템을 초기에 설치한 이후에 검사 시스템의 데이터 처리 용량 및/또는 연산 처리 능력을 추가적으로 확장하고자 하는 경우에, 세트 단위로 설비를 추가하여야 했으며, 데이터 처리 용량을 확장하는데 비용이 과다하게 발생하고 검사 시스템의 구성이 상대적으로 많은 부분 변경되는 문제가 있었다.
본 발명의 실시예들에 따른 피검사 장치의 검사 시스템(10)에서는, 영상 획득 장치들(210a, 210b, ..., 210n)과 영상 처리 장치들(410a, 410b, ..., 410m, 410x)을 서로 분리하여 구현하며, 이 때 영상 획득 장치들(210a, 210b, ..., 210n)은 설치 초기의 개수를 항상 유지하도록 고정적으로 구현하고, 영상 처리 장치들(410a, 410b, ..., 410m, 410x)은 초기에 설치한 이후에 개수의 변경이 가능하도록(즉, 확장 가능하도록) 가변적 또는 유동적으로 구현할 수 있다.
구체적으로, 설치 초기에는 N개의 영상 획득 장치들(210a, 210b, ..., 210n) 및 M개의 영상 처리 장치들(410a, 410b, ..., 410m)을 포함하도록 피검사 장치의 검사 시스템(10)을 구현하며, 이후에 필요에 따라 적어도 하나의 추가 영상 처리 장치(410x)를 추가적으로 연결할 수 있다. 다시 말하면, 데이터 처리 용량 및/또는 연산 처리 능력을 확장하고자 하는 경우에, 세트 단위가 아닌 영상 처리 장치 단위로(즉, 유닛(unit) 단위로) 설비를 추가할 수 있으며, 따라서 상대적으로 적은 비용으로 검사 시스템(10)의 데이터 처리 용량을 효과적으로 확장할 수 있어, 검사 시스템(10)의 활용성이 확대될 수 있다.
도 2 및 3은 도 1의 피검사 장치의 검사 시스템에 포함되는 영상 획득 장치, 스위치 및 영상 처리 장치들의 일 예를 나타내는 블록도들이다. 도시의 편의상, 도 2 및 3에서는 피검사 장치의 검사 시스템(10)에 포함되는 구성요소들 중에서 하나의 영상 획득 장치(210a), 두 개의 영상 처리 장치들(410a, 410b), 하나의 추가 영상 처리 장치(410x) 및 이들을 연결하는 하나의 스위치(310a)만을 도시하였다.
도 1 및 2를 참조하면, 피검사 장치의 검사 시스템(10)의 설치 초기에, 제1 영상 처리 장치(first image processing device, IPD1)(410a) 및 제2 영상 처리 장치(second image processing device, IPD2)(410b)는 제1 스위치(first switch, SW1)(310a)를 통해 제1 영상 획득 장치(first image obtaining device, IOD1)(210a)와 연결될 수 있다.
제1 영상 획득 장치(210a)는 이미지 센서(100)로부터 제1 영상 데이터(IDAT1)를 수신할 수 있다.
제1 영상 획득 장치(210a)는 프레임 그래버(220), 네트워크 메모리(230) 및 넌페이지드(non-paged) 메모리(240)를 포함할 수 있고, 컨트롤러(250)를 더 포함할 수 있다.
제1 영상 획득 장치(210a)의 검사 시작 신호는 외부 센서 감지 또는 상시 영상 촬상 모드에서 영상 변화를 감지하여 내부 처리하는 두 가지 방법이 모두 가능할 수 있다.
프레임 그래버(220)는 제1 통신 방식으로 이미지 센서(100)로부터 제1 영상 데이터(IDAT1)를 수신할 수 있다. 일 실시예에서, 상기 제1 통신 방식은 PCI(peripheral component interconnect) 또는 PCIe(PCI express) 인터페이스일 수 있다. 다른 실시예에서, 상기 제1 통신 방식은 SATA(serial advanced technology attachment), SATAe(SATA express), SAS(serial attached small computer system interface(SCSI))등의 인터페이스일 수 있다. 또 다른 실시예에서, 상기 제1 통신 방식은 USB(universal serial bus) 등의 컴퓨터와 통신 가능한 인터페이스일 수 있다.
네트워크 메모리(230)는 상기 제1 통신 방식으로 제1 영상 데이터(IDAT1)의 전부 또는 일부인 제1 및 제2 서브 영상 데이터들(IDAT11, IDAT12)을 출력할 수 있다. 다시 말하면, 제1 영상 획득 장치(210a)의 데이터 수신(또는 입력) 인터페이스 및 데이터 송신(또는 출력) 인터페이스는 서로 실질적으로 동일할 수 있다.
네트워크 메모리(230)는 복수의 맵핑 메모리(mapping memory, MM)들(232, 234, 236)을 포함할 수 있다. 맵핑 메모리(232)로부터 제1 서브 영상 데이터(IDAT11)가 출력될 수 있고, 맵핑 메모리(234)로부터 제2 서브 영상 데이터(IDAT12)가 출력될 수 있다.
넌페이지드 메모리(240)는 제2 통신 방식으로 제1 영상 획득 장치(210a) 내에서 프레임 그래버(220)와 네트워크 메모리(230) 사이의 데이터 전송을 제어할 수 있다. 상기 제2 통신 방식은 상기 제1 통신 방식과 서로 다를 수 있다. 다시 말하면, 제1 영상 획득 장치(210a)의 상기 데이터 수신/송신 인터페이스와 내부 데이터 전송 인터페이스는 서로 다를 수 있다.
컨트롤러(250)는 제1 영상 획득 장치(210a)의 전반적인 동작을 제어할 수 있다. 예를 들어, 컨트롤러(250)는 제1 영상 획득 장치(210a)를 구동하기 위한 어플리케이션 프로그램(즉, 소프트웨어)을 실행할 수 있으며, 상기 어플리케이션 프로그램에 의해 상술한 데이터 수신, 송신 및 전송이 제어될 수 있다.
제1 스위치(310a)는 제1 영상 획득 장치(210a)로부터 출력되는 제1 영상 데이터(IDAT1)의 전부 또는 일부인 제1 및 제2 서브 영상 데이터들(IDAT11, IDAT12)을 분배할 수 있다.
제1 영상 처리 장치(410a)는 제1 스위치(310a)에 의해 분배되는 제1 영상 데이터(IDAT1)의 전부 또는 일부인 제1 서브 영상 데이터(IDAT11)를 수신할 수 있으며, 제1 서브 영상 데이터(IDAT11)에 대한 제1 영상 처리를 수행하여 제1 영상 처리 데이터(PDAT1)를 발생할 수 있다.
제1 영상 처리 장치(410a)는 네트워크 메모리(420), 적어도 하나의 연산 처리 메모리(430a, 430b) 및 넌페이지드 메모리(440)를 포함할 수 있고, 컨트롤러(450)를 더 포함할 수 있다.
네트워크 메모리(420)는 상기 제1 통신 방식으로 제1 서브 영상 데이터(IDAT11)를 수신할 수 있다. 다시 말하면, 제1 영상 처리 장치(410a)의 데이터 수신 인터페이스는 제1 영상 획득 장치(210a)의 상기 데이터 수신/송신 인터페이스와 실질적으로 동일할 수 있다.
네트워크 메모리(420)는 적어도 하나의 맵핑 메모리(422)를 포함할 수 있다. 맵핑 메모리(422)를 통해 제1 서브 영상 데이터(IDAT11)가 수신될 수 있다.
적어도 하나의 연산 처리 메모리(430a, 430b)는 제1 서브 영상 데이터(IDAT11)에 대한 상기 제1 영상 처리를 수행할 수 있고, 상기 제1 영상 처리의 결과로서 제1 영상 처리 데이터(PDAT1)를 발생할 수 있다. 예를 들어, 연산 처리 메모리들(430a, 430b) 각각은 GPU를 포함할 수 있다.
넌페이지드 메모리(440)는 상기 제1 통신 방식과 다른 상기 제2 통신 방식으로 제1 영상 처리 장치(410a) 내에서 네트워크 메모리와(420) 연산 처리 메모리(430a, 430b) 사이의 데이터 전송을 제어할 수 있다. 다시 말하면, 제1 영상 처리 장치(410a)의 내부 데이터 전송 인터페이스는 제1 영상 획득 장치(210a)의 내부 데이터 전송 인터페이스와 실질적으로 동일할 수 있다.
컨트롤러(450)는 제1 영상 처리 장치(410a)의 전반적인 동작을 제어할 수 있다. 예를 들어, 컨트롤러(450)는 제1 영상 처리 장치(410a)를 구동하기 위한 어플리케이션 프로그램을 실행할 수 있으며, 상기 어플리케이션 프로그램에 의해 상술한 데이터 수신, 처리 및 전송이 제어될 수 있다. 예를 들어, 컨트롤러(450)는 CPU를 포함할 수 있다.
제2 영상 처리 장치(410b)는 제1 스위치(310a)에 의해 분배되는 제1 영상 데이터(IDAT1)의 전부 또는 일부인 제2 서브 영상 데이터(IDAT12)를 수신할 수 있으며, 제2 서브 영상 데이터(IDAT12)에 대한 제2 영상 처리를 수행하여 제2 영상 처리 데이터(PDAT2)를 발생할 수 있다. 실시예에 따라서, 상기 제2 영상 처리는 상기 제1 영상 처리와 실질적으로 동일할 수도 있고, 서로 다를 수도 있다.
상세하게 도시하지는 않았지만, 제2 영상 처리 장치(410b)는 제1 영상 처리 장치(410a)와 실질적으로 동일한 구조를 가질 수 있다. 예를 들어, 제2 영상 처리 장치(410b)는 네트워크 메모리, 적어도 하나의 연산 처리 메모리 및 넌페이지드 메모리를 포함할 수 있고, 컨트롤러를 더 포함할 수 있다.
일 실시예에서, 제1 서브 영상 데이터(IDAT11)와 제2 서브 영상 데이터(IDAT12)는 실질적으로 동일할 수 있으며, 제1 영상 데이터(IDAT1)의 전부에 대응할 수 있다. 이 경우, 제1 스위치(310a)는 제1 및 제2 서브 영상 데이터들(IDAT11, IDAT12)을 제1 및 제2 영상 처리 장치들(410a, 410b)에 순차적으로 제공할 수 있다.
다른 실시예에서, 제1 서브 영상 데이터(IDAT11)와 제2 서브 영상 데이터(IDAT12)는 서로 다를 수 있으며, 예를 들어 제1 서브 영상 데이터(IDAT11)는 제1 영상 데이터(IDAT1)의 제1 부분에 대응할 수 있고, 제2 서브 영상 데이터(IDAT12)는 제1 영상 데이터(IDAT1)의 제2 부분에 대응할 수 있다. 이 경우, 제1 스위치(310a)는 제1 및 제2 서브 영상 데이터들(IDAT11, IDAT12)을 제1 및 제2 영상 처리 장치들(410a, 410b)에 실질적으로 동시에 제공할 수 있다.
또 다른 실시예에서, 제1 및 제2 서브 영상 데이터들(IDAT11, IDAT12)의 구성 및 제1 스위치(310a)의 데이터 분배 방식은 다양하게 변경될 수 있다.
상술한 제1 영상 획득 장치(210a), 제1 스위치(310a), 및 제1 및 제2 영상 처리 장치들(410a, 410b)의 동작, 즉 네트워크 메모리들(230, 420) 및 제1 스위치(310a)를 통한 데이터 흐름에 따라, 데이터 맵핑 동작, 데이터 분배 동작 및 고속 데이터 네트워킹 동작이 효과적으로 구현될 수 있다.
한편, 상세하게 도시하지는 않았지만, 제2 내지 제N 영상 획득 장치들(210b, ..., 210n) 각각은 제1 영상 획득 장치(210a)와 실질적으로 동일한 구조를 가질 수 있고, 제1 내지 제M 영상 처리 장치들(410a, 410b, ..., 410m) 중 제1 및 제2 영상 처리 장치들(410a, 410b)을 제외한 나머지 영상 처리 장치들 각각은 제1 영상 처리 장치(410a)와 실질적으로 동일한 구조를 가질 수 있다.
일 실시예에서, 하나의 영상 획득 장치와 연결되는 영상 처리 장치들의 개수는 모두 동일할 수 있다. 예를 들어, 도 2에 도시된 것처럼 제1 영상 획득 장치(210a)가 제1 및 제2 영상 처리 장치들(410a, 410b)과 연결된 경우에, 도시하지는 않았지만 제2 영상 획득 장치(210b)는 제2 스위치(310b)를 통해 제3 및 제4 영상 처리 장치들과 연결될 수 있고, 제N 영상 획득 장치(210n)는 제K 스위치(310k)를 통해 제(M-1) 및 제M 영상 처리 장치들(410m)과 연결될 수 있다. 다시 말하면, M=k*N(k는 2 이상의 자연수)일 수 있으며, 도 2의 예에서 k=2일 수 있다.
다른 실시예에서, 하나의 영상 획득 장치와 연결되는 영상 처리 장치들의 개수는 서로 다를 수 있다. 예를 들어, 도 2에 도시된 것처럼 제1 영상 획득 장치(210a)가 제1 및 제2 영상 처리 장치들(410a, 410b)과 연결된 경우에, 도시하지는 않았지만 제2 영상 획득 장치(210b)는 제2 스위치(310b)를 통해 제3, 제4 및 제5 영상 처리 장치들과 연결될 수 있다. 다시 말하면, M은 N보다 큰 임의의 자연수일 수 있다.
또 다른 실시예에서, 하나의 영상 획득 장치와 연결되는 영상 처리 장치들의 개수는 다양하게 변경될 수 있다.
도 1 및 3을 참조하면, 피검사 장치의 검사 시스템(10)이 N개의 영상 획득 장치들(210a, 210b, ..., 210n) 및 M개의 영상 처리 장치들(410a, 410b, ..., 410m)을 포함하도록 설치된 이후에, 검사 시스템(10)의 데이터 처리 용량의 확장이 필요할 수 있다. 예를 들어, 제1 영상 획득 장치(210a)가 수신하는 제1 영상 데이터(IDAT1)에 대한 추가적인 영상 처리가 요구될 수 있다. 이 경우, 제1 스위치(310a)와 연결 가능하도록 구현되는 추가 영상 처리 장치(added image processing device, AIPD)(410x)를 제1 스위치(310a)에 연결하여 제1 영상 데이터(IDAT1)에 대한 데이터 처리 용량을 확장할 수 있다.
일 실시예에서, 제1 스위치(310a)는 제1 및 제2 영상 처리 장치들(410a, 410b)과 연결되기 위한 두 개의 슬롯(slot)들 및 추가 영상 처리 장치(410x)와 연결되기 위한 적어도 하나의 확장 슬롯을 포함할 수 있다. 상기 확장 슬롯은 도 2의 예에서는 비어 있을 수 있으며, 도 3의 예와 같이 추가 영상 처리 장치(410x)가 부가되는 경우에 상기 확장 슬롯을 통해 제1 스위치(310a)와 추가 영상 처리 장치(410x)가 연결될 수 있다.
다른 실시예에서, 제1 스위치(310a)는 제1 및 제2 영상 처리 장치들(410a, 410b)과 연결되기 위한 두 개의 연결 케이블들 및 추가 영상 처리 장치(410x)와 연결되기 위한 적어도 하나의 확장 연결 케이블을 포함할 수 있다. 상기 확장 연결 케이블은 도 2의 예에서는 비어 있을 수 있으며, 도 3의 예와 같이 추가 영상 처리 장치(410x)가 부가되는 경우에 상기 확장 연결 케이블을 통해 제1 스위치(310a)와 추가 영상 처리 장치(410x)가 연결될 수 있다.
또 다른 실시예에서, 제1 스위치(310a)는 추가 영상 처리 장치(410x)와 연결되기 위한 임의의 구성(예를 들어, 임의의 플러그인(plug-in) 구조)을 포함하여 구현될 수 있다.
상세하게 도시하지는 않았지만, 추가 영상 처리 장치(410x)는 제1 및 제2 영상 처리 장치들(410a, 410b)과 실질적으로 동일한 구조를 가질 수 있다. 예를 들어, 추가 영상 처리 장치(410x)는 네트워크 메모리, 적어도 하나의 연산 처리 메모리 및 넌페이지드 메모리를 포함할 수 있고, 컨트롤러를 더 포함할 수 있다.
한편, 추가 영상 처리 장치(410x)가 부가됨에 따라, 도 2를 참조하여 상술한 데이터 맵핑/분배/고속 네트워킹 동작이 사용자 설정에 의해 일부 변경될 수 있다. 구체적으로, 네트워크 메모리(230)는 상기 제1 통신 방식으로 제1 영상 데이터(IDAT1)의 전부 또는 일부인 제1, 제2 및 제3 서브 영상 데이터들(IDAT11, IDAT12, IDAT13)을 출력할 수 있다. 예를 들어, 맵핑 메모리(232)로부터 제1 서브 영상 데이터(IDAT11)가 출력될 수 있고, 맵핑 메모리(234)로부터 제2 서브 영상 데이터(IDAT12)가 출력될 수 있으며, 맵핑 메모리(236)로부터 제3 서브 영상 데이터(IDAT13)가 출력될 수 있다. 제1 스위치(310a)는 제1, 제2 및 제3 서브 영상 데이터들(IDAT11, IDAT12, IDAT13)을 분배할 수 있다. 추가 영상 처리 장치(410x)는 제1 스위치(310a)와 연결되는 경우에, 제1 스위치(310a)에 의해 분배되는 제1 영상 데이터(IDAT1)의 전부 또는 일부인 제3 서브 영상 데이터(IDAT13)를 수신할 수 있으며, 제3 서브 영상 데이터(IDAT13)에 대한 제1 추가 영상 처리를 수행하여 추가 영상 처리 데이터(PDATX)를 발생할 수 있다. 이 때, 도 2를 참조하여 상술한 것처럼, 제1, 제2 및 제3 서브 영상 데이터들(IDAT11, IDAT12, IDAT13)은 실시예에 따라서 실질적으로 동일하거나 서로 다를 수 있고, 상기 제1 추가 영상 처리는 실시예에 따라서 상기 제1 및 제2 영상 처리와 실질적으로 동일하거나 서로 다를 수 있다.
한편, 상세하게 도시하지는 않았지만, 추가 영상 처리 장치의 개수는 실시예에 따라서 다양하게 변경될 수 있다.
일 실시예에서, 각 영상 획득 장치마다 하나의 추가 영상 처리 장치가 부가될 수 있다. 예를 들어, 제2 내지 제N 영상 획득 장치들(210b, ..., 210n)과 연결되는 제2 내지 제K 스위치들(310b, ..., 310k)과 각각 연결 가능하도록 구현되는 (N-1)개의 추가 영상 처리 장치가 부가될 수 있다. 다시 말하면, 피검사 장치의 검사 시스템(10)이 N개의 추가 영상 처리 장치를 더 포함할 수 있다.
다른 실시예에서, 하나의 영상 획득 장치에 대해서만 하나의 추가 영상 처리 장치가 부가될 수 있다. 예를 들어, 도 3에 도시된 것처럼, 피검사 장치의 검사 시스템(10)은 제1 영상 획득 장치(210a)와 연결되는 하나의 추가 영상 처리 장치(410x)만을 포함할 수 있다.
또 다른 실시예에서, 하나의 영상 획득 장치에 대해서 두 개 이상의 추가 영상 처리 장치가 부가될 수도 있다.
도 4 및 5는 도 1의 피검사 장치의 검사 시스템에 포함되는 영상 획득 장치, 스위치 및 영상 처리 장치들의 다른 예를 나타내는 블록도들이다.
도 1, 4 및 5를 참조하면, 제1 스위치(311a)가 제1 영상 처리 장치(411a) 내에 포함되는(즉, 배치되는) 것을 제외하면, 도 4 및 5의 예는 도 2 및 3의 예와 각각 실질적으로 동일할 수 있으며, 중복되는 설명은 생략하도록 한다.
한편, 도시하지는 않았지만, 실시예에 따라서 상기 제1 스위치는 제2 영상 처리 장치(410b)에 포함될 수도 있다. 다시 말하면, 상기 제1 스위치는 상기 제1 및 제2 영상 처리 장치들 중 하나에 포함될 수 있다. 또한, 도시하지는 않았지만, 제2 내지 제K 스위치들(310b, ..., 310k) 각각은 제1 스위치(311a)와 유사하게 대응하는 영상 처리 장치 내에 포함될 수 있다.
도 6은 본 발명의 실시예들에 따른 피검사 장치의 검사 시스템을 나타내는 블록도이다.
판단 장치(500)를 더 포함하는 것을 제외하면, 도 6의 피검사 장치의 검사 시스템(10a)은 도 1의 피검사 장치의 검사 시스템(10)과 실질적으로 동일할 수 있으며, 중복되는 설명은 생략하도록 한다.
도 6을 참조하면, 판단 장치(500)는 영상 처리 데이터(PDAT1, PDAT2, ..., PDATM) 및 추가 영상 처리 데이터(PDATX) 중 적어도 하나에 기초하여 상기 피검사 장치(예를 들어, 반도체 기판(20) 및/또는 디스플레이 패널(21))에 불량이 존재하는지를 판단할 수 있고, 상기 판단 결과를 나타내는 판단 데이터(DD)를 발생할 수 있다. 예를 들어, 추가 영상 처리 장치(410x)가 연결되지 않은 검사 시스템(10a)의 설치 초기에, 판단 장치(500)는 영상 처리 데이터(PDAT1, PDAT2, ..., PDATM)에 기초하여 상기 피검사 장치에 불량이 존재하는지를 판단할 수 있다. 추가 영상 처리 장치(410x)가 연결된 이후에, 판단 장치(500)는 영상 처리 데이터(PDAT1, PDAT2, ..., PDATM) 및 추가 영상 처리 데이터(PDATX)에 기초하여 상기 피검사 장치에 불량이 존재하는지를 판단할 수 있다.
일 실시예에서, 판단 장치(500)는 머신 러닝(machine learning) 또는 딥 러닝(deep learning)에 기초하여 상기 피검사 장치(예를 들어, 반도체 기판(20) 및/또는 디스플레이 패널(21))에 불량이 존재하는지를 판단할 수 있다. 머신 러닝 또는 딥 러닝은 인공 신경망(artificial neural network; ANN) 기반의 학습 과정을 나타낸다. 인공 신경망이란 연결 선으로 연결된 많은 수의 인공 뉴런들을 사용하여 생물학적인 시스템의 계산 능력을 모방하는 소프트웨어나 하드웨어로 구현된 연산 모델을 나타낸다. 인공 신경망에서는 생물학적인 뉴런의 기능을 단순화시킨 인공 뉴런을 사용하게 되며, 연결 강도를 갖는 연결 선을 통해 상호 연결시켜 인간의 인지 작용이나 학습 과정을 수행하게 된다. 영상 처리 장치들(410a, 410b, ..., 410m, 410x)은 설계 정보, 참조 영상 등에 기초한 통계적 영상 합성 및/또는 학습 기반 영상 처리 등을 수행할 수 있으며, 판단 장치(500)는 영상 처리 장치들(410a, 410b, ..., 410m, 410x)의 처리 결과를 인공 신경망에 입력하여 상기 피검사 장치에 불량이 존재하는지를 판단하기 위한 출력 데이터(즉, 판단 데이터(DD))를 발생할 수 있다.
다른 실시예에서, 판단 장치(500)는 상기 피검사 장치(예를 들어, 반도체 기판(20) 및/또는 디스플레이 패널(21))에 불량이 존재하는지를 수동으로(manually) 판단할 수 있다.
한편, 본 발명의 실시예들에 따른 피검사 장치의 검사 시스템(10, 10a)에서, 이미지 센서(100)의 데이터 제공량, 영상 획득 장치들(210a, 210b, ..., 210n)의 데이터 수신 및 송신 속도, 및 영상 처리 장치들(410a, 410b, ..., 410m)의 연산 속도에 기초하여, 영상 획득 장치들(210a, 210b, ..., 210n)의 개수(즉, N)와 영상 처리 장치들(410a, 410b, ..., 410m)의 개수(즉, M)가 결정될 수 있다.
구체적으로, 먼저 이미지 센서(100)의 데이터 제공량을 확인할 수 있다. 예를 들어, 이미지 센서(100)가 라인 센서인 경우에, 전체 픽셀 개수와 처리되는 비트 수와 라인 개수를 곱하여 전체 데이터 량을 획득할 수 있다. 또는, 이미지 센서(100)가 면적 센서인 경우에, 전체 픽셀 개수와 처리되는 비트 수를 곱하여 전체 데이터 량을 획득할 수 있다. 다음에, 영상 획득 장치들(210a, 210b, ..., 210n)의 데이터 수신 속도(즉, 입력 전송 속도의 사양(specification))와 데이터 송신 속도(즉, 출력 전송 속도의 사양)를 확인하여 고정부(200)(즉, 영상 획득 장치들(210a, 210b, ..., 210n))를 설계할 수 있다. 이후에, 연산 처리 속도에 적합하도록 데이터 분배 방식을 결정하고 추가 영상 처리 장치(410x)를 연결할 수 있는 플러그인 구조를 반영하여 가변부(400)(즉, 영상 처리 장치들(410a, 410b, ..., 410m))와 스위치부(300)를 설계할 수 있다.
본 발명의 실시예들에 따른 피검사 장치의 검사 시스템(10, 10a)에서는, 프레임 그래버를 포함하는 영상 획득 장치들(210a, 210b, ..., 210n)과 GPU 및/또는 CPU를 포함하는 영상 처리 장치들(410a, 410b, ..., 410m)이 서로 물리적으로 구분되며, 데이터 처리 용량 및/또는 연산 처리 능력을 확장하고자 하는 경우에 추가 영상 처리 장치(410x)만을 부가하여 효율적으로 시스템 성능을 향상시킬 수 있다. 또한, 네트워크 메모리들(230, 420) 및 제1 스위치(310a)를 이용하여, 데이터 맵핑 동작, 데이터 분배 동작 및 고속 데이터 네트워킹 동작을 효과적으로 구현할 수 있으며, 데이터의 실시간 처리 및 데이터 량의 조절이 용이할 수 있다.
한편, 스위치들(310a, 310b, ..., 310k)의 개수가 영상 획득 장치들(210a, 210b, ..., 210n)의 개수와 동일한 경우 및 서로 다른 경우 모두에 대하여 본 발명의 실시예들이 적용될 수 있다.
도 7은 본 발명의 실시예들에 따른 피검사 장치의 검사 방법을 나타내는 순서도이다.
도 1 및 7을 참조하면, 본 발명의 실시예들에 따른 피검사 장치의 검사 방법에서, 이미지 센서(100)를 이용하여, 상기 피검사 장치(예를 들어, 반도체 기판(20) 및/또는 디스플레이 패널(21))에 대한 영상을 촬상한다(단계 S100). 제1 내지 제N 영상 획득 장치들(210a, 210b, ..., 210n)을 이용하여, 상기 영상에 대한 영상 데이터(IDAT)를 수신한다(단계 S200). 예를 들어, 영상 데이터(IDAT)는 제1 내지 제N 영상 데이터들(IDAT1, IDAT2, ..., IDATN)을 포함할 수 있으며, 제1 내지 제N 영상 획득 장치들(210a, 210b, ..., 210n) 각각은 제1 내지 제N 영상 데이터들(IDAT1, IDAT2, ..., IDATN) 중 하나를 수신하여 출력할 수 있다.
제1 내지 제N 영상 획득 장치들(210a, 210b, ..., 210n)과 각각 연결되는 제1 내지 제K 스위치들(310a, 310b, ..., 310k)을 이용하여, 제1 내지 제N 영상 획득 장치들(210a, 210b, ..., 210n)로부터 출력되는 영상 데이터를 분배한다(단계 S300). 예를 들어, 제1 내지 제K 스위치들(310a, 310b, ..., 310k) 각각은 제1 내지 제N 영상 획득 장치들(210a, 210b, ..., 210n)로부터 출력되는 제1 내지 제N 영상 데이터들(IDAT1, IDAT2, ..., IDATN) 중 하나를 분배할 수 있다.
제1 내지 제K 스위치들(310a, 310b, ..., 310k)과 각각 연결되는 제1 내지 제M 영상 처리 장치들(410a, 410b, ..., 410m)을 이용하여, 상기 영상 데이터를 실시간 처리하여 영상 처리 데이터를 발생한다(단계 S400). 예를 들어, 제1 내지 제M 영상 처리 장치들(410a, 410b, ..., 410m) 각각은 제1 내지 제K 스위치들(310a, 310b, ..., 310k)에 의해 분배되는 제1 내지 제N 영상 데이터들(IDAT1, IDAT2, ..., IDATN) 중 하나를 수신하고 실시간 처리하여, 제1 내지 제M 영상 처리 데이터들(PDAT1, PDAT2, ..., PDATM) 중 하나를 발생할 수 있다.
상기 영상 데이터에 대한 추가적인 영상 처리가 요구되는 경우에, 제1 내지 제K 스위치들(310a, 310b, ..., 310k) 중 하나와 연결 가능하도록 구현된 추가 영상 처리 장치(410x)를 이용하여, 상기 영상 데이터를 실시간 처리하여 추가 영상 처리 데이터(PDATX)를 발생한다(단계 S500). 단계 500을 수행하기 위해, 영상 획득 장치들(210a, 210b, ..., 210n)은 고정적으로 구현하고, 영상 처리 장치들(410a, 410b, ..., 410m, 410x)은 확장 가능하도록 가변적 또는 유동적으로 구현할 수 있다.
실시예에 따라서, 본 발명의 실시예들에 따른 피검사 장치의 검사 시스템 및/또는 방법의 일부 또는 전부는 프로그램(즉, 소프트웨어) 또는 하드웨어의 형태로 구현될 수 있으며, 상술한 동작들을 수행하기 위한 명령어 코드(instruction code) 또는 프로그램 루틴(program routine)을 실행할 수 있는 컴퓨터 기반의(computer-based) 시스템에 포함되거나 시스템을 통해 수행될 수 있다.
도 8은 본 발명의 실시예들에 따른 반도체 소자의 제조 방법을 나타내는 순서도이다.
도 8을 참조하면, 본 발명의 실시예들에 따른 반도체 소자의 제조 방법에서, 적어도 하나의 반도체 소자가 형성되는 반도체 기판을 제조한다(단계 S1100). 예를 들어, 상기 반도체 소자는 CPU, AP 등과 같은 임의의 반도체 칩일 수도 있고, DRAM, 플래시 메모리 등과 같은 임의의 메모리 장치일 수도 있다.
상기 반도체 기판에 불량이 존재하는지를 판단하기 위해 상기 반도체 기판을 검사한다(단계 S1200). 단계 S1200은 도 7의 단계 S100, S200, S300, S400 및 S500을 포함하여 구현되며, 중복되는 설명은 생략하도록 한다.
도 8에서는 반도체 소자의 제조 방법만을 설명하였으나, 본 발명의 실시예들은 디스플레이 장치의 제조 방법, 임의의 피검사 장치의 제조 방법으로 확대 적용될 수 있다.
본 발명의 실시예들은 시스템, 방법, 컴퓨터로 판독 가능한 매체에 저장된 컴퓨터로 판독 가능한 프로그램 코드를 포함하는 제품 등의 형태로 구현될 수 있다. 상기 컴퓨터로 판독 가능한 프로그램 코드는 다양한 컴퓨터 또는 다른 데이터 처리 장치의 프로세서로 제공될 수 있다. 상기 컴퓨터로 판독 가능한 매체는 컴퓨터로 판독 가능한 신호 매체 또는 컴퓨터로 판독 가능한 기록 매체일 수 있다. 상기 컴퓨터로 판독 가능한 기록 매체는 명령어 실행 시스템, 장비 또는 장치 내에 또는 이들과 접속되어 프로그램을 저장하거나 포함할 수 있는 임의의 유형적인 매체일 수 있다.
본 발명은 반도체 소자 및/또는 디스플레이 장치를 제조하는 과정에서 유용하게 이용될 수 있으며, 특히 반도체 소자 및/또는 디스플레이 장치를 대량 생산하는 과정에서 반도체 소자 및/또는 디스플레이 장치가 형성되는 반도체 기판 및/또는 디스플레이 패널에 불량이 존재하는지를 검출하는 검사 과정에서 유용하게 이용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 피검사 장치에 대한 영상을 촬상하는 이미지 센서;
    상기 이미지 센서와 연결되고, 상기 영상에 대한 영상 데이터를 각각 수신하는 제1 내지 제N(N은 2 이상의 자연수) 영상 획득 장치들;
    상기 제1 내지 제N 영상 획득 장치들과 각각 연결되는 제1 내지 제K(K는 2 이상의 자연수) 스위치들;
    상기 제1 내지 제K 스위치들과 각각 연결되고, 상기 제1 내지 제N 영상 획득 장치들 중 하나로부터 출력되고 상기 제1 내지 제K 스위치들 중 하나에 의해 분배되는 상기 영상 데이터를 수신하며, 상기 영상 데이터를 실시간(real-time) 처리하여 영상 처리 데이터를 발생하는 제1 내지 제M(M은 2 이상의 자연수) 영상 처리 장치들; 및
    상기 영상 데이터에 대한 추가적인 영상 처리가 요구되는 경우에, 상기 제1 내지 제K 스위치들 중 하나와 연결되며, 상기 영상 데이터를 수신하고 실시간 처리하여 추가 영상 처리 데이터를 발생하는 적어도 하나의 추가 영상 처리 장치를 포함하는 피검사 장치의 검사 시스템.
  2. 제 1 항에 있어서,
    상기 제1 영상 획득 장치는 상기 이미지 센서로부터 제1 영상 데이터를 수신하고,
    상기 제1 스위치는 상기 제1 영상 획득 장치와 연결되며,
    상기 제1 및 제2 영상 처리 장치들은 상기 제1 스위치와 연결되어 상기 제1 스위치에 의해 분배되는 상기 제1 영상 데이터를 수신하고, 상기 제1 영상 데이터에 대한 제1 및 제2 영상 처리들을 각각 수행하여 제1 및 제2 영상 처리 데이터들을 각각 발생하는 것을 특징으로 하는 피검사 장치의 검사 시스템.
  3. 제 2 항에 있어서,
    상기 적어도 하나의 추가 영상 처리 장치는 제1 추가 영상 처리 장치를 포함하고,
    상기 제1 추가 영상 처리 장치는 상기 제1 스위치와 연결 가능하도록 구현되며, 상기 제1 스위치와 연결되는 경우에 상기 제1 영상 데이터를 수신하고 상기 제1 영상 데이터에 대한 제1 추가 영상 처리를 수행하여 제1 추가 영상 처리 데이터를 발생하는 것을 특징으로 하는 피검사 장치의 검사 시스템.
  4. 제 2 항에 있어서, 상기 제1 영상 획득 장치는,
    제1 통신 방식으로 상기 이미지 센서로부터 상기 제1 영상 데이터를 수신하는 프레임 그래버(frame grabber);
    상기 제1 통신 방식으로 상기 제1 영상 데이터를 출력하는 네트워크 메모리; 및
    상기 제1 통신 방식과 다른 제2 통신 방식으로 상기 제1 영상 획득 장치 내에서 상기 프레임 그래버와 상기 네트워크 메모리 사이의 데이터 전송을 제어하는 넌페이지드(non-paged) 메모리를 포함하는 것을 특징으로 하는 피검사 장치의 검사 시스템.
  5. 제 2 항에 있어서, 상기 제1 영상 처리 장치는,
    제1 통신 방식으로 상기 제1 영상 데이터를 수신하는 네트워크 메모리;
    상기 제1 영상 데이터에 대한 상기 제1 영상 처리를 수행하는 적어도 하나의 연산 처리 메모리; 및
    상기 제1 통신 방식과 다른 제2 통신 방식으로 상기 제1 영상 처리 장치 내에서 상기 네트워크 메모리와 상기 연산 처리 메모리 사이의 데이터 전송을 제어하는 넌페이지드 메모리를 포함하는 것을 특징으로 하는 피검사 장치의 검사 시스템.
  6. 제 2 항에 있어서,
    상기 제1 스위치는 상기 제1 및 제2 영상 처리 장치들 중 하나에 포함되는 것을 특징으로 하는 피검사 장치의 검사 시스템.
  7. 제 1 항에 있어서,
    상기 영상 획득 장치들의 개수와 상기 영상 처리 장치들의 개수는 서로 다른 것을 특징으로 하는 피검사 장치의 검사 시스템.
  8. 제 7 항에 있어서,
    상기 영상 처리 장치들의 개수는 상기 영상 획득 장치들의 개수보다 많은 것을 특징으로 하는 피검사 장치의 검사 시스템.
  9. 제 1 항에 있어서,
    상기 영상 처리 데이터 및 상기 추가 영상 처리 데이터 중 적어도 하나에 기초하여 상기 피검사 장치에 불량이 존재하는지를 판단하는 판단 장치를 더 포함하는 것을 특징으로 하는 피검사 장치의 검사 시스템.
  10. 피검사 장치에 대한 영상을 촬상하는 단계;
    제1 내지 제N(N은 2 이상의 자연수) 영상 획득 장치들을 통해, 상기 영상에 대한 영상 데이터를 수신하는 단계;
    상기 제1 내지 제N 영상 획득 장치들과 각각 연결되는 제1 내지 제K(K는 2 이상의 자연수) 스위치들을 통해, 상기 제1 내지 제N 영상 획득 장치들로부터 출력되는 상기 영상 데이터를 분배하는 단계;
    상기 제1 내지 제K 스위치들과 각각 연결되는 제1 내지 제M(M은 2 이상의 자연수) 영상 처리 장치들을 통해, 상기 영상 데이터를 실시간(real-time) 처리하여 영상 처리 데이터를 발생하는 단계; 및
    상기 영상 데이터에 대한 추가적인 영상 처리가 요구되는 경우에, 상기 제1 내지 제K 스위치들 중 하나와 연결 가능하도록 구현된 적어도 하나의 추가 영상 처리 장치를 통해, 상기 영상 데이터를 실시간 처리하여 추가 영상 처리 데이터를 발생하는 단계를 포함하는 피검사 장치의 검사 방법.
KR1020170146991A 2017-11-06 2017-11-06 피검사 장치의 검사 시스템 및 방법 KR20190051395A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170146991A KR20190051395A (ko) 2017-11-06 2017-11-06 피검사 장치의 검사 시스템 및 방법
US16/053,192 US10459348B2 (en) 2017-11-06 2018-08-02 System and method of inspecting device under test, and method of manufacturing semiconductor device
CN201811307432.1A CN109755146A (zh) 2017-11-06 2018-11-05 检查被测装置的系统和方法以及制造半导体装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170146991A KR20190051395A (ko) 2017-11-06 2017-11-06 피검사 장치의 검사 시스템 및 방법

Publications (1)

Publication Number Publication Date
KR20190051395A true KR20190051395A (ko) 2019-05-15

Family

ID=66328595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170146991A KR20190051395A (ko) 2017-11-06 2017-11-06 피검사 장치의 검사 시스템 및 방법

Country Status (3)

Country Link
US (1) US10459348B2 (ko)
KR (1) KR20190051395A (ko)
CN (1) CN109755146A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7087397B2 (ja) * 2018-01-17 2022-06-21 東京エレクトロン株式会社 基板の欠陥検査装置、基板の欠陥検査方法及び記憶媒体
KR102281869B1 (ko) * 2019-06-18 2021-07-26 주식회사 케이티앤지 에어로졸 생성 장치 및 그의 동작 방법
CN110907135A (zh) * 2019-11-14 2020-03-24 深圳市华星光电半导体显示技术有限公司 一种制程设备的控制方法及装置
TWI748344B (zh) * 2020-02-14 2021-12-01 聚積科技股份有限公司 發光二極體調屏標準判定模型建立方法
KR20210147319A (ko) 2020-05-28 2021-12-07 삼성전자주식회사 번 인 보드 테스트 장치 및 시스템

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6711283B1 (en) 2000-05-03 2004-03-23 Aperio Technologies, Inc. Fully automatic rapid microscope slide scanner
US7149642B1 (en) 2004-10-18 2006-12-12 Kla-Tencor Technologies Corporation Programmable image computer
US7555409B1 (en) 2004-10-18 2009-06-30 Kla-Tencor Corporation Daisy chained topology
US7024339B1 (en) 2004-10-18 2006-04-04 Kla-Tencor Technologies Corporation Full swath analysis
US8823969B1 (en) 2004-10-18 2014-09-02 Kla-Tencor Corporation Image processing architecture
US8069279B2 (en) 2007-03-05 2011-11-29 Apple Inc. Data flow control within and between DMA channels
KR20130085251A (ko) 2012-01-19 2013-07-29 서강대학교산학협력단 무선으로 데이터 전송이 가능한 방사선 영상장치
KR101439013B1 (ko) 2013-03-19 2014-09-05 현대자동차주식회사 스테레오 영상 처리 장치 및 방법
KR101501762B1 (ko) 2013-10-08 2015-03-11 주식회사 우담기술 Hmi 시스템, hmi 시스템 동작 방법, 및 상기 방법을 실행시키기 위한 컴퓨터 판독 가능한 프로그램을 기록한 매체
EP3087374A1 (en) 2013-12-23 2016-11-02 Corning Inc. Non-imaging coherent line scanner systems and methods for optical inspection
EP3153852B1 (en) * 2014-06-04 2019-02-27 Hamamatsu Photonics K.K. Inspection device and method for disposing magneto-optical crystal
KR101635461B1 (ko) 2014-11-05 2016-07-04 한밭대학교 산학협력단 웨이블릿 변환에서 마스크 필터링을 이용한 얼룩 결함 자동 검출 시스템 및 방법
JP5996687B2 (ja) * 2015-02-10 2016-09-21 浜松ホトニクス株式会社 検査装置及び検査方法

Also Published As

Publication number Publication date
CN109755146A (zh) 2019-05-14
US20190137884A1 (en) 2019-05-09
US10459348B2 (en) 2019-10-29

Similar Documents

Publication Publication Date Title
KR20190051395A (ko) 피검사 장치의 검사 시스템 및 방법
JP7028333B2 (ja) 照明条件の設定方法、装置、システム及びプログラム並びに記憶媒体
CN110726724A (zh) 缺陷检测方法、系统和装置
US11189019B2 (en) Method for detecting defects, electronic device, and computer readable medium
US20190043185A1 (en) Image processing system
CN110031188B (zh) 集成电路光学芯片光圈测试方法
US20010042065A1 (en) Appearance inspection apparatus and appearance inspection method
JP2006098152A (ja) 欠陥検出装置および欠陥検出方法
US10656518B2 (en) Automatic inline detection and wafer disposition system and method for automatic inline detection and wafer disposition
JP2006276454A (ja) 画像補正方法、およびこれを用いたパターン欠陥検査方法
JP3907874B2 (ja) 欠陥検査方法
KR20150001094A (ko) 기판 검사 방법
JP4359601B2 (ja) パターン検査装置、及びパターン検査方法
CN110751055B (zh) 一种智能制造系统
US20040080742A1 (en) Device inspecting for defect on semiconductor wafer surface
CN111885373A (zh) 一种用于产品测试视频链路的自动检测方法及装置
JP4074624B2 (ja) パターン検査方法
KR20170050102A (ko) 데이터 처리 장치
JP2008046012A (ja) 欠陥検出装置および欠陥検出方法
WO2021192371A1 (ja) 画像処理システムおよびコンピュータプログラム
TWI795921B (zh) 圖像檢測方法、電腦裝置及儲存介質
JP4560969B2 (ja) 欠陥検査方法
CN115980059B (zh) 表面缺陷检测系统及其检测方法、装置、设备、存储介质
CN113380151B (zh) 画面补偿方法、装置、显示面板及存储介质
KR20150048062A (ko) 트레이스 정보를 센서 데이터와 링크하기 위한 방법 및 시스템