KR20190033776A - 복합막 제조방법 - Google Patents

복합막 제조방법 Download PDF

Info

Publication number
KR20190033776A
KR20190033776A KR1020170122362A KR20170122362A KR20190033776A KR 20190033776 A KR20190033776 A KR 20190033776A KR 1020170122362 A KR1020170122362 A KR 1020170122362A KR 20170122362 A KR20170122362 A KR 20170122362A KR 20190033776 A KR20190033776 A KR 20190033776A
Authority
KR
South Korea
Prior art keywords
material layer
component
titanium
layer
source
Prior art date
Application number
KR1020170122362A
Other languages
English (en)
Other versions
KR102268492B1 (ko
Inventor
이인환
진광선
조병철
전진성
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020170122362A priority Critical patent/KR102268492B1/ko
Priority to TW106133208A priority patent/TWI661076B/zh
Priority to JP2019519314A priority patent/JP6920427B2/ja
Priority to PCT/KR2017/010779 priority patent/WO2018066884A1/ko
Priority to US16/339,794 priority patent/US10985015B2/en
Priority to CN201780061187.8A priority patent/CN109791875B/zh
Publication of KR20190033776A publication Critical patent/KR20190033776A/ko
Application granted granted Critical
Publication of KR102268492B1 publication Critical patent/KR102268492B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

복합막 제조방법에 관한 기술이다. 본 실시예에 따른 복합막 제조방법은, 적어도 한 층 이상으로 구성되는 제 1 성분을 포함하는 제 1 소스 가스 및 상기 제 1 소스 가스와 반응하는 산소를 포함하는 반응 가스를 이용하여 제 1 물질층을 증착한다. 상기 제 1 물질층 상부에 적어도 한 층 이상으로 구성되며, 제 1 성분과 상이한 제 2 성분을 포함하는 제 2 소스 가스 및 상기 제 2 소스 가스와 반응하는 산소를 포함하는 반응 가스를 이용하여 제 2 물질층을 증착한다. 상기 제 1 물질층을 증착하는 단계 및 상기 제 2 물질층을 증착하는 단계를 1개의 사이클로 설정하고, 상기 사이클을 적어도 1회 이상 진행한다.

Description

복합막 제조방법 {Method of Manufacturing Composite Layer}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는, 반도체 소자에 적용되는 복합막 제조방법에 관한 것이다.
고집적화된 반도체 소자에서 절연막은 도전층간을 절연시키는 기본적인 역할 외에 다양한 역할을 수행할 수 있다.
이와 같은 절연막은 단일막 혹은 복합막으로 구성될 수 있으며, 도전층을 절연시키기 위한 기본적인 역할 외에, 하드 마스크막 또는 미세 패턴을 형성하기 위한 스페이서 또는 식각 공정시 제공되는 에치 스토퍼 등 다양한 분야에 적용되고 있다.
이렇게 다양한 역할을 수행하기 위하여, 절연막은 그 기능에 따라, 절연 특성, 경도 특성, 거칠기 특성, 식각 선택비 특성 및 박막 균일도가 용이하게 조절될 수 있어야 한다.
본 발명의 해결하고자 하는 과제는 다양한 기능을 수행할 수 있는 복합막 제조방법을 제공하는 것이다.
본 실시예에 따른 복합막 제조방법은, 적어도 한 층으로 구성되는 제 1 성분을 포함하는 제 1 소스 가스 및 상기 제 1 소스 가스와 반응하는 산소 성분을 포함하는 반응 가스를 이용하여 제 1 물질층을 증착하는 단계, 상기 제 1 물질층 상부에 적어도 한 층 이상으로 구성되며, 제 1 성분과 상이한 제 2 성분을 포함하는 제 2 소스 가스 및 상기 제 2 소스 가스와 반응하는 산소를 포함하는 반응 가스를 이용하여 제 2 물질층을 증착하는 단계를 포함하며, 상기 제 1 물질층을 증착하는 단계 및 상기 제 2 물질층을 증착하는 단계를 1개의 증착 사이클로 설정하고, 상기 증착 사이클을 적어도 1회 이상 진행한다.
본 발명에 따르면, 표면 거칠기, 식각 선택비 및 박막 균일도를 모두 확보할 수 있는 복합막을 제조할 수 있다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 다양한 복합막의 구조를 보여주는 단면도들이다.
도 2는 본 발명의 일 실시예에 따른 제 1 물질층의 제조방법을 설명하기 위한 단면도이다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 제 1 물질층을 구성하는 원자층을 형성하기 위한 공정 사이클을 보여주는 타이밍도이다.
도 4는 본 발명의 일 실시예에 따른 제 1 물질층 상부에 제 2 물질층 제조 방법을 설명하기 위한 반도체 소자의 단면도이다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 제 2 물질층을 구성하는 원자층을 형성하기 위한 공정 사이클을 보여주는 타이밍도이다.
도 6a 내지 도 6c는 본 발명의 실시예에 따른 복합막의 적용예를 보여주는 단면도이다.
도 7은 본 발명의 일 실시예에 따른 제 1 및 제 2 원자층의 층수에 따른 제 1 성분 및 제 2 성분의 성분비 변화를 보여주는 그래프이다.
도 8은 본 발명의 일 실시예에 따른 복합막의 결정성 변화를 보여주는 그래프이다.
도 9는 본 발명의 일 실시예에 따른 복합막의 성분비에 따른 WER(wet etch rate) 및 DER(dry etch rate)간의 특성 상관도를 보여주는 그래프이다.
도 10은 본 발명의 일실시예에 따른 복합막 증착시 RF 파워에 따른 증착 균일도를 보여주는 그래프이다.
도 11은 본 발명의 일 실시예에 따른 복합막 증착시, 주파수 및 플라즈마 인가 방식(펄스 내 플라즈마 인가 비율)의 변화에 따른 복합막의 두께 균일도를 보여주는 그래프이다.
도 12는 본 발명의 일 실시예에 따른 복합막들과 개별막들의 식각 선택비를 보여주는 그래프이다.
도 13 및 도 14는 본 발명의 일 실시예에 따른 복합막의 성분비 대비 복합막의 경도 특성을 보여주는 그래프이다.
도 15a 내지 도 15d는 본 발명의 일 실시예에 따른 미세 패턴 형성방법을 설명하기 위한 각 공정 별 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 다양한 복합막의 구조를 보여주는 단면도들이다.
도 1a를 참조하면, 복합막(10)은 제 1 물질층(20) 및 제 2 물질층(30)을 포함할 수 있다.
제 1 물질층(20)은 제 1 성분 및 산소 성분을 포함할 수 있다. 여기서, 제 1 성분은 예를 들어, 지르코늄(Zr), 실리콘(Si) 및 티타늄(Ti) 중 선택되는 하나를 포함할 수 있다. 이에 따라, 상기 제 1 물질층(20)은 지르코늄 산화막(ZrO2), 실리콘 산화막(SiO2) 또는 티타늄 산화막(TiO2)일 수 있다. 제 1 물질층(20)은 적어도 하나의 박막층(이하, 원자층)을 포함할 수 있다. 제 1 물질층(20)을 구성하는 적어도 하나의 원자층들은 예를 들어, 열적 ALD(atomic layer deposition) 방법, PEALD(plasma enhanced deposition) 방법 및 이들 조합 중 어느 하나의 방식에 의해 형성될 수 있다.
제 1 물질층(20) 상부에 제 2 물질층(30)을 형성할 수 있다. 상기 제 2 물질층(30)은 제 2 성분 및 산소 성분을 포함할 수 있다. 상기 제 2 성분은 상기 제 1 성분과 다른 물질일 수 있다. 예를 들어, 제 1 성분이 지르코늄(Zr)인 경우, 제 2 성분은 티타늄(Ti)일 수 있다. 또한, 제 1 성분이 실리콘(Si)인 경우, 제 2 성분은 티타늄(Ti)일 수 있다. 또한, 제 1 성분이 티타늄(Ti)인 경우, 제 2 성분은 지르코늄(Zr) 또는 실리콘(Si)일 수 있다. 이와 같은 제 2 물질층(30) 역시, 적어도 하나의 원자층을 포함할 수 있다.
예를 들어, 복합막(10)은 도 1a에 도시된 바와 같이, 제 1 및 제 2 물질층(20,30) 모두가 복수의 원자층들로 구성될 수 있다.
또한, 복합막(10)은 도 1b에 도시된 바와 같이, 제 1 물질층(20)은 하나의 원자층으로 구성되고, 제 2 물질층(30)은 복수의 원자층으로 구성될 수 있다.
또한, 복합막(10)은 도 1c에 도시된 바와 같이, 제 1 물질층(20)은 복수의 원자층으로 구성되고, 제 2 물질층(30)은 하나의 원자층으로 구성될 수 있다.
도 1a 내지 도 1c와 같이 적어도 하나의 원자층을 포함하는 제 1 및 제 2 물질층(20,30)은 도 1d에 도시된 바와 같이 적어도 1회 이상 교번적으로 증착되어, 복합막(10)을 형성할 수 있다.
도 2는 본 발명의 일 실시예에 따른 제 1 물질층의 제조방법을 설명하기 위한 단면도이다.
베이스층(105) 상부에 제 1 물질층(110)을 형성할 수 있다. 여기서, 베이스층(105)은 베어 상태의 반도체 기판, 소자층, 절연층, 도전층 또는 식각이 이루어질 피식각층일 수 있다. 제 1 물질층(110)은 상술한 바와 같이, 제 1 성분 및 산소 성분을 포함하는 적어도 한 층의 원자층(110a~110n)을 포함할 수 있다. 또한, 상기 제 1 성분으로 상술한 바와 같이, 지르코늄(Zr), 실리콘(Si) 또는 티타늄(Ti)이 이용될 수 있다. 상기 적어도 한 층의 원자층(110a~110n)은 예를 들어, 원자층 증착 방식(atomic layer deposition, 이하 ALD) 또는 플라즈마 원자층 증착 방식(plasma enhanced atomic layer deposition, 이하 PEALD)으로 형성될 수 있다. 이때, 상기 PEALD 방식은 CW(continuous wave) 플라즈마 인가 방식 또는 펄스드(pulsed) PEALD 방식이 이용될 수 있다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 제 1 물질층을 구성하는 원자층을 형성하기 위한 공정 사이클을 보여주는 타이밍도이다.
도 3a를 참조하면, 제 1 성분을 포함하는 제 1 소스를 일정시간 공급하여, 상기 제 1 성분의 원자를 하부 레이어상에 흡착시킨다. 여기서, 하부 레이어는 예를 들어, 베이스층(105)이거나, 혹은 기 형성된 제 1 원자층일 수 있다.
상기 제 1 성분이 지르코늄(Zr)인 경우, 제 1 소스로서 Cp-Zr(Cyclopentadienyl Tris(dimethylamino)Zirconium : CpZr[N(CH3)2]3 또는 Ethylcyclopentadienyl Tris(ethylmethylamino)Zirconium : ((C2H5)C5H4)Zr[N(CH3)C2H5]3 ), TEMA-Zr(Tetrakis(ethylmethylamino)Zirconium : Zr[N(CH3)(C2H5)]4), 또는 ZrCl4(Titanium Tetrachloride) 소스가 이용될 수 있다.
상기 제 1 성분이 실리콘(Si)인 경우, 제 1 소스로서, BDEAS(Bis(diethylamino)Silane : H2Si[N(C2H5)2]2), 3DMAS(Tris(dimethylamino)Silane : HSi[N(CH3)2]3), 4DMAS(Tetrakis(DiMethylAmido)Silane : Si[N(CH3)2]4) 또는 DIPAS Di(isoprophylamino)Silane / H3Si[N(C3H7)]) 소스가 이용될 수 있다.
또한, 제 1 성분이 티타늄(Ti)인 경우, 제 1 소스로서, CP-Ti(Tetrakis(dimethylamino)Titanium : Ti[N(CH3)2]4), TEMA-Ti(Tetrakis(ethylmethylamino)Titanium : Ti[N(CH3)(C2H5)]4, TTIP(Titanium Tetraisopropoxide: Ti[O(CH(CH3)2)]4), TiCl4(Titanium Tetrachloride) 또는 TDMAT(Tetrakis(dimethylamino)Titanium :Ti[N(CH3)2]4) 소스가 이용될 수 있다.
다음, 상기 하부 레이어상에 흡착되지 않은 제 1 성분의 원자들을 퍼지(purge) 공정을 통해 제거한다.
그 후, 제 1 성분의 원자들과 반응하기 위한 반응 가스 소스를 일정 시간 공급한다. 반응 가스 소스로는 O2 소스, H2O 소스 또는 O3 소스가 이용될 수 있다. 보다 구체적으로, PEALD의 경우, O2 소스가 반응 가스 소스로서 이용될 수 있고, 열적 ALD의 경우, H2O 소스 또는 O3 소스가 반응 가스 소스로서 제공될 수 있다. 상기 반응 가스 소스를 구성하는 원자들은 상술한 바와 같이 상기 하부 레이어에 흡착된 제 1 성분의 원자와 반응될 수 있다.
그 후, 퍼지 공정을 실시하여, 반응되지 않은 산소 원자들을 제거함으로써, 제 1 성분 및 산소 성분을 포함하는 제 1 원자층(110a~110n)이 형성된다. 즉, 제 1 원자층(110a~110n) 각각은 제 1 소스를 제공하는 단계, 퍼지하는 단계, 반응 가스 소스를 제공하는 단계, 및 퍼지하는 단계를 하나의 제 1 원자층을 형성하기 위한 공정 사이클로 설정할 수 있다. 또한, 상기 공정 사이클을 적어도 1회 반복 실시함으로써, 복수의 원자층을 포함하는 상기 제 1 물질층(110)을 형성할 수 있다.
경우에 따라, 반응 가스 소스는 도 3b에 도시된 바와 같이, 증착 사이클 내내 지속적으로 제공될 수 있다.
또한, 도 3a 및 도 3b에서와 같이, 상기 공정 사이클 중, 플라즈마가 인가될 수 있다. 상기 제 1 소스를 구성하는 원자와 반응 가스 소스가 실질적으로 반응하는 구간 동안 지속적으로 공급될 수 있다.
한편, 도 3c에 도시된 바와 같이, 상기 플라즈마는 상기 제 1 소스를 구성하는 원자와 반응 가스 소스가 실질적으로 반응하는 구간 동안 복수의 펄스 형태로 제공될 수도 있다. 이와 같은 방식을 펄스드 PEALD 방식이라 한다.
이와 같은 제 1 물질층(110)은 상기와 같은 제 1 원자층(110a~110n) 형성 공정을 적어도 1회 이상 반복 실시하여, 라미네이트(laminate) 구조를 갖도록 형성될 수 있다.
도 4는 본 발명의 일 실시예에 따른 제 1 물질층 상부에 제 2 물질층 제조 방법을 설명하기 위한 반도체 소자의 단면도이다.
도 4에 도시된 바와 같이, 제 1 물질층(110) 상부에 제 2 물질층(120)을 형성하여, 복합막(100)을 형성한다. 제 2 물질층(120)은 제 1 물질층(110)을 구성하는 제 1 성분과 상이한 제 2 성분 및 산소 성분을 포함할 수 있다. 예를 들어, 제 2 물질층(120)은 제 1 성분이 지르코늄(Zr)인 경우 제 2 성분으로서 티타늄(Ti)을 포함할 수 있고, 제 1 성분이 실리콘(Si)인 경우 제 2 성분으로서 티타늄(Ti)을 포함할 수 있고, 제 1 성분이 티타늄(Ti)인 경우, 제 2 성분으로서 지르코늄(Zr) 또는 실리콘(Si)을 포함할 수 있다.
제 2 물질층(120) 역시 상기 제 1 물질층(110)과 마찬가지로, 적어도 하나의 원자층(이하, 제 2 원자층:120a~120n)을 포함할 수 있다. 제 2 원자층(120a~120n) 역시 ALD 방식, 열적 ALD 방식, PEALD 방식 또는 펄스드 PEALD 방식에 의해 형성될 수 있다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 제 2 물질층을 구성하는 원자층을 형성하기 위한 공정 사이클을 보여주는 타이밍도이다.
도 5a를 참조하면, 먼저, 제 2 소스를 일정 시간 공급하여, 상기 제 2 성분의 원자를 하부의 레이어에 원자를 흡착시킨다. 상기 하부의 레이어는 상기 제 1 물질층(110)일 수도 있고, 혹은 기 증착된 제 2 원자층(120a~120n)일 수 있다.
여기서, 제 2 성분이 티타늄(Ti)인 경우, 제 2 소스로서, CP-Ti(Tetrakis(dimethylamino)Titanium : Ti[N(CH3)2]4), TEMA-Ti(Tetrakis(ethylmethylamino)Titanium : Ti[N(CH3)(C2H5)]4, TTIP(Titanium Tetraisopropoxide: Ti[O(CH(CH3)2)]4), TiCl4(Titanium Tetrachloride) 또는 TDMAT(Tetrakis(dimethylamino)Titanium :Ti[N(CH3)2]4) 소스가 이용될 수 있다.
상기 제 2 성분이 지르코늄인 경우, 제 2 소스로서 Cp-Zr(Cyclopentadienyl Tris(dimethylamino)Zirconium : CpZr[N(CH3)2]3 또는 Ethylcyclopentadienyl Tris(ethylmethylamino)Zirconium : ((C2H5)C5H4)Zr[N(CH3)C2H5]3 ), TEMA-Zr(Tetrakis(ethylmethylamino)Zirconium : Zr[N(CH3)(C2H5)]4), 또는 ZrCl4(Titanium Tetrachloride) 소스가 이용될 수 있다.
제 2 성분이 실리콘인 경우, 제 2 소스로서, BDEAS(Bis(diethylamino)Silane : H2Si[N(C2H5)2]2), 3DMAS(Tris(dimethylamino)Silane : HSi[N(CH3)2]3), 4DMAS(Tetrakis(DiMethylAmido)Silane : Si[N(CH3)2]4) 또는 DIPAS Di(isoprophylamino)Silane / H3Si[N(C3H7)]) 소스가 이용될 수 있다.
다음, 반응되지 않은 상기 제 2 성분의 원자들은 퍼지 단계를 통해 제거한다.
다음, 반응 가스 소스를 일정 시간 공급한다. 반응 가스 소스로는 O2 소스, H2O 소스 또는 O3 소스가 이용될 수 있다. 제 1 물질층(110)의 증착 방법과 유사하게, O2 소스가 반응 가스 소스로서 이용될 수 있고, 열적 ALD의 경우, H2O 소스 또는 O3 소스가 반응 가스 소스로서 제공될 수 있다.
상기 반응 가스 소스를 구성하는 원자들은 상기 하부 레이어에 흡착된 제 2 성분의 원자와 반응된다.
그 후, 반응되지 않은 산소 원자들이 퍼지 공정을 통해 제거됨으로써, 제 2 성분 및 산소 성분을 갖는 제 2 원자층(120a~120n)이 형성된다. 즉, 제 2 원자층(120a~120n) 각각은 제 2 소스를 제공하는 단계, 퍼지하는 단계, 반응 가스 소스를 제공하는 단계, 및 퍼지하는 단계를 하나의 제 2 원자층을 형성하기 위한 공정 사이클로 설정할 수 있다. 또한, 상기 공정 사이클을 적어도 1회 반복 실시함으로써, 복수의 원자층을 포함하는 상기 제 1 물질층(110)을 형성할 수 있다.
경우에 따라, 반응 가스 소스는 도 5b에 도시된 바와 같이, 증착 사이클 내내 지속적으로 제공될 수 있다.
또한, 도 5a 및 도 5b에서와 같이, 상기 공정 사이클 중, 플라즈마가 인가될 수 있다. 상기 제 1 소스를 구성하는 원자와 반응 가스 소스가 실질적으로 반응하는 구간 동안 지속적으로 공급될 수 있다.
한편, 도 5c에 도시된 바와 같이, 상기 플라즈마는 상기 제 2 소스를 구성하는 원자와 반응 가스 소스가 실질적으로 반응하는 구간 동안 복수의 펄스 형태로 제공될 수도 있다.
상기 제 2 물질층(120) 역시, 제 2 원자층(120a~120n)의 형성 공정을 적어도 1회 반복 실시하여, 라미네이트 형태로 구성될 수 있다.
또한, 본 실시예의 복합막(100)은 적어도 하나의 제 1 원자층(110a~110n)들로 구성된 제 1 물질층(110)을 형성하는 단계와 적어도 하나의 2 원자층(120a~120n)들로 구성된 제 2 물질층(120)을 형성하는 단계를 하나의 증착 사이클로 설정하고, 상기 증착 사이클을 적어도 1회 반복 실시하여, 복합막(100)을 형성할 수 있다.
또한, 본 발명의 실시예에 따른 제 1 물질층(110) 및 제 2 물질층(120)은 ALD를 기본으로 하는 증착 방식으로 형성되기 때문에, 저온, 예를 들어, 50 내지 300℃의 온도에서 증착될 수 있다. 경우에 따라, 티타늄 소스로서 열분해 특성이 높은 TDMAT(Tetrakis(dimethylamino)Titanium :Ti[N(CH3)2]4)를 이용하는 경우, 250 ℃ 이하의 온도에서 증착하는 것이 바람직하다.
도 6a 내지 도 6c는 본 발명의 실시예에 따른 복합막의 적용예를 보여주는 단면도이다.
도 6a에 도시된 바와 같이, 피식각층(108) 상부에 적어도 하나의 원자층들을 포함하는 제 1 물질층(110) 및 제 2 물질층(120)을 교대로 적층하여 복합막(100)을 형성할 수 있다. 상기 복합막(100)은 피식각층(108) 상부에 형성된 후, 적절한 형태로 패터닝될 수 있다. 그후, 피식각층(108)은 상기 복합막(100)을 하드 마스크로 이용하여, 소정 형태로 식각될 수 있다.
도 6b에 도시된 바와 같이, 제 1 물질층(110) 및 제 2 물질층(120)이 교대로 적층되어 구성된 복합막(100) 상부에 피식각층(130)이 형성될 수 있다. 이어서, 피식각층(130)을 일괄 식각 혹은 소정 형태로 패터닝하는 공정시, 상기 복합막(100)은 상기 피식각층(130)의 식각 선택비 차이로 인해, 에치 스톱퍼로서 이용될 수 있다.
또한, 도 6c에 도시된 바와 같이, 제 1 물질층(110) 및 제 2 물질층(120)이 교대로 적층되어 구성된 복합막(100)은 패턴(140)의 측벽에 형성되어, 스페이서로 이용될 수도 있다.
제 1 물질층(110)을 구성하는 제 1 원자층(110a~110n)의 적층 수 및 제 2 물질층(120)을 구성하는 제 2 원자층(120a~120n)의 적층 수를 변경하여, 복합막(100)의 제 1 성분과 제 2 성분간의 성분비를 조절할 수 있다.
도 7은 본 발명의 일 실시예에 따른 제 1 및 제 2 원자층의 층수에 따른 제 1 성분 및 제 2 성분의 성분비 변화를 보여주는 그래프이다.
예를 들어, 도 7은 제 1 물질층을 지르코늄 산화막(ZrO2)으로 설정하고, 제 2 물질층을 티타늄 산화막(TiO2)으로 설정한 상태의 결과 그래프이다.
도 7에 도시된 바와 같이, 제 1 물질층(110)에 해당하는 지르코늄 산화막(ZrO2)을 7층의 원자층으로 구성하고, 제 2 물질층(120)에 해당하는 티타늄 산화막(TiO2)을 1층의 원자층으로 구성하는 경우, 복합막(100)의 제 1 성분(Zr) 대 제 2 성분(Ti)의 성분비는 90%:10%를 나타낸다(a). 여기서, 제 1 성분(Zr) 대 제 2 성분(Ti)의 성분비는 복합막에서 산소 성분의 비율을 제거하고, 제 1 성분 및 제 2 성분의 총합을 100%로 기준하였을 때의 비율임을 밝혀둔다. 이하에서, 제 1 및 제 2 성분의 성분비라 함은 산소 성분을 배제하고, 제 1 및 제 2 성분의 총합을 100%로 기준한 것으로 해석될 것이다.
한편, 제 1 물질층(110)에 해당하는 지르코늄 산화막(ZrO2)을 1층의 원자층으로 구성하고, 제 2 물질층(120)에 해당하는 티타늄 산화막(TiO2)을 5층의 원자층으로 구성하는 경우, 복합막(100)의 제 1 성분(지르코늄) 대 제 2 성분(티타늄)의 성분비는 22%:78%로 관찰되었다(b).
즉, 도 7의 실험 결과로 부터, 원자층의 적층 회수가 증대될수록, 해당 물질층의 성분비가 증가됨을 알 수 있다.
하기의 표 1 및 표 2는 본 발명의 실시예들에 따른 복합막의 거칠기 특성을 보여주는 표이다. 여기서, 표 1은 제 1 물질층으로 지르코늄 산화막(ZrO2)이 이용되고, 제 2 물질층으로 티타늄 산화막(TiO2)이 이용되는 예를 나타낸다. 표 2는 제 1 물질층으로 실리콘 산화막(SiO2)이 이용되고, 제 2 물질층으로 티타늄 산화막(TiO2)이 이용되는 예를 보여준다.
ZrO2 ZrO2 : TiO2 ZrO2 : TiO2 ZrO2 : TiO2 ZrO2 : TiO2 ZrO2 : TiO2 ZrO2 : TiO2 ZrO2 : TiO2 ZrO2 : TiO2 TiO
Zr:Ti
(%)		 100:0 90:10 88:12 80:20 60:40 32:68 22:78 13:87 7:93 0:100
표면 거칠기
(Rq,Å)		 0.603 0.151 0.152 0.183 0.125 0.133 0.155 0.129 0.143 0.269
상기 표 1에 의하면, 지르코늄(Zr)-산소(O2) 성분으로만 구성된 지르코늄 산화막(ZrO2:100%)의 경우, 거칠기 특성(Rq, roughness)는 0.603Å으로 측정되었고, 티타늄(Ti)-산소(O2) 성분들로만 구성된 티타늄 산화막(TiO2: 100%)의 경우, 거칠기 특성(Rq)는 0.269로 측정되었다.
반면, 라미네이트 구조를 갖는 지르코늄 산화막(ZrO2)과 티타늄 산화막(TiO2)이 교대로 적층된 복합막의 경우(Zr:Ti = 90%~7%:10%~93%), 복합막들의 표면 거칠기 특성(Rq: roughness)은 0.151 내지 0.143Å의 범위를 갖는 것으로 측정되었다.
상기한 결과로부터, 지르코늄 산화막(ZrO2) 또는 티타늄 산화막(TiO2)을 별개로 사용하는 경우보다, 이들을 적층하여 복합막(100)을 구성하는 경우가, 표면 거칠기 특성이 우수함을 알 수 있다.
SiO2 SiO2:TiO2 SiO2:TiO2 SiO2:TiO2 SiO2:TiO2 SiO2:TiO2 TiO2
성분비 100% 70%:30% 50%:50% 40%:60% 30%:70% 20%:80% 100%
표면 거칠기
(Rq)		 0.136 0.133 0.134 0.122 0.178 0.191 0.269
마찬가지로, 상기 표 2에서와 같이, 티타늄 산화막(TiO2:100) 단독으로 사용되는 경우보다, 실리콘 산화막과 티타늄 산화막의 복합막으로 구성하는 경우, 표면 거칠기 특성이 0.122 내지 0. 191 수준으로 양호한 표면 거칠기 특성을 가짐이 관찰되었다.
특히, 표 2에 따르면, 실리콘 산화막(SiO2)과 티타늄 산화막(TiO2)을 적층하여 복합막을 구성하는 경우, 실리콘 산화막(SiO2)과 티타늄 산화막(TiO2)의 성분비가 70%:30%~20%:80%의 범위일 때, 안정적인 표면 거칠기 특성을 가짐을 알 수 있다.
이와 같이 복합막(100)의 거칠기 특성은 일반적인 절연막의 적용시에도 물론 중요하지만, 스페이서로 적용시 보다 중요한 팩터가 된다. 현재 마스크 패턴으로서, 노광 한계치 보다 작은 선폭이 요구되는 실정이기 때문에, 마스크막의 표면이 불규칙한 경우, 원하는 형태의 패턴을 한정하기 어려울 뿐만 아니라, 거칠기 부분까지 패턴의 선폭으로 기여될 수 있다. 그러므로, 미세 패턴을 제조하기 위한 마스크막으로 복합막이 이용되는 경우, 낮은 거칠기(0 내지 2Å)를 갖도록 제 1 및 제 2 성분을 조절하는 것이 중요하다.
도 8은 본 발명의 일 실시예에 따른 복합막의 결정성 변화를 보여주는 그래프이다. 도 8은 다양한 성분비를 갖는 복합막의 열처리 이후, 인텐서티 변화를 보여준다. 도 8의 실험은 제 1 물질층으로 지르코늄 산화막(ZrO2)을 이용하고, 제 2 물질층으로 티타늄 산화막(TiO2)을 이용하였다. 또한, 상기 열처리 공정은 예를 들어, 2torr 압력 및 Ar 가스를 약 2000 sccm 정도 공급한 상태에서, 400℃ 온도에서 30분간 진행하였다. 본 실험에서 열처리 공정은 복합막 형성 후, 후속의 공정시 진행되는 부수적인 열처리 과정으로 인해 복합막의 성질이 가변되는지를 확인하기 위하여, 후속의 공정과 동일 조건을 부여하기 위한 부수적인 공정에 해당할 수 있다.
도 8을 참조하면, 티타늄 산화막(TiO2)으로만 구성된 복합막의 경우, 20 내지 30 세타(theta) 범위에서, 티타늄 산화막(TiO2)이 결정질로 급변함이 관찰된다. 마찬가지로, 지르코늄 산화막ZrO2)으로만 구성된 복합막의 경우 역시 30 내지 40 세타 범위에서 지르코늄 산화막(ZrO2)이 결정질로 급변함이 관찰된다.
반면, 한편, 복합막이 지르코늄 산화막 및 티타늄 산화막의 적층막으로 구성되고, 복합막을 구성하는 지르코늄(Zr)과 티타늄(Ti)의 성분가 88~13%:12%~87% 범위인 경우, 결정화가 발생되지 않음(인텐서티가 갑자기 증대되는 현상은 발생되지 않음)이 관찰되었다.
이것으로부터, 지르코늄 산화막(ZrO2) 또는 티타늄 산화막(TiO2) 단독으로 복합막을 구성하는 경우보다, 지르코늄 산화막(ZrO2) 및 티타늄 산화막 (TiO2)을 모두 포함하도록 복합막을 구성하는 경우가 결정화 특성 면에서 우수함을 알 수 있다.
상기 실험으로부터, 복합막에 포함된 제 1 성분 및 제 2 성분비의 비율에 따라, 결정성이 변화됨이 관찰되었으며, 이로부터, 복합막의 성분비에 따라, 표면 거칠기를 제어할 수 있다.
도 9는 본 발명의 일 실시예에 따른 복합막의 성분비에 따른 WER(wet etch rate) 및 DER(dry etch rate)의 상관관계를 보여주는 그래프이다. 본 실험 역시, 제 1 물질층으로 지르코늄 산화막(ZrO2)을 적용하였고, 제 2 물질층으로 티타늄 산화막(TiO2)을 적용하였다.
도 9를 참조하면, 복합막은 제 1 물질층인 지르코늄 산화막(ZrO2)의 비율이 증대될수록 복합막의 건식 식각비가 증대되는 경향을 갖는 것이 관찰되었다. 한편, 제 2 물질층인 티타늄 산화막(TiO2)의 비율이 증대될수록 습식 식각 속도가 빨라지는 경향을 갖는 것이 관찰되었다.
여기서, 습식 식각 속도가 빠르다는 것은, 마스크의 역할을 수행한 후, 손쉽게 제거가 가능하다는 것을 의미한다.
그러므로, 본 그래프에 따르면, 제 1 성분 및 제 2 성분의 조절에 의해, 복합막의 건식 식각비 특성을 조절할 수 있을 뿐만 아니라, 습식 식각 속도 역시 용이하게 조절할 수 있다.
도 10은 본 발명의 일실시예에 따른 복합막 증착시 RF 파워에 따른 증착 균일도를 보여주는 그래프이다.
본 실험은 본 실시예의 복합막을 PEALD 방식으로 증착시, 플라즈마를 생성하기 위한 RF 파워를 각각 200W, 150W, 100W 및 50W로 변경해가며 복합막의 증착 두께 변화를 측정한 것이다.
실험 결과, RF 파워가 낮을수록, 복합막의 두께 변화가 작음이 관찰되었다. 이에 따라, 복합막의 두께 균일도를 확보하기 위하여, 복합막 증착시, 50W 내지 300W 범위의 RF 파워를 인가함이 바람직하다.
도 11은 본 발명의 일 실시예에 따른 복합막 증착시, 주파수 및 플라즈마 인가 방식(펄스 내 플라즈마 인가 비율)의 변화에 따른 복합막의 두께 균일도를 보여주는 그래프이다.
본 실험은 복합막 증착시, 플라즈마 발생을 위한 펄스 주파수 및 듀티 타임(예를 들어, 플라즈마 인가 비율) 변경에 따른 복합막의 두께 변화량을 측정한 것이다.
도 11을 참조하면, 동일 플라즈마 듀티 타임(duty time) 기준에서, 펄스 주파수를 100Hz, 1KHz 및 10KHz 대역으로 변경시키는 경우, 각 주파수 대역 별 복합막의 두께 차이는 그리 크지 않음이 관찰되었다.
반면, 동일 주파수 대역에서 플라즈마 듀티 타임을 10%, 50% 및 90%로 각각 변경시킨 경우, 플라즈마 듀티 타임에 따라, 복합막의 두께 균일도가 현저히 변화됨이 관찰되었다.
이와 같은 실험 결과로부터, 펄스 주파수를 100Hz 내지 10KHz를 인가한 상태에서, 플라즈마 듀티 타임을 10 내지 50% 범위로 조절하였을 때, 우수한 증착 균일도를 확보할 수 있음을 예측할 수 있다.
도 12는 본 발명의 일 실시예에 따른 복합막들과 개별막들의 건식 식각 선택비를 보여주는 그래프이다.
도 12에서 L1은 지르코늄(Zr)과 티타늄(Ti)의 성분비가 88%:12%인 지르코늄 산화막 및 티타늄 산화막(ZrO2-TiO2)로 구성된 제 1 복합막을 지시하고, L2는 지르코늄(Zr)과 티타늄(Ti)의 성분비가 13%:87%인 지르코늄 산화막 및 티타늄 산화막(ZrO2-TiO2)로 구성된 제 2 복합막을 지시한다. 또한, 본 실험은 플라즈마 식각 공정하에서 식각 선택비를 측정한 것이다.
도 12에 따르면, 제 1 복합막(L1)과 실리콘 산화막(SiO2)은 실리콘 산화막(SiO2)용 식각 가스에 대해 1:226의 식각 선택비를 갖는 것으로 측정되었다. 또한, 제 1 복합막(L1)과 실리콘 질산화막(SiON)은 실리콘 질산화막(SiON)용 식각 가스에 대해 1:22의 식각 선택비를 갖는 것으로 측정되었다. 제 1 복합막(L1)과 실리콘 질화막(SiN)은 실리콘 질화막(SiN)용 식각 가스에 대해 1:8의 식각 선택비를 갖는 것으로 측정되었다.
한편, 제 2 복합막(L2)과 실리콘 산화막(SiO2)은 실리콘 산화막(SiO2)용 식각 가스에 대해 1:8의 식각 선택비를 갖는 것으로 측정되었다. 제 2 복합막(L2)과 실리콘 질산화막(SiON) 역시 실리콘 질산화막(SiON)용 식각 가스에 대해 1:8의 식각 선택비를 갖는 것으로 측정되었다. 제 2 복합막(L2)과 실리콘 질화막(SiN)는 실리콘 질화막(SiN)용 식각 가스에 대해 1:4의 식각 선택비를 갖는 것으로 측정되었다.
상기 실험 결과로부터, 제 1 및 제 2 복합막(L1,L2)은 대표적인 절연막 성분인 실리콘 산화막(SiO2), 실리콘 질산화막(SiON) 및 실리콘 질화막(SiN)에 대해 최소 4배 이상의 식각 선택비를 확보할 수 있음을 확인할 수 있다.
더불어, 강한 에너지가 조사되는 플라즈마 식각 공정 하에서, 상기와 같이 우수한 식각 선택비를 확보한다는 것은 곧, 상기 제 1 및 제 2 복합막(L1,L2)들이 일반적인 절연막들에 비해 우수한 경도 특성을 갖는 것을 시사한다. 이에 따라, 스페이서, 하드 마스크막 및 에치 스톱퍼로 이용하는 것이 가능하다.
도 13 및 도 14는 본 발명의 일 실시예에 따른 복합막의 성분비 대비 복합막의 경도 특성을 보여주는 그래프이다.
도 13은 지르코늄(Zr) 및 티타늄(Ti)의 성분비에 따른 지르코늄 산화막(ZrO2) 및 티타늄 산화막(TiO2)의 복합막의 경도 특성을 나타낸다. 도 13에 따르면, 지르코늄(Zr)의 함량이 높아질수록 복합막의 경도가 증대됨을 확인할 수 있다.
도 14는 실리콘(Si) 및 티타늄(Ti)의 성분비에 따른 실리콘 산화막(SiO2) 및 티타늄 산화막(TiO2)의 복합막의 경도 특성을 나타낸다. 도 14에 따르면, 티타늄(Ti)의 함량이 높아질수록 복합막의 경도가 증대됨을 확인할 수 있다.
도 15a 내지 도 15d는 본 발명의 일 실시예에 따른 미세 패턴 형성방법을 설명하기 위한 각 공정별 단면도이다.
현재, 반도체 집적 회로 장치는 노광 한계 이하의 선폭을 갖는 미세 마스크 패턴이 이용되고 있고, 미세 마스크 패턴은 더블 패터닝 마스크 기법 또는 스페이서 마스크 기법에 의해 한정되고 있다. 미세 마스크 패턴들은 노광 한계 이하의 선폭을 유지하여야 하기 때문에, 거칠기 특성 및 높은 식각 선택비 특성이 동시에 확보되어야 한다. 보다 구체적으로, 현재 미세 마스크 패턴의 선폭이 10nm 이하의 선폭을 요구하기 때문에, 높은 표면 거칠기(예를 들어, 2Å 이상) 발생시, 미세 패턴의 기능을 달성하기 어렵게 된다. 한편, 상기 미세 마스크 패턴은 협소한 선폭을 갖기 때문에, 피 식각층에 대해 식각 선택비가 매우 중요하다. 즉, 식각 선택비 특성이 확보되지 않는 경우, 피식각층과 식각과 동시에 제거되어 버리기 때문에, 식각 선택비 및 증착 균일도가 상기 거칠기 특성과 함께 동시에 확보되어야 한다.
본 실시예에서는 상기 도 7 내지 도 14에서 기술된 실험 조건을 토대로, 복합막의 최적의 성분비 및 최적의 공정 조건을 가지고 복합막을 이용한 미세 마스크 패턴을 제조하고자 한다.
도 15a를 참조하면, 반도체 기판(200) 상에 피식각층(205)을 증착한다. 피식각층(205)은 실리콘 산화막, 실리콘 질화막, 실리콘 질산화막 또는 이들의 조합막일 수 있다. 피식각층(205) 상부에 희생 패턴(210)을 형성할 수 있다. 희생 패턴(210)은 피식각층(205)에 비해 쉽게 제거가 가능한 물질로 형성될 수 있다. 여기서, 희생 패턴(210)의 선폭은 이후 형성될 미세 패턴간의 간격이 될 수 있다.
희생 패턴(210)이 형성된 피식각층(205) 상부에 복합막(220)을 형성한다. 복합막(220)은 상기 도 1a 내지 도 5c의 구조 및 제조 방법을 통해 형성될 수 있다. 예를 들어, 복합막(220)은 그것을 구성하는 제 1 성분이 지르코늄(Zr)이고, 제 2 성분이 티타늄(Ti)인 경우, 90%:10% ~ 7%:93% 정도 또는 90%:10% ~ 88%:12%의 비율을 가질 수 있다. 또한, 제 1 성분이 실리콘(Si)이고, 제 2 성분이 티타늄(Ti)인 경우, 70%:30% ~20%:80% 정도의 비율을 가질 수 있다. 이와 같은 성분비는 상기 제 1 및 제 2 원자층들의 증착 회수에 따라 조절될 수 있다. 또한, 복합막(220)은 50℃ 내지 300℃ 온도 범위에서 PEALD 방식으로 증착될 수 있다. 또한, 상기 플라즈마 인가시, 펄스 주파수를 100Hz 내지 10kHz 범위로 설정하고, 플라즈마 펄스 듀티 타임을 10~50%로 설정하고, RF 파워를 50W 내지 300W로 설정할 수 있다.
복합막(220)의 두께는 이후 형성될 미세 패턴의 선폭을 고려하여 결정될 수 있다. 또한, 복합막(220)은 상술한 ALD 방식에 의해 원자층 단위로 증착이 가능하므로, 10nm 이하의 박막으로 증착이 가능하다.
도 15b를 참조하면, 상기 복합막(220)을 희생 패턴(210)의 표면이 노출되도록 비등방성 식각하여, 상기 희생 패턴(210) 양측에 스페이서(220a)를 형성한다.
도 15c를 참조하면, 상기 희생 패턴(210)을 선택적으로 제거한다. 이에 따라, 상기 스페이서(220a)만이 잔류된다.
도 15d를 참조하면, 상기 스페이서(220a)를 이용하여, 노출된 피식각층(205)을 식각하여, 미세 선폭을 갖는 패턴(205a)을 형성한다.
그후, 도면에 도시되지는 않았지만, 상기 스페이서(220a)를 공지의 방법으로 선택적으로 제거한다.
이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 복합막의 성분비 조절에 의해, 복합막의 표면 거칠기 특성, 식각 선택비 특성 및 경도 특성을 모두 확보할 수 있는 복합막을 제조할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
10 : 복합막 20,110 : 제 1 물질층
30,120 : 제 2 물질층

Claims (17)

  1. 적어도 한 층으로 구성되는 제 1 성분을 포함하는 제 1 소스 가스 및 상기 제 1 소스 가스와 반응하는 산소 성분을 포함하는 반응 가스를 이용하여 제 1 물질층을 증착하는 단계; 및
    상기 제 1 물질층 상부에 적어도 한 층 이상으로 구성되며, 제 1 성분과 상이한 제 2 성분을 포함하는 제 2 소스 가스 및 상기 제 2 소스 가스와 반응하는 산소를 포함하는 반응 가스를 이용하여 제 2 물질층을 증착하는 단계를 포함하며,
    상기 제 1 물질층을 증착하는 단계 및 상기 제 2 물질층을 증착하는 단계를 1개의 증착 사이클로 설정하고, 상기 증착 사이클을 적어도 1회 이상 진행하는 복합막 제조방법.
  2. 제 1 항에 있어서,
    상기 제 1 소스 가스는 지르코늄(Zr) 및 티타늄(Ti) 중 선택되는 하나를 포함하는 가스이고,
    상기 제 2 소스 가스는 상기 지르코늄(Zr) 및 티타늄(Ti) 중 다른 하나를 포함하는 가스인 것을 특징으로 하는 복합막 제조방법.
  3. 제 2 항에 있어서,
    상기 지르코늄(Zr)을 포함하는 가스는,
    Cp-Zr(Cyclopentadienyl Tris(dimethylamino)Zirconium : CpZr[N(CH3)2]3 또는 Ethylcyclopentadienyl Tris(ethylmethylamino)Zirconium: ((C2H5)C5H4)Zr[N(CH3)C2H5]3 ), TEMA-Zr(Tetrakis(ethylmethylamino)Zirconium : Zr[N(CH3)(C2H5)]4), 또는 ZrCl4(Titanium Tetrachloride) 소스인 것을 특징으로 하는 복합막 제조방법.
  4. 제 1 항에 있어서,
    상기 제 1 소스 가스는 실리콘(Si) 및 티타늄(Ti) 중 선택되는 하나를 포함하는 가스이고,
    상기 제 2 소스 가스는 상기 실리콘(Si) 및 상기 티타늄(Ti) 중 나머지 하나를 포함하는 가스인 것을 특징으로 하는 복합막 제조방법.
  5. 제 4 항에 있어서,
    상기 실리콘(Si)을 포함하는 가스는,
    BDEAS(Bis(diethylamino)Silane : H2Si[N(C2H5)2]2), 3DMAS(Tris(dimethylamino)Silane : HSi[N(CH3)2]3), 4DMAS(Tetrakis(DiMethylAmido)Silane : Si[N(CH3)2]4) 또는 DIPAS Di(isoprophylamino)Silane / H3Si[N(C3H7)]) 소스인 것을 특징으로 하는 복합막 제조방법.
  6. 제 2 항 또는 제 4 항에 있어서,
    상기 티타늄(Ti)을 포함하는 가스는,
    CP-Ti(Tetrakis(dimethylamino)Titanium : Ti[N(CH3)2]4), TEMA-Ti(Tetrakis(ethylmethylamino)Titanium : Ti[N(CH3)(C2H5)]4, TTIP(Titanium Tetraisopropoxide: Ti[O(CH(CH3)2)]4), TiCl4(Titanium Tetrachloride) 또는 TDMAT(Tetrakis(dimethylamino)Titanium :Ti[N(CH3)2]4) 소스인 것을 특징으로 하는 복합막 제조방법.
  7. 제 2 항에 있어서,
    상기 복합막에서 지르코늄(Zr)과 티타늄(Ti)의 성분비 90%:10% ~ 7%:93%인 것을 특징으로 하는 복합막 제조방법.
  8. 제 2 항에 있어서,
    상기 복합막에서 지르코늄(Zr)과 티타늄(Ti)의 성분비는 90%:10% ~ 88%:12% 인 것을 특징으로 하는 복합막 제조방법.
  9. 제 1 항에 있어서,
    상기 반응 가스는 산소(O2), 오존(O3) 및 수분(H2O) 중 선택되는 하나인 것을 특징으로 하는 복합막 제조방법.
  10. 제 1 항에 있어서,
    상기 제 1 물질층 및 상기 제 2 물질층은 각각 50℃ 내지 300℃ 온도 범위에서 형성하는 것을 특징으로 하는 복합막 제조방법.
  11. 제 1 항에 있어서,
    상기 제 1 물질층 및 상기 제 2 물질층은 열적 ALD(atomic layer deposition) 방법, PEALD(plasma enhanced ALD) 방법 및 이들 조합 중 어느 하나의 방식에 의해 형성되는 것을 특징으로 하는 복합막 제조방법.
  12. 제 11 항에 있어서,
    상기 제 1 물질층 또는 상기 제 2 물질층 중 적어도 하나를 상기 열적 ALD 방식으로 증착하는 경우, 상기 반응 가스로서 O3 또는 H2O중 어느 하나를 제공하는 것을 특징으로 하는 복합막 제조방법.
  13. 제 11 항에 있어서,
    상기 제 1 물질층 및 제 2 물질층 중 적어도 하나를 상기 PEALD 방식으로 증착하는 경우, 상기 반응 가스로서 O2를 제공하는 것을 특징으로 하는 복합막 제조방법.
  14. 제 11 항에 있어서,
    상기 제 1 물질층 및 제 2 물질층 중 적어도 하나를 상기 PEALD 방식으로 증착하는 경우,
    상기 제 1 성분 또는 제 2 성분과 상기 반응 가스의 반응하는 구간동안 플라즈마를 지속적으로 인가하는 것을 특징으로 하는 복합막 제조방법.
  15. 제 11 항에 있어서,
    상기 제 1 물질층 및 제 2 물질층 중 적어도 하나를 상기 PEALD 방식으로 증착하는 경우,
    상기 제 1 성분 또는 제 2 성분과 상기 반응 가스의 반응하는 구간 동안 플라즈마를 펄스 형태로 인가하는 것을 특징으로 하는 복합막 제조방법.
  16. 제 11 항에 있어서,
    상기 제 1 물질층 및 제 2 물질층 중 적어도 하나를 상기 PEALD 방식으로 증착하는 경우,
    플라즈마 발생을 위해, 50W 내지 300W의 RF 전력을 인가하는 것을 특징으로 하는 복합막 제조방법.
  17. 제 11 항에 있어서,
    상기 제 1 물질층 및 제 2 물질층 중 적어도 하나를 플라즈마가 펄스 형태로 인가되는 펄스드(pulsed) PEALD 방식으로 증착하고,
    상기 플라즈마 인가시, 50 내지 300W의 RF 전력을 인가한 상태에서, 펄스 주파수는 100Hz 내지 10kHz 범위로 설정하고, 플라즈마 펄스 듀티 타임을 10~50%로 설정하는 것을 특징으로 하는 복합막 제조방법.
KR1020170122362A 2016-10-06 2017-09-22 복합막 제조방법 KR102268492B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020170122362A KR102268492B1 (ko) 2017-09-22 2017-09-22 복합막 제조방법
TW106133208A TWI661076B (zh) 2016-10-06 2017-09-27 複合膜製造方法
JP2019519314A JP6920427B2 (ja) 2016-10-06 2017-09-28 複合膜の製造方法
PCT/KR2017/010779 WO2018066884A1 (ko) 2016-10-06 2017-09-28 복합막 제조방법
US16/339,794 US10985015B2 (en) 2016-10-06 2017-09-28 Method for preparing composite membrane
CN201780061187.8A CN109791875B (zh) 2016-10-06 2017-09-28 复合膜制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170122362A KR102268492B1 (ko) 2017-09-22 2017-09-22 복합막 제조방법

Publications (2)

Publication Number Publication Date
KR20190033776A true KR20190033776A (ko) 2019-04-01
KR102268492B1 KR102268492B1 (ko) 2021-06-25

Family

ID=66104485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170122362A KR102268492B1 (ko) 2016-10-06 2017-09-22 복합막 제조방법

Country Status (1)

Country Link
KR (1) KR102268492B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082118A (ko) * 2000-02-11 2001-08-29 마찌다 가쯔히꼬 다층 유전체 스택 및 그의 제조방법
KR20050062132A (ko) * 2003-12-19 2005-06-23 주식회사 하이닉스반도체 혼합유전막을 구비한 캐패시터 형성방법
KR20060041963A (ko) * 2004-02-17 2006-05-12 한국전자통신연구원 유기물 소자의 보호막 형성방법
KR20060041355A (ko) * 2004-11-08 2006-05-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR20120001778A (ko) * 2009-03-24 2012-01-04 오스람 옵토 세미컨덕터스 게엠베하 광전 소자를 위한 박막 봉지부와 그 제조 방법 및 광전 소자
KR20160062487A (ko) * 2014-11-25 2016-06-02 주식회사 원익아이피에스 플라즈마 원자층 증착법에 의한 박막 형성방법
JP2016119343A (ja) * 2014-12-18 2016-06-30 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082118A (ko) * 2000-02-11 2001-08-29 마찌다 가쯔히꼬 다층 유전체 스택 및 그의 제조방법
KR20050062132A (ko) * 2003-12-19 2005-06-23 주식회사 하이닉스반도체 혼합유전막을 구비한 캐패시터 형성방법
KR20060041963A (ko) * 2004-02-17 2006-05-12 한국전자통신연구원 유기물 소자의 보호막 형성방법
KR20060041355A (ko) * 2004-11-08 2006-05-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR20120001778A (ko) * 2009-03-24 2012-01-04 오스람 옵토 세미컨덕터스 게엠베하 광전 소자를 위한 박막 봉지부와 그 제조 방법 및 광전 소자
KR20160062487A (ko) * 2014-11-25 2016-06-02 주식회사 원익아이피에스 플라즈마 원자층 증착법에 의한 박막 형성방법
JP2016119343A (ja) * 2014-12-18 2016-06-30 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
KR102268492B1 (ko) 2021-06-25

Similar Documents

Publication Publication Date Title
JP6920427B2 (ja) 複合膜の製造方法
KR102550236B1 (ko) 유기 막들의 퇴적
JP6472203B2 (ja) ＴＤＭＡＴ又はＴＤＥＡＴを用いてＰＥＡＬＤによりＴｉ含有膜を形成する方法
KR101866567B1 (ko) 템플레이트 위에 금속 산화물 하드마스크를 형성시키는 방법
TW202028501A (zh) 利用peald使用氮氣沉積氧化物膜之方法
TWI737612B (zh) 用於均勻且共形之混成氧化鈦薄膜的沉積方法
KR100716652B1 (ko) 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
EP2434529B1 (en) Metal-insulator-metal capacitor for use in semiconductor devices and manufacuring method therfor
JP2001160557A (ja) 薄膜構造のための多重膜、これを用いたキャパシタ及びそれらの製造方法
KR101818610B1 (ko) 탄소, 산소, 및 금속을 포함하는 금속탄화산화물 박막 및 그의 제조방법
KR102228408B1 (ko) 하드 마스크 제조방법
KR102268492B1 (ko) 복합막 제조방법
TW202106915A (zh) 氮氧化物膜之形成方法
KR102228412B1 (ko) 하드 마스크 제조방법
US11976364B2 (en) Method for selectively manufacturing material layer and target pattern
KR100844956B1 (ko) 지르코늄산화막과 니오븀산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법
US12020934B2 (en) Substrate processing method
US20220013358A1 (en) Substrate processing method
KR20240011631A (ko) 기판 처리 방법
TW202217953A (zh) 基板處理方法
KR20090045678A (ko) 니오븀산화막과 알루미늄산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법
JP6340978B2 (ja) 有機トランジスタおよび有機トランジスタの製造方法
KR100780605B1 (ko) 탄탈륨지르코늄산화막을 구비한 반도체소자 및 그의 제조방법
KR20200008755A (ko) 박막 증착 방법
KR20020001382A (ko) 반도체 소자의 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right