KR20190022405A - 반도체 소자의 제조 동안 질화티탄에 비해 질화탄탈을 선택적으로 제거하기 위한 에칭액 - Google Patents

반도체 소자의 제조 동안 질화티탄에 비해 질화탄탈을 선택적으로 제거하기 위한 에칭액 Download PDF

Info

Publication number
KR20190022405A
KR20190022405A KR1020180099243A KR20180099243A KR20190022405A KR 20190022405 A KR20190022405 A KR 20190022405A KR 1020180099243 A KR1020180099243 A KR 1020180099243A KR 20180099243 A KR20180099243 A KR 20180099243A KR 20190022405 A KR20190022405 A KR 20190022405A
Authority
KR
South Korea
Prior art keywords
acid
fluoride
composition
water
weight
Prior art date
Application number
KR1020180099243A
Other languages
English (en)
Other versions
KR102283745B1 (ko
Inventor
원 다 리우
이치아 리
Original Assignee
버슘머트리얼즈 유에스, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 버슘머트리얼즈 유에스, 엘엘씨 filed Critical 버슘머트리얼즈 유에스, 엘엘씨
Publication of KR20190022405A publication Critical patent/KR20190022405A/ko
Application granted granted Critical
Publication of KR102283745B1 publication Critical patent/KR102283745B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

물; 인산 용액(수성); 플루오르화물 이온 공급원; 및 수혼화성 유기 용매를 포함하는 에칭액이 본원에 기재된다. 이러한 조성물은 제조 동안 이러한 재료(들)를 그 위에 갖는 마이크로전자 소자로부터의 질화티탄에 대한 질화탄탈의 선택적 제거에 유용하다.

Description

반도체 소자의 제조 동안 질화티탄에 비해 질화탄탈을 선택적으로 제거하기 위한 에칭액{ETCHING SOLUTION FOR SELECTIVELY REMOVING TANTALUM NITRIDE OVER TITANIUM NITRIDE DURING MANUFACTURE OF A SEMICONDUCTOR DEVICE}
관련 출원에 대한 상호 참조
본원은 2017년 8월 25일자로 출원된 미국 가출원 제62/550,474호의 우선권을 청구하며, 이들의 전체 내용은 모든 허용가능한 목적을 위해 본원에서 참고로 인용된다.
발명의 배경
본 발명은 반도체 소자의 제조에 사용되는 수성 에칭액에 관한 것이다. 더욱 상세하게는, 본 발명은 복합 반도체 소자 내 질화티탄 필름에 대한 질화탄탈 필름의 증가된 에칭 선택도를 나타내는 수성 에칭액을 제공한다.
반도체 산업이 더 높은 소자 밀도, 더 높은 성능 및 더 낮은 비용의 추구로 나노미터 기술 공정 노드로 진행하면서, 제작 및 설계 이슈 모두로부터의 도전은 Fin FET와 같은 3차원 설계의 개발을 초래하였다. Fin FET 소자는 반도체 트랜지스터 소자의 채널 및 소스/드레인 영역이 형성되며 고종횡비를 갖는 반도체 핀을 통상적으로 포함하는 다중 게이트 구조체의 유형이다. 더 빠르고 더 신뢰가능하며 더 제어된 반도체 트랜지스터 소자의 제조를 위해 채널 및 소스/드레인 영역의 증가된 표면적의 이점을 이용하여, 게이트가 핀 구조체의 일측 위에 그리고 이를 따라 형성된다(예컨대, 랩핑). 일부 소자에서, Fin FET 소자의 소스/드레인 영역 내 긴장된 재료는 예컨대 인 도핑 실리콘 함유 에피택셜 층상화를 이용한다.
게이트 적층체는 게이트 유전체층의 상부 표면에 형성되고 비도핑된, 미정질 실리콘 또는 폴리실리콘으로 보통 공지된 다결정질 실리콘의 제1 층, 게이트 내에서의 소정 작업 기능을 보장하기 위한, 비도핑된 폴리실리콘 또는 미정질 실리콘 층의 상부 표면에 형성된 n형의 폴리실리콘 또는 미정질 실리콘의 제2 층, 제2의 폴리실리콘 또는 미정질 실리콘 층의 상부 표면에 형성된, 압축력 하에 있는 금속의 층, 및 금속 규화물의 후속 형성을 위한 실리콘 표면을 제공하기 위한, 금속층의 상부 표면에 형성된 폴리실리콘 또는 미정질 실리콘의 제3 층을 포함한다. 압축 가압된 금속은 질화티탄(TiN), 질화탄탈(TaN), 텅스텐(W), 몰리브덴(Mo), 또는 NMOS 트랜지스터의 채널 영역 내 인장 응력을 생성시키고 폴리실리콘 또는 미정질 실리콘의 하부층과 폴리실리콘 또는 미정질 실리콘의 상부층 사이의 도펀트의 확산을 감소시키며 IC의 제작에 사용되는 어닐링 공정과 상용성이 있는 다른 금속일 수 있다. NMOS 및 PMOS 트랜지스터 모두를 포함하는 상보성 금속 산화막 반도체(CMOS) IC에 있어서, n형 폴리실리콘층 및 금속층은 NMOS 트랜지스터 영역에서 패터닝되는 반면, 제1 폴리실리콘 또는 비정질 실리콘 층 및 제3 폴리실리콘 또는 비정질 실리콘 층은 NMOS 및 PMOS 트랜지스터 영역 모두에서 패터닝된다. 에칭 공정은 통상적으로 게이트 패턴 포토리소그래피 가공을 촉진하기 위해 NMOS 및 PMOS 트랜지스터의 게이트 적층체 사이의 높이 차를 감소시키기 위해 사용된다.
FinFET 금속 게이트 구조체가 일정한 기능성을 달성하기 위해 TaN 및 TiN 모두를 사용할 때, 종종 다른 재료에 비해 하나의 재료를 에칭할 것이 요구된다. 예컨대, 일부 NMOS 소자의 제조 동안, TaN을 에칭하고 TiN을 정지시킬 필요가 있지만, 종래의 습윤 에칭 조성물을 사용하여 TiN을 정지시키는 것은 매우 어렵다. 통상적으로, 예컨대 산화물의 조성을 증가시키면, TaN의 에칭 속도는 증가하지만, TiN 에칭 속도도 증가하고 층을 손상시킨다. 따라서, TiN에 비해 TaN을 선택적으로 에칭할 수 있는 습윤 에칭 화학물질이 당업계에 요구된다.
발명의 간단한 요약
일양태에서, 본 발명은 마이크로전자 소자로부터의 TiN에 대한 TaN의 선택적 제거에 적절한 에칭액으로서, 물; 인 함유 무기산 또는 이의 염; 플루오르화물 이온 공급원; 및 수혼화성 유기 용매를 포함하는 에칭액을 제공한다.
다른 양태에서, 본 발명은 마이크로전자 소자로부터의 TiN에 대한 TaN의 선택적 제거에 적절한 에칭액으로서, 물; 인산 또는 이의 염; 플루오르화물 이온 공급원; 및 수혼화성 유기 용매를 포함하는 에칭액을 제공한다.
다른 양태에서, 물, 약 0.5 중량% 내지 약 50 중량%의 상기 인 함유 무기산(순수); 약 0.01 중량% 내지 약 20 중량%의 플루오르화물 이온 공급원(순수); 및 약 1 중량% 내지 약 50 중량%의 수혼화성 유기 용매를 포함하는 제공되는 에칭 조성물이 제공된다.
다른 양태에서, 물, 약 0.5 중량% 내지 약 35 중량% 또는 약 1 중량% 내지 약 25 중량%의 상기 인 함유 무기산(순수); 약 0.01 중량% 내지 약 10 중량% 또는 약 0.1 중량% 내지 약 10 중량%의 플루오르화물 이온 공급원(순수); 및 약 1 중량% 내지 약 40 중량% 또는 약 1 중량% 내지 약 30 중량%의 수혼화성 유기 용매를 포함하는 에칭 조성물이 제공된다. 대안적으로, 본 발명의 조성물은 하기 기재되는 양의 임의의 조합으로 하기 기재되는 양 중 임의의 것으로 이들 및 다른 성분을 포함할 수 있다.
다른 양태에서, 본 발명은 TaN 및 TiN를 포함하는 마이크로전자 소자 상의, TiN에 대한 TaN의 에칭 속도를 선택적으로 향상시키는 방법으로서, 하기 단계를 포함하는 방법을 제공한다: TaN 및 TiN를 포함하는 마이크로전자 소자를, 물; 인 함유 무기산 또는 이의 염 또는 인산 또는 이의 염; 플루오르화물 이온 공급원; 및 수혼화성 유기 용매를 포함하는 수성 조성물과 접촉시키는 단계; 및 질화탄탈을 적어도 부분적으로 제거한 후, 마이크로전자 소자를 린싱하는 단계로서, 여기서 질화티탄에 대한 질화탄탈의 에칭 선택도는 3 초과 또는 5 초과 또는 8 초과 또는 10 초과 또는 15 초과 또는 20 초과 또는 25 초과 또는 30 초과인 단계. 본 발명의 임의의 조성물 중 임의의 것이 본 발명의 방법에 이용될 수 있다. 일부 구체예에서, 1 Å/분 미만 또는 0.8 Å/분 미만 또는 0.6 Å/분 미만 또는 0.4 Å/분 미만 또는 0.2 Å/분 미만의 TiN 에칭 속도를 제공하는 것이 바람직할 수 있다.
본 발명의 구체예는 단독으로 또는 각각의 다른 것과 조합하여 이용될 수 있다.
도 1은, 본 발명의 조성물이 40℃에서 3 분 후 TaN 층의 대부분을 제거함을 도시하는 XPS 분석의 그래프이다.
발명의 상세한 설명
본원에 기재된 공개, 특허출원 및 특허를 비롯한 모든 참고문헌은, 각각의 참고문헌이 개별적으로 그리고 구체적으로 참고로 인용되고 그 전체가 본원에 기재된 것과 동일한 정도로 본원에 의해 참고로 인용된다.
본 발명을 설명하는 문맥에서의(특히 하기 청구범위의 문맥에서의) 부정관사 및 정관사 용어 및 유사한 지칭의 사용은, 본원에서 달리 지시되거나 또는 문맥에 의해 명확히 부정되지 않는 한, 단수 및 복수 모두를 커버하는 것으로 해석되어야 한다. 용어 "포함하는", "갖는" 및 "함유하는"은 달리 기재되지 않는 한 오픈 엔디드 용어로서 해석되어야 한다(즉, "∼을 포함하지만, 이에 한정되지 않음"을 의미함). 본원에서의 값의 범위의 열거는 본원에서 달리 지시되지 않는 한, 단지 범위 내에 들어가는 각각의 별도의 값을 개별적으로 지칭하는 약칭 방법의 역할을 하고자 하며, 각각의 별도의 값은 이것이 본원에 개별적으로 기재된 것처럼 명세서에 삽입된다. 본원에 기재된 모든 방법은 본원에서 달리 지시되거나 또는 달리 문맥에 의해 명백히 부정되지 않는 한, 임의의 적절한 순서로 수행될 수 있다. 본원에 제공된 임의의 그리고 모든 예 또는 예시적인 표현(예컨대 "∼와 같은")의 사용은, 단지 본 발명을 더 잘 예시하기 위한 것으로서, 달리 청구되지 않는 한, 본 발명의 범위에 대한 한정을 두는 것은 아니다. 명세서 내 표현은 본 발명의 실시에 필수적인 것으로서 임의의 청구되지 않은 요소를 지시하는 것으로 해석되어서는 안 된다. 명세서 및 청구범위에서 용어 "∼을 포함하는"의 사용은, "∼으로 실질적으로 이루어지는" 및 "∼으로 이루어지는"의 더 좁은 표현을 포함한다.
본 발명의 실시를 위해 본 발명자들에게 공지된 최선의 양태를 비롯한 본 발명의 구체예를 본원에 기재한다. 이들 구체예의 변형은 상기 설명을 읽으면 당업자에게는 명백해질 수 있다. 본 발명자들은 당업자가 이러한 변형을 적절하게 채용하기를 기대하며, 본 발명자들은 본 발명이 본원에 구체적으로 기재된 것과 다르게 실시되기를 의도한다. 따라서, 본 발명은 적용가능한 법에 의해 허용되는 바의 본원에 첨부된 청구범위에 기재된 주재의 모든 변경 및 등가물을 포함한다. 또한, 달리 본원에서 지시되지 않는 한 또는 달리 문맥에 의해 명백히 부정되지 않는 한, 이의 모든 가능한 변형에서의 상기 기재된 요소의 임의의 조합이 본 발명에 포함된다.
본 발명은 일반적으로 제조 동안 TaN 및 TiN와 같은 재료(들)를 그 위에 갖는 마이크로전자 소자로부터의 TiN에 대한 TaN의 선택적 제거에 유용한 조성물에 관한 것이다.
마이크로전자 소자 상의 재료로서 증착되는 바의 용어 "실리콘"은 폴리실리콘을 포함할 것으로 이해될 것이다.
참고의 용이성을 위해, "마이크로전자 소자" 또는 "반도체 소자"는 반도체 기판(예컨대 웨이퍼), 평판 디스플레이, 상 변화 메모리 소자, 태양 패널, 및 태양전지용 기판, 광전지, 및 마이크로전자, 집적 회로 또는 컴퓨터 칩 용도에 사용하기 위해 제조된 미세전자기계 시스템(MEMS)을 비롯한 다른 제품에 상당한다. 태양전지용 기판은 실리콘, 비정질 실리콘, 다결정질 실리콘, 단결정질 실리콘, CdTe, 구리 인듐 셀렌화물, 구리 인듐 황화물 및 갈륨 상의 비화갈륨을 포함하지만, 이에 한정되지 않는다. 태양전지용 기판은 도핑 또는 비도핑될 수 있다. 용어 "마이크로전자 소자"는 어떠한 식으로든 한정하려는 것이 아니며, 최종적으로 마이크로전자 소자 또는 마이크로전자 어셈블리가 될 임의의 기판을 포함함이 이해되어야 한다.
"복합 반도체 소자" 또는 "복합 마이크로전자 소자"는, 소자가 비전도성 기판 상에 존재하는 1 초과의 재료 및/또는 층 및/또는 층의 부분을 가짐을 의미한다. 재료는 고 K 유전체 및/또는 저 K 유전체 및/또는 배리어 재료 및/또는 캡핑 재료 및/또는 금속층 및/또는 당업자에게 공지된 다른 것들을 포함할 수 있다.
본원에 정의된 바의 "저 k 유전체 재료"는 층상화된 마이크로전자 소자 내 유전체 재료로서 공지된 임의의 재료에 상당하는데, 여기서 재료는 약 3.5 미만의 유전율을 갖는다. 바람직하게는, 저 k 유전체 재료는 저극성 재료, 예컨대 실리콘 함유 유기 중합체, 실리콘 함유 하이브리드 유기/무기 재료, 오르가노실리케이트 유리(OSG), TEOS, 플루오르화 실리케이트 유리(FSG), 이산화규소 및 탄소 도핑된 산화물(CDO) 유리를 포함한다. 저 k 유전체 재료는 변하는 밀도 및 변하는 극성을 가질 수 있음이 이해되어야 한다.
본원에 정의된 바의 "고 k 유전체 재료"는 (이산화규소에 비해) 높은 유전율 k를 갖는 재료를 지칭한다. 고 k 유전체는 마이크로전자 소자의 이산화규소 게이트 유전체 또는 다른 유전체 층의 대체에 사용될 수 있다. 고 k 재료는 이산화하프늄(HfO2), 산질화하프늄(HfON), 이산화지르코늄(ZrO2), 산질화지르코늄(ZrON), 산화알루미늄(Al2O3), 산질화알루미늄(AlON), 하프늄 규소 옥시드(HfSiO2), 하프늄 알루미늄 옥시드(HfAlO), 지르코늄 규소 옥시드(ZrSiO2), 이산화탄탈(Ta2O5), 산화알루미늄, Y2O3, La2O3, 산화티탄(TiO2), 알루미늄 도핑된 이산화하프늄, 비스무트 스트론튬 티탄(BST) 또는 백금 지르코늄 티탄(PZT)일 수 있다.
본원에 정의된 바의 용어 "배리어 재료"는 금속, 예컨대 구리가 유전체 재료에 확산되는 것을 최소화하기 위해, 상기 금속 라인, 예컨대 구리 인터커넥트의 밀봉을 위해 당업계에서 사용되는 임의의 재료에 상당한다. 바람직한 배리어층 재료는 탄탈, 티탄, 루테늄, 하프늄 및 다른 내화성 금속 및 이들의 질화물 및 규화물을 포함한다.
"실질적으로 ∼이 없는"은 0.001 중량% 미만으로 본원에서 정의된다. "실질적으로 ∼이 없는"은 또한 0.000 중량%를 포함한다. 용어 "∼이 없는"은 0.000 중량%를 의미한다.
본원에서 사용되는 바의 "약"은 기재된 값의 ±5%에 상당시키고자 한다.
모든 이러한 조성물에서, 0 하한을 비롯한 중량% 범위와 관련하여 조성물의 특정 성분이 논의된 경우, 이러한 성분은 조성물의 다양한 특정 구체예에 존재 또는 부재할 수 있으며 이러한 성분이 존재하는 경우에는 이는 이러한 성분이 채용되는 조성물의 총 중량을 기준으로 0.001 중량% 정도로 적은 농도로 존재할 수 있음이 이해될 것이다. 성분의 모든 %는 중량%이며, 이는 조성물의 총 중량, 즉 100%를 기준으로 함을 주지하라.
이 양태의 광의의 실시에서, 본 개발의 에칭액은 물; 인산 용액(수성); 플루오르화물 이온 공급원; 및 수혼화성 유기 용매를 포함하거나, 실질적으로 이로 이루어지거나 또는 이로 이루어진다.
일부 구체예에서, 본원에 개시된 에칭액 조성물은 예컨대 과산화물 화합물과 같은 산화제가 실질적으로 없도록 제제화된다. 따라서, 일부 구체예에서, 에칭액 조성물에는 과산화수소가 없다.
본원에 이용된 제목은 한정하려는 것이 아니며, 오히려 이는 조직상의 목적만을 위해 포함된 것이다.
물
본 개발의 에칭 조성물은 수계이며, 따라서 물을 포함한다. 본 발명에서, 물은 예컨대 조성물의 1 이상의 성분을 용해시키기 위해, 성분의 담체로서, 잔류물의 제거에서의 보조제로서, 조성물의 점도 개질제로서 그리고 희석제로서와 같이 다양한 방식으로 작용한다. 바람직하게는, 세정 조성물에 사용되는 물은 탈이온(DI)수이다. 물은 조성물에 단독으로, 또는 조성물에 첨가되는 수성 인산 및/또는 수성 플루오르화물 이온 공급원과 같이, 조성물에 첨가되는 다른 성분의 수용액의 일부로서 첨가될 수 있다. 다음 단락에 기재되는 물의 범위는 임의의 공급원으로부터의 조성물 중 모든 물을 포함한다.
대부분의 용도에 대해, 조성물 중 물의 중량%는 하기 수치의 군으로부터 선택되는 시작점 및 종료점을 갖는 범위로 존재할 것으로 여겨진다: 0.5, 1, 5, 10, 15, 20, 25, 30, 40, 45, 48, 50, 55, 58, 60, 62, 65, 68, 70, 75, 80, 85, 90 및 95. 조성물에 사용될 수 있는 물의 범위의 예는 예컨대 약 0.5 중량% 내지 약 60 중량%, 또는 약 1 중량% 내지 약 60 중량%의 물; 또는 약 0.5 중량% 내지 약 40 중량%, 또는 약 1 중량% 내지 약 25 중량%, 또는 약 1 중량% 내지 약 20 중량%, 또는 약 1 중량% 내지 약 15 중량%; 또는 약 5 중량% 내지 약 20 중량%; 또는 약 5 내지 약 15 중량%의 물; 또는 약 40 내지 약 70 중량%, 또는 약 45 중량% 내지 약 75 중량%의 물; 또는 약 40 중량% 내지 약 60 중량%, 또는 약 45 중량% 내지 약 65 중량%, 또는 약 50 중량% 내지 약 70 중량%, 또는 약 50 중량% 내지 약 65 중량%; 또는 약 40 중량% 내지 약 75 중량%; 또는 약 30 중량% 내지 약 75 중량%의 물. 본 발명의 또 다른 바람직한 구체예는 소정의 중량%의 다른 성분을 달성하기 위한 양으로 물을 포함할 수 있다.
인 함유 무기산
본 발명의 에칭 조성물은 인 함유 무기산 또는 이의 염을 포함한다. 인 함유 무기산은 주로 질화탄탈(TaN)을 에칭하는 작용을 한다. 인 함유 무기산의 예는 예컨대, 인산(H3PO4), 차아인산(H3PO2), 아인산(H3PO3), 하이포인산(H4P2O6), 메타인산(HPO3), 과산화인산(H3PO5) 및 이들의 염을 포함한다. 염의 예는 인산의 나트륨 염, 예컨대 NaH2PO4, Na2HPO4를 포함한다. 인 함유 무기산은 또한 예컨대 물의 제거에 의해 2 이상의 오르토인산 분자가 축합에 의해 더 큰 분자에 결합되는 것들을 포함한다. 따라서, 일련의 폴리인산이 얻어질 수 있는데, 이의 예는 피로인산(H4P2O7), 트리폴리인산(H5P3O10), 테트라폴리인산(H6P4O13), 트리메타인산(H3P3O9) 및 인산 무수물(P4O10)을 포함한다.
일부 구체예에서, 인산이 채용된다. 상업적 등급의 인산을 사용할 수 있다. 통상적으로, 시판 인산은 80% 내지 85%의 수용액으로서 입수가능하다. 바람직한 구체예에서, 전자 등급 용액이 통상적으로 100개 분자/ml 미만의 입자수를 갖는 경우 및 입자의 크기가 0.5 미크론 이하이고 금속 이온이 리터당 낮은 ppm 내지 ppb 수준으로, 예컨대 1 ppm 이하로 산에 존재하는 경우, 이러한 전자 등급 인산 용액이 채용된다. 질산 또는 황산 또는 이들의 혼합물과 같은 다른 산은 본 발명의 조성물에 첨가되지 않으며, 단, 플루오르화수소산의 첨가는 가능하다. 일부 구체예에서, HF는 플루오르화물 이온 공급원으로서 첨가될 수 있다.
본 발명의 조성물에는 예컨대 과산화물 화합물과 같은 다른 산화제가 실질적으로 없거나 또는 없다. 따라서, 본 발명의 조성물에는 예컨대 과산화수소, 과황산염(예컨대 일과황산염 및 이과황산염), 과탄산염, 및 이의 산 및 이의 염 및 이들의 혼합물과 같은 과산화물 화합물이 실질적으로 없거나 또는 없다.
본 발명의 조성물에는 또한 바람직하게는 예컨대 산화된 할라이드(예컨대 요오드산염, 과요오드산염 및 이의 산 및 이들의 혼합물 등), 과붕산, 과붕산염, 과탄산염, 과옥시산(예컨대 과아세트산, 과벤조산, 이의 염, 이들의 혼합 등), 과망간산염, 세륨 화합물, 철시안화물(예컨대 철시안화칼륨), 이들의 혼합물 등과 같은 다른 산화제가 실질적으로 없거나 또는 없다.
일부 구체예에서, (순수 조성물을 기준으로 한) 인 함유 무기산 또는 이의 염은 하기 수치의 군으로부터 선택되는 시작점 및 종료점을 갖는 범위로 존재할 것이다: 0.5, 1, 4, 5, 6, 8, 10, 15, 20, 25, 30, 35, 40, 45, 48, 50, 55, 58, 60, 62, 65, 68, 70, 75 및 80. 조성물 중 인 함유 무기산의 범위의 예는 약 5 중량% 내지 약 80 중량%, 또는 약 10 중량% 내지 약 80 중량%, 또는 약 0.5 중량% 내지 약 35 중량%, 또는 약 20 중량% 내지 약 70 중량%, 또는 약 30 중량% 내지 약 60 중량%, 또는 35 중량% 내지 약 50 중량%, 또는 약 1 중량% 내지 약 40 중량%, 또는 약 1 중량% 내지 약 25 중량%, 또는 약 1 중량% 내지 약 20 중량%, 또는 약 5 중량% 내지 약 20 중량%, 또는 약 5 중량% 내지 약 15 중량%이다. 일부 구체예에서, 인 함유 무기산의 양은 조성물의 약 10 중량% 내지 약 50 중량% 포함된다.
플루오르화물 이온 공급원
본 개시의 에칭 조성물은 또한 1 이상의 플루오르화물 이온의 공급원을 포함한다. 플루오르화물 이온은 원칙적으로 TaN의 제거를 돕는 작용을 한다. 본 발명에 따라 플루오르화물 이온 공급원을 제공하는 통상적인 화합물은 플루오르화수소산, 플루오르화암모늄, 4급 플루오르화암모늄, 예컨대, 플루오르붕산염, 플루오르화붕소산, 테트라부틸암모늄 테트라플루오로보레이트, 헥사플루오르화알루미늄, 및 하기 식을 갖는 지방족 1급, 2급 또는 3급 아민의 플루오르화물 염이다:
R1NR2R3R4F
식 중, R1, R2, R3 및 R4는 개별적으로 H 또는 (C1-C4) 알킬기를 나타낸다. 통상적으로, R1, R2, R3 및 R4 기 내 탄소 원자의 총수는 12개의 탄소 원자 이하이다. 지방족 1급, 2급 또는 3급 아민의 플루오르화물 염의 예는 예컨대, 플루오르화테트라메틸암모늄, 플루오르화테트라에틸암모늄, 플루오르화메틸트리에틸암모늄 및 플루오르화테트라부틸암모늄이다,
플루오르화물 이온의 공급원의 선택에 있어서, 공급원이 세정되는 표면에 역효과를 미치는 이온을 방출하는지의 여부를 고려해야 한다. 예컨대, 반도체 부재의 세정에서, 세정 조성물 중 나트륨 또는 칼슘 이온의 존재는 부재의 표면에 역효과를 미칠 수 있다. 바람직한 구체예에서, 플루오르화물 이온 공급원은 플루오르화암모늄이다.
세정 조성물 중 플루오르화물 이온의 공급원으로 사용되는 화합물의 양은 대부분의 용도에 대해 약 0.01 중량% 내지 약 8 중량%, 또는 약 0.01 중량% 내지 약 7 중량%의 40%의 플루오르화암모늄의 용액 또는 이의 화학양론적 등가물을 포함할 것으로 여겨진다. 바람직하게는, 상기 화합물은 약 0.02 중량% 내지 약 8 중량%, 더욱 바람직하게는 약 0.02 중량% 내지 약 6 중량%, 더더욱 바람직하게는 약 1 중량% 내지 약 8 중량%, 가장 바람직하게는 약 0.025 중량% 내지 약 5 중량%의 약 40%의 플루오르화암모늄의 용액을 포함한다. 일부 구체예에서, 상기 조성물은 40%의 플루오르화암모늄 용액에 의해 제공될 수 있는, 약 0.01 중량% 내지 약 8 중량%, 또는 약 0.01 중량% 내지 약 7 중량%의 플루오르화물 이온 공급원을 포함할 것이다. 바람직하게는, 상기 화합물은 약 0.02 중량% 내지 약 6 중량%의 플루오르화물 이온 공급원, 가장 바람직하게는 약 0.025 중량% 내지 약 5 중량%, 또는 약 0.04 중량% 내지 약 2.5 중량%의 플루오르화물 이온 공급원, 또는 약 0.05 중량% 내지 약 15 중량%의 40%의 플루오르화암모늄의 용액, 가장 바람직하게는 약 0.0625 중량% 내지 약 12.5 중량%, 또는 약 0.1 중량% 내지 약 6.25 중량%의 40%의 플루오르화암모늄의 용액을 포함한다. 그러나, 플루오르화물 이온의 사용량은 통상적으로 세정되는 특정 기판에 따라 달라질 것임을 이해해야 한다. 예컨대, 특정 세정 용도에서, 유전체 재료를 포함하는 세정 기판이 플루오르화물 에칭에 대해 높은 내성을 가질 때에, 플루오르화물 이온의 양은 상대적으로 높을 수 있다. 역으로, 다른 용도에서는, 예컨대 유전체 재료를 포함하는 세정 기판이 플루오르화물 에칭에 대해 낮은 내성을 가질 때에는, 플루오르화물 이온의 양이 상대적으로 낮아야 한다.
명백함을 목적으로, 플루오르화물 이온 공급원(순수)의 첨가만을 기준으로, 세정 조성물 중 플루오르화물 이온의 공급원의 양은 하기 중량%의 리스트로부터 선택되는 시작점 및 종료점을 갖는 범위의 중량%로 포함될 수 있다: 0.001, 0.0016, 0.002, 0.0025, 0.004, 0.008, 0.01, 0.04, 0.05, 0.1, 0.4, 0.6, 1, 2, 2.4, 2.8, 3, 3.2, 5, 6, 10, 12, 15 및 20. 예컨대 조성물 중 플루오르화물 이온 공급원(순수)의 양은 약 0.004 중량% 내지 약 3.2 중량%, 또는 약 0.004 중량% 내지 약 2.8 중량%일 수 있다. 상기 조성물은 약 0.008 중량% 내지 약 3.2 중량%, 또는 약 0.008 중량% 내지 약 2.4 중량%, 또는 약 0.4 중량% 내지 약 3.2 중량%, 또는 약 0.01 중량% 내지 약 2 중량%, 또는 0.01 중량% 내지 약 10 중량%, 또는 0.01 중량% 내지 약 5 중량%의 플루오르화물 이온 공급원을 포함할 수 있다. 일부 구체예에서, 상기 조성물은 약 0.004 중량% 내지 약 3.2 중량%의 플루오르화물 이온 공급원을 포함할 것이다. 상기 조성물은 플루오르화물 이온 공급원, 또는 약 0.001 중량% 내지 약 2 중량%, 또는 약 0.0016 중량% 내지 약 1 중량%의 플루오르화물 이온 공급원, 또는 약 0.002 중량% 내지 약 6 중량%, 또는 약 0.0025 중량% 내지 약 5 중량%, 또는 약 0.04 중량% 내지 약 0.025 중량%의 플루오르화물 이온 공급원을 포함할 수 있다. 또 다른 구체예에서, 상기 조성물은 순수 플루오르화물 이온 공급원의 첨가를 기준으로, 약 0.05 중량% 내지 약 20 중량%, 또는 약 0.1 중량% 내지 약 15 중량%, 또는 약 0.1 중량% 내지 약 20 중량%, 또는 약 0.01 중량% 내지 약 20 중량%, 또는 약 0.1 중량% 내지 약 10 중량%, 또는 약 0.1 중량% 내지 약 5 중량%, 또는 약 0.6 중량% 내지 약 12 중량%, 또는 약 1 중량% 내지 약 20 중량%, 또는 약 1 중량% 내지 약 15 중량%, 또는 약 1 중량% 내지 약 10 중량%의 플루오르화물 이온 공급원을 포함할 수 있다.
수혼화성 용매
본 발명의 에칭 조성물은 수혼화성 용매를 포함한다. 채용될 수 있는 수혼화성 유기 용매의 예는 에틸렌 글리콜, 프로필렌 글리콜, 부틸 디글리콜, 1,4-부탄디올, 트리프로필렌 글리콜 메틸 에테르, 프로필렌 글리콜 프로필 에테르, 디에틸렌 글리콜 n-부틸 에테르(예컨대 상품명 Dowanol DB로 시판되는 것), 헥실옥시프로필아민, 폴리(옥시에틸렌)디아민, 디메틸설폭시드, 테트라히드로푸르푸릴 알콜, 글리세롤, 알콜, 설폭시드 또는 이들의 혼합물이다. 바람직한 용매는 알콜, 디올 또는 이들의 혼합물이다. 가장 바람직한 용매는 예컨대, 프로필렌 글리콜과 같은 디올이다.
본 발명의 일부 구체예에서, 수혼화성 유기 용매는 글리콜 에테르를 포함할 수 있다. 글리콜 에테르의 예는 에틸렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노에틸 에테르, 에틸렌 글리콜 모노부틸 에테르, 에틸렌 글리콜 디메틸 에테르, 에틸렌 글리콜 디에틸 에테르, 디에틸렌 글리콜 모노메틸 에테르, 디에틸렌 글리콜 모노에틸 에테르, 디에틸렌 글리콜 모노프로필 에테르, 디에틸렌 글리콜 모노이소프로필 에테르, 디에틸렌 글리콜 모노부틸 에테르, 디에틸렌 글리콜 모노이소부틸 에테르, 디에틸렌 글리콜 모노벤질 에테르, 디에틸렌 글리콜 디메틸 에테르, 디에틸렌 글리콜 디에틸 에테르, 트리에틸렌 글리콜 모노메틸 에테르, 트리에틸렌 글리콜 디메틸 에테르, 폴리에틸렌 글리콜 모노메틸 에테르, 디에틸렌 글리콜 메틸 에틸 에테르, 트리에틸렌 글리콜 에틸렌 글리콜 모노메틸 에테르 아세테이트, 에틸렌 글리콜 모노에틸 에테르 아세테이트, 프로필렌 글리콜 메틸 에테르 아세테이트, 프로필렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 디메틸 에테르, 프로필렌 글리콜 모노부틸 에테르, 프로필렌 글리콜, 모노프로필 에테르, 디프로필렌 글리콜 모노메틸 에테르, 디프로필렌 글리콜 모노프로필 에테르, 디프로필렌 글리콜 모노이소프로필 에테르, 디프로필렌 모노부틸 에테르, 디프로필렌 글리콜 디이소프로필 에테르, 트리프로필렌 글리콜 모노메틸 에테르, 1-메톡시-2-부탄올, 2-메톡시-1-부탄올, 2-메톡시-2-메틸부탄올, 1,1-디메톡시에탄 및 2-(2-부톡시에톡시)에탄올을 포함한다.
대부분의 용도에 대해, 조성물 중 수혼화성 유기 용매의 양은 하기 중량%의 리스트로부터 선택되는 시작점 및 종료점을 갖는 범위로 존재할 수 있는 것으로 여겨진다: 0.5, 1, 5, 7, 12, 15, 20, 30, 35, 40, 50, 59.5, 65, 68 및 70. 용매의 이러한 범위의 예는 조성물의 약 0.5 중량% 내지 약 59.5 중량%; 또는 약 1 중량% 내지 약 50 중량%; 또는 약 1 중량% 내지 약 40 중량%; 또는 약 0.5 중량% 내지 약 30 중량%; 또는 약 1 중량% 내지 약 30 중량%; 또는 약 5 중량% 내지 약 30 중량%; 또는 약 5 중량% 내지 약 15 중량%; 또는 약 7 중량% 내지 약 12 중량%로 포함된다.
임의 성분
본 발명의 에칭 조성물은 또한 하기 첨가제 중 1 이상을 포함할 수 있다: 킬레이트제, 계면활성제, 화학적 개질제, 염료, 살생제 및 다른 첨가제. 첨가제(들)는 조성물의 성능에 역효과를 미치지 않는 정도로 첨가될 수 있다.
에칭 조성물에 사용될 수 있는 다른 임의 성분은 금속 킬레이트제이며, 이는 용액에 금속을 보유시키고 금속 잔류물의 용해를 향상시는 조성물의 용량을 증가시키는 작용을 할 수 있다. 이 목적에 유용한 킬레이트제의 통상적인 예는 하기 유기산 및 이의 이성체 및 염이다: 에틸렌디아민테트라아세트산(EDTA), 부틸렌디아민테트라아세트산, (1,2-시클로헥실렌디아민)테트라아세트산(CyDTA), 디에틸렌트리아민펜타아세트산(DETPA), 에틸렌디아민테트라프로피온산, (히드록시에틸)에틸렌디아민트리아세트산(HEDTA), N,N,N',N'-에틸렌디아민테트라(메틸렌포스폰)산(EDTMP), 트리에틸렌테트라민헥사아세트산(TTHA), 1,3-디아미노-2-히드록시프로판-N,N,N',N'-테트라아세트산(DHPTA), 메틸이미노디아세트산, 프로필렌디아민테트라아세트산, 니트로트리아세트산(NTA), 시트르산, 타르타르산, 글루콘산, 당산, 글리세르산, 옥살산, 프탈산, 말레산, 만델산, 말론산, 락트산, 살리실산, 갈산프로필, 피로갈롤, 8-히드록시퀴놀린 및 시스테인. 바람직한 킬레이트제는 아미노카르복실산, 예컨대 EDTA, CyDTA 및 아미노포스폰산, 예컨대 EDTMP이다.
존재하는 경우 킬레이트제는 조성물의 약 0.1 중량% 내지 약 10 중량%의 양으로, 바람직하게는 약 0.5 중량% 내지 약 5 중량%의 양으로 조성물에 존재할 것으로 여겨진다.
일부 구체예에서, 본 발명의 조성물에는 조성물에 첨가되는 상기 열거된 킬레이트제 중 임의의 것 또는 모두가 없거나 또는 실질적으로 없을 것이다.
다른 흔하게 공지된 성분, 예컨대 염료, 계면활성제, 살생제 등이 종래의 양, 예컨대 조성물의 총 약 5 중량% 미만의 양으로 세정 조성물에 포함될 수 있다.
일부 구체예에서, 본 발명의 조성물에는 염료, 계면활성제 및/또는 살생제 중 임의의 것 또는 모두가 없거나 또는 실질적으로 없을 것이다.
일부 구체예에서, 본원에 개시된 에칭액 조성물에 무기 염기 및/또는 4급 수산화암모늄이 실질적으로 없거나 또는 없도록 이 조성물이 제제화되며, 예컨대 상기 조성물에는 하기 중 1 이상이 실질적으로 없거나 또는 없을 수 있다: 수산화테트라메틸암모늄, 수산화테트라에틸암모늄, 수산화메틸트리에틸암모늄 및/또는 수산화테트라부틸암모늄. 일부 구체예에서, 상기 조성물에는 하기 중 1 이상이 실질적으로 없거나 또는 없을 수 있다: 수산화물, 금속 수산화물, 예컨대 KOH 또는 LiOH 또는 NaOH. 다른 구체예에서, 상기 조성물에는 1 이상의 불소 함유 화합물 외에 할라이드 함유 화합물이 실질적으로 없거나 또는 없을 수 있으며, 예컨대 상기 조성물에는 하기 중 1 이상이 실질적으로 없거나 또는 없을 수 있다: 브롬, 염소 또는 요오드 함유 화합물. 다른 구체예에서, 상기 조성물에는 설폰산 및/또는 황산 및/또는 질산 및/또는 염화수소산이 실질적으로 없거나 또는 없을 수 있다. 다른 구체예에서, 상기 조성물에는 황산염 및/또는 질산염 및/또는 아황산염 및/또는 아질산염이 실질적으로 없거나 또는 없을 수 있다. 다른 구체예에서, 상기 조성물에는 하기가 실질적으로 없거나 또는 없을 수 있다: 수산화암모늄 및/또는 에틸 디아민. 다른 구체예에서, 상기 조성물에는 하기가 실질적으로 없거나 또는 없을 수 있다: 나트륨 함유 화합물 및/또는 칼슘 함유 화합물 및/또는 망간 함유 화합물 또는 마그네슘 함유 화합물 및/또는 크롬 함유 화합물 및/또는 황 함유 화합물 및/또는 몰리브덴 함유 화합물. 다른 구체예에서, 상기 조성물에는 하기가 실질적으로 없거나 또는 없을 수 있다: 퍼옥시 화합물, 즉 1 이상의 퍼옥시기(-O-O-)를 포함하는 화합물, 예컨대 과산화물 및/또는 과황산염 및/또는 과탄산염 및/또는 이들의 산 및/또는 이들의 염 및/또는 이들의 혼합물. 다른 구체예에서, 상기 조성물에는 (단독으로 또는 이 단락 내 다른 성분 중 임의의 것과 조합하여) 하기 중 1 이상이 실질적으로 없거나 또는 없을 수 있다: 요오드산염, 과요오드산염, 과붕산, 과붕산염, 퍼옥시산(예컨대 과세트산, 과벤조산, 과망간산염), 세륨 화합물, 철시안화물(예컨대 철시안화칼륨), 또는 이들의 염 또는 이들의 혼합물 등. 본 발명의 에칭액 조성물은 통상적으로, 모든 고체가 수계 매질에 용해될 때까지, 실온에서 용기에서 성분을 함께 혼합하여 제조된다.
방법
다른 양태에서, 인산 및 수혼화성 용매를 포함하거나, 실질적으로 이로 이루어지거나 또는 이로 이루어지는 조성물에서 복합 반도체 소자를 에칭함으로써, 질화탄탈 및 질화티탄을 포함하는 복합 반도체 소자에서 질화티탄에 대한 질화탄탈의 에칭 속도를 선택적으로 향상시키는 방법이 제공된다. 상기 방법은 질화티탄에 대해 질화탄탈을 포함하는 복합 마이크로전자(반도체) 소자를, 인산 및 수혼화성 용매를 포함하거나, 실질적으로 이로 이루어지거나 또는 이로 이루어지는 조성물과 접촉시키는 단계; 및 질화탄탈을 적어도 부분적으로 제거한 후, 복합 반도체 소자를 린싱하는 단계를 포함한다. 추가의 건조 단계도 상기 방법에 포함될 수 있다. "적어도 부분적으로 제거한다"는 본 개발의 조성물을 사용하는, 재료의 적어도 50%의 제거, 바람직하게는 적어도 70%의 제거, 가장 바람직하게는 적어도 80%의 제거를 의미한다.
접촉 단계는 예컨대 침지, 분무와 같은 임의의 적절한 수단에 의해 또는 단일 웨이퍼 공정을 거쳐 실시할 수 있다. 접촉 단계 동안의 조성물의 온도는 바람직하게는 약 25℃ 내지 약 150℃, 또는 약 25℃ 내지 약 100℃, 더욱 바람직하게는 약 30℃ 내지 약 60℃일 수 있다. 접촉 단계는 30 초 내지 60 분, 또는 1∼60 분, 또는 1∼30 분 동안 행할 수 있다. 공정 시간은 에칭될 1 이상의 TaN 층 및/또는 보존하고자 하는 반도체 소자 위에 존재하는 1 이상의 TiN 층의 두께에 따라 조정할 수 있다.
바람직한 구체예에서, 본 발명의 조성물로 관찰되는 질화티탄에 대한 질화탄탈의 에칭 선택도는 적어도 약 2 또는 적어도 약 5이다. 바람직하게는, 본 발명의 의 조성물로 관찰되는 에칭 선택도는 약 5 내지 약 125 또는 초과, 더욱 바람직하게는 약 5 내지 약 80 또는 초과, 또는 적어도 약 9, 또는 약 9 내지 125 또는 초과, 또는 약 20 내지 125 또는 초과, 또는 30 내지 125 또는 초과이다.
접촉 단계 다음은 임의의 린싱 단계이다. 린싱 단계는 임의의 적절한 수단에 의해, 예컨대 침지 또는 분무 기술에 의해 탈이온수로 기판을 린싱하여 실시할 수 있다. 바람직한 구체예에서, 린싱 단계는 탈이온수와 유기 용매, 예컨대, 이소프로필 알콜의 혼합물을 채용하여 실시할 수 있다.
접촉 단계 및 임의의 린싱 단계 다음은, 임의의 적절한 수단, 예컨대 이소프로필 알콜(IPA) 증기 건조, 열 또는 원심력에 의해 실시되는 임의의 건조 단계이다.
하기 논의되는 예시적인 실시예에 의해 특징 및 이점이 더욱 완전히 보여진다.
실시예
세정 조성물을 제조하기 위한 일반적인 절차
본 발명의 실시예의 대상인 모든 조성물은 1" 테플론 코팅된 교반 막대가 있는 250 ml의 비이커에서 성분을 혼합하여 제조하였다. 통상적으로, 비이커에 첨가된 제1 재료는 탈이온(DI)수였다. 통상적으로 인산을 첨가한 후, 수혼화성 용매 및 플루오르화물 이온 공급원을 첨가하였다.
기판의 조성
테스트 쿠폰은 1000 Å TaN을 갖는 실리콘 웨이퍼 및 1000 Å TiN을 갖는 실리콘 웨이퍼였다.
가공 조건
400 rpm으로 설정된 ½" 원형 테플론 교반 막대가 있는 250 ml 비이커에서 100 g의 에칭 조성물을 사용하여 에칭 테스트를 실시하였다. 에칭 조성물을 핫 플레이트 상에 약 40℃의 온도로 가열하였다. 교반하면서 테스트 쿠폰을 약 20 분 동안 조성물에 침지하였다.
TaN 웨이퍼에 대해 2 분 동안 그리고 TiN 웨이퍼에 대해 10 분 동안 35℃ 내지 45℃에서 에칭 속도를 측정하였다. 처리 전후의 두께 차이를 침지 시간으로 나눠서 에칭 속도를 산출하였다.
그 다음, 조각을 3 분 동안 탈이온수 욕 또는 스프레이에 린싱하고, 이어서 충전된 질소를 사용하여 건조시켰다. 에칭 전후의 두께 차이로부터 질화탄탈 및 질화티탄 에칭 속도를 추정하고, CDE 172 4 point resmap에 의해 측정하였다. 통상적인 출발층 두께는 질화탄탈에 대해 1000 Å이고, 질화티탄에 대해 1000 Å였다.
비교예
표 1 및 2의 조성물은, TaN이 고알칼리 환경 처방에서 H2O2에 의해 에칭될 수 있음을 보여준다. 그러나, 이는 TiN 필름의 에칭에 더욱 공격적이었다. TiN에 대한 TaN의 선택도는 NH4OH/H2O2 용액에서 1 미만이었다. BOE(HF/NH4F 혼합물)도 시험하였지만, NH4OH/ H2O2 플랫폼만큼 공격적이지는 않았다.
Figure pat00001
표 2: BOE(HF/NH4F) 플랫폼에서의 에칭 속도
248M 248N
BOE 100 50
DIW 50
25℃에서의 TaN e/r 1.4 1.43
25℃에서의 TiN e/r 1.9 1.93
TaN/TiN 선택도 0.60 0.74
실시예 1
표 3에서 평가된 조성물은, TaN이 플루오르화암모늄의 존재 하에 TiN에 비해 선택적으로 에칭될 수 있음을 보여준다.
Figure pat00002
실시예 2
표 4에서 평가된 조성물은, H3PO4가 TaN의 에칭에 효과적임을 보여준다.
Figure pat00003
실시예 3
표 5에서 평가된 조성물은, 글리세롤이 TiN에 대한 TaN의 에칭 선택도를 향상시키기 위한 양호한 가능성을 나타냄을 보여준다.
Figure pat00004
실시예 4
상기 연구에 기초하여, 최적화된 처방(257N)(표 6)을 TaN/ TiN 이층 웨이퍼에 도포하였다. 상부 TaN이 완전히 제거되었는지를 확인하기 위해 XPS를 수행하고, 하부 TiN 필름이 손상되었는지 여부를 확인하기 위해 TEM 단면을 이용하였다.
257N
DIW 52.5
NH4F(40%) 7.5
H3PO4(85%) 15
PG 25
40℃에서의 TaN e/r 6.5
40℃에서의 TiN e/r 0.17
TaN/TiN 선택도 38.2
도 1을 참조하면, XPS 신호는, TaN 층의 대부분이 40℃/3 분에서 처방 257N에 의해 제거되었음을 시사하였다.
상기 설명은 주로 예시를 목적으로 한 것이다. 본 발명을 이의 예시적인 구체예에 관해 나타내고 설명하였지만, 당업자는 본 발명의 사상 및 범위에서 벗어나지 않는 한, 이의 형태 및 상세에 있어서 그 안에 상기 및 다양한 다른 변화, 생략 및 첨가가 이루어질 수 있음을 이해해야 한다.

Claims (21)

  1. 마이크로전자 소자로부터 질화티탄에 비해 질화탄탈을 선택적으로 제거하기에 적절한 에칭액으로서,
    물;
    인 함유 무기산;
    플루오르화물 이온 공급원; 및
    수혼화성 유기 용매
    를 포함하는 에칭액.
  2. 제1항에 있어서, 수혼화성 용매는 에틸렌 글리콜, 프로필렌 글리콜, 부틸 디글리콜, 1,4-부탄디올, 트리프로필렌 글리콜 메틸 에테르, 프로필렌 글리콜 프로필 에테르, 디에틸렌 글리콜 n-부틸 에테르, 헥실옥시프로필아민, 폴리(옥시에틸렌)디아민, 디메틸설폭시드, 테트라히드로푸르푸릴 알콜, 글리세롤, 알콜, 설폭시드 또는 이들의 혼합물로 이루어진 군에서 선택되는 에칭 조성물.
  3. 제1항에 있어서, 수혼화성 용매는 부틸 디글리콜, 글리세롤 또는 프로필렌 글리콜 또는 이들의 혼합물로 이루어진 군에서 선택되는 에칭 조성물.
  4. 제1항에 있어서, 플루오르화물 이온 공급원은 플루오르화수소산, 플루오르화암모늄, 4급 플루오르화암모늄, 예컨대, 플루오르붕산염, 플루오르화붕소산, 테트라부틸암모늄 테트라플루오로보레이트, 헥사플루오르화알루미늄, 및 하기 식을 갖는 지방족 1급, 2급 또는 3급 아민의 플루오르화물 염으로 이루어진 군에서 선택되는 에칭 조성물:
    R1NR2R3R4F
    식 중, R1, R2, R3 및 R4는 개별적으로 H 또는 (C1-C4) 알킬기를 나타낸다.
  5. 제4항에 있어서, 플루오르화물 이온 공급원은 플루오르화암모늄, 중플루오르화암모늄, 플루오르화테트라메틸암모늄, 플루오르화테트라에틸암모늄, 플루오르화메틸트리에틸암모늄 및 플루오르화테트라부틸암모늄 및 이들의 혼합물로 이루어진 군에서 선택되는 에칭 조성물.
  6. 제5항에 있어서, 상기 플루오르화물 이온 공급원은 플루오르화암모늄을 포함하는 에칭 조성물.
  7. 제1항에 있어서, 인 함유 무기산은 인산(H3PO4), 차아인산(H3PO2), 아인산(H3PO3), 하이포인산(H4P2O6), 메타인산(HPO3), 과산화인산(H3PO5), 피로인산(H4P2O7), 트리폴리인산(H5P3O10), 테트라폴리인산(H6P4O13), 트리메타인산(H3P3O9) 및 인산 무수물(P4O10), 및 이들의 염 및 이들의 혼합물로 이루어진 군에서 선택되는 에칭 조성물.
  8. 제1항에 있어서, 인 함유 무기산은 인산(H3PO4)을 포함하는 에칭 조성물.
  9. 제1항에 있어서, 조성물에는 실질적으로 산화제가 없는 에칭 조성물.
  10. 제1항에 있어서, 조성물은
    약 0.5 중량% 내지 약 50 중량%의 상기 인 함유 무기산(순수);
    약 0.01 중량% 내지 약 20 중량%의 플루오르화물 이온 공급원(순수); 및
    약 1 중량% 내지 약 50 중량%의 수혼화성 유기 용매
    를 포함하는 에칭 조성물.
  11. 제1항에 있어서, 조성물은
    약 0.5 중량% 내지 약 35 중량%의 상기 인 함유 무기산(순수);
    약 0.01 중량% 내지 약 10 중량%의 플루오르화물 이온 공급원(순수); 및
    약 1 중량% 내지 약 40 중량%의 수혼화성 유기 용매
    를 포함하는 에칭 조성물.
  12. 제1항에 있어서, 조성물은
    약 1 중량% 내지 약 25 중량%의 상기 인 함유 무기산(순수);
    약 0.1 중량% 내지 약 10 중량%의 플루오르화물 이온 공급원(순수); 및
    약 1 중량% 내지 약 30 중량%의 수혼화성 유기 용매
    를 포함하는 에칭 조성물.
  13. 제1항에 있어서, 조성물은 적어도 5의 질화티탄에 대한 질화탄탈의 에칭 선택도를 제공하는 에칭 조성물.
  14. 질화탄탈 및 질화티탄을 포함하는 마이크로전자 소자 상에서의 질화티탄에 대한 질화탄탈의 에칭 속도의 선택적 향상 방법으로서,
    질화탄탈 및 질화티탄을 포함하는 마이크로전자 소자를, 물; 인 함유 무기산; 플루오르화물 이온 공급원; 및 수혼화성 유기 용매를 포함하는 조성물과 접촉시키는 단계; 및
    질화탄탈을 적어도 부분적으로 제거한 후, 마이크로전자 소자를 린싱하는 단계로서, 여기서 질화티탄에 대한 질화탄탈의 에칭 선택도는 3을 초과하는 단계
    를 포함하는 향상 방법.
  15. 제14항에 있어서, 마이크로전자 소자를 건조시키는 단계를 더 포함하는 향상 방법.
  16. 제14항에 있어서, 질화티탄에 대한 질화탄탈의 에칭 선택도는 약 9 내지 약 125인 향상 방법.
  17. 제14항에 있어서, 접촉 단계는 약 25℃ 내지 약 150℃의 온도에서 수행하는 향상 방법.
  18. 제14항에 있어서, 수혼화성 용매는 에틸렌 글리콜, 프로필렌 글리콜, 부틸 디글리콜, 1,4-부탄디올, 트리프로필렌 글리콜 메틸 에테르, 프로필렌 글리콜 프로필 에테르, 디에틸렌 글리콜 n-부틸 에테르, 헥실옥시프로필아민, 폴리(옥시에틸렌)디아민, 디메틸설폭시드, 테트라히드로푸르푸릴 알콜, 글리세롤, 알콜, 설폭시드 또는 이들의 혼합물로 이루어진 군에서 선택되는 향상 방법.
  19. 제14항에 있어서, 플루오르화물 이온 공급원은 플루오르화수소산, 플루오르화암모늄, 4급 플루오르화암모늄, 예컨대, 플루오르붕산염, 플루오르화붕소산, 테트라부틸암모늄 테트라플루오로보레이트, 헥사플루오르화알루미늄, 및 하기 식을 갖는 지방족 1급, 2급 또는 3급 아민의 플루오르화물 염으로 이루어진 군에서 선택되는 향상 방법:
    R1NR2R3R4F
    식 중, R1, R2, R3 및 R4는 개별적으로 H 또는 (C1-C4) 알킬기를 나타낸다.
  20. 제14항에 있어서, 플루오르화물 이온 공급원은 플루오르화암모늄, 중플루오르화암모늄, 플루오르화테트라메틸암모늄, 플루오르화테트라에틸암모늄, 플루오르화메틸트리에틸암모늄 및 플루오르화테트라부틸암모늄으로 이루어진 군에서 선택되는 향상 방법.
  21. 제14항에 있어서, 인 함유 무기산은 차아인산(H3PO2), 아인산(H3PO3), 하이포인산(H4P2O6), 메타인산(HPO3), 과산화인산(H3PO5), 피로인산(H4P2O7), 트리폴리인산(H5P3O10), 테트라폴리인산(H6P4O13), 트리메타인산(H3P3O9) 및 인산 무수물(P4O10), 및 이들의 염 및 이들의 혼합물로 이루어진 군에서 선택되는 향상 방법.
KR1020180099243A 2017-08-25 2018-08-24 반도체 소자의 제조 동안 질화티탄에 비해 질화탄탈을 선택적으로 제거하기 위한 에칭액 KR102283745B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762550474P 2017-08-25 2017-08-25
US62/550,474 2017-08-25
US16/108,529 US10870799B2 (en) 2017-08-25 2018-08-22 Etching solution for selectively removing tantalum nitride over titanium nitride during manufacture of a semiconductor device
US16/108,529 2018-08-22

Publications (2)

Publication Number Publication Date
KR20190022405A true KR20190022405A (ko) 2019-03-06
KR102283745B1 KR102283745B1 (ko) 2021-08-02

Family

ID=63442401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180099243A KR102283745B1 (ko) 2017-08-25 2018-08-24 반도체 소자의 제조 동안 질화티탄에 비해 질화탄탈을 선택적으로 제거하기 위한 에칭액

Country Status (8)

Country Link
US (1) US10870799B2 (ko)
EP (1) EP3447792B1 (ko)
JP (1) JP6917961B2 (ko)
KR (1) KR102283745B1 (ko)
CN (1) CN109423290B (ko)
IL (1) IL261356B2 (ko)
SG (2) SG10202107132QA (ko)
TW (1) TWI721311B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200299547A1 (en) * 2017-11-22 2020-09-24 Basf Se Chemical mechanical polishing composition
TW202134477A (zh) * 2020-03-04 2021-09-16 美商慧盛材料美國責任有限公司 用於氮化鈦及鉬導電金屬線的蝕刻溶液
JP7449127B2 (ja) * 2020-03-11 2024-03-13 株式会社Ｓｃｒｅｅｎホールディングス 基板処理液、基板処理方法および基板処理装置
CN114318344A (zh) * 2020-09-29 2022-04-12 上海飞凯材料科技股份有限公司 一种蚀刻组合物及其应用
US11659838B2 (en) 2021-04-01 2023-05-30 Sterilex, Llc Quat-free powdered disinfectant/sanitizer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101173692B1 (ko) * 2004-12-22 2012-08-13 어플라이드 머티어리얼스, 인코포레이티드 알루미늄 기판으로부터 금속을 선택적으로 제거하기 위한용액

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6453914B2 (en) 1999-06-29 2002-09-24 Micron Technology, Inc. Acid blend for removing etch residue
US6630433B2 (en) * 1999-07-19 2003-10-07 Honeywell International Inc. Composition for chemical mechanical planarization of copper, tantalum and tantalum nitride
JP3891768B2 (ja) * 1999-12-28 2007-03-14 株式会社トクヤマ 残さ洗浄液
KR100812891B1 (ko) * 2000-04-28 2008-03-11 메르크 파텐트 게엠베하 무기물 표면용 에칭 페이스트
US6696358B2 (en) * 2001-01-23 2004-02-24 Honeywell International Inc. Viscous protective overlayers for planarization of integrated circuits
AU2003218389A1 (en) * 2002-03-25 2003-10-13 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Tantalum barrier removal solution
JP3870292B2 (ja) 2002-12-10 2007-01-17 関東化学株式会社 エッチング液組成物とそれを用いた反射板の製造方法
TW200505975A (en) * 2003-04-18 2005-02-16 Ekc Technology Inc Aqueous fluoride compositions for cleaning semiconductor devices
JP2006073871A (ja) * 2004-08-02 2006-03-16 Tosoh Corp エッチング用組成物
JP4655542B2 (ja) * 2004-08-19 2011-03-23 東ソー株式会社 エッチング用組成物を用いたエッチング方法
US7846349B2 (en) 2004-12-22 2010-12-07 Applied Materials, Inc. Solution for the selective removal of metal from aluminum substrates
KR20090002501A (ko) * 2007-06-29 2009-01-09 제일모직주식회사 상변화 메모리 소자 연마용 ｃｍｐ 슬러리 조성물 및 이를이용한 연마 방법
RU2396093C1 (ru) 2009-03-10 2010-08-10 Государственное образовательное учреждение высшего профессионального образования Томский политехнический университет Селективный травитель для титана
KR20110020474A (ko) 2009-08-24 2011-03-03 램테크놀러지 주식회사 절연물질 제거용 조성물, 이를 이용한 기판 세정 및 재생방법
CN101656208B (zh) * 2009-09-25 2011-11-16 中国科学院微电子研究所 一种选择性去除TaN金属栅电极层的方法
US8859411B2 (en) 2010-08-20 2014-10-14 Mitsubishi Gas Chemical Company, Inc. Method for producing transistor
SG10201508015RA (en) 2010-10-06 2015-10-29 Entegris Inc Composition and process for selectively etching metal nitrides
KR20130009257A (ko) 2011-07-15 2013-01-23 삼성디스플레이 주식회사 구리를 포함하는 금속막의 식각액, 이를 이용한 표시 기판의 제조 방법 및 표시 기판
SG11201601158VA (en) * 2013-08-30 2016-03-30 Advanced Tech Materials Compositions and methods for selectively etching titanium nitride
US20150104952A1 (en) * 2013-10-11 2015-04-16 Ekc Technology, Inc. Method and composition for selectively removing metal hardmask and other residues from semiconductor device substrates comprising low-k dielectric material and copper
US9583362B2 (en) 2014-01-17 2017-02-28 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate structure and manufacturing method thereof
JP2016025321A (ja) 2014-07-24 2016-02-08 関東化學株式会社 エッチング液組成物およびエッチング方法
CN111710601A (zh) * 2015-02-06 2020-09-25 嘉柏微电子材料股份公司 用于抑制氮化钛及钛/氮化钛移除的化学机械抛光方法
KR20200059326A (ko) 2015-10-02 2020-05-28 아반토르 퍼포먼스 머티리얼스, 엘엘씨 우월한 기판 상용성 및 특출한 배스 안정성을 갖는 산성 반-수성 플루오라이드 활성화 반사방지 코팅 세정제
KR20180060489A (ko) * 2016-11-29 2018-06-07 삼성전자주식회사 식각용 조성물 및 이를 이용한 반도체 장치 제조 방법
US20200299547A1 (en) * 2017-11-22 2020-09-24 Basf Se Chemical mechanical polishing composition
US11499236B2 (en) * 2018-03-16 2022-11-15 Versum Materials Us, Llc Etching solution for tungsten word line recess

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101173692B1 (ko) * 2004-12-22 2012-08-13 어플라이드 머티어리얼스, 인코포레이티드 알루미늄 기판으로부터 금속을 선택적으로 제거하기 위한용액

Also Published As

Publication number Publication date
US10870799B2 (en) 2020-12-22
CN109423290B (zh) 2021-11-19
TW201920616A (zh) 2019-06-01
TWI721311B (zh) 2021-03-11
IL261356A (en) 2019-02-28
EP3447792A1 (en) 2019-02-27
CN109423290A (zh) 2019-03-05
EP3447792B1 (en) 2024-04-03
KR102283745B1 (ko) 2021-08-02
IL261356B2 (en) 2023-02-01
JP6917961B2 (ja) 2021-08-11
SG10201807213YA (en) 2019-03-28
IL261356B (en) 2022-10-01
JP2019075546A (ja) 2019-05-16
SG10202107132QA (en) 2021-08-30
US20190085241A1 (en) 2019-03-21

Similar Documents

Publication Publication Date Title
EP3447791B1 (en) Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device
JP6963684B2 (ja) 半導体装置の製造においてケイ素−ゲルマニウム／ケイ素積層体からケイ素およびケイ素−ゲルマニウム合金を同時に除去するためのエッチング溶液
KR102324018B1 (ko) 텅스텐 워드 라인 리세스를 위한 에칭 용액
KR102283745B1 (ko) 반도체 소자의 제조 동안 질화티탄에 비해 질화탄탈을 선택적으로 제거하기 위한 에칭액
CN110240907B (zh) 用于在半导体器件制造期间从硅-锗/锗叠层选择性除去硅-锗合金的蚀刻溶液
KR101884367B1 (ko) 높은 ｗｎ／ｗ 에칭 선택비를 지닌 스트립핑 조성물
TW202014512A (zh) 用於TiN硬遮罩的移除及蝕刻殘留物的清潔的組合物
US11085011B2 (en) Post CMP cleaning compositions for ceria particles
JP2005236280A (ja) 半導体基板用洗浄液組成物、半導体基板の洗浄方法、及び導電性構造物の製造方法
JP2020504460A (ja) セリア粒子を表面から除去するための組成物及び方法
WO2022246356A1 (en) Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device
JP3893104B2 (ja) 銅配線半導体基板用ポリマー洗浄剤組成物
KR20200059326A (ko) 우월한 기판 상용성 및 특출한 배스 안정성을 갖는 산성 반-수성 플루오라이드 활성화 반사방지 코팅 세정제

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant