KR20190010260A - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR20190010260A
KR20190010260A KR1020170092797A KR20170092797A KR20190010260A KR 20190010260 A KR20190010260 A KR 20190010260A KR 1020170092797 A KR1020170092797 A KR 1020170092797A KR 20170092797 A KR20170092797 A KR 20170092797A KR 20190010260 A KR20190010260 A KR 20190010260A
Authority
KR
South Korea
Prior art keywords
layer
disposed
semiconductor
light
conductive type
Prior art date
Application number
KR1020170092797A
Other languages
English (en)
Other versions
KR102324939B1 (ko
Inventor
장정훈
윤여제
이정식
임정순
홍정엽
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020170092797A priority Critical patent/KR102324939B1/ko
Publication of KR20190010260A publication Critical patent/KR20190010260A/ko
Application granted granted Critical
Publication of KR102324939B1 publication Critical patent/KR102324939B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 기판; 상기 기판 상에 배치되는 버퍼층; 상기 버퍼층 상에 배치되는 필터층; 상기 필터층 상에 배치되는 제1 도전형 제1 반도체층; 상기 제1 도전형 제1 반도체층 상에 배치되는 광흡수층; 상기 광흡수층 상에 배치되는 제1 도전형 제2 반도체층; 상기 제1 도전형 제2 반도체층 상에 배치되는 증폭층; 및 상기 증폭층 상에 배치되는 제2 도전형 반도체층을 포함하고, 상기 버퍼층은 AlGaN을 포함하는 제1 층을 포함하고, 상기 제1 층은 상기 기판에 가장 인접하게 배치된 제1 면과 상기 필터층과 가장 인접하게 배치된 제2 면을 포함하고, 상기 제1 면은 상기 제2 면보다 Al 조성이 큰 반도체 소자를 개시한다.

Description

반도체 소자{SEMICONDUCTOR DEVICE}
실시예는 반도체 소자에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 수광 소자의 경우 소정 파장 대역의 빛을 흡수하여 광 전류를 생성하므로, 바이어스의 크기에 따라 변하는 전계로 인해 흡수되는 빛의 파장 대역이 커질 수 있다. 이에, 소정의 파장을 갖는 빛에 대해 민감도를 개선하기 위해서 변하는 전계에 따라 파장 대역을 축소할 필요성이 있다.
실시 예는 응답도와 투과도가 개선된 반도체 소자를 제공한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
실시예에 따른 반도체 소자는 기판; 상기 기판 상에 배치되는 버퍼층; 상기 버퍼층 상에 배치되는 필터층; 상기 필터층 상에 배치되는 제1 도전형 제1 반도체층; 상기 제1 도전형 제1 반도체층 상에 배치되는 광흡수층; 상기 광흡수층 상에 배치되는 제1 도전형 제2 반도체층; 상기 제1 도전형 제2 반도체층 상에 배치되는 증폭층; 및 상기 증폭층 상에 배치되는 제2 도전형 반도체층을 포함하고, 상기 버퍼층은 AlGaN을 포함하는 제1 층을 포함하고, 상기 제1 층은 상기 기판에 가장 인접하게 배치된 제1 면과 상기 필터층과 가장 인접하게 배치된 제2 면을 포함하고, 상기 제1 면은 상기 제2 면보다 Al 조성이 크다.
상기 버퍼층은 상기 제1 면에서 상기 제2 면을 향해 선형적으로 Al 조성이 감소할 수 있다.
상기 버퍼층은 상기 제1 면에서 상기 제2 면을 향해 단계적으로 Al 조성이 감소할 수 있다.
상기 제1 층은 밴드 갭 에너지가 상기 필터층의 밴드 갭 에너지 및 상기 광흡수층의 밴드 갭 에너지보다 클 수 있다.
상기 버퍼층은 상기 제1 층과 상기 기판 사이에 제2 층을 포함하고, 상기 제2 층은 AlN을 포함할 수 있다.
상기 제1 면의 Al 조성은 60%이고, 상기 제2 면의 Al 조성은 20%일 수 있다.
상기 증폭층은 AlGaN을 포함하고, Al 조성이 0%보다 크고 20%보다 작을 수 있다.
상기 광흡수층은 InGaN 또는 AlGaN을 포함하는 제1 광흡수층; 및 상기 제1 광흡수층 상에 배치되는 제2 광흡수층을 포함하고, 상기 제2 광흡수층은, In의 조성이 2% 내지 5%일 수 있다.
실시예에 따른 센서는 하우징; 상기 하우징 내에 배치되고 자외선 광을 방사하는 제1 반도체 소자; 및 상기 하우징 내에 배치되는 제2 반도체 소자;을 포함하고, 상기 제2 반도체 소자는, 기판; 상기 기판 상에 배치되는 버퍼층; 상기 버퍼층 상에 배치되는 필터층; 상기 필터층 상에 배치되는 제1 도전형 제1 반도체층; 상기 제1 도전형 제1 반도체층 상에 배치되는 광흡수층; 상기 광흡수층 상에 배치되는 제1 도전형 제2 반도체층; 상기 제1 도전형 제2 반도체층 상에 배치되는 증폭층; 및 상기 증폭층 상에 배치되는 제2 도전형 반도체층을 포함하고, 상기 버퍼층은 AlGaN을 포함하는 제1 층을 포함하고, 상기 제1 층은 상기 기판에 가장 인접하게 배치된 제1 면과 상기 필터층과 가장 인접하게 배치된 제2 면을 포함하고, 상기 제1 면은 상기 제2 면보다 Al 조성이 크다.
실시예에 따른 전자 제품은 케이스; 상기 케이스 내에 배치되는 센서; 및 상기 센서와 통신하는 제어부를 포함하고, 상기 센서는, 하우징; 상기 하우징 내에 배치되고 자외선 광을 방사하는 제1 반도체 소자; 및 상기 하우징 내에 배치되는 제2 반도체 소자;을 포함하고, 상기 제2 반도체 소자는, 기판; 상기 기판 상에 배치되는 버퍼층; 상기 버퍼층 상에 배치되는 필터층; 상기 필터층 상에 배치되는 제1 도전형 제1 반도체층; 상기 제1 도전형 제1 반도체층 상에 배치되는 광흡수층; 상기 광흡수층 상에 배치되는 제1 도전형 제2 반도체층; 상기 제1 도전형 제2 반도체층 상에 배치되는 증폭층; 및 상기 증폭층 상에 배치되는 제2 도전형 반도체층을 포함하고, 상기 버퍼층은 AlGaN을 포함하는 제1 층을 포함하고, 상기 제1 층은 상기 기판에 가장 인접하게 배치된 제1 면과 상기 필터층과 가장 인접하게 배치된 제2 면을 포함하고, 상기 제1 면은 상기 제2 면보다 Al 조성이 크다.
실시 예에 따르면, 실시 예는 응답도와 투과도가 개선된 반도체 소자를 구현할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 실시예에 따른 센서를 도시한 도면이고,
도 2는 도 1에서 발광 소자의 여기광과 곰팡이의 형광에 대한 파장 별 강도를 도시한 도면이고,
도 3은 실시예에 따른 전자 제품을 도시한 개념도이고,
도 4는 실시예에 따른 반도체 소자의 단면도이고,
도 5는 실시예에 따른 반도체 소자의 전계 분포를 도시한 도면이고,
도 6a는 실시예에 따른 반도체 소자의 버퍼층과 제1 도전형 제1 반도체층을 도시한 도면이고,
도 6b는 실시예에 따른 버퍼층의 단면도이고,
도 6c는 다른 실시예에 따른 버퍼층의 단면도이고,
도 7은 실시예에 따른 버퍼층의 투과도를 나타내는 그래프이고,
도 8은 실시예에 따른 버퍼층의 응답도를 나타내는 그래프이고,
도 9a 내지 도 9c는 증폭층의 Al 조성에 따른 전계 분포(Electric Field)를 나타낸 도면이고,
도 10은 실시예에 따른 반도체 소자의 광흡수층을 설명한 도면이고,
도 11b는 실시예에 따른 광흡수층의 밴드갭 에너지의 차이를 설명하는 도면이고,
도 12a 내지 도 12b는 실시예에 따른 광흡수층의 전계 분포(Electric Field)를 효과를 설명하는 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 실시예에 따른 반도체 소자는 수광소자일 수 있다.
수광소자는 광자의 에너지를 열 에너지로 변환하는 열소자, 또는 광자의 에너지를 전기 에너지로 변환하는 광전소자 등을 포함할 수 있다. 특히, 광전소자는 광흡수층에서 광흡수층 물질이 갖는 에너지 밴드갭 이상의 광 에너지를 흡수하여 전자와 정공을 발생시킬 수 있다. 그리고 광전소자의 외부에서 가해지는 전기장에 의하여 전자와 정공이 이동함으로써 전류가 발생될 수 있다.
본 실시예에 따른 반도체 소자는 APD(Avalanche PhotoDiode)일 수 있다. APD는 제1, 2 도전형 반도체층 사이에 높은 전계를 갖는 증폭층을 더 포함할 수 있다. 증폭층으로 이동된 전자 또는 정공은 높은 전계에 의하여 그 주변의 원자들과 충돌함으로써 새로운 전자와 정공을 만들고, 이러한 과정의 반복으로 전류가 증폭될 수 있다. 따라서, APD는 소량의 광에 의해서도 민감하게 반응 가능하므로, 고감도의 센서나 장거리 통신 등에 이용될 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 실시예에 따른 센서를 도시한 도면이다.
도 1을 참조하면, 실시 예에 따른 감지 센서는 하우징(3000), 하우징(3000)상에 배치되는 발광소자(2000), 및 하우징(3000)상에 배치되는 반도체 소자(1000)를 포함한다. 여기서, 반도체 소자(1000)는 상기 설명한 실시예에 따른 반도체 소자일 수 있다.
하우징(3000)은 자외선 발광소자(2000) 및 반도체 소자(1000)와 전기적으로 연결되는 회로패턴(미도시)을 포함할 수 있다. 하우징(3000)은 외부 전원과 소자를 전기적으로 연결하는 구성이면 특별히 제한되지 않는다.
하우징(3000)의 내부에는 제어모듈(미도시됨) 및/또는 통신모듈(미도시됨)을 포함할 수 있다. 따라서, 센서의 사이즈를 소형화할 수 있다. 제어모듈은 자외선 발광소자(2000)와 반도체 소자(1000)에 전원을 인가하거나, 반도체 소자(1000)가 검출한 신호를 증폭하거나, 검출한 신호를 외부로 전송할 수 있다. 제어모듈은 FPGA 또는 ASIC일 수 있으나. 이에 한정되는 것은 아니다.
발광소자(2000)는 하우징(3000)의 외부로 자외선 파장대의 광을 출력할 수 있다. 발광소자(2000)는 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수도 있고, 심자외선 파장대의 광(UV-C)을 방출할 수 있다. 자외선 파장대는 발광소자(1000)의 Al의 조성비에 의해 결정될 수 있다. 예시적으로, 근자외선 파장대의 광(UV-A)는 320nm 내지 420nm 범위의 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 파장을 가질 수 있다.
외부 공기 중에 다양한 미생물(microorganisms)이 존재할 수 있다. 미생물(P)은 곰팡이, 세균, 박테리아 등을 포함하는 생물학적 입자일 수 있다. 즉, 먼지와 같은 비생물 입자와 구분될 수 있다. 미생물(P)은 강한 에너지를 흡수할 경우 특유의 형광을 발생한다.
예컨대, 미생물(P)은 소정의 파장 대역의 광을 흡수하여 소정의 파장 대역의 형광 스펙트럼을 방출할 수 있다. 즉, 미생물(P)은 흡수한 광의 일부를 소모하고 일정 파장대의 형광 스펙트럼을 방출한다.
이에, 반도체 소자(1000)는 미생물(P)이 방출한 형광 스펙트럼을 검출한다. 미생물(P)은 각자 방출하는 형광 스펙트럼이 상이하므로, 미생물(P)이 방출하는 형광 스펙트럼을 조사하면 미생물(P)의 존재 및 종류를 알 수 있다.
발광소자(2000)는 UV 발광다이오드일 수 있고, 반도체 소자(1000)는 상기 설명한 실시예에 따른 반도체 소자로 UV 포토다이오드 일 수 있다.
도 2는 도 1에서 발광 소자의 여기광과 곰팡이의 형광에 대한 파장 별 강도를 도시한 도면이다.
도 2를 참조하면, 도 1에서 수광 소자인 반도체 소자에 인가되는 광은 발광소자로부터 발생한 여기광과 여기광에 의해 곰팡이 등에 의해 발생된 형광을 포함할 수 있다. 또한, 이하 설명과 같이 여기광은 280nm과 325nm의 파장에서 높은 반응 강도를 가질 수 있다.
이에, 실시예에 따른 센서에서 반도체 소자는 필터층이 320nm 이상의 광을 최대한 통과시키기 위해 Al 조성비와 두께가 제어될 수 있다. 또한, 실시예에 따른 반도체 소자는 광흡수층의 두께 변화에도 증폭층과 광흡수층에서 전기장 세기가 변하지 않도록(증폭층의 전기장 세기가 광흡수층의 전기장 세기보다 높도록) 제1 도전형 제2 반도체층의 두께 및 Si 도핑 농도를 설정될 수 있다. 이러한 구성에 의하여, 반도체 소자는 광흡수층에서 다수의 광흡수로 개선된 게인을 제공하고, 원하는 파장 대역의 광만을 감지하는데 정확도를 개선할 수 있다.
도 3는 실시예에 따른 전자 제품의 개념도이다.
도 3를 참조하면, 실시 예에 따른 전자 제품은, 케이스(2), 케이스(2) 내에 배치되는 감지 센서(10), 제품의 기능을 수행하는 기능부(40) 및 제어부(20)를 포함한다.
전자 제품은 다양한 가전 기기 등을 포함하는 개념일 수 있다. 예시적으로, 전자 제품은 냉장고, 공기 청정기, 에어컨, 정수기, 가습기 등과 같이 전원을 공급받아 소정의 역할을 수행하는 가전 가기일 수 있다.
그러나, 반드시 이에 한정되는 것은 아니고, 전자 제품은 자동차와 같이 소정의 밀폐 공간을 갖는 제품을 포함할 수도 있다. 즉, 전자 제품은 미생물(1)의 존재를 확인할 필요가 있는 다양한 제품을 모두 포함하는 개념일 수 있다.
기능부(40)는 전자 제품의 주기능을 수행할 수 있다. 예시적으로, 전자 부품이 에어컨인 경우, 기능부(40)는 공기의 온도를 제어하는 부분일 수 있다. 또한, 전자 부품이 정수기인 경우, 기능부(40)는 물을 정수하는 부분일 수 있다.
제어부(20)는 기능부(40) 및 감지 센서(10)와 통신할 수 있다. 제어부(20)는 케이스(2) 내부로 유입된 미생물의 존재 및 종류를 탐지하기 위해 감지 센서(10)를 동작시킬 수 있다. 전술한 바와 같이 실시 예에 따른 감지 센서(10)는 모듈 형태로 소형화가 가능하므로 다양한 사이즈의 전자 제품에 장착될 수 있다.
제어부(20)는 감지 센서(10)에서 검출된 신호를 미리 저장된 데이터와 비교하여 미생물의 농도 및 종류를 검출할 수 있다. 미리 저장된 데이터는 룩-업 테이블 형식으로 메모리에 저장될 수 있으며, 주기적으로 갱신될 수 있다.
제어부(20)는 검출 결과, 미생물의 농도 등이 미리 설정된 기준값 이상인 경우 세척 시스템을 구동시키거나, 디스플레이부(30)에 경고 신호를 출력할 수 있다.
도 4는 실시예에 따른 반도체 소자의 단면도이고, 도 5는 실시예에 따른 반도체 소자의 전계분포를 도시한 도면이다.
도 4를 참조하면 실시예에 따른 반도체 소자(100)는 기판(110), 반도체 구조물(120), 제1 전극(131) 및 제2 전극(132)을 포함할 수 있다. 또한, 기판(110)과 반도체 구조물(120) 사이에는 버퍼층(115)이 더 배치될 수 있다.
먼저, 기판(110)은 투광성, 전도성 또는 절연성 기판(110)일 수 있다. 예컨대, 기판(110)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, 및 Ga2O3 중 적어도 하나를 포함할 수 있다.
기판(110)은 두께(T1)는 2400nm 내지 3600nm일 수 있다. 여기서, 두께는 반도체 소자(100)의 적층 방향으로 길이를 의미한다. 다만, 이러한 길이에 한정되는 것은 아니다.
버퍼층(115)은 기판(110) 상에 배치될 수 있다. 버퍼층(115)은 기판(110) 과 제1 도전형 제1 반도체층(122) 사이의 격자 상수 차이에 따라 발생하는 변형을 완화시킬 수 있다.
또한, 버퍼층(115)은 기판(110)이 포함하는 물질의 확산을 방지할 수 있다. 이를 위해, 버퍼층(115)은 300 내지 3000nm의 두께를 가질 수 있으나, 이것으로 본 발명을 한정하는 것은 아니다. 여기서 두께는 반도체 구조물(120)의 두께 방향이며, 제1 방향이다.
버퍼층(115)은 AlN, AlAs, GaN, AlGaN 및 SiC 중 선택된 하나 또는 이들의 이중층 구조를 포함할 수 있다. 버퍼층(115)은 경우에 따라 생략될 수 있다.
버퍼층(115)의 두께(T2)는 640nm 내지 960nm일 수 있으나, 이러한 길이에 한정되는 것은 아니다. 버퍼층(115)의 구성에 대해서는 이하 도 6a 내지 도 6c에서 자세히 설명한다.
반도체 구조물(120)은 기판(110)(또는 버퍼층(115)) 상에 배치될 수 있다. 실시예에 따른 반도체 소자(100)의 반도체 구조물(120)은 필터층(121), 제1 도전형 제1 반도체층(122), 광흡수층(123), 제1 도전형 제2 반도체층(124), 증폭층(125) 및 제2 도전형 반도체층(126)을 포함할 수 있다.
반도체 구조물(120)의 각 층들(제1 도전형 제1 반도체층(122), 방지층, 광흡수층(123), 제1 도전형 제2 반도체층(124), 증폭층(125), 제2 도전형 반도체층(126))은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 반도체 구조물(120)은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 예를 들어, 반도체 구조물(120)은 GaN을 포함할 수 있다.
필터층(121)은 반도체 구조물(120) 최하부에 배치될 수 있다. 필터층(121)은 도핑되지 않은 비도핑(undoped)층일 수 있다.
필터층(121)은 기판(110) 및 버퍼층(115)을 통해 수광되는 광 중 소정의 파장 이하의 광을 통과하고, 소정의 파장보다 큰 광은 필터링할 수 있다. 필터층(121)은 280nm의 중심 파장을 갖는 UV-C 광을 필터링할 수 있다. 예컨대, 필터층(121)은 UV-C 광의 중심 파장에 대해 일정 비율의 파장 대역의 광을 필터링할 수 있다. 이러한 구성에 의하여, 필터층(121)은 곰팡이 등에 조사되는 UV-C광을 필터링하고 곰팡이로부터 발생하는 형광의 파장 대역의 광을 통과시킬 수 있다. 필터층(121)은 Al을 포함하여, 소정의 파장 대역의 광을 필터링 할 수 있다. 즉, 필터층(121)은 흡수되는 광의 파장대역에 따라 Al 조성이 다양할 수 있다. 예컨대, 실시예에 따른 반도체 소자(100)의 필터층(121)은 Al 조성이 15%로 320nm 이하의 광은 흡수할 수 있다. 이러한 구성에 의하여, 320nm보다 큰 파장의 광은 필터층(121)을 통과할 수 있다.
이에 따라, 필터층(121)은 원하는 파장보다 작은 파장을 갖는 광이 광흡수층(123)에 흡수되지 않도록, 원하는 파장 보다 작은 파장을 갖는 광을 필터링하도록 밴드갭을 가질 수 있다.
다만, 필터층(121)은 이러한 파장에 한정되어 광을 필터링하는 것은 아니며, 광흡수층(123)에서 흡수하는 광의 파장에 따라 가변적으로 필터링되는 파장 대역을 가질 수 있다. 예시적으로, 필터층(121)은 광흡수층(123)의 흡수 파장에 맞춰 두께, 조성을 조절될 수 있다. 이러한 경우, 필터층(121)은 광흡수층(123)의 파장 대역보다 큰 파장 대역의 광을 통과시킬 수 있다.
또한, 필터층(121)은 원하는 파장 이상의 광을 통과시키기 위해 밴드 갭 에너지가 소정의 값 이상을 가질 수 있다. 이에, 필터층(121)은 밴드 갭 에너지 내 깊은 준위(deep level)로 인해 캐리어 재결합(carrier recombination)이 발생하고, 캐리어 재결합(carrier recombination)에 의해 광이 발생할 수 있다. 또한, 필터층(121)의 두께(T3)는 400nm 내지 600nm일 수 있으나, 이러한 길이에 한정되는 것은 아니다.
제1 도전형 제1 반도체층(122)은 기판(110)(또는 버퍼층(115)) 상에 배치될 수 있다. 제1 도전형 제1 반도체층(122)에는 제1 도펀트가 도핑될 수 있다. 여기서, 제1 도펀트는 Si, Ge, Sn, Se, Te 등의 n형 도펀트일 수 있다. 즉, 제1 도전형 제1 반도체층(122)은 n형 도펀트가 도핑된 n형 반도체층일 수 있다. 제1 도전형 제1 반도체층(122)은 500nm 내지 1500nm의 두께를 가질 수 있으나, 이것으로 본 발명을 한정하지는 않는다.
제1 도전형 제1 반도체층(122)은 저 저항층으로 전극과 접촉하는 컨택층일 수 있다. 또한, 제1 도전형 제1 반도체층(122)은 2차 필터링을 수행할 수 있다. 예시적으로, 제1 도전형 제1 반도체층(122)은 필터층(121)에서 필터링 되지 않은 320nm 이하의 광을 흡수하여 광흡수층(123)에 320nm보다 큰 파장의 광을 통과시켜 필터층(121)의 필터 기능을 보완할 수 있다.
또한, 제1 도전형 제1 반도체층(122) 상에 Al 조성이 감소하는 층(이하 방지층)이 배치될 수 있다. 방지층은 에너지 밴드 갭이 제1 도전형 제1 반도체층(122)에서 광흡수층(123)측 방향으로 완만하게 감소할 수 있다. 방지층은 제1 도전형 제1 반도체층(122)과 인접한 영역에서 에너지 밴드갭이 제1 도전형 제1 반도체층(122)의 에너지 밴드갭과 동일할 수 있다. 또한, 방지층은 광흡수층(123)과 인접한 영역에서 에너지 밴드갭이 광흡수층(123)의 에너지 밴드갭과 동일할 수 있다. 이러한 구성에 의하여, 광흡수층(123)에서 제1 도전형 제1 반도체층(122)으로 전계(Electric Field)가 형성되지 않고, 증폭층(125)에서 전계가 집중되어 전류 증폭 현상을 개선할 수 있다.
즉, 방지층은 제1 도전형 제1 반도체층(122)에서 광흡수층(123)을 향해 Al 조성이 감소하여, 제1 도전형 제1 반도체층(122)과 광흡수층(123) 사이의 격자 불균형에 따른 스트레인(strain)을 제거할 수 있다. 또한, 방지층은 제1 도전형 제1 반도체층(122)과 광흡수층(123) 사이의 에너지 밴드갭 차이에 의해 발생하는 전위차의 뒤틀림(kink)과 전위차의 뒤틀림(kink)에 의한 네거티브 전계(Negative Electric Field)를 제거할 수 있다. 이로써, 방지층은 증폭층(125)에 제2 도전형 반도체층(126)을 향한 전계(Electric Field)가 집중되어, 캐리어 증배 및 전류 증폭을 향상할 수 있다.
또한, 제1 도전형 제1 반도체층(122)의 두께(T4)는 800nm 내지 1200nm일 수 있다. 다만, 이러한 길이에 한정되는 것은 아니다.
광흡수층(123)은 제1 도전형 제1 반도체층(122)(또는 방지층) 상에 배치될 수 있다. 광흡수층(123)은 100㎚ 내지 200㎚의 두께를 가질 수 있으나, 이것으로 본 발명을 한정하지는 않는다.
광흡수층(123)은 i형 반도체층일 수 있다. 즉, 광흡수층(123)은 진성(intrinsic) 반도체층을 포함할 수 있다. 여기서, 진성 반도체층이란, 언도프드(Undoped) 반도체층 또는 비의도적 도핑(Unintentionally doped) 반도체층일 수 있다.
비의도적 도핑 반도체층이란, 반도체층의 성장 공정에서 도펀트 예를 들어, 실리콘(Si) 원자등과 같은 n형 도펀트의 도핑없이 N-vacancy가 발생한 것을 의미할 수 있다. 이 때, N-vacancy가 많아지면 잉여 전자의 농도가 커져서, 제조공정에서 의도하지 않았더라도, n-형 도펀트로 도핑된 것과 유사한 전기적인 특성을 가질 수 있다. 광흡수층(123)의 일부 영역까지는 확산에 의해 도펀트가 도핑될 수도 있다.
광흡수층(123)에서는 반도체 소자(100)로 입사된 광의 흡수가 이루어질 수 있다. 즉, 광흡수층(123)은, 광흡수층(123) 형성 물질의 에너지 밴드갭 이상의 에너지를 갖는 광을 흡수하여 전자와 정공을 포함하는 캐리어(carrier)를 생성할 수 있다. 반도체 소자(100)는 캐리어들의 이동에 의하여 전류가 흐를 수 있다.
또한, 광흡수층(123)은 두께에 따라 반도체 소자(100)의 게인에 영향을 줄 수 있다. 예컨대, 광흡수층(123)은 광흡수층(123)의 두께가 증가하면 광흡수층(123)에 형성된 전기장의 세기가 낮아져, 전기장의 세기 감소에 따라 아발란치 현상이 적게 발생하고 이에 따라 게인도 작아질 수 있다.
또한, 광흡수층(123)은 증폭층(125) 보다 전기장 세기가 상대적으로 낮을 수 있다. 또한, 광흡수층(123)은 곰팡이 등의 미생물이 발생하는 특유의 형광이 갖는 파장에 따라 상이한 물질을 가질 수 있다.
또한, 광흡수층(123)의 두께(T5)는 150nm 내지 400nm일 수 있다. 다만, 하기 설명과 같이 다양한 길이를 가질 수 있으며 이러한 길이에 한정되는 것은 아니다.
제1 도전형 제2 반도체층(124)은 광흡수층(123) 상에 배치될 수 있다. 제1 도전형 제2 반도체층(124)에는 상기에서 언급한 제1 도펀트가 도핑될 수 있다. 즉, 제1 도전형 제2 반도체층(124)은 n형 도펀트가 도핑된 n형 반도체층일 수 있다.
제1 도전형 제2 반도체층(124)은 광흡수층(123)과 증폭층(125) 사이에 배치될 수 있다. 제1 도전형 제2 반도체층(124)은 두께 및 Si 도핑 농도를 조절하여 광흡수층(123)과 증폭층(125) 사이의 전계(Electric Field)를 상이하게 할 수 있다. 특히, 제1 도전형 제2 반도체층(124)은, 도 2에 도시된 바와 같이 증폭층(125)에서 보다 높은 전계가 집중될 수 있도록 할 수 있다. 이로써, 전계가 가장 높은 증폭층(125)에서 캐리어의 증배 작용이 집중될 수 있다.
제1 도전형 제2 반도체층(124)은 두께(T6)가 20nm 내지 60nm일 수 있다. 또한, 제1 도전형 제2 반도체층(124)은 Si 도핑이 2E18/cm3 내지 3E18/cm3일 수 있다. 이에 대한 설명은 이하에서 설명한다.
도 2를 참조하면, 제1 도전형 제2 반도체층(124)은 Si 도핑 농도에 따라 제1 도전형 제1 반도체층(122)과 광흡수층(123) 사이에서 증가하는 전기장 세기의 제1 기울기(S1), 제1 도전형 제1 반도체층(122)에서 최대 전기장 세기(M1), 제1 도전형 제2 반도체층(124)에서 증가하는 전기장 세기의 제2 기울기(S2) 및 증폭층(125)에서 최대 전기장 세기(M2)를 변화시킬 수 있다. (도 2에서 거리(Distance)는 하부의 제1 도전형 제1 반도체층(122)에서 상부의 제2 도전형 반도체층(126)을 향한 방향으로 제1 도전형 제1 반도체층(122)의 일부 영역에서부터 측정한 전계(Electric Field)를 나타낸다.
제1 도전형 제2 반도체층(124)은 제1 도전형 제2 반도체층(124) 내의 Si 도핑 농도가 증가하면 광흡수층(123)에서 최대 전기장 세기를 감소시키고, 증폭층(125)에서 최대 전기장 세기(M2)를 증가시킬 수 있다.
제1 도전형 제2 반도체층(124)은 Si 도핑 농도가 증가하면 에너지 밴드갭에 의한 전위차 감소로 제1 도전형 제1 반도체층(122)과 광흡수층(123) 사이에서 증가하는 전기장 세기의 제1 기울기(S1)가 감소하고, 제1 도전형 제1 반도체층(122)에서 최대 전기장 세기(M1)가 감소할 수 있다. 또한, 제1 도전형 제2 반도체층(124)은 Si 도핑 농도가 증가하면 제1 도전형 제2 반도체층(124)에서 증가하는 전기장 세기의 제2 기울기(S2)가 증가하고, 증폭층(125)에서 최대 전기장 세기(M2)가 증가할 수 있다. 이러한 구성에 의하여, 제1 도전형 제2 반도체층(124)은 광흡수층(123) 및 증폭층(125)에 가해지는 전계를 제어하여, 반도 소자의 게인 및 응답도를 개선할 수 있다. 다만, Si 농도뿐만 아니라, 두께, Al 등의 인자 조성비에 따라 전계는 변할 수 있다.
다시 도 1을 참조하면, 증폭층(125)은 제1 도전형 제2 반도체층(124) 상에 배치될 수 있다. 증폭층(125)은 광흡수층(123)과 마찬가지로 i형 반도체층일 수 있다. 또한, 증폭층(125)은 Al을 더 포함할 수 있다. 즉, 증폭층(125)은 광흡수층(123)이 포함하는 물질과 Al의 화합물로 구성될 수 있다. 예를 들어, 증폭층(125)은 AlGaN을 포함하는 단층의 구조를 가질 수 있다.
또한, 증폭층(260)은 앞서 언급한 실시예와 같이 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
증폭층(125)은 광흡수층(123)에서 생성된 캐리어를 증배시킬 수 있다. 즉, 증폭층(125)은 애벌런치(Avalanche) 기능을 가질 수 있다. 애벌런치란 역방향 바이어스가 인가된 반도체 소자(100)가 광을 흡수하여 캐리어를 생성하고, 이들에 의해 다른 캐리어들이 연속적으로 생성되어 전류가 증폭되는 현상을 내용으로 한다.
증폭층(125)으로 이동된 캐리어는 그 주변의 원자들과 충돌하여 새로운 전자, 정공의 캐리어들을 생성하고, 이들이 다시 주변의 원자들과 충돌하여 캐리어를 생성함으로써 캐리어의 증배 작용이 이루어질 수 있다. 증폭층(125)은 전계가 가장 높이 가해져, 캐리어의 증배 작용을 집중할 수 있다. 그리고 캐리어의 증배에 의하여 반도체 소자(100)의 전류가 증대될 수 있다. 즉, 반도체 소자(100)는 증폭층(125)에 의하여 낮은 에너지를 갖는 광이 입사되더라도, 캐리어의 증폭에 의하여 전류를 증폭시킬 수 있다. 다시 말해서, 낮은 에너지의 광을 검출할 수 있어 수광 감도가 향상될 수 있다.
한편, 증폭층(125)이 Al을 더 포함함으로써, 증폭 효과가 보다 향상될 수 있다. 즉, 증폭층(125)에 포함된 Al에 의하여 증폭층(125) 내의 전계가 더 커질 수 있다. 구체적으로, Al 조성과 관련하여 이하 도 9a 내지 도 9c에서 자세히 설명한다.
증폭층(125)의 두께(T7)는 50㎚ 내지 200㎚일 수 있다.
제2 도전형 반도체층(126)은 증폭층(125) 상에 배치될 수 있다. 제2 도전형 반도체층(126)에는 제2 도펀트가 도핑될 수 있다. 여기서, 제2 도펀트는 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트일 수 있다. 즉, 제2 도전형 반도체층(126)은 p형 도펀트가 도핑된 p형 반도체층일 수 있다. 제2 도전형 반도체층(126)은 300㎚ 내지 400㎚의 두께를 가질 수 있으나, 이것으로 본 발명을 한정하지는 않는다.
제2 도전형 반도체층(126)의 두께(T8)는 280nm 내지 420nm일 수 있으나, 이러한 길이에 한정되는 것은 아니다.
본 발명의 실시예에 따른 반도체 구조물(120)은 제1 도전형 제2 반도체층(124)에 의하여 nin 다이오드와 nip 다이오드가 서로 접합된 구조를 가질 수 있다. 즉, 제1 도전형 제1 반도체층(122)(n형 반도체층), 광흡수층(123)(i형 반도체층), 제1 도전형 제2 반도체층(124)(n형 반도체층)이 nin 구조를 이루고, 제1 도전형 제2 반도체층(124)(n형 반도체층), 증폭층(125)(i형 반도체층), 제2 도전형 반도체층(126)(p형 반도체층)이 nip 구조를 이룰 수 있다.
일반적으로, i형 반도체층은 n형 반도체층 및 p형 반도체층보다 높은 저항값을 가짐으로써 높은 전계를 형성할 수 있다. 또한, n형 반도체층과 p형 반도체층 중 p형 반도체층이 보다 높은 저항값을 가져 보다 높은 전계를 형성할 수 있다. 따라서, 보다 높은 전계를 형성하는 p형 반도체층과 인접한 영역에서 캐리어의 증폭이 이루어지도록 하는 것이 유리할 수 있다.
예컨대, 광흡수층(123)과 증폭층(125) 사이에 제1 도전형 제2 반도체층(124)을 배치하여, 증폭층(125)에 보다 높은 전계가 집중되도록 할 수 있다.
또한, 증폭층(125)이 Al을 더 포함함으로써, 증폭층(125)의 전계가 보다 높아질 수 있다. 따라서, 증폭층(125)에 집중된 높은 전계에 의하여 캐리어의 가속 및 증배가 증폭층(125)에서 집중적으로 이루어질 수 있다.
제1 전극(131)은 제1 도전형 제1 반도체층(122) 상에 배치될 수 있다. 제1 전극(131)은 제1 도전형 제1 반도체층(122)과 전기적으로 연결될 수 있다. 제1 전극(131)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
제2 전극(132)은 제2 도전형 반도체층(126) 상에 배치될 수 있다. 제2 전극(132)은 제2 도전형 반도체층(126)과 전기적으로 연결될 수 있다. 제2 전극(132)은 제1 전극(131)과 동일한 재질로 형성될 수 있다.
도 6a는 실시예에 따른 반도체 소자의 버퍼층과 필터층을 도시한 도면이고, 도 6b는 실시예에 따른 버퍼층의 단면도이고, 도 6c는 다른 실시예에 따른 버퍼층의 단면도이다.
도 6a를 참조하면, 실시예에 따른 반도체 소자의 버퍼층(1150은 복수 개의 층을 포함할 수 있다. 버퍼층은 제1 버퍼층(115-1), 제2 버퍼층(115-2), 제3 버퍼층(115-3)을 포함할 수 있다.
제1 버퍼층(115-1)은 버퍼층의 최하부에 배치될 수 있다. 제1 버퍼층(115-1)은 기판 상에 배치될 수 있다. 이에, 제1 버퍼층(115-1)은 버퍼층과 접촉할 수 있다.
앞서 설명한 바와 같이 버퍼층(115)은 AlN, AlAs, GaN, AlGaN 및 SiC 중 선택된 하나 또는 이들의 이중층 구조를 포함할 수 있다. 버퍼층(115)은 경우에 따라 생략될 수 있다 여기서, 제1 버퍼층(115-1)은 AlN을 포함할 수 있다.
제2 버퍼층(115-2)은 제1 버퍼층(115-1) 상에 배치될 수 있다. 제2 버퍼층(115-2)은 AlxGa1 - xN을 포함할 수 있다. (여기서 x는 각 층에서 Al의 조성(%)을 나타낸다) 제2 버퍼층(115-2)은 제3 버퍼층(115-3)과 제1 버퍼층(115-1) 사이에 배치될 수 있다.
제2 버퍼층(115-2)은 기판 측에 가장 인접하게 배치된 제1 면(S1)을 포함할 수 있다. 제1 면(S1)은 제2 버퍼층(115-2)의 최하부에 배치될 수 있다. 제1 면(S1)은 제2 버퍼층과 제1 버퍼층(115-1)이 접하는 면일 수 있다.
제3 버퍼층(115-3)은 제2 버퍼층(115-2) 상에 배치될 수 있다. 제3 버퍼층(115-3)은 필터층(121) 하부에 배치될 수 있다. 제3 버퍼층(115-3)은 제2 버퍼층(115-2)과 필터층(121) 사이에 배치될 수 있다. 제3 버퍼층(115-3)은 필터층(121)에 가장 인접하게 배치된 제2 면(S2)을 포함할 수 있다. 제2 면(S2)은 제3 버퍼층(115-3)의 최상부에 배치될 수 있다. 제2 면(S2)은 제3 버퍼층(115-3)과 제3 버퍼층(115-3) 상부에 배치된 필터층(121)이 접하는 면일 수 있다.
그리고 제3 버퍼층(115-3)은 AlxGa1 - xN을 포함할 수 있다. (여기서 x는 각 층에서 Al의 조성(%)을 나타낸다) 다만, 제3 버퍼층(115-3)은 제2 버퍼층(115-2)과 Al 조성이 상이할 수 있다.
제2 버퍼층(115-2)은 Al 조성이 제3 버퍼층(115-3)의 Al 조성보다 클 수 있다. 즉, 제1 면(S1)은 제2면(S2)보다 Al 조성이 클 수 있다. 제2 버퍼층(115-2) 및 제2 제3 버퍼층(115-3)은 기판에서 필터층(121)을 향해 Al 조성이 감소할 수 있다.
도 6b와 같이 제2 버퍼층(115-2) 및 제3 버퍼층(115-3)은 기판에서 필터층(121)을 향해 단계적으로 Al 조성이 감소할 수 있다. 예컨대, 제2 버퍼층(115-2)은 Al 조성이 A일 수 있다. 또한, 제3 버퍼층(115-3)은 Al 조성이 B일 수 있다. 그리고 A는 B보다 클 수 있다. 이에, 제2 버퍼층(115-2)은 밴드 갭 에너지가 제3 버퍼층(115-3)의 밴드 갭 에너지보다 클 수 있다. 또한, 제2 버퍼층(115-2) 및 제3 버퍼층(115-3)은 필터층(121)보다 Al 조성이 클 수 있다. 이러한 구성에 의하여, 제2 버퍼층(115-2)과 제3 버퍼층(115-3)은 필터층(121)보다 에너지 밴드갭이 커 필터층(121)에서 투과되는 광은 버퍼층(115)을 통과할 수 있다. 예컨대, 필터층(121)의 Al 조성이 20%이고 320nm 이상의 광을 투과하고자 설계된 경우, 제2 버퍼층(115-2) 및 제3 버퍼층(115-3)은 Al 조성이 20%보다 클 수 있다. 이로써, 필터층(121)은 반도체 소자로 입사된 광을 원하는 파장에서 보다 첨예한 투과도로 투과시킬 수 있다. 예컨대, 필터층(121)은 320nm보다 큰 파장의 광을 투과하고, 320nm보다 작은 파장의 광을 흡수할 수 있다. 여기서, 흡수되는 광과 투과되는 광의 경계 파장을 차단 파장(cut wavelength)이라 한다 상기 예에서 차단 파장은 320nm일 수 있다.
그리고 제2 버퍼층(115-2) 및 제3 버퍼층(115-3)은 필터층(121)을 투과한 광이 보다 차단 파장에서 첨예하게 형성할 수 있다. 즉, 제2 버퍼층(115-2) 및 제3 버퍼층(115-3)은 원하는 파장(차단 파장)을 기준으로 320nm와 320nm 이상에서 광의 투과율 차이를 증가할 수 있다.
뿐만 아니라, 도 6c와 같이 제2 버퍼층(115-2) 및 제3 버퍼층(115-3)은 기판에서 필터층(121)을 향해 선형적으로 Al 조성이 감소할 수 있다. 예컨대, 제2 버퍼층(115-2)의 최하부인 제1 면(S1)에서 Al 조성은 A일 수 있다. 또한, 제3 버퍼층(115-3)의 최상부인 제2 면(S2)에서 Al 조성은 B일 수 있다. 그리고 제1 면(S1)에서 제2 면(S2)으로 Al 조성이 선형적으로 감소할 수 있다. 그리고 A는 B보다 클 수 있다. 이에, 제2 버퍼층(115-2)은 밴드 갭 에너지가 제3 버퍼층(115-3)의 밴드 갭 에너지보다 클 수 있다. 또한, 제2 버퍼층(115-2) 및 제3 버퍼층(115-3)은 필터층(121)보다 Al 조성이 클 수 있다. 이러한 구성에 의하여, 제2 버퍼층(115-2)과 제3 버퍼층(115-3)은 필터층(121)보다 에너지 밴드갭이 커 필터층(121)에서 투과되는 광은 버퍼층(115)을 통과할 수 있다. 예컨대, 필터층(121)의 Al 조성이 20%이고 320nm 이상의 광을 투과하고자 설계된 경우, 제2 버퍼층(115-2) 및 제3 버퍼층(115-3)은 Al 조성이 20%보다 클 수 있다. 이로써, 필터층(121)은 반도체 소자로 입사된 광을 원하는 파장에서 보다 첨예한 투과도로 투과시킬 수 있다. 이는 앞서 설명한 바와 같이, 제2 버퍼층(115-2), 제3 버퍼층(115-3)은 상부에 배치된 필터층(121)과의 결합을 용이하게 할 수 있다. 이로 인하여, 필터층에 결함이 적어져 해당 차단 파장에서의 광 필터링 효과가 개선될 수 있다. 예컨대, 필터층(121)은 320nm보다 큰 파장의 광을 투과하고, 320nm보다 작은 파장의 광을 흡수할 수 있다
또한, 제2 버퍼층(115-2)와 제3 버퍼층(115-3)은 총 두께가 400nm 내지 1000nm일 수 있다. 제2 버퍼층(115-2)와 제3 버퍼층(115-3)은 총 두께가 400nm보다 작은 경우 버퍼층의 두께가 얇아져 표면 모폴로지(surface morphology)가 발생하는 한계가 존재한다. 또한, 제2 버퍼층(115-2)와 제3 버퍼층(115-3)은 총 두께가 1000nm보다 큰 경우 웨이퍼의 휘어짐 현상(예를 들어, 웨이퍼 보우(wafer bow)가 발생하는 한계가 존재한다.
제2 버퍼층(115-2)과 제3 버퍼층(115-3)은 각각 두께가 동일할 수 있다. 다만, 이에 한정되는 것은 아니다.
도 7은 실시예에 따른 버퍼층의 투과도를 나타내는 그래프이고, 도 8은 실시예에 따른 버퍼층의 응답도를 나타내는 그래프이다.
도 7을 참조하면, 도 7에서 a는 반도체 소자에 제2 버퍼층 및 제3 버퍼층이 존재하는 경우 파장에 따른 광 투과도(transmittance, %)를 나타내고, b는 반도체 소자에 제2 버퍼층 및 제3 버퍼층 없이 제1 버퍼층만이 존재하는 경우 광 투과도(transmittance, %)를 나타낸다.
구체적으로, 반도체 구조물은 GaN을 기반으로 구성될 수 있다. 여기서, 증폭층은 Al을 더 포함하여 AlGaN을 포함할 수 있다. a 내지 b는 버퍼층의 구조에 있어서만 차이를 가지며, 나머지는 동일하게 구성될 수 있다.
제 1 도전형 제 1 반도체층은 n-GaN일 수 있으며, 200nm의 두께 및 5E18/cm3의 도핑 농도를 가질 수 있다. 광흡수층은 i-GaN일 수 있으며, 100nm의 두께 및 1E16/cm3의 도핑 농도를 가질 수 있다. 제 1 도전형 제 2 반도체층은 n-GaN일 수 있으며, 40nm의 두께 및 1E18/cm3의 도핑 농도를 가질 수 있다. 증폭층은 1E16/cm3의 도핑 농도를 가질 수 있다. 제 2 도전형 반도체층은 p-GaN일 수 있으며, 300nm의 두께 및 1.5E17/cm3의 도핑 농도를 가질 수 있다. 그러나, 이것은 하기할 실험예들을 구성하기 위한 일 예일 뿐이며, 이것으로 본 발명을 한정하지는 않는다.
이 때, 도 7과 같이 제2 버퍼층과 제3 버퍼층이 존재하는 경우 320nm를 기준으로 광의 흡수 및 투과가 명확하게 구별될 수 있다. 즉, 차단 파장인 320nm를 기준으로 반도체 소자의 파장에 따른 투과도의 첨예도가 증가할 수 있다. 즉, 반도체 소자의 필터층은 광 필터로서 파장에 대한 선택성이 개선될 수 있다.
도 8을 참조하면, a, b는 상기의 경우가 동일하게 적용될 수 있다. 즉, 실시예에 따른 반도체 소자는 응답도(Responsivity)가 개선될 수 있다. 여기서 응답도(responsivity)는 반도체 소자에 1W의 광을 인가한 경우 출력되는 전류를 나타낸다. 즉, 원하는 파장대역에서 응답도가 높은 경우 광 검출기로서 반도체 소자의 성능이 향상되었다고 할 수 있다.
실시예에 따른 반도체 소자는 차단 파장에서 흡수/투과의 첨예도가 개선되므로, 차단 파장(도 8에서 320nm)에서 응답도도 뚜렷하게 제공할 수 있다. 구체적으로, 반도체 소자는 제2 버퍼층 및 제3 버퍼층의 존재 유무에 따라 360nm 파장에서는 응답도에서 큰 차이를 나타내지 않는다. 다만, 반도체 소자는 제2 버퍼층 및 제3 버퍼층이 존재하는 a의 경우 버퍼층이 존재하지 않는 b의 경우보다 차단 파장에 인접한 대역에서 응답도의 차이를 나타낸다. 즉, 실시예에 따른 반도체 소자는 차단 파장에 인접한 파장 영역에서 개선된 응답도를 제공할 수 있다.
도 9a 내지 도 9c는 증폭층의 Al 조성에 따른 전계 분포(Electric Field)를 나타낸 도면이다
도 9a 내지 도 9c를 참조하면, 실시예에 따른 반도체 소자의 증폭층은 Al을 포함할 수 있다. 증폭층은 Al 조성이 1% 내지 20%일 수 있다. 도 9a는 증폭층은 Al를 포함하지 않고 GaN으로 이루어질 수 있다. 그리고 도 9b는 증폭층의 Al 조성이 10%이고, 도 9c는 Al 조성이 20%일 수 있다.
증폭층(125)은 앞서 설명한 바와 같이 가장 높은 전계를 가질 수 있다. 따라서, 증폭층(125)의 높은 전계에 의하여 캐리어의 가속에 유리하며, 캐리어 및 전류의 증폭 작용이 보다 효과적으로 이루어질 수 있다.
그리고 증폭층(125)의 두께는 50㎚ 내지 200㎚일 수 있다. 증폭층(125)의 두께가 50㎚보다 작을 경우, 그만큼 캐리어의 증폭이 이루어질 수 있는 공간이 작아져 증폭 효과의 향상이 미미할 수 있다. 증폭층(125)의 두께가 200㎚보다 클 경우, 전계가 작아지고 음(-)의 전계가 형성될 수 있다.
도 9a 내지 도 9c와 같이 증폭층이 배치된 420nm 내지 590nm 영역에서 높은 전계가 집중되어 있는 것을 확인할 수 있다. 즉, 제 1 도전형 제 2 반도체층에 의하여 광흡수층보다 증폭층에서 보다 높은 전계가 형성될 수 있다. 광흡수층에서 생성된 캐리어는 증폭층의 높은 전계에 의하여 가속되어 전류 증폭 효율을 향상시킬 수 있다.
도 9a에서, 최대 전계값은 대략 1.41MV/cm일 수 있다. 그러나, 도 9a 에서 도9c로 Al의 조성이 점점 증가할수록, 최대 전계값이 점점 상승하는 것을 알 수 있다. 즉, 본 발명의 증폭층은 Al을 포함하여 전계값이 상승될 수 있다. 또한, 보다 높은 전계에 의한 캐리어의 가속으로 전류 증폭 효과가 보다 향상될 수 있다.
한편, 도 9c의 경우, 400nm 영역(광흡수층과 제 1 도전형 제 2 반도체층의 사이 영역)에서 전계가 음(-)의 값을 갖는 것을 확인할 수 있다. 즉, 도 9c의 경우 Al의 조성이 높아져 보다 높은 전계를 가질 수 있으나, 음의 전계에 따른 장벽(barrier)의 생성으로 캐리어의 이동이 이루어지지 않을 수 있다. 따라서, 증폭층의 Al 조성은 20%이하로 설정됨이 바람직할 수 있다.
또한, 증폭층이 Al을 포함하지 않을 경우, 본 발명에 따른 전계의 상승 효과를 얻을 수 없다. 즉, 도 9a에서와 같이, 증폭층이 Al을 미포함할 경우, 전류의 증폭 효과가 미미해질 수 있다. 상기의 결과에 따라, 본 발명에 따른 Al의 조성은 0%보다 크고, 20%보다 작도록 형성함이 바람직하다는 것을 알 수 있다.
또한, 실시예에 따른 증폭층은 AlGaN을 포함하여 GaN만을 포함하는 증폭층 대비 밴드 갭 에너지가 클 수 있다. 이러한 구성에 의하여, 실시예에 따른 반도체 소자의 증폭층은 에너지 밴드 갭이 커 다크 커런트의 레벨을 감소시킬 수 있다. 또한, 증폭층은 Si 도핑으로 전도성(conductivity)를 가지므로 캐리어가 광흡수층에서 제1 도전형 제2 반도체층을 통해 증폭층으로 이동하면서 캐리어의 스캐터링(scattering)에 의해 손실이 일어나는 문제가 존재한다. 이 때, 실시예에 따른 증폭층은 Si 도핑 농도를 감소시켜 저항이 감소하고, 이에 따라 캐리어의 스캐터링(scattering)을 방지할 수 있다.
도 10은 실시예에 따른 반도체 소자의 광흡수층을 설명한 도면이고, 도 11a 내지 도 11b는 실시예에 따른 광흡수층의 밴드갭 에너지의 차이를 설명하는 도면이고, 도 12a 내지 도 12b는 실시예에 따른 광흡수층의 전계 분포(Electric Field)를 효과를 설명하는 도면이다.
도 10을 참조하면, 실시예에 따른 반도체 소자의 반도체 소자의 광흡수층(123)은 복수의 층으로 이루어질 수 있다. 예컨대, 광흡수층(123)은 제1 광흡수층(123-1)과 제2 광흡수층(123-2)을 포함할 수 있다. 제1 광흡수층(123-1)은 광흡수층(123) 하부에 배치될 수 있다. 제1 광흡수층(123-1)은 제1 도전형 제1 반도체층과 접촉할 수 있다. 또한, 제2 광흡수층(123-2)은 제1 광흡수층(123-1) 상부에 배치될 수 있다. 그리고 제2 광흡수층(123-2)은 상부에 제1 도전형 제2 반도체층이 배치될 수 있다.
제1 광흡수층(123-1)은 AlGaN 또는 InGaN을 포함할 수 있다. 이러한 구성에 의하여, 상부에 배치되는 제2 광흡수층(123-2)을 제1 도전형 제1 반도체층 상에 성장 시킴에 있어서, 이종 성장에서 발생하는 미스매치 결함(mismatch defect), 표면 모폴로지(surface morphology) 등의 구조적 한계를 방지할 수 있다.
제2 광흡수층(123-2)은 InyGa1 - yN을 포함할 수 있다. 제2 광흡수층(123-2)은 In 조성이 2% 내지 5%일 수 있다. 이러한 구성에 의하여, 제2 광흡수층(123-2)은 AlGaN을 포함하는 경우보다 에너지 밴드 갭이 낮을 수 있다.
도 11a 내지 도 11b를 참조하면, 도 11a는 광흡수층이 AlGaN만을 포함하는 경우에 밴드 갭 에너지를 도시한 도면이고, 도 11b는 실시예와 같이 광흡수층이 제1 광흡수층과 제2 광흡수층으로 이루어진 경우에 밴드 갭 에너지를 도시한 도면이다.
도 11a 내지 도 11b를 참조하면 반도체 소자에서 200nm 내지 400nm 에서 광흡수층이 위치할 수 있다. 이 경우, 제1 광흡수층과 제2 광흡수층은 In을 포함하여(도 11b) 광흡수층이 AlGaN만을 포함하는 경우(도 11a)보다 밴드 갭 에너지가 작을 수 있다. 이러한 구성에 의하여, 실시예에 따른 광흡수층은 보다 작은 밴드 갭 에너지를 통해 광흡수층의 흡수효율을 개선시킬 수 있다. 또한, 12a 내지 도 12b와 같이, 실시예에 따른 광흡수층은 작은 밴드 갭 에너지로 인하여 작은 전계 분포를 가질 수 있다. 여기서, 도 12a는 광흡수층이 AlGaN만을 포함하는 경우에 전계 분포를 도시한 도면이고, 도 12b는 실시예와 같이 광흡수층이 제1 광흡수층과 제2 광흡수층으로 이루어진 경우에 전계 분포를 도시한 도면이다.
또한, 실시예에 따른 광흡수층은 두께가 130nm 내지 200nm일 수 있다. 광흡수층의 두께가 130nm보다 작은 경우 광흡수층 형성 물질의 에너지 밴드갭 이상의 에너지를 갖는 광을 흡수하여 전자와 정공을 포함하는 캐리어(carrier)를 생성하여 발생하는 전류가 미약한 한계가 존재한다. 또한, 광흡수층의 두께가 200nm보다 크면, 전계 분포가 감소하고 생성된 포토 캐리어에 대한 확산이 감소하여 반도체 소자의 효율이 저하되는 한계가 존재한다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 기판;
    상기 기판 상에 배치되는 버퍼층;
    상기 버퍼층 상에 배치되는 필터층;
    상기 필터층 상에 배치되는 제1 도전형 제1 반도체층;
    상기 제1 도전형 제1 반도체층 상에 배치되는 광흡수층;
    상기 광흡수층 상에 배치되는 제1 도전형 제2 반도체층;
    상기 제1 도전형 제2 반도체층 상에 배치되는 증폭층; 및
    상기 증폭층 상에 배치되는 제2 도전형 반도체층을 포함하고,
    상기 버퍼층은 AlGaN을 포함하는 제1 층을 포함하고,
    상기 제1 층은 상기 기판에 가장 인접하게 배치된 제1 면과 상기 필터층과 가장 인접하게 배치된 제2 면을 포함하고,
    상기 제1 면은 상기 제2 면보다 Al 조성이 큰 반도체 소자.
  2. 제1항에 있어서,
    상기 버퍼층은
    상기 제1 면에서 상기 제2 면을 향해 선형적으로 Al 조성이 감소하는 반도체 소자.
  3. 제1항에 있어서,
    상기 버퍼층은
    상기 제1 면에서 상기 제2 면을 향해 단계적으로 Al 조성이 감소하는 반도체 소자.
  4. 제1항에 있어서,
    상기 제1 층은 밴드 갭 에너지가 상기 필터층의 밴드 갭 에너지 및 상기 광흡수층의 밴드 갭 에너지보다 큰 반도체 소자.
  5. 제1항에 있어서,
    상기 버퍼층은 상기 제1 층과 상기 기판 사이에 제2 층을 포함하고, 상기 제2 층은 AlN을 포함하는 반도체 소자.
  6. 제1항에 있어서,
    상기 제1 면의 Al 조성은 60%이고, 상기 제2 면의 Al 조성은 20%인 반도체 소자.
  7. 제1항에 있어서,
    상기 증폭층은 AlGaN을 포함하고, Al 조성이 0%보다 크고 20%보다 작은 반도체 소자.
  8. 제1항에 있어서,
    상기 광흡수층은
    InGaN 또는 AlGaN을 포함하는 제1 광흡수층; 및
    상기 제1 광흡수층 상에 배치되는 제2 광흡수층을 포함하고,
    상기 제2 광흡수층은,
    In의 조성이 2% 내지 5%인 반도체 소자.
  9. 하우징;
    상기 하우징 내에 배치되고 자외선 광을 방사하는 제1 반도체 소자; 및
    상기 하우징 내에 배치되는 제2 반도체 소자;을 포함하고,
    상기 제2 반도체 소자는,
    기판;
    상기 기판 상에 배치되는 버퍼층;
    상기 버퍼층 상에 배치되는 필터층;
    상기 필터층 상에 배치되는 제1 도전형 제1 반도체층;
    상기 제1 도전형 제1 반도체층 상에 배치되는 광흡수층;
    상기 광흡수층 상에 배치되는 제1 도전형 제2 반도체층;
    상기 제1 도전형 제2 반도체층 상에 배치되는 증폭층; 및
    상기 증폭층 상에 배치되는 제2 도전형 반도체층을 포함하고,
    상기 버퍼층은 AlGaN을 포함하는 제1 층을 포함하고,
    상기 제1 층은 상기 기판에 가장 인접하게 배치된 제1 면과 상기 필터층과 가장 인접하게 배치된 제2 면을 포함하고,
    상기 제1 면은 상기 제2 면보다 Al 조성이 큰 센서..
  10. 케이스;
    상기 케이스 내에 배치되는 센서; 및
    상기 센서와 통신하는 제어부를 포함하고,
    상기 센서는,
    하우징;
    상기 하우징 내에 배치되고 자외선 광을 방사하는 제1 반도체 소자; 및
    상기 하우징 내에 배치되는 제2 반도체 소자;을 포함하고,
    상기 제2 반도체 소자는,
    기판;
    상기 기판 상에 배치되는 버퍼층;
    상기 버퍼층 상에 배치되는 필터층;
    상기 필터층 상에 배치되는 제1 도전형 제1 반도체층;
    상기 제1 도전형 제1 반도체층 상에 배치되는 광흡수층;
    상기 광흡수층 상에 배치되는 제1 도전형 제2 반도체층;
    상기 제1 도전형 제2 반도체층 상에 배치되는 증폭층; 및
    상기 증폭층 상에 배치되는 제2 도전형 반도체층을 포함하고,
    상기 버퍼층은 AlGaN을 포함하는 제1 층을 포함하고,
    상기 제1 층은 상기 기판에 가장 인접하게 배치된 제1 면과 상기 필터층과 가장 인접하게 배치된 제2 면을 포함하고,
    상기 제1 면은 상기 제2 면보다 Al 조성이 큰 전자 제품.
KR1020170092797A 2017-07-21 2017-07-21 반도체 소자 KR102324939B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170092797A KR102324939B1 (ko) 2017-07-21 2017-07-21 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170092797A KR102324939B1 (ko) 2017-07-21 2017-07-21 반도체 소자

Publications (2)

Publication Number Publication Date
KR20190010260A true KR20190010260A (ko) 2019-01-30
KR102324939B1 KR102324939B1 (ko) 2021-11-12

Family

ID=65276959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170092797A KR102324939B1 (ko) 2017-07-21 2017-07-21 반도체 소자

Country Status (1)

Country Link
KR (1) KR102324939B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109326A (ja) * 2008-09-30 2010-05-13 Ngk Insulators Ltd 受光素子および受光素子の作製方法
JP2011171367A (ja) * 2010-02-16 2011-09-01 Nec Corp 半導体受光素子および半導体受光装置
KR20140092583A (ko) * 2013-01-16 2014-07-24 서울바이오시스 주식회사 광 검출 소자
KR20160050574A (ko) * 2014-10-30 2016-05-11 한국과학기술연구원 포토다이오드 및 포토다이오드 제조 방법
US20160300973A1 (en) * 2013-05-24 2016-10-13 U.S. Army Research Laboratory Attn: Rdrl-Loc-I Variable range photodetector with enhanced high photon energy response and method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109326A (ja) * 2008-09-30 2010-05-13 Ngk Insulators Ltd 受光素子および受光素子の作製方法
JP2011171367A (ja) * 2010-02-16 2011-09-01 Nec Corp 半導体受光素子および半導体受光装置
KR20140092583A (ko) * 2013-01-16 2014-07-24 서울바이오시스 주식회사 광 검출 소자
US20160300973A1 (en) * 2013-05-24 2016-10-13 U.S. Army Research Laboratory Attn: Rdrl-Loc-I Variable range photodetector with enhanced high photon energy response and method thereof
KR20160050574A (ko) * 2014-10-30 2016-05-11 한국과학기술연구원 포토다이오드 및 포토다이오드 제조 방법

Also Published As

Publication number Publication date
KR102324939B1 (ko) 2021-11-12

Similar Documents

Publication Publication Date Title
CN109478586B (zh) 半导体元件
US20190051797A1 (en) Semiconductor device
CA2435675A1 (en) On-p-gaas substrate zn1-xmgxsyse1-y pin photodiode and on-p-gaas substrate zn1-xmgxsyse1-yavalanche photodiode
US20210210646A1 (en) Broadband uv-to-swir photodetectors, sensors and systems
CN109314156B (zh) 半导体器件
KR102404269B1 (ko) 반도체 소자
KR20180082222A (ko) 자외선 센서 및 검출 장치
US10686091B2 (en) Semiconductor device
KR102372023B1 (ko) 반도체 소자
KR102324939B1 (ko) 반도체 소자
KR102504305B1 (ko) 반도체 소자
KR102475917B1 (ko) 반도체 소자
KR102354380B1 (ko) 반도체 소자
KR102270423B1 (ko) 반도체 소자
KR102388283B1 (ko) 반도체 소자
CN206370429U (zh) 一种用于可见光通信的InGaN量子点光电探测器
Wang et al. The thickness effect of p-AlGaN blocking layer in UV-A bandpass photodetectors
KR102608517B1 (ko) 반도체 소자
KR20190098624A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102510613B1 (ko) 반도체 소자
KR20180065522A (ko) 반도체 소자
Brendel et al. Solar-and visible-blind AlGaN photodetectors
KR102465061B1 (ko) 반도체 소자
KR20180064879A (ko) 살균 장치 및 이를 포함하는 전자제품
KR102466006B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right