KR20190009112A - Fpcb 비아홀 동도금을 위한 전처리 방법 - Google Patents

Fpcb 비아홀 동도금을 위한 전처리 방법 Download PDF

Info

Publication number
KR20190009112A
KR20190009112A KR1020170090907A KR20170090907A KR20190009112A KR 20190009112 A KR20190009112 A KR 20190009112A KR 1020170090907 A KR1020170090907 A KR 1020170090907A KR 20170090907 A KR20170090907 A KR 20170090907A KR 20190009112 A KR20190009112 A KR 20190009112A
Authority
KR
South Korea
Prior art keywords
copper
clad laminate
carbon
hole
etching
Prior art date
Application number
KR1020170090907A
Other languages
English (en)
Inventor
김동엽
송호영
Original Assignee
(주) 액트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 액트 filed Critical (주) 액트
Priority to KR1020170090907A priority Critical patent/KR20190009112A/ko
Publication of KR20190009112A publication Critical patent/KR20190009112A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0055After-treatment, e.g. cleaning or desmearing of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 FPCB 비아홀 동도금을 위한 전처리 방법에 관한 것이다. 이는, 폴리이미드필름과 구리막으로 이루어진 동적층판에 비아홀 형성을 위한 관통구멍을 천공하는 홀형성단계와; 상기 관통구멍이 형성된 동적층판에 에칭액을 가하여 동적층판의 양면을 에칭액으로 적시는 에칭액분무공정과, 상기 동적층판을 에칭액이 담겨있는 디핑조로 통과시키는 에칭액1차디핑공정을 포함하는 프리에칭단계와; 상기 프리에칭단계를 마친 동적층판의 양면과 관통구멍내에 탄소나노입자층을 형성하는 탄소랩핑단계와; 상기 탄소랩핑단계의 완료 후, 동적층판의 표면에 한해 에칭액을 분사하여, 동적층판의 양면에 형성되어 있는 탄소나노입자층을 물리적으로 제거하는 에칭액분사공정을 포함하는 마이크로에칭단계와; 상기 마이크로에칭단계를 마친 후, 상기 관통구멍내의 탄소나노입자층의 상태를 검사하는 검사단계를 포함한다.
상기와 같이 이루어지는 본 발명의 FPCB 비아홀 동도금을 위한 전처리 방법은, 비아홀의 내주면에 동(銅)의 도금을 촉진하는 탄소나노입자를 미리 적층하여, 도금 공정시 비아홀 내부에 균일한 두께의 동 도금층이 형성되도록 함으로써 FPCB의 전기적 신뢰성을 높일 수 있게 한다.

Description

FPCB 비아홀 동도금을 위한 전처리 방법{Pretreatment method for FPCB via hole copper plating}
본 발명은 FPCB의 제작 과정에 관한 것으로서, 보다 상세하게는 동적층판에 천공되어 있는 비아홀의 내주면에 탄소나노입자를 적층시켜, 도금 과정시 비아홀 내부에 균일한 두께의 동도금층이 형성될 수 있게 하는 FPCB 비아홀 동도금을 위한 전처리 방법에 관한 것이다.
과학 기술의 발전에 따라 최근의 전자기기들은 소형화 및 고기능화 되어가고 있으며, 그에 사용되는 반도체 패키지 또한 갈수록 집적화 되고 있다.
첨단 반도체 패키지의 일 예로서 FPCB형 반도체패키지는, 리드프레임이나 일반 리지드(rigid)형 인쇄회로기판 대신 FPCB(Flexible Printed Circuit Board, 연성인쇄회로기판)를 사용하는 특징을 갖는다.
상기 FPCB는 박형 다층 구성이 가능하여 그만큼 집적화가 용이하고 가벼워, 예컨대 스마트폰이나 태블릿PC와 같이 얇고 복잡한 회로들의 다층 고밀도화가 요구되는 제품의 내부 회로에 거의 필수적으로 채용되고 있다. 이러한 FPCB 관련 산업이 종전의 리지드형 인쇄회로기판 관련 기술에 대비하여, 보다 첨단화 된 공정 및 설비기술은 물론 생산기술을 요구함은 물론이다.
한편, 상기한 FPCB의 집적도를 배가시키기 위하여, FPCB를 적층한 상태로 각 층의 회로를 연결하는 방식의 다층형 FPCB도 이미 개발되어 있다. 상기 다층형 FPCB의 적층은 쓰루홀(through hole) 또는 비아홀(via hole)을 이용해 FPCB의 양면에 부품을 실장하거나 층간 회로를 상호 접속할 수 있기 때문에 가능한 것이다.
상기 비아홀은 다층 구조를 이루는 FPCB의 각 층에 형성되어 있는 회로의 접속을 위한 구멍으로서 그 내주면에 전도성 소재가 도금되어 있다. 상기 전도성소재는 대부분 동(copper)으로서 비아홀의 내주면에 미세한 두께로 적층되어 각 층의 회로를 접속시킨다.
상기 비아홀의 내주면에 동을 도금하기 위한 종래의 방법 중 하나는, 동적층판의 한쪽면에 드라이필름을 적층한 상태로 전해 동도금을 실시하여, 드라이필름이 도포되지 않은 면과 비아홀내에 도금층이 형성되도록 하는 방법이 있었으나, 이러한 종래의 동 도금방법은 비아홀의 도금층이 드라이필름에 가까워질수록 그 두께가 엷어진다는 단점을 갖는다. 이는 FPCB의 층간 전기적 접속에 대한 신뢰도와 직결되는 문제이다.
국내등록특허공보 제10-0774529호 (연성인쇄회로기판의 동도금방법) 국내등록특허공보 제10-1009729호 (PTH를 이용하여 BVH를 형성하는 다층 연성인쇄회로 및 그 제조방법)
본 발명은 상기 문제점을 해소하고자 창출한 것으로서, 비아홀의 내부에 동(銅)의 도금을 유도하는 탄소나노입자를 적층함으로써, 후속되는 도금 공정시 비아홀 내의 동 도금층이 균일하게 형성될 수 있게 하는 FPCB 비아홀 동도금을 위한 전처리 방법을 제공함에 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 FPCB 비아홀 동도금을 위한 전처리 방법은, 폴리이미드필름과 구리막으로 이루어진 다층구조의 동적층판에, 비아홀 형성을 위한 관통구멍을 천공하는 홀형성단계와; 상기 홀형성단계를 통해 관통구멍이 형성된 동적층판에 에칭액을 가하여 동적층판 표면의 불순물을 제거하는 과정으로서, 에칭액을 분무하여 상기 동적층판의 양면을 에칭액으로 적시는 에칭액분무공정과, 상기 동적층판을 이송시켜 에칭액이 담겨있는 디핑조를 통과시키는 에칭액1차디핑공정을 포함하는 프리에칭단계와; 상기 프리에칭단계를 마친 동적층판을 이송시켜, 탄소나노입자유동체가 담겨있는 탄소랩핑조의 내부를 통과시킴으로써, 상기 동적층판의 양면과 관통구멍내에 탄소나노입자층을 형성하는 탄소랩핑단계와; 상기 탄소랩핑단계의 완료 후, 동적층판의 표면에 한해 에칭액을 분사하여, 동적층판의 양면에 형성되어 있는 탄소나노입자층을 물리적으로 제거하는 에칭액분사공정을 포함하는 마이크로에칭단계와; 상기 마이크로에칭단계를 마친 후, 상기 관통구멍내의 탄소나노입자층의 상태를 검사하는 검사단계를 포함하는 것을 특징으로 한다.
또한, 상기 마이크로에칭단계는; 상기 탄소나노입자층이 형성되어 있는 동적층판을 수평 이송시키며, 이송경로의 상하부에 배치되어 있는 분사노즐을 이용해, 동적층판의 상면과 저면에 에칭액을 분사하여, 에칭액의 운동에너지로 탄소나노입자층을 제거하는 과정인 것을 특징으로 한다.
아울러, 상기 에칭액분사공정에 후속되는 공정으로서, 에칭액분사공정을 마친 동적층판을, 에칭액이 담겨있는 디핑조의 내부로 통과시켜, 동적층판의 상면 및 저면에 남아 있을 수 있는 탄소나노입자층을 제거하는 에칭액2차디핑공정이 더 포함되는 것을 특징으로 한다.
또한, 상기 프리에칭단계와 탄소랩핑단계의 사이에 행해지는 과정으로서, 상기 프리에칭단계를 마친 동적층판으로부터 에칭액을 제거하는 세정단계가 더 포함되는 것을 특징으로 한다.
상기와 같이 이루어지는 본 발명의 FPCB 비아홀 동도금을 위한 전처리 방법은, 비아홀의 내주면에 동(銅)의 도금을 촉진하는 탄소나노입자를 미리 적층하여, 도금 공정시 비아홀 내부에 균일한 두께의 동 도금층이 형성되도록 함으로써 FPCB의 전기적 신뢰성을 높일 수 있게 한다.
도 1은 본 발명의 일 실시예에 따른 FPCB 비아홀 동도금을 위한 전처리방법을 도식적으로 나타내 보인 도면이다.
도 2는 본 발명의 일 실시예에 따른 FPCB 비아홀 동도금을 위한 전처리방법을 설명하기 위한 블록도이다.
이하, 본 발명에 따른 하나의 실시예를 첨부된 도면을 참조하여 보다 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 FPCB 비아홀 동도금을 위한 전처리방법을 설명하기 위하여 도식화한 도면이고, 도 2는 본 발명의 일 실시예에 따른 FPCB 비아홀 동도금을 위한 전처리방법을 정리하여 도시한 블록도이다.
본 실시예에 따른 FPCB 비아홀 동도금을 위한 전처리방법의 궁극적 목표는, 비아홀의 형성작업 전에, 비아홀을 형성하기 위한 관통구멍(13c) 내에 탄소나노입자를 미리 입히는 것이다. 상기 탄소나노입자는 탄소코팅층(도 1h)을 이루며, 관통구멍(13c) 내에 동도금시 도금을 촉진하는 촉매의 역할을 함은 물론, 도금층이 균일한 두께를 이루도록 한다.
도시한 바와 같이, 본 실시예에 따른 FPCB 비아홀 동도금을 위한 전처리방법은, 홀형성단계(100), 프리에칭단계(102), 세정단계(104), 탄소랩핑단계(106), 마이크로에칭단계(108), 검사단계(110)를 포함한다.
먼저, 상기 홀형성단계(100)는, 준비된 동적층판(13)에 비아홀 형성용 관통구멍(13c)을 천공하는 과정이다. 상기 동적층판(13)은, 폴리이미드필름(13a)과, 상기 폴리이미드필름(13a)의 양면에 증착되어 층을 이루는 구리막(13b)의 적층체이다. 상기 동적층판(13)의 적층구조나 두께가 경우에 따라 달라짐은 당연하다.
상기 관통구멍(13c)은 추후 그 내주면에 동(銅)이 도금될 구멍이다. 관통구멍(13c) 내에 동이 도금됨으로써, 상기 폴리이미드필름(13a)을 사이에 두고 절연되어 있던 구리막(13b)의 통전이 가능해진다. 즉 관통구멍(13c)이 비아홀로 작용하는 것이다. 상기 관통구멍(13c)의 가공은 레이저빔 또는 CNC드릴을 이용하여 수행할 수 있다. 아울러 상기 관통구멍(13c)의 사이즈나 갯수도 필요에 따라 달라진다.
상기 홀형성단계(100)를 마친 동적층판(13)은, 이어지는 프리에칭단계(102)를 위해 롤러컨베이어(11)를 타고 에칭액분무장치(14)로 이동한다.
상기 프리에칭단계(102)는, 관통구멍(13c)이 형성된 동적층판(13)에 프리에칭액을 가하여, 동적층판 표면 및 관통구멍(13c) 내부의 불순물을 제거하는 과정으로서, 에칭액을 분무하여 상기 동적층판(13)의 양면을 에칭액으로 적시는 에칭액분무공정(102a)과, 상기 동적층판(13)을 이송시켜 프리에칭액(17)이 담겨있는 1차디핑조(21)를 통과시키는 에칭액1차디핑공정(102b)을 포함한다.
도 1b에 상기 에칭액분무공정(102a)을 수행하기 위한 에칭액분무장치(14)를 간단히 도시하였다. 상기 에칭액분무장치(14)는, 동적층판(13)의 상면 및 저면은 물론 상기 관통구멍(13c)의 내주면에 프리에칭액을 접촉시켜 불순물을 제거하는 장치로서, 동적층판(13)의 상하부에 위치하는 분무노즐부(19)와, 상기 분무노즐부(19)로 프리에칭액을 공급하는 액공급탱크(15)를 포함한다. 상기 프리에칭액은 동적층판(13)에 내려앉아 동적층판을 적신 후 하부로 떨어져 회수된다. 상기 프리에칭액은 정화 처리된 후 액공급탱크(15)로 펌핑된다.
상기 프리에칭액으로서 약산성의 황산이나 염산 또는 과산화수소나 염화제이철 등을 사용할 수 있다. 이러한 프리에칭액은 동적층판(13)의 표면에 붙어있는 여러 가지 유기물이나 먼지 등의 오염물질을 제거하는 역할을 한다.
상기 분무노즐부(19)는 액공급탱크(15)로부터 전달받은 프리에칭액(17)을 안개 형태로 분무하는 다수의 노즐(도면부호 없음)을 가진다. 안개형태라 함은 분무노즐부(19)에서 분무된 프리에칭액이 어떠한 스트림라인을 가지는 것이 아니라, 미세 입자화 되어 있다는 의미이다.
상기 미세 입자의 사이즈는 마이크로미터 단위로서, 상기 관통구멍(13c)의 내부로 용이하게 삽입되며, 표면장력의 작용으로 관통구멍(13c) 내주면에 쉽게 달라붙어 오염제거의 역할을 수행한다.
특히 프리에칭액(17)이 안개의 형태를 취하며 동적층판(13)의 표면에 대해 서서히 침착(沈着)하므로, 동적층판(13)에 침착되기 전의 프리에칭액의 부분적 밀도는 전체적 평균밀도와 같다. 즉, 안개형태의 프리에칭액의 밀도가 각 부분에서 균일하다는 것이다. 프리에칭액의 분포가 전체적으로 균일하므로, 당연히 동척층판(13)에 대한 프리에칭액의 편중 현상이 발생하지 않는다.
상기 프리에칭액을 분무(噴霧)하지 않고 분사(噴射)할 경우, 프리에칭액이 상기 관통구멍(13c)의 내부로 얼마간 흘러 들어가기는 할 것이지만, 모든 관통구멍에 충분한 양이 유입한다는 보장은 없다. 이를테면 프리에칭액의 스트림라인과 부딪히지 않는 위치의 관통구멍(13c)에는 의미있는 유량의 프리에칭액이 유입하지 않을 수도 있는 것이다.
여하튼 본 실시예에서의 프리에칭단계(102)는 에칭액분무공정(102a)을 적용하여, 동적층판(13)에 분포되어 있는 모든 관통구멍(13c) 내의 오염물질을 효과적으로 제거할 수 있다.
상기 에칭액1차디핑공정(102b)은 상기 에칭액분무공정(102a)을 마친 동적층판(13)을 프리에칭액(17)의 내부에 얼마간 담그는 과정으로서, 1차디핑장치(16)에서 수행된다.
상기 1차디핑장치(16)는 프리에칭액(17)을 수용하는 1차디핑조(21)를 포함한다. 상기 1차디핑조(21)의 내부에도 롤러컨베이어(11)가 설치되어 있다. 상기 롤러컨베이어(11)는, 에칭액분무장치(14)로부터 이어받은 동적층판(13)을 수평 이송시키며 1차디핑조(21)를 통과시킨다.
상기 동적층판(13)은 프리에칭액(17)에 잠긴 상태로 롤러컨베이어(11)를 따라 이송한다. 특히, 롤러컨베이어(11)에 올려져 있는 동적층판(13)이 프리에칭액(17)에 잠길 수 있도록, 최외곽 롤러컨베이어(11)의 상부에는 밀폐롤러(12)가 위치한다.
상기 밀폐롤러(12)는 롤러컨베이어를 구성하는 롤러(도면부호 없음)의 상부 외주면에 밀착하며 프리에칭액(17)의 액면을 동적층판(13) 보다 높게 유지한다. 상기 밀폐롤러(12)와 그에 접하는 롤러의 사이로 빠져나가는 프리에칭액은 동적층판(13)의 상부로 펌핑된다. 이와 같이 이송하는 어떤 대상물을, 액체에 잠기도록 하는 구성은 일반적인 기술이므로 이에 대한 설명은 생략하기로 한다.
상기 에칭액분무장치(14)를 통과해 1차디핑조(21)로 진입한 동적층판(13)은, 1차디핑조(21)의 내부에서 프리에칭액(17)에 완전히 잠겨 프리에칭액(17)이 본연의 기능을 수행하도록 한다. 즉, 프리에칭액(17)이 동적층판(13)의 상하면 및 관통구멍(13c)에 붙어 있는 오염물질을 다시 한 번 제거하게 하는 것이다.
상기 에칭액1차디핑공정(102b)의 디핑 시간은 대략 4초 내지 10초 정도 이다. 상기 디핑 시간을 맞추기 위하여 1차디핑조(21)를 통과하는 동적층판(13)의 이송 속도는 얼마든지 조절될 수 있다.
상기 프리에칭단계(102)의 완료 후 이어지는 세정단계(104)는, 1차디핑조(21)를 빠져나온 동적층판(13)에 남아 있는 에칭액을 제거하는 과정이다. 즉, 세정장치(23)를 이용해 동적층판(13)을 린스 및 컨디셔닝 처리하는 것이다.
이어지는 탄소랩핑단계(106)는, 탄소랩핑조(25)의 내부로 동적층판(13)을 통과시켜, 동적층판(13)의 상하면 및 관통구멍(13c)의 내부에 탄소나노입자가 코팅되도록 유도하는 과정이다.
상기 탄소랩핑조(25)는 탄소나노입자유동체(27)를 수용하는 저장조로서, 그 내부에 롤러컨베이어(11)를 갖는다. 상기 롤러컨베이어(11)는 세정장치(23)로부터 넘어온 동적층판(13)을 받아 수평 이송시켜 반대편으로 내보내는 역할을 한다. 상기 롤러컨베이어(11)에 의한 동적층판(13)의 이송속도는 필요에 따라 얼마든지 조절 가능하다.
상기 탄소나노입자유동체(27)는, 나노 사이즈의 탄소입자로서 유동성을 가지며, 동적층판(13)이 탄소랩핑조(25)를 통과하는 동안, 동적층판(13)의 표면에 코팅된다. 즉, 동적층판(13)의 상면 및 저면은 물론 상기 관통구멍(13c)의 내주면에 적층되어 탄소코팅층(29)을 이룬다. 상기 탄소코팅층(29)의 두께는 대략 300나노미터 정도 될 수 있으나, 탄소코팅층(29)의 두께는 여건에 따라 달라질 수 있다.
공지의 사실과 같이, 상기 탄소나노소재는 전도성을 가지므로, 동(銅) 도금 공정시 도금을 촉진하는 말하자면 촉매의 역할을 한다.
상기 탄소랩핑단계(106)를 통해 동적층판(13)의 상면 및 저면과 관통구멍(13c)내에 탄소나노입자가 코팅되었다면 마이크로에칭단계(108)를 이어간다.
상기 마이크로에칭단계(108)는, 동적층판(13)에 에칭액을 가하여, 동적층판(13)으로부터 탄소코팅층(29)을 제거하되, 동적층판(13)의 상면 및 저면에 적층되어 있는 탄소코팅층(29)만을 제거하는 과정이다. 다시 말하면, 상기 관통구멍(13c)의 내주면에 코팅되어 있는 탄소코팅층(29)만을 남겨 놓는 것이다.
이러한 마이크로에칭단계(108)에는 에칭액분사공정(108a)과 에칭액2차디핑공정(108b)이 포함된다.
상기 에칭액분사공정(108a)은 에칭액분사장치(30)를 통해 진행된다. 상기 에칭액분사장치(30)는 동적층판(13)을 이송시키는 롤러컨베이어(11)의 상하부에 배치되는 분사노즐부(35)와, 상기 분사노즐부(35)에 마이크로에칭액(33)을 공급하는 액공급탱크(31)를 포함한다. 상기 액공급탱크(31)와 분사노즐부(35)의 사이에 펌프와 각종 밸브 등이 배치됨은 당연하다.
아울러, 상기 마이크로에칭액(33)은 상기한 프리에칭액(17)과 동일한 종류를 사용할 수 있다.
상기 분사노즐부(35)에는 다수의 분사노즐(35a)이 구비된다. 상기 분사노즐(35a)은 마이크로에칭액(33)을 분출하여 동적층판(13)의 상면 및 저면에 운동에너지는 가하는 역할을 한다. 상기 분사노즐(35a)을 통해 분출하는 마이크로에칭액(33)은 직선으로 뻗어나가며 동적층판(13)의 상면 및 저면을 타격하여, 상면 및 저면에 형성되어 있는 탄소코팅층(29)을 벗겨낸다.
특히 상기 분사노즐부(35)에 설치되는 분사노즐(35a)은 도 1f에 도시한 바와 같이, 상류측 방향을 향하여 대략 45도 각도로 경사지게 세팅되어 있다. 이와 같이 분사노즐(35a)이 경사지도록 장착되므로, 분사노즐(35a)을 통해 분사된 마이크로에칭액(33)은, 동적층판(13)의 상면 및 저면에 45도 각도로 입사하여 부딪힌 후, 코팅되어 있는 탄소코팅층(29)을 걷어 낸다.
이 때 상기 관통구멍(13c)의 내주면에 형성되어 있는 코팅층은, 관통구멍(13c) 내에 엄폐(掩蔽)되어 있으므로, 그 대부분이 마이크로에칭액(33)의 직접적 운동에너지의 영향을 거의 받지 않는다. 에칭액분사장치(30)를 이용해 동적층판(13)의 상면 및 저면에 적층된 탄소코팅층(29)만 제거할 수 있다는 의미이다.
상기 에칭액2차디핑공정(108b)은, 에칭액분사공정(108a)을 마친 동적층판(13)을 마이크로에칭액(33)에 담그는 과정이다. 이러한 에칭액2차공정(108b)은, 에칭액분사공정(108a)의 완료 후, 동적층판(13)의 상면 및 저면에 잔류할 수 있는 탄소코팅층(29)을 완벽히 제거하기 위한 과정이다.
상기 에칭액2차디핑공정(108b)을 수행하기 위하여 2차디핑장치(36)가 사용된다. 상기 2차디핑장치(36)는 마이크로에칭액(33)을 수용하는 2차디핑조(37)를 갖는다.
상기 2차디핑장치(36)는 1차디핑장치(16)와 마찬가지의 구성을 가지며 그 내부에 밀폐롤러(12)를 구비한다. 상기 밀폐롤러(12)는 마이크로에칭액(33)의 액면을 동적층판(13) 보다 높게 유지하여, 동적층판(13)이 마이크로에칭액(33)의 내부에 잠기도록 한다.
상기 구성을 갖는 2차디핑장치(36)를 이용한 에칭액2차디핑공정(108b)의 처리방식은 에칭액1차디핑고정(102b)과 동일하며 그에 관한 설명은 생략하기로 한다.
상기 마이크로에칭단게(108)를 마친 후의 동적층판(13)은, 도 1h에 도시한 바와 같이, 관통구멍(13c)의 내주면에만 탄소코팅층(29)을 갖는 상태이다. 상기 탄소코팅층(29)은 후속되는 동도금시 관통구멍(13c)의 내부에 도금층이 형성되도록 촉매의 역할을 한다.
이어지는 검사단계(110)는 동적층판(13)의 상면 및 저면에 탄소코팅층(29)이 남아 있는지와, 관통구멍(13c) 내부에 적절한 두께의 탄소코팅층(29)이 위치하는지 확인하는 과정이다. 상기 검사단계(110)를 통해 동적층판(13)의 상면 및 저면에 탄소코팅층(29)이 남아있을 경우 상기 마이크로에칭단계(108)를 반복한다.
상기 검사단계(110)를 통과한 동적층판(13)은, 비아홀을 도금 형성하기 위한 외부의 비아홀 형성라인으로 보내어진다. 비아올 형성공정은 동적층판(13)에 동도금을 수행하여 상기 관통구멍(13c)에 동이 집중적으로 도금되도록 하는 과정이다. 상기 관통구멍(13c)의 내부에 전도성 탄소나노입자가 코팅되어 있으므로, 관통구멍(13c)의 내주면에 도금층이 두텁게 형성되게 됨은 물론이다. 상기 관통구멍(13c)내에 형성된 동(銅)도금층은, 폴리이미드필름(13a)을 사이에 두고 분리되어 있는 구리막(13b)을 전기적으로 접속시킨다.
이상, 본 발명을 구체적인 실시예를 통하여 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정하지 않고, 본 발명의 기술적 사상의 범위내에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
11:롤러컨베이어 12:밀폐롤러
13:동적층판 13a:폴리이미드필름
13b:구리막 13c:관통구멍
14:에칭액분무장치 15:액공급탱크
16:1차디핑장치 17:프리에칭액
19:분무노즐부 21:1차디핑조
23:세정장치 25:탄소랩핑조
27:탄소나노입자유동체 29:탄소코팅층
30:에칭액분사장치 31:액공급탱크
33:마이크로에칭액 35:분사노즐부
35a:분사노즐 36:2차디핑장치
37:2차디핑조

Claims (4)

  1. 폴리이미드필름과 구리막으로 이루어진 다층구조의 동적층판에, 비아홀 형성을 위한 관통구멍을 천공하는 홀형성단계와;
    상기 홀형성단계를 통해 관통구멍이 형성된 동적층판에 에칭액을 가하여 동적층판 표면의 불순물을 제거하는 과정으로서, 에칭액을 분무하여 상기 동적층판의 양면을 에칭액으로 적시는 에칭액분무공정과, 상기 동적층판을 이송시켜 에칭액이 담겨있는 디핑조를 통과시키는 에칭액1차디핑공정을 포함하는 프리에칭단계와;
    상기 프리에칭단계를 마친 동적층판을 이송시켜, 탄소나노입자유동체가 담겨있는 탄소랩핑조의 내부를 통과시킴으로써, 상기 동적층판의 양면과 관통구멍내에 탄소나노입자층을 형성하는 탄소랩핑단계와;
    상기 탄소랩핑단계의 완료 후, 동적층판의 표면에 한해 에칭액을 분사하여, 동적층판의 양면에 형성되어 있는 탄소나노입자층을 물리적으로 제거하는 에칭액분사공정을 포함하는 마이크로에칭단계와;
    상기 마이크로에칭단계를 마친 후, 상기 관통구멍내의 탄소나노입자층의 상태를 검사하는 검사단계를 포함하는 것을 특징으로 하는 FPCB 비아홀 동도금을 위한 전처리 방법.
  2. 제1항에 있어서,
    상기 마이크로에칭단계는;
    상기 탄소나노입자층이 형성되어 있는 동적층판을 수평 이송시키며, 이송경로의 상하부에 배치되어 있는 분사노즐을 이용해, 동적층판의 상면과 저면에 에칭액을 분사하여, 에칭액의 운동에너지로 탄소나노입자층을 제거하는 과정인 것을 특징으로 하는 FPCB 비아홀 동도금을 위한 전처리 방법.
  3. 제1항에 있어서,
    상기 에칭액분사공정에 후속되는 공정으로서, 에칭액분사공정을 마친 동적층판을, 에칭액이 담겨있는 디핑조의 내부로 통과시켜, 동적층판의 상면 및 저면에 남아 있을 수 있는 탄소나노입자층을 제거하는 에칭액2차디핑공정이 더 포함되는 것을 특징으로 하는 FPCB 비아홀 동도금을 위한 전처리 방법.
  4. 제1항에 있어서,
    상기 프리에칭단계와 탄소랩핑단계의 사이에 행해지는 과정으로서, 상기 프리에칭단계를 마친 동적층판으로부터 에칭액을 제거하는 세정단계가 더 포함되는 것을 특징으로 하는 FPCB 비아홀 동도금을 위한 전처리 방법.

KR1020170090907A 2017-07-18 2017-07-18 Fpcb 비아홀 동도금을 위한 전처리 방법 KR20190009112A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170090907A KR20190009112A (ko) 2017-07-18 2017-07-18 Fpcb 비아홀 동도금을 위한 전처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170090907A KR20190009112A (ko) 2017-07-18 2017-07-18 Fpcb 비아홀 동도금을 위한 전처리 방법

Publications (1)

Publication Number Publication Date
KR20190009112A true KR20190009112A (ko) 2019-01-28

Family

ID=65269792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170090907A KR20190009112A (ko) 2017-07-18 2017-07-18 Fpcb 비아홀 동도금을 위한 전처리 방법

Country Status (1)

Country Link
KR (1) KR20190009112A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111405764A (zh) * 2020-03-30 2020-07-10 朱立怀 一种电路板加工设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111405764A (zh) * 2020-03-30 2020-07-10 朱立怀 一种电路板加工设备

Similar Documents

Publication Publication Date Title
US10015889B2 (en) Method for constructing an external circuit structure
US9674967B2 (en) Via in a printed circuit board
JP4955263B2 (ja) プリント配線板
KR100557540B1 (ko) Bga 패키지 기판 및 그 제작 방법
KR101535126B1 (ko) 회로 형성 방법
US10645814B2 (en) Method for creating patterned coatings on a molded article, and device for carrying out said method
US9706667B2 (en) Via in a printed circuit board
US8730647B2 (en) Printed wiring board with capacitor
JP2009094191A (ja) 多層配線基板の製造方法
TW498110B (en) Fluid delivery systems for electronic device manufacture
CN114501855B (zh) 双面埋线超薄线路板的制作工艺
JP4015667B2 (ja) メッキ基板のエッチング装置
KR20190009112A (ko) Fpcb 비아홀 동도금을 위한 전처리 방법
CN108353510B (zh) 多层印刷配线基板及其制造方法
JP2014216406A (ja) 多層積層配線板のコア基板の製造方法、多層積層配線板のコア基板および多層積層配線板
CN114195090B (zh) 超高电容mems封装载板及其制作工艺
CN114375097B (zh) 传感器用封装基板的加工工艺
CN114206001A (zh) 高耐压mems封装载板及其制作工艺
JP4508141B2 (ja) ステンレス転写基材、メッキ回路層付きステンレス転写基材
JP2719782B2 (ja) 多層プリント配線板の製造方法
JP2007294938A (ja) 被加工物のクリーニング方法及びクリーニング装置、並びにプリント配線板の製造方法及び製造装置
JP2006312515A (ja) 薄物基板材の搬送装置
JP2004174463A (ja) 基板の洗浄方法
JP5130874B2 (ja) 多層配線基板の製造方法
JP3220470U (ja) 樹脂フィルムの湿式処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application