KR20180127474A - 패턴 도금 파라미터를 획득하는 방법 - Google Patents

패턴 도금 파라미터를 획득하는 방법 Download PDF

Info

Publication number
KR20180127474A
KR20180127474A KR1020187031752A KR20187031752A KR20180127474A KR 20180127474 A KR20180127474 A KR 20180127474A KR 1020187031752 A KR1020187031752 A KR 1020187031752A KR 20187031752 A KR20187031752 A KR 20187031752A KR 20180127474 A KR20180127474 A KR 20180127474A
Authority
KR
South Korea
Prior art keywords
electroplating
rti
current density
area
face
Prior art date
Application number
KR1020187031752A
Other languages
English (en)
Other versions
KR102191545B1 (ko
Inventor
솅유 톈
즈동 리
톈후아 시에
Original Assignee
광저우 패스트프린트 서킷 테크 컴퍼니 리미티드
광저우 패스트프린트 일렉트로닉 컴퍼니 리미티드
센젠 패스트프린트 서킷 테크 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광저우 패스트프린트 서킷 테크 컴퍼니 리미티드, 광저우 패스트프린트 일렉트로닉 컴퍼니 리미티드, 센젠 패스트프린트 서킷 테크 컴퍼니 리미티드 filed Critical 광저우 패스트프린트 서킷 테크 컴퍼니 리미티드
Publication of KR20180127474A publication Critical patent/KR20180127474A/ko
Application granted granted Critical
Publication of KR102191545B1 publication Critical patent/KR102191545B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 패턴 도금 파라미터를 획득하는 방법을 개시되고, 상기 방법은:
Figure pct00360
면의 전기 도금 면적,
Figure pct00361
면의 전기 도금 면적,
Figure pct00362
면의 설정 전류 밀도 및
Figure pct00363
면 설정 전류 밀도를 얻는 단계; 상기
Figure pct00364
면의 전기 도금 면적,
Figure pct00365
면의 전기 도금 면적,
Figure pct00366
면의 설정 전류 밀도 및
Figure pct00367
면의 설정 전류 밀도에 의해 제1 내장 알고리즘에 따라
Figure pct00368
면의 실제 전류 밀도 및/또는
Figure pct00369
면의 실제 전류 밀도를 계산하는 단계;
Figure pct00370
면의 실제 전류 밀도 및/또는
Figure pct00371
면의 실제 전류 밀도와 도금할 금속의 전기 도금 시간을 패러데이 공식
Figure pct00372
로 대입하여 회로 기판의
Figure pct00373
면 및/또는
Figure pct00374
면에서의 도금된 금속의 전기 도금 두께
Figure pct00375
를 얻는 단계를 포함한다. 상기 패턴 도금 파라미터를 획득하는 방법으로서, 회로 기판의 생산 파라미터의 설정 정밀도는 보다 높게 되기 위해, 회로 기판에 대해 전기 도금을 수행하기 전에, 솔더링면 및 삽입면의 실제 도금 두께를 얻을 수 있으며, 또는 솔더링 면과 삽입면의 전기 도금 면적 및 전기 도금층 두께에 의해 전류 밀도 파라이터를 역으로 도출된다.

Description

패턴 도금 파라미터를 획득하는 방법
본 발명은 회로기판 전기 도금의 기술 분야에 관한 것으로, 특히 패턴 도금 파라미터를 획득하는 방법에 관한 것이다.
기존하는 회로 기판 상에 전기 동도금, 니켈도금 또는 금도금을 수행하는 공정에서, 모두 제품 패턴의 도금면의 분포 밀도, 격리도 및 도금랙(Plating rack)의 양면 전도성 등과 같은 여러 요인으로 인해, 패턴 도금 파라미터 설정은 패러데이 법칙과 비교할 시 큰 편차가 있다. 특히, IC 캐리어 기판의 제조 공정에서, 낮은 잔동률과 도금면 격리 등 요인으로 인해 패턴 도금은 전류 밀도 파라미터를 설정하는데 큰 어려움이 있고, 전류 밀도 파라미터를 정확하게 설정할 수 있기 위해 형판(Template)에 대한 확인을 여러 번 수행할 필요한다.
이를 감안하여, 본 발명은 종래 기술의 결점을 극복하고, 고정밀도를 갖는 회로기판 제조 파라미터를 얻을 수 있는 패턴 도금 파라미터를 획득하는 방법을 제공한다.
패턴 도금 파라미터를 획득하는 방법은, 회로 기판의
Figure pct00001
면의 전기 도금 면적,
Figure pct00002
면의 전기 도금 면적,
Figure pct00003
면의 설정 전류 밀도 및
Figure pct00004
면 설정 전류 밀도를 얻는 단계; 상기
Figure pct00005
면의 전기 도금 면적,
Figure pct00006
면의 전기 도금 면적,
Figure pct00007
면의 설정 전류 밀도 및
Figure pct00008
면의 설정 전류 밀도에 의해 제1 내장 알고리즘에 따라
Figure pct00009
면의 실제 전류 밀도 및/또는
Figure pct00010
면의 실제 전류 밀도를 계산하는 단계; 상기
Figure pct00011
면의 실제 전류 밀도 및/또는
Figure pct00012
면의 실제 전류 밀도와 도금할 금속의 전기 도금 시간을 패러데이 공식
Figure pct00013
로 대입하여 회로 기판의
Figure pct00014
면 및/또는
Figure pct00015
면에서의 도금된 금속의 전기 도금 두께
Figure pct00016
를 얻는 단계를 포함하며, 여기서,
Figure pct00017
는 도금할 금속의 전기 도금 두께를 나타내고,
Figure pct00018
는 도금할 금속에 따른 설정한 상수를 나타내고,
Figure pct00019
는 도금할 금속의 전기 도금 시간을 나타낸다.
일 실시예에서, 제1 내장 알고리즘은 다음과 같은 공식을 포함한다.
Figure pct00020
Figure pct00021
Figure pct00022
여기서,
Figure pct00023
는 오버 도금 전류량을 나타내고,
Figure pct00024
는
Figure pct00025
면의 설정 전류량을 나타내고,
Figure pct00026
는
Figure pct00027
면의 설정 전류량을 나타내고,
Figure pct00028
는
Figure pct00029
면의 실제 전류량을 나타내고,
Figure pct00030
는
Figure pct00031
면의 실제 전류량을 나타내고,
Figure pct00032
는
Figure pct00033
면의 전기 도금 면적을 나타내고,
Figure pct00034
는
Figure pct00035
면의 전기 도금
Figure pct00036
면적을 나타내고,
Figure pct00037
는
Figure pct00038
면의 설정 전류 밀도를 나타내고,
Figure pct00039
는
Figure pct00040
면의 설정 전류 밀도를 나타내고,
Figure pct00041
는
Figure pct00042
면의 실제 전류 밀도를 나타내고,
Figure pct00043
는
Figure pct00044
면의 실제 전류 밀도를 나타낸다.
일 실시예에서, 상기
Figure pct00045
은
도금할 금속에 대해 여러 그룹의 전기 도금 실험을 수행하며, 도금할 금속의
Figure pct00046
면의 전기 도금 면적,
Figure pct00047
면의 전기 도금 면적,
Figure pct00048
면의 설정 전류 밀도 및
Figure pct00049
면의 설정 전류 밀도를 각각 기록하고, 상기
Figure pct00050
면 도금할 금속의 실제 전기 도금 두께
Figure pct00051
및 상기
Figure pct00052
면 도금할 금속의 실제 전기 도금 두께
Figure pct00053
를 얻는 단계;
각 그룹의 전기 도금 실험에서의 오버 도금 전류량
Figure pct00054
및 총 전류량
Figure pct00055
를 계산하며. 오버 도금 전류량
Figure pct00056
과 총 전류량
Figure pct00057
의 계산 방법은:
Figure pct00058
Figure pct00059
인 단계;
각 그룹에 따른 오버 도금 전류량
Figure pct00060
, 총 전류량
Figure pct00061
,
Figure pct00062
면의 전기 도금 면적
Figure pct00063
및
Figure pct00064
면의 전기 도금 면적
Figure pct00065
를 공식
Figure pct00066
에 대입하여 여러 그룹의
Figure pct00067
를 얻는 단계;
Figure pct00068
을 얻느 단계를 통해 얻을 수 있다.
일 실시예에서, 상기
Figure pct00069
면은 큰 전기 도금면
Figure pct00070
및 작은 전기 도금면
Figure pct00071
를 포함하며, 또는:
Figure pct00072
면의 전기 도금 면적, 큰 전기 도금면
Figure pct00073
의 전기 도금 면적, 작은 전기 도금면
Figure pct00074
의 전기 도금 면적, 및
Figure pct00075
면의 설정 전류 밀도에 의해 제2 내장 알고리즘에 따라 큰 전기 도금면
Figure pct00076
의 실제 전류 밀도 및/또는 작은 전기 도금면
Figure pct00077
의 실제 전류 밀도를 계산하는 단계를 포함한다.
일 실시예에서, 상기 제2 내장 알고리즘은 다음과 같은 공식을 포함한다:
Figure pct00078
여기서,
Figure pct00079
는 작은 전기 도금면
Figure pct00080
의 전기 도금 면적을 나타내고,
Figure pct00081
와
Figure pct00082
는
Figure pct00083
면의 전하 및 작은 전기 도금면
Figure pct00084
의 전하를 각각 나타내고,
Figure pct00085
는 작은 전기 도금면
Figure pct00086
의 실제 전류량을 나타내고,
Figure pct00087
와
Figure pct00088
는 큰 전기 도금면
Figure pct00089
의 전류 밀도 및 작은 전기 도금면
Figure pct00090
의 전류 밀도를 나타낸다.
일 실시예에서, 상기
Figure pct00091
은, 도금할 금속에 대해 여러 그룹의 전기 도금 실험을 수행하여, 도금할 금속
Figure pct00092
면의 전기 도금 면적,
Figure pct00093
면에서의 큰 전기 도금면
Figure pct00094
의 면적 및 작은 전기 도금면
Figure pct00095
의 면적을 각각 기록하고, 상기 큰 전기 도금면
Figure pct00096
의 실제 도금 두께
Figure pct00097
및 상기 작은 전기 도금면
Figure pct00098
의 실제 전기 도금 두께
Figure pct00099
를 얻는 단계;
Figure pct00100
를 통해 각 그룹의 전기 도금 실험에서의 작은 전기 도금면
Figure pct00101
의 전기량과
Figure pct00102
면의 총 전기량의 비율
Figure pct00103
, 작은 전기 도금면
Figure pct00104
의 면적과
Figure pct00105
면의 면적의 비율
Figure pct00106
을 계산하여, 여러 그룹의（
Figure pct00107
，
Figure pct00108
）를 얻는 단계;
상기 여러 그룹의 (
Figure pct00109
,
Figure pct00110
)은 선형 회귀에 의해 상기
Figure pct00111
를 얻는 단계를 통해 얻을 수 있다.
일 실시 예에서, 작은 전기 도금면은 골드 핑거의 면이다.
일 실시 예에서, 상기 도금할 금속은 니켈, 동 또는 금이다.
하기에서, 상기 기술적 해결 방법을 결합하여 본 발명의 원리 및 효과에 대해 상세하게 설명한다.
1. 상기 패턴 도금 파라미터를 획득하는 방법으로서, 회로 기판의 파라미터의 설정 정밀도를 보다 높게 하기 위해, 회로 기판에 대해 전기 도금을 수행하기 전에, 회로 기판의 솔더링(Soldering)면과 삽입면의 전기 도금 면적 및 설정된 전류 밀도는 제 1 내장 알고리즘에 따라 솔더링면 및 삽입면의 실제 전기 도금 두께를 얻을 수 있으며, 또한 솔더링면과 삽입면의 전기 도금 면적 및 전기 도금층 두께에 의해 전류 밀도 파라이터를 역으로 도출할 수 있다.
2. 회로 기판에 대해 전기 도금을 수행하기 전에, 회로 기판에서 삽입면의 전기 도금 면적, 삽입면에서의 큰 전기 도금면
Figure pct00112
의 전기 도금 면적, 작은 전기 도금면
Figure pct00113
의 전기 도금 면적 및
Figure pct00114
면의 설정 전류 밀도는 제2 내장 알고리즘에 따라 큰 전기 도금면
Figure pct00115
의 전기 도금 두께와 작은 전기 도금면
Figure pct00116
의 전기 도금 두께를 계산함으로써, 큰 전기 도금 면적 및 작은 전기 도금 면적 사이의 면적의 영향을 고려하여 얻은 전기 도금 두께의 정확도는 더욱 높다. 또한, 회로 기판에서 파라미터의 설정 정밀도를 보다 높게 하기 위해, 삽입면에서의 큰 전기 도금면
Figure pct00117
의 전기 도금 면적, 작은 전기 도금면
Figure pct00118
의 전기 도금 면적 및 삽입면에서의 큰 전기 도금면
Figure pct00119
의 전기 도금 두께, 작은 전기 도금면
Figure pct00120
의 전기 도금 두께에 의해 전류 밀도 파라이터를 역으로 도출할 수 있다.
도 1은 본 발명의 실시예에 따른 여러 그룹의 실험 데이터에 의한 전류 오버 도금률 및 숄더링 면과 삽입면의 전기 도금 면적 비 사이의 곡선 좌표를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 여러 그룹의 실험 데이터에 의한 골드 핑커의 전기량과 삽입면의 전기량 사이의 비 및 골든 핑거 면적과 삽입면의 면적 비 사이의 곡선 좌표를 나타내는 도면이다.
다음은 본 발명의 실시예에 대해 상세하게 설명한다.
본 발명에 따른 상기 패턴 도금 파라미터를 획득하는 방법은:
회로 기판의
Figure pct00121
면의 전기 도금 면적,
Figure pct00122
면의 전기 도금 면적,
Figure pct00123
면의 설정 전류 밀도 및
Figure pct00124
면 설정 전류 밀도를 얻으며, 여기서,
Figure pct00125
면은 회로 기판의 솔더링면을 나타내고,
Figure pct00126
면은 회로 기판의 삽입면을 나타내는 단계;
상기
Figure pct00127
면의 전기 도금 면적,
Figure pct00128
면의 전기 도금 면적,
Figure pct00129
면의 설정 전류 밀도 및
Figure pct00130
면 설정 전류 밀도에 의해 제1 내장 알고리즘에 따라
Figure pct00131
면의 실제 전류 밀도 및/또는
Figure pct00132
면 실제 전류 밀도를 계산하는 단계;
상기
Figure pct00133
면의 실제 전류 밀도 및/또는
Figure pct00134
면의 실제 전류 밀도와 도금할 금속의 전기 도금 시간을 패러데이 공식
Figure pct00135
으로 대입하여 회로 기판의
Figure pct00136
면 및/또는
Figure pct00137
면에서의 도금된 금속의 전기 도금 두께
Figure pct00138
를 얻으며, 여기서,
Figure pct00139
는 도금할 금속의 도금 두께를 나타내고,
Figure pct00140
는 도금할 금속에 따른 설정한 상수를 나타내고,
Figure pct00141
는 도금할 금속의 전기 도금 시간을 나타내고, 도금할 금속은 니켈, 금 및 동와 같은 불활성 금속을 포함하는 단계를 포함한다.
상기 패턴 도금 파라미터를 획득하는 방법으로서, 회로 기판의 생산 파라미터의 설정 정밀도는 보다 높게 되기 위해, 회로 기판에 대해 전기 도금을 수행하기 전에, 회로 기판의 솔더링(Soldering)면과 삽입면의 전기 도금 면적 및 설정된 전류 밀도는 제 1 내장 알고리즘에 따라 솔더링면 및 삽입면의 실제 도금 두께를 얻을 수 있으며, 또는 솔더링면과 삽입면의 전기 도금 면적 및 전기 도금층 두께에 의해 전류 밀도 파라이터를 역으로 도출된다.
상기
Figure pct00142
면은 큰 전기 도금면
Figure pct00143
과 작은 전기 도금면
Figure pct00144
을 포함한다. 작은 전기 도금면은 통상적으로 골드 핑거의 면을 나타낸다.
Figure pct00145
면의 전기 도금 면적, 큰 전기 도금면
Figure pct00146
의 전기 도금 면적, 작은 전기 도금면
Figure pct00147
의 전기 도금 면적, 및
Figure pct00148
면의 설정 전류 밀도에 의해 제2 내장 알고리즘에 따라 큰 전기 도금면
Figure pct00149
의 실제 전류 밀도 및/또는 작은 전기 도금면
Figure pct00150
의 실제 전류 밀도를 계산한다.
그러므로, 회로 기판에 대해 전기 도금을 수행하기 전에, 회로 기판의 삽입면의 전기 도금 면적, 삽입면에서의 큰 전기 도금면
Figure pct00151
의 전기 도금 면적, 작은 전기 도금면
Figure pct00152
의 전기 도금 면적 및
Figure pct00153
면의 설정 전류 밀도는 제2 내장 알고리즘에 따라 큰 전기 도금면
Figure pct00154
의 전기 도금 두께와 작은 전기 도금면
Figure pct00155
의 전기 도금 두께를 계산될 수 있고, 큰 전기 도금 면적 및 작은 전기 도금 면적 사이의 면적의 영향을 고려해서 얻는 전기 도금 두께를 보다 정확하게 된다. 마찬가지로, 회로 기판의 생선 파라미터의 설정 정밀도를 보다 높게 되기 위해, 삽입면에서의 큰 전기 도금면
Figure pct00156
의 전기 도금 면적, 작은 전기 도금면
Figure pct00157
의 전기 도금 면적 및 삽입면에서의 큰 전기 도금면
Figure pct00158
의 전기 도금 두께, 작은 전기 도금면
Figure pct00159
의 전기 도금 두께에 의해 전류 밀도 파라이터를 역으로 도출할 수 있다.
여기서,제1 내장 알고리즘은 하기 공식을 포함한다.
Figure pct00160
Figure pct00161
Figure pct00162
여기서,
Figure pct00163
는 오버 도금 전류량을 나타내고,
Figure pct00164
는
Figure pct00165
면의 설정 전류량을 나타내고,
Figure pct00166
는
Figure pct00167
면의 설정 전류량을 나타내고,
Figure pct00168
는
Figure pct00169
면의 실제 전류량을 나타내고,
Figure pct00170
는
Figure pct00171
면의 실제 전류량을 나타내고,
Figure pct00172
는
Figure pct00173
면의 전기 도금 면적을 나타내고,
Figure pct00174
는
Figure pct00175
면의 전기 도금
Figure pct00176
면적을 나타내고,
Figure pct00177
는
Figure pct00178
면의 설정 전류 밀도를 나타내고,
Figure pct00179
는
Figure pct00180
면의 설정 전류 밀도를 나타내고,
Figure pct00181
는
Figure pct00182
면의 실제 전류 밀도를 나타내고,
Figure pct00183
는
Figure pct00184
면의 실제 전류 밀도를 나타낸다.
일 실시예에서, 상기
Figure pct00185
을 얻은 방법은,
도금할 금속에 대해 여러 그룹의 전기 도금 실험을 수행하며, 도금할 금속의
Figure pct00186
면의 전기 도금 면적,
Figure pct00187
면의 전기 도금 면적,
Figure pct00188
면의 설정 전류 밀도 및
Figure pct00189
면의 설정 전류 밀도를 각각 기록하고, 상기
Figure pct00190
면의 도금할 금속의 실제 전기 도금 두께
Figure pct00191
및 상기
Figure pct00192
면의 도금할 금속의 실제 전기 도금 두께
Figure pct00193
를 얻는 단계;
각 그룹의 전기 도금 실험에서의 오버 도금 전류량
Figure pct00194
과 총 전류량
Figure pct00195
을 계산하며, 오버 도금 전류량
Figure pct00196
과 총 전류량
Figure pct00197
의 계산 방법은:
Figure pct00198
Figure pct00199
인 단계;
각 그룹에 따른 오버 도금 전류량
Figure pct00200
, 총 전류량
Figure pct00201
,
Figure pct00202
면의 전기 도금 면적
Figure pct00203
및
Figure pct00204
면의 전기 도금 면적
Figure pct00205
를 공식
Figure pct00206
에 대입하여 여러 그룹의
Figure pct00207
를 얻는 단계;
상기 여러 그룹의 (
Figure pct00208
,
Figure pct00209
)는 선형 회귀에 의해
Figure pct00210
을 얻는 단계를 포함한다.
여기서, 상기 제2 내장 알고리즘은 다음과 같은 공식을 포함한다.
Figure pct00211
여기서,
Figure pct00212
는 작은 전기 도금면
Figure pct00213
의 전기 도금 면적을 나타내고,
Figure pct00214
와
Figure pct00215
는
Figure pct00216
면의 전하 및 작은 전기 도금면
Figure pct00217
의 전하를 각각 나타내고,
Figure pct00218
는 작은 전기 도금면
Figure pct00219
의 실제 전류량을 나타내고,
Figure pct00220
와
Figure pct00221
는 큰 전기 도금면
Figure pct00222
의 전류 밀도 및 작은 전기 도금면
Figure pct00223
의 전류 밀도를 나타낸다.
상기
Figure pct00224
은,
도금할 금속에 대해 여러 그룹의 전기 도금 실험을 수행하여, 도금할 금속
Figure pct00225
면의 전기 도금 면적,
Figure pct00226
면에서의 큰 전기 도금면
Figure pct00227
의 면적 및 작은 전기 도금면
Figure pct00228
의 면적을 각각 기록하고, 상기 큰 전기 도금면
Figure pct00229
의 실제 도금 두께
Figure pct00230
및 상기 작은 전기 도금면
Figure pct00231
의 실제 전기 도금 두께
Figure pct00232
를 얻는 단계;
Figure pct00233
를 통해 각 그룹의 전기 도금 실험에서의 작은 전기 도금면
Figure pct00234
의 전기량과
Figure pct00235
면의 총 전기량의 비율
Figure pct00236
, 작은 전기 도금면
Figure pct00237
의 면적과
Figure pct00238
면의 면적의 비율
Figure pct00239
을 계산하여, 여러 그룹의（
Figure pct00240
，
Figure pct00241
）를 얻는 단계;
상기 여러 그룹의 (
Figure pct00242
,
Figure pct00243
)은 선형 회귀에 의해 상기
Figure pct00244
를 얻는 단계를 통해 얻게 된다.
하기에서, 실험을 통해,
Figure pct00245
및
Figure pct00246
을 얻는 방법에 대해 상세하게 설명한다:
전기 도금 파라미터가 다른 90개 회로 기판을 선택하여, 회로 기판의 외표면에서 니켈 전기 도금을 각각 36분 동안 수행한다. 전기 도금이 완료된 후, 회로 기판에서 골드 핑거 면의 니켈 전기 도금의 두께, 삽입면의 골드 핑거를 제외한 영역의 니켈 전기 도금의 두께 및 솔더링 면의 전기 니켈 도금의 두께를 각각 측정한다. 표 1에서 90개 회로 기판의 실험 데이터를 나타낸다.
측정한 원시 데이터 통계
전기 도금 면적;dm2 전류;A 전류 밀도：ASD 니켈 전기
도금두께：μm
CS면 SS면 CS면 SS면 CS면 SS면 Hc：CS면 Hs：SS면
A B C=A*E D=B*F E F G H
0.197 0.181 0.180 0.100 0.913 0.551 7.082 7.228
0.560 1.920 0.280 2.400 0.500 1.250 10.849 7.796
0.643 0.434 0.800 0.350 1.244 0.806 9.161 12.560
0.661 0.465 0.630 0.190 0.953 0.409 3.257 3.304
0.731 2.859 0.480 3.660 0.657 1.280 7.426 6.486
0.921 0.410 1.060 0.270 1.151 0.659 7.169 7.051
0.927 3.634 0.490 4.000 0.529 1.101 9.542 8.401
0.943 0.429 1.230 0.060 1.305 0.140 7.729 7.730
0.948 1.418 0.810 1.700 0.854 1.199 8.039 7.642
0.950 1.270 0.810 1.400 0.853 1.102 8.470 7.950
0.972 0.410 1.170 0.080 1.204 0.195 6.406 7.201
1.012 2.201 0.960 2.640 0.949 1.200 9.918 8.577
1.034 2.446 0.780 3.060 0.754 1.251 10.809 6.795
1.050 1.785 1.000 2.140 0.952 1.199 9.161 6.841
1.064 0.541 1.120 0.240 1.053 0.444 7.236 7.334
1.100 1.012 1.240 0.960 1.127 0.949 6.200 8.329
1.100 1.010 1.160 0.960 1.055 0.950 6.891 9.091
1.106 0.540 1.160 0.240 1.049 0.444 7.030 7.297
1.110 1.110 1.170 1.170 1.054 1.054 8.490 10.041
1.115 1.829 1.170 2.380 1.050 1.301 8.199 8.049
1.115 2.057 1.120 2.570 1.004 1.249 10.018 9.107
1.140 1.900 1.230 2.430 1.079 1.279 9.429 8.211
1.149 1.754 1.320 2.300 1.149 1.311 8.489 7.228
1.180 2.240 0.710 1.790 0.602 0.799 5.821 4.793
1.202 1.647 1.000 2.030 0.832 1.233 10.179 8.781
1.210 2.800 0.910 3.500 0.752 1.250 11.447 8.420
1.213 2.201 1.120 2.600 0.923 1.181 7.920 7.267
1.244 1.828 1.490 2.290 1.198 1.253 8.982 6.796
1.256 0.502 1.440 0.410 1.146 0.818 7.964 13.860
1.870 0.780 2.000 0.100 1.070 0.128 6.290 7.990
1.279 1.782 1.340 2.140 1.048 1.201 11.841 9.902
1.911 1.027 2.290 0.060 1.198 0.058 8.146 7.707
1.332 2.255 1.130 2.820 0.848 1.251 10.242 7.843
1.360 2.148 1.290 2.360 0.948 1.099 10.272 7.113
1.363 0.446 1.570 0.090 1.152 0.202 7.982 8.728
1.400 2.070 1.400 2.580 1.000 1.246 11.595 10.645
1.430 2.840 1.430 3.700 1.000 1.303 8.163 11.965
1.435 1.336 1.500 1.470 1.045 1.100 9.633 9.408
1.460 2.370 0.950 2.010 0.651 0.848 7.725 7.855
1.463 1.862 1.240 2.500 0.848 1.343 9.155 10.166
1.490 1.470 1.640 1.620 1.101 1.102 11.520 8.895
1.517 0.458 2.150 0.110 1.417 0.240 9.112 12.417
1.520 0.450 2.150 0.110 1.414 0.244 8.755 11.815
1.538 2.364 1.430 2.950 0.930 1.248 10.832 9.123
2.157 0.584 2.100 0.090 0.974 0.154 5.864 5.949
2.160 0.430 2.100 0.090 0.972 0.209 7.222 7.837
1.580 0.250 1.900 0.030 1.203 0.120 7.971 9.975
1.586 1.928 2.410 1.900 1.520 0.986 10.128 9.459
1.587 0.255 2.250 0.000 1.418 0.000 10.014 13.103
2.190 0.260 3.260 0.080 1.489 0.308 5.609 6.320
1.630 2.150 1.220 1.890 0.748 0.879 4.266 4.787
2.230 2.590 2.210 3.180 0.991 1.228 5.761 7.627
1.630 2.150 1.220 1.890 0.748 0.879 5.274 5.885
1.637 0.444 1.970 0.040 1.204 0.090 7.660 10.411
1.647 0.448 1.810 0.180 1.099 0.402 6.787 10.604
1.649 2.405 1.570 2.770 0.952 1.152 8.667 7.601
1.680 2.840 1.550 3.250 0.923 1.144 10.688 8.711
1.695 2.193 1.460 2.300 0.861 1.049 7.556 7.051
2.317 1.041 2.400 0.150 1.036 0.144 6.685 9.267
1.770 2.290 1.250 1.900 0.706 0.830 6.471 7.009
1.780 2.180 1.780 2.400 1.000 1.101 10.166 8.442
1.833 0.434 2.200 0.070 1.201 0.161 8.319 7.755
2.450 0.890 3.400 0.090 1.388 0.101 5.256 6.403
1.860 2.380 2.050 2.980 1.102 1.252 7.079 7.834
1.880 0.420 2.050 0.040 1.090 0.095 7.321 9.196
2.500 0.434 2.570 0.070 1.028 0.161 7.415 7.933
1.904 0.434 2.470 0.070 1.297 0.161 8.829 13.293
1.928 1.680 2.510 2.180 1.302 1.298 8.277 7.235
1.970 2.784 2.370 3.620 1.203 1.300 10.998 9.577
1.971 3.437 1.580 4.020 0.801 1.170 9.931 8.534
1.973 2.784 2.370 3.620 1.201 1.300 9.403 8.796
1.986 0.466 2.700 0.120 1.360 0.258 8.887 13.093
1.992 1.996 2.390 2.590 1.200 1.298 10.589 9.939
2.001 0.504 2.300 0.430 1.149 0.853 7.463 9.215
2.012 0.971 2.310 1.020 1.148 1.050 9.298 8.966
2.066 0.490 3.200 0.050 1.549 0.102 8.215 10.294
2.070 1.880 2.690 2.540 1.300 1.351 12.460 10.565
2.071 1.876 2.170 1.780 1.048 0.949 9.082 7.170
2.080 1.130 2.500 1.130 1.202 1.000 8.875 7.455
2.090 0.240 2.720 0.030 1.301 0.125 8.502 10.757
2.147 4.887 1.950 4.400 0.908 0.900 6.385 5.268
2.830 5.830 2.640 7.060 0.933 1.211 8.750 8.730
2.853 0.244 3.040 0.040 1.066 0.164 6.588 8.544
2.254 1.629 2.820 1.990 1.251 1.222 9.618 11.640
2.350 7.090 2.000 7.230 0.851 1.020 7.462 5.993
2.400 2.200 2.280 2.090 0.950 0.950 9.827 7.478
2.650 0.260 2.700 0.026 1.019 0.100 7.558 8.277
2.960 4.070 3.720 5.290 1.257 1.300 10.578 9.121
2.976 4.067 3.720 5.290 1.250 1.301 11.694 9.403
4.669 3.872 5.600 4.840 1.199 1.250 8.144 7.581
방정식에 따른 수학적 변화 과정
면적 비율x：CS면/SS면 총 두께Hc+Hs 이론적 두께 CS면의오버 도금량 오버 도금 당량 오버 도금 전류 오버 도금률
CS면 SS면
X=A/B I=G+H J=E×I/(E+F) K=F×I/(E+F) L=G-J M=(C+D)/I N=L×M Y=N/（C+D）
1.087 14.309 8.921 5.388 -1.840 0.020 -0.036 -0.129
0.292 18.645 5.327 13.318 5.522 0.144 0.794 0.296
1.482 21.721 13.179 8.542 -4.018 0.053 -0.213 -0.185
1.422 6.561 4.592 1.969 -1.335 0.125 -0.167 -0.204
0.256 13.912 4.717 9.196 2.710 0.298 0.806 0.195
2.250 14.220 9.040 5.180 -1.871 0.094 -0.175 -0.132
0.255 17.943 5.821 12.122 3.721 0.250 0.931 0.207
2.198 15.459 13.962 1.497 -6.233 0.083 -0.520 -0.403
0.669 15.681 6.523 9.157 1.515 0.160 0.243 0.097
0.748 16.420 7.161 9.259 1.309 0.135 0.176 0.080
2.373 13.607 11.708 1.899 -5.302 0.092 -0.487 -0.390
0.460 18.496 8.169 10.327 1.749 0.195 0.341 0.095
0.423 17.604 6.622 10.982 4.187 0.218 0.913 0.238
0.588 16.002 7.084 8.918 2.077 0.196 0.408 0.130
1.966 14.570 10.251 4.319 -3.015 0.093 -0.281 -0.207
1.087 14.529 7.890 6.639 -1.690 0.151 -0.256 -0.116
1.089 15.982 8.405 7.576 -1.514 0.133 -0.201 -0.095
2.048 14.327 10.062 4.264 -3.033 0.098 -0.296 -0.212
1.000 18.531 9.265 9.265 -0.776 0.126 -0.098 -0.042
0.609 16.248 7.254 8.994 0.945 0.218 0.206 0.058
0.542 19.125 8.522 10.603 1.496 0.193 0.289 0.078
0.600 17.640 8.072 9.568 1.357 0.207 0.282 0.077
0.655 15.717 7.341 8.376 1.148 0.230 0.264 0.073
0.527 10.614 4.559 6.055 1.262 0.236 0.297 0.119
0.730 18.960 7.640 11.320 2.539 0.160 0.406 0.134
0.432 19.866 7.463 12.403 3.984 0.222 0.884 0.201
0.551 15.187 6.663 8.525 1.257 0.245 0.308 0.083
0.680 15.777 7.713 8.064 1.269 0.240 0.304 0.080
2.505 21.824 12.739 9.085 -4.775 0.085 -0.405 -0.219
2.397 14.280 12.752 1.529 -6.462 0.147 -0.950 -0.452
0.718 21.744 10.131 11.613 1.711 0.160 0.274 0.079
1.860 15.854 15.117 0.737 -6.971 0.148 -1.033 -0.440
0.591 18.086 7.308 10.777 2.934 0.218 0.641 0.162
0.633 17.385 8.053 9.332 2.220 0.210 0.466 0.128
3.056 16.710 14.218 2.491 -6.237 0.099 -0.620 -0.373
0.676 22.240 9.900 12.340 1.695 0.179 0.303 0.076
0.504 20.128 8.741 11.387 -0.578 0.255 -0.147 -0.029
1.074 19.041 9.278 9.763 0.355 0.156 0.055 0.019
0.616 15.579 6.763 8.816 0.961 0.190 0.183 0.062
0.786 19.321 7.477 11.844 1.678 0.194 0.325 0.087
1.014 20.415 10.201 10.214 1.319 0.160 0.211 0.065
3.311 21.528 18.410 3.119 -9.298 0.105 -0.976 -0.432
3.378 20.570 17.539 3.031 -8.784 0.110 -0.965 -0.427
0.651 19.955 8.520 11.435 2.312 0.219 0.507 0.116
3.693 11.813 10.198 1.614 -4.334 0.185 -0.804 -0.367
5.023 15.059 12.391 2.668 -5.169 0.145 -0.752 -0.343
6.320 17.945 16.317 1.628 -8.346 0.108 -0.898 -0.465
0.823 19.587 11.880 7.707 -1.752 0.220 -0.386 -0.089
6.226 23.118 23.118 0.000 -13.103 0.097 -1.275 -0.567
8.422 11.929 9.885 2.043 -4.277 0.280 -1.198 -0.359
0.758 9.053 4.163 4.890 0.102 0.344 0.035 0.011
0.861 13.387 5.979 7.408 -0.219 0.403 -0.088 -0.016
0.758 11.159 5.132 6.027 0.142 0.279 0.040 0.013
3.684 18.071 16.813 1.258 -9.153 0.111 -1.018 -0.507
3.677 17.392 12.735 4.657 -5.948 0.114 -0.681 -0.342
0.686 16.268 7.362 8.906 1.305 0.267 0.348 0.080
0.592 19.399 8.659 10.740 2.029 0.247 0.502 0.105
0.773 14.608 6.588 8.020 0.968 0.257 0.249 0.066
2.225 15.951 14.004 1.948 -7.319 0.160 -1.170 -0.459
0.773 13.481 6.198 7.282 0.273 0.234 0.064 0.020
0.817 18.608 8.857 9.751 1.309 0.225 0.294 0.070
4.225 16.074 14.169 1.905 -5.850 0.141 -0.826 -0.364
2.753 11.659 10.867 0.792 -5.611 0.299 -1.680 -0.481
0.782 14.913 6.981 7.931 0.098 0.337 0.033 0.007
4.476 16.517 15.190 1.327 -7.870 0.127 -0.996 -0.476
5.767 15.348 13.265 2.084 -5.849 0.172 -1.006 -0.381
4.391 22.123 19.674 2.448 -10.845 0.115 -1.245 -0.490
1.148 15.512 7.767 7.745 0.510 0.302 0.154 0.033
0.708 20.575 9.888 10.687 1.110 0.291 0.323 0.054
0.574 18.465 7.508 10.957 2.423 0.303 0.735 0.131
0.709 18.199 8.738 9.460 0.665 0.329 0.219 0.037
4.263 21.981 18.479 3.501 -9.592 0.128 -1.231 -0.436
0.998 20.528 9.862 10.666 0.727 0.243 0.176 0.035
3.969 16.677 9.573 7.104 -2.110 0.164 -0.345 -0.127
2.072 18.264 9.539 8.725 -0.241 0.182 -0.044 -0.013
4.216 18.509 17.365 1.144 -9.150 0.176 -1.607 -0.494
1.101 23.025 11.288 11.736 1.172 0.227 0.266 0.051
1.104 16.252 8.530 7.721 0.552 0.243 0.134 0.034
1.841 16.330 8.914 7.416 -0.039 0.222 -0.009 -0.002
8.708 19.259 17.571 1.688 -9.069 0.143 -1.295 -0.471
0.439 11.653 5.853 5.801 0.532 0.545 0.290 0.046
0.485 17.480 7.606 9.874 1.144 0.555 0.635 0.065
11.710 15.132 13.112 2.020 -6.524 0.204 -1.328 -0.431
1.384 21.258 10.756 10.502 -1.138 0.226 -0.258 -0.054
0.331 13.455 6.121 7.334 1.341 0.686 0.920 0.100
1.091 17.305 8.653 8.653 1.175 0.253 0.297 0.068
10.192 15.835 14.420 1.415 -6.862 0.172 -1.181 -0.433
0.727 19.699 9.684 10.015 0.894 0.457 0.409 0.045
0.732 21.096 10.340 10.757 1.354 0.427 0.578 0.064
1.206 15.725 7.700 8.025 0.445 0.664 0.295 0.028
표 1를 통해 상기 표 2를 얻고, Origin 소프트웨어를 이용해, 표 2에서의 x와 y를 각각 독립 변수와 종속 변수로 하여, 비선형 곡선 관계 그래프를 얻으며, 도 1에서 제시된 바와 같이, 선형 회귀를 통해 하기 공식을 얻게 된다.
Figure pct00247
전류 분포 방정식에 따른 도출 데이터
전기 도금 면적;dm2 니켈 전기 도금 두께 ;μm Finger면과 CS면의 면적 비율 Finger전기량/삽입면 총 전기량
CS면 Finger면 Finger면 큰 전기 도금면
A R S T X 1 =R/A Y 1 =S*R/（T* (A-R)+S*R）
1.11 0.06 11.94 6.82 0.05 0.09
1.62 0.58 6.53 5.41 0.36 0.40
1.44 0.45 10.72 6.68 0.31 0.42
1.68 0.80 9.11 5.71 0.48 0.59
1.03 0.14 8.38 5.14 0.13 0.20
1.40 0.37 10.03 6.12 0.27 0.37
1.18 0.59 5.30 4.07 0.50 0.57
2.98 2.03 11.12 9.13 0.68 0.72
1.21 0.10 13.53 7.28 0.08 0.14
1.52 0.59 8.95 6.18 0.39 0.48
0.92 0.26 8.59 6.37 0.28 0.34
0.92 0.61 7.03 5.97 0.66 0.69
2.12 1.25 8.54 5.63 0.59 0.69
1.51 0.91 7.59 5.58 0.60 0.67
1.45 1.04 6.59 5.45 0.72 0.75
1.29 0.21 7.88 5.45 0.16 0.22
1.12 0.75 9.17 6.57 0.67 0.74
표3은 상기 90개의 회로 기판에 대해 전기 도금 실험에서 선택된 12 개의 회로 기판의 실험 데이터를 나타내며, Origin 소프트웨어를 이용해, 표 3에서의 x와 y를 각각 독립 변수와 종속 변수로 하여, 비선형 곡선 관계 그래프를 얻으며, 도2에서 제시된 바와 같이, 선형 회귀를 통해 하기 공식을 얻는다.
Figure pct00248
전술한 실시 예의 기술적 특징은 임의로 조합될 수 있다. 설명의 간략 함을 위해, 상기 실시 예에서 기술적인 특징의 모든 가능한 조합은 기술되지 않았지만, 이들 기술적 특징의 조합에 모순이 없는 한, 모든 것은 이 명세서의 범위 내에 있는 것으로 간주되어야 한다.
전술한 실시예는 단지 본 발명의 몇몇 실시예를 나타내며, 그 설명은 보다 구체적이고 상세하게 기술되어 있지만, 본 발명의 특허 범위를 제한하는 것으로 이해되어서는 안된다. 당업자라면, 본 발명의 사상 및 범위를 벗어나지 않고 변형 및 개선이 이루어질 수 있으며, 이들은 모두 본 발명의 보호 범위 내에 속한다는 것을 알아야한다. 따라서, 본 발명의 보호 범위는 첨부된 청구 범위에 따라 달라질 것이다.

Claims (8)

  1. 패턴 도금 파라미터를 획득하는 방법에 있어서,
    회로 기판의
    Figure pct00249
    면의 전기 도금 면적,
    Figure pct00250
    면의 전기 도금 면적,
    Figure pct00251
    면의 설정 전류 밀도 및
    Figure pct00252
    면의 설정 전류 밀도를 얻는 단계;
    상기
    Figure pct00253
    면의 전기 도금 면적,
    Figure pct00254
    면의 전기 도금 면적,
    Figure pct00255
    면의 설정 전류 밀도 및
    Figure pct00256
    면의 설정 전류 밀도에 의해 제1 내장 알고리즘에 따라
    Figure pct00257
    면의 실제 전류 밀도 및/또는
    Figure pct00258
    면의 실제 전류 밀도를 계산하는 단계;
    상기
    Figure pct00259
    면의 실제 전류 밀도 및/또는
    Figure pct00260
    면의 실제 전류 밀도와 도금할 금속의 전기 도금 시간을 패러데이 공식인
    Figure pct00261
    에 대입하여 회로 기판의
    Figure pct00262
    면 및/또는
    Figure pct00263
    면에서의 도금된 금속의 전기 도금 두께
    Figure pct00264
    를 얻는 단계를 포함하며, 여기서,
    Figure pct00265
    는 도금할 금속의 전기 도금 두께를 나타내고,
    Figure pct00266
    는 도금할 금속에 따른 상수를 나타내고,
    Figure pct00267
    는 도금할 금속의 전기 도금 시간을 나타내는 것을 특징으로 하는 패턴 도금 파라미터를 획득하는 방법.
  2. 제1항에 있어서,
    상기 제1 내장 알고리즘은 하기 공식들을 포함하고,
    Figure pct00268

    여기서,
    Figure pct00269
    는 오버 도금 전류량을 나타내고,
    Figure pct00270
    는
    Figure pct00271
    면의 설정 전류량을 나타내고,
    Figure pct00272
    는
    Figure pct00273
    면의 설정 전류량을 나타내고,
    Figure pct00274
    는
    Figure pct00275
    면의 실제 전류량을 나타내고,
    Figure pct00276
    는
    Figure pct00277
    면의 실제 전류량을 나타내고,
    Figure pct00278
    는
    Figure pct00279
    면의 전기 도금 면적을 나타내고,
    Figure pct00280
    는
    Figure pct00281
    면의 전기 도금 면적을 나타내고,
    Figure pct00282
    는
    Figure pct00283
    면의 설정 전류 밀도를 나타내고,
    Figure pct00284
    는
    Figure pct00285
    면의 설정 전류 밀도를 나타내고,
    Figure pct00286
    는
    Figure pct00287
    면의 실제 전류 밀도를 나타내고,
    Figure pct00288
    는
    Figure pct00289
    면의 실제 전류 밀도를 나타내는 것을 특징으로 하는 패턴 도금 파라미터를 획득하는 방법.
  3. 제2항에 있어서,
    상기 공식
    Figure pct00290
    은,
    도금할 금속에 대해 여러 그룹의 전기 도금 실험을 수행하여, 도금할 금속의
    Figure pct00291
    면의 전기 도금 면적,
    Figure pct00292
    면의 전기 도금 면적,
    Figure pct00293
    면의 설정 전류 밀도 및
    Figure pct00294
    면의 설정 전류 밀도를 각각 기록하고, 상기
    Figure pct00295
    면 도금할 금속의 실제 전기 도금 두께(
    Figure pct00296
    ) 및 상기
    Figure pct00297
    면 도금할 금속의 실제 전기 도금 두께(
    Figure pct00298
    )를 얻는 단계;
    각 그룹의 전기 도금 실험에서의 오버 도금 전류량
    Figure pct00299
    및 총 전류량
    Figure pct00300
    를 계산하며 오버 도금 전류량
    Figure pct00301
    와 총 전류량
    Figure pct00302
    의 계산 방법은:
    Figure pct00303
    인 단계;
    각 그룹에 따른 오버 도금 전류량
    Figure pct00304
    , 총 전류량
    Figure pct00305
    ,
    Figure pct00306
    면의 전기 도금 면적(
    Figure pct00307
    ) 및
    Figure pct00308
    면의 전기 도금 면적(
    Figure pct00309
    )를
    Figure pct00310
    ,
    Figure pct00311
    에 대입하여 여러 그룹의 (
    Figure pct00312
    ，
    Figure pct00313
    )를 얻는 단계;
    상기 여러 그룹의 (
    Figure pct00314
    ,
    Figure pct00315
    )는 선형 회귀에 의해
    Figure pct00316
    을 얻는 단계를 포함하는 것을 특징으로 하는 패턴 도금 파라미터를 획득하는 방법.
  4. 제 2항 또는 3항에 있어서.
    상기
    Figure pct00317
    면은 큰 전기 도금면
    Figure pct00318
    및 작은 전기 도금면
    Figure pct00319
    을 포함하며, 또한
    Figure pct00320
    면의 전기 도금 면적, 큰 전기 도금면
    Figure pct00321
    1의 전기 도금 면적, 작은 전기 도금면
    Figure pct00322
    의 전기 도금 면적, 및
    Figure pct00323
    면의 설정 전류 밀도에 의해 제2 내장 알고리즘에 따라 큰 전기 도금면
    Figure pct00324
    의 실제 전류 밀도 및/또는 작은 전기 도금면
    Figure pct00325
    의 실제 전류 밀도를 계산하는 단계를 더 포함하는 것을 특징으로 하는 패턴 도금 파라미터를 획득하는 방법.
  5. 제4항에 있어서:
    상기 제2 내장 알고리즘은
    공식
    Figure pct00326
    를 포함하고,
    여기서,
    Figure pct00327
    는 작은 전기 도금면
    Figure pct00328
    의 전기 도금 면적을 나타내고,
    Figure pct00329
    및
    Figure pct00330
    는
    Figure pct00331
    면의 전하 및 작은 전기 도금면
    Figure pct00332
    의 전하를 각각 나타내고,
    Figure pct00333
    는 작은 전기 도금면
    Figure pct00334
    의 실제 전류량을 나타내고,
    Figure pct00335
    및
    Figure pct00336
    는 큰 전기 도금면
    Figure pct00337
    의 전류 밀도 및 작은 전기 도금면
    Figure pct00338
    의 전류 밀도를 나타내는 것을 특징으로 하는 패턴 도금 파라미터를 획득하는 방법.
  6. 제5항에 있어서,
    상기
    Figure pct00339
    은,
    도금할 금속에 대해 여러 그룹의 전기 도금 실험을 수행하여, 도금할 금속
    Figure pct00340
    면의 전기 도금 면적,
    Figure pct00341
    면에서의 큰 전기 도금면
    Figure pct00342
    의 면적 및 작은 전기 도금면
    Figure pct00343
    의 면적을 각각 기록하고, 상기 큰 전기 도금면
    Figure pct00344
    의 실제 도금 두께
    Figure pct00345
    및 상기 작은 전기 도금면
    Figure pct00346
    의 실제 도금 두께
    Figure pct00347
    을 얻는 단계;
    Figure pct00348
    를 통해 각 그룹의 전기 도금 실험에서의 작은 전기 도금면
    Figure pct00349
    의 전기량과
    Figure pct00350
    면의 총 전기량의 비율
    Figure pct00351
    , 작은 전기 도금면
    Figure pct00352
    의 면적과
    Figure pct00353
    면의 면적의 비율
    Figure pct00354
    을 계산하여, 여러 그룹의 （
    Figure pct00355
    ，
    Figure pct00356
    ）를 얻는 단계;
    상기 여러 그룹의 (
    Figure pct00357
    ,
    Figure pct00358
    )은 선형 회귀에 의해 상기
    Figure pct00359
    를 얻는 단계를 포함하는 것을 특징으로 하는 패턴 도금 파라미터를 획득하는 방법.
  7. 제4항에 있어서,
    작은 전기 도금면은 골드 핑거의 면인 것을 특징으로 하는 패턴 도금 파라미터를 획득하는 방법.
  8. 제1항에 있어서,
    도금할 금속은 니켈, 동 또는 금인 것을 특징으로 하는 패턴 도금 파라미터를 획득하는 방법.
KR1020187031752A 2016-04-01 2017-03-31 패턴 도금 파라미터를 획득하는 방법 KR102191545B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610208294.6 2016-04-01
CN201610208294.6A CN105696064B (zh) 2016-04-01 2016-04-01 一种图形电镀参数的获取方法
PCT/CN2017/078921 WO2017167253A1 (zh) 2016-04-01 2017-03-31 一种图形电镀参数的获取方法

Publications (2)

Publication Number Publication Date
KR20180127474A true KR20180127474A (ko) 2018-11-28
KR102191545B1 KR102191545B1 (ko) 2020-12-16

Family

ID=56219278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187031752A KR102191545B1 (ko) 2016-04-01 2017-03-31 패턴 도금 파라미터를 획득하는 방법

Country Status (3)

Country Link
KR (1) KR102191545B1 (ko)
CN (1) CN105696064B (ko)
WO (1) WO2017167253A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105696064B (zh) * 2016-04-01 2018-06-22 广州兴森快捷电路科技有限公司 一种图形电镀参数的获取方法
CN109183138A (zh) * 2018-10-30 2019-01-11 珠海杰赛科技有限公司 一种电镀自动化方法及系统
CN113355709B (zh) * 2020-03-04 2024-04-16 北大方正集团有限公司 电镀能力评估方法、电镀方法及装置
CN111893549A (zh) * 2020-06-24 2020-11-06 黄石广合精密电路有限公司 一种实现pcb板电镀参数自动化指示的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030081139A (ko) * 2002-04-11 2003-10-17 가부시키가이샤 히타치세이사쿠쇼 막 두께 분포 해석 방법과, 전자 회로 기판 및 제조프로세스의 설계 장치
JP2008031506A (ja) * 2006-07-27 2008-02-14 Nec Electronics Corp 半導体装置の製造方法およびめっき処理装置
CN104562122A (zh) * 2014-12-26 2015-04-29 惠州市特创电子科技有限公司 电镀铜厚的延时补偿方法和系统
CN104988573A (zh) * 2015-05-27 2015-10-21 广州杰赛科技股份有限公司 一种电路板的电镀方法及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62297499A (ja) * 1986-06-18 1987-12-24 Oki Electric Ind Co Ltd 電気メツキ法におけるメツキ膜厚均一性評価方法
CN101848603A (zh) * 2010-05-04 2010-09-29 浪潮电子信息产业股份有限公司 一种pcb铜层载流量计算方法
CN104862768B (zh) * 2015-05-27 2017-09-22 广州杰赛科技股份有限公司 一种电路板的电镀方法及装置
CN105696064B (zh) * 2016-04-01 2018-06-22 广州兴森快捷电路科技有限公司 一种图形电镀参数的获取方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030081139A (ko) * 2002-04-11 2003-10-17 가부시키가이샤 히타치세이사쿠쇼 막 두께 분포 해석 방법과, 전자 회로 기판 및 제조프로세스의 설계 장치
JP2003301291A (ja) * 2002-04-11 2003-10-24 Hitachi Ltd 膜厚分布解析方法、電子回路基板及び製造プロセスの設計装置
JP2008031506A (ja) * 2006-07-27 2008-02-14 Nec Electronics Corp 半導体装置の製造方法およびめっき処理装置
CN104562122A (zh) * 2014-12-26 2015-04-29 惠州市特创电子科技有限公司 电镀铜厚的延时补偿方法和系统
CN104988573A (zh) * 2015-05-27 2015-10-21 广州杰赛科技股份有限公司 一种电路板的电镀方法及装置

Also Published As

Publication number Publication date
KR102191545B1 (ko) 2020-12-16
CN105696064B (zh) 2018-06-22
WO2017167253A1 (zh) 2017-10-05
CN105696064A (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
KR102191545B1 (ko) 패턴 도금 파라미터를 획득하는 방법
US20120111613A1 (en) Copper foil with resistance layer, method of production of the same and laminated board
TWI478641B (zh) 雷射直接成型之陶瓷電路板及其製作方法
CN102573309A (zh) 采用动态蚀刻补偿法提高减成法pcb图形精度的方法
CN104284520B (zh) 一种pcb表面处理方法
EP2781143A1 (de) Eingebettete metallische strukturen in keramischen substraten
US20130115737A1 (en) Method of manufacturing a semiconductor device with outer leads having a lead-free plating
CN106793529B (zh) 一种陶瓷封装基板的制作方法和陶瓷封装基板
KR20200112658A (ko) 리드 프레임
US6884523B2 (en) Electronic component and method of manufacturing the same
JP2015195309A (ja) 金属−セラミックス回路基板の製造方法
JP2007154260A (ja) 鉛フリーめっき皮膜の形成方法
JP6127871B2 (ja) 二層めっき基板の最大反り量の評価方法
JP2008007830A (ja) めっき方法
CN102076181A (zh) 分级金手指的制作方法
CN108617103B (zh) 拼板结构
CN106102349B (zh) 一种改善电镀填孔凹陷值的工艺
CN109413851B (zh) 一种制备印刷电路板的优化方法
CN106257664B (zh) 具有自退火应变改进的铜层结构的形成
JP2016219711A (ja) 配線基板およびその製造方法
JP2016025319A (ja) 電子部品の製造方法
JP6450560B2 (ja) 半導体装置およびその製造方法
US9867293B1 (en) Method and system of controlling alloy composition during electroplating
CN115580994A (zh) 一种提高邦定ic蚀刻精度的控制方法
KR101553462B1 (ko) 양면 연성회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant