KR20180107711A - 다중유전율 특성을 갖는 커패시터 소자 및 그 제조방법 - Google Patents

다중유전율 특성을 갖는 커패시터 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20180107711A
KR20180107711A KR1020180019136A KR20180019136A KR20180107711A KR 20180107711 A KR20180107711 A KR 20180107711A KR 1020180019136 A KR1020180019136 A KR 1020180019136A KR 20180019136 A KR20180019136 A KR 20180019136A KR 20180107711 A KR20180107711 A KR 20180107711A
Authority
KR
South Korea
Prior art keywords
electrode
piezoelectric substrate
layer
permittivity
strain
Prior art date
Application number
KR1020180019136A
Other languages
English (en)
Other versions
KR102432958B1 (ko
Inventor
조지영
손영준
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Publication of KR20180107711A publication Critical patent/KR20180107711A/ko
Application granted granted Critical
Publication of KR102432958B1 publication Critical patent/KR102432958B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/16—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/01—Details
    • H01G5/011—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/01—Details
    • H01G5/013—Dielectrics
    • H01G5/0134—Solid dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

다중유전율 특성을 갖는 커패시터 소자를 제공한다. 이러한 커패시터 소자는 제1 전극, 상기 제1 전극 상에 위치하는 압전 기판, 상기 압전 기판 상에 위치하는 제2 전극, 상기 제2 전극 상에 위치하되, 스트레인 영역에 따라 서로 다른 유전율 값을 가지는 다중유전율층 및 상기 다중유전율층 상에 위치하는 제3 전극을 포함할 수 있다. 따라서, 상기 제1전극 및 제2 전극에 인가되는 전압에 따라 상기 압전 기판의 격자 상수가 변하면서 상기 다중유전율층의 스트레인이 변화하고, 상기 다중유전율층은 소정의 스트레인 영역에서 상전이가 일어나면서 유전율 값이 변화하는 것을 특징으로 한다.

Description

다중유전율 특성을 갖는 커패시터 소자 및 그 제조방법{Capacitor element having multi-permittivity characteristic and method of manufacturing the same}
본 발명은 다중유전율 특성을 갖는 커패시터 소자 및 그 제조방법에 관한 것으로, 보다 구체적으로 외부 전압에 의해 다중유전율 특성을 갖는 커패시터 소자 및 그 제조방법에 관한 것이다.
미래 정보화 사회는 테라비트급 이상의 초고집적, 초절전력 반도체 로직, 메모리 소자의 개발이 필수적이다.
지난 40년간 진행되어온 실리콘 기반의 소자 게이트 길이는 10nm급, 절연막 두께는 1nm급에 이르렀다. 회로 선폭이 줄면 전력소비가 줄고 저장용량을 크게 만들 수 있지만 일정 선폭 이하에서는 전류제어가 어렵고 데이터 오류가 발생할 수 있다는 문제점이 있다.
또한, 더 이상의 scaling이 어려우며 초고집적화로 인한 단위면적당 전력소모 및 발열문제가 나타나 기술적인 한계에 근접하고 있다.
이에 전자소자의 집적도를 올리기 위해 멀티 패터닝 공정이나 EUV 공정이 새로이 등장했지만 아직 대중화되지 않은 상태이다.
또한, 전력 소모 감소와 데이터 처리용량을 늘리기 위해 3차원 제작 방식을 도입했지만, 이도 늘어난 증착 공정에 따른 생산비용과 시간이 문제가 되고 있다.
대한민국 공개특허공보 제 10-2013-0041720호
본 발명이 이루고자 하는 기술적 과제는 다중유전율 특성을 갖는 커패시터 소자 및 그 제조방법을 제공함에 있다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 측면은 다중유전율 특성을 갖는 커패시터 소자를 제공한다. 다중유전율 특성을 갖는 커패시터 소자는 제1 전극, 상기 제1 전극 상에 위치하는 압전 기판, 상기 압전 기판 상에 위치하는 제2 전극, 상기 제2 전극 상에 위치하되, 스트레인 영역에 따라 서로 다른 유전율 값을 가지는 다중유전율층 및 상기 다중유전율층 상에 위치하는 제3 전극을 포함하고, 상기 제1전극 및 제2 전극에 인가되는 전압에 따라 상기 압전 기판의 격자 상수가 변하면서 상기 다중유전율층의 스트레인이 변화하고, 상기 다중유전율층은 소정의 스트레인 영역에서 상전이가 일어나면서 유전율 값이 변화하는 것을 특징으로 한다.
또한, 상기 압전기판은 PMN-PT 물질 또는 PZT 계열 물질을 포함할 수 있다.
또한, 상기 다중유전율층은 SrMnO3, CaMnO3, 또는 BaMnO3을 포함할 수 있다.
또한, 상기 제2 전극은 La0 . 7Sr0 . 3MnO3(LSMO), La1 - xCaxMnO3(LCMO), 또는 La1 -xBaxMnO3(LBMO)을 포함할 수 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 측면은 다중유전율 특성을 갖는 커패시터 소자 제조방법을 제공한다. 본 발명에 따른 다중유전율 특성을 갖는 커패시터 소자 제조방법은 압전 기판 하부에 제1 전극을 형성하는 단계, 상기 압전 기판 상에 제2 전극을 형성하는 단계, 상기 제2 전극 상에 스트레인 영역에 따라 서로 다른 유전율 값을 가지는 다중유전율층을 형성하는 단계 및 상기 다중유전율층 상에 제3 전극을 형성하는 단계를 포함하고, 상기 제1전극 및 제2 전극에 인가되는 전압에 따라 상기 압전 기판의 격자 상수가 변하면서 상기 다중유전율층의 스트레인이 변화하고, 상기 다중유전율층은 소정의 스트레인 영역에서 상전이가 일어나면서 유전율 값이 변화하는 것을 특징으로 한다.
또한, 상기 압전기판은 PMN-PT 물질 또는 PZT 계열 물질을 포함할 수 있다.
또한, 상기 다중유전율층은 SrMnO3, CaMnO3, 또는 BaMnO3을 포함할 수 있다.
또한, 상기 제2 전극은 La0 . 7Sr0 . 3MnO3(LSMO), La1 - xCaxMnO3(LCMO), 또는 La1 -xBaxMnO3(LBMO)을 포함할 수 있다.
또한, 상기 다중유전율층을 형성하는 단계는 펄스 레이저 증착법을 수행하여 형성하는 것을 특징으로 한다.
본 발명에 따르면, 외부 전압에 의해 다중유전율층의 스트레인 영역에 따라 서로 다른 유전율 값을 가지는 다중유전율 특성을 갖는 커패시터 소자를 제공할 수 있다.
따라서, 복수개의 커패시턴스 값을 갖는 커패시터 소자를 제공함으로써, 기존에 대두되었던 실리콘 기반 소자의 문제점인 전자소자의 초고집적화로 인한 전력소모 감소 문제와 데이터 처리 용량 증가 문제를 해결할 수 있을 것이다.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 다중유전율 특성을 갖는 커패시터 소자의 일 단면도이다.
도 2 및 도 3은 외부 전압에 따른 소자의 strain engineering을 설명하기 위한 개념도이다.
도 4는 제조예 1에 따른 다중유전율 특성을 갖는 커패시터 소자의 개략단면도이다.
도 5는 외부 전압에 따른 PMN-PT 층의 세로축 격자 상수 및 변형률을 나타낸 그래프이다.
도 6은 외부 전압에 따른 SrMnO3 층의 세로축 격자 상수 및 변형률을 나타낸 그래프이다.
도 7 및 도 8은 외부 전압에 따른 SrMnO3 층의 분극값 변화를 나타낸 그래프이다.
도 9 및 도 10은 외부 전압에 따른 SrMnO3 층의 유전상수의 변화를 나타낸 그래프이다.
이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결(접속, 접촉, 결합)"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 본 발명에서 사용하는 용어 “A/B/C 다층구조”는 A층 상에 B층 및 C층이 차례로 위치하는 구조를 의미한다.
본 발명의 일 실시예에 따른 다중유전율 특성을 갖는 커패시터 소자를 설명한다.
도 1은 본 발명의 일 실시예에 따른 다중유전율 특성을 갖는 커패시터 소자의 일 단면도이다.
도 1을 참조하면, 다중유전율 특성을 갖는 커패시터 소자는 제1 전극(100), 압전 기판(200), 제2 전극(300), 다중유전율층(400) 및 제3 전극(400)을 포함할 수 있다.
제1 전극(100)은 전극 물질이면 어느 것이나 가능할 것이다. 예를 들어, 제1 전극(200)은 Ag 전극일 수 있다.
압전 기판(200)은 제1 전극(100) 상에 위치한다. 압전 기판(200)은 외부 전압에 의해 격자상수가 변화된다. 예들 들어, 압전 기판(200)은 외부 전압에 의해 기판의 세로축의 격자 상수가 늘어나며, 이때 가로축의 격자상수는 줄어들게 된다.
이러한 압전 기판(200)은 외부 전압에 의해 격자 상수가 변하는 압전물질을 사용할 수 있다. 예를 들어, 압전 기판(200)은 0.72PbMg1 / 3Nb2 / 3O3-0.28PbTiO3 (PMN-PT) 물질을 포함할 수 있다. 이러한 PMN-PT는 압전상수(d33)가 약 1500 pm/V 로 매우 큰 값을 갖는 바, strain engineering에 적합한 물질이다.
또 다른 예로, 압전 기판(200)은 또한, 상기 압전기판(200)은 PZT 계열 물질을 사용할 수 있다. 이때의 PZT 계열 물질은 지르콘산염(PbZrO3)과 티탄산염(PbTiO3)의 고용체를 의미한다.
이때 압전 기판(200)의 하부에 제1 전극(100)을 스퍼터링법, RF 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 레이저 증착법, 화학기상증착법, 플라즈마 강화 화학기상증착법, 원자층 증착법 또는 분자선 에피택시 증착법을 이용하여 형성할 수 있다.
제2 전극(300)은 압전 기판(200) 상에 위치한다. 따라서, 제1 전극(100) 및 제2 전극(300)에 전압을 인가함으로써, 압전 기판(200)의 격자상수를 변화시킬 수 있다.
제2 전극(300)은 전극 물질이면 어느 것이나 가능할 것이다. 이때, 제2 전극(300)은 압전기판(200)과 다중유전율층(400)과의 스트레인(strain)을 맞출 수 있는데 적합한 전극 물질을 사용할 수 있다.
예를 들어, 제2 전극은 La0 . 7Sr0 . 3MnO3(LSMO), La1 - xCaxMnO3(LCMO), 또는 La1 -xBaxMnO3(LBMO)을 포함할 수 있다.
구체적 예로, 후술하는 다중유전율층(400)이 SrMnO3 물질인 경우, 제2 전극(300)은 La0.7Sr0.3MnO3 전극물질(LSMO 전극물질)을 포함할 수 있다.
제2 전극(300)은 압전 기판(200) 상에 스퍼터링법, RF 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 레이저 증착법, 화학기상증착법, 플라즈마 강화 화학기상증착법, 원자층 증착법 또는 분자선 에피택시 증착법을 이용하여 형성할 수 있다.
다중유전율층(400)은 제2 전극(300) 상에 위치한다. 다중유전율층(400)은 스트레인 영역에 따라 서로 다른 유전율 값을 가지는 것을 특징으로 한다.
이때의 다중유전율은 물질이 특정 스트레인을 받을 경우 동시에 2개의 유전율 값을 갖는 것을 의미하며, 그 전후의 스트레인에서는 서로 다른 유전율을 갖는 것을 의미한다.
따라서, 상기 제1전극(100) 및 제2 전극(300)에 인가되는 전압에 따라 상기 압전 기판(200)의 격자 상수가 변하면서 상기 다중유전율층(400)의 스트레인이 변화하고, 상기 다중유전율층(400)은 소정의 스트레인 영역에서 상전이가 일어나면서 유전율 값이 변화하는 것을 특징으로 한다.
예를 들어, 다중유전율층(400)은 SrMnO3, CaMnO3, 또는 BaMnO3을 포함할 수 있다.
전자회로는 저항(resistor), 커패시터(capacitor), 인덕터(inductor)로 구성되어있으며, 대부분의 물질은 기본적으로 한 가지 저항이나 커패시턴스 값을 갖고 있다. 모든 전자회로는 메모리소자처럼 커패시터에 전하를 충전, 방전시키며, 각 커패시터의 충전정도가 전자정보로 표현하므로 커패시터의 성능을 높이는 것이 중요하다.
즉, 커패시터는 전자회로의 구성 요소이며 전하를 충전 방전시키는 역할을 하며, 커패시터의 충전 정도가 전자정보로 표현된다.
또한, 유전율은 캐패시턴스와 매우 깊은 관련이 있으므로 여러 유전율을 갖으면 여러가지 캐패시턴스 값을 가질 수 있다.
다중유전율은 스핀과 강유전성, 그리고 격자 등의 매개 변수가 강하게 결합된 물질에서 주로 나타나는데, 이러한 결합에 의하여 긴장(strain)에 따라 기저 상태와는 다른 상태로의 상전이를 보이게 된다. 따라서, 다양한 스트레인 영역에서 상전이가 일어나고, 특정 스트레인을 받을 경우 동시에 2개의 유전율 값을 갖는 다중유전율을 갖게 된다. 따라서, 특정 스트레인 전후에서는 서로 다른 유전율을 갖게 된다.
예를 들어, 스핀-강유전성-격자가 강하게 결합된 페로브스카이트 구조의 SrMnO3이 약 2% 인장 긴장을 걸었을 때 G-type antiferromagnetic-weak ferroelectric에서 C-type antiferromagnetic-ferroelectric 상태로의 상전이가 일어나게 된다. 따라서, SrMnO3에 약 2% 인장 긴장을 걸었을 때 다중유전율을 갖게 된다. 따라서, SrMnO3의 인장 긴장을 2% 보다 작게 걸었을 때와 2% 보다 크게 걸었을 때, 서로 다른 유전율을 가지게 된다.
이때의 strain은 기판과 물질의 격자상수 차이로 나타날 수 있다. 따라서, 본 발명은 제1전극(100) 및 제2 전극(300)에 인가되는 외부전압에 따라 상기 압전 기판(200)의 격자 상수를 변화시킬 수 있다. 이러한 압전 기판(200)의 격자 상수가 변화함에 따라 상기 다중유전율층(400)의 스트레인을 조절할 수 있고, 이 때, 조절된 소정의 스트레인 영역에서 상전이가 일어나면서 다중유전율을 갖는다.
또한, 예들 들어, 다중유전율층(400)은 제2 전극(300) 상에 펄스 레이저 증착법(Pulsed laser deposition)을 이용하여 형성할 수 있다.
제3 전극(500)은 다중유전율층(400) 상에 위치한다. 제3 전극(500)은 전극 물질이면 어느 것이나 가능할 것이다. 예를 들어, 제3 전극(500)은 Pt 전극일 수 있다.
제3 전극(500)은 다중유전율층(400) 상에 스퍼터링법, RF 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 레이저 증착법, 화학기상증착법, 플라즈마 강화 화학기상증착법, 원자층 증착법 또는 분자선 에피택시 증착법을 이용하여 형성할 수 있다.
본 발명의 일 실시예에 따른 다중유전율 특성을 갖는 커패시터 소자 제조방법을 설명한다.
본 발명의 일 실시예에 따른 다중유전율 특성을 갖는 커패시터 소자는 압전 기판 하부에 제1 전극을 형성하는 단계, 상기 압전 기판 상에 제2 전극을 형성하는 단계, 상기 제2 전극 상에 스트레인 영역에 따라 서로 다른 유전율 값을 가지는 다중유전율층을 형성하는 단계 및 상기 다중유전율층 상에 제3 전극을 형성하는 단계를 포함할 수 있다.
따라서, 상기 제1전극 및 제2 전극에 인가되는 전압에 따라 상기 압전 기판의 격자 상수가 변하면서 상기 다중유전율층의 스트레인이 변화하고, 상기 다중유전율층은 소정의 스트레인 영역에서 상전이가 일어나면서 유전율 값이 변화하는 것을 특징으로 한다.
먼저, 압전 기판 하부에 제1 전극을 형성할 수 있다. 예를 들어, 이때 압전 기판의 하부에 제1 전극을 스퍼터링법, RF 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 레이저 증착법, 화학기상증착법, 플라즈마 강화 화학기상증착법, 원자층 증착법 또는 분자선 에피택시 증착법을 이용하여 형성할 수 있다.
그 다음에, 압전 기판 상에 제2 전극을 형성할 수 있다. 예를 들어, 제2 전극은 압전 기판 상에 스퍼터링법, RF 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 레이저 증착법, 화학기상증착법, 플라즈마 강화 화학기상증착법, 원자층 증착법 또는 분자선 에피택시 증착법을 이용하여 형성할 수 있다.
그 다음에 제2 전극 상에 다중유전율층을 형성할 수 있다. 예를 들어, 다중유전율층은 펄스 레이저 증착법을 수행하여 제2 전극 상에 형성할 수 있다. 다만, 이에 한정되지 않고, 공지된 다양한 증착법을 이용하여 형성할 수 있다.
그 다음에, 다중유전율층 상에 제3 전극을 형성할 수 있다. 예를 들어, 제3 전극은 다중유전율층 상에 스퍼터링법, RF 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 레이저 증착법, 화학기상증착법, 플라즈마 강화 화학기상증착법, 원자층 증착법 또는 분자선 에피택시 증착법을 이용하여 형성할 수 있다.
도 2 및 도 3은 외부 전압에 따른 소자의 strain engineering을 설명하기 위한 개념도이다.
도 2를 참조하면, 압전 기판(Substrate) 상에 증착된 필름(Film) 구조이다. 이때, 압전 기판은 외부 전압에 의해 격자 상수가 변하는 기판을 사용한다. 따라서, 외부 전압에 의해 기판의 세로축의 격자 상수가 늘어날 경우, 가로축의 격자상수는 줄어들게 된다. 이러한 압전기판의 격자 상수의 변화에 따라 상부에 증착된 필름(Film)에 strain 변화가 발생된다. 즉, 압전 기판이 기판의 세로축으로 격자 상수가 증가하지 때문에 기판 위에 증착된 물질은 인장 긴장을 받게 된다.
따라서, 외부 전압에 의해 격자 상수가 변하는 압전 기판을 사용하면 증착된 물질의 변형율 변화를 실시간으로 관찰할 수 있고, 외부 전압을 제거하면 다시 원 상태로 되돌아오게 된다.
또한, 압전 기판을 사용하여 다중유전율층의 긴장을 인위적으로 조절함으로써, 외부 신호에 따라 다양한 값을 갖는 커패시터 구현이 가능할 것이다.
도 3을 참조하면, 제1 전극(Electrode)/압전기판(Piezoelectric substrate)/제2 전극(Electrode)/필름(Film) 구조를 준비한다. 이때 압전 기판에 외부 전압을 인가하지 않은 상태가 도면의 Vsub OFF 상태이다.
그리고, 제1 전극 및 제2 전극에 외부전압을 인가(Vsub ON 상태)할 경우, 압전 기판의 경우 격자 상수가 세로축으로는 증가하고 가로축으로는 감소하게 된다.
그에 따라 압전 기판 위에 증착된 필름 역시 외부 전기장에 의해 격자 상수가 변하게 된다. 또한 이 방법은 가역적인 방법이라서 외부 전압을 인가하지 않게 되면 원래 상태로 돌아가게 된다.
제조예 1
본 발명의 일 실시예에 따른 다중유전율 특성을 갖는 커패시터 소자를 제조하였다.
도 4는 제조예 1에 따른 다중유전율 특성을 갖는 커패시터 소자의 개략단면도이다.
도 4를 참조하면, 펄스 레이저 증착법(KrF excimer laser λ = 248 nm)을 이용하여 Ag/PMN-PT/LSMO/SrMnO3/Pt 구조의 커패시터 소자를 제조하였다.
먼저, PMN-PT 압전 기판 하부에 Ag 전극을 형성하고, PMN-PT 압전 기판 상에 LSMO 전극, SrMnO3 다중유전율층 및 Pt 전극을 차례로 형성하였다.
실험예
제조예 1에 따른 Ag/PMN-PT/LSMO/SrMnO3/Pt 구조의 커패시터 소자의 특성을 분석하였다. 제조예 1에 따른 커패시터 소자에 Ag전극과 LSMO 전극에 외부 전압을 인가한 경우의 커패시터 소자의 특성을 분석하였다.
도 5는 외부 전압에 따른 PMN-PT 층의 세로축 격자 상수 및 변형률을 나타낸 그래프이다. 또한, 도 6은 외부 전압에 따른 SrMnO3 층의 세로축 격자 상수 및 변형률을 나타낸 그래프이다.
도 5 및 도 6을 참조하면, 외부 전압을 인가함에 따라 도 5의 PMN-PT층의 세로축 격자 상수(c-lattice constant(Å))가 증가하게 되며, 도 6의 SrMnO3층의 세로축 격자 상수도 증가하게 됨을 알 수 있다.
또한, 400 V의 외부 전압을 인가하였을 때, PMN-PT층의 경우, 세로축 격자상수가 4.017 Å 에서 4.025 Å 로 약 0.189% 증가하였고, SrMnO3 층의 경우 3.826 Å 에서 3.833 Å 으로 0.179% 증가하였다. 이는 외부 전압에 의하여 변화된 PMN-PT층의 변형이 SrMnO3 층까지 전달되었음을 알 수 있다.
도 7 및 도 8은 외부 전압에 따른 SrMnO3 층의 분극값 변화를 나타낸 그래프이다.
도 7을 참조하면, Ag 전극과 LSMO 전극에 외부전압을 0 V, 100 V, 200 V, 300 V로 인가하여 PMN-PT에 0 MV/cm, 3.3 MV/cm, 6.6MV/cm, 및 10MV/cm의 전기장을 인가하였을 때, LSMO 전극 및 Pt 전극에 인가되는 전압에 따른 SrMnO3 층의 분극값(polarization(μC/cm2)) 변화를 측정하여 나타내었다.
도 8을 참조하면, 외부 전압의 값에 따른 SrMnO3 층의 잔류 분극(Remanent polarization(μC/cm2))의 값과 보자 전압(coercive voltage(V))의 값을 측정하여 나타내었다.
도 8을 참조하면, 300 V 의 외부 전압을 인가하였을 때, SrMnO3 층의 잔류 분극의 값은 0.47 μC/cm2 에서 0.18 μC/cm2 으로 약 61% 감소하였다. 이는 SrMnO3층의 경우 분극 방향이 가로축 방향인데 외부 전압에 의하여 가로축의 격자 상수가 줄었기 때문이다.
도 9 및 도 10은 외부 전압에 따른 SrMnO3 층의 유전상수의 변화를 나타낸 그래프이다.
도 9를 참조하면, Ag 전극과 LSMO 전극에 외부전압을 0 V, 100 V, 200 V, 300 V 및 400 V로 인가하여 PMN-PT에 0 MV/cm, 3.3 MV/cm, 6.6 MV/cm, 10 MV/cm, 및 13.3 MV/cm의 전기장을 인가하였을 때 LSMO 전극 및 Pt 전극에 인가되는 전압에 따른 SrMnO3 층의 분극값(polarization(μC/cm2)) 변화를 측정하여 나타내었다.
도 9를 참조하면, 커패시턴스 값도 400 V의 외부 전압을 인가하였을 때 2.117 ㎊ 에서 0.888 ㎊ 으로 감소함을 알 수 있다.
도 10을 참조하면, 도 9의 결과에 따라 외부전압에 따른 SrMnO3 층의 유전상수(Dielectric constant) 값 및 유전손실(Dielectric loss) 값을 나타낸 그래프이다.
도 10을 참조하면, 커패시턴스와 유전 상수 관계식에서 유전상수의 값을 구하면, 400 V를 인가하였을 때 4.756 에서 1.995 로 약 58% 감소함을 알 수 있다. 이는 앞 외부 전압이 인가함에 따라 SrMnO3 층의 가로축 격자 상수가 감소하여 분극 값이 감소하였기 때문이다.
따라서, PMN-PT층에 외부 전압을 인가하였을 때, PMN-PT층의 세로축 격자 상수의 증가 및 가로축 격자 상수의 감소를 통하여 SrMnO3 층의 인장 변형율을 제어할 수 있음을 알 수 있다.
본 발명에 따르면, 외부 전압에 의해 다중유전율 특성을 갖는 커패시터 소자를 제공할 수 있다.
따라서, 복수개의 커패시턴스 값을 갖는 커패시터 소자를 제공함으로써, 기존에 대두되었던 실리콘 기반 소자의 문제점인 전자소자의 초고집적화로 인한 전력소모 감소 문제와 데이터 처리 용량 증가 문제를 해결할 수 있을 것이다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 제1 전극 200: 압전 기판
300: 제2 전극 400: 다중유전율층
500: 제3 전극

Claims (9)

  1. 제1 전극;
    상기 제1 전극 상에 위치하는 압전 기판;
    상기 압전 기판 상에 위치하는 제2 전극;
    상기 제2 전극 상에 위치하되, 스트레인 영역에 따라 서로 다른 유전율 값을 가지는 다중유전율층; 및
    상기 다중유전율층 상에 위치하는 제3 전극을 포함하고,
    상기 제1전극 및 제2 전극에 인가되는 전압에 따라 상기 압전 기판의 격자 상수가 변하면서 상기 다중유전율층의 스트레인이 변화하고, 상기 다중유전율층은 소정의 스트레인 영역에서 상전이가 일어나면서 유전율 값이 변화하는 것을 특징으로 하는 다중유전율 특성을 갖는 커패시터 소자.
  2. 제1항에 있어서,
    상기 압전기판은 PMN-PT 물질 또는 PZT 계열 물질을 포함하는 것을 특징으로 하는 다중유전율 특성을 갖는 커패시터 소자.
  3. 제1항에 있어서,
    상기 다중유전율층은 SrMnO3, CaMnO3, 또는 BaMnO3을 포함하는 것을 특징으로 하는 다중유전율 특성을 갖는 커패시터 소자.
  4. 제1항에 있어서,
    상기 제2 전극은 La0 . 7Sr0 . 3MnO3(LSMO), La1 - xCaxMnO3(LCMO), 또는 La1 -xBaxMnO3(LBMO)을 포함하는 것을 특징으로 하는 다중유전율 특성을 갖는 커패시터 소자.
  5. 압전 기판 하부에 제1 전극을 형성하는 단계;
    상기 압전 기판 상에 제2 전극을 형성하는 단계;
    상기 제2 전극 상에 스트레인 영역에 따라 서로 다른 유전율 값을 가지는 다중유전율층을 형성하는 단계; 및
    상기 다중유전율층 상에 제3 전극을 형성하는 단계를 포함하고,
    상기 제1전극 및 제2 전극에 인가되는 전압에 따라 상기 압전 기판의 격자 상수가 변하면서 상기 다중유전율층의 스트레인이 변화하고, 상기 다중유전율층은 소정의 스트레인 영역에서 상전이가 일어나면서 유전율 값이 변화하는 것을 특징으로 하는 다중유전율 특성을 갖는 커패시터 소자 제조방법.
  6. 제5항에 있어서,
    상기 압전기판은 PMN-PT 물질 또는 PZT 계열 물질을 포함하는 것을 특징으로 하는 다중유전율 특성을 갖는 커패시터 소자 제조방법.
  7. 제5항에 있어서,
    상기 다중유전율층은 SrMnO3, CaMnO3, 또는 BaMnO3을 포함하는 것을 특징으로 하는 다중유전율 특성을 갖는 커패시터 소자 제조방법.
  8. 제5항에 있어서,
    상기 제2 전극은 La0 . 7Sr0 . 3MnO3(LSMO), La1 - xCaxMnO3(LCMO), 또는 La1 -xBaxMnO3(LBMO)을 포함하는 것을 특징으로 하는 다중유전율 특성을 갖는 커패시터 소자 제조방법.
  9. 제5항에 있어서,
    상기 다중유전율층을 형성하는 단계는 펄스 레이저 증착법을 수행하여 형성하는 것을 특징으로 하는 다중유전율 특성을 갖는 커패시터 소자 제조방법.
KR1020180019136A 2017-03-22 2018-02-19 다중유전율 특성을 갖는 커패시터 소자 및 그 제조방법 KR102432958B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170036301 2017-03-22
KR1020170036301 2017-03-22

Publications (2)

Publication Number Publication Date
KR20180107711A true KR20180107711A (ko) 2018-10-02
KR102432958B1 KR102432958B1 (ko) 2022-08-17

Family

ID=63864099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180019136A KR102432958B1 (ko) 2017-03-22 2018-02-19 다중유전율 특성을 갖는 커패시터 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102432958B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130041720A (ko) 2011-10-17 2013-04-25 국립대학법인 울산과학기술대학교 산학협력단 기판의 접합 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130041720A (ko) 2011-10-17 2013-04-25 국립대학법인 울산과학기술대학교 산학협력단 기판의 접합 방법

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
‘[보고서] 전압 변조 다중 유전율 소재 개발(외부전기장을 변화시키면 유전율값이 바뀌는 소재 개발),’ 주관연구기관: 광주과학기술원, 책임연구자: 조지영, 주관부처: 미래창조과학부, 2015 (2015.10) 1부.* *
D. Mukherjee et al., ‘Challenges in the stoichiometric growth of polycrystalline and epitaxial PbZr0.52Ti0.48O3/La0.7Sr0.3MnO3 multiferroic heterostructures using pulsed laser deposition,’ Journal of Applied Physics, 112(2012) 064101 (2012.09.17.) 1부.* *
M. Di Ventra et al., ‘Circuit ElementsWithMemory: Memristors, Memcapacitors, and Meminductors,’ in Proceedings of the IEEE, 97(10) Oct. 2009 (2009.09.18.) 1부.* *

Also Published As

Publication number Publication date
KR102432958B1 (ko) 2022-08-17

Similar Documents

Publication Publication Date Title
US11664415B2 (en) Method of making interconnect structure having ferroelectric capacitors exhibiting negative capacitance
KR100268453B1 (ko) 반도체 장치 및 그것의 제조 방법
US6410344B1 (en) Ferroelectric random access memory device and method for the manufacture thereof
KR100469750B1 (ko) 다층산화물 인공격자를 갖는 소자
US7428162B2 (en) Memory device including a plurality of capacitors
JP5440803B2 (ja) Ｍｆｍｓ型電界効果トランジスタ及び強誘電体メモリ装置並びにこれらの製造方法
Sharma et al. Multilevel metal/Pb (Zr0. 52Ti0. 48) O3/TiOxNy/Si for next generation FeRAM technology node
KR20180107711A (ko) 다중유전율 특성을 갖는 커패시터 소자 및 그 제조방법
JP5450912B1 (ja) 不揮発性半導体装置を駆動する方法
CN115621259A (zh) 一种利用硬电极在低温退火条件下提高铁电器件性能方法
KR101003452B1 (ko) 멀티 비트 강유전체 메모리 소자 및 그 제조방법
JP5406415B1 (ja) 不揮発性半導体装置を駆動する方法
US7332760B2 (en) Ferroelectric material for ferroelectric devices
KR102293876B1 (ko) 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법
JP4124010B2 (ja) 強誘電体メモリおよびその製造方法
KR102271382B1 (ko) 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법
KR102154638B1 (ko) 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR102059485B1 (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
US20240147873A1 (en) Piezoelectric memory
KR102198947B1 (ko) 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR100345666B1 (ko) 플라즈마의 전자온도 감소를 이용한 강유전체 소자의 열화감소 방법
JP2024056635A (ja) 非二元論理用の強誘電体ナノ粒子キャパシタ
KR20210031438A (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
Ghosh Engineering ferroelectric switching dynamics
김유진 Negative Capacitance Phenomena in Dielectric/Ferroelectric Bi-layer Structures

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant