KR20180106469A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20180106469A
KR20180106469A KR1020170034828A KR20170034828A KR20180106469A KR 20180106469 A KR20180106469 A KR 20180106469A KR 1020170034828 A KR1020170034828 A KR 1020170034828A KR 20170034828 A KR20170034828 A KR 20170034828A KR 20180106469 A KR20180106469 A KR 20180106469A
Authority
KR
South Korea
Prior art keywords
threshold voltage
value
read
voltage
memory cells
Prior art date
Application number
KR1020170034828A
Other languages
English (en)
Other versions
KR102263047B1 (ko
Inventor
이재윤
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170034828A priority Critical patent/KR102263047B1/ko
Priority to US15/785,641 priority patent/US10204701B2/en
Publication of KR20180106469A publication Critical patent/KR20180106469A/ko
Application granted granted Critical
Publication of KR102263047B1 publication Critical patent/KR102263047B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

데이터 저장 장치의 동작 방법은 제1 리드 전압 및 제2 리드 전압들에 의해 구분된 문턱 전압 구간들의 구간 메모리 셀 개수들에 근거하여 변위 값을 결정하는 단계; 상기 변위 값에 근거하여 조정 방향을 결정하는 단계; 상기 제1 리드 전압으로부터 상기 조정 방향에 위치한 적어도 하나의 문턱 전압 구간에 대응하는 적어도 하나의 신뢰도 값을 조정하는 단계; 및 상기 제1 리드 전압에 근거하여 메모리 셀들로부터 리드된 데이터에 대해, 상기 문턱 전압 구간들에 대응하는 신뢰도 값들을 사용하여 에러 정정 동작을 수행하는 단계를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 데이터 저장 장치에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 향상된 성능의 연판정 디코딩 동작을 수행하는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 제1 리드 전압 및 제2 리드 전압들에 의해 구분된 문턱 전압 구간들의 구간 메모리 셀 개수들에 근거하여 변위 값을 결정하는 단계; 상기 변위 값에 근거하여 조정 방향을 결정하는 단계; 상기 제1 리드 전압으로부터 상기 조정 방향에 위치한 적어도 하나의 문턱 전압 구간에 대응하는 적어도 하나의 신뢰도 값을 조정하는 단계; 및 상기 제1 리드 전압에 근거하여 메모리 셀들로부터 리드된 데이터에 대해, 상기 문턱 전압 구간들에 대응하는 신뢰도 값들을 사용하여 에러 정정 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 제1 리드 전압보다 작은 문턱 전압을 가진 메모리 셀들의 제1 개수에 근거하여, 상기 제1 리드 전압의 변위 값을 결정하는 단계; 상기 변위 값이 임계 값보다 작을 때, 상기 변위 값에 근거하여 조정 방향을 결정하는 단계; 제2 리드 전압들에 의해 구분된 문턱 전압 구간들 중 상기 제1 리드 전압으로부터 상기 조정 방향에 위치한 적어도 하나의 문턱 전압 구간에 대응하는 적어도 하나의 신뢰도 값을 조정하는 단계; 및 상기 제1 리드 전압에 근거하여 상기 메모리 셀들로부터 리드된 데이터에 대해, 상기 문턱 전압 구간들에 대응하는 신뢰도 값들을 사용하여 에러 정정 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 메모리 셀들을 포함하는 비휘발성 메모리 장치; 및 제1 리드 전압 및 제2 리드 전압들에 의해 구분된 문턱 전압 구간들의 구간 메모리 셀 개수들에 근거하여 변위 값을 결정하고, 상기 변위 값에 근거하여 조정 방향을 결정하고, 상기 제1 리드 전압으로부터 상기 조정 방향에 위치한 적어도 하나의 문턱 전압 구간에 대응하는 적어도 하나의 신뢰도 값을 조정하고, 상기 제1 리드 전압에 근거하여 메모리 셀들로부터 리드된 데이터에 대해, 상기 문턱 전압 구간들에 대응하는 신뢰도 값들을 사용하여 에러 정정 동작을 수행하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 메모리 셀들을 포함하는 비휘발성 메모리 장치; 및 제1 리드 전압보다 작은 문턱 전압을 가진 메모리 셀들의 제1 개수에 근거하여, 상기 제1 리드 전압의 변위 값을 결정하고, 상기 변위 값이 임계 값보다 작을 때, 상기 변위 값에 근거하여 조정 방향을 결정하고, 제2 리드 전압들에 의해 구분된 문턱 전압 구간들 중 상기 제1 리드 전압으로부터 상기 조정 방향에 위치한 적어도 하나의 문턱 전압 구간에 대응하는 적어도 하나의 신뢰도 값을 조정하고, 상기 제1 리드 전압에 근거하여 상기 메모리 셀들로부터 리드된 데이터에 대해, 상기 문턱 전압 구간들에 대응하는 신뢰도 값들을 사용하여 에러 정정 동작을 수행하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치 및 그것의 동작 방법은 향상된 성능의 연판정 디코딩 동작을 수행할 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도2는 도1의 메모리 영역에 포함된 메모리 셀들의 문턱 전압 분포들을 예시적으로 도시하는 도면,
도3은 문턱 전압 분포들이 이동할 때, 리드 전압들을 조정하는 방법을 예시적으로 도시한 도면,
도4는 비휘발성 메모리 장치로부터 리드된 데이터에 대한 에러 정정 동작을 간략하게 설명하기 위한 도면,
도5는 다른 문턱 전압 분포들에 관해 부여된 신뢰도 값들을 도시하는 도면,
도6은 도1의 신뢰도 값 생성부의 제1 신뢰도 값 조정 동작을 설명하기 위한 도면,
도7은 도1의 신뢰도 값 생성부의 제1 신뢰도 값 조정 동작을 설명하기 위한 도면,
도8은 제1 리드 전압의 제2 변위 값을 설명하기 위한 도면,
도9는 도1의 신뢰도 값 생성부의 제2 신뢰도 값 조정 동작을 설명하기 위한 도면,
도10은 도1의 데이터 저장 장치의 동작 방법을 예시적으로 도시한 순서도,
도11은 도1의 변위 값 결정부의 동작 방법을 예시적으로 도시한 순서도,
도12는 도1의 데이터 저장 장치의 다른 동작 방법을 예시적으로 도시한 순서도,
도13은 본 발명의 실시 예에 따른 SSD를 도시하는 블록도,
도14는 본 발명의 실시 예에 따른 데이터 저장 장치가 적용된 데이터 처리 시스템을 도시하는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)를 도시한 블록도이다.
데이터 저장 장치(10)는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(10)는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다.
데이터 저장 장치(10)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치(10)는 컨트롤러(100) 및 비휘발성 메모리 장치(200)를 포함할 수 있다.
컨트롤러(100)는 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(100)는 외부 장치로부터 전송된 라이트 요청에 응답하여 비휘발성 메모리 장치(200)에 데이터를 저장하고, 외부 장치로부터 전송된 리드 요청에 응답하여 비휘발성 메모리 장치(200)에 저장된 데이터를 리드하여 외부 장치로 출력할 수 있다.
컨트롤러(100)는 신뢰도 값 생성부(110) 및 에러 정정부(120)를 포함할 수 있다.
신뢰도 값 생성부(110)는 비휘발성 메모리 장치(200)로부터 리드된 데이터의 각각의 비트들에 신뢰도 값들을 부여할 수 있다. 신뢰도 값은 대응하는 비트의 신뢰성을 나타낼 수 있고, 리드된 데이터에 대한 에러 정정부(120)의 에러 정정 동작에서 사용될 수 있다.
한편, 비휘발성 메모리 장치(200)는 데이터를 리드하기 위해 소정의 적어도 하나의 리드 전압을 사용할 수 있다. 이때, 리드된 데이터는 리드 전압의 레벨에 따라 에러 비트들을 포함하기 때문에, 리드 전압의 레벨은 리드 동작의 성능과 밀접한 관련이 있을 수 있다. 본 발명의 신뢰도 값 생성부(110)는 에러 비트들을 최소화하는 리드 전압, 즉, 아이들 리드 전압에 대한 현재 리드 전압의 제1 변위 값을 결정하고, 제1 변위 값에 따라 기 설정된 적어도 하나의 신뢰도 값을 조정하기 위한 제1 신뢰도 값 조정 동작을 수행할 수 있다.
신뢰도 값 생성부(110)는 메모리 셀 카운터(111), 변위 값 결정부(112) 및 신뢰도 값 조정부(113)를 포함할 수 있다.
메모리 셀 카운터(111)는 제1 리드 전압 및 제2 리드 전압들에 의해 구분된 문턱 전압 구간들의 구간 메모리 셀 개수들을 결정할 수 있다. 이때, 제1 리드 전압은 경판정 리드 전압이고, 제2 리드 전압들은 연판정 리드 전압들일 수 있다. 메모리 셀 카운터(111)는 제1 리드 전압 및 제2 리드 전압들을 사용하여 메모리 셀들로부터 리드된 데이터에 근거하여 구간 메모리 셀 개수들을 결정할 수 있다.
변위 값 결정부(112)는 구간 메모리 셀 개수들에 근거하여 제1 리드 전압 의 제1 변위 값을 결정할 수 있다. 변위 값 결정부(112)는 문턱 전압 구간들 중 적어도 하나의 좌측 문턱 전압 구간 및 적어도 하나의 우측 문턱 전압 구간을 포함하는 적어도 하나의 페어를 선택하고, 페어의 좌측 문턱 전압 구간의 구간 메모리 셀 개수와 우측 문턱 전압 구간의 구간 메모리 셀 개수의 차를 제1 변위 값으로 결정할 수 있다.
신뢰도 값 조정부(113)는 제1 변위 값에 근거하여 제1 신뢰도 값 조정 동작을 수행할 수 있다. 구체적으로, 신뢰도 값 조정부(113)는 제1 변위 값에 근거하여 조정 방향을 결정하고, 제1 리드 전압으로부터 조정 방향에 위치한 적어도 하나의 문턱 전압 구간에 대응하는 적어도 하나의 신뢰도 값을 조정할 수 있다. 조정 방향은, 제1 리드 전압이 아이들 리드 전압으로부터 벗어난 방향일 수 있다. 신뢰도 값 조정부(113)는 기 설정된 신뢰도 값의 절대 값을 증가시킴으로써 신뢰도 값을 조정할 수 있다.
에러 정정부(120)는 비휘발성 메모리 장치(200)로부터 리드된 데이터에 대해, 데이터에 부여된 신뢰도 값들에 근거하여 에러 정정 동작을 수행할 수 있다. 에러 정정 동작은 연판정 디코딩 동작일 수 있다.
실시 예에 따라, 신뢰도 값 생성부(110)는 제1 리드 전압의 제2 변위 값을 결정하고, 제2 변위 값에 따라 상술한 제1 신뢰도 값 조정 동작 또는 제2 신뢰도 값 조정 동작을 수행할 수 있다.
구체적으로, 변위 값 결정부(112)는 제1 리드 전압보다 작은 문턱 전압을 가진 메모리 셀들의 제1 개수에 근거하여 제2 변위 값을 결정할 수 있다. 그리고, 신뢰도 값 조정부(113)는 제2 변위 값이 소정의 임계 값보다 작을 때 제2 변위 값에 근거하여 상술한 제1 신뢰도 값 조정 동작을 수행할 수 있다.
그러나 신뢰도 값 조정부(113)는 제2 변위 값이 소정의 임계 값보다 크거나 같을 때 제1 신뢰도 값 조정 동작 대신 제2 신뢰도 값 조정 동작을 수행할 수 있다. 구체적으로, 신뢰도 값 조정부(113)는 제2 리드 전압들의 제2 변위 값들을 각각 결정하고, 제1 리드 전압의 제2 변위 값 및 제2 리드 전압들의 제2 변위 값들에 근거하여 문턱 전압 구간들 각각의 변위 값들의 평균을 결정하고, 변위 값들의 평균에 근거하여 문턱 전압 구간들에 대응하는 적어도 하나의 신뢰도 값을 조정할 수 있다.
비휘발성 메모리 장치(200)는 컨트롤러(100)의 제어에 따라, 컨트롤러(100)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(100)로 전송할 수 있다. 비휘발성 메모리 장치(200)는 데이터가 저장되는 메모리 영역(210)을 포함할 수 있다. 메모리 영역은 복수의 메모리 셀들로 구성될 수 있다.
비휘발성 메모리 장치(200)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
한편, 도1은 데이터 저장 장치(10)가 1개의 비휘발성 메모리 장치(200)를 포함하는 것으로 도시하나, 데이터 저장 장치(10)에 포함되는 비휘발성 메모리 장치들의 개수는 이에 제한되지 않는다.
도2는 도1의 메모리 영역에 포함된 메모리 셀들의 문턱 전압 분포들(D1~D4)을 예시적으로 도시하는 도면이다. 가로축(Vth)은 메모리 셀의 문턱 전압을 의미하고, 세로축(Cell #)은 문턱 전압에 대한 메모리 셀들의 개수를 의미할 수 있다.
도2를 참조하면, 메모리 셀들은 저장된 데이터에 따라 문턱 전압 분포들(D1~D4)을 형성할 수 있다. 예를 들어, 메모리 셀은 데이터 "11"이 저장될 때, 문턱 전압 분포(D1)에 대응하는 문턱 전압을 가짐으로써 문턱 전압 분포(D1)에 위치할 수 있다. 예를 들어, 메모리 셀은 데이터 "10"이 저장될 때, 문턱 전압 분포(D2)에 대응하는 문턱 전압을 가짐으로써 문턱 전압 분포(D2)에 위치할 수 있다. 예를 들어, 메모리 셀은 데이터 "00"이 저장될 때, 문턱 전압 분포(D3)에 대응하는 문턱 전압을 가짐으로써 문턱 전압 분포(D3)에 위치할 수 있다. 예를 들어, 메모리 셀은 데이터 "01"이 저장될 때, 문턱 전압 분포(D4)에 대응하는 문턱 전압을 가짐으로써 문턱 전압 분포(D4)에 위치할 수 있다. 도2에서 도면 부호 "MSB"는 최상위 비트를 의미하고 "LSB"는 최하위 비트를 의미할 수 있다.
한편, 메모리 셀 당 저장되는 비트들의 개수는 도2에 도시된 것처럼 2비트로 제한되지 않는다. 메모리 셀 당 i비트들이 저장될 때 메모리 셀들은 2i개의 문턱 전압 분포들을 형성할 수 있다.
메모리 셀은 소정 리드 전압을 인가받을 때, 자신의 문턱 전압이 리드 전압보다 작은지 또는 큰지에 따라 턴온 또는 턴오프될 수 있다. 그리고, 메모리 셀이 턴온 또는 턴오프됨으로써 비휘발성 메모리 장치(200)는 메모리 셀에 대해 특정 데이터를 획득할 수 있다. 따라서, 비휘발성 메모리 장치(200)는 메모리 셀로 서로 다른 레벨의 리드 전압들(R1~R3)을 각각 인가함으로써 메모리 셀에 대해 데이터를 획득하고, 해당 데이터에 근거하여 메모리 셀의 문턱 전압이 각각의 리드 전압들(R1~R3)보다 작은지 또는 큰지를 결정할 수 있다. 다른 말로 하면, 비휘발성 메모리 장치(200)는 리드 전압들(R1~R3)에 의해 구분된 문턱 전압 분포들(D1~D4) 중 메모리 셀이 어디에 위치하는지를 결정할 수 있다. 예를 들어, 비휘발성 메모리 장치(200)는 어떤 메모리 셀로 리드 전압들(R1~R3)을 인가함으로써 데이터를 획득하고, 획득된 데이터에 근거하여 해당 메모리 셀이 리드 전압(R2)보다 크고 리드 전압(R3)보다 작은 문턱 전압을 가진 것으로 판단되면, 메모리 셀은 문턱 전압 분포(D3)에 위치하는 것으로 결정할 수 있다. 이로부터, 비휘발성 메모리 장치(200)는 해당 메모리 셀에 저장된 데이터가 "00"이라고 결정하고, 메모리 셀에 대한 리드 명령에 응답하여 "00"을 컨트롤러(100)로 전송할 수 있다.
도2에 도시된 바와 같이, 문턱 전압 분포들(D1~D4)이 리드 전압들(R1~R3)에 의해 명확하게 구분되는 경우, 리드 전압들(R1~R3)을 사용하여 메모리 셀들에 저장된 데이터를 리드하는 것은 에러 비트들을 발생시키지 않을 수 있다. 따라서, 비휘발성 메모리 장치(200)는, 메모리 셀들이 문턱 전압 분포들(D1~D4)을 형성하도록 라이트 동작을 수행하고, 메모리 셀들이 문턱 전압 분포들(D1~D4)을 형성한다는 기대 하에 리드 전압들(R1~R3)을 사용하여 리드 동작을 수행할 수 있다. 그러나, 후술될 바와 같이, 문턱 전압 분포들(D1~D4)은 이동할 수 있고, 그 결과 기설정된 리드 전압들(R1~R3)에 의해 명확하게 구분되지 않게 될 수 있다.
도3은 문턱 전압 분포들(D1~D4)이 이동할 때, 리드 전압들(R1~R3)을 조정하는 방법을 예시적으로 도시한 도면이다.
도3을 참조하면, 문턱 전압 분포들(D1~D4)은 성공적인 라이트 동작에 의해 리드 전압들(R1~R3)에 의해 명확하게 구분되도록 형성되었더라도, 시간의 흐름에 따라 또는 다양한 이유들에 의해 문턱 전압 분포들(D1N~D4N)로 이동하고 서로 겹쳐질 수 있다. 이러한 경우, 기설정된 리드 전압들(R1~R3)은 이동된 문턱 전압 분포들(D1N~D4N) 사이에 위치하도록 리드 전압들(R1N~R3N)로 조정되어야 한다. 한편, 리드 전압들(R1~R3)을 리드 전압들(R1N~R3N)로 조정하는 것은 기존에 개발된 다양한 방법들에 따라 수행될 수 있으므로, 그와 관련한 자세한 설명은 생략될 것이다.
다만, 실제 문턱 전압 분포들은 도2 및 도3에 도시된 바와 같이 매끈한 외곽선을 가지지 않기 때문에, 리드 전압들(R1~R3)을 문턱 전압 분포들(D1N~D4N) 사이에 정확히 위치하도록 조정하는 것은 어려울 수 있다. 뿐만 아니라, 만일 문턱 전압 분포들(D1N~D4N)이 문턱 전압 분포들(D1N, D2N)처럼 서로 겹쳐지면, 겹쳐진 부분에 대한 리드 동작은 에러 비트들을 발생시킬 수 있다. 따라서, 후술될 바와 같이, 에러 정정부(120)는 비휘발성 메모리 장치(200)로부터 기설정된 리드 전압들 또는 조정된 리드 전압들에 근거하여 리드된 데이터에 대해 에러 정정 동작을 수행할 수 있다.
도4는 비휘발성 메모리 장치(200)로부터 리드된 데이터에 대한 에러 정정 동작을 간략하게 설명하기 위한 도면이다. 도4에 도시된 문턱 전압 분포들(D11, D12)은 도3의 문턱 전압 분포들(D1N~D4N) 중 어느 2개의 인접한 문턱 전압 분포들일 수 있다.
도4를 참조하면, 제1 리드 전압(HR)은 문턱 전압 분포들(D11, D12)의 골짜기에 위치하는 것으로 간주되는 리드 전압일 수 있다. 예를 들어, 제1 리드 전압(HR)은 비휘발성 메모리 장치(200)에 기 설정되어 있는 리드 전압일 수 있다. 예를 들어, 제1 리드 전압(HR)은 도3을 참조하여 설명한 바와 같이, 비휘발성 메모리 장치(200)에 기 설정되어 있었던 리드 전압으로부터 문턱 전압 분포들(D11, D12)의 골짜기에 위치하도록 조정된 리드 전압일 수 있다. 한편, 도4에서 제1 리드 전압(HR)은 문턱 전압 분포들의 골짜기에 정확하게 위치하는 리드 전압, 즉, 아이들 리드 전압(IR1)과는 일치하지는 않을 수 있다. 아이들 리드 전압(IR1)은 리드 동작에서 에러 비트들의 발생을 최소화시키는 리드 전압일 수 있다.
제1 리드 전압(HR)에 근거하여 메모리 셀들로부터 데이터(이하, 경판정 데이터)가 리드되면, 에러 정정 동작은 제2 리드 전압들(SR1~SR6)을 추가로 사용하여 연판정 디코딩 방식으로 수행될 수 있다. 제2 리드 전압들(SR1~SR6)은 제1 리드 전압(HR)보다 미리 설정된 오프셋 값들만큼 작은 레벨 및 큰 레벨로 결정될 수 있다. 한편, 도4는 6개의 제2 리드 전압들(SR1~SR6)을 도시하지만, 제2 리드 전압들의 개수는 이에 제한되지 않는다.
연판정 디코딩 동작을 구체적으로 설명하면, 우선 컨트롤러(100)는 제1 리드 전압(HR)에 근거한 리드 동작과 유사하게, 제2 리드 전압들(SR1~SR6)에 근거하여 메모리 셀들로부터 데이터(이하, 연판정 데이터)를 리드할 수 있다. 신뢰도 값 생성부(110)는 연판정 데이터를 통해, 각각의 메모리 셀들이 제2 리드 전압들(SR1~SR6)에 의해 구분된 문턱 전압 구간들(S1~S8) 중 어디에 위치하는 지를 결정할 수 있다. 이때, 문턱 전압 구간들(S1~S8)은 도시된 바와 같이 기 설정된 신뢰도 값들에 각각 대응하고, 신뢰도 값 생성부(110)는 메모리 셀이 위치하는 문턱 전압 구간에 따라 해당 메모리 셀 또는 해당 메모리 셀로부터 리드된 경판정 데이터에 신뢰도 값을 부여할 수 있다. 그리고, 에러 정정부(120)는 경판정 데이터와 그것에 부여된 신뢰도 값들을 고려하여 연판정 디코딩 동작을 수행할 수 있다.
여기서 신뢰도 값은 로그 우도비일 수 있다. 신뢰도 값의 특성을 살펴보면, 우선 신뢰도 값의 절대값은 대응하는 경판정 데이터의 신뢰도를 의미할 수 있다. 즉, 신뢰도 값의 절대값이 클수록 대응하는 경판정 데이터의 신뢰도, 즉, 에러 비트가 아닐 확률이 크다는 것을 의미할 수 있다. 그리고, 신뢰도 값의 부호는, 대응하는 경판정 데이터가 "0"일 확률과 "1"일 확률에 따라 결정될 수 있다. 예를 들어, 음수의 신뢰도 값은, 대응하는 경판정 데이터가 "1"일 확률이 상대적으로 높다는 것을 나타내고, 양수의 신뢰도 값은, 대응하는 경판정 데이터가 "0"일 확률이 상대적으로 높다는 것을 나타낸다.
신뢰도 값은 연판정 디코딩 동작의 성능에 직결되므로, 문턱 전압 구간들(S1~S8)은 적절한 신뢰도 값들에 대응되어야 할 것이다. 특히, 문턱 전압 분포들(D11, D12)이 상당히 겹쳐있는 문턱 전압 구간들(S4, S5)은 에러 비트들을 다수 발생시키므로, "0"처럼 작은 절대값의 신뢰도 값들에 대응되어야 한다. 따라서, 문턱 전압 구간들(S1~S8)은 제1 리드 전압(HR)에 가까울수록 작은 절대값의 신뢰도 값에 대응하도록 기 설정될 수 있다. 이러한 설정은 제1 리드 전압(HR)이 아이들 리드 전압(IR1)으로부터 거의 벗어나지 않을 것이라는 예상에 기반할 수 있다.
도5는 다른 문턱 전압 분포들(D21. D22)에 관해 부여된 신뢰도 값들을 도시하는 도면이다. 도5는 제1 리드 전압(HR)이 문턱 전압 분포들(D21. D22)의 아이들 리드 전압(IR2)에 크게 벗어남으로써, 기 설정된 신뢰도 값들이 부적절해진 상황을 도시한다.
도5를 참조하면, 상술한 바와 같이, 제1 리드 전압(HR)을 문턱 전압 분포들(D21. D22)의 골짜기에 위치하도록 조정하는 것은 실제로는 어려울 수 있기 때문에, 제1 리드 전압(HR)은 아이들 리드 전압(IR2)으로부터 크게 벗어날 수도 있다. 결국, 잘못 조정된 제1 리드 전압(HR)에 근거하여 제2 리드 전압들(SR1~SR6) 및 문턱 전압 구간들(S1~S8)이 결정되고, 경판정 데이터는 문턱 전압 구간들(S1~S8)에 대응하는 신뢰도 값들이 부여될 수 있다. 이때, 예를 들어, 문턱 전압 구간(S5)은 문턱 전압 구간(S3)과 비교하면, 문턱 전압 분포들(D21. D22)이 더 작게 겹쳐져 있으므로, 에러 비트의 발생 가능성이 문턱 전압 구간(S3)보다 낮지만, 제일 작은 절대값의 신뢰도 값, 즉, "0"에 대응될 수 있다. 결국, 신뢰도 값들은 경판정 데이터의 신뢰도를 제대로 반영하지 못할 수 있고, 부적절한 신뢰도 값에 근거한 연판정 디코딩 동작은 실패할 수 있다.
후술될 바와 같이 본 발명에 따르면, 제1 리드 전압(HR)이 아이들 리드 전압(IR2)으로부터 벗어난 방향 및 정도가 변위 값으로서 결정되고, 변위 값에 근거하여 신뢰도 값이 조정될 수 있다. 따라서, 연판정 디코딩 동작의 성능이 향상될 수 있다.
도6은 도1의 신뢰도 값 생성부(110)의 제1 신뢰도 값 조정 동작을 설명하기 위한 도면이다. 도6은 문턱 전압 분포들(D21, D22)의 아이들 리드 전압(IR2)으로부터 우측으로 벗어난 제1 리드 전압(HR) 및 제1 리드 전압(HR)에 근거한 제2 리드 전압들(SR1~SR6)을 도시한다.
도6을 참조하면, 메모리 셀 카운터(111)는 문턱 전압 구간들(S1~S8)의 구간 정보를 각각 결정할 수 있다. 구간 정보는 대응하는 문턱 전압 구간에 위치한 메모리 셀들의 개수(이하에서, 구간 메모리 셀 개수)일 수 있다. 구간 정보는 대응하는 문턱 전압 구간에 위치한 문턱 전압 분포들(D21, S22)의 면적에 대응할 수 있다.
상술한 바와 같이, 컨트롤러(100)는 제2 리드 전압들(SR1~SR6)을 사용하여 메모리 셀들로부터 연판정 데이터를 획득할 수 있다. 메모리 셀 카운터(111)는 연판정 데이터에 근거하여 각각의 메모리 셀들이 문턱 전압 구간들(S1~S8) 중 어디에 위치하는지를 결정할 수 있다. 즉, 메모리 셀 카운터(111)는 연판정 데이터에 근거하여 문턱 전압 구간들(S1~S8)의 구간 정보, 즉, 구간 메모리 셀 개수들(SC1~SC8)을 각각 결정할 수 있다.
구체적으로, 우선 메모리 셀 카운터(111)는 각각의 제2 리드 전압들(SR1~SR6)보다 작은 문턱 전압을 가진 메모리 셀들의 개수를 결정함으로써 문턱 전압 구간들(S1~S8)의 구간 메모리 셀 개수들(SC1~SC8)을 결정할 수 있다. 예를 들어, 컨트롤러(100)는 메모리 셀들로 제2 리드 전압(SR1)을 인가하여 획득된 연판정 데이터에 근거하여 제2 리드 전압(SR1)보다 작은 문턱 전압을 가진 메모리 셀들의 개수를 결정함으로써 문턱 전압 구간(S1)의 구간 메모리 셀 개수(SC1)를 결정할 수 있다. 그리고, 컨트롤러(100)는 메모리 셀들로 제2 리드 전압(SR2)을 인가하여 획득된 연판정 데이터에 근거하여 제2 리드 전압(SR2)보다 작은 문턱 전압을 가진 메모리 셀들의 개수를 결정하고, 해당 개수에서 문턱 전압 구간(S1)의 구간 메모리 셀 개수(SC1)를 차감함으로써 문턱 전압 구간(S2)의 구간 메모리 셀 개수(SC2)를 결정할 수 있다.
실시 예에 따라, 구간 정보는 구간 메모리 셀 개수 외에도, 대응하는 문턱 전압 구간에 위치한 문턱 전압 분포들(D21, S22)의 면적에 상응하는 값을 포함할 수 있다. 그러나 이하에서 구간 정보는 구간 메모리 셀 개수인 것으로 발명의 동작이 설명될 것이다.
이어서, 변위 값 결정부(112)는 구간 정보에 근거하여 제1 리드 전압(HR)의 제1 변위 값을 결정할 수 있다. 제1 변위 값은, 제1 리드 전압(HR)이 아이들 리드 전압(IR2)으로부터 벗어난 방향 및 정도를 반영할 수 있다. 제1 변위 값은 문턱 전압 구간들(S1~S8) 중 적어도 하나의 선택된 페어의 구간 정보들을 비교함으로써 결정될 수 있다. 여기서 페어란, 제1 리드 전압(HR)을 기준으로 대칭인 2개의 문턱 전압 구간들을 의미할 수 있다. 예를 들어, 문턱 전압 구간들(S4, S5)이 하나의 페어를 구성하고, 문턱 전압 구간들(S3, S6)이 하나의 페어를 구성할 수 있다. 도6은, 각각이 점과 화살표로 연결된, 4개의 페어들을 도시한다.
계속해서, 제1 변위 값을 결정하기 위해서 문턱 전압 구간들(S1~S8) 중 적어도 하나의 페어, 예를 들어, 문턱 전압 구간들(S3, S6)의 페어가 선택될 수 있다. 제1 변위 값은 선택된 문턱 전압 구간들(S3, S6)의 구간 메모리 셀 개수들(SC3, SC6)의 차일 수 있다.
이때, 도시된 바와 같이, 제1 리드 전압(HR)이 아이들 리드 전압(IR2)으로부터 우측으로 벗어나 위치할 때, 선택된 우측 문턱 전압 구간(S6)의 구간 메모리 셀 개수(SC6)는 좌측 문턱 전압 구간(S3)의 구간 메모리 셀 개수(SC3)보다 많을 수 있다. 다른 말로 하면, 빗금으로 채워진 면적은 점들로 채워진 면적보다 클 수 있다. 또한, 제1 리드 전압(HR)이 아이들 리드 전압(IR2)으로부터 멀리 벗어날수록 문턱 전압 구간(S6)의 구간 메모리 셀 개수(SC6)와 문턱 전압 구간(S3)의 구간 메모리 셀 개수(SC3)의 차이는 증가할 수 있다.
따라서, 신뢰도 값 조정부(113)는 제1 변위 값의 부호에 근거하여 제1 리드 전압(HR)이 아이들 리드 전압(IR2)으로부터 우측으로 벗어난 것으로 결정하고, 우측을 조정 방향으로 결정할 수 있다. 그리고, 신뢰도 값 조정부(113)는 제1 리드 전압(HR)으로부터 조정 방향, 즉, 우측에 위치한 문턱 전압 구간들(S5~S8)의 적어도 하나의 신뢰도 값을 조정할 수 있다. 구체적으로, 문턱 전압 구간들(S5~S8)의 적어도 하나의 신뢰도 값은 기 설정된 절대값보다 큰 절대값을 가지도록 조정될 수 있다. 다른 말로 하면, 조정 방향에 위치한 문턱 전압 구간들(S5~S8)은 아이들 리드 전압(IR2)으로부터 멀리 위치하므로 더 높은 신뢰도에 대응되게 된다.
한편, 신뢰도 값은 예를 들어 "-3"부터 "3"까지의 값을 가지는 것으로 도시되나, 실시 예에 따라, 신뢰도 값의 범위는 확장될 수 있다.
도7은 도1의 신뢰도 값 생성부(110)의 제1 신뢰도 값 조정 동작을 설명하기 위한 도면이다. 도7은 문턱 전압 분포들(D31, D32)의 아이들 리드 전압(IR3)으로부터 좌측으로 벗어난 제1 리드 전압(HR) 및 제1 리드 전압(HR)에 근거한 제2 리드 전압들(SR1~SR6)을 도시한다.
도7을 참조하면, 메모리 셀 카운터(111)는 도6을 참조하여 설명한 바와 동일하게 문턱 전압 구간들(S1~S8)의 구간 메모리 셀 개수들(SC1~SC8)을 구간 정보로서 각각 결정할 수 있다.
이어서, 변위 값 결정부(112)는 구간 메모리 셀 개수들(SC1~SC8)에 근거하여 제1 리드 전압(HR)의 제1 변위 값을 결정할 수 있다. 변위 값 결정부(112)는, 예를 들어, 문턱 전압 구간들(S4, S5)의 페어를 선택하고, 문턱 전압 구간들(S4, S5)의 구간 메모리 셀 개수들(SC4, SC5)의 차를 제1 변위 값으로 결정할 수 있다.
신뢰도 값 조정부(113)는 제1 변위 값의 부호에 근거하여 제1 리드 전압(HR)이 아이들 리드 전압(IR3)으로부터 좌측으로 벗어난 것으로 결정하고, 좌측을 조정 방향으로 결정할 수 있다. 그리고, 신뢰도 값 조정부(113)는 제1 리드 전압(HR)으로부터 조정 방향, 즉, 좌측에 위치한 문턱 전압 구간들(S1~S4)의 적어도 하나의 신뢰도 값을 조정할 수 있다. 즉, 문턱 전압 구간들(S1~S4)의 적어도 하나의 신뢰도 값은 기 설정된 값보다 큰 절대값을 가지도록 조정될 수 있다.
실시 예에 따라 제1 리드 전압(HR)의 제1 변위 값이 매우 작을 때, 예를 들어, 소정의 제1 임계 값보다 작을 때, 신뢰도 값 생성부(110)는 제1 신뢰도 값 조정 동작을 수행하지 않을 수 있다. 제1 변위 값이 매우 작다는 것은 제1 리드 전압(HR)이 아이들 리드 전압으로부터 크게 벗어나지 않았음을 의미하고, 따라서, 기 설정된 신뢰도 값은 조정될 필요가 없을 수 있다.
실시 예에 따라, 어떤 문턱 전압 구간들의 페어에 근거한 제1 리드 전압(HR)의 제1 변위 값이 매우 작을 때, 예를 들어, 소정의 제1 임계 값보다 작을 때, 변위 값 결정부(112)는 문턱 전압 구간들의 다른 페어에 근거하여 제1 변위 값을 다시 산출해볼 수 있다.
실시 예에 따라, 제1 리드 전압(HR)의 제1 변위 값을 결정하기 위한 문턱 전압 구간들의 페어는 제1 리드 전압(HR)에 가장 인접한 페어일 수 있다. 즉, 컨트롤러(100)는 제1 리드 전압(HR)의 제1 변위 값을 결정하기 위해 문턱 전압 구간들(S4, S5)의 페어를 선택할 수 있다.
실시 예에 따라, 컨트롤러(100)는 문턱 전압 구간들의 2 이상의 페어들을 선택하고, 좌측 문턱 전압 구간들의 구간 메모리 셀 개수들을 합산하고 우측 문턱 전압 구간들의 구간 메모리 셀 개수들을 합산하고, 합산된 값들의 차에 근거하여 제1 리드 전압(HR)의 제1 변위 값을 결정할 수 있다.
실시 예에 따라, 메모리 셀 카운터(111)는 구간 메모리 셀 개수들(SC1~SC8)을 전부 결정하지 않고, 제1 리드 전압(HR)의 제1 변위 값을 결정하기 위해 필요한 구간 메모리 셀 개수들만을 선택적으로 결정할 수 있다.
도8은 제1 리드 전압(HR)의 제2 변위 값을 설명하기 위한 도면이다. 도8은 문턱 전압 분포들(D41, D42)의 아이들 리드 전압(IR4)으로부터 우측으로 크게 벗어난 제1 리드 전압(HR) 및 제1 리드 전압(HR)에 근거한 제2 리드 전압들(SR1~SR6)을 도시한다.
도8을 참조하면, 변위 값 결정부(112)는 좀더 정확한 신뢰도 조정 동작을 위해서 제1 리드 전압(HR)의 제2 변위 값을 결정할 수 있다. 제1 리드 전압(HR)의 제2 변위 값은 제1 리드 전압(HR)보다 작은 문턱 전압을 가진 메모리 셀들의 실제 개수, 즉, 도8에서 음영으로 표시된 부분에 위치하는 메모리 셀들의 개수와 기준 개수의 차이의 단위 개수에 대한 비율일 수 있다. 단위 개수는, 문턱 전압 분포들(D41, D42)이 균일하다면, 즉, 메모리 셀들이 문턱 전압 분포들(D41, D42)에 고르게 분포한다면, 단일의 문턱 전압 분포에 위치할 것으로 기대되는 메모리 셀들의 개수일 수 있다. 기준 개수는, 문턱 전압 분포들(D41, D42)이 균일하고 제1 리드 전압(HR)이 아이들 리드 전압(IR4)이라면, 제1 리드 전압(HR)보다 작은 문턱 전압을 가질 것으로 기대되는 메모리 셀들의 개수일 수 있다. 제1 리드 전압(HR)보다 작은 문턱 전압을 가진 메모리 셀들의 실제 개수는 메모리 셀 카운터(111)에 의해 산출될 수 있다.
정리하면, 제2 변위 값은 아래 식에 의해 결정될 수 있다. 여기서 제2 변위 값은 설명을 용이하게 하기 위해 백분율로 계산될 것이고, 도8은 제2 변위 값인 "20"을 도시한다.
제2 변위 값=(제1 리드 전압(HR)보다 작은 문턱 전압을 가진 메모리 셀들의 개수 - 기준 개수)/단위 개수 X 100.
제2 변위 값의 특성을 살펴보면, 도8에 도시된 바와 같이 제1 리드 전압(HR)이 아이들 리드 전압(IR4)의 우측에 위치할 때 제2 변위 값은 양수일 수 있다. 반면에 제1 리드 전압(HR)이 아이들 리드 전압(IR4)의 좌측에 위치할 때 제2 변위 값은 음수일 수 있다. 그리고, 제1 리드 전압(HR)이 아이들 리드 전압(IR4)으로부터 멀리 떨어질수록 제2 변위 값은 더 큰 절대값을 가질 수 있다. 따라서, 제2 변위 값은 제1 리드 전압(HR)이 아이들 리드 전압(IR4)으로부터 얼마나 벗어나 있는지를 제1 변위 값보다 직접적으로 반영할 수 있다.
도9는 도1의 신뢰도 값 생성부(110)의 제2 신뢰도 값 조정 동작을 설명하기 위한 도면이다. 도9는 도8에 도시된 문턱 전압 분포들(D41, D42), 제1 리드 전압(HR) 및 제1 리드 전압(HR)에 근거한 제2 리드 전압들(SR1~SR6)을 도시한다.
신뢰도 값 조정부(113)는 제1 리드 전압(HR)의 제2 변위 값이 소정의 제2 임계 값보다 작을 때 상술한 제1 신뢰도 값 조정 동작을 수행할 수 있다. 즉, 상술한 바와 같이, 신뢰도 값 조정부(113)는 제2 변위 값의 부호에 근거하여 제1 리드 전압(HR)이 아이들 리드 전압(IR4)에 대해 벗어난 방향, 즉, 우측을 조정 방향으로 결정하고, 아이들 리드 전압(IR4)에서 조정 방향으로 위치한 문턱 전압 구간들(S5~S8)의 적어도 하나의 신뢰도 값을 조정할 수 있다.
그러나, 신뢰도 값 조정부(113)는 제1 리드 전압(HR)의 제2 변위 값이 소정의 제2 임계 값보다 크거나 같을 때 제1 신뢰도 값 조정 동작 대신 제2 신뢰도 값 조정 동작을 수행할 수 있다. 예를 들어, 제2 임계 값이 "20"일 때, 신뢰도 값 조정부(113)는 제1 리드 전압(HR)의 제2 변위 값 "20"이 제2 임계 값과 같으므로 아래와 같이 제2 신뢰도 값 조정 동작을 수행할 수 있다.
구체적으로, 신뢰도 값 조정부(113)는 우선 각각의 제2 리드 전압들(SR1~SR6)의 제2 변위 값들을 결정할 수 있다. 제2 리드 전압들(SR1~SR6)의 제2 변위 값들은 앞서 제1 리드 전압(HR)의 제2 변위 값을 결정한 방식과 동일하게 결정될 수 있다. 예를 들어, 제2 리드 전압(SR1)의 제2 변위 값은 제2 리드 전압(SR1)보다 작은 문턱 전압을 가진 메모리 셀들의 실제 개수와 기준 개수의 차이의 단위 개수에 대한 비율이고, "-40"으로 결정될 수 있다.
이어서 신뢰도 값 조정부(113)는 문턱 전압 구간들(S1~S8) 각각의 제2 변위 값들의 평균을 결정할 수 있다. 어떤 문턱 전압 구간에 대한 제2 변위 값들의 평균은, 해당 문턱 전압 구간의 엣지들에서 결정된 제2 변위 값들의 평균일 수 있다. 예를 들어, 문턱 전압 구간(S2)에 대한 제2 변위 값들의 평균은 제2 리드 전압들(SR1, SR2)의 제2 변위 값들 "-40" 및 "-8"의 평균인 "-24"일 수 있다. 한편, 제2 변위 값의 정의에 따라, 좌측 최외각 문턱 전압 구간(S1)에서 좌측 엣지에 대응하는 제2 변위 값은 "-100"이고, 우측 최외각 문턱 전압 구간(S8)에서 우측 엣지에 대응하는 제2 변위 값은 "100"이고, 따라서, 문턱 전압 구간들(S1, S8) 각각에 대한 제2 변위 값들의 평균도 결정될 수 있다.
그리고 신뢰도 값 조정부(113)는 신뢰도 값 조정 테이블(RLT)에 근거하여 제2 변위 값들의 평균에 따라 문턱 전압 구간들(S1~S8)의 신뢰도 값들을 조정할 수 있다. 신뢰도 값 조정부(113)는 문턱 전압 구간들(S1~S8) 각각에 대해, 신뢰도 값 조정 테이블(RLT)에서 제2 변위 값들의 평균에 대응하는 신뢰도 값을 대응하는 문턱 전압 구간에 부여할 수 있다. 예를 들어, 신뢰도 값 조정부(113)는 문턱 전압 구간(S2)에 대해, 제2 변위 값들의 평균 "-24"가 신뢰도 값 조정 테이블(RLT)에서 "-30"부터 "-20"의 구간에 포함되므로, 문턱 전압 구간(S2)에 신뢰도 값 "-2"를 대응시킬 수 있다.
신뢰도 값 조정 테이블(RLT)은 제2 변위 값들의 평균의 소정 구간들에 대응하는 기 설정된 신뢰도 값들을 포함할 수 있다. 상술한 제2 변위 값의 특성과 같이, 제2 변위 값의 평균도 마찬가지로 작은 절대값을 가질수록, 대응하는 문턱 전압 구간은 아이들 리드 전압(IR4)에 가깝고 에러 비트들을 다수 발생시킬 수 있다. 따라서, 신뢰도 값 조정 테이블(RLT)에서 작은 절대값의 제2 변위 값의 평균은 작은 절대값의 신뢰도 값에 대응할 수 있다. 결과적으로, 문턱 전압 구간은 아이들 리드 전압(IR4)에 가까울수록 작은 절대값의 신뢰도 값에 대응할 수 있다.
한편, 신뢰도 값 조정 테이블(RLT)은 제2 변위 값들의 평균의 7개의 구간들을 포함하지만, 구간들의 개수는 이에 제한되지 않는다.
도10은 도1의 데이터 저장 장치(10)의 동작 방법을 예시적으로 도시한 순서도이다.
단계(S110)에서, 변위 값 결정부(112)는 제1 리드 전압 및 제2 리드 전압들에 의해 구분된 문턱 전압 구간들의 구간 메모리 셀 개수들에 근거하여 제1 변위 값을 결정할 수 있다. 구간 메모리 셀 개수들은 제1 리드 전압 및 제2 리드 전압들을 사용하여 메모리 셀들로부터 리드된 데이터에 근거하여 메모리 셀 카운터(111)에 의해 결정될 수 있다.
단계(S120)에서, 신뢰도 값 조정부(113)는 제1 변위 값에 근거하여 조정 방향을 결정할 수 있다. 조정 방향은 제1 리드 전압이 아이들 리드 전압으로부터 벗어난 방향일 수 있다.
단계(S130)에서, 신뢰도 값 조정부(113)는 제1 리드 전압으로부터 조정 방향에 위치한 적어도 하나의 문턱 전압 구간에 대응하는 적어도 하나의 신뢰도 값을 조정할 수 있다. 구체적으로, 신뢰도 값 조정부(113)는 신뢰도 값의 절대값을 증가시킴으로써 적어도 하나의 신뢰도 값을 조정할 수 있다.
단계(S140)에서, 에러 정정부(120)는 제1 리드 전압에 근거하여 메모리 셀들로부터 리드된 데이터에 대해, 문턱 전압 구간들에 대응하는 신뢰도 값들을 사용하여 에러 정정 동작을 수행할 수 있다.
도11은 도1의 변위 값 결정부(112)의 동작 방법을 예시적으로 도시한 순서도이다. 도11에 도시된 동작 방법은, 도10의 단계(S110)의 구체적인 실시 예일 수 있다.
단계(S111)에서, 변위 값 결정부(112)는 문턱 전압 구간들 중 적어도 하나의 좌측 문턱 전압 구간 및 적어도 하나의 우측 문턱 전압 구간을 포함하는 적어도 하나의 페어를 선택할 수 있다.
단계(S112)에서, 변위 값 결정부(112)는 적어도 하나의 좌측 문턱 전압 구간의 구간 메모리 셀 개수와 적어도 하나의 우측 문턱 전압 구간의 구간 메모리 셀 개수의 차를 제1 변위 값으로 결정할 수 있다.
도12는 도1의 데이터 저장 장치(10)의 다른 동작 방법을 예시적으로 도시한 순서도이다.
단계(S210)에서, 변위 값 결정부(112)는 제1 리드 전압보다 작은 문턱 전압을 가진 메모리 셀들의 제1 개수에 근거하여, 제1 리드 전압의 제2 변위 값을 결정할 수 있다. 구체적으로, 변위 값 결정부(112)는 제1 개수와 기준 개수의 차이의 단위 개수에 대한 비율을 제2 변위 값으로 결정할 수 있다. 기준 개수는, 메모리 셀들의 문턱 전압 분포들이 균일하고 제1 리드 전압이 아이들 리드 전압이라면, 제1 리드 전압보다 작은 문턱 전압을 가질 것으로 기대되는 메모리 셀들의 개수일 수 있다. 단위 개수는, 문턱 전압 분포들이 균일하다면, 단일의 문턱 전압 분포에 위치할 것으로 기대되는 메모리 셀들의 개수일 수 있다.
단계(S220)에서, 제2 변위 값이 임계 값보다 작은지 여부에 따라 절차가 진행될 수 있다. 구체적으로, 우선 제2 변위 값이 임계 값보다 작을 때, 절차는 단계(S230)로 진행될 수 있다.
단계(S230)에서, 신뢰도 값 조정부(113)는 제2 변위 값에 근거하여 조정 방향을 결정할 수 있다. 조정 방향은 제1 리드 전압이 아이들 리드 전압으로부터 벗어난 방향일 수 있다.
단계(S240)에서, 신뢰도 값 조정부(113)는 제2 리드 전압들에 의해 구분된 문턱 전압 구간들 중 제1 리드 전압으로부터 조정 방향에 위치한 적어도 하나의 문턱 전압 구간에 대응하는 적어도 하나의 신뢰도 값을 조정할 수 있다.
한편, 단계(S220)에서 제2 변위 값이 임계 값보다 크거나 같을 때, 절차는 단계(S250)로 진행될 수 있다.
단계(S250)에서, 신뢰도 값 조정부(113)는 변위 값 결정부(112)는 제2 리드 전압들의 제2 변위 값들을 각각 결정할 수 있다.
단계(S260)에서, 신뢰도 값 조정부(113)는 제2 변위 값들에 근거하여 문턱 전압 구간들 각각의 제2 변위 값들의 평균을 결정할 수 있다.
단계(S270)에서, 신뢰도 값 조정부(113)는 제2 변위 값들의 평균에 근거하여 문턱 전압 구간들에 대응하는 적어도 하나의 신뢰도 값을 조정할 수 있다. 신뢰도 값 조정부(113)는 제2변위 값들의 평균의 구간들에 각각 대응하는 기 설정된 신뢰도 값들을 참조하여 적어도 하나의 신뢰도 값을 조정할 수 있다.
그리고, 단계(S280)에서, 에러 정정부(120)는 제1 리드 전압에 근거하여 메모리 셀들로부터 리드된 데이터에 대해, 문턱 전압 구간들에 대응하는 신뢰도 값들을 사용하여 에러 정정 동작을 수행할 수 있다.
도13은 본 발명의 실시 예에 따른 SSD(1000)를 도시하는 블록도이다.
SSD(1000)는 컨트롤러(1100)와 저장 매체(1200)를 포함할 수 있다.
컨트롤러(1100)는 호스트 장치(1500)와 저장 매체(1200) 사이의 데이터 교환을 제어할 수 있다. 컨트롤러(1100)는 내부 버스(1170)을 통해 연결된 프로세서(1110), 램(1120), 롬(1130), ECC부(1140), 호스트 인터페이스(1150) 및 저장 매체 인터페이스(1160)를 포함할 수 있다.
프로세서(1110)는 컨트롤러(1100)의 제반 동작을 제어할 수 있다. 프로세서(1110)는 호스트 장치(1500)의 데이터 처리 요청에 따라 저장 매체(1200)에 데이터를 저장하고, 저장 매체(1200)로부터 저장된 데이터를 리드할 수 있다. 프로세서(1110)는 저장 매체(1200)를 효율적으로 관리하기 위해서, 머지 동작 및 웨어 레벨링 동작 등과 같은 SSD(1000)의 내부 동작을 제어할 수 있다.
램(1120)은 프로세서(1110)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 램(1120)은 호스트 인터페이스(1150)로부터 전송된 데이터를 저장 매체(1200)에 전달하기 전에 임시 저장할 수 있고. 저장 매체(1200)로부터 전송된 데이터를 호스트 장치(1500)로 전달하기 전에 임시 저장할 수 있다.
롬(1130)은 프로세서(1110)에 의해 리드되는 프로그램 코드를 저장할 수 있다. 프로그램 코드는 프로세서(1110)가 컨트롤러(1100)의 내부 유닛들을 제어하기 위해서 프로세서(1110)에 의해 처리되는 명령들을 포함할 수 있다.
ECC부(1140)는 저장 매체(1200)에 저장될 데이터를 인코딩하고, 저장 매체(1200)로부터 리드된 데이터를 디코딩할 수 있다. ECC부(1140)는 ECC 알고리즘에 따라 데이터에 발생된 에러를 검출하고 정정할 수 있다.
한편, ECC부(1140)는 도1에 도시된 신뢰도 값 생성부(110) 및 에러 정정부(120)를 포함할 수 있다. 즉, ECC부(1140)는 도1에 도시된 신뢰도 값 생성부(110)의 동작 및 에러 정정부(120)의 동작을 실질적으로 동일하게 수행할 수 있다.
호스트 인터페이스(1150)는 호스트 장치(1500)와 데이터 처리 요청 및 데이터 등을 교환할 수 있다.
저장 매체 인터페이스(1160)는 저장 매체(1200)로 제어 신호 및 데이터를 전송할 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)로부터 데이터를 전송받을 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)와 복수의 채널들(CH0~CHn)을 통해 연결될 수 있다.
저장 매체(1200)는 복수의 비휘발성 메모리 장치들(NVM0~NVMn)을 포함할 수 있다. 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각은 컨트롤러(1100)의 제어에 따라 라이트 동작 및 리드 동작을 수행할 수 있다.
도14는 본 발명의 실시 예에 따른 데이터 저장 장치(10)가 적용된 데이터 처리 시스템(2000)을 도시하는 블록도이다.
데이터 처리 시스템(2000)은 컴퓨터, 랩탑, 넷북, 스마트폰, 디지털 TV, 디지털 카메라, 네비게이션 등을 포함할 수 있다. 데이터 처리 시스템(2000)은 메인 프로세서(2100), 메인 메모리 장치(2200), 데이터 저장 장치(2300) 및 입출력 장치(2400)를 포함할 수 있다. 데이터 처리 시스템(2000)의 내부 유닛들은 시스템 버스(2500)를 통해서 데이터 및 제어 신호 등을 주고받을 수 있다.
메인 프로세서(2100)는 데이터 처리 시스템(2000)의 제반 동작을 제어할 수 있다. 메인 프로세서(2100)는, 예를 들어, 마이크로프로세서와 같은 중앙 처리 장치일 수 있다. 메인 프로세서(2100)는 운영 체제, 애플리케이션 및 장치 드라이버 등의 소프트웨어들을 메인 메모리 장치(2200) 상에서 수행할 수 있다.
메인 메모리 장치(2200)는 메인 프로세서(2100)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 메인 메모리 장치(2200)는 데이터 저장 장치(2300) 및 입출력 장치(2400)로 전송될 데이터를 임시 저장할 수 있다.
데이터 저장 장치(2300)는 컨트롤러(2310) 및 저장 매체(2320)를 포함할 수 있다. 데이터 저장 장치(2300)는 도1의 데이터 저장 장치(10)와 실질적으로 유사하게 구성되고 동작할 수 있다.
입출력 장치(2400)는 사용자로부터 데이터 처리 시스템(2000)을 제어하기 위한 명령을 입력받거나 처리된 결과를 사용자에게 제공하는 등 사용자와 정보를 교환할 수 있는 키보드, 스캐너, 터치스크린, 스크린 모니터, 프린터 및 마우스 등을 포함할 수 있다.
실시 예에 따라, 데이터 처리 시스템(2000)은 LAN(Local Area Network), WAN(Wide Area Network) 및 무선 네트워크 등의 네트워크(2600)를 통해 적어도 하나의 서버(2700)와 통신할 수 있다. 데이터 처리 시스템(2000)은 네트워크(2600)에 접속하기 위해서 네트워크 인터페이스(미도시)를 포함할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치
100: 컨트롤러
110: 신뢰도 값 생성부
111: 메모리 셀 카운터
112: 변위 값 결정부
113: 신뢰도 값 조정부
120: 에러 정정부
200: 비휘발성 메모리 장치
210: 메모리 영역

Claims (14)

  1. 제1 리드 전압 및 제2 리드 전압들에 의해 구분된 문턱 전압 구간들의 구간 메모리 셀 개수들에 근거하여 변위 값을 결정하는 단계;
    상기 변위 값에 근거하여 조정 방향을 결정하는 단계;
    상기 제1 리드 전압으로부터 상기 조정 방향에 위치한 적어도 하나의 문턱 전압 구간에 대응하는 적어도 하나의 신뢰도 값을 조정하는 단계; 및
    상기 제1 리드 전압에 근거하여 메모리 셀들로부터 리드된 데이터에 대해, 상기 문턱 전압 구간들에 대응하는 신뢰도 값들을 사용하여 에러 정정 동작을 수행하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  2. 제1항에 있어서,
    상기 변위 값을 결정하는 단계는,
    상기 문턱 전압 구간들 중 적어도 하나의 좌측 문턱 전압 구간 및 적어도 하나의 우측 문턱 전압 구간을 포함하는 적어도 하나의 페어를 선택하는 단계; 및
    상기 좌측 문턱 전압 구간의 구간 메모리 셀 개수와 상기 우측 문턱 전압 구간의 구간 메모리 셀 개수의 차를 상기 변위 값으로 결정하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  3. 제1항에 있어서,
    상기 조정 방향은, 상기 제1 리드 전압이 아이들 리드 전압으로부터 벗어난 방향인 데이터 저장 장치의 동작 방법.
  4. 제1항에 있어서,
    상기 신뢰도 값을 조정하는 단계는, 상기 신뢰도 값의 절대값을 증가시키는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  5. 제1항에 있어서,
    상기 변위 값이 임계 값을 초과하는지 여부에 따라 신뢰도 값 조정 동작을 수행할지 여부를 결정하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  6. 제1항에 있어서,
    상기 제1 리드 전압 및 제2 리드 전압들을 사용하여 상기 메모리 셀들로부터 리드된 데이터에 근거하여 상기 구간 메모리 셀 개수들을 결정하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  7. 제1 리드 전압보다 작은 문턱 전압을 가진 메모리 셀들의 제1 개수에 근거하여, 상기 제1 리드 전압의 변위 값을 결정하는 단계;
    상기 변위 값이 임계 값보다 작을 때, 상기 변위 값에 근거하여 조정 방향을 결정하는 단계;
    제2 리드 전압들에 의해 구분된 문턱 전압 구간들 중 상기 제1 리드 전압으로부터 상기 조정 방향에 위치한 적어도 하나의 문턱 전압 구간에 대응하는 적어도 하나의 신뢰도 값을 조정하는 단계; 및
    상기 제1 리드 전압에 근거하여 상기 메모리 셀들로부터 리드된 데이터에 대해, 상기 문턱 전압 구간들에 대응하는 신뢰도 값들을 사용하여 에러 정정 동작을 수행하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  8. 제7항에 있어서,
    상기 변위 값을 결정하는 단계는, 상기 제1 개수와 기준 개수의 차이의 단위 개수에 대한 비율을 상기 변위 값으로 결정하는 단계를 포함하고,
    상기 기준 개수는, 상기 메모리 셀들의 문턱 전압 분포들이 균일하고 상기 제1 리드 전압이 아이들 리드 전압이라면, 상기 제1 리드 전압보다 작은 문턱 전압을 가질 것으로 기대되는 메모리 셀들의 개수이고,
    상기 단위 개수는, 상기 문턱 전압 분포들이 균일하다면, 단일의 문턱 전압 분포에 위치할 것으로 기대되는 메모리 셀들의 개수인 데이터 저장 장치의 동작 방법.
  9. 제7항에 있어서,
    상기 변위 값이 임계 값보다 클 때, 상기 제2 리드 전압들의 변위 값들을 각각 결정하는 단계;
    상기 변위 값 및 상기 변위 값들에 근거하여 상기 문턱 전압 구간들 각각의 변위 값들의 평균을 결정하는 단계; 및
    상기 변위 값들의 평균에 근거하여 상기 문턱 전압 구간들에 대응하는 적어도 하나의 신뢰도 값을 조정하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  10. 제9항에 있어서,
    상기 신뢰도 값을 조정하는 단계는, 상기 변위 값들의 평균의 구간들에 각각 대응하는 기 설정된 신뢰도 값들을 참조하여 상기 신뢰도 값을 조정하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  11. 제7항에 있어서,
    상기 조정 방향은, 상기 제1 리드 전압이 아이들 리드 전압으로부터 벗어난 방향인 데이터 저장 장치의 동작 방법.
  12. 제7항에 있어서,
    상기 신뢰도 값을 조정하는 단계는, 상기 신뢰도 값의 절대값을 증가시키는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  13. 복수의 메모리 셀들을 포함하는 비휘발성 메모리 장치; 및
    제1 리드 전압 및 제2 리드 전압들에 의해 구분된 문턱 전압 구간들의 구간 메모리 셀 개수들에 근거하여 변위 값을 결정하고, 상기 변위 값에 근거하여 조정 방향을 결정하고, 상기 제1 리드 전압으로부터 상기 조정 방향에 위치한 적어도 하나의 문턱 전압 구간에 대응하는 적어도 하나의 신뢰도 값을 조정하고, 상기 제1 리드 전압에 근거하여 메모리 셀들로부터 리드된 데이터에 대해, 상기 문턱 전압 구간들에 대응하는 신뢰도 값들을 사용하여 에러 정정 동작을 수행하도록 구성된 컨트롤러를 포함하는 데이터 저장 장치.
  14. 복수의 메모리 셀들을 포함하는 비휘발성 메모리 장치; 및
    제1 리드 전압보다 작은 문턱 전압을 가진 메모리 셀들의 제1 개수에 근거하여, 상기 제1 리드 전압의 변위 값을 결정하고, 상기 변위 값이 임계 값보다 작을 때, 상기 변위 값에 근거하여 조정 방향을 결정하고, 제2 리드 전압들에 의해 구분된 문턱 전압 구간들 중 상기 제1 리드 전압으로부터 상기 조정 방향에 위치한 적어도 하나의 문턱 전압 구간에 대응하는 적어도 하나의 신뢰도 값을 조정하고, 상기 제1 리드 전압에 근거하여 상기 메모리 셀들로부터 리드된 데이터에 대해, 상기 문턱 전압 구간들에 대응하는 신뢰도 값들을 사용하여 에러 정정 동작을 수행하도록 구성된 컨트롤러를 포함하는 데이터 저장 장치.
KR1020170034828A 2017-03-20 2017-03-20 데이터 저장 장치 및 그것의 동작 방법 KR102263047B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170034828A KR102263047B1 (ko) 2017-03-20 2017-03-20 데이터 저장 장치 및 그것의 동작 방법
US15/785,641 US10204701B2 (en) 2017-03-20 2017-10-17 Non-volatile memory device and read threshold voltage adjustment method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170034828A KR102263047B1 (ko) 2017-03-20 2017-03-20 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20180106469A true KR20180106469A (ko) 2018-10-01
KR102263047B1 KR102263047B1 (ko) 2021-06-10

Family

ID=63519422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170034828A KR102263047B1 (ko) 2017-03-20 2017-03-20 데이터 저장 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US10204701B2 (ko)
KR (1) KR102263047B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145357B2 (en) 2019-07-02 2021-10-12 SK Hynix Inc. Memory system, memory controller and method for operating memory system

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7158965B2 (ja) * 2018-09-14 2022-10-24 キオクシア株式会社 メモリシステム
TWI670725B (zh) * 2018-12-05 2019-09-01 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN110517719A (zh) * 2019-08-27 2019-11-29 江苏华存电子科技有限公司 一种动态NandFlash危险块筛选的方法
CN113362877B (zh) * 2020-03-03 2022-06-03 杭州海康存储科技有限公司 一种阈值电压确定方法和装置
CN112735502B (zh) * 2020-12-31 2022-08-23 中国科学院微电子研究所 一种用于闪存的阈值分布拟合方法、装置及系统
CN113595562B (zh) * 2021-07-23 2023-05-09 深圳宏芯宇电子股份有限公司 软数据处理方法、装置、存储介质及解码器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100091535A1 (en) * 2007-03-12 2010-04-15 Anobit Technologies Ltd Adaptive estimation of memory cell read thresholds
US20120008386A1 (en) * 2010-07-07 2012-01-12 Chilappagari Shashi Kiran Determining Optimal Reference Voltages For Progressive Reads In Flash Memory Systems

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011094454A2 (en) * 2010-01-27 2011-08-04 Fusion-Io, Inc. Apparatus, system, and method for determining a read voltage threshold for solid-state storage media
US8856611B2 (en) * 2012-08-04 2014-10-07 Lsi Corporation Soft-decision compensation for flash channel variation
US10475523B2 (en) * 2013-05-31 2019-11-12 Western Digital Technologies, Inc. Updating read voltages triggered by the rate of temperature change
US9270296B1 (en) * 2013-11-13 2016-02-23 Western Digital Technologies, Inc. Method and system for soft decoding through single read
KR20180042974A (ko) 2016-10-19 2018-04-27 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100091535A1 (en) * 2007-03-12 2010-04-15 Anobit Technologies Ltd Adaptive estimation of memory cell read thresholds
US20120008386A1 (en) * 2010-07-07 2012-01-12 Chilappagari Shashi Kiran Determining Optimal Reference Voltages For Progressive Reads In Flash Memory Systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145357B2 (en) 2019-07-02 2021-10-12 SK Hynix Inc. Memory system, memory controller and method for operating memory system

Also Published As

Publication number Publication date
US10204701B2 (en) 2019-02-12
US20180268919A1 (en) 2018-09-20
KR102263047B1 (ko) 2021-06-10

Similar Documents

Publication Publication Date Title
KR102263047B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170039795A (ko) 데이터 저장 장치 및 그것의 동작 방법
US9367389B2 (en) Recovery strategy that reduces errors misidentified as reliable
US10127997B2 (en) Data storage device comprising super block parity data based on page type of word line or plane
US9898363B2 (en) Data storage device and operating method thereof
KR102378541B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102347418B1 (ko) 데이터 처리 장치 및 그것의 동작 방법
KR102564441B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20160372161A1 (en) Data storage device and operating method thereof
CN113628667A (zh) 对用以从存储器单元读取数据的操作的智能主动响应
WO2013070368A1 (en) Soft information generation for memory systems
US11184033B2 (en) Data storage device
KR102500616B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN113628665A (zh) 基于以经优化读取电压为中心的信号和噪声特性确定位错误计数
US9304851B2 (en) Decoding with log likelihood ratios stored in a controller
US9189333B2 (en) Generating soft decoding information for flash memory error correction using hard decision patterns
KR20190019728A (ko) 에러 정정 회로, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
KR20180042974A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN107170482B (zh) 存储器读取方法及存储器装置
KR20190019730A (ko) 에러 정정 회로, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
US20170017417A1 (en) Data storage device and operating method thereof
KR20170113863A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190030294A (ko) 에러 정정 회로, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
KR101982381B1 (ko) 소프트 정보에 대한 데이터 전송의 수행 최적화
KR20190030923A (ko) 에러 정정 회로, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right