KR20180088323A - 금속 본드를 위한 임시적 인터페이스 그래디언트 본딩 - Google Patents

금속 본드를 위한 임시적 인터페이스 그래디언트 본딩 Download PDF

Info

Publication number
KR20180088323A
KR20180088323A KR1020180076689A KR20180076689A KR20180088323A KR 20180088323 A KR20180088323 A KR 20180088323A KR 1020180076689 A KR1020180076689 A KR 1020180076689A KR 20180076689 A KR20180076689 A KR 20180076689A KR 20180088323 A KR20180088323 A KR 20180088323A
Authority
KR
South Korea
Prior art keywords
metal
copper
layer
metal structure
filler
Prior art date
Application number
KR1020180076689A
Other languages
English (en)
Other versions
KR102061420B1 (ko
Inventor
린 글렌
Original Assignee
앰코 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 인코포레이티드 filed Critical 앰코 테크놀로지 인코포레이티드
Publication of KR20180088323A publication Critical patent/KR20180088323A/ko
Application granted granted Critical
Publication of KR102061420B1 publication Critical patent/KR102061420B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H01L2224/11422—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13566—Both on and outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16505—Material outside the bonding interface, e.g. in the bulk of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16505—Material outside the bonding interface, e.g. in the bulk of the bump connector
    • H01L2224/16507—Material outside the bonding interface, e.g. in the bulk of the bump connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8102—Applying permanent coating to the bump connector in the bonding apparatus, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/8183—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

전기 디바이스를 위한 금속 대 금속 본딩을 수행하는 방법과 장치 및 이에 의해 생산된 전기 디바이스. 예를 들어 제약없이, 본 개시의 다양한 양태는 구리 필러 상에 얇은 금속층을 증착하고, 그리고 나서 다른 구리 구성과 구리 필러를 합착하는 것을 포함한다. 얇은 금속층의 원자들은 예를 들어, 구리와 치환 고용체 또는 금속간 화합물을 형성할 수 있다. 농도 기울기는 얇은 금속층에 의해 도입되며, Cu-Cu 인터페이스에서 확산이 즉시 시작된다. 얇은 금속 필름 및 구리는 예를 들어, 인터페이스가 사라지거나 거의 사라질 때까지 확산할 수 있다.

Description

금속 본드를 위한 임시적 인터페이스 그래디언트 본딩{TRANSIENT INTERFACE GRADIENT BONDING FOR METAL BONDS}
본 발명은 전기 디바이스를 위한 금속 대 금속 본딩을 수행하는 방법과 장치 및 이에 의해 생산된 전기 디바이스에 관한 것이다.
예를 들어 직접회로에서, 전기적 연결을 형성하기 위한 현재의 방법은 단점들을 갖는다. 예를 들어, 솔더링이 일반적이나, 솔더는 상대적으로 낮은 녹는점을 갖고, 이것은 최종 제품 상에서 뿐만 아니라 후속 처리 공정 상에서 온도 제약을 설정한다. 또한, 솔더 원자들은 구리 조인트(cupper joint)를 따라 이동하려는 경향이 있기 때문에, 노후화됨에 따라 솔더 조인트의 전기적 및 기계적인 특성들을 변화시킨다. 직접적인 구리 대 구리(Cu-Cu) 본드는 솔더를 필요로 하지 않으나, 대규모로 구리-구리 본드를 생산하기 위한 효과적인 공정들은 고온, 고압 및 긴 드웰타임(dwell times)이 조립 공정을 복잡하게 하기 때문에, 어려운 것으로 알려져왔다.
본 발명의 다양한 양태는 전기 디바이스를 위한 금속 대 금속 본딩을 형성하기 위한 방법 및 장치, 및 이에 의해 생산된 전기 디바이스를 제공한다. 예를 들어 제약없이, 본 발명의 다양한 양태들이 구리 필러(pillar) 상에 얇은 금속층을 증착하고, 이후 구리 필러를 다른 구리 구성과 합착하는 것을 포함하는 공정을 제공한다. 얇은 금속층의 원자들은 예를 들어, 구리와 함께 치환 고용체(substitutional solid solution) 또는 금속간 화합물(intermetallic compounds)을 형성할 수 있다. 농도 기울기(concentration gradient)가 얇은 금속층에 의해 도입되고, Cu-Cu 인터페이스에서 확산이 즉각적으로 시작된다. 얇은 금속층 및 구리는 예를 들어, 인터페이스가 사라지거나 거의 사라질 때까지 확산할 수 있다.
후속하는 논의가 본 개시의 다양한 양태들을 그 예시를 제공하는 것에 의해 제시한다. 이러한 예시들은 비제한적이고, 다라서 본 개시의 다양한 양태의 범위는 제공된 예시들의 어떠한 특정 특징에 의해 반드시 제한되어서는 안된다. 후속하는 논의에서 "예를 들어", "e.g." 및 "예시적인"의 문구들은 비제한적이며 일반적으로 "제한이 아닌 예시의 방법에 의해", "예시적이고 제한적이지 않은" 등과 같은 의미이다.
이하에서 사용될 것처럼, "및/또는"은 "및/또는"에 연결된 리스트에서 어떠한 하나 또는 이상을 의미한다. 예로서, "x 및/또는 y"는 3개의 구성 세트 {(x), (y), (x, y)}의 어느 구성을 의미한다. 즉, "x 및/또는 y"는 "x 및 y의 하나 또는 전체"를 의미한다. 다른 예에서, "x, y 및/또는 z"는 7개의 구성 세트 {(x), (y), (z), (x, y), (x, z), (y, z), (x, y, z)}의 어느 구성을 의미한다. 즉, "x, y 및/또는 z"는 "x, y 및 z의 하나 또는 이상"을 의미한다.
여기서 사용된 용어는 단지 특정 예시들을 설명하기 위한 목적인 것이며, 본 개시의 제한을 의도한 것이 아니다. 여기사 사용된 것처럼, 단수 형태들은 문맥이 명확하게 그렇지 않음을 나타내지 않는 이상, 역시 복수 형태를 포함하도록 의도된 것이다. 본 명세서에서 "포함한다", "구비한다", "포함하는", "구비하는", "갖는다", "갖는"의 용어들은 언급된 특성, 숫자, 단계, 동작, 구성 및/또는 부품의 존재를 명시하는 것이나, 하나 또는 이상의 다른 특성, 숫자, 단계, 동작, 구성, 부품 및/또는 그들의 그룹의 존재나 추가를 배제하는 것이 아니다.
제 1, 제 2 등의 용어들이 여기서 다양한 구성들을 설명하기 위해 사용될 수 있으나, 이러한 구성들은 이러한 용어에 의해 제한되어서는 안되는 것이 이해될 수 있을 것이다. 이러한 용어들은 단지 하나의 구성을 다른 구성과 구분하기 위해 사용된다. 따라서, 예를 들어, 아래에서 논의될 제 1 구성, 제 1 부품 또는 제 1 부분은 본 개시로부터 벗어남이 없이 제 2 구성, 제 2 부품 또는 제 2 부분으로 통칭될 수 있다. 유사하게, "상부", "하부", "측부" 등과 같은 다양한 공간적인 용어들은 하나의 구성을 다른 구성으로부터 상대적인 방식에서 구별하기 위해 사용될 수 있다. 그러나, 예를 들어, 반도체 디바이스가 그 "상부" 면이 수평 방향을 향하고, 그 "하부" 면이 수직 방향으로 향하도록 옆으로 회전될 수 있는 것과 같이, 부품들은 본 개시로부터 벗어남이 없이 다양한 방식으로 지향될 수 있다. 추가적으로, "상부"의 용어는 "상부" 및 "직접적으로 상부"(예를 들어, 중간층이 없이)를 모두 의미하도록 본 명세서에서 사용될 것이다.
도면에서, 다양한 차원(예를 들어, 층 두께, 폭 등은 설명의 명확성을 위해 과장될 수 있다. 또한, 유사한 도면 부호들은 다양한 예시들의 논의에서 유사한 구성을 언급하도록 사용된다.
여기서 제공되는 일 예시에서, 방법은 적어도 하나의 금속 필러(pillar)(또는 다른 금속 구조 또는 구성)을 갖는 제 1 디바이스(또는 디바이스 부품)을 제공하고, 적어도 하나의 제 1 금속의 금속 구성을 갖는 제 2 디바이스(또는 디바이스 부품)을 제공하고, 적어도 하나의 금속 필러 상에 제 2 금속의 층(또는 필름)을 증착하되, 제 2 금속은 제 1 금속과 함께 치환 고용체를 형성하도록 금속 필러에 확산될 수 있는 금속이고, 적어도 하나의 금속 구성으로 접촉하도록 적어도 하나의 금속 필러 상에 상기 층이 있게 하도록 제 1 및 제 2 디바이스들을 합착하고, 제 2 금속층의 확산이 적어도 하나의 금속 필러 및 적어도 하나의 금속 구성으로 이루어지는 동안 100Mpa 이하의 압력을 인가하는 것을 포함하도록 제공된다.
여기서 제공되는 다른 예시적인 실시예에서, 방법은 반도체 다이 상에 구리 필러(또는 다른 금속 구조)에 금속층(예를 들어, 금속 필름 등)을 적용하되, 금속층이 완전히 구리 필러로 확산되기 전에, 금속층이 확산을 드라이브하도록 구리 필러와 농도 기울기를 형성하고, 반도체 패키지 또는 그 구성 상에 구리 구성과 합착하는 것을 포함하도록 제공된다.
여기서 제공되는 또 다른 예시적인 실시예에서, 장치(예를 들어, 패키징된 집적 회로 또는 서브어셈블리 또는 그 일부 등)가 제 1 도전성 영역을 갖는 제 1 디바이스(또는 디바이스 구성), 제 2 도전성 영역을 갖는 제 2 디바이스(또는 디바이스 구성) 및 제 1 도전성 영역과 제 2 도전성 영역을 상호간 연결하는 구리 필러(또는 다른 금속 구조)를 포함하되, 구리 필러는 구리와 함께 치환 고용체를 형성하는 제 2 금속의 원자를 포함하도록 제공된다.
도 1은 구리 대 구리(Cu-Cu) 본드 공정의 예를 도시한 것이다.
도 2는 본 개시의 다양한 양태에 따라, 전기 디바이스 및/또는 그 구성의 예시적인 제조 방법의 플로우 다이어그램을 도시한 것이다.
도 3은 본 개시의 다양한 양태에 따라, 구리 필러를 갖는 예시적인 제 1 디바이스 및 구리 구성을 갖는 예시적인 제 2 디바이스를 도시한 것이다.
도 4는 본 개시의 다양한 양태에 따라, 제 1 디바이스의 구리 필러 상에 증착된 예시적인 금속층을 도시한 것이다.
도 5는 본 개시의 다양한 양태에 따라, 예를 들어 필름 전이 기법을 사용한 제 2 금속의 필름을 증착하는 예시적인 방법을 도시한 것이다.
도 6은 본 개시의 다양한 양태에 따라, 예를 들어, 금속 나노파티클의 현탁 콜로이드(colloidal suspension)를 사용하여 제 2 금속의 필름을 증착하는 다른 예시적인 방법을 도시한 것이다.
도 7은 본 개시의 다양한 양태에 따라, 구리 필러의 금속 필름과 구리 구성 사이의 접점을 형성하기 위해 제 1 디바이스와 제 2 디바이스를 합착하는 것을 도시한 것이다.
도 8은 본 개시의 다양한 양태에 따라, 열 및 압력의 적용을 도시한 것이다.
도 9는 본 개시의 다양한 양태에 따라, Cu-Cu 본드를 구비한 장치를 도시한 것이다.
도 10은 본 개시의 다양한 양태에 따라, 실험 결과의 사진을 도시한 것이다.
도 1은 예시적인 구리 대 구리 본딩 공정을 도시한다. 도면부호 100으로 도시되어 있듯이, 두 개의 기판들(110, 120)은 결합되는 구리 구성들(112, 122)을 갖는다. 도면부호 150에서, 기판들(110, 120)은 구리 구성(112)이 구리 구성(122)과 접촉하도록 하기 위해 합쳐진다. 구리 구성(112, 122)의 사이에서 구리-구리 본드를 가져오기(또는 수행하기) 위해, 높은 압력 및 높은 열이 일반적으로 중요한 드웰 타임동안 인가된다. 만약, 구리 구성(112, 122)의 두 면들이 깨끗(예를 들어, 완벽하게 깨끗)하다면, 무작위적인 원자 운동이 최종적으로 원자들을 두 면들의 사이에서 인터페이스를 가로지르도록 할 것이고, 따라서 인터페이스를 모호하게 할 것이고, 시간이 지남에 따라 인터페이스는 결국 사라질 것이다. 그러나 이것은 원자 운동이 일반적으로 무작위(예를 들어, 대부분 또는 완전히 무작위)이기 때문에 느린 공정이다. 예시적인 압력들이 예를 들어 200MPa보다 클 수 있고, 예시적인 온도들이 예를 들어 300C 보다 클 수 있고, 예시적인 드웰 타임은 예를 들어 한시간에서 수시간의 범위에 있을 수 있다.
도 2는 본 개시의 다양한 양태에 따라, 전기 디바이스 및/또는 그 구성을 제조하는 방법의 예시적인 방법 200의 플로우 다이어그램을 보여준다. 전기 디바이스는 다양한 특성의 무엇이나 포함할 수 있고, 그 비제한적인 예시들이 여기서 제공된다. 예를 들어, 전기 디바이스는 반도체 디바이스, 능동 또는 수동 전기 디바이스, 프로세서, 메모리, 주문형 집적 회로(application-specific integrated circuit), 디지털 신호 프로세서, 수치 보조 처리기(math coprocessor), 그래픽 프로세서 등을 포함할 수 있다. 예를 들어, 예시적인 방법 200의 다양한 양태들은 본 개시의 다양한 양태에 따라 금속 본드를 형성하는 것을 포함할 수 있다. 도 3 내지 도 8은 도 2의 흐름 시퀀스에 따른 방법의 다양한 단계에서 예시적인 디바이스들 및/또는 구성을 도시한 도면을 제공하고, 도 9는 본 개시의 다양한 양태에 따라 형성된 금속 본드를 포함하는 예시적인 반도체 디바이스(예를 들어, 반도체 다이 또는 기판)의 도면이다.
금속 대 금속 본딩 공정들은 특정한 예시적인 금속들의 상황에서 설명된다. 예를 들어, 구리 대 구리(Cu-Cu) 본드가 자세히 설명된다. 비록 예시적인 구리 구현예가 자세히 설명되지만, 본 개시의 범위는 구리 또는 구리-구리 본드로 제한되지 않는다. 예를 들어, 구리 외의 다른 금속들이 여기서 설명될 것처럼 본드될 수 있다. 이러한 다른 금속들은 예를 들어, 은, 주석, 납, 금 등과 같은 낮은 융점을 갖는 어느 것도 포함할 수 있다.
도 2에 도시된 것과 같이, 이러한 도면들은 본 개시의 다양한 양태에 따라 전기 디바이스 및/또는 그 구성의 예시적인 방법 200의 흐름 다이어그램을 도시한다. 예시적인 방법 200, 예를 들어 구리-구리 본드 방법은 제공되거나 형성된 적어도 하나의 구리 필러(pillar)를 갖는 제 1 디바이스에서의 블록 210, 제공되거나 형성된 저겅도 하나의 구리 구성을 갖는 제 2 디바이스에서의 블록 220, 적어도 하나의 구리 필러 상에 증착(또는 형성)된 제 2 금속의 층(여기서 필름으로 언급될 수도 있음)의 블록 230, 적어도 하나의 구리 구성에 접촉하여 적어도 하나의 구리 필러(또는 그 상부에 증착된 제 2 금속)을 형성하도록 제 1 및 제 2 디바이스가 합착되되, 증착과 합착하는 동안의 시간은 필름과 구리 필러의 사이 및/또는 필름 및 구리 구성 사이에서의 농도 기울기가 일어나도록 충분히 작은 블록 240, 압력이 적용되는 블록 250, 열이 적용되는 블록 260을 포함할 수 있다.
도 2를 수반한 본 개시의 다양한 양태들은 구리-구리 본딩 프로세서를 제공한다. 비록 본 개시의 범위가 필러를 구성들에 또는 그 반대로 본딩하는 것에 제한되지 않지만 프로세스는 일반적으로 적어도 하나의 구리 필러를 적어도 하나의 구리 구성에 본딩하는 상황으로 설명된다. 예를 들어, 어떠한 크기 또는 형태(필러, 포스트, 패드, 범프. 볼, 랜드, 트레이스, 와이어, 도금된 구성 등)의 금속도 본 개시의 다양한 양태에 따라 본드될 수 있다.
일 실시 구현예에서, 구리 필러 상에 증착된 제 2 금속의 필름(또는 얇은 층)은 제 2 금속 및 구리 필러의 구리 사이의 농도 기울기를 형성한다. 농도 기울기는 구리 필러의 구리 원자들의 제 2 금속으로의 확산과, 제 2 금속으로부터 구리로의 원자들의 확산을 구동한다. 구리 필러가 구리 구성(예를 들어, 그 사이의 제 2 금속의 필름과 함께)과 접촉하도록 이동된 때, 제 2 금속과 구리 구성 사이의 제 1 인터페이스에서의 첫 번째 것; 제 2 금속과 구리 구성 사이의 제 2 인터페이스에서의 두 번째 것의 두 개의 농도 기울기가 존재한다. 확산은 적어도 거의 모든 제 2 금속이 완전히 구리로 확산되고, 인터페이스(예를 들어, 적어도 일부, 대부분, 거의 전부 또는 전체 인터페이스에서)가 필수적으로 사라질 때까지 모든 방향에서 계속된다. 일부 예시적인 구현예에서, 제 1 및/또는 제 2 인터페이스들(또는 그 일부)는 농도 기울기의 확산이 완료된 이후 거의 구분될 수 없거나 감지할 수 없을 수 있다.
확산은 농도 기울기로 인해 급격하게 이루어질 수 있다. 제 2 금속을 증착(예를 들어, 구리 필러 등의 상부에)하는 것과 디바이스들을 합착하는 것(예를 들어, 구리 필러와 구리 금속을 그 사이의 제 2 금속으로 합착하는 것)의 사이의 시간은 작게 유지되어, 농도 기울기는 디바이스가 합착될 때까지 여전히 존재할 것이다. 실제 확산 시간은 금속층(예를 들어, 필름)의 두께에 기반하여 변화할 수 있고, 예를 들어 더 얇은 필름은 더 짧은 시간에 대응될 수 있다. 예시들이 여기서 제공된다.
일부 예시적인 구현예에서, 제 2 금속은 구리(또는 만약 대체적인 금속이 구리 대신 사용된다며, 대체적인 금속)와 치환 고용체를 형성할 수 있는 금속이다. 예를 들어, 제 2 금속은 금(Au), 니켈(Ni), 은(Ag), 팔라듐(Pd), 백금(Pt), 아연(Zn), 그 조합 또는 그 합금 등을 포함하는 그룹으로부터의 금속일 수 있다. 다른 예시적인 구현예에서, 제 2 금속은 확산이 완료된 이후 인터페이스에서 금속간 화합물(IMC)를 형성하는 금속이다.
여기서 설명되는 예시들은 금속 합금들을 본딩하는 것에 역시 적용될 수 있다. 금속 합금을 본딩할 때, 제 2 금속은 예를 들어 합금 내에서 상대적으로 빠른 확산체(diffuser)이고 바람직하게는 함금 내에서 치환 고용체를 형성하는 금속일 수 있다.
예시적인 방법 200의 블록 210에서, 적어도 하나의 구리 필러를 갖는 제 2 디바이스가 제공된다. 예시적인 방법 200의 블록 220에서, 적어도 하나의 구리 구성을 갖는 제 2 디바이스가 제공된다. 예를 들어, 블록 210 및 220은 도 3에 도시된다. 도 3에 도시된 것처럼, 기판(310), 도전성 영역(320, 322), 및 적어도 하나의 구리 필러(330, 332)를 포함하는 제 1 디바이스(300)가 제공된다. 또한, 도 3에 도시된 것처럼, 기판(370), 도전성 영역(380, 382), 적어도 하나의 구리 구성(384, 386)을 포함하는 제 2 디바이스(360)가 제공된다(220, 도 2). 기판(310, 370)은 다양한 기판(예를 들어, 반도체 다이, 능동 또는 수동 전기 컴포넌트, 인쇄 와이어 보드, 리드 프레임, 인터포저 등)의 어느 특징을 포함할 수 있다.
일부 예시적인 구현예에서, 제 1 디바이스(300)(또는 다른 컴포넌트)은 이전의 제조 공정의 일부로서 그 상부에(예를 들어, 그 능동 및/또는 수동면 상에) 형성된 다수의 구리 필러(330, 332)를 갖는 기판(310)으로서 반도체 다이를 포함한다. 다른 예시적인 구현예에서, 제 1 디바이스(300)는 이전의 제조 공정의 일부로서 형성된 구리 필러를 포함하는 다수의 반도체 다이를 포함하는 처리된 실리콘 웨이퍼(processed silicon wafer)이다. 구리 필러(330, 332)는 예를 들어, 매우 작은 직경 및 매우 미세한 피치(pitch)를 가질 수 있다. 예를 들어, 일부 예시적인 구현예에서, 구리 필러(330, 332)는 약 20 마이크론(micron)에서 약 150 마이크론의 직경을 가질 수 있고 및/또는 약 40 마이크론에서 약 300 마이크론의 피치를 가질 수 있다. 구리 필러는 예를 들어, 본 개시의 범위를 벗어남이 없이 어떠한 직경 및 피치를 가질 수 있다.
구리 필러의 예시적인 형태로서, 구리 필러(332)는 언더 범프 메탈(예를 들어 티타늄-텅스텐(TiW) 등)를 도전성 영역(322) 상에 형성(예를 들어, 스퍼터링 등)하고, 언더 범프 메탈 상에 템플레이트(template)(예를 들어, 절연체, 포토레지스트 등)를 통해 구리를 도금하는 것에 의해 제 1 디바이스(300)의 도전성 영역(332)(예를 들어, 본딩 패드, 알루미늄 본딩 패드 등)에 형성될 수 있다. 도전성 영역(322) 상에 구리 필러(332)의 형성은 구리 필러(332)의 엣지와 도전성 영역(322)의 사이에 언더컷(또는 갭)이 존재하도록 있을 수 있다.
여기서 논의되는 도 3 및 다른 도면들은 구리 필러 및 구리 구성들의 단일 행(single rows)을 도시한 2차원 단면을 보여준다. 일부 예시적인 구현예에서, 구리 필러 및 구리 구성들의 2차원 배열이 제공되고, 구리-구리 본드의 2차원 배열이 형성된다. 어느 방향에서 구리 필러 및 구리 구성의 어느 수든 본 개시의 범위를 벗어나지 않고 포함될 수 있다.
제 1 디바이스(300)의 도전성 영역(320, 322)은 구리 필러(330, 332)와 전기적(및/또는 기계적) 접촉을 형성한다. 도전성 영역(330, 332)은 예를 들어, 아무 종류의 기판(310) 상에 형성된 금속층을 포함할 수 있다. 예를 들어, 도전성 영역(320, 322)은 반도체 다이(예를 들어, 그 능동 또는 수동면) 상에, 어떠한 적절한 유기 또는 무기 기판 상에, 어떠한 인쇄배전판(printed wire board) 또는 라미네이트 기판 상에, 반도체 패키지의 어떠한 구성 상에, 마더보드 상 등에 형성된 패드 및/또는 랜드와 같은 노출된 금속층을 포함할 수 있다. 일부 예시적인 구현예에서, 제 1 디바이스(300)는 도전성 물질, 반도체 물질, 도핑된 반도체 물질, 절연 물질, 도전층 층 등(미도시)의 다수의 층을 포함할 수 있다. 이러한 층들은 예를 들어, 일반적인 반도체 제조 프로세스를 사용하여 형성될 수 있다.
제 2 디바이스(360)의 도전성 영역(380, 382)은 구리 구성(384, 386)과 전기적(및/또는 기계적) 접속을 형성한다. 도전성 영역(380, 382)은 예를 들어, 아무 타입의 기판(370) 상에 형성된 금속층을 포함할 수 있다. 예를 들어, 제 1 디바이스(300)의 도전성 영역(320, 322)과 유사하게, 제 2 디바이스(360)의 도전성 영역(380, 382)은 반도체 다이(예를 들어, 그 능동 또는 수동면) 상에, 재배선층(redistribution layer, RDL) 상에, 어떠한 다른 적절한 유기 또는 무기 기판 상에, 어떠한 인쇄배전판 또는 라미네이트 기판 상에, 어떠한 반도체 패키지의 구성 상에, 마더보드 상 등에 형성된 패드 및/또는 랜드와 같은 노출된 금속층을 포함할 수 있다.
제 2 디바이스(360)의 구리 구성(384, 386)은 예를 들어, 제 2 디바이스(360)의 도전성 영역(380, 382)에 전기적으로(및/또는 기계적으로) 연결된 노출된 구리 구성을 포함할 수 있다. 일부 예시적인 구현예에서, 도전성 영역과 구리 구성의 조합은 각각 단일한 하나의 도체(conductor)로서 형성된다. 예를 들어, 도전성 영역(380) 및 구리 구성(384)은 제 2 디바이스(360)의 표면에 노출된 단일한 구리 패드의 일부일 수 있다. 다른 예시적인 구현예에서, 구리 구성(384, 386)은 도전성 영역(380, 382)로부터 명백하게 분리될 수 있다. 예를 들어, 일부 예시적인 구현예에서, 구리 구성(384, 386)은 제 1 디바이스(300) 상의 구리 필러의 구성과 유사하게 도전성 영역(380, 382) 상에 형성된 구리 필러일 수 있다.
제 1 디바이스(300) 및 제 2 디바이스(360)을 제공하는 것(예를 들어, 도 2의 블록(210, 220)에서)은 제 1 및 제 2 디바이스(300, 360)의 제조를 포함하거나 포함하지 않을 수 있다. 예를 들어, 일부 예시적인 구현예에서, 제 1 디바이스를 제공하는 것은 제 1 디바이스의 제조(예를 들어, 이전 제조 공정에서)를 포함한다. 다른 구현예에서, 제 1 디바이스를 제공하는 이전에 제조되고, 운송되고 및/또는 저장된 디바이스를 회수하거나(retrieving) 및/또는 제공하는 것을 포함한다. 또한, 예를 들어, 일부 예시적인 구현예에서, 제 2 디바이스를 제공하는 것은 제 2 디바이스를 제조(예를 들어, 이전 제조 공정에서)를 포함한다. 다른 예시적인 구현예에서, 제 2 디바이스를 제공하는 것은 이전에 제조되고, 운송되고 및/또는 저장된 디바이스를 회수하거나 및/또는 제공하는 것을 포함한다.
일부 예시적인 구현예에서, 구리 필러 및 구리 구성들은 순수 구리(Cu)이고, 다른 예시적인 구현예에서, 구리 필러 및/또는 구리 구성들은 불순물을 포함하여, 그것들은 순수한 구리가 아니거나 및/또는 그것들은 구리 합금이다. 여기서 사용되듯이, 용어 "구리"는 순수 구리 및 다소 불순물이 섞인 구리를 언급한다. 예를 들어, 일부 예시적인 구현예에서, 구리는 납, 주석, 아연, 황, 보론 및/또는 다른 구성의 미량(trace amounts)을 포함할 수 있다.
본 설명의 이하는 때로 본 개시의 범위가 그리 제한적이지 않지만, 반도체 패키지(예를 들어, 패키지 기판 등)로서 구리 구성으로 제 2 디바이스를 언급한다. 어떠한 수 또는 종류의 디바이스 및/또는 구성들도 여기서 설명되는 방법을 사용하여 형성되는 구리-구리 본드를 포함할 수 있다. 예를 들어, 제 1 디바이스는 반도체 다이, 상부 패키지, 아무것이나 다양한 능동 또는 수동 컴포넌트 등을 포함할 수 있고, 제 2 디바이스는 패키징 기판, 인터포저, 다른 반도체 다이, 하부 반도체 패키지 등을 포함할 수 있다.
예시적인 방법 200의 블록 230은 적어도 하나의 구리 필러(예를 들어, 블록 210에서 제공된 것처럼) 상에 제 2 금속의 필름(또는 얇은 층)을 증착하는 것을 포함한다. 블록 210은 예를 들어 도 4에 도시되어 있다. 도 4에 도시된 것처럼, 금속 필름(402, 404)(예를 들어, 얇은 금속층)이 제 1 디바이스(300)의 구리 필러(330, 332) 상에 증착된다. 일부 예시적인 구현예에서, 금속 필름(402, 404)는 구리와 치환 고용체를 형성하는 제 2 금속의 금속 원자들을 포함한다. 이러한 예시에서, 제 2 금속은 예를 들어 과도기적 인터페이스 그래디언트(Transient Interface Gradient, TIG) 금속으로 언급될 수 있는데, 그것이 금속 필름(402, 404)와 구리 필러(330, 332)의 사이에서 임시적인 농도 기울기를 생성하기 때문이다. 이러한 농도 기울기는 구리로 TIG 금속의 확산을 드라이브하고, TIG 금속으로 구리의 확산을 드라이브한다. 따라서, 증착 이후 짧게, TIG 금속 필름은 구리로 확산되기 시작할 것이고, TIG 금속과 구리 사이의 인터페이스는 사라지기 시작할 것이다.
다른 예시적인 구현예에서, 금속 필름(402, 404)(예를 들어, 얇은 금속층)은 확산이 완료된 이후 구리와 금속간 화합물을 형성하는 제 2 금속의 금속 원자들을 포함한다. 예를 들어, 금속 필름(402, 404)은 금속간 화합물로서 Cu3Sn 및 Cu6Sn5를 형성하는 주석(Sn)을 포함할 수 있다. 또한, 예를 들어, 금속 필름(402, 404)은 금속간 화합물로서 Al2Cu를 형성하는 알루미늄(Al)을 포함할 수 있다.
금속 필름(402, 404)의 증착은 본 개시의 범위에서 벗어남이 없이 아무 다양한 방법으로 수행될 수 있다. 예를 들어, 일부 예시적인 구현예에서, 금속 필름(402, 404)은 스퍼터 증착과 같은 기법을 사용하여 형성된다. 금속 필름(402, 404)을 형성하는 다른 예시적인 방법은 예를 들어 도 5 및 6을 참조하여 여기서 설명된다.
금속 필름(402, 404)의 두께는 예를 들어 약 10 나노미터(nm) 내지 1 마이크론(또는 일부 케이스에서 더 두꺼운)일 수 있다. 일부 예시적인 구현예에서, 금속층(402, 404)의 바람직한 두께는 바람직한 확산 시간뿐만 아니라 구리와 제 2 금속의 상대적인 부피에 기반하여 결정될 수 있다. 예를 들어, 더 큰 두께는 더 작은 두께에 비해 상대적으로 더 긴 확산 시간 및 본딩 공정 동안 공정 스텝들의 사이에서 더 많은 시간을 야기할 수 있다. 또한, 예를 들어, 더 작은 두께는 더 큰 두께에 비해 최종적으로 완전하게 확산된 Cu-Cu 본드에서 구리 내 제 2 금속의 상대적으로 더 낮은 최종 농도를 제공할 수 있으나, 확산을 더 빨리 이루어질 것이다. 일부 예시적인 구현예에서, 제 2 금속 필름(402, 404)의 두께는 10% 미만의 구리 내 제 2 금속의 최종 농도를 제공하도록 선택된다. 다른 예시적인 구현예에서, 제 2 금속층(402, 404)의 두께는 1.0% 미만의 구리 내 제 2 금속의 최종 농도를 제공하도록 선택된다. 또 다른 예시적인 구현예에서, 제 2 금속 필름(402, 404)의 두께는 0.5% 미만의 구리 내 제 2 금속의 최종 농도를 제공하도록 선택된다.
비록 금속 필름(402, 404)이 제 1 디바이스(300)의 구리 필러(330, 332)에 증착된 것으로 도시되었지만, 본 발명의 개시의 범위는 이에 한정되지 않는다. 예를 들어, 일부 예시적인 구현예에서, 금속 필름(402, 404)은 구리 필러(330, 332) 대신 제 2 디바이스(360)의 구리 구성(384, 386) 상에 증착된다. 또 다른 예시적인 구현예에서, 금속 필름(402, 404)는 제 1 디바이스(300) 및 제 2 디바이스(360) 모두에 증착된다. 비록 금속 필름(402, 404)가 단지 구리 필러(330, 332)의 단면(end surfaces)에 증착된 것으로 도시되었으나, 본 개시의 범위는 이로서 제한되지 않는다. 예를 들어, 금속 필름(402, 404)은 예를 들어 단면의 인접한 구리 필러(330, 332)의 면의 적어도 일부에도 역시 형성될 수 있다. 이러한 예시적인 구현예에서, 금속 필름(402, 404)의 폭은 구리 필러(330, 332)에 비해 더 넓을 수 있다.
도 5는 본 개시의 다양한 양태에 따라, 예를 들어 구리 필러 또는 다른 구조 상에 제 2 금속의 필름을 증착하는 예시적인 방법을 도시한다. 예를 들어, 도 5는 구리 필러(330, 332) 상에 금속 필름(502)의 각 영역(402, 404)을 증착하기 전후에 표면(500)에 부착된 금속 필름(502)을 도시한다. 도면번호 510, 520 및 530은 제 1 디바이스(300)의 구리 필러(330, 332) 상에 증착된 금속 필름(500)의 각 영역(402, 404)를 야기하는 동작의 순서(sequence)를 도시한다.
도면부호 510에서, 금속 필름(502)는 표면(500)에 부착된다. 일부 예시적인 구현예에서, 표면(500)은 유리 또는 다른 폴리싱된 표면(polished surface)과 같은 평탄한 표면이다. 광 접착제(미도시)는 예를 들어 필요하다면, 표면(500) 상에 제 2 금속의 얇은 필름(502)를 증착하기에 앞서 표면(500)에 적용될 수 있다. 광 접착제(또는 접착제가 없이) 예를 들어, 이하에서 설명하는 것처럼, 구리 필러(330, 332)와 접촉하는 때, 금속 필름(502)가 표면(500)으로부터 분리되도록 사용될 수 있다.
도면부호 520에서, 제 1 디바이스(300)(또는 그 단부 영역)의 구리 필러(330, 332)는 금속 필름(502)와 접촉하도록 이동된다. 짧은 간격의 시간 이후, 확산이 시작되고, 금속 필름(502)의 영역들은 표면(500)에 비해 구리 필러(330, 332)에 더 강하게 본딩된다. 도면부호 530에서, 제 1 디바이스(300)는 표면(500)으로부터 잡아당겨져서 떨어지고, 각 영역(402, 404)에서 금속 필름(502)을 표면(500)으로부터, 금속 필름(502)의 나머지와 구리 필러(330, 332)의 잔존으로부터 분리시키도록 야기한다.
도 6은 본 개시의 다양한 양태에 따라, 예를 들어, 구리 필러 또는 다른 구조 상에 제 2 금속의 필름을 증착하는 다른 예시적인 방법을 도시한다. 예를 들어, 도 6은 구리 필러 상에 증착되기에 앞서 금속 나노파티클의 현탁 콜로이드(colloidal suspension)를 도시한다. 도면부호 610, 620 및 630은 제 1 디바이스(300)의 구리 필러(330, 332) 상에 증착된 금속 필름(402, 404)를 유발하는 동작의 순서를 도시한다.
도면부호 610에서, 금속 나노파티클의 현탁 콜로이드(602)는 컨테이너(600)에 준비된다. 도면부호 620에서, 제1 디바이스(300)의 구리 필러(330, 332)는 현탁 콜로이드(602)와 접촉하도록 이동된다. 짧은 간격의 시간 이후, 확산이 시작되고, 금속 나노파티클의 얇은 필름이 구리 필러(330, 332) 상에 형성된다. 도면부호 630에서, 제 1 디바이스(300)는 현탁 콜로이드(602)로부터 잡아당겨져서 떨어지고, 구리 필러(330, 332) 상에 얇은 금속 필름(402, 404)를 야기한다. 이 단계에서, 제 1 디바이스(300)는 도 4에 도시된 것과 같이, 동일한 처리 상태에 있다.
블록 240에서, 제 1 디바이스(300)과 제 2 디바이스(360)은 금속 필름(402, 404)(예를 들어, 블록 230에 증착된 것과 같이) 제2 디바이스(360)의 적어도 하나의 구리 구성(384, 386)과 접촉하도록 합착된다. 도 7에 도시된 것처럼, 제 1 디바이스(300) 및 제 2 디바이스(360)는 구리 필러(330, 332) 및 구리 구성(384, 386) 상에 금속 필름(402, 404)의 사이에 접촉을 형성하도록 합착된다. 제 1 디바이스(300) 및 제 2 디바이스(360)는 합착되서, 구리 필러(330, 332) 상의 금속 필름(402, 404)는 제1 디바이스(300)의 구리 필러(330, 332)와 제 2 디바이스(360)의 구리 구성(384, 386)의 사이에서 샌드위치된다. 예를 들어, 도 7에서, 금속 필름(404)는 구리 필러(332)와 구리 구성(386)의 사이에서 샌드위치된 것으로 도시되었다.
위에서 설명한 것처럼, 농도 기울기는 금속 필름(404)과 제 1 디바이스(300)의 구리 필러(332)의 사이의 경계(또는 인터페이스)에 존재한다. 농도 기울기는 또한 금속 필름(404)과 제 2 디바이스(360)의 구리 구성(386)의 사이에 존재한다. 이러한 농도 기울기는 확산을 드라이브한다. 경계가 사라지고(또는 거의 사라지고) 구리와 제 2 금속의 치환 고용체가 형성될 때까지, 금속 필름(404)의 원자들은 구리 필러(332)와 구리 구성(386)으로 양방향에서 확산하며, 구리 원자들은 구리 필러(332)와 구리 구성(386)으로부터 금속 필름으로 확산한다.
구리 내에서 제 2 금속의 결과적인 농도는 매우 낮을 수 있다. 예로서, 만약 구리 필러가 25 마이크론이고, 금속 필름이 250 나노미터 두께를 갖는다면, 구리 내 제 2 금속 원자들의 결과적인 농도는 100 중 한 부분 또는 1% 미만일 수 있다. 일부 예시적인 구현예에서, 제 2 금속 부피에 대한 구리 부피의 비는 0.5% 미만의 농도를 야기한다. 예를 들어, 25 마이크론 구리 필러와 100 나노미터 두께의 제 2 금속층에 대해, 결과적인 농도는 약 0.4%일 수 있다. 이러한 농도들은 주사 전자 현미경 및 에너지 분광(EDS spectroscopy)을 사용하여 쉽게 검출될 수 있다.
제 2 금속을 증착하고(예를 들어, 도 2의 블록 230) 합착하는(도 2의 블록 240) 사이의 시간은 충분히 작게 유지되어, 합착하는 시간에서 제 2 금속의 필름과 적어도 하나의 구리 필러 사이의 농도 기울기를 야기하나. 일부 예시적인 구현예에서, 이러한 시간은 약 수분이며, 다른 예시적은 구현예에서 이러한 시간은 약 수시간이다. 예를 들어, 농도 기울기가 제 2 금속이 구리 상에 증착된 순간에 설정된다면, 확산은 즉시 시작된다. 그러한 확산이 완료되기 전에 합착하는 것(예를 들어, 도 2의 블록 240)이 수행되어, 농도 기울기는 여전히 존재한다. 금속 필름을 증착하는 것과 합착하는 것의 사이 시간은 온도 뿐만 아니라 금속 필름과 구리의 크기 및/또는 부피의 함수(function)일 수 있다. 예를 들어, 매우 얇은 금(Au) 필름은 구리 상에 얇은 필름을 증착한 약 한시간 이후 표면 상에서 노출된 구리 원자들을 보여주기 시작한다.
블록 250과 260에서, 압력 및 열이 적용된다. 도 8은 예를 들어, 열과 압력의 적용을 보여준다. 일부 예시적인 구현예에서, 비록 이것이 본 개시의 제한은 아니지만, 열과 압력이 도 8에서 도시된 것처럼 적용된다. 예를 들어, 농도 기울기를 걸친 확산이 열없이 발생할 것이기 때문에, 열은 적용될 필요가 없으나, 열의 적용은 이동도를 증가시키고, 공정 시간을 줄인다. 일부 예시적인 시나리오에서, 열은 예를 들어 200℃ 미만의 온도에서 적용된다. 이러한 낮은 온도는 예를 들어, 다양한 전자 컴포넌트들과 및/또는 그들 사이의 연결들에 대해 안전하다. 예를 들어, 이러한 낮은 온도는 솔더의 융점 이하일 수 있다.
또한 예를 들어, 압력은 부분들을 정렬하고 구리 필러와 구성들이 확산동안 접촉을 유지하도록 하기 위한 이외에는 적용될 필요가 없다. 압력은 예를 들어, 0 내지 약 100MPa의 범위에 있을 수 있다.
도 9는 본 개시의 다양한 양태에 따라, Cu-Cu 본드를 구비한 장치를 도시한다. 장치(900)는 예를 들어, 도 2의 예시적인 방법 200의 실행으로부터 결과된 것일 수 있다. 장치(900)는 예를 들어, 전자 디바이스, 패키징된 전자 디바이스, 패키징된 전자 디바이스의 일부 등 일 수 있다. 예시적인 장치(900)는 디바이스(300, 360)이다. 제 1 디바이스(300)(또는 그 기판(310))는 그 중 하나아 도전성 영역(322)으로 도시된 다수의 도전성 영역을 포함한다. 제 2 디바이스(360)(또는 그 기판(370))은 역시 그 중 하나가 도전성 영역(382)에서 도시된 다수의 도전성 영역을 포함한다. 장치(900)는 역시 여기서 설명된 Cu-Cu 본딩 공정의 결과인 다수의 구리 필러를 포함한다. 하나의 이러한 구리 필러가 구리 필러(910)에서 도시되었다.
구리 필러(910)는 제 1 디바이스(300)의 구리 필러(332)로 확산되고 제 2 디바이스(360)의 구리 구성(386)으로 확산된 제 2 금속(404)의 필름의 결과이다(도 8 참조). 일부 예시적인 구현예에서, 제 2 금속의 원자들은 10% 미만의 농도에서 구리(예를 들어, 구리 필러(332) 및/또는 구리 구성(386))와 치환 고용체를 형성한다. 다른 예시적인 구현예에서, 제 2 금속의 원자들은 1.0% 미만의 농도에서 구리와 치환 고용체를 형성한다. 또 다른 예시적인 구현예에서, 제 2 금속의 원자들은 0.5% 미만의 농도에서 구리와 치환 고용체를 형성한다. 다양한 예시적인 구현예들은 또한 앞서 언급한 최종 농도에서 금속간 화합물을 형성한다. 예를 들어 구리 필러(332)와 구리 구성(386)와 같은 확산의 각 양들은 동일하거나 대칭될 필요가 없다. 예를 들어, 여기서 설명한 것처럼, 증착하는 블록 230과 합착하는 블록 240의 사이에는 중대한 시간 지연이 있을 수 있고, 이것은 블록 240에서 필름이 접촉하기 위해 이동되는 구리 구성(또는 다른 구조)속으로에 비해 블록 230에서 필름이 증착된 상에 구리 필러(또는 다른 구성)으로 상대적으로 더 확산되는 것을 유발한다.
예시적인 구현예에서, 두 개의 실리콘 다이(silicon die) 1 제곱 밀리미터(mm)는 접착층 및 3mm 두께의 구리층으로 스퍼터 코팅될 수 있다. 하나의 다이는 예를 들어, AuPd의 매우 얇은 필름으로 스퍼터 코팅될 수 있다. 다이는 그리고 나서, 예를 들어, 면대면(face-to-face)으로 합착되고, 60분 동안 상온 그래니트 웨이트(room temperature granite weight)를 사용하여 적용된 0.7MPa의 압력에서 공기 중에서 165℃의 핫 플레이트(hot plate) 상에 놓여질 수 있다. 본딩된 상은 그리고 나서, 예를 들어, SEM 분석을 위해 단면 절단되고(cross sectioned), 폴리싱되고, 이온 에칭(ion milled)될 수 있다. 예시적인 결과의 사진이 도 10에 도시되었다. 이러한 예시적인 구현예에서, 완전히 확산된 최종 제품은 적용된 압력이 충분하고 필요 이상일 것이고, 적용된 열이 충분하고 필요 이상일 것이며 및/또는 예시적인 60분의 본드 시간이 충분하고 필요보다 긴 것임을 나타내도록 기공(voids) 및 갭을 결여한다.
요약하면, 본 개시의 다양한 양태들은 예를 들어, 구리 필러 상에 얇은 금속층을 증착하고, 그리고 나서 다른 구리 구성으로 구리 필러를 합착하는 것을 포함하는 전기 디바이스를 위한 금속 대 금속 본딩을 수행하기 위한 방법 및 장치를, 및 그에 의해 생산되는 전기 디바이스를 제공한다. 앞서 특정 양태 및 예시들을 참조하여 설명되었으나, 본 발명의 기술 분야에서 통상의 지식을 가진 사람이라면 다양한 변경이 이루어질 수 있고, 등가물이 개시의 범위를 벗어남이 없이 대체될 수 있음을 이해할 것이다. 또한, 많은 변형들이 그 범위로부터 벗어남이 없이 개시의 내용에 대해 특정 상황 또는 물질을 적용하도록 이루어질 수 있다. 따라서, 개시는 개시된 특정 예시들에 한정되는 것이 아니라, 첨부된 청구항의 범위 내에 있는 모든 예시들을 포함할 것으로 의도된다.

Claims (10)

  1. 전자 디바이스를 위한 금속 대 금속 본딩 방법에 있어서,
    제 1 금속의 제 1 금속 구조를 포함하는 제 1 기판을 제공하고,
    제 1 금속의 제 2 금속 구조를 포함하는 제 2 기판을 제공하고,
    단지 제 1 금속 구조의 제 1 금속과 미리 치환 고용체를 형성하기 위해 제 1 금속 구조로 확산이 가능한 금속인 제 2 금속의 층을 단지 제 1 금속 구조 상에 증착하고,
    상기 제 1 기판 및 제 2 기판이 합착될 때 상기 제 1 및 제 2 금속 구조로 상기 제 2 금속의 비대칭적인 확산을 유발하는 시간 지연의 이후, 제 1 금속 구조 상의 층을 제 2 금속 구조와 접촉하도록 이동시키기 위해 제 1 기판 및 제 2 기판을 합착하고,
    제 1 금속 구조 및 제 2 금속 구조로 제 2 금속의 층의 확산이 이루어지는 동안 압력을 인가하는 것을 포함하는 전자 디바이스를 위한 금속 대 금속 본딩 방법.
  2. 제 1 항에 있어서,
    압력을 인가하는 것은 10MPa 미만의 압력을 인가하는 것을 포함하는 전자 디바이스를 위한 금속 대 금속 본딩 방법.
  3. 제 1 항에 있어서,
    상기 시간 지연은 제 2 금속의 층과 제 1 금속 구조 사이의 농도 기울기가 상기 합착의 시간에 지속되도록 충분히 작은 전자 디바이스를 위한 금속 대 금속 본딩 방법.
  4. 제 1 항에 있어서,
    상기 제 2 금속의 층을 증착하는 것은
    상기 제 2 금속의 층을 상기 제 1 금속 구조에 대해 확산-본딩하기 위해, 표면에 본딩된 연속적인 층의 일부인 상기 제 2 금속의 층에 접촉하여 상기 제 1 금속 구조를 위치시키고,
    금속의 연속적인 층의 나머지로부터 상기 제 2 금속의 확산-본딩된 층을 분리하기 위해 상기 표면으로부터 상기 제 1 금속 구조 및 제 2 금속의 확산-본딩된 층을 이동시키는 것을 포함하는 전자 디바이스를 위한 금속 대 금속 본딩 방법.
  5. 제 1 항에 있어서,
    상기 증착은 나노파티클이 상기 제 1 금속 구조와 확산 본딩하기에 충분히 긴 시간의 설정된 기간동안 제 1 금속 구조를 제 2 금속의 나노파티클의 현탁 콜로이드에 담그는 것을 포함하는 전자 디바이스를 위한 금속 대 금속 본딩 방법.
  6. 제 1 항에 있어서,
    제 2 금속의 층은 250 나노미터 두께 이하인 전자 디바이스를 위한 금속 대 금속 본딩 방법.
  7. 제 1 항에 있어서,
    제 2 금속은 금, 니켈, 은, 팔라듐, 백금 및 아연의 그룹 중 하나의 금속인 전자 디바이스를 위한 금속 대 금속 본딩 방법.
  8. 제 1 항에 있어서,
    제 1 금속은 구리, 주석, 인듐, 납 및 금의 그룹 중에서 하나의 금속인 전자 디바이스를 위한 금속 대 금속 본딩 방법.
  9. 제 1 항에 있어서,
    제 2 금속의 층은 제 1 금속 구조 및 제 2 금속 구조에서 완전히 확산될 때 1% 농도 미만을 유발하는 부피를 갖는 전자 디바이스를 위한 금속 대 금속 본딩 방법.
  10. 제 1 항에 있어서,
    제 1 금속 구조의 온도를 200℃ 이하로 증가시키는 것을 포함하는 전자 디바이스를 위한 금속 대 금속 본딩 방법.
KR1020180076689A 2015-12-08 2018-07-02 금속 본드를 위한 임시적 인터페이스 그래디언트 본딩 KR102061420B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/963,037 US9865565B2 (en) 2015-12-08 2015-12-08 Transient interface gradient bonding for metal bonds
US14/963,037 2015-12-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160022106A Division KR20170067632A (ko) 2015-12-08 2016-02-24 금속 본드를 위한 임시적 인터페이스 그래디언트 본딩

Publications (2)

Publication Number Publication Date
KR20180088323A true KR20180088323A (ko) 2018-08-03
KR102061420B1 KR102061420B1 (ko) 2019-12-31

Family

ID=58799802

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160022106A KR20170067632A (ko) 2015-12-08 2016-02-24 금속 본드를 위한 임시적 인터페이스 그래디언트 본딩
KR1020180076689A KR102061420B1 (ko) 2015-12-08 2018-07-02 금속 본드를 위한 임시적 인터페이스 그래디언트 본딩

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020160022106A KR20170067632A (ko) 2015-12-08 2016-02-24 금속 본드를 위한 임시적 인터페이스 그래디언트 본딩

Country Status (3)

Country Link
US (1) US9865565B2 (ko)
KR (2) KR20170067632A (ko)
TW (1) TWI625081B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
US10304697B2 (en) * 2017-10-05 2019-05-28 Amkor Technology, Inc. Electronic device with top side pin array and manufacturing method thereof
CN112384311A (zh) * 2018-05-14 2021-02-19 艾科索成像公司 使用热压接合、共晶接合和焊料接合的用于微加工pMUT阵列与电子器件的集成技术
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US10697806B2 (en) 2018-11-16 2020-06-30 General Electric Company Integrated fiber-optic perturbation sensor
US11244920B2 (en) * 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
CN111607811A (zh) * 2020-07-06 2020-09-01 苏州清飙科技有限公司 铜铜键合材料的制备方法及其应用
KR20220030676A (ko) 2020-09-03 2022-03-11 삼성전자주식회사 반도체 패키지
CN113793808B (zh) * 2021-08-04 2024-06-14 清华大学 金属凸点及其制造方法和使用方法
TWI789864B (zh) * 2021-08-09 2023-01-11 國立陽明交通大學 電性連接結構及其製備方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
TW518700B (en) 2002-01-07 2003-01-21 Advanced Semiconductor Eng Chip structure with bumps and the manufacturing method thereof
FR2859312B1 (fr) * 2003-09-02 2006-02-17 Soitec Silicon On Insulator Scellement metallique multifonction
JP2005123247A (ja) 2003-10-14 2005-05-12 Seiko Epson Corp 半導体装置及びその製造方法
WO2005086221A1 (ja) 2004-03-02 2005-09-15 Fuji Electric Holdings Co., Ltd. 電子部品の実装方法
US7427557B2 (en) * 2004-03-10 2008-09-23 Unitive International Limited Methods of forming bumps using barrier layers as etch masks
JP4156637B2 (ja) 2006-07-31 2008-09-24 シャープ株式会社 半導体装置、電子回路の製造方法および電子回路の製造装置
JP4993467B2 (ja) 2007-01-29 2012-08-08 生活協同組合コープさっぽろ コード管理システム
JPWO2009122867A1 (ja) 2008-03-31 2011-07-28 日本電気株式会社 半導体装置、複合回路装置及びそれらの製造方法
TW201019440A (en) 2008-11-03 2010-05-16 Int Semiconductor Tech Ltd Bumped chip and semiconductor flip-chip device applied from the same
US9607936B2 (en) 2009-10-29 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump joint structures with improved crack resistance
US8232643B2 (en) 2010-02-11 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Lead free solder interconnections for integrated circuits
EP2363373A1 (en) * 2010-03-02 2011-09-07 SensoNor Technologies AS Bonding process for sensitive micro-and nano-systems
US8492891B2 (en) 2010-04-22 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection
TWM397591U (en) 2010-04-22 2011-02-01 Mao Bang Electronic Co Ltd Bumping structure
JP5616739B2 (ja) * 2010-10-01 2014-10-29 新日鉄住金マテリアルズ株式会社 複層銅ボンディングワイヤの接合構造
JP4859996B1 (ja) * 2010-11-26 2012-01-25 田中貴金属工業株式会社 金属配線形成用の転写基板による金属配線の形成方法
US8530344B1 (en) 2012-03-22 2013-09-10 Chipbond Technology Corporation Method for manufacturing fine-pitch bumps and structure thereof
US9142517B2 (en) * 2012-06-05 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding mechanisms for semiconductor wafers
JP6290222B2 (ja) 2012-09-28 2018-03-07 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をコーティングする方法及び基板を接合する方法
US9776856B2 (en) * 2013-12-20 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Vacuum sealed MEMS and CMOS package

Also Published As

Publication number Publication date
KR102061420B1 (ko) 2019-12-31
US20170162535A1 (en) 2017-06-08
TW201722232A (zh) 2017-06-16
US9865565B2 (en) 2018-01-09
KR20170067632A (ko) 2017-06-16
TWI625081B (zh) 2018-05-21

Similar Documents

Publication Publication Date Title
KR102061420B1 (ko) 금속 본드를 위한 임시적 인터페이스 그래디언트 본딩
Tu et al. Physics and materials challenges for lead-free solders
TWI390642B (zh) 穩定之金凸塊焊料連接
KR101002867B1 (ko) 감소된 계면 공간을 갖는 구리 증착을 위한 땜납 조인트
US8802554B2 (en) Patterns of passivation material on bond pads and methods of manufacture thereof
US20210227735A1 (en) Thermocompression bonding with passivated silver-based contacting metal
TWI604539B (zh) 半導體封裝及其製造方法
US10046408B2 (en) Device comprising a connecting component and method for producing a connecting component
Zhang et al. Ni/Cu/Sn bumping scheme for fine-pitch micro-bump connections
US20070170585A1 (en) Composite integrated device and methods for forming thereof
CN102645359A (zh) 芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法
US20160126216A1 (en) Method of forming an interconnection and arrangement for a direct interconnect chip assembly
Orii et al. Micro structure observation and reliability behavior of peripheral flip chip interconnections with solder-capped Cu pillar bumps
US20140061921A1 (en) Gold bonding in semiconductor devices using porous gold
KR20170021712A (ko) 반도체 디바이스 및 그 제조 방법
CN117393446B (zh) 三维芯片堆叠制备方法及三维芯片堆叠结构
JP6950195B2 (ja) 金属接合部、接合体、半導体装置及び半導体素子
JP6186802B2 (ja) 電子デバイス用の接合構造及び電子デバイス
Xu et al. Surface Activated Bonding---High Density Packaging Solution for Advanced Microelectronic System
Mastrangeli et al. Characterization of interconnects resulting from capillary die-to-substrate self-assembly
Ohara et al. Development of EEB (Electroplated-Evaporation Bumping) technology for fine pitch and low resistance Cu/Sn micro-bumps
Bennemann et al. A SEM and TEM study of the interconnect microstructure and reliability for a new XFLGA package
JPH0210840A (ja) 電子部品のための多層金属構造
CN104051388A (zh) 用于增强粘附性的无电镀工艺中的表面处理
US20160043050A1 (en) Metallization stack and chip arrangement

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant