CN102645359A - 芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法 - Google Patents

芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法 Download PDF

Info

Publication number
CN102645359A
CN102645359A CN2012101052748A CN201210105274A CN102645359A CN 102645359 A CN102645359 A CN 102645359A CN 2012101052748 A CN2012101052748 A CN 2012101052748A CN 201210105274 A CN201210105274 A CN 201210105274A CN 102645359 A CN102645359 A CN 102645359A
Authority
CN
China
Prior art keywords
copper
layer
tin
photoresist
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101052748A
Other languages
English (en)
Inventor
汪红
张颖
丁桂甫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN2012101052748A priority Critical patent/CN102645359A/zh
Publication of CN102645359A publication Critical patent/CN102645359A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法，步骤：在基片上甩光刻胶、溅射Cr/Cu种子层；在种子层上依次甩光刻胶、曝光、显影，完成铜层光刻胶的图形化，在图形化的Cr/Cu种子层上电镀铜层；在铜层表面，依次进行甩光刻胶、曝光、显影，完成锡层光刻胶的图形化，在图形化的Cr/Cu种子层上电镀锡层；去除图形化的光刻胶，将铜层和锡层进行平坦化加工，实现两种金属的表面齐平；去光刻胶牺牲层，完成试样的释放；最后通过回流得到铜锡界面合金共化物。本发明工艺简单，成本低，试样尺寸符合实际的芯片间高密度三维互连的尺寸要求，且铜锡含量可控，便于表征不同厚度、不同铜锡含量时铜锡界面合金共化物的力学性能。

Description

芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法
技术领域
本发明涉及的是一种测试技术领域的测试试样的制作方法，具体地说，是一种用于微电子芯片间互连的界面合金共化物力学性能测试试样的制作方法。
背景技术
三维集成技术可以有效缩短芯片间互连线长度，是微电子技术发展的一个重要方向。目前芯片间的导电连接使用的主要技术是微凸点键合，在铜互连顶端制作焊料，如锡，可以降低芯片间直接键合对温度、压力以及表面平坦度的要求。但是焊锡与被焊金属铜界面之间，在高温中会快速形成一薄层类似“锡合金”的化合物，称为界面合金共化物(IMC)，此物起源于锡原子与铜原子相互结合、渗入、迁移及扩散等动作，而在冷却固化之后立即出现一层薄薄的“共化物”，且事后还会逐渐成长增厚。此类物质其老化程度受到锡原子与底金属铜原子互相渗入的多少而分出好几道层次来，尤以良性Cu6Sn5及恶性Cu3Sn最为常见，两者对焊锡性及焊点可靠度(即焊点强度)影响最大。为研究生成的铜锡界面合金共化物对焊点可靠度的影响，有必要制作出铜锡界面合金共化物的试样用于测试芯片间互连的力学性能。
经过现有文献检索发现，Q.K.Zhang等人在Acta Materialia(材料学报)上发表“In situ observations on creep fatigue fracture behavior of Sn-4Ag/Cusolder joints”(“原位观察Sn-4Ag/Cu钎焊接头蠕变断裂行为”)，该文献中报道了一种以Cu为底金属，Sn-Ag作为焊料的试样制备方法，并对其拉伸进行焊接头蠕变断裂行为的原位观察。该试样的制备方法是采用钎焊的焊接方法，将两个铜块对接，在接口间隙用熔融的Sn-4Ag合金填充，使其与母材铜金属相互扩散形成牢固连接。通常为实现电子产品的小型化，用于芯片互连的焊点尺寸在微米级，但是该文献中制备的试样尺寸为毫米级，不利于研究小型化芯片互连的力学性能。
Aibin Yu等人在2009年Electronic Components and Technology Conference(电子元件和技术会议)上发表“Three Dimensional Interconnects with HighAspect Ratio TSVs and Fine Pitch Solder Microbumps”(“高深宽比TSVs和小间距焊料微凸点实现三维互连”)，该文献展示了通过高深宽比TSV和小间距焊料微凸点实现高密度三维(3D)互连。在Si片上制备直径为16μm、凸点间距为25μm的Cu/Sn焊料微凸点，在TSV顶部制备化学镍金作为下凸点金属层，封装中焊料微凸点和下凸点金属层连接，形成界面合金共化物，实现牢固连接。此种连接方法实现了芯片间的高密度互连和小型化，但是其制备要求上下凸点的精确对准，制备工艺较复杂。
发明内容
本发明的目的在于克服现有技术的不足，提供一种用于测试芯片互连力学性能的铜-锡界面合金共化物试样的制备方法，利用微加工技术，制备一种焊点尺寸在微米级的界面合金共化物试样，且其尺寸范围、铜锡含量均能实现可控，制备工艺简单。
本发明是通过以下技术方案实现的，本发明利用光刻、显影技术，实现铜、锡所在区域的图形化，并采用电镀技术获得微米级的铜锡焊料，最后通过回流冷却制得铜锡界面合金共化物试样。
本发明具体步骤如下：
第一步，在玻璃基片上，甩光刻胶，并在其上溅射Cr/Cu种子层；
所述的光刻胶，其厚度为5～50μm，用作最后试样释放的牺牲层。
第二步，在Cr/Cu种子层上，依次进行甩光刻胶、曝光、显影处理，根据掩膜版的设计形状完成铜层光刻胶的图形化；在图形化的Cr/Cu种子层上，电镀出铜薄膜层；
所述的掩膜版形状可根据需要进行不同的形状设计，实现铜含量的可控。
所述的电镀金属铜层，其厚度可通过电流密度和电镀时间来调节。
第三步，在电镀的铜层表面，依次进行甩光刻胶、曝光、显影处理，根据掩膜版的设计形状完成锡层光刻胶的图形化；在图形化的Cr/Cu种子层上，电镀出锡薄膜层；
所述的光刻胶将电镀的铜层表面覆盖，为后续的电镀锡做绝缘阻隔。
所述的掩膜版形状可根据需要进行不同的形状设计，实现锡含量的可控。
所述的电镀金属锡层，其厚度可通过电流密度和电镀时间来调节。
第四步，去除图形化的光刻胶，然后以平面加工技术，将上述的铜层和锡层进行平坦化加工，实现锡层和铜层的表面齐平；
第五步，最后去除Cr/Cu种子层并用丙酮去除用于牺牲层的光刻胶，完成试样的释放，并通过回流，得到铜锡界面合金共化物。
本发明中，铜锡界面合金共化物试样的尺寸在微米级，其中锡薄膜层的长度或宽度范围为5～100μm。
本发明的优点在于：
(1)采用掩膜光刻和电镀等微加工工艺，可以实现铜锡界面合金共化物试样的制备，制备工艺简单，免去了传统焊接所需的上下金属焊点的精确对准；(2)用微加工工艺制备出的试样尺寸在微米级，更接近实际的芯片间高密度三维互连的尺寸要求；(3)根据掩膜版的形状设计和电镀时间的不同，能够实现不同厚度、不同铜锡含量时铜锡界面合金共化物力学性能的表征。
附图说明
图1是本发明的工艺流程图；
其中：(a)在玻璃基片上甩光刻胶，后在光刻胶上溅射Cr/Cu种子层；(b)图形化铜层光刻胶；(c)在Cr/Cu种子层上电镀铜薄膜层；(d)图形化锡层光刻胶；(e)在Cr/Cu种子层上电镀锡薄膜层；(f)去除用于图形化的光刻胶，对铜层和锡层进行平坦化加工；(g)去种子层、去胶，释放试样；(h)回流，得到铜锡界面合金共化物试样。
图2是利用微加工工艺制备的试样；
上述图中：玻璃基底1，光刻胶2，Cr/Cu种子层3，铜薄膜层4，锡薄膜层5，铜锡界面合金共化物6。
具体实施方式
下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。以下实施例中没有详细说明的操作可以按照现有常规技术进行。
实施例1
如图1所示，本实施例1是在以下实施条件和技术要求条件下实施的：
(1)在3英寸的玻璃片上，甩10μm的光刻胶用作牺牲层，并在其上溅射Cr/Cu种子层(图1a)，作为后续电镀试样的导电层；
(2)在Cr/Cu种子层上甩AZ4620型正性光刻胶10μm，然后依次进行曝光、显影处理，根据掩膜版设计的试样中铜金属的形状，实现其光刻胶结构的图形化(图1b)；
(3)利用叠层电镀技术，在43℃、pH为4.0的条件下，以1.0A/dm2的电流密度、0.2μm/min的沉积速率，在Cr/Cu种子层上电镀出图2中的铜薄膜层4，其厚度为10μm(图1c)；
(4)在铜薄膜层上甩AZ4620型正性光刻胶5μm，然后依次进行曝光、显影处理，根据掩膜版设计的试样中锡金属的形状，实现其光刻胶结构的图形化(图1d)；
(5)利用叠层电镀技术，在23℃的条件下，以1.5A/dm2的电流密度，在Cr/Cu种子层上电镀出图2中的锡薄膜层5，其长度L为50μm、宽度H为20μm、厚度为15μm(图1e)；
(6)用4％的NaOH溶液去除图形化的光刻胶，然后以平面加工技术，对铜层和锡层表面进行平坦化处理，使铜层和锡层表面齐平，试样厚度约为10μm(图1f)；
(7)最后利用干法刻蚀去除Cr/Cu种子层，并用丙酮去除用于牺牲层的光刻胶，完成试样的释放，其中锡薄膜层长度L为50μm、宽度H为20μm、厚度为10μm(图1g)，并通过回流，得到用于微电子芯片间互连的铜锡界面合金共化物力学性能测试试样(图1h)。
实施例2
本实施例2是在以下实施条件和技术要求条件下实施的：
(1)在3英寸的玻璃片上，甩5μm的光刻胶用作牺牲层，接着按照实施例1中步骤(1)，获得导电层Cr/Cu种子层(图1a)；
(2)在Cr/Cu种子层上甩AZ4620型正性光刻胶5μm，接着重复实施例1中步骤(2)，获得铜层光刻胶结构的图形化(图1b)；
(3)按照实施例1中步骤(3)的方法，电镀出图2中的铜薄膜层4，其厚度为5μm(图1c)；
(4)在铜薄膜层上甩AZ4620型正性光刻胶3μm，接着重复实施例1中步骤(4)，获得锡层光刻胶结构的图形化(图1d)；
(5)按照实施例1中步骤(5)的方法，电镀出图2中的锡薄膜层5，其长度L为20μm、宽度H为10μm、厚度为8μm(图1e)；
(6)按照实施例1中步骤(6)的方法，使铜层和锡层表面齐平，试样厚度约为5μm(图1f)；
(7)按照实施例1中步骤(7)的方法，完成试样的释放，其中锡薄膜层长度L为20μm、宽度H为10μm、厚度为5μm(图1g)，最后通过回流，得到用于微电子芯片间互连的铜锡界面合金共化物力学性能测试试样(图1h)。
如图2所示，是上述实施例利用微加工工艺制备得到的试样，图中：玻璃基底1，光刻胶2，Cr/Cu种子层3，铜薄膜层4，锡薄膜层5，铜锡界面合金共化物6。该试样结构两端长为M，宽为N的长方形区域为试样夹持段，中间长为K，宽为H的窄长条形区域为试样拉伸段，两个方形段的连接处采用倒角设计以避免应力集中。
本发明制备的铜锡界面合金共化物试样与现有的试样相比，制备工艺简单，免去了传统焊接所需的上下金属焊点的精确对准，且能够实现铜锡含量的可控，便于表征不同厚度、不同铜锡含量时铜锡界面合金共化物的力学性能，制备出的试样尺寸在微米级，更接近实际的芯片间高密度三维互连的尺寸要求。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (6)

1.一种芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法，其特征在于，包括如下步骤：
第一步，在玻璃基片上，甩光刻胶，并在其上溅射Cr/Cu种子层；
第二步，在Cr/Cu种子层上，依次进行甩光刻胶、曝光、显影处理，根据掩膜版的设计形状完成铜层光刻胶的图形化；在图形化的Cr/Cu种子层上，电镀出铜薄膜层；
第三步，在电镀的铜层表面，依次进行甩光刻胶、曝光、显影处理，根据掩膜版的设计形状完成锡层光刻胶的图形化；在图形化的Cr/Cu种子层上，电镀出锡薄膜层；
第四步，去除图形化的光刻胶，然后以平面加工技术，将上述的铜层和锡层进行平坦化加工，实现锡层和铜层的表面齐平；
第五步，最后去除Cr/Cu种子层并用丙酮去除用于牺牲层的光刻胶，完成试样的释放，并通过回流，得到铜锡界面合金共化物。
2.根据权利要求1所述的芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法，其特征是，所述铜锡界面合金共化物试样的尺寸在微米级，其中锡薄膜层的长度或宽度范围为5～100μm。
3.根据权利要求2所述的芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法，其特征是，所述的铜锡界面合金共化物中的铜锡含量可控。
4.根据权利要求1所述的芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法，其特征是，所述的电镀金属铜层或锡层，其厚度通过电流密度和电镀时间调节。
5.根据权利要求1-4任一项所述的芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法，其特征是，所述的掩膜版形状根据需要进行不同的形状设计。
6.根据权利要求1-4任一项所述的芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法，其特征是，第一步中，所述的光刻胶，其厚度为5～50μm，用作最后试样释放的牺牲层。
CN2012101052748A 2012-04-11 2012-04-11 芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法 Pending CN102645359A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101052748A CN102645359A (zh) 2012-04-11 2012-04-11 芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101052748A CN102645359A (zh) 2012-04-11 2012-04-11 芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法

Publications (1)

Publication Number Publication Date
CN102645359A true CN102645359A (zh) 2012-08-22

Family

ID=46658321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101052748A Pending CN102645359A (zh) 2012-04-11 2012-04-11 芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法

Country Status (1)

Country Link
CN (1) CN102645359A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103175718A (zh) * 2013-02-01 2013-06-26 上海交通大学 铜互连微柱力学性能原位压缩试样及其制备方法
CN104677706A (zh) * 2015-02-09 2015-06-03 湖南大学 一种变厚板等截面积单向拉伸实验试样的制备方法
CN106276783A (zh) * 2016-11-04 2017-01-04 中国工程物理研究院电子工程研究所 一种高频芯片的低损耗互连工艺方法
CN109030132A (zh) * 2018-06-14 2018-12-18 国网安徽省电力有限公司电力科学研究院 一种蠕变损伤对比试块制备方法、损伤检测方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060096A (zh) * 2007-05-10 2007-10-24 上海交通大学 全局互连铜镂空结构的制造方法
CN101995766A (zh) * 2009-08-21 2011-03-30 技鼎股份有限公司 金属微结构形成方法
CN102299138A (zh) * 2010-06-23 2011-12-28 中国科学院微电子研究所 金铁合金互联线及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060096A (zh) * 2007-05-10 2007-10-24 上海交通大学 全局互连铜镂空结构的制造方法
CN101995766A (zh) * 2009-08-21 2011-03-30 技鼎股份有限公司 金属微结构形成方法
CN102299138A (zh) * 2010-06-23 2011-12-28 中国科学院微电子研究所 金铁合金互联线及其制作方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
位松等: "锡基钎料与铜界面IMC的研究进展", 《电子元件与材料》 *
汪红等: "单轴微拉伸MEMS 材料力学性能测试的系统集成", 《光学精密工程》 *
王波等: "微小互连高度下的电子封装焊点微观组织", 《焊接学报》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103175718A (zh) * 2013-02-01 2013-06-26 上海交通大学 铜互连微柱力学性能原位压缩试样及其制备方法
CN104677706A (zh) * 2015-02-09 2015-06-03 湖南大学 一种变厚板等截面积单向拉伸实验试样的制备方法
CN104677706B (zh) * 2015-02-09 2017-02-22 湖南大学 一种变厚板等截面积单向拉伸实验试样的制备方法
CN106276783A (zh) * 2016-11-04 2017-01-04 中国工程物理研究院电子工程研究所 一种高频芯片的低损耗互连工艺方法
CN106276783B (zh) * 2016-11-04 2018-03-02 中国工程物理研究院电子工程研究所 一种高频芯片的低损耗互连工艺方法
CN109030132A (zh) * 2018-06-14 2018-12-18 国网安徽省电力有限公司电力科学研究院 一种蠕变损伤对比试块制备方法、损伤检测方法及系统

Similar Documents

Publication Publication Date Title
Liu et al. Wafer-level Cu/Sn to Cu/Sn SLID-bonded interconnects with increased strength
JP5986178B2 (ja) 超小型電子ユニット
JP2584147B2 (ja) 接合方法
US8957323B2 (en) Electrical connecting element having nano-twinned copper, method of fabricating the same, and electrical connecting structure comprising the same
KR20180088323A (ko) 금속 본드를 위한 임시적 인터페이스 그래디언트 본딩
WO2013053419A1 (de) Verfahren zur schaffung einer verbindung zwischen metallischen formköpern und einem leistungshalbleiterchip, die zur verbindung mit dickdrähten oder bändchen dienen
JP2016048782A (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
CN109755208B (zh) 一种接合材料、半导体装置及其制造方法
CN102645359A (zh) 芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法
JP2012043881A (ja) 端子構造、プリント配線板、モジュール基板及び電子デバイス
JP2016048781A (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
Koo et al. Copper electroless bonding of dome-shaped pillars for chip-to-package interconnect
Kaltwasser et al. Fluidic self-assembly on electroplated multilayer solder bumps with tailored transformation imprinted melting points
Osborn et al. All-Copper Chip-to-Substrate interconnects part i. Fabrication and characterization
WO2015190218A1 (ja) シアン系電解金めっき浴及びこれを用いるバンプ形成方法
US10213986B2 (en) Electric connection and method of manufacturing the same
Mohan et al. Demonstration of patternable all-Cu compliant interconnections with enhanced manufacturability in chip-to-substrate applications
JP5708692B2 (ja) 電子デバイス用の接合構造及び電子デバイス
JP2010050163A (ja) 電子素子の実装方法および該実装方法によって実装された電子部品
JP2015137418A (ja) 配線基板、及び配線基板の製造方法
Wu et al. Bonding silicon chips to aluminum substrates using Ag–In system without flux
US20140061921A1 (en) Gold bonding in semiconductor devices using porous gold
Wolf et al. Thin film on LTCC for connectivity and conductivity
US11728242B2 (en) Semiconductor die orifices containing metallic nanowires
Jang et al. Advanced 3D Through-Si-Via and Solder Bumping Technology: A Review

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120822