CN113539841A - 一种用于生产制造金锡合金薄膜集成电路的工艺方法 - Google Patents

一种用于生产制造金锡合金薄膜集成电路的工艺方法 Download PDF

Info

Publication number
CN113539841A
CN113539841A CN202110814247.7A CN202110814247A CN113539841A CN 113539841 A CN113539841 A CN 113539841A CN 202110814247 A CN202110814247 A CN 202110814247A CN 113539841 A CN113539841 A CN 113539841A
Authority
CN
China
Prior art keywords
layer
gold
tin alloy
pattern layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110814247.7A
Other languages
English (en)
Inventor
杜晶
徐亚平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coreway Optech Co ltd
Original Assignee
Coreway Optech Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Coreway Optech Co ltd filed Critical Coreway Optech Co ltd
Priority to CN202110814247.7A priority Critical patent/CN113539841A/zh
Publication of CN113539841A publication Critical patent/CN113539841A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks

Abstract

本发明公开了一种用于生产制造金锡合金薄膜集成电路的工艺方法，包括以下步骤：S1、在基片上覆盖种子层；S2、对种子层光刻后进行金层图形层电沉积；S3、对金层图形层光刻后覆盖进行Pt图形层；S4、对Pt图形层光刻后进行金锡合金层电沉积，并进行干法蚀刻、切割。在金层图形层外先覆盖Pt图形层，进而使特制的金锡电镀液通过电沉积的方式覆盖在Pt图形层上形成稳定的金锡合金层，提高生产工艺的精准度，大大减小贵金属浪费，将金锡合金集成在薄膜电路上，可以大大缩小光模块的体积，提高集成度。

Description

一种用于生产制造金锡合金薄膜集成电路的工艺方法
技术领域
本发明涉及光通信技术领域，特别是一种用于生产制造金锡合金薄膜集成电路的工艺方法。
背景技术
金锡合金广泛应用于光通信领域，随着光通信信号传输数据量的增加，对光模块中的光芯片数目集成度也越来越多。光芯片是通过集成在热沉中的金锡合金与热沉焊接在一起的，因此金锡合金的耐共晶时间就决定了热沉可集成光芯片的数量。
目前，现有技术中没有成熟的金锡合金薄膜集成电路制造工艺，现行采用的传统的电子束蒸镀工艺，生产成本高，工艺精度低，工艺稳定性差，生产周期长，环境污染等问题。
发明内容
本发明的目的在于克服现有技术的缺点，提供一种用于生产制造金锡合金薄膜集成电路的工艺方法。
本发明的目的通过以下技术方案来实现：
一种用于生产制造金锡合金薄膜集成电路的工艺方法，包括以下步骤：
S1、在基片上覆盖种子层；
S2、对种子层光刻后进行金层图形层电沉积；
S3、对金层图形层光刻后覆盖进行Pt图形层；
S4、对Pt图形层光刻后进行金锡合金层电沉积，并进行干法蚀刻、切割。
进一步的技术方案是，所述S3步骤中，Pt图形层的厚度为5000-50000埃。
更进一步的技术方案是，所述S3步骤中，Pt图形层通过电子束蒸镀、磁控溅射、电沉积三种方式中的一种制作。
更进一步的技术方案是，所述S3步骤中，电沉积Pt图形层中电镀工艺温度为70-85℃，电流密度为1-3A/dm2。
更进一步的技术方案是，所述S4步骤中，金锡合金层的外沿尺寸小于Pt图形层10-50um。
更进一步的技术方案是，所述S4步骤中电沉积金锡合金层所用电镀液包括以下原料组分：金盐3～5g/L、金络合剂10～50g/L、锡盐4～15g/L、光亮剂0.1～1g/L、稳定剂3～15g/L、去离子水。
更进一步的技术方案是，所述S4步骤中，电沉积金锡合金层中控制电镀工艺温度为40-55℃，电流密度为0.2-0.8A/dm2。
更进一步的技术方案是，所述锡盐为锡酸钠。
更进一步的技术方案是，所述种子层包括由基片向外依次设置的Ti金属层、Pt金属层和Au金属层。
本发明具有以下优点：
本申请通过在金层图形层外先覆盖Pt图形层，进而使特制的金锡电镀液通过电沉积的方式覆盖在Pt图形层上形成稳定的金锡合金层，提高生产工艺的精准度，大大减小贵金属浪费，将金锡合金集成在薄膜电路上，可以大大缩小光模块的体积，提高集成度。
附图说明
图1为本发明的工艺流程图。
具体实施方式
为使本发明实施方式的目的、技术方案和优点更加清楚，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本发明一部分实施方式，而不是全部的实施方式。通常在此处附图中描述和示出的本发明实施方式的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施方式的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施方式及实施方式中的特征可以相互组合。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，或者是本领域技术人员惯常理解的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
参考图1所示，本发明的一个实施例是：
一种用于生产制造金锡合金薄膜集成电路的工艺方法，其特征在于：包括以下步骤：
S1、在基片上覆盖种子层；
S2、对种子层光刻后进行金层图形层电沉积；
S3、对金层图形层光刻后覆盖进行Pt图形层；
S4、对Pt图形层光刻后进行金锡合金层电沉积，并进行干法蚀刻、切割。
传统的电子束蒸镀只能产生金和锡的结合体，稳定性差，成本高，本申请通过在金层图形层外先覆盖Pt图形层，进而使特制的金锡电镀液通过电沉积的方式覆盖在Pt图形层上形成稳定的金锡合金层，提高生产工艺的精准度，大大减小贵金属浪费，将金锡合金集成在薄膜电路上，可以大大缩小光模块的体积，提高集成度。
进一步的，所述S3步骤中，Pt图形层的厚度为5000-50000埃。
Pt图形层实现对金层的扩散阻止，进而延长金锡合金的质量比例保持时间，也即延长共晶时间，有效提高金锡合金层的稳定性。
Pt沉积的厚度与共晶时间的关系如下表：
Figure BDA0003169618260000031
由上表可知，Pt沉积的厚度与共晶时间正相关，阻挡层Pt厚度的厚度越大，AuSn的共晶时间越长。
具体的，所述S3步骤中，Pt图形层通过电子束蒸镀、磁控溅射、电沉积三种方式中的一种制作；
所述S3步骤中，电沉积Pt图形层中电镀工艺温度为70-85℃，电流密度为1-3A/dm2。
通过形成一定厚度和致密性的Pt图形层，以延长AuSn的共晶时间。
进一步的，所述S4步骤中，金锡合金层的外沿尺寸小于Pt图形层10-50um。
金锡合金层的外沿尺寸小于Pt图形层使得共晶时AuSn不易扩散至Pt下的金层。
进一步的，所述S4步骤中电沉积金锡合金层所用电镀液包括以下原料组分：金盐3～5g/L、金络合剂10～50g/L、锡盐4～15g/L、光亮剂0.1～1g/L、稳定剂3～15g/L、去离子水。
具体的，所述S4步骤中，电沉积金锡合金层中控制电镀工艺温度为40-55℃，电流密度为0.2-0.8A/dm2；
所述锡盐为锡酸钠；
所述种子层包括由基片向外依次设置的Ti金属层、Pt金属层和Au金属层。
具体来说，金层图形层为Au金属层的加厚层。
电沉积工艺与金锡合金中锡含量的关系如下表：
温度(℃) 50 55 48 40 55
电流密度(A/dm<sup>2</sup>) 0.3 0.4 0.3 0.5 0.8
锡含量(％) 20 25 22 26 30
通过上述电镀液，配合电沉积的工艺控制，实现金锡合金20％-80％比例至30％-70％的比例调整，满足不同共晶封装要求。
锡主盐为锡酸钠的四价锡，无需担心电镀液的氧化温度，电镀液的寿命更长。
尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换,凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种用于生产制造金锡合金薄膜集成电路的工艺方法，其特征在于：包括以下步骤：
S1、在基片上覆盖种子层；
S2、对种子层光刻后进行金层图形层电沉积；
S3、对金层图形层光刻后覆盖进行Pt图形层；
S4、对Pt图形层光刻后进行金锡合金层电沉积，并进行干法蚀刻、切割。
2.根据权利要求1所述的一种用于生产制造金锡合金薄膜集成电路的工艺方法，其特征在于：所述S3步骤中，Pt图形层的厚度为5000-50000埃。
3.根据权利要求1所述的一种用于生产制造金锡合金薄膜集成电路的工艺方法，其特征在于：所述S3步骤中，Pt图形层通过电子束蒸镀、磁控溅射、电沉积三种方式中的一种制作。
4.根据权利要求1所述的一种用于生产制造金锡合金薄膜集成电路的工艺方法，其特征在于：所述S3步骤中，电沉积Pt图形层中电镀工艺温度为70-85℃，电流密度为1-3A/dm2。
5.根据权利要求4所述的一种用于生产制造金锡合金薄膜集成电路的工艺方法，其特征在于：所述S4步骤中，金锡合金层的外沿尺寸小于Pt图形层10-50um。
6.根据权利要求5所述的一种用于生产制造金锡合金薄膜集成电路的工艺方法，其特征在于：所述S4步骤中电沉积金锡合金层所用电镀液包括以下原料组分：金盐3～5g/L、金络合剂10～50g/L、锡盐4～15g/L、光亮剂0.1～1g/L、稳定剂3～15g/L、去离子水。
7.根据权利要求1所述的一种用于生产制造金锡合金薄膜集成电路的工艺方法，其特征在于：所述S4步骤中，电沉积金锡合金层中控制电镀工艺温度为40-55℃，电流密度为0.2-0.8A/dm2。
8.根据权利要求6所述的一种用于生产制造金锡合金薄膜集成电路的工艺方法，其特征在于：所述锡盐为锡酸钠。
9.根据权利要求1所述的一种用于生产制造金锡合金薄膜集成电路的工艺方法，其特征在于：所述种子层包括由基片向外依次设置的Ti金属层、Pt金属层和Au金属层。
CN202110814247.7A 2021-07-19 2021-07-19 一种用于生产制造金锡合金薄膜集成电路的工艺方法 Pending CN113539841A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110814247.7A CN113539841A (zh) 2021-07-19 2021-07-19 一种用于生产制造金锡合金薄膜集成电路的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110814247.7A CN113539841A (zh) 2021-07-19 2021-07-19 一种用于生产制造金锡合金薄膜集成电路的工艺方法

Publications (1)

Publication Number Publication Date
CN113539841A true CN113539841A (zh) 2021-10-22

Family

ID=78128758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110814247.7A Pending CN113539841A (zh) 2021-07-19 2021-07-19 一种用于生产制造金锡合金薄膜集成电路的工艺方法

Country Status (1)

Country Link
CN (1) CN113539841A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121683A (zh) * 2022-01-24 2022-03-01 四川科尔威光电科技有限公司 一种基于氮化铝陶瓷的预置金锡焊料生产方法
CN115636695A (zh) * 2022-12-21 2023-01-24 四川科尔威光电科技有限公司 一种半导体氮化铝陶瓷预置金锡焊料热沉的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121683A (zh) * 2022-01-24 2022-03-01 四川科尔威光电科技有限公司 一种基于氮化铝陶瓷的预置金锡焊料生产方法
CN115636695A (zh) * 2022-12-21 2023-01-24 四川科尔威光电科技有限公司 一种半导体氮化铝陶瓷预置金锡焊料热沉的制备方法

Similar Documents

Publication Publication Date Title
CN113539841A (zh) 一种用于生产制造金锡合金薄膜集成电路的工艺方法
US6773827B2 (en) Electronic component, method for producing electronic component, and circuit board
US7931760B2 (en) Whiskerless plated structure and plating method
US20020192492A1 (en) Metal article coated with near-surface doped tin or tin alloy
CN101189362B (zh) 无电解镀镍液
US20020197404A1 (en) Method of activating non-conductive substrate for use in electroless deposition
KR20070028265A (ko) 금속 이중층과 방법
CN104513974B (zh) 利用含碱稳定嘧啶衍生物的催化剂的化学镀金属化电介质
US9048295B2 (en) Method of manufacturing semiconductor device
US4640746A (en) Bath and process for plating tin/lead alloys on composite substrates
KR20040011628A (ko) 전기도금법에 의한 반도체 소자의 플립칩 접속용 ｕｂｍ의형성방법
CN115636695B (zh) 一种半导体氮化铝陶瓷预置金锡焊料热沉的制备方法
RU2005138133A (ru) Составы для обесточенного осаждения тройных материалов для промышленности и полупроводников
GB2305188A (en) Process for plating palladium or palladium alloy onto iron-nickel alloy substrate
CN113930812B (zh) 片式电子元器件镀锡液和锡电镀方法
US11049838B2 (en) Conductive bump and electroless Pt plating bath
US6709980B2 (en) Using stabilizers in electroless solutions to inhibit plating of fuses
CN112335038A (zh) 玻璃布线基板
US11560639B2 (en) Nano-twinned copper layer with doped metal element, substrate comprising the same and method for preparing the same
EP0785296A1 (en) Electroplating of nickel on nickel ferrite devices
KR102389089B1 (ko) 웨이퍼 범프의 두께편차가 개선된 주석 또는 주석 합금의 전기 도금액
JP2003041376A (ja) Ｔａｂテープおよびめっき方法
JP6754152B1 (ja) めっき積層体
US11946153B2 (en) Copper or copper alloy electroplating bath
US5278450A (en) Semiconductor contact with discontinuous noble metal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination