KR20180082673A - 광 소자 - Google Patents

광 소자 Download PDF

Info

Publication number
KR20180082673A
KR20180082673A KR1020170003048A KR20170003048A KR20180082673A KR 20180082673 A KR20180082673 A KR 20180082673A KR 1020170003048 A KR1020170003048 A KR 1020170003048A KR 20170003048 A KR20170003048 A KR 20170003048A KR 20180082673 A KR20180082673 A KR 20180082673A
Authority
KR
South Korea
Prior art keywords
core layer
layer
substrate
region
optical
Prior art date
Application number
KR1020170003048A
Other languages
English (en)
Inventor
김덕준
고영호
송정호
한원석
김동영
김종회
백용순
최병석
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020170003048A priority Critical patent/KR20180082673A/ko
Publication of KR20180082673A publication Critical patent/KR20180082673A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/14—Mode converters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3013—AIIIBV compounds

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

제 1 영역 및 제 2 영역을 갖는 기판, 상기 기판 상에 배치되는 하부 클래드층, 상기 기판의 상기 제 1 영역의 상기 하부 클래드층 상에 배치되는 제 1 코어층, 상기 기판의 상기 제 2 영역의 상기 하부 클래드층 상에 배치되고 상기 제 1 코어층 상으로 연장되는 제 2 코어층, 및 상기 제 2 코어층 상에 배치되는 상부 클래드층을 포함하는 광 소자를 제공하되, 상기 기판의 상기 제 2 영역과 인접한 상기 제 1 코어층의 측면은 상기 하부 클래드층의 상면에 대하여 경사지고, 상기 제 1 코어층은 순차적으로 적층되는 제 1 부 코어층, 주 코어층 및 제 2 부 코어층을 포함할 수 있다.

Description

광 소자{OPTICAL DEVICE}
본 발명은 광 소자에 관한 것으로, 상세하게는 복수의 광 도파로들을 포함하는 광 소자에 관한 것이다.
Ⅲ-Ⅴ족 화합물 반도체 물질은 레이저 다이오드, 광 검출기 및 광 변조기와 같은 광 소자에 이용되고 있다. Ⅲ-Ⅴ족 화합물 반도체 기반의 광소자는 그의 제작 공정에 평판형 광 도파로 형성 기술이 적용되고 있다. 광 소자들은 각각 최적화된 광 도파로들을 갖고 있으며, 복수의 광 소자들은 동일 기판에 집적될 수 있다. 적층 구조가 서로 다른 2개의 광 도파로들 사이의 광 접속 손실을 감소시키는 광 도파로 연결 구조 및 그 제작 방법이 요구된다.
일반적으로 이성분계, 삼성분계 또는 사성분계의 Ⅲ-Ⅴ족 화합물 반도체를 이용하는 경우, 맞대기 이음(Butt Joint) 방식의 광 도파로 연결 구조를 가질 수 있다. 이때, 단결정 성장, 식각 및 선택 영역 성장(selective area growth) 등의 공정을 이용하여 광 결합된 광 도파로들이 형성된다.
선택 영역 성장(selective area growth) 공정은 결정 성장 시 조성과 스트레인(strain)을 정확히 조절해야 하는 어려움이 있다. 특히, 일부 영역에만 선택적으로 조성비가 다른 코어층을 설계된 대로 성장시키는 것을 매우 어려운 것으로 알려져 있다.
본 발명이 해결하고자 하는 과제는 광 도파로들 사이의 광 접속 손실이 적은 광 소자를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 기술적 과제들을 해결하기 위한 본 발명의 실시예들에 따른 광 소자는 제 1 영역 및 제 2 영역을 갖는 기판, 상기 기판 상에 배치되는 하부 클래드층, 상기 기판의 상기 제 1 영역의 상기 하부 클래드층 상에 배치되는 제 1 코어층, 상기 기판의 상기 제 2 영역의 상기 하부 클래드층 상에 배치되고 상기 제 1 코어층 상으로 연장되는 제 2 코어층, 및 상기 제 2 코어층 상에 배치되는 상부 클래드층을 포함할 수 있다. 상기 기판의 상기 제 2 영역과 인접한 상기 제 1 코어층의 측면은 상기 하부 클래드층의 상면에 대하여 경사질 수 있다. 상기 제 1 코어층은 적층된 제 1 부 코어층, 주 코어층 및 제 2 부 코어층을 포함할 수 있다.
본 발명의 실시예들에 따른 광 소자는 제 1 코어층의 광 경로 및 제 2 코어층의 광 경로는 제 1 코어층의 제 1 측면과 경사질 수 있다. 이에 따라, 광 결합면(joint interface)인 제 1 코어층의 제 1 측면에서 반사에 의한 광 접속 손실이 감소될 수 있다. 또한, 제 1 코어층의 제 1 측면에서 제 1 코어층의 두께가 점차 감소하며, 광 모드의 변환이 점진적으로 일어날 수 있다. 이에 따라, 광 접속 손실이 감소될 수 있다.
본 발명의 실시예들에 따른 광 소자의 제조 방법은 선택 영역 성장(selective area growth) 공정 없이 광 결합을 형성할 수 있다. 이에 따라 공정이 단순화될 수 있다. 또한, 제 1 코어층을 습식 식각을 이용하여 식각하기 때문에, 식각 후 형성되는 광 결합면이 깨끗하고 매끄러운 표면을 가질 수 있다. 이로 인해, 광 결합면에서의 광 모드 변환은 산란에 의한 추가 광 접속 손실이 적을 수 있다.
도 1은 본 발명의 실시예들에 따른 광 소자를 설명하기 위한 단면도이다.
도 2 내지 도 4는 본 발명의 실시예들에 따른 광 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 실시예들에 따른 광 소자를 설명하기 위한 단면도이다.
도 6 및 도 7은 본 발명의 실시예들에 따른 광 소자의 제조 방법을 설명하기 위한 단면도들이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 당해 기술분야에서 통상의 기술을 가진 자는 본 발명의 개념이 어떤 적합한 환경에서 수행될 수 있다는 것을 이해할 것이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 ‘포함한다(comprises)’ 및/또는 ‘포함하는(comprising)’은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막(또는 층)이 개재될 수도 있다.
본 명세서의 다양한 실시 예들에서 제 1, 제 2, 제 3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에의 제 1 막질로 언급된 막질이 다른 실시 예에서는 제 2 막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시예도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 도면들 참조하여 본 발명의 개념에 따른 광 소자를 설명한다.
도 1은 본 발명의 실시예들에 따른 광 소자를 설명하기 위한 단면도이다.
도 1을 참조하여, 기판(100)이 제공될 수 있다. 기판(100)은 단결정의 인화 인듐(InP, indium phosphide) 기판을 포함할 수 있다. 기판(100)은 서로 인접한 제 1 영역(R1) 및 제 2 영역(R2)을 가질 수 있다. 기판(100) 상에 하부 클래드층(200)이 배치될 수 있다. 하부 클래드층(200)은 인화 인듐(InP)을 포함할 수 있다.
하부 클래드층(200) 상에 제 1 코어층(300)이 배치될 수 있다. 이때, 제 1 코어층(300)은 기판(100)의 제 1 영역(R1) 상에 배치될 수 있다. 제 1 코어층(300)은 경사면을 가질 수 있다. 예를 들어, 제 1 코어층(300)은 제 2 영역(R2)과 인접한 제 1 측면(S1)을 갖되, 제 1 측면(S1)은 하부 클래드층(200)의 상면에 대하여 경사질 수 있다. 예를 들어, 제 1 코어층(300)의 제 1 측면(S1)과 하부 클래드층(200)의 상면 사이의 각도(θ)는 90도 이하의 예각일 수 있다. 제 2 영역(R2)의 하부 클래드층(200)의 상면은 제 1 코어층(300)에 의해 노출될 수 있다. 평면적 관점에서, 제 1 측면(S1)의 폭(d1)은 5 마이크로 미터보다 클 수 있다.
제 1 코어층(300)은 복수의 광 도파로 코어층들을 포함할 수 있다. 예를 들어, 제 1 코어층(300)은 적층된 제 1 부 코어층(310), 주 코어층(320) 및 제 2 부 코어층(330)을 포함할 수 있다. 제 1 부 코어층(310), 주 코어층(320) 및 제 2 부 코어층(330)은 인듐 갈륨비소인(InGaAsP)을 포함할 수 있다. 주 코어층(320)은 제 1 부 코어층(310) 및 제 2 부 코어층(330)과 다른 에너지 밴드 갭을 가질 수 있다. 예를 들어, 주 코어층(320)의 인화 인듐(InP)과 비화 갈륨(GaAs, gallium arsenide)의 조성비는 제 1 부 코어층(310) 및 제 2 부 코어층(330)의 인화 인듐(InP)과 비화 갈륨(GaAs)의 조성비와 다를 수 있다. 제 1 부 코어층(310) 및 제 2 부 코어층(330)은 동일한 에너지 밴드 갭을 가질 수 있다. 예를 들어, 제 1 부 코어층(310) 의 인화 인듐(InP)과 비화 갈륨(GaAs)의 조성비는 제 2 부 코어층(330)의 인화 인듐(InP)과 비화 갈륨(GaAs)의 조성비와 동일할 수 있다.
하부 클래드층(200) 상에 제 2 코어층(400)이 배치될 수 있다. 이때, 제 2 코어층(400)은 기판(100)의 제 2 영역(R2) 상에 배치될 수 있다. 제 2 코어층(400)은 제 1 코어층(300)을 덮을 수 있다. 예를 들어, 제 2 코어층(400)은 기판(100)의 제 2 영역(R2) 상의 하부 클래드층(200)의 상면으로부터 제 1 코어층(300) 상으로 연장될 수 있다. 제 2 코어층(400)은 제 1 코어층(300)의 제 1 측면(S1)과 접할 수 있다. 제 2 코어층(400)은 제 1 코어층(300)의 제 1 측면(S1)에서 제 1 코어층(300)과 광 결합할 수 있다. 이때, 제 1 코어층(300)의 광 경로 및 제 2 코어층(400)의 광 경로는 제 1 코어층(300)의 제 1 측면(S1)과 경사질 수 있다. 이에 따라, 광 결합면(joint interface)인 제 1 코어층(300)의 제 1 측면(S1)에서 반사에 의한 광 접속 손실이 감소될 수 있다. 또한, 제 1 코어층(300)의 제 1 측면(S1)에서 제 1 코어층(300)의 두께가 점차 감소하며, 광 모드의 변환이 점진적으로 일어날 수 있다. 제 1 코어층(300) 및 제 2 코어층(400) 간의 점진적인 광 모드의 변환은 광 접속 손실을 감소시킬 수 있다. 특히, 제 1 코어층(300)의 제 1 측면(S1)과 하부 클래드층(200)의 상면 사이의 각도(θ)가 감소될수록, 광 접속 손실의 감소가 커질 수 있다.
제 2 코어층(400)은 인듐 갈륨비소인(InGaAsP)을 포함할 수 있다. 제 2 코어층(400)은 제 1 부 코어층(310), 주 코어층(320) 및 제 2 부 코어층(330)과 다른 에너지 밴드 갭을 가질 수 있다. 예를 들어, 제 2 코어층(400)의 인화 인듐(InP)과 비화 갈륨(GaAs)의 조성비는 제 1 부 코어층(310), 주 코어층(320) 및 제 2 부 코어층(330)의 인화 인듐(InP)과 비화 갈륨(GaAs)의 조성비와 다를 수 있다.
제 2 코어층(400) 상에 상부 클래드층(500)이 배치될 수 있다. 상부 클래드층(500)은 인화 인듐(InP)을 포함할 수 있다.
도 2 내지 도 4는 본 발명의 실시예들에 따른 광 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 2를 참조하여, 기판(100)이 제공될 수 있다. 기판(100)은 단결정의 인화 인듐(InP)을 포함할 수 있다.
기판(100) 상에 하부 클래드층(200)이 형성될 수 있다. 예를 들어, 기판(100)의 상면 상에 인화 인듐(InP)을 성장시켜 하부 클래드층(200)이 형성될 수 있다. 상기 하부 클래드층(200)의 성장은 인화 인듐(InP)의 단결정 성장 공정을 통해 수행될 수 있다.
하부 클래드층(200) 상에 제 1 코어층(300)이 형성될 수 있다. 예를 들어, 하부 클래드층(200)의 상면 상에 제 1 부 코어층(310), 주 코어층(320) 및 제 2 부 코어층(330)이 순차적으로 성장될 수 있다. 제 1 부 코어층(310), 주 코어층(320) 및 제 2 부 코어층(330)의 성장은 인듐 갈륨비소인(InGaAsP)의 단결정 성장 공정읕 통해 수행될 수 있다.
도 3을 참조하여, 제 1 코어층(300)이 식각될 수 있다. 예를 들어, 제 1 코어층(300)이 식각되어, 기판(100)의 제 2 영역(R2) 상의 하부 클래드층(200)의 상면이 노출될 수 있다. 상기 식각 공정은 습식 식각을 포함할 수 있다. 제 1 코어층(300)은 상기 식각 공정에 의해 형성된 단면인 제 1 측면(S1)을 가질 수 있다. 제 1 코어층(300)의 제 1 측면(S1)은 경사질 수 있다. 예를 들어, 상기 식각 공정은 확산 제한 식각 공정(diffusion-limited etch, DLE)을 포함할 수 있다.
도 4를 참조하여, 하부 클래드층(200) 상에 제 2 코어층(400)이 형성될 수 있다. 예를 들어, 기판(100)의 제 2 영역(R2) 상에서 노출된 하부 클래드층(200)의 상면, 제 1 코어층(300)의 제 1 측면(S1) 및 상면 상에 인듐 갈륨비소인(InGaAsP)를 성장시켜 제 2 코어층(400)이 형성될 수 있다. 상기 제 2 코어층(400)의 성장은 인듐 갈륨비소인(InGaAsP)의 단결정 성장 공정읕 통해 수행될 수 있다. 제 1 코어층(300)과 제 2 코어층(400)은 동일한 인듐 갈륨비소인(InGaAsP)의 단결정 성장 공정을 사용함에 따라, 제 1 코어층(300)과 제 2 코어층(400) 간의 계면은 결함이 적을 수 있다. 이에 따라, 광 결합면(joint interface)인 제 1 측면(S1)에서 광 접속 손실이 적을 수 있다.
도 1을 다시 참조하여, 제 2 코어층(400) 상에 상부 클래드층(500)이 형성될 수 있다. 예를 들어, 제 2 코어층(400)의 상면 상에 인화 인듐(InP)을 성장시켜 상부 클래드층(500)이 형성될 수 있다. 상기 상부 클래드층(500)의 성장은 인화 인듐(InP)의 단결정 성장 공정을 통해 수행될 수 있다.
본 발명의 실시예들에 따른 광 소자의 제조 방법은 선택 영역 성장(selective area growth) 공정 없이 광 결합을 형성할 수 있으며, 이에 따라 공정이 단순화될 수 있다. 또한, 제 1 코어층(300)을 습식 식각을 이용하여 식각하기 때문에, 식각 후 형성되는 광 결합면이 깨끗하고 매끄러운 표면을 가질 수 있다. 이로 인해, 광 결합면에서의 광 모드 변환은 산란에 의한 추가 광 접속 손실이 적을 수 있다.
이하, 도면들을 참조하여 본 발명의 실시예들에 대해 설명한다. 설명의 편의를 위해, 본 발명의 일 실시예와 중복되는 설명은 생략한다. 실시예들에 따르면, 제 2 코어층이 제공되지 않을 수 있다. 이때, 제 1 부 코어층은 도 1의 제 2 코어층의 역할을 수행할 수 있다.
도 5는 본 발명의 실시예들에 따른 광 소자를 설명하기 위한 단면도이다.
도 5를 참조하여, 제 1 영역(R1) 및 제 2 영역(R2)을 갖는 기판(100)이 제공될 수 있다. 기판(100) 상에 하부 클래드층(200)이 배치될 수 있다.
제 1 영역(R1)의 하부 클래드층(200) 상에 제 1 코어층(300)이 배치될 수 있다. 예를 들어, 제 1 코어층(300)은 적층된 제 1 부 코어층(310), 주 코어층(320) 및 제 2 부 코어층(330)을 포함할 수 있다. 제 1 부 코어층(310), 주 코어층(320) 및 제 2 부 코어층(330)은 인듐 갈륨비소인(InGaAsP)을 포함할 수 있다. 제 1 부 코어층(310) 및 제 2 부 코어층(330)은 상호 동일한 에너지 밴드 갭을 갖고, 주 코어층(320)과는 다른 에너지 밴드 갭을 가질 수 있다. 실시예들에 따르면, 제 2 부 코어층(330)은 생략될 수 있다.
제 1 코어층(300)은 제 2 영역(R2)과 인접하고, 하부 클래드층(200)의 상면에 대하여 경사진 제 2 측면(S2)을 가질 수 있다. 예를 들어, 제 2 측면(S2)은 주 코어층(320) 및 제 2 부 코어층(330)의 측면들을 포함할 수 있다. 이때, 제 1 부 코어층(310)은 기판(100)의 제 2 영역(R2) 상으로 연장되어, 기판(100)의 제 1 영역(R1) 및 제 2 영역(R2)을 덮을 수 있다. 기판(100)의 제 2 영역(R2)의 제 1 부 코어층(310)의 상면은 주 코어층(320) 및 제 2 부 코어층(330)에 의해 노출될 수 있다.
제 1 부 코어층(310)은 주 코어층(320)과 광 결합할 수 있다. 제 2 측면(S2)에서 주 코어층(320)의 두께가 점차 감소하며, 광 모드의 변환이 점진적으로 일어날 수 있다. 제 1 부 코어층(310) 및 주 코어층(320) 간의 점진적인 광 모드의 변환은 광 접속 손실을 감소시킬 수 있다.
제 1 코어층(300) 상에 상부 클래드층(500)이 배치될 수 있다. 상부 클래드층(500)은 인화 인듐(InP)을 포함할 수 있다.
도 6 및 도 7은 본 발명의 실시예들에 따른 광 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 6을 참조하여, 기판(100)이 제공될 수 있다.
기판(100) 상에 하부 클래드층(200)이 형성될 수 있다. 예를 들어, 기판(100)의 상면 상에 인화 인듐(InP)을 단결정 성장시켜 하부 클래드층(200)이 형성될 수 있다.
하부 클래드층(200) 상에 제 1 코어층(300)이 형성될 수 있다. 예를 들어, 하부 클래드층(200)의 상면 상에 제 1 부 코어층(310), 주 코어층(320) 및 제 2 부 코어층(330)이 순차적으로 성장될 수 있다. 제 1 부 코어층(310), 주 코어층(320) 및 제 2 부 코어층(330)의 성장은 인듐 갈륨비소인(InGaAsP) 의 단결정 성장 공정읕 통해 수행될 수 있다.
도 7을 참조하여, 제 1 코어층(300)이 식각될 수 있다. 예를 들어, 주 코어층(320) 및 제 2 부 코어층(330)이 식각되어, 기판(100)의 제 2 영역(R2) 상의 제 1 부 코어층(310)의 상면이 노출될 수 있다. 제 1 코어층(300)은 상기 식각 공정에 의해 형성된 단면인 제 2 측면(S2)을 가질 수 있다. 제 1 코어층(300)의 제 2 측면(S2)은 경사질 수 있다. 예를 들어, 상기 식각 공정은 확산 제한 식각 공정(diffusion-limited etch, DLE)을 포함할 수 있다.
도 5를 다시 참조하여, 제 1 코어층(300) 상에 상부 클래드층(500)이 형성될 수 있다. 예를 들어, 제 1 코어층(300)의 상면 상에 인화 인듐(InP)을 단결정 성장시켜 상부 클래드층(500)이 형성될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 200: 하부 클래드층
300: 제 1 코어층 310: 제 1 부 코어층
320: 주 코어층 330: 제 2 부 코어층
400: 제 2 코어층 500: 상부 클래드층
R1: 제 1 영역 R2: 제 2 영역
S1: 제 1 측면 S2: 제 2 측면

Claims (1)

  1. 제 1 영역 및 제 2 영역을 갖는 기판;
    상기 기판 상에 배치되는 하부 클래드층;
    상기 기판의 상기 제 1 영역의 상기 하부 클래드층 상에 배치되는 제 1 코어층, 상기 기판의 상기 제 2 영역과 인접한 상기 제 1 코어층의 측면은 상기 하부 클래드층의 상면에 대하여 경사지고;
    상기 기판의 상기 제 2 영역의 상기 하부 클래드층 상에 배치되고, 상기 제 1 코어층 상으로 연장되는 제 2 코어층; 및
    상기 제 2 코어층 상에 배치되는 상부 클래드층을 포함하되,
    상기 제 1 코어층은 적층된 제 1 부 코어층, 주 코어층 및 제 2 부 코어층을 포함하는 광 소자.
KR1020170003048A 2017-01-09 2017-01-09 광 소자 KR20180082673A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170003048A KR20180082673A (ko) 2017-01-09 2017-01-09 광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170003048A KR20180082673A (ko) 2017-01-09 2017-01-09 광 소자

Publications (1)

Publication Number Publication Date
KR20180082673A true KR20180082673A (ko) 2018-07-19

Family

ID=63058436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170003048A KR20180082673A (ko) 2017-01-09 2017-01-09 광 소자

Country Status (1)

Country Link
KR (1) KR20180082673A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200032004A (ko) * 2018-09-17 2020-03-25 주식회사 라이팩 커넥터 플러그 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200032004A (ko) * 2018-09-17 2020-03-25 주식회사 라이팩 커넥터 플러그 및 그의 제조방법

Similar Documents

Publication Publication Date Title
US6037189A (en) Integrated waveguide device and method of fabricating the integrated waveguide device
US9625648B2 (en) Method for fabricating a monolithic optoelectronic device
US20150104130A1 (en) Optical power splitter
KR20130112548A (ko) 모드 크기 변환기 및 그의 제조방법
US11002909B2 (en) Optical integrated device and optical transmitter module
US11075498B2 (en) Method of fabricating an optoelectronic component
TWI670907B (zh) 光半導體裝置
JP6206247B2 (ja) 半導体装置の製造方法
KR20150012525A (ko) 광학 장치 및 그의 제조방법
CA2523105A1 (en) Method and system for coupling waveguides
KR20180082673A (ko) 광 소자
CN110718849B (zh) 一种用于单片集成芯片的对接耦合方法
US20080159347A1 (en) Method and apparatus for a low parasitic capacitance butt-joined passive waveguide connected to an active structure
US8070973B2 (en) Ridge and mesa optical waveguides
KR100369329B1 (ko) 무결함, 무반사의 스폿사이즈 변환기를 구비한 광소자의제조 방법
JP3104798B2 (ja) 集積型光カップラ及びその製造方法
CN114649745A (zh) 掩埋结构半导体激光器及其制备方法
JP2601173B2 (ja) 半導体光導波路およびその製造方法
JP2002217446A (ja) 光半導体集積素子及びその製造方法
US20240176073A1 (en) Semiconductor structure and method of manufacture
JPH06232126A (ja) 複合半導体回路装置およびその作製方法
WO2023238184A1 (ja) 光変調器
KR102442202B1 (ko) 다채널 광원의 제조 방법
JP2005520328A (ja) 光通信デバイスを製造する方法および光通信デバイス
KR100248430B1 (ko) 광도파로 집적 반도체 레이저 구조 및 그 제조방법