CN110718849B - 一种用于单片集成芯片的对接耦合方法 - Google Patents

一种用于单片集成芯片的对接耦合方法 Download PDF

Info

Publication number
CN110718849B
CN110718849B CN201910786704.9A CN201910786704A CN110718849B CN 110718849 B CN110718849 B CN 110718849B CN 201910786704 A CN201910786704 A CN 201910786704A CN 110718849 B CN110718849 B CN 110718849B
Authority
CN
China
Prior art keywords
functional device
layer
inp
active
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910786704.9A
Other languages
English (en)
Other versions
CN110718849A (zh
Inventor
王汉华
黄爽
许海明
刘建军
唐琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei Guanganlun Chip Co ltd
Original Assignee
Hubei Guanganlun Chip Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei Guanganlun Chip Co ltd filed Critical Hubei Guanganlun Chip Co ltd
Priority to CN201910786704.9A priority Critical patent/CN110718849B/zh
Publication of CN110718849A publication Critical patent/CN110718849A/zh
Application granted granted Critical
Publication of CN110718849B publication Critical patent/CN110718849B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明公开了一种用于单片集成芯片的对接耦合方法，包括：S1，在衬底上生产第一有源功能器件，该器件通过光场控制层将InP缓冲层分为两部分，通过控制第二缓冲层的生长厚度实现第一功能器件的有源区中心和第二功能器件的有源区中心完全对准；S2，沉积介质薄膜，通过光刻刻蚀定义第二功能器件，通过掩膜末端和光波导方向呈一定角度降低第一功能器件和第二功能器件界面处的反射；S3，采用刻蚀和选择性腐蚀方法去除第一功能器件部分区域；S4，将第一功能器件高温热处理，形成平滑的侧壁界面以及一定长度的undercut；S5，对接生长第二功能器件。其耦合效率高，传输特性好。

Description

一种用于单片集成芯片的对接耦合方法
技术领域
本发明涉及单片集成芯片技术，尤其涉及一种用于单片集成芯片的对接耦合方法，用于单片集成芯片的制作工艺中。
背景技术
单片光子集成芯片的主要目的是将至少两种功能器件单片集成在一起，包括有源器件之间的集成，如半导体激光器，半导体光放大器，电吸收器调制器，半导体光探测器，以及有源器件和无源器件的集成，如光波导，多模干涉器，模斑转换器，光栅等。单片集成器件相对于分立器件，可通过元件的组合可以完成比分立器件更复杂的功能，极大地降低了不同器件的耦合成本和封装成本，在光学、电学性能、稳定性和可靠性方面都具有优势。
针对无源波导/有源波导低损耗连接，人们进行了较为深入的研究，发展了多种方法来实现不同功能波导的集成制作，比如对接生长、选择区域生长、量子阱混杂、非对称双波导等。
对接工艺优点可以分别对不同功能区域材料的带隙波长、折射率、厚度分别设计、生长、优化，可以制作出高性能的光子集成器件。传统的对接方法，如专利US7018861B2无法解决两大难题，一是不同功能区材料的厚度不一致，两者的有源区中心需要完全对准，避免不同功能区光场不匹配导致耦合效率低影响器件的出光功率，二是不同功能材料的连接处不仅需要平滑的连接界面降低损耗，而且还存在连接界面存在折射率差会造成光的反射，影响器件的啁啾等传输特性。
发明内容
本发明的目的是针对现有技术对应的不足，提供一种用于单片集成芯片的对接耦合方法，其耦合效率高，传输特性好。
本发明的目的是采用下述方案实现的：本发明公开了一种用于单片集成芯片的对接耦合方法，包括如下步骤：
S1)在衬底上生长第一功能器件，该器件通过光场控制层将InP缓冲层分隔为上下两部分，通过控制上面部分的第二InP缓冲层的生长厚度实现第一功能器件的有源区中心和第二功能器件的有源区中心完全对准；
S2)在第一功能器件上沉积介质膜，通过光刻刻蚀定义第二功能器件的位置和大小；
S3)采用刻蚀和选择性腐蚀方法分步去除第一功能器件部分区域；
S4)将经过步骤S3腐蚀后的第一功能器件进行高温热处理，热处理后会在介质膜正下方形成最终底切形状以及平滑的侧壁界面；
S5)经过热处理后的第一功能器件，再进行降温处理，然后对接生长第二功能器件。
进一步地，在衬底上生长第一功能器件，包括依次生长第一InP缓冲层、光场控制层、第二InP缓冲层、第一下波导层、第一有源量子阱层、第一上波导层、第一InP覆盖层。
进一步地，光场控制层材料组分与有源MQW的PL相差120-180nm；第一功能器件的光场控制层将第一功能器件的光场控制在第二功能器件的有源或无源波导内，同时作为腐蚀停止层；光场控制层材料为InGaAsP；光场控制层的厚度为20nm-40nm；有源量子阱材料为InGaAsP或AlGaInAs。
进一步地，若第一功能器件为DFB器件，则光场控制层作为n面光栅的光栅层。
进一步地，介质膜(9)设置在第一功能器件的上表面；所述介质膜(9)为条形，介质膜(9)的一端与第一功能器件的一端重合，介质膜(9)的另一端向第一功能器件的另一端延伸；介质膜(9)的末端设有倾斜端面(91)，该倾斜端面(91)与光波导方向呈锐角α。
进一步地，锐角α为60°-85°。
进一步地，介质膜(9)的宽度W为15-40um，长度L1为200-500um，高度为200-300nm。介质膜(9)位于第一功能器件的上表面的中间部分。
进一步地，采用刻蚀和选择性腐蚀方法分步去除第一功能器件部分区域，包括：
S31)通过刻蚀方法刻蚀第一功能器件部分外延区域，刻蚀深度控制在第一功能器件的第一下波导层的下方，以及第一功能器件的光场控制层的上方；
S32)采用第一选择性腐蚀液腐蚀第一功能器件的第二InP缓冲层，第一选择性腐蚀液对光场控制层无腐蚀作用，将腐蚀深度控制在光场控制层正上方，同时第一功能器件的第二InP缓冲层和第一InP覆盖层为同一材料，由于腐蚀液的各向同性，在介质膜下方形成初始底切形状；
S33)采用第二选择性腐蚀液腐蚀光场控制层，第二选择性腐蚀液对二元InP材料无腐蚀作用，腐蚀深度控制在第一功能器件的第一InP缓冲层的正上方，同时第一功能器件的光场控制层、第一下波导层、第一有源量子阱层、第一上波导层均采用四元材料，由于腐蚀液的各向异性，在第一功能器件的第一InP覆盖层与第二InP缓冲层之间形成凹槽。
进一步地，第一InP缓冲层、第二InP缓冲层、第一InP覆盖层采用二元InP材料。
进一步地，将经过步骤S3腐蚀后的第一功能器件进行高温热处理时热处理温度高于InP熔点，使InP原子的表面迁移至下方，在介质膜正下方形成最终底切形状(12)以及平滑的侧壁界面。
进一步地，将经过步骤S3)腐蚀后的第一功能器件先经过有机溶液处理后再置入MOCVD进行高温热处理；热处理温度为650℃-720℃，时间为5-15min，PH3气氛保护。
进一步地，若第二功能器件为有源器件，则对接生长第二功能器件，包括依次生长第三InP缓冲层、第二下波导层、第二有源量子阱层、第二上波导层、第二InP覆盖层；其中，第二有源量子阱层材料为InGaAsP或AlGaInAs；第二功能器件有源层PL与第一功能器件有源层PL波长相差40nm-60nm，根据第二功能器件设计的整体厚度调整第一功能器件第二InP缓冲层的厚度，实现第一功能器件的有源区中心和第二功能器件的有源区中心完全对准；
若第二功能器件为无源波导器件，则对接生长第二功能器件，包括依次生长第四InP缓冲层、无源波导层、第三InP覆盖层；其中，无源波导层材料为InGaAsP；第二功能器件波导层PL与第一功能器件有源层PL波长相差120nm-180nm，根据第二功能器件设计的整体厚度调整第一功能器件第二InP缓冲层的厚度，可以实现第一功能器件的有源区中心和第二功能器件的有源区中心完全对准。
本发明具有的优点是：由于本发明在衬底上生长第一功能器件，包括依次生长第一InP缓冲层、光场控制层、第二InP缓冲层、第一下波导层、第一有源量子阱层、第一上波导层、第一InP覆盖层；本发明通过光场控制层将InP缓冲层分为两部分，只需通过控制第二缓冲层的生长厚度实现第一功能器件的有源区中心和第二功能器件的有源区中心完全对准，避免不同功能区光场不匹配导致耦合效率低影响器件的出光功率。
本发明沉积介质薄膜，通过光刻刻蚀定义第二功能器件的位置和大小；通过掩膜末端和光波导方向呈一定角度降低第一功能器件和第二功能器件界面处的反射，避免连接界面存在折射率差会造成光的反射，影响器件的啁啾等传输特性。
本发明设置四元光场控制层材料组分与有源MQW的PL相差120-180nm，其作用是将第一功能器件的光场控制在第二功能器件的有源/无源波导内，避免衬底的漏光，同时可以作为腐蚀停止层，结合第二InP缓冲层的厚度的控制，使第一功能器件有源区中心与第二功能器件有源区中心完全对准，更进一步的，若第一功能器件为DFB器件，四元光场控制层还可以作为n面光栅的光栅层。
本发明将经过腐蚀后的第一功能器件进行高温热处理，由于InP原子的表面迁移，可使得侧壁更加平滑，提高对接耦合质量，PH3气氛保护表面，可以减少热处理过程中表面磷原子的脱附，提高材料生长质量，热处理后会在介质膜正下方形成最终undercut以及平滑的侧壁界面，使不同功能材料的连接处形成平滑的连接界面降低损耗。
附图说明
图1为本发明的一次外延第一功能器件的结构示意图；
图2为本发明第一功能器件经蚀刻后的截面示意图；
图3为本发明的SiO2介质膜示意图；
图4为本发明第一功能器件经腐蚀后的截面示意图；
图5为本发明第一功能器件经高温热处理后的截面示意图；
图6为本发明二次外延有源器件后的结构截面示意图；
图7为本发明二次外延无源波导器件后的多量子阱结构截面示意图；
图8为传统的SiO2介质膜示意图。
附图中，1为衬底，2为第一InP缓冲层，3为光场控制层，4为第二InP缓冲层，5为第一下波导层，6为第一有源量子阱层，7为第一上波导层，8为第一InP覆盖层，9为介质膜，91为倾斜端面，10为初始undercut，11为凹槽，12为最终undercut，13为界面，21为第三InP缓冲层，22为第二下波导层，23为第二有源量子阱层，24为第二上波导层，25为第二InP覆盖层，31为第四InP缓冲层，32为无源波导层，33为第三InP覆盖层。
具体实施方式
下面结合附图以及实施例对本发明方案做进一步说明。
本实施例公开了一种用于单片集成芯片的对接耦合方法，包括如下步骤：
S1)如图1，在衬底1上生长第一功能器件，包括依次生长第一InP缓冲层2、四元光场控制层3、第二InP缓冲层4、第一下波导层5、第一有源量子阱层6、第一上波导层7、第一InP覆盖层8；
其中，四元光场控制层3材料组分与有源MQW的PL相差120-180nm，其作用是将第一功能器件的光场控制在第二功能器件的有源/无源波导内，避免衬底的漏光，同时可以作为腐蚀停止层，结合第二InP缓冲层4的厚度的控制，使第一功能器件有源区中心与第二功能器件有源区中心完全对准，更进一步的，若第一功能器件为DFB器件，四元光场控制层3还可以作为n面光栅的光栅层。
以上结构中，四元光场控制层3材料为InGaAsP，厚度在20nm-40nm，有源量子阱材料为InGaAsP或AlGaInAs。第一InP缓冲层2、第二InP缓冲层4、第一InP覆盖层8采用二元InP材料。
S2)在图1所示的第一功能器件上沉积SiO2介质膜9，进行掩膜光刻，掩膜刻蚀，定义第二功能器件的位置和大小；
如图3所示，图3为图2的俯视图，本实施例的SiO2介质膜9的宽度W为15-40um，长度L1为200-500um，高度为200-300nm。该SiO2介质膜9设置在第一功能器件的上表面；所述SiO2介质膜为条形，SiO2介质膜(9)位于第一功能器件的上表面的中间部分。如图3所示，SiO2介质膜的左端与第一功能器件的左端重合，SiO2介质膜的右端向第一功能器件的右端延伸；SiO2介质膜的右端末端设有倾斜端面91，该倾斜端面91与光波导方向呈锐角α。锐角α为60°-85°。而传统的SiO2介质膜9的末端和光波导方向垂直，如图8所示，这样第一功能器件和第二功能器件界面处由于存在折射率差会存在光的反射，势必会影响集成器件的啁啾等传输特性，而本方案中的倾斜夹角可以有效降低界面处的反射。
S3)采用刻蚀和选择性腐蚀方法分步去除第一功能器件部分区域；
进一步地，采用刻蚀和选择性腐蚀方法分步去除第一功能器件部分区域，包括：
S31)通过RIE或ICP刻蚀第一功能材料部分外延区域，刻蚀深度控制在下波导层5的下方，以及四元光场控制层3的上方，如图2所示。
S32)在图2的基础上，采用选择性腐蚀液HCl:H3PO4＝1:10腐蚀第二InP缓冲层4，使第二InP缓冲层4的界面处形成斜面，而HCl:H3PO4腐蚀液对四元光场控制层3无腐蚀作用，腐蚀深度可以控制在四源光场控制层3正上方，同时第二缓冲层4和第一InP覆盖层8为同一材料，由于腐蚀液的各向同性，在SiO2介质膜9下方会形成一个初始undercut10，通过控制腐蚀时间可以控制undercut10的长度。
S33)采用选择性腐蚀液H2SO4:H2O2:H2O＝1:1:20腐蚀四元光场控制层3，而H2SO4:H2O2:H2O＝1:1:20腐蚀液对二元InP材料无腐蚀作用，腐蚀深度可以控制在第一InP缓冲层2的正上方，同时光场控制层3、第一下波导层5、第一有源量子阱层6、第一上波导层7都是四元材料，由于腐蚀液的各向异性，在第一功能器件的第一InP覆盖层8与第二InP缓冲层4之间形成一个凹槽11，通过控制腐蚀时间可以控制凹槽11的长度。
由于第一功能器件的性能与第一InP缓冲层2、第二InP缓冲层4无关，因此可以通过调整第二InP缓冲层的生长厚度实现第一功能器件的有源区中心和第二功能器件的有源区中心完全对准。
S4)将经过步骤S3)腐蚀后的第一功能器件进行高温热处理，热处理温度高于InP熔点，使InP原子的表面迁移至下方，凹槽11上方的第一InP覆盖层8的InP原子的表面向下迁移，至下方的第二InP缓冲层4，在介质膜正下方形成最终undercut12且使第一功能器件在介质膜9下端与第一InP缓冲层2的上端之间的界面处形成上端为平面，下端为弧面，且上端平面与下端弧面平滑过渡连接的界面13。第一功能器件界面上端的平面与介质膜9、衬底1垂直。
本实施例将如图4腐蚀后的第一功能器件经过有机溶液处理后置入MOCVD进行高温热处理，热处理温度为650℃-720℃，时间为5-15min，PH3气氛保护，热处理后的界面如图5所示，由于InP原子的表面迁移，可使得侧壁更加平滑，提高对接耦合质量，PH3气氛保护表面，可以减少热处理过程中表面磷原子的脱附，提高材料生长质量。
热处理后会在SiO2介质膜9正下方形成最终undercut12，长度为200nm-400nm，是由undercut10的长度、凹槽11以及热处理条件共同决定。undercut12的长度过短会在二次外延生长中增加界面处的横向生长速度，形成所谓的“兔耳朵”情形，而undercut的长度过长虽可有效抑制二次外延的横向生长，但容易形成空洞。
S5)经过热处理后的第一功能器件，在MOCVD中降温，然后生长第二功能器件。
如图6，若第二功能器件为有源器件，则依次生长第三InP缓冲层21、第二下波导层22、第二有源量子阱层23、第二上波导层24、第二InP覆盖层25，其中，第二有源量子阱层23材料为InGaAsP或AlGaInAs，第二功能器件有源层PL与第一功能器件有源层PL波长相差40nm-60nm，根据第二功能器件设计的整体厚度调整第一功能器件第二InP缓冲层4的厚度，可以实现第一功能器件的有源区中心和第二功能器件的有源区中心完全对准。
如图7，若第二功能器件为无源波导器件，则依次生长第四InP缓冲层31、无源波导层32、第三InP覆盖层33，其中无源波导层32材料为InGaAsP，第二功能器件波导层PL与第一功能器件有源层PL波长相差120nm-180nm，根据第二功能器件设计的整体厚度调整第一功能器件第二InP缓冲层4的厚度，可以实现第一功能器件的有源区中心和第二功能器件的有源区中心完全对准。
以上所述仅为本发明的优选实施例，并不用于限制本发明，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种用于单片集成芯片的对接耦合方法，其特征在于，包括如下步骤：
S1）在衬底（1）上生长第一功能器件，该器件通过光场控制层将InP缓冲层分隔为上下两部分，通过控制上面部分的第二InP缓冲层（4）的生长厚度实现第一功能器件的有源区中心和第二功能器件的有源区中心完全对准；
S2）在第一功能器件上沉积介质膜（9），通过光刻刻蚀定义第二功能器件的位置和大小；
S3）采用刻蚀和选择性腐蚀方法分步去除第一功能器件部分区域，腐蚀深度控制在第一功能器件的第一InP缓冲层（2）的上端面；
S4）将经过步骤S3腐蚀后的第一功能器件进行高温热处理，热处理后会在介质膜（9）正下方形成最终底切形状（12）以及平滑的侧壁界面；
S5）经过热处理后的第一功能器件，再进行降温处理，然后对接生长第二功能器件。
2.根据权利要求1所述的方法，其特征在于：在衬底（1）上生长第一功能器件，包括依次生长第一InP缓冲层（2）、光场控制层（3）、第二InP缓冲层（4）、第一下波导层（5）、第一有源量子阱层（6）、第一上波导层（7）、第一InP覆盖层（8）。
3.根据权利要求1或2所述的方法，其特征在于：光场控制层（3）材料组分与有源MQW的PL相差120-180nm；第一功能器件的光场控制层（3）将第一功能器件的光场控制在第二功能器件的有源或无源波导内，同时作为腐蚀停止层；光场控制层（3）材料为InGaAsP；光场控制层（3）厚度为20nm-40nm；有源量子阱材料为InGaAsP或AlGaInAs。
4.根据权利要求1或2所述的方法，其特征在于：若第一功能器件为DFB器件，则光场控制层（3）作为n面光栅的光栅层。
5.根据权利要求1或2所述的方法，其特征在于：介质膜（9）设置在第一功能器件的上表面；所述介质膜（9）为条形，介质膜（9）的一端与第一功能器件的一端重合，介质膜（9）的另一端向第一功能器件的另一端延伸；介质膜（9）的末端设有倾斜端面（91），该倾斜端面（91）与光波导方向呈锐角α。
6.根据权利要求5所述的方法，其特征在于：锐角α为60°-85°。
7.根据权利要求1或2所述的方法，其特征在于：采用刻蚀和选择性腐蚀方法分步去除第一功能器件部分区域，包括：
S31）通过刻蚀方法刻蚀第一功能器件部分外延区域，刻蚀深度控制在第一功能器件的第一下波导层（5）的下方，以及第一功能器件的光场控制层（3）的上方；
S32）采用第一选择性腐蚀液腐蚀第一功能器件的第二InP缓冲层（4），第一选择性腐蚀液对光场控制层（3）无腐蚀作用，将腐蚀深度控制在光场控制层（3）正上方，同时第一功能器件的第二InP缓冲层（4）和第一功能器件的第一InP覆盖层（8）为同一材料，由于腐蚀液的各向同性，在介质膜（9）下方形成初始底切形状（10）；
S33）采用第二选择性腐蚀液腐蚀光场控制层（3），第二选择性腐蚀液对二元InP材料无腐蚀作用，腐蚀深度控制在第一功能器件的第一InP缓冲层（2）的正上方，同时第一功能器件的光场控制层（3）、第一下波导层（5）、第一有源量子阱层（6）、第一上波导层（7）均采用四元材料，由于腐蚀液的各向异性，在第一功能器件的第一InP覆盖层（8）与第二InP缓冲层（4）之间形成凹槽（11）。
8.根据权利要求7所述的方法，其特征在于：第一InP缓冲层（2）、第二InP缓冲层（4）、第一InP覆盖层（8）采用二元InP材料。
9.根据权利要求1所述的方法，其特征在于：将经过步骤S3腐蚀后的第一功能器件进行高温热处理时热处理温度高于InP熔点，使InP原子的表面迁移至下方，在介质膜（9）正下方形成最终底切形状（12）以及平滑的侧壁界面。
10.根据权利要求1所述的方法，其特征在于：若第二功能器件为有源器件，则对接生长第二功能器件，包括依次生长第三InP缓冲层（21）、第二下波导层（22）、第二有源量子阱层（23）、第二上波导层（24）、第二InP覆盖层（25）；其中，第二有源量子阱层（23）材料为InGaAsP或AlGaInAs；第二功能器件有源层PL与第一功能器件有源层PL波长相差40nm-60nm，根据第二功能器件设计的整体厚度调整第一功能器件第二InP缓冲层的厚度，实现第一功能器件的有源区中心和第二功能器件的有源区中心完全对准；
若第二功能器件为无源波导器件，则对接生长第二功能器件，包括依次生长第四InP缓冲层（31）、无源波导层（32）、第三InP覆盖层（33）；其中，无源波导层（32）材料为InGaAsP；第二功能器件波导层PL与第一功能器件有源层PL波长相差120nm-180nm，根据第二功能器件设计的整体厚度调整第一功能器件第二InP缓冲层的厚度，可以实现第一功能器件的有源区中心和第二功能器件的有源区中心完全对准。
CN201910786704.9A 2019-08-23 2019-08-23 一种用于单片集成芯片的对接耦合方法 Active CN110718849B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910786704.9A CN110718849B (zh) 2019-08-23 2019-08-23 一种用于单片集成芯片的对接耦合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910786704.9A CN110718849B (zh) 2019-08-23 2019-08-23 一种用于单片集成芯片的对接耦合方法

Publications (2)

Publication Number Publication Date
CN110718849A CN110718849A (zh) 2020-01-21
CN110718849B true CN110718849B (zh) 2021-02-26

Family

ID=69209442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910786704.9A Active CN110718849B (zh) 2019-08-23 2019-08-23 一种用于单片集成芯片的对接耦合方法

Country Status (1)

Country Link
CN (1) CN110718849B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366520B (zh) * 2020-10-23 2022-07-08 湖北光安伦芯片有限公司 一种高速dfb激光器的制作方法
CN112864807B (zh) * 2021-04-26 2021-11-05 武汉云岭光电有限公司 一种掩埋异质结的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120070156A1 (en) * 2010-09-21 2012-03-22 Fujitsu Limited Semiconductor optical amplifier
CN108603980A (zh) * 2015-11-12 2018-09-28 Bb光电公司 具有介质结构的光子集成器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018861B2 (en) * 2003-01-24 2006-03-28 Agilent Technologies, Inc. Method of manufacturing integrated semiconductor devices and related devices
JP2013048165A (ja) * 2011-08-29 2013-03-07 Furukawa Electric Co Ltd:The 光集積デバイス及び光集積デバイスの製造方法
CN102545047B (zh) * 2011-12-31 2014-06-04 武汉华工正源光子技术有限公司 一种多量子阱波导对接耦合方法
CN107508143B (zh) * 2017-09-05 2020-02-07 中国科学院半导体研究所 可调谐激光器及其制备方法
CN109510063A (zh) * 2019-01-15 2019-03-22 全磊光电股份有限公司 Dfb激光器外延结构及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120070156A1 (en) * 2010-09-21 2012-03-22 Fujitsu Limited Semiconductor optical amplifier
CN108603980A (zh) * 2015-11-12 2018-09-28 Bb光电公司 具有介质结构的光子集成器件

Also Published As

Publication number Publication date
CN110718849A (zh) 2020-01-21

Similar Documents

Publication Publication Date Title
KR100406865B1 (ko) 선택 영역 성장법을 이용한 2중 코아 스폿 사이즈 변환기및 그 제조방법
US9229293B2 (en) Semiconductor optical device and method for manufacturing semiconductor optical device
US6037189A (en) Integrated waveguide device and method of fabricating the integrated waveguide device
US5720893A (en) Tapered beam expander waveguide integrated with a diode lasesr
US9711939B2 (en) Semiconductor optical device
KR102037759B1 (ko) 광 결합기 및 그를 구비한 광학 장치
US20020141682A1 (en) Spot-size converter integratrd laser diode and method for fabricating the same
CN109412020A (zh) 一种倒台型高速半导体激光器芯片及其制备方法
CN110718849B (zh) 一种用于单片集成芯片的对接耦合方法
WO2012114866A1 (ja) スポットサイズ変換器及びその製造方法
US9229168B2 (en) Semiconductor optical waveguide device and method for manufacturing the same
JP2008113041A (ja) 導波管
CN102545047B (zh) 一种多量子阱波导对接耦合方法
KR100520796B1 (ko) 평면 매립형 반도체 광 증폭기의 제작 방법
US11215757B2 (en) Spot size converter and manufacturing method of the same
US20080159347A1 (en) Method and apparatus for a low parasitic capacitance butt-joined passive waveguide connected to an active structure
JPH07168146A (ja) スポット変換光導波路
JP2012079990A (ja) 集積化光半導体装置
CN114649745A (zh) 掩埋结构半导体激光器及其制备方法
JPH0667043A (ja) スポット変換素子およびその製造方法
US8457451B2 (en) Semiconductor optical element
CN114690310A (zh) 包括凹槽膜的边缘耦合器
CN112072462A (zh) 半导体光子器件及其制作方法
JP3788699B2 (ja) 集積型光回路素子及びその製造方法
JP2002217446A (ja) 光半導体集積素子及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 436000 Hubei Ezhou Gedian Development Zone Three Road Optics Valley joint science and technology city C9 5 unit

Applicant after: Hubei guanganlun chip Co., Ltd

Address before: 436000 Hubei Ezhou Gedian Development Zone Three Road Optics Valley joint science and technology city C9 5 unit

Applicant before: HUBEI GUANGANLUN TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant