JP2013048165A

JP2013048165A - 光集積デバイス及び光集積デバイスの製造方法

Info

Publication number: JP2013048165A
Application number: JP2011186069A
Authority: JP
Inventors: Teruyuki Nakamura; 照幸中村; Norihiro Iwai; 則広岩井
Original assignee: Furukawa Electric Co Ltd
Current assignee: Furukawa Electric Co Ltd
Priority date: 2011-08-29
Filing date: 2011-08-29
Publication date: 2013-03-07

Abstract

【課題】マストランスポートを抑制したバットジョイントを有する光集積デバイスを得る。
【解決手段】基板と、マストランスポートが基板より遅い材料で基板上に形成され、基板のマストランスポートを抑制する抑制層と、抑制層上に形成された第１導波路層と、第１導波路層上に形成され、第１導波路層の端面より内側に端面を有する上部層と、抑制層上に形成され、第１導波路層の端面に接する第２導波路層と、を備える光集積デバイスを提供する。
【選択図】図２

Description

本発明は、光集積デバイス及び光集積デバイスの製造方法に関する。

基板上に、光軸を揃えた複数の導波路を互いに突き合わせて接合するバットジョイントを用いて、半導体レーザ等の導波路型光素子を集積した光集積デバイスが知られている（例えば、特許文献１参照）。
特許文献１特開２００８−５３５０１号公報

バットジョイントを用いた光集積デバイスの製造では、第１の導波路が基板上に形成された後で、第２の導波路を形成する半導体膜が結晶成長される。第２の導波路を形成する半導体の結晶成長では、基板及び第１の導波路が加熱されるので、基板、及び、第１の導波路の一部が、熱により移動する。このような基板及び第１の導波路の移動はマストランスポートと呼ばれている。

例えば、ＩｎＰ基板、及び、第１の導波路のクラッド層がＩｎＰで形成される場合がある。当該場合に、第２の導波路を形成する半導体層の結晶成長において基板が加熱されると、基板及びクラッド層にマストランスポートが起こる。その結果、第１の導波路の端面がＩｎＰで覆われる。これにより、第１の導波路と、第２の導波路との間に、ＩｎＰの膜が形成される。当該ＩｎＰの膜は、バットジョイントにおける光学損失の原因となる。そこで、マストランスポートを抑制したバットジョイントを有する光集積デバイスが望まれている。

本発明の第１の態様においては、基板と、マストランスポートが基板より遅い材料で基板上に形成され、基板のマストランスポートを抑制する抑制層と、抑制層上に形成された第１導波路層と、第１導波路層上に形成され、第１導波路層の端面より内側に端面を有する上部層と、抑制層上に形成され、第１導波路層の端面に接する第２導波路層と、を備える光集積デバイスを提供する。

本発明の第２の態様においては、基板上に、基板よりマストランスポートが遅い材料で、基板のマストランスポートを抑制する抑制層を形成する抑制層形成段階と、抑制層上に、半導体層を形成する半導体層形成段階と、半導体層の一部をエッチングして、第１導波路層、及び、第１導波路層上の上部層を形成するエッチング段階と、抑制層上に、第１導波路層の端面に接して、第２導波路層を形成する導波路層形成段階と、を備え、エッチング段階で、上部層の端面は、オーバーエッチングされて、第１導波路層の端面より内側にある光集積デバイスの製造方法を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

光集積デバイスの模式的な上視図である。光集積デバイスのバットジョイントの模式的な断面図である。光集積デバイスのレーザ部の模式的な断面図である。光集積デバイスの導波路部の模式的な断面図である。光集積デバイスの製造プロセスにおいて、マスクが形成された状態を示す模式的な断面図である。光集積デバイスの製造プロセスにおいて、第１導波路層及び上面層がエッチングされた状態を示す模式的な断面図である。光集積デバイスの製造プロセスにおいて、上面層がオーバーエッチングされた状態を示す模式的な断面図である。光集積デバイスの製造プロセスにおいて、第２導波路層が形成された状態を示す模式的な断面図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、光集積デバイス１００の模式的な上視図である。光集積デバイス１００は、レーザ部５２および導波路部５４を備える。レーザ部５２と、導波路部５４とは、それぞれの光路がバットジョイントで接続される。レーザ部５２で発振したレーザ光は、バットジョイントを介して、導波路部５４に導かれる。一例として、レーザ部５２の主モードのレーザ光の発振波長は１５３０ｎｍ〜１５７０ｎｍである。

図２は、図１のＩＩ−ＩＩにおける模式的な断面を示し、光集積デバイス１００のバットジョイントの模式的な断面図である。ＩＩ−ＩＩ断面において、レーザ部５２は、基板１０２、抑制層１０４、第１導波路層１０５、上面層１１２、上部クラッド層１１６、コンタクト層１１８、保護膜７２、ｐ側電極１２０、及び、ｎ側電極１２２を備える。導波路部５４は、ＩＩ−ＩＩ断面において、基板１０２、抑制層１０４、第２導波路層１１４、上部クラッド層１１６、保護膜７２及びｎ側電極１２２を備える。ただし、導波路部５４において、ｎ側電極１２２は形成されなくてもよい。

基板１０２及び抑制層１０４は、ＩＩＩ−Ｖ族化合物半導体で形成される。そして、抑制層１０４は、基板１０２よりマストランスポートが遅い材料で基板１０２上に形成される。すなわち、第２導波路層１１４を形成する条件で、抑制層１０４のマストランスポートは、基板１０２のマストランスポートより遅くてよい。例えば、基板１０２がｎ−ＩｎＰで形成され、抑制層１０４がＡｌＩｎＡｓで形成される。抑制層１０４と、下部光閉じ込め層１０６とは、格子定数を合わせることが好ましい。抑制層１０４は、ＧａＩｎＡｓＰで形成されてもよい。

レーザ部５２において、第１導波路層１０５は抑制層１０４上に形成される。第１導波路層１０５は、抑制層１０４より屈折率が高いＩＩＩ−Ｖ族化合物半導体で形成される。第１導波路層１０５は、下部光閉じ込め層１０６、活性層１０８及び上部光閉じ込め層１１０を有する。下部光閉じ込め層１０６は、抑制層１０４上に形成される。下部光閉じ込め層１０６上に活性層１０８が形成される。上部光閉じ込め層１１０が活性層１０８上に形成される。これにより、活性層１０８で発振したレーザ光が下部光閉じ込め層１０６と上部光閉じ込め層１１０との間で閉じ込められる。

例えば、下部光閉じ込め層１０６及び上部光閉じ込め層１１０がＩｎＧａＡｓＰで形成される。活性層１０８は、例えば、ＩｎＧａＡｓＰで形成されて、多重量子井戸（ＭＱＷ）構造を有する。別の例として、下部光閉じ込め層１０６、活性層１０８、及び、上部光閉じ込め層１１０は、ＡｌＧａＩｎＡｓで形成されてもよい。

バットジョイントにおいて、第２導波路層１１４と接する第１導波路層１０５の端面は、テーパー形状を有してよい。さらに、第１導波路層１０５のバットジョイントにおける端面は、下に向かって広がる傾斜を有し、当該端面が抑制層１０４の表面に対してなす角度は、抑制層１０４から離れるにしたがって大きくなってよい。下部光閉じ込め層１０６、活性層１０８、及び、上部光閉じ込め層１１０のバットジョイントにおける端面は、下に向かって広がり、当該端面が抑制層１０４の表面に対してなす角度は、抑制層１０４から離れるにしたがって大きくなってよい。

レーザ部５２において、上面層１１２は第１導波路層１０５上に形成される。すなわち、上面層１１２は上部光閉じ込め層１１０上に形成される。上面層１１２は、第１導波路層１０５より屈折率が低いＩＩＩ−Ｖ族化合物半導体で形成される。上面層１１２は、例えば、ＩｎＰで形成される。バットジョイントにおいて、上面層１１２の端面は、第１導波路層１０５の端面とそろっているか、または、第１導波路層１０５の端面よりも内側にある。すなわち、上部光閉じ込め層１１０、活性層１０８、及び、下部光閉じ込め層１０６のいずれの端面と比べても、上面層１１２の端面が、そろっているか、または、内側にある。第１導波路層１０５の端面より、上面層１１２の端面が内側にあるとは、上面層１１２の長さが第１導波路層１０５の長さより短く、第１導波路層１０５が第２導波路層１１４に接する領域において、第１導波路層１０５の上面の一部が、上面層１１２から露出していることをいう。上面層１１２及び第１導波路層１０５の長さとは、第１導波路の光路に平行な方向の、それぞれの層の長さをいう。

レーザ部５２において、上面層１１２上に上部クラッド層１１６が形成される。上部クラッド層１１６は、第１導波路層１０５より屈折率が低いＩＩＩ−Ｖ族化合物半導体で形成される。例えば、上部クラッド層１１６はｐ−ＩｎＰで形成される。コンタクト層１１８が上部クラッド層１１６上に形成される。コンタクト層１１８は、例えば、ＩｎＧａＡｓで形成される。ｐ側電極１２０がコンタクト層１１８上に形成される。

導波路部５４において、上部クラッド層１１６が第２導波路層１１４上に形成される。上部クラッド層１１６は、第２導波路層１１４より屈折率の低いＩＩＩ−Ｖ族化合物半導体で形成される。保護膜７２は、導波路部５４における上部クラッド層１１６上に形成される。また、保護膜７２は、導波路部５４とレーザ部５２との界面の近傍で、コンタクト層１１８の上面の一部に形成されてよい。

導波路部５４において、抑制層１０４上に第２導波路層１１４が形成される。第２導波路層１１４は、光集積デバイス１００の動作光の波長より、バンドギャップエネルギーが大きいＩＩＩ−Ｖ族化合物半導体で形成される。例えば、第２導波路層１１４は、例えば、ＧａＩｎＡｓＰで形成される。第１導波路層１０５と第２導波路層１１４とは、バットジョイントで接合される。これにより、第１導波路層１０５で発振したレーザ光が第２導波路層１１４に導かれる。

基板１０２の裏面側にｎ側電極１２２が形成される。ｎ側電極１２２及びｐ側電極１２０から注入された電流により、第１導波路層１０５でレーザ光が発振する。導波路部５４において、上部クラッド層１１６上に電極を形成して、第２導波路層１１４の屈折率を変化させてもよい。

バットジョイントにおいて、基板１０２の表面を覆って、抑制層１０４が形成される。これにより、抑制層１０４上に形成された第１導波路層１０５に、バットジョイントで接合して第２導波路層１１４を形成するときに、基板１０２及び抑制層１０４の一部がマストランスポートによって、第１導波路層１０５の端面に移動することを抑制できる。

また、バットジョイントにおいて、上面層１１２の端面は、第１導波路層１０５の端面とそろっているか、または、第１導波路層１０５の端面よりも内側にある。したがって、第１導波路層１０５及び上面層１１２を形成した後に、第２導波路層１１４を第１導波路層１０５にバットジョイントで接合するときに、上面層１１２の端面の一部がマストランスポートによって、第１導波路層１０５の端面に移動することを抑制できる。

光集積デバイス１００において、基板１０２及び上面層１１２のマストランスポートが抑制されて、第１導波路層１０５の端面が基板１０２及び上面層１１２を形成する材料で覆われない。第１導波路層１０５と第２導波路層１１４とがバットジョイントで直接接合されるので、レーザ部５２と導波路部５４との間の光損失を小さくすることができる。

図３は、図１のＩＩＩ−ＩＩＩにおける模式的な断面を示し、光集積デバイス１００のレーザ部５２の模式的な断面図である。光集積デバイス１００は、レーザ部５２のＩＩＩ−ＩＩＩ断面において、基板１０２、抑制層１０４、第１導波路層１０５、上面層１１２、上部クラッド層１１６、コンタクト層１１８、ｐ側電極１２０、ｎ側電極１２２、埋め込み層６８、電流阻止層７０、及び、保護膜７２を備える。

光集積デバイス１００は、レーザ部５２において、第１導波路層１０５および上面層１１２がメサ構造を有し、埋め込み層６８及び電流阻止層７０に埋め込まれている。すなわち、第１導波路層１０５および上面層１１２は、レーザ部５２において、ｐ側電極１２０の下側の領域以外で除去されている。第１導波路層１０５および上面層１１２が除去された領域では、抑制層１０４上に埋め込み層６８が形成されている。埋め込み層６８は、第１導波路層１０５および上面層１１２の側面を覆って形成される。すなわち、埋め込み層６８の厚さは、第１導波路層１０５および上面層１１２と接する領域において、第１導波路層１０５および上面層１１２の厚さの合計と等しい。埋め込み層６８の厚さは、第１導波路層１０５および上面層１１２と接する領域以外の領域で、第１導波路層１０５および上面層１１２の厚さの合計より薄い。したがって、埋め込み層６８の上面は、第１導波路層１０５および上面層１１２と接する領域の近傍で、傾斜した面を有する。電流阻止層７０は、埋め込み層６８上に形成され、電流阻止層７０の上面は、上面層１１２の上面と同一の平面内にある。

例えば、埋め込み層６８はｐ−ＩｎＰで形成される。電流阻止層７０は、例えば、ｎ−ＩｎＰで形成される。レーザ部５２において、コンタクト層１１８は、上部クラッド層１１６の上面全体に形成される。コンタクト層１１８上であって、埋め込み層６８及び電流阻止層７０の上方の領域で、保護膜７２が形成される。保護膜７２は、例えば、ＳｉＮで形成される。

また、コンタクト層１１８上の、保護膜７２が形成されていない領域にｐ側電極１２０が形成される。すなわち、ｐ側電極１２０は、第１導波路層１０５及び上面層１１２が形成された領域の上方に形成される。ｐ側電極１２０は、保護膜７２が形成されていない領域を超えて、保護膜７２の端部の一部上に形成されてもよい。ｐ側電極１２０の幅は、第１導波路層１０５及び上面層１１２の幅より広くてよい。ここで幅とは、第１導波路層１０５の光路の方向、及び、第１導波路層１０５の厚さ方向に垂直な方向の長さをいう。埋め込み構造により、ｐ側電極１２０およびｎ側電極１２２から第１導波路層１０５に電流が効率よく注入される。

図４は、図１のＩＶ−ＩＶにおける模式的な断面を示し、光集積デバイス１００の導波路部５４の模式的な断面図である。光集積デバイス１００は、導波路部５４のＩＶ−ＩＶ断面において、基板１０２、抑制層１０４、第２導波路層１１４、上部クラッド層１１６、ｎ側電極１２２、及び、保護膜７２を備える。光集積デバイス１００は、導波路部５４において、第２導波路層１１４及び上部クラッド層１１６がメサ構造を有する。すなわち、第２導波路層１１４及び上部クラッド層１１６は、光路となる領域以外の領域で除去されている。第２導波路層１１４及び上部クラッド層１１６は、保護膜７２で覆われる。保護膜７２は、上部クラッド層１１６の上面及び側面、第２導波路層１１４の側面、並びに、上部クラッド層１１６及び第２導波路層１１４が除去された領域の抑制層１０４を覆って形成される。

次に、光集積デバイス１００の製造方法を説明する。図５〜図８は、光集積デバイス１００の製造方法の一例を示す。

図５は、光集積デバイス１００の製造プロセスにおいて、マスク２０２が形成された状態を示す模式的な断面図である。基板１０２上に抑制層１０４が、基板１０２よりマストランスポートが遅い化合物半導体で形成される。一例として、抑制層１０４は、ｎ−ＩｎＰで形成された基板１０２上に、ＭＯＣＶＤ法によりＡｌＩｎＡｓで形成される。

抑制層１０４上に、下部光閉じ込め層１０６、活性層１０８、上部光閉じ込め層１１０、及び、上面層１１２が化合物半導体で形成される。一例として、抑制層１０４上に、ＭＯＣＶＤ法によりＩｎＧａＡｓＰで、下部光閉じ込め層１０６、活性層１０８、上部光閉じ込め層１１０、及び、上面層１１２が形成される。抑制層１０４、下部光閉じ込め層１０６、活性層１０８、上部光閉じ込め層１１０、及び、上面層１１２の形成は、同一のＭＯＣＶＤ装置のチャンバー内で連続して行われてよい。レーザ部５２が形成される領域で、上面層１１２上にマスク２０２が形成される。マスク２０２は、例えば、ＣＶＤ法によりＳｉＮで形成される。

図６は、光集積デバイス１００の製造プロセスにおいて、図５の状態から第１導波路層１０５及び上面層１１２の一部がエッチングされた状態を示す模式的な断面図である。導波路部５４において、上面層１１２、上部光閉じ込め層１１０、活性層１０８、及び、下部光閉じ込め層１０６がエッチングにより除去される。上面層１１２、上部光閉じ込め層１１０、活性層１０８、及び、下部光閉じ込め層１０６をエッチングする条件で、抑制層１０４のエッチング速度は、上面層１１２、上部光閉じ込め層１１０、活性層１０８、及び、下部光閉じ込め層１０６のいずれのエッチング速度より遅くてよい。これにより、抑制層１０４がエッチングストップ層となる。

導波路部５４において、上面層１１２、上部光閉じ込め層１１０、活性層１０８、及び、下部光閉じ込め層１０６が除去されるまでエッチングすると、露出する上面層１１２、上部光閉じ込め層１１０、活性層１０８、及び、下部光閉じ込め層１０６の端面は、エッチングの等方性により、曲面となる。一例として、上面層１１２の端面の少なくとも一部は逆テーパー形状となり、第１導波路層１０５の端面の少なくとも一部はテーパー形状となる。

上面層１１２、上部光閉じ込め層１１０、活性層１０８、及び、下部光閉じ込め層１０６は、ハロゲン系エッチャントを用いた、ｉｎ−ｓｉｔｕ（その場での）エッチングで除去されてよい。一例として、ＣＢｒ_４（四臭化炭素）が、水素ガスをキャリアーとして反応容器に供給される。反応温度は、例えば、５４０℃〜６６０℃である。

ｉｎ−ｓｉｔｕエッチングのエッチャントには、ＣＢｒ_４、ＨＣｌ（塩化水素）、ＣＣｌ_４（四塩化炭素）、ＴＢＣｌ（ターシャルブチルクロライド）及びＢＤＭＡＰＣＩ（ビス−デメチルアミノ−フォスフィンクロライド）のいずれか一つ以上を含んだエッチャントを用いてもよい。

図７は、光集積デバイス１００の製造プロセスにおいて、上面層１１２がオーバーエッチングされた状態を示す模式的な断面図である。図６に示した状態で、レーザ部５２と導波路部５４との境界において、上面層１１２の端面の少なくとも一部は、上部光閉じ込め層１１０、活性層１０８、及び、下部光閉じ込め層１０６の端面の少なくとも一部より突き出している。上部光閉じ込め層１１０の突き出した領域は後工程において熱の影響を受けやすい。例えば、抑制層１０４上に第２導波路層１１４を形成するときに、上部光閉じ込め層１１０の上端から突き出した上面層１１２が、マストランスポートにより上部光閉じ込め層１１０、活性層１０８、及び、下部光閉じ込め層１０６の端面に移動する。

上面層１１２の端部の一部が、オーバーエッチングで除去される。これにより、上面層１１２の端面は、第１導波路層１０５の端面とそろうか、第１導波路層１０５の端面より内側になる。したがって、上面層１１２の一部が第１導波路層１０５の端面にマストランスポートによって移動するのを低減できる。上面層１１２は、図６に示した上面層１１２、上部光閉じ込め層１１０、活性層１０８、及び、下部光閉じ込め層１０６のエッチングと同じ条件でオーバーエッチングされてよいが、より等方性の強い条件でオーバーエッチングされてもよい。また、上面層１１２は、上部光閉じ込め層１１０、活性層１０８、及び、下部光閉じ込め層１０６のエッチング速度が、上面層１１２のエッチング速度より遅い条件でオーバーエッチングされてもよい。

図８は、光集積デバイス１００の製造プロセスにおいて、第２導波路層１１４が形成された状態を示す模式的な断面図である。第２導波路層１１４は、導波路部５４となる領域で、抑制層１０４上にバットジョイント成長により形成される。第２導波路層１１４は、第１導波路層１０５及び上面層１１２のバットジョイントにおける端面を覆って形成される。第２導波路層１１４は、例えば、抑制層１０４上に、ＭＯＣＶＤ法によりＧａＩｎＡｓＰで形成される。

第２導波路層１１４の形成は、上面層１１２、上部光閉じ込め層１１０、活性層１０８、及び、下部光閉じ込め層１０６のエッチング、並びに、上面層１１２のオーバーエッチングを行ったチャンバーと同じチャンバー内で、連続して行われてよい。エッチング、オーバーエッチング、及び第２導波路層１１４の形成が、途中で大気開放を行わないで連続して行われることによって、第１導波路層１０５と第２導波路層１１４との界面に自然酸化膜が形成されるのを抑えることができる。これにより、信頼性が高い光集積デバイス１００を、高い歩留まりで製造できる。

バットジョイントにおいて、基板１０２の表面が抑制層１０４で覆われ、かつ、上面層１１２の端面が第１導波路層１０５の端面とそろっているか又は第１導波路層１０５の端面より内側にあるので、第２導波路層１１４を形成するときに、基板１０２及び上面層１１２のマストランスポートが抑制される。これにより、第１導波路層１０５の端面が、基板１０２及び上面層１１２を形成する材料を介することなく、直接、第２導波路層１１４に接続される。

第２導波路層１１４は、第２導波路層１１４の上面が、上面層１１２の上面と同一平面に、形成されてよい。マスク２０２を除せずに第２導波路層１１４を形成することにより、第２導波路層１１４は、マスク２０２が形成されていない領域に選択形成される。

次に、マスク２０２が除去される。上面層１１２上及び第２導波路層１１４上にマスクが形成され、レーザ部５２における上面層１１２、上部光閉じ込め層１１０、活性層１０８及び下部光閉じ込め層１０６のメサ構造が形成される。次に、抑制層１０４上に埋め込み層６８及び電流阻止層７０が形成されて、上面層１１２、上部光閉じ込め層１１０、活性層１０８及び下部光閉じ込め層１０６の埋め込み構造が形成される。第２導波路層１１４上、上面層１１２上、及び、電流阻止層７０上に上部クラッド層１１６が形成される。導波路部５４において、第２導波路層１１４上にマスクが形成されて、第２導波路層１１４及び上部クラッド層１１６のメサ構造が形成される。

レーザ部５２において、上部クラッド層１１６上にコンタクト層１１８が形成される。コンタクト層１１８上、及び、導波路部５４における上部クラッド層１１６上に保護膜７２が形成される。ｐ側電極１２０が形成される領域で、保護膜７２が除去されて、コンタクト層１１８が露出される。コンタクト層１１８上にｐ側電極１２０が形成される。基板１０２の裏面には、ｎ側電極１２２が形成される。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。例えば、上部クラッド層１１６に、レーザ部５２と導波路部５４との間で、第２導波路層１１４まで至る分離溝が形成されてもよい。また、レーザ素子と光導波路とのバットジョイントに限られず、ＳＯＡ（光増幅器）と光導波路とのバットジョイント、または、ＥＡ変調器と光導波路とのバットジョイントにも適用できる。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

５２レーザ部、５４導波路部、６８埋め込み層、７０電流阻止層、７２保護膜、１００光集積デバイス、１０２基板、１０４抑制層、１０５第１導波路層、１０６下部光閉じ込め層、１０８活性層、１１０上部光閉じ込め層、１１２上面層、１１４第２導波路層、１１６上部クラッド層、１１８コンタクト層、１２０ｐ側電極、１２２ｎ側電極、２０２マスク

Claims

基板と、
マストランスポートが前記基板より遅い材料で前記基板上に形成され、前記基板のマストランスポートを抑制する抑制層と、
前記抑制層上に形成された第１導波路層と、
前記第１導波路層上に形成され、前記第１導波路層の端面より内側に端面を有する上部層と、
前記抑制層上に形成され、前記第１導波路層の端面に接する第２導波路層と、を備える
光集積デバイス。
前記第１導波路層は、
前記抑制層上に形成された下部光閉じ込め層と、
前記下部光閉じ込め層上に形成された活性層と、
前記活性層上に形成された上部光閉じ込め層と、を有する
請求項１に記載の光集積デバイス。
前記基板がＩｎＰで形成された請求項１または２に記載の光集積デバイス。
前記上部層が、ＩｎＰで形成された請求項１から３のいずれか一項に記載の光集積デバイス。
前記第１導波路層をエッチングする条件における前記抑制層のエッチング速度は、前記第１導波路層のエッチング速度より遅い請求項１から４のいずれか一項に記載の光集積デバイス。
前記抑制層がＡｌＩｎＡｓで形成された請求項１から５のいずれか一項に記載の光集積デバイス。
基板上に、マストランスポートが前記基板より遅い材料で、前記基板のマストランスポートを抑制する抑制層を形成する抑制層形成段階と、
前記抑制層上に、半導体層を形成する半導体層形成段階と、
前記半導体層の一部をエッチングして、第１導波路層、及び、前記第１導波路層上の上部層を形成するエッチング段階と、
前記抑制層上に、前記第１導波路層の端面に接して、第２導波路層を形成する導波路層形成段階と、を備え、
前記エッチング段階で、前記上部層の端面は、オーバーエッチングされて、前記第１導波路層の端面より内側にある
光集積デバイスの製造方法。
前記第１導波路層は、
前記抑制層上に形成された下部光閉じ込め層と、
前記下部光閉じ込め層上に形成された活性層と、
前記活性層上に形成された上部光閉じ込め層と、を有する
請求項７に記載の光集積デバイスの製造方法。
前記エッチング段階と、前記導波路層形成段階における導波路層の結晶成長とを、同一のチャンバーで連続して行う請求項７または８に記載の光集積デバイスの製造方法。
前記基板がＩｎＰで形成された請求項７から９のいずれか一項に記載の光集積デバイスの製造方法。
前記上部層が、ＩｎＰで形成された請求項７から１０のいずれか一項に記載の光集積デバイスの製造方法。
前記抑制層が、ＡｌＩｎＡｓで形成された請求項７から１１のいずれか一項に記載の光集積デバイスの製造方法。
前記エッチング段階で、前記半導体層がＣＢｒ_４、ＨＣｌ、ＣＣｌ_４、ＴＢＣｌ及びＢＤＭＡＰＣＩのいずれか一つ以上を含んだエッチャントでエッチングされる請求項７から１２のいずれか一項に記載の光集積デバイスの製造方法。