KR20180079014A - 보조 전극을 포함하는 디스플레이 장치 - Google Patents

보조 전극을 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20180079014A
KR20180079014A KR1020160184365A KR20160184365A KR20180079014A KR 20180079014 A KR20180079014 A KR 20180079014A KR 1020160184365 A KR1020160184365 A KR 1020160184365A KR 20160184365 A KR20160184365 A KR 20160184365A KR 20180079014 A KR20180079014 A KR 20180079014A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
spacer
auxiliary electrode
display device
Prior art date
Application number
KR1020160184365A
Other languages
English (en)
Other versions
KR102666208B1 (ko
Inventor
방희석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160184365A priority Critical patent/KR102666208B1/ko
Publication of KR20180079014A publication Critical patent/KR20180079014A/ko
Application granted granted Critical
Publication of KR102666208B1 publication Critical patent/KR102666208B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H01L51/5228—
    • H01L27/3248—
    • H01L27/3258—
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/524—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 보조 전극을 이용하여 전압 강하에 의한 휘도 불균일을 방지하는 디스플레이 장치에 관한 것으로, 보조 전극과 상부 발광 전극 사이를 연결하기 위한 공간을 마련하는 방식을 변경하여, 상부 발광 전극 상에 형성되는 상부 보호막에 심(seam) 또는 보이드(void)의 발생을 방지하는 것을 기술적 특징으로 한다.

Description

보조 전극을 포함하는 디스플레이 장치{Display device having an auxiliary electrode}
본 발명은 전압 강하에 의한 휘도 불균일을 방지하기 위하여 보조 전극을 포함하는 디스플레이 장치에 관한 것이다.
일반적으로 모니터, TV, 노트북, 디지털 카메라 등과 같은 전자 기기는 영상을 구현하기 위한 디스플레이 장치를 포함한다. 예를 들어, 상기 디스플레이 장치는 액정 표시 장치 및 유기 발광 표시 장치를 포함할 수 있다.
상기 디스플레이 장치는 발광 영역들을 포함할 수 있다. 인접한 발광 영역들은 서로 다른 색을 구현할 수 있다. 예를 들어, 상기 디스플레이 장치는 적색을 나타내는 적색 발광 영역, 청색을 나타내는 청색 발광 영역, 녹색을 나타내는 녹색 발광 영역 및 백색을 나타내는 백색 발광 영역을 포함할 수 있다.
상기 디스플레이 장치의 각 발광 영역 상에는 특정 색을 나타내는 발광 구조물이 위치할 수 있다. 예를 들어, 상기 발광 구조물은 순서대로 적층된 하부 발광 전극, 발광층 및 상부 발광 전극을 포함할 수 있다. 인접한 발광 영역들 상에 위치하는 상부 발광 전극들은 서로 연결될 수 있다. 예를 들어, 상기 상부 발광 전극은 공통 전극으로 기능할 수 있다.
상기 디스플레이 장치는 상기 상부 발광 전극의 전압 강하에 의한 휘도 불균일을 방지하기 위하여 보조 전극을 포함할 수 있다. 상기 보조 전극은 인접한 발광 영역들 사이의 비빌광 영역 상에서 상기 상부 발광 전극과 연결될 수 있다. 상기 디스플레이 장치에서는 상기 보조 전극과 상기 상부 발광 전극을 연결하기 위하여 다양한 구조가 적용될 수 있다. 예를 들어, 상기 디스플레이 장치는 상기 보조 전극 상에 역 테이퍼의 경사를 갖는 격벽을 배치하여 상기 보조 전극의 일부 영역 상에 상기 발광층이 증착되지 않도록 함으로써, 상기 발광층보다 스텝 커버리지가 좋은 공정에 의해 형성되는 상기 상부 발광 전극이 상기 발광층이 증착되지 않은 상기 보조 전극의 상기 일부 영역과 전기적으로 연결되도록 할 수 있다.
그러나, 상기 격벽의 역 테이퍼를 갖는 측면에 의해 상기 상부 발광 전극 상에 형성되는 상부 보호막이 심(seam) 및/또는 보이드(void)를 포함할 수 있다. 상기 심(seam) 및 상기 보이드(void)는 얼룩으로 보여지며, 빛을 왜곡할 수 있으므로, 상기 디스플레이 장치에서는 상기 심(seam) 및/또는 상기 보이드를 포함하는 상기 상부 보호막에 의해 구현되는 영상의 품질이 저하되는 문제점이 있다. 또한, 상기 격벽의 역 테이퍼를 갖는 측면의 크기를 감소하여 상기 상부 보호막의 심(seam) 또는 보이드(void)를 방지할 수 있으나, 상기 격벽의 역 테이퍼를 갖는 측면의 크기는 상기 상부 발광 전극과 상기 보조 전극 사이의 접촉 영역의 크기와 비례할 수 있다. 잉에 따라, 상기 디스플레이 장치에서는 상기 상부 발광 전극과 상기 보조 전극 사이의 전기적 연결을 위한 공간이 충분히 확보되지 못하여, 상기 상부 발광 전극과 상기 보조 전극 사이의 전기적 연결이 불안정해지는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 상부 발광 전극과 보조 전극 사이를 안정적으로 연결하며, 상부 보호막의 심(seam) 및/또는 보이드(void)를 방지할 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 격벽의 측면에 의해 가려지는 보조 전극의 영역을 감소하며, 발광층에 의해 노출되는 보조 전극의 일정 영역을 충분히 확보할 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 앞서 언급한 과제들로 한정되지 않는다. 여기서 언급되지 않은 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 것이다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 하부 기판을 포함한다. 하부 기판 상에는 보조 전극이 위치한다. 하부 기판 상에는 상부 절연막이 위치한다. 상부 절연막은 보조 전극과 중첩하는 관통홀을 포함한다. 관통홀 내의 보조 전극 상에는 제 1 스페이서가 위치한다. 관통홀 내의 보조 전극 상에는 제 2 스페이서가 위치한다. 제 2 스페이서는 제 1 스페이서와 이격된다. 보조 전극 상에는 연결 전극이 위치한다. 연결 전극은 제 1 스페이서의 표면 및 제 2 스페이서의 표면을 따라 연장한다.
제 1 스페이서의 측면과 하부 기판의 표면 사이의 각도 및 제 2 스페이서의 측면과 하부 기판의 표면 사이의 각도는 각각 80°이상일 수 있다.
제 1 스페이서의 측면 및 제 2 스페이서의 측면은 정 테이퍼를 가질 수 있다.
연결 전극의 단부는 관통홀 내에 위치할 수 있다.
하부 기판과 대향하는 상부 기판을 더 포함할 수 있다. 제 1 스페이서의 상부면 및 제 2 스페이서의 상부면은 상부 절연막의 상부면보다 상부 기판에 가까이 위치하는 할 수 있다.
제 2 스페이서의 수직 길이는 제 1 스페이서의 수직 길이와 동일할 수 있다.
상기 해결하고자 하는 다른 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 하부 기판을 포함한다. 하부 기판 상에는 박막 트랜지스터가 위치한다. 하부 기판 상에는 보조 전극이 위치한다. 보조 전극은 박막 트랜지스터와 이격된다. 박막 트랜지스터와 보조 전극 상에는 오버 코트층이 위치한다. 오버 코트층은 박막 트랜지스터의 일부 영역과 중첩하는 상부 컨택홀 및 보조 전극과 중첩하는 상부 관통홀을 포함한다. 오버 코트층 상에는 발광 구조물을 포함한다. 발광 구조물은 상부 컨택홀을 통해 박막 트랜지스터와 연결되는 하부 발광 전극, 상부 관통홀을 통해 보조 전극과 연결되는 상부 발광 전극 및 하부 발광 전극과 상부 발광 저극 사이에 위치하는 발광층을 포함한다. 상부 관통홀에 의해 노출된 보조 전극 상에는 스페이서들이 위치한다. 보조 전극 상에는 연결 전극이 위치한다. 연결 전극은 스페이서들의 표면 상으로 연장한다. 스페이서들의 마주보는 측면 상에서 상부 발광 전극이 연결 전극과 직접 접촉한다.
연결 전극은 하부 발광 전극과 동일한 물질을 포함할 수 있다.
연결 전극과 상부 발광 전극 사이의 접촉 영역은 하부 기판을 향한 스페이서들의 하부면에 가까이 위치할 수 있다.
스페이서들은 상부 관통홀 내에서 대칭되도록 위치할 수 있다.
본 발명의 기술적 사상에 따른 디스플레이 장치는 관통홀에 의해 노출된 보조 전극 상에 스페이서들이 위치함에 따라 보조 전극의 면적과 관계 없이, 각 스페이서들이 발광층에 의해 덮이지 않는 영역을 포함할 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 상부 발광 전극과 보조 전극 사이의 전기적 연결을 위한 공간을 충분히 확보하며, 스페이서들의 측면과 중첩하는 보조 전극의 영역이 감소될 수 있다. 즉, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상부 발광 전극이 보조 전극과 안정적으로 연결되며, 상부 보호막에 심(seam) 및/또는 보이드(void)의 발생일 방지될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 구현되는 영상의 품질이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 디스플레이 장치의 레이아웃을 개략적으로 나타낸 도면이다.
도 2a는 도 1의 I-I'선을 따라 절단한 단면이다.
도 2b는 도 1의 II-II'선을 따라 절단한 단면이다.
도 3 내지 5는 각각 본 발명의 다른 실시 예에 따른 디스플레이 장치를 나타낸 도면들이다.
본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 본 발명의 실시 예들은 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이므로, 본 발명은 이하 설명되는 실시 예들에 한정되지 않도록 다른 형태로 구체화될 수 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조 번호로 표시된 부분들은 동일한 구성 요소들을 의미하며, 도면들에 있어서 층 또는 영역의 길이와 두께는 편의를 위하여 과장되어 표현될 수 있다. 덧붙여, 제 1 구성 요소가 제 2 구성 요소 "상"에 있다고 기재되는 경우, 상기 제 1 구성 요소가 상기 제 2 구성 요소와 직접 접촉하는 상측에 위치하는 것뿐만 아니라, 상기 제 1 구성 요소와 상기 제 2 구성 요소 사이에 제 3 구성 요소가 위치하는 경우도 포함한다.
여기서, 상기 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위한 것으로, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 다만, 본 발명의 기술적 사상을 벗어나지 않는 범위에서는 제 1 구성 요소와 제 2 구성 요소는 당업자의 편의에 따라 임의로 명명될 수 있다.
본 발명의 명세서에서 사용하는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것으로, 본 발명을 한정하려는 의도가 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함한다. 또한, 본 발명의 명세서에서, "포함하다"　또는 "가지다"등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
덧붙여, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 발명의 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
(실시 예)
도 1은 본 발명의 실시 예에 따른 디스플레이 장치의 레이아웃을 개략적으로 나타낸 도면이다. 도 2a는 도 1의 I-I'선을 따라 절단한 단면이다. 도 2b는 도 1의 II-II'선을 따라 절단한 단면이다.
도 1, 2a 및 2b를 참조하면, 본 발명의 실시 예에 따른 디스플레이 장치는 하부 기판(100), 박막 트랜지스터(TR1, TR2), 발광 구조물(300), 보조 전극(400), 스페이서들(500) 및 연결 전극(315)을 포함할 수 있다.
상기 하부 기판(100)은 상기 박막 트랜지스터(TR1, TR2), 상기 발광 구조물(300), 상기 보조 전극(400) 및 상기 스페이서들(500)을 지지할 수 있다. 상기 하부 기판(100)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 하부 기판(100)은 유리 또는 플라스틱을 포함할 수 있다.
상기 하부 기판(100) 상에는 게이트 라인(GL), 데이터 라인(DL) 및 전원전압 라인(PL)이 위치할 수 있다. 상기 데이터 라인(DL)은 상기 게이트 라인(GL)과 교차할 수 있다. 상기 전원전압 라인(PL)은 상기 게이트 라인(GL) 또는 상기 데이터 라인(DL)과 평행할 수 있다. 예를 들어, 상기 전원전압 라인(PL)은 상기 게이트 라인(GL)과 교차할 수 있다.
상기 게이트 라인(GL), 상기 데이터 라인(DL) 및 상기 전원전압 라인(PL)은 화소 영역을 정의할 수 있다. 예를 들어, 각 화소 영역은 상기 게이트 라인(GL), 상기 데이터 라인(DL) 및 상기 전원전압 라인(PL)에 의해 둘러싸일 수 있다. 상기 화소 영역 내에는 발광 구조물(300)을 제어하기 위한 회로부가 위치할 수 있다. 예를 들어, 상기 화소 영역 내에는 선택 박막 트랜지스터(TR1), 구동 박막 트랜지스터(TR2) 및 스토리지 커패시터(Cst)가 위치할 수 있다.
상기 선택 박막 트랜지스터(TR1)는 상기 게이트 라인(GL)을 통해 인가되는 게이트 신호에 따라 상기 구동 박막 트랜지스터(TR2)를 온/오프 할 수 있다. 상기 구동 박막 트랜지스터(TR2)는 상기 선택 박막 트랜지스터(TR1)의 신호에 따라 해당 발광 구조물(300)로 구동 전류를 공급할 수 있다. 상기 스토리지 커패시터(Cst)는 상기 구동 박막 트랜지스터(TR2)에 인가되는 상기 선택 박막 트랜지스터(TR1)의 신호를 일정 기간 동안 유지할 수 있다.
상기 구동 박막 트랜지스터(TR2)는 상기 선택 박막 트랜지스터(TR1)와 동일한 구조를 가질 수 있다. 예를 들어, 상기 구동 박막 트랜지스터(TR2)는 반도체 패턴(210), 게이트 절연막(220), 게이트 전극(230), 층간 절연막(240), 소스 전극(250) 및 드레인 전극(260)을 포함할 수 있다.
상기 반도체 패턴(210)은 상기 하부 기판(100)에 가까이 위치할 수 있다. 상기 반도체 패턴(210)은 반도체 물질을 포함할 수 있다. 예를 들어, 상기 반도체 패턴(210)은 비정질 실리콘 또는 다결정 실리콘을 포함할 수 있다. 상기 반도체 패턴(210)은 산화물 반도체 물질을 포함할 수 있다. 예를 들어, 상기 반도체 패턴(210)은 IGZO를 포함할 수 있다.
상기 반도체 패턴(210)은 소스 영역, 드레인 영역 및 채널 영역을 포함할 수 있다. 상기 채널 영역은 상기 소스 영역과 상기 드레인 영역 사이에 위치할 수 있다. 상기 채널 영역의 전도율(conductivity)은 상기 소스 영역의 전도율 및 상기 드레인 영역의 전도율보다 낮을 수 있다. 예를 들어, 상기 소스 영역 및 상기 드레인 영역은 도전형 불순물을 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 반도체 패턴(210)이 하부 기판(100)과 직접 접촉하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 하부 기판(100)과 박막 트랜지스터(TR1, TR2) 사이에 위치하는 버퍼 절연막을 더 포함할 수 있다. 상기 버퍼 절연막은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 버퍼 절연막은 실리콘 산화물을 포함할 수 있다.
상기 게이트 절연막(220)은 상기 반도체 패턴(210) 상에 위치할 수 있다. 상기 게이트 절연막(220)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(220)은 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다. 상기 게이트 절연막(220)은 다중층 구조일 수 있다. 상기 게이트 절연막(220)은 High-K 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(220)은 하프늄 산화물(HfO) 또는 티타늄 산화물(TiO)을 포함할 수 있다.
상기 게이트 전극(230)은 상기 게이트 절연막(220) 상에 위치할 수 있다. 상기 게이트 전극(230)은 상기 반도체 패턴(210)의 상기 채널 영역과 중첩할 수 있다. 상기 게이트 전극(230)은 상기 게이트 절연막(220)에 의해 상기 반도체 패턴(210)과 절연될 수 있다. 예를 들어, 상기 게이트 절연막(220)은 상기 게이트 전극(230)의 측면과 수직 정렬되는 측면을 포함할 수 있다. 상기 게이트 절연막(220)의 측면은 상기 게이트 전극(230)의 측면과 연속될 수 있다.
상기 게이트 전극(230)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 전극(230)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Wo), 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 게이트 전극(230)은 다중층 구조일 수 있다.
상기 층간 절연막(240)은 상기 반도체 패턴(210) 및 상기 게이트 전극(230) 상에 위치할 수 있다. 상기 층간 절연막(240)은 상기 반도체 패턴(210)의 외측 방향으로 연장할 수 있다. 예를 들어, 상기 반도체 패턴(210)의 외측에서 상기 층간 절연막(240)은 상기 버퍼 절연막(110)과 직접 접촉할 수 있다. 상기 층간 절연막(240)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 층간 절연막(240)은 실리콘 산화물을 포함할 수 있다.
상기 소스 전극(250)은 상기 층간 절연막(240) 상에 위치할 수 있다. 상기 소스 전극(250)은 상기 반도체 패턴(210)의 상기 소스 영역과 전기적으로 연결될 수 있다. 예를 들어, 상기 층간 절연막(240)은 상기 반도체 패턴(210)의 상기 소스 영역을 노출하는 컨택홀을 포함할 수 있다.
상기 소스 전극(250)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 소스 전극(250)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 소스 전극(250)은 다중층 구조를 포함할 수 있다.
상기 드레인 전극(260)은 상기 층간 절연막(240) 상에 위치할 수 있다. 상기 드레인 전극(260)은 상기 소스 전극(250)과 이격될 수 있다. 상기 드레인 전극(260)은 상기 반도체 패턴(210)의 상기 드레인 영역과 전기적으로 연결될 수 있다. 예를 들어, 상기 층간 절연막(240)은 상기 반도체 패턴(210)의 상기 드레인 영역을 노출하는 컨택홀을 포함할 수 있다.
상기 드레인 전극(260)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 드레인 전극(260)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 드레인 전극(260)은 상기 소스 전극(250)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 드레인 전극(260)의 구조는 상기 소스 전극(250)의 구조와 동일할 수 있다. 상기 드레인 전극(260)은 다중층 구조일 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 각 박막 트랜지스터(TR1, TR2)의 반도체 패턴(210)이 하부 기판(100)에 가까이 위치하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 각 박막 트랜지스터(TR1, TR2)가 게이트 전극(230)과 소스 전극(250) 및 드레인 전극(260) 사이에 위치하는 반도체 패턴(210)을 포함할 수 있다.
상기 발광 구조물(300)은 특정 색을 나타내는 빛을 생성할 수 있다. 예를 들어, 상기 발광 구조물(300)은 순서대로 적층된 하부 발광 전극(310), 발광층(320) 및 상부 발광 전극(330)을 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 박막 트랜지스터(TR1, TR2)와 발광 구조물(300) 사이에 위치하는 상기 오버 코트층(140)을 더 포함할 수 있다. 상기 오버 코트층(140)은 상기 박막 트랜지스터(TR1, TR2)에 의한 단차를 제거할 수 있다. 예를 들어, 상기 하부 기판(100)과 대향하는 상기 오버 코트층(140)의 상부면은 평평한 평면(flat surface)일 수 있다. 상기 오버 코트층(140)의 상기 상부면은 상기 하부 기판(100)의 표면과 평행할 수 있다. 상기 오버 코트층(140)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 오버 코트층(140)은 유기 절연 물질을 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 박막 트랜지스터(TR1, TR2)와 오버 코트층(140) 사이에 위치하는 하부 보호막(130)을 더 포함할 수 있다. 상기 하부 보호막(130)은 외부의 수분 또는 충격으로부터 상기 박막 트랜지스터(TR1, TR2)를 보호할 수 있다. 상기 하부 보호막(130)은 상기 박막 트랜지스터(TR1, TR2)의 외측 방향으로 연장할 수 있다. 예를 들어, 상기 하부 보호막(130)은 상기 박막 트랜지스터(TR1, TR2)의 표면을 따라 상기 하부 기판(100)의 전체 표면 상으로 연장할 수 있다. 상기 하부 보호막(130)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 하부 보호막(130)은 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다. 상기 하부 보호막(130)은 다중층 구조일 수 있다.
상기 발광 구조물(300)은 해당 회로부의 박막 트랜지스터(TR1, TR2)에 의해 제어될 수 있다. 예를 들어, 상기 발광 구조물(300)의 상기 하부 발광 전극(310)은 해당 구동 박막 트랜지스터(TR2)와 전기적으로 연결될 수 있다. 상기 발광 구조물(300)은 상기 오버 코트층(140) 상에 위치할 수 있다. 예를 들어, 상기 오버 코트층(140)은 해당 구동 박막 트랜지스터(TR2)의 드레인 전극(260)과 중첩하는 상부 컨택홀(141h)을 포함할 수 있다. 상기 하부 보호막(130)은 상기 상부 컨택홀(141h)과 중첩하는 하부 컨택홀(131h)을 포함할 수 있다. 상기 하부 발광 전극(310)은 상기 하부 컨택홀(131h) 및 상기 상부 컨택홀(141h)을 통해 해당 구동 박막 트랜지스터(TR2)의 드레인 전극(260)과 연결될 수 있다.
상기 하부 발광 전극(310)은 도전성 물질을 포함할 수 있다. 상기 하부 발광 전극(310)은 반사율이 높은 물질을 포함할 수 있다. 예를 들어, 상기 하부 발광 전극(310)은 알루미늄(Al) 및 은(Ag)과 같은 금속을 포함할 수 있다. 상기 하부 발광 전극(310)은 다중층 구조일 수 있다. 예를 들어, 상기 하부 발광 전극(310)은 ITO, IZO와 같은 투명한 도전성 물질을 포함하는 투명 전극들 사이에 반사율이 높은 물질을 포함하는 반사 전극이 위치하는 구조일 수 있다.
상기 발광층(320)은 상기 하부 발광 전극(310)과 상기 상부 발광 전극(330) 사이의 전압 차에 대응하는 휘도의 빛을 생성할 수 있다. 예를 들어, 상기 발광층(320)은 발광 물질을 포함하는 발광 물질층(Emitting Material Layer; EML)을 포함할 수 있다. 상기 발광 물질은 유기 발광 물질, 무기 발광 물질 및 하이브리드 발광 물질을 포함할 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치는 유기 발광 물질의 발광층(320)을 포함하는 유기 발광 표시 장치일 수 있다.
상기 발광층(320)은 다중층 구조일 수 있다. 예를 들어, 상기 발광층(320)은 정공 주입층(Hole Injection Layer; HIL), 정공 수송층(Hole Transport Layer; HTL), 전자 수송층(Electron Transport Layer; ETL) 및 전자 주입층(Electron Injection Layer; EIL) 중 적어도 하나를 더 포함할 수 있다.
상기 상부 발광 전극(330)은 도전성 물질을 포함할 수 있다. 상기 상부 발광 전극(330)의 구조는 상기 하부 발광 전극(310)의 구조와 다를 수 있다. 예를 들어, 상기 상부 발광 전극(330)은 투명 전극일 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 발광층(320)에 의해 생성된 빛이 상부 발광 전극(330)을 통해 외부로 방출될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 인접한 화소 영역들에 위치하는 발광 구조물(300)이 독립적으로 제어될 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치는 각 발광 구조물(300)의 하부 발광 전극(310)을 절연하는 뱅크 절연막(150)을 더 포함할 수 있다. 상기 뱅크 절연막(150)은 상기 하부 발광 전극(310)의 가장 자리를 덮을 수 있다. 상기 발광층(320) 및 상기 상부 발광 전극(330)은 상기 뱅크 절연막(150)에 의해 노출된 상기 하부 발광 전극(310)의 표면 상에 순서대로 적층될 수 있다. 상기 뱅크 절연막(150)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 뱅크 절연막(150)은 유기 절연 물질을 포함할 수 있다. 상기 뱅크 절연막(150)은 상기 하부 발광 전극(310)의 외측에서 상기 오버 코트층(140)과 직접 접촉할 수 있다. 상기 뱅크 절연막(150)은 상기 오버 코트층(140)과 다른 물질을 포함할 수 있다.
상기 보조 전극(400)은 상기 하부 기판(100) 상에 위치할 수 있다. 상기 보조 전극(400)은 상기 화소 영역의 외측에 위치할 수 있다. 예를 들어, 상기 보조 전극(400)은 상기 데이터 라인(DL)의 외측에 위치할 수 있다. 상기 박막 트랜지스터(TR1, TR2) 및 상기 스토리지 커패시터(Cst)는 상기 보조 전극(400)과 이격될 수 있다. 상기 보조 전극(400)은 일측 방향으로 연장할 수 있다. 예를 들어, 상기 보조 전극(400)은 상기 데이터 라인(DL)과 평행할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 보조 전극(400)이 인접한 화소 영역 사이에서 일측 방향으로 연장하는 라인 형상(line type)인 것으로 설명한다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 보조 전극(400)이 각 화소 영역을 둘러쌀 수 있다. 예를 들어, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 메쉬(mesh) 형상의 보조 전극(400)을 포함할 수 있다.
상기 보조 전극(400)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 보조 전극(400)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 보조 전극(400)은 다중층 구조일 수 있다.
상기 보조 전극(400)은 상기 박막 트랜지스터(TR1, TR2)를 구성하는 도전층들 중 하나와 동일한 물질을 가질 수 있다. 예를 들어, 상기 보조 전극(400)은 상기 소스 전극(250) 및 상기 드레인 전극(260)과 동일한 물질을 포함할 수 있다. 상기 보조 전극(400)의 구조는 상기 소스 전극(250)의 구조 및 상기 드레인 전극(260)의 구조와 동일할 수 있다. 예를 들어, 상기 보조 전극(400)은 상기 소스 전극(250) 및 상기 드레인 전극(260)과 동시에 형성될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 보조 전극(400)이 상기 층간 절연막(240)과 상기 하부 보호막(130) 사이에 위치할 수 있다. 상기 하부 보호막(130)은 상기 보조 전극(400)과 중첩하는 하부 관통홀(130h)을 더 포함할 수 있다. 상기 오버 코트층(140)은 상기 하부 관통홀(130h)과 중첩하는 상부 관통홀(140h)을 더 포함할 수 있다. 상기 뱅크 절연막(150)은 상기 상부 관통홀(140h)과 중첩하는 뱅크 관통홀(150h)을 포함할 수 있다. 상기 하부 관통홀(130h), 상기 상부 관통홀(140h) 및 상기 뱅크 관통홀(150h)은 상기 보조 전극(400)의 일정 영역을 노출하는 전극 관통홀(500h)을 구성할 수 있다.
상기 스페이서들(500)은 상기 전극 관통홀(500h) 내에 위치할 수 있다. 상기 스페이서들(500)은 상기 보조 전극(400) 상에 위치할 수 있다. 예를 들어, 상기 하부 기판(100)을 향한 상기 스페이서들(500)의 하부면은 상기 전극 관통홀(500h)에 의해 노출된 상기 보조 전극(400)의 일정 영역과 직접 접촉할 수 있다.
상기 스페이서들(500)은 서로 이격될 수 있다. 예를 들어, 상기 스페이서들(500)은 제 1 스페이서(501) 및 상기 제 1 스페이서(501)와 이격된 제 2 스페이서(502)를 포함할 수 있다.
상기 제 1 스페이서(501)와 상기 제 2 스페이서(502)는 나란히 위치할 수 있다. 예를 들어, 상기 전극 관통홀(500h) 내에서 상기 제 1 스페이서(501) 및 상기 제 2 스페이서(502)는 상기 보조 전극(400)과 동일한 방향으로 연장할 수 있다. 상기 제 1 스페이서(501)의 상부면 및 상기 제 2 스페이서(502)의 상부면은 바(bar) 형상일 수 있다.
상기 하부 기판(100)의 표면과 상기 제 1 스페이서(501)의 측면 사이의 각도는 직각에 가까울 수 있다. 예를 들어, 상기 제 1 스페이서(501)의 측면과 상기 하부 기판(100)의 표면 사이의 각도는 80°이상일 수 있다. 상기 하부 기판(100)의 표면과 상기 제 2 스페이서(502)의 측면 사이의 각도는 직각에 가까울 수 있다. 예를 들어, 상기 제 2 스페이서(502)의 측면과 상기 하부 기판(100)의 표면 사이의 각도는 80°이상일 수 있다. 상기 하부 기판(100)의 표면과 상기 제 2 스페이서(502)의 측면 사이의 각도는 상기 하부 기판(100)의 표면과 상기 제 1 스페이서(501)의 측면 사이의 각도와 동일할 수 있다. 예를 들어, 상기 제 1 스페이서(501)의 측면 및 상기 제 2 스페이서(502)의 측면은 정 테이퍼를 가질 수 있다.
상기 연결 전극(315)은 상기 보조 전극(300) 상에 위치할 수 있다. 상기 연결 전극(315)은 상기 스페이서들(500) 상으로 연장할 수 있다. 예를 들어, 상기 연결 전극(315)은 상기 제 1 스페이서(501)의 표면 및 상기 제 2 스페이서(502)의 표면을 따라 연장할 수 있다. 상기 제 1 스페이서(501)의 표면 및 상기 제 2 스페이서(502)의 표면은 상기 연결 전극(315)에 의해 덮일 수 있다.
상기 연결 전극(315)의 단부는 상기 전극 관통홀(500h) 내에 위치할 수 있다. 예를 들어, 상기 연결 전극(315)의 단부는 상기 전극 관토홀(500h)에 의해 노출된 상기 보조 전극(400)의 일정 영역 상에 위치할 수 있다. 상기 연결 전극(315)은 상기 하부 보호막(130)과 이격될 수 있다.
상기 연결 전극(315)은 도전성 물질을 포함할 수 있다. 상기 연결 전극(315)은 상기 박막 트랜지스터(TR1, TR2) 상에 형성되는 도전층과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 연결 전극(315)은 상기 하부 발광 전극(310)과 동일한 물질을 포함할 수 있다. 상기 연결 전극(315)의 구조는 상기 하부 발광 전극(310)의 구조와 동일할 수 있다. 예를 들어, 상기 연결 전극(315)은 투명 전극들 사이에 반사 전극이 위치하는 구조일 수 있다. 상기 연결 전극(315)은 상기 하부 발광 전극(310)과 동시에 형성될 수 있다. 예를 들어, 상기 연결 전극(315)은 상기 하부 보호막(130)과 이격될 수 있다. 상기 연결 전극(315)의 단부는 상기 전극 관통홀(500h)에 의해 노출된 상기 보조 전극(400)의 일정 영역 상에 위치할 수 있다.
상기 발광층(320)은 상기 뱅크 절연막(150) 상으로 연장할 수 있다. 상기 발광층(320)은 상기 전극 관통홀(500h)을 통해 상기 보조 전극(400) 상으로 연장할 수 있다. 상기 발광층(320)을 형성하는 단계는 상대적으로 스텝 커버리지(step coverage)가 좋지 않은 공정을 포함할 수 있다. 예를 들어, 상기 발광층(320)을 형성하는 단계는 열을 이용한 증착 공정(thermal evaporation process)을 포함할 수 있다. 상기 발광층(320)을 형성하기 위한 증착 공정은 다양한 방향에서 수행될 수 있다. 예를 들어, 상기 발광층(320)을 형성하기 위한 발광 물질은 수직 방향 및 대각선 방향으로 진행하여 증착될 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 스페이서들(500)의 외측 표면 상에 위치하는 발광층(320)이 상기 스페이서들(500)의 상부면 상에 위치하는 발광층(320)과 거의 동일한 두께를 가질 수 있다.
수직 방향으로 진행하는 발광 물질은 상기 스페이서들(500)의 측면 상에 거의 증착되지 않을 수 있다. 대각선 방향으로 진행하는 발광 물질은 스페이서들(500)의 외측 측면 및 상부면에 의해 상기 스페이서들(500)의 내측 측면의 일부 영역(501cs, 502cs) 상에 증착되지 않을 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광층(320)이 상기 스페이서들(500)의 서로 마주보는 내측 측면의 일부 영역(501cs, 502cs) 상에서 상기 연결 전극(315)을 노출할 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치는 상기 발광층(320)에 의해 덮이지 않는 상기 연결 전극(315)의 일부 영역이 상기 보조 전극(400)을 향한 상기 스페이서들(500)의 하부면에 가까이 위치할 수 있다.
상기 상부 발광 전극(330)은 상기 발광층(320)을 따라 연장할 수 있다. 상기 상부 발광 전극(330)을 형성하는 단계는 상대적으로 스텝 커버리지가 좋은 공정을 포함할 수 있다. 예를 들어, 상기 상부 발광 전극(330)을 형성하는 단계는 스퍼터링 공정(sputtering process)을 포함할 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 상부 발광 전극(330)이 상기 발광층(320)에 의해 노출된 영역을 덮을 수 있다.
상기 상부 발광 전극(330)은 상기 스페이서들(500)의 내측 측면을 따라 연장할 수 있다. 예를 들어, 상기 상부 발광 전극(330)은 상기 스페이서들(500)의 내측 측면 상에 위치하는 상기 발광층(320)에 의해 노출된 상기 연결 전극(315) 상으로 연장할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 스페이서들(500)의 내측 측면의 일부 영역(501cs, 502cs) 상에서 상부 발광 전극(330)이 연결 전극(315)과 직접 접촉될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 역 테이퍼를 갖는 측면에 의해 보조 전극의 일부 영역이 가려지지 않은 상태에서 상부 발광 전극(330)과 보조 전극(400) 사이가 안정적으로 연결될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 스페이서들(500)의 내측 측면 상에서 상부 발광 전극(330)이 연결 전극(315)을 통해 보조 전극(400)과 전기적으로 연결될 수 있다. 즉, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상부 발광 전극(330)과 보조 전극(400) 사이를 전기적으로 연결하는 영역의 면적이 상기 보조 전극(400)의 수평 길이에 비례하지 않을 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치에서는 스페이서들(500)의 내측 측면 상에서 발광층(320)에 의해 노출된 연결 전극(315)의 면적이 클수록 상부 발광 전극(330)과 보조 전극(400) 사이가 안정적으로 연결될 수 있다. 상기 발광층(320)에 의해 노출되는 상기 연결 전극(315)의 면적은 상기 하부 기판(100)의 표면과 상기 스페이서들(500)의 측면 사이의 각도에 영향을 받을 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치에서는 하부 기판(100)의 표면을 기준으로, 스페이서들(500)의 측면이 직각에 가까울수록 상부 발광 전극(330)과 연결 전극(315) 사이의 접촉 면적이 증가할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상부 발광 전극(330)과 보조 전극(400) 사이의 전기적 연결이 안정적으로 유지되며, 상기 보조 전극(400)의 길이가 감소될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 집적도 및 발광 효율이 향상될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 발광층(320)에 의해 노출되는 연결 전극(315)의 면적이 스페이서들(500)의 수직 길이와 비례할 수 있다. 예를 들어, 상기 스페이서들(500)의 수직 길이가 길수록 대각선 방향으로 진행하는 발광 물질이 증착되지 않는 영역이 증가하므로, 상기 발광층(320)에 의해 노출되는 상기 연결 전극(315)의 면적도 증가할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 스페이서들(500)의 상부면이 상기 뱅크 절연막(150)의 상부면보다 높을 수 있다. 상기 하부 기판(100)의 표면과 상기 제 1 스페이서(501)의 상부면 사이의 수직 거리는 상기 하부 기판(100)의 표면과 상기 뱅크 절연막(150)의 상부면 사이의 수직 거리보다 클 수 있다. 상기 하부 기판(100)의 표면과 상기 제 2 스페이서(502)의 상부면 사이의 수직 거리는 상기 하부 기판(100)의 표면과 상기 제 1 스페이서(501)의 상부면 사이의 수직 거리와 동일할 수 있다. 따라서 본 발명의 실시 예에 따른 디스플레이 장치에서는 상부 발광 전극(330)과 보조 전극(400) 사이의 전기적 연결이 효율적으로 안정화될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 발광 구조물(300) 상에 위치하는 상부 보호막(160)을 더 포함할 수 있다. 상기 상부 보호막(160)은 외부 충격 및 수분으로부터 상기 발광 구조물(300)을 보호할 수 있다. 상기 상부 보호막(160)은 절연성 물질을 포함할 수 있다. 상기 상부 보호막(160)은 다중층 구조일 수 있다. 예를 들어, 상기 상부 보호막(160)은 무기 물질을 포함하는 무기막들 사이에 유기 물질을 포함하는 유기막이 위치하는 구조일 수 있다.
상기 상부 보호막(160)은 상기 상부 발광 전극(330)을 따라 연장할 수 있다. 상기 상부 보호막(160)은 상기 전극 관통홀(500h)의 내측으로 연장할 수 있다. 상기 상부 보호막(160)은 상기 스페이서들(500)의 표면을 따라 연장할 수 있다. 본 발명의 실시 예에 따른 디스플레이 장치에서는 스페이서들(500)의 측면이 하부 기판(100)의 표면과 80°이상의 경사를 가지므로, 상기 상부 보호막(160)이 심(seam) 및/또는 보이드(void)를 포함하지 않을 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 구현되는 영상의 품질이 향상될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 하부 기판(100)과 대향하는 상부 기판(600)을 더 포함할 수 있다. 예를 들어, 상기 상부 기판(600)은 상기 상부 발광 전극(330) 상에 위치할 수 있다. 상기 상부 기판(600)은 절연성 물질을 포함할 수 있다. 상기 상부 기판(600)은 투명한 물질을 포함할 수 있다. 예를 들어, 상기 상부 기판(600)은 유리 또는 플라스틱을 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 상부 기판(600) 상에 위치하는 블랙 매트릭스(710)를 더 포함할 수 있다. 상기 블랙 매트릭스(710)는 발광 영역들 사이에 위치할 수 있다. 예를 들어, 상기 블랙 매트릭스(710)는 상기 하부 기판(100)의 발광 영역들 사이에 위치하는 비발광 영역들과 중첩할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 블랙 매트릭스(710) 사이에 위치하는 컬러 필터(720)을 더 포함할 수 있다. 상기 컬러 필터(720)은 상기 블랙 매트릭스(710)에 의해 노출된 상기 상부 기판(600) 상에 위치할 수 있다. 예를 들어, 상기 컬러 필터(720)는 상기 블랙 매트릭스(710) 상으로 연장할 수 있다. 상기 컬러 필터(720)의 단부는 상기 블랙 매트릭스(710)와 중첩할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 하부 기판(100)과 상부 기판(600) 사이에 위치하는 충진제(800)를 더 포함할 수 있다. 상기 충진제(800)는 외부 충격에 의한 상기 발광 구조물(300)의 손상을 방지할 수 있다. 예를 들어, 상기 충진제(800)는 상기 상부 보호막(160)과 상기 상부 기판(600) 사이의 공간을 채울 수 있다.
결과적으로 본 발명의 실시 예에 따른 디스플레이 장치는 보조 전극(400) 상에 스페이서들(500)을 위치하고, 상기 스페이서들(500)의 표면에 연결 전극(315)을 위치하여, 상기 스페이서들(500)의 내측 측면의 일부 영역(501cs, 502cs) 상에 상부 발광 전극(330)이 상기 연결 전극(315)을 통해 상기 보조 전극(400)과 전기적으로 연결됨으로써, 상기 상부 발광 전극(330)과 상기 보조 전극(400) 사이를 안정적으로 연결하며, 후속 공정에 의해 형성된 상부 보호막(160)에 심(seam) 및/또는 보이드(void)가 발생하는 것을 방지할 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 구현되는 영상의 품질이 향상되고, 집적도 및 발광 효율이 향상될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 스페이서들(500)의 측면이 정 테이퍼를 갖는 것으로 설명된다. 그러나, 도 3에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치에서는 스페이서들(500)의 측면이 역 테이퍼를 가질 수 있다. 상기 스페이서들(500)의 측면과 하부 기판(100)의 표면 사이의 각도는 80°이상일 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 스페이서들(500)의 역 테이퍼를 갖는 측면의 폭이 매우 작을 수 있다. 즉, 본 발명의 실시 예에 따른 디스플레이 장치에서는 스페이서들(500)의 역 테이퍼를 갖는 측면에 의해 상부 보호막(160)에 심(seam) 또는 보이드(void)가 발생하지 않을 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 구현되는 영상의 품질이 효과적으로 향상될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 전극 관통홀(500h) 내에 상부면이 나란히 위치하는 제 1 스페이서(501) 및 상기 제 1 스페이서(501)와 이격된 제 2 스페이서(502)가 위치하는 것으로 설명된다. 그러나, 도 4에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치는 전극 관통홀(500h) 내에 네 개의 스페이서들(500)이 위치할 수 있다. 상기 스페이서들(500)은 대칭되도록 배치될 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 상부 발광 전극(330)과 보조 전극(400) 사이의 전기적 연결이 안정화되고, 상부 보호막(160)의 심(seam) 및/또는 보이드가 방지될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 상부면이 사각형 형상인 스페이서들(500)을 포함하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 스페이서들(500)의 상부면이 다양한 형상을 가질 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 스페이서들(500)이 원형 형상의 상부면을 가질 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 상부 발광 전극(330)과 보조 전극(400) 사이의 전기적 연결 및 상부 보호막(160)에 심(seam) 및/또는 보이드 발생의 방지가 효율적으로 수행될 수 있다.
100 : 하부 기판 130 : 하부 보호막
140 : 오버 코트층 150 : 뱅크 절연막
300 : 발광 구조물 400 : 보조 전극
500 : 연결 스페이서들 600 : 상부 기판
800 : 충진제

Claims (10)

  1. 하부 기판 상에 위치하는 보조 전극;
    상기 하부 기판 상에 위치하고, 상기 보조 전극과 중첩하는 관통홀을 포함하는 상부 절연막;
    상기 관통홀 내에서 상기 보조 전극 상에 위치하는 제 1 스페이서;
    상기 관통홀 내에서 상기 보조 전극 상에 위치하고, 상기 제 1 스페이서와 이격되는 제 2 스페이서; 및
    상기 보조 전극 상에 위치하고, 상기 제 1 스페이서의 표면 및 상기 제 2 스페이서의 표면을 따라 연장하는 연결 전극을 포함하는 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 제 1 스페이서의 측면과 상기 하부 기판의 표면 사이의 각도 및 상기 제 2 스페이서의 측면과 상기 하부 기판의 표면 사이의 각도는 각각 80°이상인 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 제 1 스페이서의 측면 및 상기 제 2 스페이서의 측면은 정 테이퍼를 갖는 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 연결 전극의 단부는 상기 관통홀 내에 위치하는 디스플레이 장치.
  5. 제 1 항에 있어서
    상기 하부 기판과 대향하는 상부 기판을 더 포함하되,
    상기 제 1 스페이서의 상부면 및 상기 제 2 스페이서의 상부면은 상기 상부 절연막의 상부면보다 상기 상부 기판에 가까이 위치하는 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 제 2 스페이서의 수직 길이는 상기 제 1 스페이서의 수직 길이와 동일한 디스플레이 장치.
  7. 하부 기판 상에 위치하는 박막 트랜지스터;
    상기 하부 기판 상에 위치하고, 상기 박막 트랜지스터와 이격되는 보조 전극;
    상기 박막 트랜지스터와 상기 보조 전극 상에 위치하고, 상기 박막 트랜지스터의 일부 영역과 중첩하는 상부 컨택홀 및 상기 보조 전극과 중첩하는 상부 관통홀을 포함하는 오버 코트층;
    상기 오버 코트층 상에 위치하고, 상기 상부 컨택홀을 통해 상기 박막 트랜지스터와 연결되는 하부 발광 전극, 상기 상부 관통홀을 통해 상기 보조 전극과 연결되는 상부 발광 전극 및 상기 하부 발광 전극과 상기 상부 발광 저극 사이에 위치하는 발광층을 포함하는 발광 구조물;
    상기 상부 관통홀에 의해 노출된 상기 보조 전극 상에 위치하는 스페이서들; 및
    상기 보조 전극 상에 위치하고, 상기 스페이서들의 표면 상에 위치하는 연결 전극을 포함하되,
    상기 상부 발광 전극은 상기 스페이서들의 마주보는 측면 상에서 상기 연결 전극과 직접 접촉하는 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 연결 전극은 상기 하부 발광 전극과 동일한 물질을 포함하는 디스플레이 장치.
  9. 제 7 항에 있어서,
    상기 연결 전극과 상기 상부 발광 전극 사이의 접촉 영역은 상기 하부 기판을 향한 상기 스페이서들의 하부면에 가까이 위치하는 디스플레이 장치.
  10. 제 7 항에 있어서,
    상기 스페이서들은 상기 상부 관통홀 내에서 대칭되도록 위치하는 디스플레이 장치.
KR1020160184365A 2016-12-30 2016-12-30 보조 전극을 포함하는 디스플레이 장치 KR102666208B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160184365A KR102666208B1 (ko) 2016-12-30 2016-12-30 보조 전극을 포함하는 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160184365A KR102666208B1 (ko) 2016-12-30 2016-12-30 보조 전극을 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20180079014A true KR20180079014A (ko) 2018-07-10
KR102666208B1 KR102666208B1 (ko) 2024-05-14

Family

ID=62915536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160184365A KR102666208B1 (ko) 2016-12-30 2016-12-30 보조 전극을 포함하는 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102666208B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210086315A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084541A (ja) * 2006-09-25 2008-04-10 Fujifilm Corp 有機ｅｌ表示装置及びその製造方法
JP2012204250A (ja) * 2011-03-28 2012-10-22 Denso Corp 有機ｅｌ素子
KR20130071823A (ko) * 2011-12-21 2013-07-01 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR20160079523A (ko) * 2014-12-26 2016-07-06 엘지디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084541A (ja) * 2006-09-25 2008-04-10 Fujifilm Corp 有機ｅｌ表示装置及びその製造方法
JP2012204250A (ja) * 2011-03-28 2012-10-22 Denso Corp 有機ｅｌ素子
KR20130071823A (ko) * 2011-12-21 2013-07-01 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR20160079523A (ko) * 2014-12-26 2016-07-06 엘지디스플레이 주식회사 유기 발광 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210086315A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치

Also Published As

Publication number Publication date
KR102666208B1 (ko) 2024-05-14

Similar Documents

Publication Publication Date Title
JP6622278B2 (ja) 補助電極を含むディスプレイ装置
US10269879B2 (en) Display device having an auxiliary electrode
EP3346501B1 (en) Organic light emitting display device having a connecting clad electrode
US10170525B2 (en) Organic light emitting display device
EP2595192B1 (en) Organic light emitting display device
US11411062B2 (en) Display device having light transmissive regions
KR102666206B1 (ko) 컬러 필터를 포함하는 디스플레이 장치
CN109560210B (zh) 具有辅助电极的显示装置
TWI668874B (zh) 具有發光結構的顯示裝置
KR102680244B1 (ko) 발광 영역 및 투과 영역을 포함하는 유기 발광 표시 장치
KR101622563B1 (ko) 상부발광 방식 유기전계 발광소자
KR20210080925A (ko) 전계발광 표시장치
KR102666208B1 (ko) 보조 전극을 포함하는 디스플레이 장치
US20220199715A1 (en) Display Apparatus Realizing a Narrow Viewing Angle
US10916177B2 (en) Display apparatus having a unit pixel composed of four sub-pixels
KR102555412B1 (ko) 발광 소자를 포함하는 디스플레이 장치
KR20220132712A (ko) 표시 장치
KR102423864B1 (ko) 발광 소자 및 컬러 필터를 포함하는 디스플레이 장치
KR102721845B1 (ko) 보조 전극을 포함하는 디스플레이 장치
KR102724099B1 (ko) 보조 전극을 포함하는 디스플레이 장치
KR20210085843A (ko) 전원전압 공급라인을 포함하는 디스플레이 장치
KR20210078023A (ko) 박막 트랜지스터 및 발광 소자를 포함하는 디스플레이 장치
KR20190069709A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR20180062719A (ko) 적층된 도전층들 사이에 위치하는 절연막을 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant