KR20180072363A - Ecr-peald법에 의한 반도체 소자의 절연막 제조방법 - Google Patents

Ecr-peald법에 의한 반도체 소자의 절연막 제조방법 Download PDF

Info

Publication number
KR20180072363A
KR20180072363A KR1020160175851A KR20160175851A KR20180072363A KR 20180072363 A KR20180072363 A KR 20180072363A KR 1020160175851 A KR1020160175851 A KR 1020160175851A KR 20160175851 A KR20160175851 A KR 20160175851A KR 20180072363 A KR20180072363 A KR 20180072363A
Authority
KR
South Korea
Prior art keywords
substrate
aluminum
gas
source gas
semiconductor device
Prior art date
Application number
KR1020160175851A
Other languages
English (en)
Inventor
김현석
김양수
양대규
한석길
김형도
Original Assignee
충남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충남대학교산학협력단 filed Critical 충남대학교산학협력단
Priority to KR1020160175851A priority Critical patent/KR20180072363A/ko
Publication of KR20180072363A publication Critical patent/KR20180072363A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition

Abstract

본 발명은 저온 또는 상온에서도 우수한 반도체 특성의 알루미늄 산화막을 형성할 수 있어서 유연성 기판의 반도체 소자에 적용할 수 있는 절연막 제조방법에 관한 것으로, 보다 상세하게는 (A) 알루미늄의 소스 가스 분위기에서 알루미늄 소스를 기판 표면에 흡착시키는 단계; (B) 불활성 가스로 기판에 흡착되지 않은 상기 알루미늄의 소스 가스를 제거하는 단계; (C) 상기 알루미늄의 소스 가스가 흡착된 기판에 산소의 소스 가스와 ECR(electron cyclotron resonance) 플라즈마를 가하여 기판 상에 알루미늄 산화막을 형성하는 단계; (D) 불활성 가스로 반응 후 잔류하는 과량의 가스를 제거하는 단계;로 구성된 사이클을 반복하여 기판 상에 알루미늄 산화막으로 이루어진 절연막을 형성하는 것을 특징으로 하는 반도체 소자의 절연막 제조방법에 관한 것이다.

Description

ECR-PEALD법에 의한 반도체 소자의 절연막 제조방법{Fabrication Method for Insulation Layer of Semiconductor Device by ECR-ALD}
본 발명은 반도체 소자의 절연막 제조방법에 관한 것으로, 저온 또는 상온에서도 우수한 반도체 특성의 알루미늄 산화막을 형성할 수 있어서 유연성 기판에 적용할 수 있는 절연막 제조방법에 관한 것이다.
다양한 산화막들은 반도체 소자에서 필드 산화물층(field oxide), 보호막, 층간 절연막, 그리고 게이트 절연막 등으로 응용되고 있으며, 이러한 이유로 MOSFET이 발명된 후 지금까지 수십년간 산화막 제조와 평가에 대한 연구가 활발히 진행되고 있다. 이러한 산화막을 이루는 재료 중 알루미늄 산화물(Aluminum Oxide, Al2O3)은 물리적으로나 화학적으로 매우 안정한 산화물로서 절연재, 절삭공구, 전자회로 기판, 의료용 기기 등 공학 및 산업영역에 폭넓게 응용 가능한 재료이다. 알루미늄 산화물로 이루어진 산화막은 실리콘 산화막에 비해 2배 이상의 유전상수를 갖고 누설특성이 우수하기 때문에 캐패시터의 유전체에 적용할 경우 탄탈륨산화막과 유사하거나 그보다 우수한 특성을 갖는다는 것이 보고되었다. 또한 물리적, 화학적으로 안정하므로 플라즈마 분위기에서도 식각이 잘 되지 않고, 알칼리 이온이나 불순물들에 대한 높은 확산 저항성을 가지며, 열 전달 특성이 우수하고 넓은 파장대의 빛에 대하여 투과성을 나타낸다. 이러한 특성 때문에 알루미늄 산화막은 반도체 소자에서 게이트 절연막 또는 DRAM의 유전막으로 이용될 수 있다.
알루미늄 산화막을 증착시키는 대표적인 방법으로는 유기금속화합물을 사용한 화학기상증착법(CVD, chemical vapor deposition)을 들 수 있으나, CVD에 의하면 알루미늄 산화막과 기판의 계면에서 탄소와 수소의 증가로 인하여 계면특성이 열화되고, 누설전류가 증가하며, 음 전하의 유입으로 인한 문턱전압의 전이를 야기한다는 문제가 있다. 더구나 반도체 소자의 고집적화가 진행되면서 미세 패터닝된 구조를 매립하거나 도포하기 위해서는 종래 CVD나 PVD 공정에 비해 스텝 커버리지가 더욱 우수한 공정이 필요하게 되었으며, 이에 대한 대안으로 원자층 증착(ALD, atomic layer deposition)법이 새롭게 부각되고 있다. 기존의 CVD공정이 여러 반응기체를 반응로에 혼합된 형태로 투입한 후 반응시킨 결과로서 생성되는 고체를 특정 기판위에 성장시키는 것이라면, ALD는 하나의 반응기체를 우선 투입하여 기판의 표면에 흡착시킨 후, 다른 반응기체를 흡착된 반응기체와 반응시켜 단원자 단위로 적층하는 공정을 반복하여 원하는 두께의 박막을 형성하는 것이다. 따라서 증착 사이클 수의 조절만으로 두께를 정확하게 제어할 수 있으며, 반응 가스들간의 기상 반응이 억제되어 입자의 생성이 적고, 높은 단차를 갖는 곳의 도포에 우수한 특성을 나타낸다. 또한, CVD법에 비해 ALD법은 저온에서의 증착이 가능하지만, 좁은 process window와 낮은 생산성을 포함한 여러 가지 문제점들을 가지고 있다.
유연성 기판은 값이 저렴하고 가공 및 대량 생산이 용이하고 가벼울 뿐 아니라, 휘어지는 특성으로 인하여 웨어러블 디바이스나, 종이처럼 접거나 말 수 있는 새로운 개념의 차세대 디스플레이와 같은 다양한 분야에 응용이 가능하다. 이러한 유연성 기판에 소자를 집적하기 위해서는 저온에서 공정을 진행할 수 있어야 하지만, ALD법은 특히 저온에서 공정이 진행되는 경우에는 증착속도가 감소하여 생산성이 크게 저하되므로 실제 생산에 적용하는데 어려움이 있다.
IEICE Tran., E-74, 799 (1991) Appl. Phys. Lett., 79, 617 (2001)
본 발명은 상기와 같은 종래기술의 문제점을 해소하기 위하여 저온 또는 상온에서 증착을 하는 경우에도 우수한 소자 특성을 갖는 절연막을 형성할 수 있어, 유연성 기판에 절연막을 형성할 수 있는 반도체 소자의 절연막 제조방법을 제공하는 것을 목적으로 한다.
또한 본 발명은 종래 ALD 공정에서 증착속도를 증대시켜 실제 생산공정에 적용할 수 있는 반도체 소자의 절연막 제조방법을 제공하는 것을 또 다른 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명은 (A) 알루미늄의 소스 가스 분위기에서 알루미늄 소스를 기판 표면에 흡착시키는 단계; (B) 불활성 가스로 기판에 흡착되지 않은 상기 알루미늄의 소스 가스를 제거하는 단계; (C) 상기 알루미늄의 소스 가스가 흡착된 기판에 산소의 소스 가스와 ECR(electron cyclotron resonance) 플라즈마를 가하여 기판 상에 알루미늄 산화막을 형성하는 단계; (D) 불활성 가스로 반응 후 잔류하는 과량의 가스를 제거하는 단계;로 구성된 사이클을 반복하여 기판 상에 알루미늄 산화막으로 이루어진 절연막을 형성하는 것을 특징으로 하는 반도체 소자의 절연막 제조방법에 관한 것이다.
상기 방법에 기재된 바와 같이, 본 발명은 반도체 소자의 절연막 형성과정에 있어서 원자층 증착 방법(ALD)을 적용하면서, 동시에 ECR 플라즈마를 가하여 증착속도를 증가시키는 것을 특징으로 한다. 이러한 특징으로 인하여 ALD 증착 방법의 주된 단점인 생산성을 증가시키는 것에 의해 ALD 증착 방법을 반도체 소자의 절연막 형성방법으로 적용할 수 있도록 한다. 특히 증착속도 개선에 의해 증착온도가 낮아지더라도 우수한 품질의 소자 특성을 유지할 수 있도록 되기 때문에, 저온 특히 상온에서 증착을 요하는 유연성 기판에 절연막을 형성하는 데 이용할 수 있다. 유연성 기판 중 kapton 폴리이미드 기판의 경우 400℃ 정도까지는 열에 안정하여 비교적 고온 공정에서도 적용 가능함을 보여주지만 가격이 비싸 경제성이 낮다. 보다 저가의 폴리에틸렌(PE), 폴리에틸렌 테레프탈레이트(PET), 폴리카보네이트(PC), 폴리에테르 술폰(PES) 등의 유연성 기판을 사용할 수 있기 위해서는 200℃ 이하의 저온에서 절연막을 제조할 수 있어야 한다. 본 발명의 공정은 200℃이하, 특히 상온에서도 종래의 ALD에 의한 절연막과 유사한 소자 특성을 나타내는 절연막을 제조하는 것이 가능하므로 유연성 기판이 적용한 다양한 반도체 소자의 절연막 제조에 이용할 수 있다. 따라서 본 발명의 절연막 제조에서 상기 (A) 내지 (D) 단계의 증착온도가 10~200℃인 경우, 유연성 기판에 적용할 수 있어 그 효용성이 더욱 현저하다. 그러나 200℃ 이상의 증착온도를 제외하는 것은 아니다.
본 발명에서 상기 (A) 단계의 알루미늄 소스는 트리메틸알루미늄(Al(CH3)3), 클로로디메틸알루미늄((CH3)2Cl), 트리클로로알루미늄(AlCl3)으로 이루어진 군으로부터 선택된 하나 또는 둘 이상의 혼합물일 수 있다. (A) 단계에서는 알루미늄 소스 가스가 기판에 단층으로 흡착되어진다.
이후 상기 (B) 단계에서 불활성 가스를 사용한 배기(purging)에 의해 기판에 흡착되지 않은 알루미늄 소스 가스를 제거한다. 이는 기체 상태에서의 반응을 방지하여, 기판 상에 결정이 형성되는 것을 방지하여 계면특성이 우수한 균일한 박막을 형성할 수 있도록 한다. 이때 사용되는 불활성 가스로는 질소, 헬륨, 아르곤으로 이루어진 군으로부터 선택된 하나 또는 둘 이상의 기체일 수 있다.
상기 (B) 단계에 의해 기판에 흡착된 알루미늄 소스 가스를 제외한 과량의 알루미늄 소스 가스와 불순물이 제거되면, (C) 단계에서 산화막을 형성하기 위한 산소의 소스 가스를 도입하면서, ECR 플라즈마를 가하여 기판 상에서 반응시키는 것에 의해 알루미늄 산화막을 형성한다. 이때 산소 소스 가스는 O2, O3, H2O, H2O2, N2O, NO, NH3로 이루어진 군으로부터 선택된 하나 또는 둘 이상의 혼합물일 수 있다.
이후 반응하지 않고 남은 과량의 산소 소스 가스는 (B) 단계와 동일한 방법에 의해 (D) 단계에서 불활성 기체를 사용하여 제거할 수 있다.
이러한 (A) 내지 (D) 단계는 하나의 사이클을 구성하며 한 사이클 중 각 단계는 0.1~100초로 이루어질 수 있다. 각 단계가 너무 짧을 경우 공정의 효율성이 보장되지 않으며, 너무 길어지면 총 소요시간이 길어지므로 공정의 경제성이 낮아진다. 증착 시의 진공도는 0.01~10 Torr, ECR 플라즈마의 강도는 0.1~10kW일 수 있다. 이러한 사이클의 반복에 따라 증착되는 알루미늄 산화막의 증착 두께를 정밀하게 제어할 수 있다.
이상과 같이 본 발명의 절연막 제조방법에 의하면 ECR 플라즈마를 사용하는 것에 의해 ALD 공정 속도를 증대시켜 실제 대량생산 공정에 적용하는 것이 가능하다.
또한 본 발명의 절연막 제조방법에 의하면, 저온, 특히 상온에서도 우수한 유전율값과 커패시턴스값을 갖는 절연막을 형성할 수 있기 때문에, 유연성 기판에 절연막을 형성할 수 있어 유연성 디스플레이나 유연성 박막 트렌지스터와 같은 반도체 소자의 제조에 이용될 수 있다.
도 1은 증착된 Al2O3 박막 XRD 스펙트럼.
도 2는 증착된 Al2O3 박막 단면의 TEM 이미지.
도 3은 증착된 Al2O3 박막의 투과도를 보여주는 그래프.
도 4는 증착된 Al2O3 박막의 C-F 그래프.
도 5는 증착된 Al2O3 박막의 누설전류 특성을 보여주는 그래프.
이하 첨부된 실시예를 들어 본 발명을 보다 상세히 설명한다. 그러나 이러한 실시예는 본 발명의 기술적 사상의 내용과 범위를 쉽게 설명하기 위한 예시일 뿐, 이에 의해 본 발명의 기술적 범위가 한정되거나 변경되는 것은 아니다. 이러한 예시에 기초하여 본 발명의 기술적 사상의 범위 안에서 다양한 변형과 변경이 가능함은 당업자에게는 당연할 것이다.
[실시예]
실시예 1 : ECR-PEALD법에 의한 Al 2 O 3 박막의 형성
TMA(Trimethylaluminum)와 O2 가스를 반응 물질로, 수송 및 제거 가스로 Ar 가스를 사용하여 ECR-PEALD법에 의해 SMART ALD TLP1011-PE((주) 테라리더)를 이용하여 p-Si(100) 기판 상에 Al2O3 박막을 형성하였다. 공정압력은 200mtorr 였으며, 증착 온도는 상온, ECR 플라즈마의 power는 1kW였다. cycle은 TMA-Ar-O2-Ar를 순차적으로 주입하고, 각 단계를 격리하였으며 주입시간은 각각 0.2초/30초/0.2초/30초가 되도록 구성하였다. 증착된 Al2O3 박막의 두께가 60nm가 되도록 cycle을 반복하였다.
비교예 1 : Thermal ALD법에 의한 Al 2 O 3 박막의 형성
TMA(Trimethylaluminum)와 H2O 가스를 반응 물질로 사용하고, 수송 및 제거 가스로 N2 가스를 사용하여 Thermal ALD법에 의해 SMART ALD TLP1011-PE((주) 테라리더)를 이용하여 p-Si(100) 기판 상에 Al2O3 박막을 형성하였다. 공정압력은 200mtorr 였으며, 증착 온도는 280℃였다. cycle은 TMA-N2-H2O-N2를 순차적으로 주입하고, 각 단계를 격리하였으며 주입시간은 각각 0.2초/45초/0.2초/90초가 되도록 구성하였다. 증착된 Al2O3 박막의 두께가 60nm가 되도록 cycle을 반복하였다.
실시예 2 : Al 2 O 3 박막의 물리적 특성 평가
도 1은 Al2O3 박막의 증착에 사용된 Si 기판과 상기 실시예 1과 비교예 1의 방법에 의해 형성된 Al2O3 박막을 X-선 회절분석에 의해 분석한 결과의 그래프로, 실시예 1과 비교예 1의 방법 모두 무정질의 박막이 형성되었음을 보여준다. Elipsometry를 이용한 굴절률(n) 역시 실시예 1의 박막에 대해 1.68791, 비교예 1의 박막에 대해 1.697285로 서로 유사한 값을 나타내었다.
도 2는 Al2O3 박막의 단편을 투과전자현미경(TEM)으로 관측한 이미지로, 비교예 1(a)와 실시예 1(b)의 박막 모두 치밀하고 균일하게 증착된 것을 확인할 수 있었다.
도 3은 유리기판 상에 실시예 1과 비교예 1에 기재된 것과 동일한 방법에 의해 40nm 두께의 Al2O3 박막을 증착하고, UV-Vis Spectrometer에 의해 투과도를 측정한 그래프이다. 가시광선 파장대인 550nm를 기준으로 한 투과도는 thermal ALD와 ECR-PEALD 모두 88~89%의 유사한 투과도를 나타내었다.
실시예 3 : Al 2 O 3 박막을 포함한 소자 특성 평가
Al2O3 박막을 이용한 반도체 소자의 특성을 평가하기 위하여 하부전극이 형성된 p-Si 기판(Cu(100nm)/Ti(10nm)/Si) 상에 상기 실시예 1과 비교예 1에 기재된 것과 동일한 방법에 의해 40nm 두께의 Al2O3 박막을 각각 증착하였다. 이후 photo-lithography 공정으로 패터닝한 후 thermal evaporator를 이용하여 Ti(3nm)/Cu(100nm)의 상부전극을 증착하여 MOM(Metal-Oxidation layer-Metal) 구조의 캐패시터를 제작하였다.
도 4는 상기 방법에 의해 제작된 캐패시터에 대해 100 kHz를 기준으로 C-F(capacitance-frequence)를 측정한 결과로, (a)는 비교예 1, (b)는 실시예 1의 Al2O3 박막을 포함하는 캐패시터에 대한 결과를 보여준다. 도 4의 결과로부터 증착된 박막은 각각 7.07과 6.45의 유전율값을 가지는 것으로 나타났으며, capacitance(pF)값은 각각 15.65와 15.23으로 매우 유사하였다.
도 5는 Al2O3 박막의 누설전류 특성을 보여주는 그래프로, 비교예 1의 thermal ALD 방법에 의해 증착된 박막의 경우 -10~10V 범위에서 10-9 A/cm2로 매우 우수한 절연특성을 나타내었으며, 실시예 1에 기재된 본 발명의 방법에 의해 증착된 박막은 10-7 A/cm2로 누설전류값이 상대적으로 증가하였으나, 상온에서 증착되었음에도 불구하고 여전히 누설전류 특성이 우수하였다.

Claims (4)

  1. (A) 알루미늄의 소스 가스 분위기에서 알루미늄 소스를 기판 표면에 흡착시키는 단계;
    (B) 불활성 가스로 기판에 흡착되지 않은 상기 알루미늄의 소스 가스를 제거하는 단계;
    (C) 상기 알루미늄의 소스 가스가 흡착된 기판에 산소의 소스 가스와 ECR(electron cyclotron resonance) 플라즈마를 가하여 기판 상에 알루미늄 산화막을 형성하는 단계;
    (D) 불활성 가스로 반응 후 잔류하는 과량의 가스를 제거하는 단계;
    로 구성된 사이클을 반복하여 기판 상에 알루미늄 산화막으로 이루어진 절연막을 형성하는 것을 특징으로 하는 반도체 소자의 절연막 제조방법.
  2. 제 1 항에 있어서,
    상기 알루미늄 소스는 트리메틸알루미늄(Al(CH3)3), 클로로디메틸알루미늄((CH3)2Cl), 트리클로로알루미늄(AlCl3)으로 이루어진 군으로부터 선택된 하나 또는 둘 이상의 혼합물인 것을 특징으로 하는 반도체 소자의 절연막 제조방법.
  3. 제 1 항에 있어서,
    상기 산소의 소스는 O2, O3, H2O, H2O2, N2O, NO, NH3로 이루어진 군으로부터 선택된 하나 또는 둘 이상의 혼합물인 것을 특징으로 하는 반도체 소자의 절연막 제조방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 (A) 내지 (D) 단계의 증착온도는 10~200℃인 것을 특징으로 하는 반도체 소자의 절연막 제조방법.
KR1020160175851A 2016-12-21 2016-12-21 Ecr-peald법에 의한 반도체 소자의 절연막 제조방법 KR20180072363A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160175851A KR20180072363A (ko) 2016-12-21 2016-12-21 Ecr-peald법에 의한 반도체 소자의 절연막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160175851A KR20180072363A (ko) 2016-12-21 2016-12-21 Ecr-peald법에 의한 반도체 소자의 절연막 제조방법

Publications (1)

Publication Number Publication Date
KR20180072363A true KR20180072363A (ko) 2018-06-29

Family

ID=62781226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160175851A KR20180072363A (ko) 2016-12-21 2016-12-21 Ecr-peald법에 의한 반도체 소자의 절연막 제조방법

Country Status (1)

Country Link
KR (1) KR20180072363A (ko)

Similar Documents

Publication Publication Date Title
US11624112B2 (en) Synthesis and use of precursors for ALD of molybdenum or tungsten containing thin films
KR100496265B1 (ko) 반도체 소자의 박막 형성방법
CN111197159A (zh) 通过循环沉积工艺在衬底上沉积过渡金属硫族化物膜的方法
US7498230B2 (en) Magnesium-doped zinc oxide structures and methods
US10311992B2 (en) Transparent conducting films including complex oxides
KR102616877B1 (ko) 기판 상에 w 함유 박막을 형성하는 방법
US20040022960A1 (en) Method for preparing dielectric films at a low temperature
KR20180010323A (ko) 균일하고 컨포멀한 하이브리드 티타늄 산화물 필름들을 위한 증착 방법들
US20230175132A1 (en) Vapor deposition of thin films comprising gold
KR101308572B1 (ko) 실리콘을 함유하는 박막 증착을 위한 실리콘 전구체 제조 방법
CN113808912A (zh) 过渡金属二硫属化物薄膜的原子层沉积和蚀刻
KR101818610B1 (ko) 탄소, 산소, 및 금속을 포함하는 금속탄화산화물 박막 및 그의 제조방법
KR20190127086A (ko) 기체 차단용 필름 및 이의 제조방법
US6696700B2 (en) P-type transparent copper-aluminum-oxide semiconductor
KR20180072363A (ko) Ecr-peald법에 의한 반도체 소자의 절연막 제조방법
KR20180132568A (ko) 유기 4족 화합물을 포함하는 전구체 조성물 및 이를 이용한 박막 형성 방법
Lim et al. Characteristics of aluminum silicate films grown by plasma-enhanced atomic layer deposition
KR101925758B1 (ko) 절연막 제조 방법
KR100447979B1 (ko) 반도체 소자의 게이트 형성방법
KR20230074565A (ko) 탄화규소 박막 및 그의 증착 방법
KR20170127594A (ko) 절연막 제조 방법
KR20070093619A (ko) 금속-알킬아마이드과 금속-알콕사이드 전구체 조합을사용한 원자층 화학 증착법을 이용한 하프늄 실리케이트박막 제조
Roozeboom et al. Atomic Layer Deposition Applications 10
KR20130049787A (ko) 실리콘을 함유하는 박막 증착을 위한 실리콘 전구체
KR20160017646A (ko) 무기박막의 고속 증착방법 및 이를 위한 제조장치