KR20180064294A - 태양 전지 제조 방법 및 태양 전지 - Google Patents
태양 전지 제조 방법 및 태양 전지 Download PDFInfo
- Publication number
- KR20180064294A KR20180064294A KR1020170160445A KR20170160445A KR20180064294A KR 20180064294 A KR20180064294 A KR 20180064294A KR 1020170160445 A KR1020170160445 A KR 1020170160445A KR 20170160445 A KR20170160445 A KR 20170160445A KR 20180064294 A KR20180064294 A KR 20180064294A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- semiconductor substrate
- dopant layer
- electrode
- solar cell
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 153
- 239000000758 substrate Substances 0.000 claims abstract description 152
- 239000002019 doping agent Substances 0.000 claims abstract description 100
- 238000005530 etching Methods 0.000 claims abstract description 41
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- 239000012535 impurity Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 32
- 238000002161 passivation Methods 0.000 claims description 28
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical group F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 3
- 239000003085 diluting agent Substances 0.000 claims description 2
- 238000007598 dipping method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 88
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- 239000002210 silicon-based material Substances 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000005388 borosilicate glass Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004012 SiCx Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Manufacturing & Machinery (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명은 태양 전지 제조 방법 및 태양 전지에 관한 것이다.
본 발명의 일례에 따른 태양 전지 제조 방법은 반도체 기판의 일면에 도펀트층을 형성하는 단계; 반도체 기판의 제1 영역에 위치하는 도펀트층을 선택적으로 식각하는 단계; 반도체 기판을 열처리하여 도전형 영역을 형성시키는 단계; 잔존하는 도펀트층을 제거하는 단계; 반도체 기판의 제2 영역에 제1 전극을 형성하고, 반대면에 제2 전극을 형성하는 단계;를 포함하고, 열처리 단계에 의해 제1 영역에는 저농도 도핑부가 형성되고, 제2 영역에는 고농도 도핑부가 형성된다.
또한, 본 발명의 일례에 따른 태양 전지는 반도체 기판; 반도체 기판의 일면에 저농도 도핑부와 고농도 도핑부를 갖는 제1 도전형 영역; 제1 도전형 영역에서 제1 전극; 및 제2 전극;을 포함하고, 반도체 기판은 제1 영역과 제2 영역을 포함하고, 제1 영역 각각에는 저농도 도핑부와 고농도 도핑부가 위치하고, 제2 영역 각각에는 고농도 도핑부가 위치하고, 제1 영역에 위치한 저농도 도핑부와 고농도 도핑부는 각각이 제1 방향과 교차하는 제2 방향으로 길게 위치한다.
본 발명의 일례에 따른 태양 전지 제조 방법은 반도체 기판의 일면에 도펀트층을 형성하는 단계; 반도체 기판의 제1 영역에 위치하는 도펀트층을 선택적으로 식각하는 단계; 반도체 기판을 열처리하여 도전형 영역을 형성시키는 단계; 잔존하는 도펀트층을 제거하는 단계; 반도체 기판의 제2 영역에 제1 전극을 형성하고, 반대면에 제2 전극을 형성하는 단계;를 포함하고, 열처리 단계에 의해 제1 영역에는 저농도 도핑부가 형성되고, 제2 영역에는 고농도 도핑부가 형성된다.
또한, 본 발명의 일례에 따른 태양 전지는 반도체 기판; 반도체 기판의 일면에 저농도 도핑부와 고농도 도핑부를 갖는 제1 도전형 영역; 제1 도전형 영역에서 제1 전극; 및 제2 전극;을 포함하고, 반도체 기판은 제1 영역과 제2 영역을 포함하고, 제1 영역 각각에는 저농도 도핑부와 고농도 도핑부가 위치하고, 제2 영역 각각에는 고농도 도핑부가 위치하고, 제1 영역에 위치한 저농도 도핑부와 고농도 도핑부는 각각이 제1 방향과 교차하는 제2 방향으로 길게 위치한다.
Description
본 발명은 태양 전지 제조 방법 및 태양 전지에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양 에너지로부터 전기 에너지를 생산하는 전지로서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 주목 받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter layer), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공쌍이 생성되고, 생성된 전자-정공쌍은 전자와 정공으로 각각 분리되어 전자와 정공은 n형의 반도체와 p형 반도체쪽으로, 예를 들어 에미터부와 기판쪽으로 이동하고, 기판과 에미터부와 전기적으로 연결된 전극에 의해 수집되며, 이 전극들을 전선으로 연결하여 전력을 얻는다.
한편, 종래에는 이와 같은 태양 전지에서, 반도체 기판과 전극 사이의 접촉 저항을 보다 향상시키기 위해, 선택적 에미터 구조를 채용하되, 반도체 기판과 전극 사이에는 고농도 도핑층을 형성하고, 전극이 배치되지 않는 반도체 기판의 영역에는 저농도 도핑층을 형성하였다.
아울러, 종래에는 이와 같은 선택적 에미터 구조를 레이저를 이용하였으나, 레이저를 이용하는 경우, 반도체 기판의 전면에 형성된 요철 구조가 레이저에 의해 훼손되는 등, 반도체 기판의 광흡수율이 저하되는 문제점이 있었다.
본 발명은 태양 전지 제조 방법 및 태양 전지를 제공하는데 그 목적이 있다.
본 발명의 일례에 따른 태양 전지 제조 방법은 텍스쳐링 요철이 형성된 반도체 기판의 일면에 전체적으로 불순물을 함유하는 도펀트층을 형성하는 도펀트층 형성 단계; 반도체 기판의 일면 전체 영역 중에서 제1 전극이 형성되지 않은 제1 영역에 위치하는 도펀트층의 적어도 일부를 선택적으로 식각하는 선택적 식각 단계; 반도체 기판을 열처리하여 불순물을 함유하는 도전형 영역을 형성시키는 열처리 단계; 반도체 기판의 일면에 잔존하는 도펀트층을 제거하는 잔존 도펀트층 제거 단계; 반도체 기판의 일면 전체 영역 중 제1 영역을 제외한 제2 영역에 제1 전극을 형성하는 제1 전극 형성 단계; 및 반도체 기판의 반대면에 제2 전극을 형성하는 제2 전극 형성 단계;를 포함하고, 열처리 단계에 의해 반도체 기판의 제1 영역에는 불순물이 저농도로 도핑되는 저농도 도핑부가 형성되고, 반도체 기판의 제2 영역에는 제1 영역의 저농도 도핑부보다 불순물이 고농도로 도핑되는 고농도 도핑부가 형성된다.
여기서, 도펀트층 형성 단계에서 형성되는 도펀트층의 두께는 40nm ~ 80nm 사이일 수 있다.
아울러, 선택적 식각 단계에서 도펀트층이 식각되는 깊이는 도펀트층 두께의 1/2 보다 크고 도펀트층 두께보다 작을 수 있다.
여기서, 선택적 식각 단계에서 제1 영역에 위치하는 도펀트층은 레이저에 의해 선택적으로 식각될 수 있다.
일례로, 선택적 식각 단계에서 제1 영역에 위치하는 도펀트층이 전체적으로 식각될 수 있다.
그러나, 이와 다르게, 선택적 식각 단계에서 제1 영역에 위치한 도펀트층은 제1 방향으로 이격되는 패턴을 갖는 복수의 영역으로 식각될 수도 있다.
이와 같은 경우, 열처리 단계에 의해 제1 영역 중 도펀트층이 식각된 상기복수의 영역에는 제1 방향으로 이격되는 저농도 도핑부가 형성되고, 제1 영역 중 복수의 영역을 제외한 나머지 영역에는 제2 방향으로 길게 뻗은 고농도 도핑부가 형성될 수 있다.
일례로, 선택적 식각 단계에서 복수의 영역으로 식각되는 도펀트층의 제1 방향 각각의 식각폭은 제1 전극 사이의 간격의 1/4보다 크고, 제1 전극 사이의 간격의 2배보다 작을 수 있다.
또한, 선택적 식각 단계에서 복수의 영역으로 식각되는 도펀트층의 제1 방향 각각의 식각 간격은 제1 전극 폭의 1/4보다 크고, 제1 전극 사이의 간격보다 작을 수 있다.
아울러, 제1 영역과 제2 영역 각각은 제1 방향으로 길게 위치하고, 제1 영역과 제2 영역은 제1 방향과 교차하는 제2 방향으로 서로 교번하여 위치할 수 있다.
아울러, 잔존 도펀트층 제거 단계는 반도체 일면의 반대면에 전체적으로 식각 방지막을 형성한 이후, 식각액에 반도체 기판을 침수시켜 수행할 수 있다.
여기서, 잔존 도펀트층 제거 단계에서 사용되는 식각액은 불산(HF) 희석액일 수 있다.
또한, 제2 영역은 제1 방향 및 제1 방향과 교차하는 제2 방향으로 형성되고, 제1 전극 형성 단계에서 제1 전극은 제1 방향으로 형성된 제2 영역에 형성되고, 제2 방향으로 형성된 제2 영역에는 형성되지 않을 수 있다.
또한, 본 발명의 일례에 따른 태양 전지는 일면에 텍스쳐링 요철을 구비하는 반도체 기판; 반도체 기판의 일면에 형성된 제1 도전성 타입 또는 제2 도전성 타입의 불순물이 도핑되고, 불순물이 저농도로 도핑된 저농도 도핑부와 저농도 도핑부보다 고농도로 도핑된 고농도 도핑부를 갖는 제1 도전형 영역; 제1 도전형 영역에서 고농도 도핑부에 연결되는 제1 전극; 반도체 기판의 반대면에 연결되는 제2 전극;을 포함하고, 반도체 기판은 제1 전극이 위치하지 않는 제1 영역과 제1전극이 위치하는 제2 영역을 포함하고, 제1 영역 각각에는 저농도 도핑부와 고농도 도핑부가 위치하고, 제2 영역 각각에는 고농도 도핑부가 위치하고, 제1 전극은 각각의 제2 영역에 제1 방향으로 길게 위치하여, 제2 영역에 위치한 고농도 도핑부에 연결되고, 제1 영역에 위치한 저농도 도핑부와 고농도 도핑부는 제1 방향으로 교번하여 위치하되, 각각이 제1 방향과 교차하는 제2 방향으로 길게 형성될 수 있다.
여기서, 제1 영역에 위치한 저농도 도핑부의 제1 방향 폭은 제1 전극 사이의 간격의 1/4보다 크고, 제1 전극 사이의 간격의 2배보다 작을 수 있다.
아울러, 제1 영역에 위치한 고농도 도핑부의 제1 방향 폭은 제1 전극 폭의 1/4보다 크고, 제1 전극 사이의 간격보다 작을 수 있다.
또한, 제1 영역에 위치한 저농도 도핑부의 제1 방향 폭은 제1 영역에 위치한 고농도 도핑부의 제1 방향 폭과 동일하거나 더 클 수 있다.
또한, 반도체 기판 일면의 반대면에 제1 도전형 영역에 도핑된 불순물과 반대인 불순물을 함유하는 제2 도전형 영역이 더 구비될 수 있다.
아울러, 제2 도전형 영역과 반도체 기판 사이에는 유전체 재질로 형성되는 제어 패시베이션막이 더 형성될 수 있고, 제어 패시베이션 막의 두께는 0.5nm ~ 2.5nm 사이일 수 있다.
본 발명에 따른 태양 전지 제조 방법은 반도체 기판에서 일부 도펀트층을 선택적으로 식각하여 고농도 도핑부와 저농도 도핑부를 구비하는 구조의 도전형 영역을 형성함으로써, 반도체 기판의 표면에 형성된 텍스처링 요철이 훼손되지 않도록 하여, 태양 전지의 효율을 보다 향상시킬 수 있다.
아울러, 본 발명에 따른 태양 전지는 태양 전지에서 제1 전극이 위치하지 않는 영역에 고농도 도핑부가 위치하되, 고농도 도핑부의 패턴이 제1 전극과 교차하는 방향으로 길게 형성되도록 하여, 캐리어의 이동을 보다 원활하게 하도록 할 수 있다.
도 1a 및 도 1b는 본 발명의 제조 방법에 따라 제조되는 태양 전지의 일례를 설명하기 위한 도이다.
도 2는 본 발명의 제조 방법에 따라 제조되는 태양 전지의 다른 일례를 설명하기 위한 도이다.
도 3은 본 발명의 제1 실시예에 따른 태양 전지 제조 방법에 대해 설명하기 위한 플로우 차트이다.
도 4 내지 도 10은 도 3에 도시된 플로우 차트를 보다 상세하게 설명하기 위한 도이다.
도 11 및 도 12는 본 발명의 제1 실시예에 따른 태양 전지 제조 방법으로 제조 가능한 다른 구조의 태양 전지를 설명하기 위한 도이다.
도 13은 본 발명의 제2 실시예에 따라 제조되는 태양 전지의 일례에 대해 설명하기 위한 도이다.
도 14는 도 13에서 K 부분을 확대 도시한 평면도이다.
도 15는 본 발명의 제2 실시예에 따른 태양 전지 제조 방법에서 선택적 식각 방법을 설명하기 위한 도이다.
도 2는 본 발명의 제조 방법에 따라 제조되는 태양 전지의 다른 일례를 설명하기 위한 도이다.
도 3은 본 발명의 제1 실시예에 따른 태양 전지 제조 방법에 대해 설명하기 위한 플로우 차트이다.
도 4 내지 도 10은 도 3에 도시된 플로우 차트를 보다 상세하게 설명하기 위한 도이다.
도 11 및 도 12는 본 발명의 제1 실시예에 따른 태양 전지 제조 방법으로 제조 가능한 다른 구조의 태양 전지를 설명하기 위한 도이다.
도 13은 본 발명의 제2 실시예에 따라 제조되는 태양 전지의 일례에 대해 설명하기 위한 도이다.
도 14는 도 13에서 K 부분을 확대 도시한 평면도이다.
도 15는 본 발명의 제2 실시예에 따른 태양 전지 제조 방법에서 선택적 식각 방법을 설명하기 위한 도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
또한, 전면이라 함은 직사광이 입사되는 반도체 기판의 일면일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판의 반대면일 수 있다.
아울러, 어떠한 두 개의 값이 동일하다는 것은 오차 범위 10% 이하에서 동일하다는 것을 의미한다.
그러면 첨부한 도면을 참고로 하여 본 발명에 따른 태양 전지에 대하여 설명한다.
도 1A 및 도 1B는 본 발명의 제조 방법에 따라 제조되는 태양 전지의 일례를 설명하기 위한 도이다.
보다 구체적으로 도 1A은 본 발명의 일례에 따른 태양 전지의 일부 사시도이고, 도 1B는 도 1A에 도시된 태양 전지의 일부 단면도이다.
도 1A에 도시된 바와 같이, 본 발명에 따른 태양 전지의 일례는 반도체 기판(110), 제1 도전형 영역(120), 반사 방지막(130), 제2 도전형 영역(170), 후면 패시베이션막(190), 제1 전극(140) 및 제2 전극(150)을 포함한다.
도 1A에서는 본 발명에 따른 태양 전지가 반사 방지막(130) 및 후면 패시베이션막(190)을 포함하는 것을 일례로 도시하고 있으나, 본 발명은 이와 다르게 반사 방지막(130) 및 후면 패시베이션막(190)이 생략되는 것도 가능하다.
그러나, 태양 전지의 효율을 고려했을 때, 반사 방지막(130) 및 후면 패시베이션막(190)이 포함되는 것이 더 나은 효율이 발생하므로, 반사 방지막(130) 및 후면 패시베이션막(190)이 포함되는 것을 일례로 설명한다.
반도체 기판(110)은 제 1 도전성 타입 또는 제2 도전성 타입의 불순물이 도핑되는 단결정 실리콘, 다결정 실리콘 중 적어도 어느 하나로 형성될 수 있다. 일례로, 반도체 기판(110)은 단결정 실리콘 웨이퍼로 형성될 수 있다.
여기서, 반도체 기판(110)에 함유된 제 1 도전성 타입의 불순물 또는 제2 도전성 타입의 불순물을 포함할 수 있다. 여기서 제 1 도전성 타입의 불순물은 n형 또는 p형 도전성 타입 중 어느 하나일 수 있고, 제2 도전성 타입의 불순물은 제1 도전성 타입의 불순물로 선택된 불순물의 도전성 타입과 반대인 불순물일 수 있다.
일례로, 제1 도전성 타입이 p형인 경우, 제2 도전성 타입은 n형일 수 있고, 이와 다르게, 제1 도전성 타입이 n형인 경우, 제2 도전성 타입은 p형일 수 있다.
이하에서는 제1 도전성 타입이 p형인 경우, 제2 도전성 타입은 n형인 경우를 일례로 설명하고, 반도체 기판(110)에는 제2 도전성 타입의 불순물인 n형 불순물이 함유된 경우를 일례로 설명한다.
반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 반도체 기판(110)에 도핑(doping)된다. 하지만, 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 반도체 기판(110)에 도핑될 수 있다.
이하에서는 이와 같은 반도체 기판(110)의 함유된 불순물이 제2 도전성 타입의 불순물이고, n형인 경우를 일례로 설명한다. 그러나, 반드시 이에 한정되는 것은 아니다.
이러한 반도체 기판(110)의 전면 및 후면에 복수의 텍스쳐링(tecturing) 요철면을 가질 수 있다. 이로 인해 반도체 기판(110)의 전면 위에 위치한 제1 도전형 영역(120) 역시 요철면을 가질 수 있고, 반도체 기판(110)의 후면 위에 위치한 제2 도전형 형역(170) 역시 요철면을 가질 수 있다.
여기서, 텍스쳐링 요철이라 함은 반사광을 줄이기 위해 태양 전지의 표면에 형성된 요철을 의미하고, 일례로, 텍스쳐링 요철은 피라미드 형태를 가질 수 있다.
이로 인해, 반도체 기판(110)의 전면에서 반사되는 빛의 양이 감소하여 반도체 기판(110) 내부로 입사되는 빛의 양이 증가할 수 있다.
제1 도전형 영역(120)은 반도체 기판(110)의 전면에 위치하며, 제1 도전성 타입 또는 제2 도전성 타입의 불순물을 함유할 수 있다. 일례로, 제1 도전형 영역(120)은 제1 도전성 타입의 불순물인 p형 불순물을 함유할 수 있다.
이하에서는 제1 도전형 영역(120)이 제1 도전성 타입의 불순물을 포함하는 경우를 일례로 설명하나, 이는 일례이고, 이와 다르게 제1 도전형 영역(120)이 제2 도전성 타입의 불순물을 함유하는 경우도 가능하다.
따라서, 반도체 기판(110)이 제2 도전성 타입의 불순물이 함유한 경우, 제1 도전형 영역(120)은 반도체 기판(110)과 p-n 접합을 형성하여, 에미터부(emitter)로서의 역할을 수행할 수 있다.
이하에서는 제1 도전형 영역(120)이 에미터부로서의 역할을 수행하는 경우를 일례로 설명한다.
따라서, 반도체 기판(110)이 n형이고 제1 도전형 영역(120)이 p형일 경우, 정공은 제1 도전형 영역(120)쪽으로 이동하고, 전자는 반도체 기판(110)의 후면쪽으로 이동할 수 있다.
이와 같은 제1 도전형 영역(120)은 반도체 기판(110)의 전면에 제2 도전성 타입의 불순물이 확산되어 형성될 수 있으며, 이와 같은 경우, 제1 도전형 영역(120)은 반도체 기판(110)과 동일한 실리콘 재질로 형성될 수 있다.
일례로, 반도체 기판(110)이 단결정 실리콘 재질의 웨이퍼로 형성된 경우, 제1 도전형 영역(120)도 단결정 실리콘 재질로 형성될 수 있으며, 반도체 기판(110)이 다결정 실리콘 재질의 웨이퍼로 형성되는 제1 도전형 영역(120)도 다결절 실리콘 재질로 형성될 수 있다.
아울러, 이와 같은 제1 도전형 영역(120)은 도 1A 및 도 1B에 도시된 바와 같이, 반도체 기판(110)의 전면 전제 영역 중 제1 영역(A1)에는 불순물이 저농도로 도핑되는 저농도 도핑부(120L)가 형성되고, 반도체 기판(110)의 제2 영역(A2)에는 제1 영역(A1)의 저농도 도핑부(120L)보다 불순물이 고농도로 도핑되는 고농도 도핑부(120H)가 형성될 수 있다.
여기서, 반도체 기판(110)의 제1 영역(A1)은 제1 전극(140)이 위치하지 않은 영역을 의미하고, 제2 영역(A2)은 제1 전극(140)이 위치하는 영역을 의미한다.
반사 방지막(130)은 제1 도전형 영역(120) 위에 위치하며, 알루미늄 산화막(AlOx), 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 및 실리콘 산화질화막(SiOxNy) 중 적어도 하나로 형성될 수 있고, 단일막 또는 다층막으로 형성될 수 있다.
도 1A 및 도 1B에서는 반사 방지막(130)이 단일막으로 형성된 경우를 일례로 도시하였으나, 반드시 단일막에 한정되지는 않는다.
이와 같은 반사 방지막(130)은 태양 전지로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지의 효율을 높일 수 있다.
제1 전극(140)은 반사 방지막(130)을 뚫고 제1 도전형 영역(120)에 직접 접속하여, 제1 도전형 영역(120)과 전기적으로 연결될 수 있다.
이와 같은 제1 전극(140)은 제1 도전형 영역(120)쪽으로 이동한 캐리어를 수집할 수 있다.
이와 같이, 제1 전극(140)으로 수집된 캐리어는 인터커넥터에 의해 다른 태양 전지에 연결되거나, 외부 장치로 출력될 수 있다.
이와 같은 제1 전극(140)은 적어도 하나의 도전성 금속 물질로 이루어져 있고, 이들 도전성 금속 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.
이와 같은 제1 전극(140)은 반도체 기판(110)의 전면에 반사 방지막(130)이 형성된 이후, 반사 방지막(130) 위에 패이스트 상태로 도포된 이후, 열처리 공정을 통하여 패이스트가 반사 방지막(130)을 뚫고 제1 도전형 영역(120)에 접속하면서 소성되어 형성될 수 있다.
이와 같은 제1 전극(140)은 도 1A 및 도 1B에 도시된 바와 같이, 제1 방향(x)으로 길게 형성된 핑거 전극을 포함할 수 있다. 그러나, 제1 전극(140)이 핑거 전극만을 포함하는 것은 아니고, 도시되지는 않았으나, 제1 전극(140)은 핑거 전극 이외에, 복수의 핑거 전극을 서로 연결하고, 제1 방향(x)과 교차하는 제2 방향(y)으로 뻗은 연결 전극을 더 포함할 수도 있다.
다음, 제2 도전형 영역(170)은 반도체 기판(110)의 후면 위에 위치하고, 제1 도전형 영역(120)에 함유된 불순물의 도전성 타입과 반대인 도전성 타입의 불순물이 함유된 다결정 실리콘 재질로 형성될 수 있다.
일례로, 제2 도전형 영역(170)에는 제2 도전성 타입의 불순물인 n형 불순물이 반도체 기판(110)보다 고농도로 함유될 수 있다.
이에 따라, 제2 도전형 영역(170)은 후면 전계부(BSF)로서의 역할을 수행할 수 있다.
이와 같은 제2 도전형 영역(170)은 도 1A 및 도 1B에 도시된 바와 같이, 반도체 기판(110)의 후면 위에 형성되되, 반도체 기판(110)과 직접 접촉되어 형성될 수 있다.
도 1A 및 도 1B에서는 제2 도전형 영역(170)이 반도체 기판(110)의 후면 위에 직접 접촉되어 전체적으로 형성되되, 다결정 실리콘 재질로 형성된 경우를 일례로 도시하였지만, 반드시 이에 한정되는 것은 아니고, 제2 도전형 영역(170)은 불순물이 반도체 기판(110)의 후면 내로 도핑되어, 반도체 기판(110)과 동일한 실리콘 재질로 형성되는 것도 가능하다.
다음, 후면 패시베이션막(190)은 도 1A 및 도 1B에 도시된 바와 같이, 제2 도전형 영역(170)의 후면 중에서 제2 전극(150)이 형성된 영역을 제외한 전체 영역 위에 위치할 수 있다.
이와 같은 후면 패시베이션막(190)은 유전체 재질로 형성될 수 있으며, 단층 또는 다수의 층으로 형성될 수 있고, 제2 도전형 영역(170)의 극성을 고려하여 특정 고정 전하를 가질 수 있다.
이와 같은 후면 패시베이션막(190)의 재질은 SiCx, SiOx, silicon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON) 또는 hydrogenerated SiON 중 적어도 하나로 형성될 수 있다.
이와 같은 후면 패시베이션막(190)은 제2 도전형 영역(170)의 후면 표면을 패시베이션하는 기능을 수행할 수 있다.
제2 전극(150)은 후면 패시베이션막(190)을 관통하여 제2 도전형 영역(170)에 전기적으로 연결될 수 있다.
이와 같은 제2 전극(150)은 제2 도전형 영역(170) 쪽으로 이동한 캐리어를 수집할 수 있다.
지금까지의 도 1A 및 도 1B에서는 반도체 기판(110)이 n형 타입의 불순물을 함유하고, 제1 도전형 영역(120)이 p형 타입의 불순물을 함유하여, 에미터부로서 역할을 수행하고, 제2 도전형 영역(170)에 n형 타입의 불순물을 함유하여 후면 전계부로서 역할을 수행하는 경우를 일례로 설명하였다.
그러나, 본 발명은 반드시 이와 같은 구조에만 한정되는 것은 아니고, 전술한 바와 다르게, 반도체 기판(110)이 p형 타입의 불순물을 함유하고, 제1 도전형 영역(120)이 p형 타입의 불순물을 함유하여, 전면 전계부로서 역할을 수행하고, 제2 도전형 영역(170)에 n형 타입의 불순물을 함유하여 후면 에미터부로서 역할을 수행하는 것도 가능하다.
도 2는 본 발명의 제조 방법에 따라 제조되는 태양 전지의 다른 일례를 설명하기 위한 도이다.
도 2에서는 도 1A 및 도 1B에서 설명한 부분과 동일한 부분에 대한 내용은 생략하고 다른 부분을 위주로 설명한다.
본 발명의 일례에 따라 제조되는 태양 전지의 다른 일례는 도 2에 도시된 바와 같이, 반도체 기판(110)과 제2 도전형 영역(170) 사이에 제어 패시베이션막(160)이 더 형성될 수 있다.
일례로, 제어 패시베이션막(160)은 도 2에 도시된 바와 같이, 반도체 기판(110)과 제2 도전형 영역(170) 사이에 형성되되, 반도체 기판(110)의 후면 가장 자리를 제외한 전체 영역 위에 형성될 수 있다.
이와 같은 제어 패시베이션막(160)은 반도체 기판(110)에서 생성된 캐리어를 제2 도전형 영역(170) 방향으로 통과시키며, 반도체 기판(110)의 후면에 대한 패시베이션 기능을 수행할 수 있다. 아울러, 이와 같은 제어 패시베이션막(160)은 태양 전지의 개방 전압(Voc)을 상승시키는 역할을 할 수 있다.
이와 같은, 제어 패시베이션막(160)은 600℃ 이상의 고온 공정에도 내구성이 강한 SiCx 또는 SiOx로 형성되는 유전체 재질로 형성될 수 있다. 그러나 이 외에도 silicon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON) 또는 hydrogenerated SiON로 형성되는 것도 가능하다.
또한, 제어 패시베이션막(160)의 두께(T160)는 0.5nm ~ 2.5nm사이로 형성될 수 있다. 이와 같은 제어 패시베이션막(160)의 두께에 대한 수치는 패시베이션 기능 수행 등의 역할을 위한 최적의 두께일 수 있다.
이와 같은 제어 패시베이션막(160)은 Oxidation 공정이나 LPCVD 공정 또는 PECVD 증착 공정에 의해 형성될 수 있다.
아울러, 이와 같은 제어 패시베이션막(160)이 구비된 경우, 제2 도전형 영역(170)은 도 2에 도시된 바와 같이, 제어 패시베이션막(160)의 후면 위에 형성될 수 있다.
이와 같이, 제2 도전형 영역(170)이 반도체 기판(110)의 후면 내 또는 후면과 바로 접촉하지 않고, 도 2에 도시된 바와 같이, 제2 도전형 영역(170)이 반도체 기판(110)의 후면 위에 형성되되, 제어 패시베이션막(160)을 사이에 두고 반도체 기판(110)과 이격되어, 다결정 실리콘 재질로 형성된 경우, 태양 전지의 개방 전압(Voc)을 더욱 향상시킬 수 있다.
아울러, 반도체 기판(110) 내에 제2 도전형 영역(170)을 형성하지 않고 반도체 기판(110)의 외부에 제2 도전형 영역(170)을 형성하므로, 제조 공정상 제2 도전형 영역(170)을 형성하는 과정에서, 반도체 기판(110)에 대한 열손상을 최소화할 수 있어, 반도체 기판(110)의 특성이 저하되는 것을 방지할 수 있다.
따라서, 도 2에 도시된 바와 같은 태양 전지는 효율을 더 향상시킬 수 있다.지금까지는 본 발명의 제조 방법에 따른 태양 전지의 일례에 대해서 설명하였으나, 이하에서는 이와 같은 태양 전지를 제조하는 방법의 일례에 대해 설명한다.
도 3은 본 발명에 따른 태양 전지 제조 방법의 제1 실시예에 대해 설명하기 위한 플로우 차트이고, 도 4 내지 도 10은 도 3에 도시된 플로우 차트를 보다 상세하게 설명하기 위한 도이다.
도 3에 도시된 바와 같이, 본 발명의 일례에 따른 태양 전지 제조 방법은 도펀트층 형성 단계(S1), 선택적 식각 단계(S2), 열처리 단계(S3), 잔존 도펀트층 제거 단계(S4), 제1 전극 형성 단계(S5) 및 제2 전극 형성 단계(S6)를 포함한다.
여기서, 도펀트층 형성 단계(S1)는 도 4에 도시된 바와 같이, 텍스쳐링 요철이 형성된 반도체 기판(110)의 일면에 전체적으로 제1 도전성 타입 또는 제2 도전성 타입의 불순물을 함유하는 도펀트층(DPL)을 형성할 수 있다.
여기서, 반도체 기판(110)의 일면은 텍스쳐링 요철이 형성된 반도체 기판(110)의 일면일 수 있으며, 일례로, 반도체 기판(110)의 전면에 텍스쳐링 요철을 형성하는 경우, 반도체 기판(110)의 일면은 전면일 수 있다.
따라서, 도 1A 및 도 1B에서 설명한 바와 같이, 반도체 기판(110)의 전면에 제1 도전형 영역(120)을 형성하고자 하는 경우, 도펀트층 형성 단계(S1)에서는 반도체 기판(110)의 전면에 제1 도전성 타입의 불순물인 보론(B)를 함유하는 BSG(BoroSilicate Glass)막을 도펀트층(DPL)으로 형성할 수 있다.
그러나, 도 1A 및 도 1B에 도시된 바와 다르게, 반도체 기판(110)의 전면에 제2 도전형 영역(170)을 형성하고자 하는 경우, 도펀트층 형성 단계(S1)에서는 반도체 기판(110)의 전면에 제2 도전성 타입의 불순물인 인(P)를 함유하는 PSG(PhosphoSilicate Glass)막을 도펀트층(DPL)으로 형성할 수 있다.
이하에서는 일례로, 도펀트층(DPL)이 제1 도전성 타입의 불순물을 함유하는 BSG막으로 형성되는 경우를 일례로 설명한다.
이와 같은 도펀트층 형성 단계(S1)에서 형성되는 도펀트층(DPL)의 두께(TDP)는 반도체 기판(110)의 전면에 위치하는 제1 도전형 영역(120)이 고농도 도핑층을 갖도록 하기 위하여, 40nm ~ 60nm 사이로 형성될 수 있다.
이와 같은 도펀트층 형성 단계(S1)에서 도펀트층(DPL)은 화학 기상 층착법(CVD)으로 형성될 수 있다.
이후, 선택적 식각 단계(S2)는 도 5에 도시된 바와 같이, 반도체 기판(110)의 일면 전체 영역 중에서 제1 전극(140)이 형성되지 않은 제1 영역(A1)에 위치하는 도펀트층(DPL)의 적어도 일부를 선택적으로 식각할 수 있다.
여기서, 제1 영역(A1)은 반도체 기판(110)의 일면 전체 영역 중에서 제1 전극(140)이 형성되지 않은 영역일 수 있으며, 제2 영역(A2)은 제1 전극(140)이 형성되는 영역일 수 있다.
따라서, 일례로, 제1 전극(140)이 도 1A 및 도 1B에 도시된 바와 같이, 제1 방향(x)으로 길게 형성되는 핑거 전극으로만 형성되는 경우, 제1 영역(A1)과 제2 영역(A2) 각각은 제1 방향(x)으로 길게 위치하고, 제1 영역(A1)과 제2 영역(A2)은 제1 방향(x)과 교차하는 제2 방향(y)으로 서로 교번하여 위치할 수 있다.
그러나, 제1 전극(140)이 핑거 전극뿐만 아니라 연결 전극도 구비한 경우, 제2 영역(A2)은 제1 방향(x)뿐만 아니라 제2 방향(y)으로도 길게 형성될 수 있다. 이하에서는 제1 전극(140)이 핑거 전극만을 구비한 경우를 일례로 설명한다.
따라서, 선택적 식각 단계(S2)에서는 도 5에 도시된 바와 같이, 제1, 2 영역 중 제1 영역(A1)에 위치하는 도펀트층(DPL) 중 적어도 일부가 선택적으로 식각될 수 있다.
일례로, 도 6에 도시된 바와 같이, 반도체 기판(110) 전면 전체 영역 중에서 제1영역에 위치한 도펀트층(DPL)을 제1 방향(x)으로 길게 식각하고, 제2 영역(A2)에 위치한 도펀트층(DPL)은 식각되지 않을 수 있다[참고로, 도 6은 도 5의 평면을 간략하게 도시한 것이다].
이때, 도펀트층(DPL)은 레이저에 의해 제1 영역(A1)만 선택적으로 식각될 수 있으며,제1 영역(A1)에 위치한 도펀트층(DPL)이 전체적으로 식각될 수 있다.
이와 같은 선택적 식각 단계(S2)에서 도펀트층(DPL)이 식각되는 깊이(EDP)는 도7에 도시된 바와 같이, 도펀트층(DPL) 두께(TDP)의 1/2 보다 크고 도펀트층(DPL) 두께(TDP)보다 작을 수 있다.
일례로, 제1 영역(A1)에서 도펀트층(DPL)이 식각된 후 남은 도펀트층(DPL)의 두께(TDP’)는 0nm 보다 크고 30nm보다 작을 수 있다.
이에 따라, 반도체 기판(110)의 일면에 형성된 텍스쳐링 요철이 훼손되는 것을 방지할 수 있다.
종래에는 레이저를 이용하여, 선택적 에미터 구조를 형성하는 경우, 반도체 기판의 표면에 먼저 저농도 도핑부를 형성하고, 저농도 도핑부 위에 반사 방지막을 형성한 상태에서, 반도체 기판의 표면 영역 중에서 일부 영역에 위치하는 반사 방지막에 레이저를 선택적으로 조사하여, 반사 방지막을 제거하고, 불순물을 반사 방지막이 제거되어 노출되는 반도체 기판의 표면에 추가적으로 확산시켜, 고농도 도핑부를 형성하였다.
그러나, 이와 같은 경우, 레이저가 조사되는 동안 반사 방지막만 제거되는 것이 아니고, 레이저에 의해 반도체 기판의 텍스쳐링 요철도 훼손되어, 반도체 기판의 반사도가 나빠지고, 훼손되는 문제점이 있었다.
그러나, 본 발명에 따른 경우, 반사 방지막이 형성된 상태에서 레이저를 조사하는 것이 아니고, 반도체 기판의 표면에 반사 방지막이 형성되기 이전에 도펀트층이 형성된 상태에서, 도펀트층의 일부 영역을 레이저로 선택적으로 식각하되, 일부 영역의 도펀트층을 완전히 제거하는 것이 아니라, 도 7에 도시된 바와 같이, 일부 영역에 최소한의 두께로 도펀트층이 잔존하도록 레이저로 도펀트층을 식각함으로써, 반도체 기판의 텍스쳐링 요철이 훼손되는 것을 방지하여, 반도체 기판의 수광면인 전면의 반사도와 광투과율이 나빠지는 것을 방지할 수 있다.이후, 열처리 단계(S3)에서 도펀트층(DPL)의 불순물이 out diffusion되는 것을 방지하기 위하여, 도시되지는 않았지만, 반도체 기판(110)의 제1 영역(A1) 및 제2 영역(A2) 위에 잔존하는 도펀트층(DPL) 위에는 전체적으로 불순물이 도핑되지 않은 USG(Undoped Silicate Glass)막이 증착될 수 있다. 그러나, 이와 같은 USG막의 증착은 반드시 필요한 것은 아니며, 경우에 따라 생략될 수도 있다.
이후, 열처리 단계(S3)에서는 도펀트층(DPL)이 형성된 반도체 기판(110)이 열처리 챔버 내로 Drive in 되어, 열처리될 수 있다.
이와 같은 열처리 단계(S3)에 의해 도 8에 도시된 바와 같이, 반도체 기판(110)을 열처리하여 도펀트층(DPL)에 함유된 불순물을 반도체 기판(110) 내로 확산시켜, 제1 도전성 타입 또는 제2 도전성 타입의 불순물을 함유하는 도전형 영역을 형성할 수 있다.
따라서, 도펀트층(DPL)이 제1 도전성 타입을 분술물을 함유하는 경우, 열처리 단계(S3)에서는 제1 도전형 영역(120)이 반도체 기판(110)의 일면에 형성될 수 있다. 그러나, 이와 다르게 도펀트층(DPL)이 제2 도전성 타입의 불순물을 함유하는 경우, 열처리 단계(S3)에서는 제2 도전형 영역(170)이 반도체 기판(110)의 일면에 형성되는 것도 가능하다.
이와 같은 열처리 단계(S3)에 의해 반도체 기판(110)의 제1 영역(A1)에는 불순물이 저농도로 도핑되는 저농도 도핑부(120L)가 형성되고, 반도체 기판(110)의 제2 영역(A2)에는 제1 영역(A1)의 저농도 도핑부(120L)보다 불순물이 고농도로 도핑되는 고농도 도핑부(120H)가 형성될 수 있다.
보다 구체적으로, 반도체 기판(110)의 제1 영역(A1)에는 잔존하는 도펀트층(DPL)의 두께(TDP’)가 얇아 저농도 도핑부(120L)가 형성되고, 반도체 기판(110)의 제2 영역(A2)에는 잔존하는 도펀트층(DPL)의 두께(TDP)가 두꺼워 고농도 도핑부(120H)가 형성될 수 있다.
만약, 선택적 식각 단계(S2)에서 반도체 기판(110)의 제1 영역(A1) 위에 위치하는 도펀트층(DPL)이 완전히 식각된 경우에는 전술한 USG막이 형성되지 않고, 열처리 단계(S3)에서 반도체 기판(110)의 제2 영역(A2)에 잔존하는 도펀트층(DPL)의 불순물이 열처리 챔버 내의 공간을 통하여, 반도체 기판(110)의 제1 영역(A1)으로 확산되는 것도 가능하다.
이와 같은 열처리 단계(S3) 이후, 잔존 도펀트층 제거 단계(S4)가 수행될 수 있다. 이에 따라, 도 9에 도시된 바와 같이, 반도체 기판(110)의 일면에 잔존하는 도펀트층(DPL)이 완전히 제거될 수 있다.
이와 같은 잔존 도펀트층 제거 단계(S4)는 일례로, 반도체 기판(110) 일면의 반대면에 전체적으로 식각 방지막을 형성한 이후, 불산(HF) 희석액에 반도체 기판(110)을 침수시켜 수행될 수 있다.
그리고, 잔존 도펀트층(DPL)이 제거된 이후, 반도체 기판(110)의 반대면에 형성한 식각 방지막을 제거할 수 있다.
이후, 도 10에 도시된 바와 같이, 반도체 기판(110)의 반대면에 제2 도전형 영역(170) 및 후면 패시베이션막(190)을 형성하고, 반도체 기판(110)의 전면에 반사 방지막(130)을 형성한 상태에서, 제1 전극 형성 단계(S5)와 제2 전극 형성 단계(S6)를 수행할 수 있다.
여기서, 제1 전극 형성 단계(S5)에서는 반도체 기판(110)의 일면 전체 영역 중 제1 영역(A1)을 제외한 제2 영역(A2)에 제1 전극(140)을 형성할 수 있으며, 제2 전극 형성 단계(S6)에서는 반도체 기판(110)의 반대면에 제2 전극(150)을 형성할 수 있다.
이에 따라, 도 10에 도시된 바와 같은 태양 전지를 제조할 수 있다.
이와 같이, 본 발명의 제1 실시예에 따른 태양 전지 제조 방법은 텍스처링 요철이 형성된 반도체 기판(110)의 일면에 고농도 도핑부(120H)와 저농도 도핑부(120L)를 구비하는 도전형 영역을 형성함에 있어서, 제1 영역(A1)에 위치하는 도펀트층(DPL)을 선택적으로 식각하되, 반도체 기판(110)의 텍스처링 요철이 훼손되지 않토록 도펀트층(DPL)을 식각하여, 반도체 기판(110)의 광흡수율을 극대화하면서도, 제1 전극(140)과 도전형 영역 사이의 접촉 저항을 최소화하여, 태양 전지의 단락 전류를 극대화할 수 있다.
지금까지는 반도체 기판(110)의 후면 위에 제2 도전형 영역(170)이 직접 형성되는 경우를 일례로 태양 전지 제조 방법의 제1 실시예를 설명하였다.
그러나, 본 발명의 제1 실시예에 따른 태양 전지 제조 방법은 이와 같은 구조에 한정되는 것은 아니다.
도 11 및 도 12는 본 발명의 제1 실시예에 따른 태양 전지 제조 방법으로 제조 가능한 다른 구조의 태양 전지를 설명하기 위한 도이다.
본 발명의 제1 실시예에 따른 태양 전지 제조 방법은 도 11에 도시된 바와 같이, 반도체 기판(110)의 전면에 고농도 도핑부(120H)와 저농도 도핑부(120L)를 구비하는 제1 도전형 영역(120)과 반도체 기판(110)의 후면에 고농도 도핑부(170H)와 저농도 도핑부(170L)를 구비하는 제2 도전형 영역(170)이 위치하는 태양 전지의 경우에도, 도 3 내지 도 10에서 설명한 방법에 따라, 제1 도전형 영역(120) 및 제2 도전형 영역(170)을 형성할 수 있다.
아울러, 본 발명의 제1 실시예에 따른 태양 전지 제조 방법은 도 12에 도시된 바와 같이, 반도체 기판(110)의 전면에 고농도 도핑부(120H)와 저농도 도핑부(120L)를 구비하는 제1 도전형 영역(120)이 위치하고, 반도체 기판(110)의 후면에 전체적으로 제2 도전형 영역(170)이 위치하는 태양 전지의 경우에도, 도 3 내지 도 10에서 설명한 방법에 따라, 제1 도전형 영역(120)을 형성할 수 있다.
아울러, 본 발명의 제1 실시예에 따른 태양 전지 제조 방법에서는 선택적 식각 단계(S2)에서 제1 전극(140)이 형성되지 않는 제1 영역(A1)에 위치하는 도펀트층(DPL)을 전체적으로 식각하는 경우를 일례로 설명하였지만, 이와 다르게, 제1 영역(A1)에 위치하는 도펀트층(DPL)을 전체적으로 식각하는 것이 아니라, 제1 영역(A1)에서 제1 방향(x)으로 이격되도록 복수의 영역을 선택적으로 식각하는 것도 가능하다.
이와 같은 경우, 반도체 기판(110)의 일면에 형성되는 제1 도전형 영역(120)의 고농도 도핑부(120H)와 저농도 도핑부(120L)의 패턴이 변형될 수 있다.
이에 대해 보다 구체적으로 살펴보면 다음과 같다.
도 13은 본 발명의 제2 실시예에 따라 제조되는 태양 전지의 일례에 대해 설명하기 위한 도이고, 도 14는 도 13에서 K 부분을 확대 도시한 평면도이다.
도 13 및 도 14에 대해서는 앞선 도 1A 및 도 1B에서 설명한 부분과 동일한 구성 요소에 대한 설명은 생략하고 다른 부분을 위주로 설명한다.
도 13에 도시된 바와 같이, 본 발명의 제2 실시예에 따라 제조되는 태양 전지 구조는 도 1A 및 도 1B에 도시된 바와 다르게, 제1 전극(140)이 위치하지 않는 제1 영역(A1)에 제1 영역(A1) 각각에는 저농도 도핑부(120L)와 고농도 도핑부(120H)가 위치할 수 있다.
보다 구체적으로, 본 발명의 제2 실시예에 따라 제조되는 태양 전지에서 제1 전극(140)은 제2 영역(A2) 각각에 제1 방향(x)으로 길게 위치하는 핑거 전극을 구비하고, 제1 도전형 영역(120)은 제1 영역(A1)에 고농도 도핑부(120H)와 저농도 도핑부(120L)가 구비되고, 제2 영역(A2)에 고농도 도핑부(120H)가 구비될 수 있다.
이에 따라, 제2 영역(A2)에 위치한 제1 전극(140)은 제2 영역(A2)에 위치한 고농도 도핑부(120H)에 연결될 수 있다.
아울러, 제1 영역(A1)에 저농도 도핑부(120L)와 고농도 도핑부(120H)는 도 14에 도시된 바와 같이, 제1 방향(x)으로 교번하여 위치하되, 각각이 제1 방향(x)과 교차하는 제2 방향(y)으로 길게 형성될 수 있다.
여기서, 제1 영역(A1)에 위치한 저농도 도핑부(120L)의 제1 방향 폭(W120L)은 제1 전극(140) 사이의 간격(D140)의 1/4보다 크고, 제1 전극(140) 사이의 간격(D140)의 2배보다 작을 수 있다.
아울러, 제1 영역(A1)에 위치한 고농도 도핑부(120H)의 제1 방향 폭(W120H)은 제1 전극(140) 폭의 1/4보다 크고, 제1 전극(140) 사이의 간격(D140)보다 작을 수 있다.
더불어, 제1 영역(A1)에 위치한 저농도 도핑부(120L)의 제1 방향 폭(W120L)은 제1 영역(A1)에 위치한 고농도 도핑부(120H)의 제1 방향 폭(W120H)과 동일하거나 더 클 수 있다.
이와 같은 태양 전지 구조는 제1 전극(140)이 형성되지 않는 제1 영역(A1)에 고농도 도핑부(120H)가 제1 전극(140)과 교차하는 제2 방향(y)으로 길게 형성되도록 하여, 제1 도전형 영역(120)의 저농도 도핑부(120L)를 통하여 수집되는 캐리어가 상대적으로 저저항을 갖는 고농도 도핑부(120H)를 통하여 제1 전극(140)까지 이동되도록 하여, 태양 전지의 효율을 보다 향상시킬 수 있다.
이와 같은 태양 전지 구조는 본 발명의 제1 실시예에 따른 태양 전지 제조 방법과 전체적으로 동일하나, 선택적 식각 단계(S2)에서 제1 영역(A1)에 위치하는 도펀트층(DPL)을 식각하는 패턴을 다르게 하여 구현될 수 있다.
이하에서는 본 발명의 제2 실시예에 따른 태양 전지 제조 방법에 대해 설명한다.
본 발명의 제2 실시예에 따른 태양 전지 제조 방법은 선택적 식각 방법을 제외하고, 앞선 도 3 내지 도 10에서 설명한 태양 전지 제조 방법과 전체적으로 동일할 수 있다.
따라서, 이하에서는 본 발명의 제2 실시예에 따른 태양 전지 제조 방법을 설명함에 있어서, 도 3에 도시된 본 발명의 제1 실시예에 따른 태양 전지 제조 방법에서 선택적 식각 방법을 위주로 설명한다.
도 15는 본 발명의 제2 실시예에 따른 태양 전지 제조 방법에서 선택적 식각 방법을 설명하기 위한 도이다.
본 발명의 제2 실시예에 따른 태양 전지 제조 방법에서 선택적 식각 방법은 도 15에 도시된 바와 같이, 반도체 기판(110)의 제2 영역(A2)에 위치한 도펀트층(DPL)은 식각하지 않고, 반도체 기판(110)의 제1 영역(A1)에 위치한 도펀트층(DPL)을 선택적으로 식각할 수 있다.
이때, 제1 영역(A1)에 위치한 도펀트층(DPL)은 제1 방향(x)으로 이격되는 패턴을 갖는 복수의 영역(EP)으로 식각될 수 있다. 참고로, 도 15에서 NEP는 도펀트층(DPL)이 식각되지 않는 영역을 의미한다.
이와 같은 선택적 식각 단계(S2)에서 복수의 영역(EP)으로 식각되는 도펀트층(DPL)의 제1 방향 각각의 식각폭(W120L)은 제1 전극(140) 사이의 간격(D140)의 1/4보다 크고, 제1 전극(140) 사이 간격(D140)의 2배보다 작도록 식각될 수 있다.
아울러, 선택적 식각 단계(S2)에서 복수의 영역(EP)으로 식각되는 도펀트층(DPL)의 제1 방향 각각의 식각 간격(W120H)은 제1 전극(140) 폭의 1/4보다 크고, 제1 전극(140) 사이의 간격(D140)보다 작을 수 있다.
이때, 도펀트층(DPL)의 제1 방향 각각의 식각폭(W120L)은 도펀트층(DPL)의 제1 방향 각각의 식각 간격(W120H)과 동일하거나 더 클 수 있다.
참고로, 도 15에서는 도펀트층(DPL)의 제1 방향(x) 각각의 식각폭(W120L)은 도펀트층(DPL)의 제1 방향(x) 각각의 식각 간격(W120H)보다 더 큰 경우를 일례로 도시하였다.
열처리 단계(S3)에 의해 제1 영역(A1) 중 도펀트층(DPL)이 식각된 상기복수의 영역에는 제1 방향(x)으로 이격되는 저농도 도핑부(120L)가 형성되고, 제1 영역(A1) 중 복수의 영역을 제외한 나머지 영역에는 제2 방향(y)으로 길게 뻗은 고농도 도핑부(120H)가 형성되어, 도 13 및 도 14에서 설명한 바와 같은 태양 전지가 제조될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
Claims (20)
- 텍스쳐링(tecturing) 요철이 형성된 반도체 기판의 일면에 제1 전극을 구비하고, 반대면에 제2 전극을 구비하는 태양 전지 제조 방법에 있어서,
상기 텍스쳐링 요철이 형성된 반도체 기판의 일면에 전체적으로 제1 도전성 타입 또는 제2 도전성 타입의 불순물을 함유하는 도펀트층을 형성하는 도펀트층 형성 단계;
상기 반도체 기판의 일면 전체 영역 중에서 상기 제1 전극이 형성되지 않은 제1 영역에 위치하는 상기 도펀트층의 적어도 일부를 선택적으로 식각하는 선택적 식각 단계;
상기 반도체 기판을 열처리하여 상기 도펀트층에 함유된 불순물을 상기 반도체 기판 내로 확산시켜, 상기 제1 도전성 타입 또는 제2 도전성 타입의 불순물을 함유하는 도전형 영역을 형성시키는 열처리 단계;
상기 반도체 기판의 일면에 잔존하는 상기 도펀트층을 제거하는 잔존 도펀트층 제거 단계;
상기 반도체 기판의 일면 전체 영역 중 상기 제1 영역을 제외한 제2 영역에 상기 제1 전극을 형성하는 제1 전극 형성 단계; 및
상기 반도체 기판의 반대면에 제2 전극을 형성하는 제2 전극 형성 단계;를 포함하고,
상기 열처리 단계에 의해 상기 반도체 기판의 제1 영역에는 상기 불순물이 저농도로 도핑되는 저농도 도핑부가 형성되고, 상기 반도체 기판의 제2 영역에는 상기 제1 영역의 저농도 도핑부보다 상기 불순물이 고농도로 도핑되는 고농도 도핑부가 형성되는 태양 전지 제조 방법. - 제1 항에 있어서,
상기 도펀트층 형성 단계에서 형성되는 상기 도펀트층의 두께는 40nm ~ 80nm 사이인 태양 전지 제조 방법. - 제1 항에 있어서,
상기 선택적 식각 단계에서 상기 도펀트층이 식각되는 깊이는 상기 도펀트층 두께의 1/2 보다 크고 상기 도펀트층 두께보다 작은 태양 전지 제조 방법. - 제1 항에 있어서,
상기 선택적 식각 단계에서 상기 제1 영역에 위치하는 도펀트층은 레이저에 의해 선택적으로 식각되는 태양 전지 제조 방법. - 제1 항에 있어서,
상기 선택적 식각 단계에서 상기 제1 영역에 위치하는 상기 도펀트층이 전체적으로 식각되는 태양 전지 제조 방법. - 제1 항에 있어서,
상기 선택적 식각 단계에서 상기 제1 영역에 위치한 상기 도펀트층은 제1 방향으로 이격되는 패턴을 갖는 복수의 영역으로 식각되는 태양 전지 제조 방법. - 제6 항에 있어서,
상기 열처리 단계에 의해 상기 제1 영역 중 상기 도펀트층이 식각된 상기복수의 영역에는 상기 제1 방향으로 이격되는 저농도 도핑부가 형성되고, 상기 제1 영역 중 상기 복수의 영역을 제외한 나머지 영역에는 상기 제2 방향으로 길게 뻗은 고농도 도핑부가 형성되는 태양 전지 제조 방법. - 제6 항에 있어서,
상기 선택적 식각 단계에서 상기 복수의 영역으로 식각되는 상기 도펀트층의 상기 제1 방향 각각의 식각폭은 상기 제1 전극 사이의 간격의 1/4보다 크고, 상기 제1 전극 사이의 간격의 2배보다 작은 태양 전지 제조 방법. - 제6 항에 있어서,
상기 선택적 식각 단계에서 상기 복수의 영역으로 식각되는 상기 도펀트층의 상기 제1 방향 각각의 식각 간격은 상기 제1 전극 폭의 1/4보다 크고, 상기 제1 전극 사이의 간격보다 작은 태양 전지 제조 방법. - 제1 항에 있어서,
상기 제1 영역과 상기 제2 영역 각각은 제1 방향으로 길게 형성되고, 상기 제1 영역과 상기 제2 영역은 상기 제1 방향과 교차하는 제2 방향으로 서로 교번하여 위치하는 태양 전지 제조 방법. - 제1 항에 있어서,
상기 잔존 도펀트층 제거 단계는 상기 반도체 일면의 반대면에 전체적으로 식각 방지막을 형성한 이후, 식각액에 상기 반도체 기판을 침수시켜 수행하는 태양 전지 제조 방법. - 제11 항에 있어서,
상기 상기 잔존 도펀트층 제거 단계에서 사용되는 식각액은 불산(HF) 희석액인 태양 전지 제조 방법. - 제1 항에 있어서,
상기 제2 영역은 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 형성되고,
상기 제1 전극 형성 단계에서 상기 제1 전극은 상기 제1 방향으로 형성된 제2 영역에 형성되고, 상기 제2 방향으로 형성된 제2 영역에는 형성되지 않는 태양 전지 제조 방법. - 일면에 텍스쳐링 요철을 구비하는 반도체 기판;
상기 반도체 기판의 일면에 형성된 제1 도전성 타입 또는 제2 도전성 타입의 불순물이 도핑되고, 상기 불순물이 저농도로 도핑된 저농도 도핑부와 상기 저농도 도핑부보다 고농도로 도핑된 고농도 도핑부를 갖는 제1 도전형 영역;
상기 제1 도전형 영역에서 상기 고농도 도핑부에 연결되는 제1 전극;
상기 반도체 기판의 반대면에 연결되는 제2 전극;을 포함하고,
상기 반도체 기판은 상기 제1 전극이 위치하지 않는 제1 영역과 상기 제1전극이 위치하는 제2 영역을 포함하고,
상기 제1 영역 각각에는 상기 저농도 도핑부와 상기 고농도 도핑부가 위치하고,
상기 제2 영역 각각에는 상기 고농도 도핑부가 위치하고,
상기 제1 전극은 상기 각각의 제2 영역에 상기 제1 방향으로 길게 위치하여, 상기 제2 영역에 위치한 상기 고농도 도핑부에 연결되고,
상기 제1 영역에 위치한 상기 저농도 도핑부와 상기 고농도 도핑부는 상기 제1 방향으로 교번하여 위치하되, 각각이 상기 제1 방향과 교차하는 제2 방향으로 길게 형성되는 태양 전지. - 제14 항에 있어서,
상기 제1 영역에 위치한 상기 저농도 도핑부의 상기 제1 방향 폭은 상기 제1 전극 사이의 간격의 1/4보다 크고, 상기 제1 전극 사이의 간격의 2배보다 작은 태양 전지. - 제14 항에 있어서,
상기 제1 영역에 위치한 상기 고농도 도핑부의 상기 제1 방향 폭은 상기 제1 전극 폭의 1/4보다 크고, 상기 제1 전극 사이의 간격보다 작은 태양 전지. - 제14 항에 있어서,
상기 제1 영역에 위치한 상기 저농도 도핑부의 상기 제1 방향 폭은 상기 제1 영역에 위치한 상기 고농도 도핑부의 상기 제1 방향 폭과 동일하거나 더 큰 태양 전지. - 제14 항에 있어서,
상기 반도체 기판 일면의 반대면에 상기 제1 도전형 영역에 도핑된 불순물과 반대인 불순물을 함유하는 제2 도전형 영역이 더 구비되는 태양 전지. - 제18 항에 있어서,
상기 제2 도전형 영역과 상기 반도체 기판 사이에는 유전체 재질로 형성되는 제어 패시베이션막이 더 형성되는 태양 전지. - 제19 항에 있어서,
상기 제어 패시베이션 막의 두께는 0.5nm ~ 2.5nm 사이인 태양 전지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/830,693 US20180158968A1 (en) | 2016-12-05 | 2017-12-04 | Solar cell and method of manufacturing the same |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20160164558 | 2016-12-05 | ||
| KR1020160164558 | 2016-12-05 | ||
| KR1020170053781 | 2017-04-26 | ||
| KR1020170053781A KR20180064265A (ko) | 2016-12-05 | 2017-04-26 | 태양 전지 제조 방법 및 태양 전지 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190043740A Division KR20190041989A (ko) | 2016-12-05 | 2019-04-15 | 태양 전지 제조 방법 및 태양 전지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180064294A true KR20180064294A (ko) | 2018-06-14 |
| KR101976753B1 KR101976753B1 (ko) | 2019-05-10 |
Family
ID=62629139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170160445A KR101976753B1 (ko) | 2016-12-05 | 2017-11-28 | 태양 전지 제조 방법 및 태양 전지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101976753B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120077710A (ko) * | 2010-12-31 | 2012-07-10 | 현대중공업 주식회사 | 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법 |
| KR20120096178A (ko) * | 2011-02-22 | 2012-08-30 | 엘지전자 주식회사 | 태양 전지 및 그 제조 방법 |
| KR20150090708A (ko) * | 2014-01-29 | 2015-08-06 | 엘지전자 주식회사 | 태양 전지 및 이의 제조 방법 |
-
2017
- 2017-11-28 KR KR1020170160445A patent/KR101976753B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120077710A (ko) * | 2010-12-31 | 2012-07-10 | 현대중공업 주식회사 | 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법 |
| KR20120096178A (ko) * | 2011-02-22 | 2012-08-30 | 엘지전자 주식회사 | 태양 전지 및 그 제조 방법 |
| KR20150090708A (ko) * | 2014-01-29 | 2015-08-06 | 엘지전자 주식회사 | 태양 전지 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101976753B1 (ko) | 2019-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6046661B2 (ja) | 太陽電池、その製造方法及び太陽電池の不純物部形成方法 | |
| CN102593240B (zh) | 太阳能电池及其制造方法 | |
| KR101738000B1 (ko) | 태양 전지 및 그 제조 방법 | |
| JP2015130527A (ja) | 太陽電池及びその製造方法 | |
| KR101254565B1 (ko) | 태양 전지용 기판의 텍스처링 방법 및 태양 전지의 제조 방법 | |
| KR101630526B1 (ko) | 태양 전지 | |
| US20160197204A1 (en) | Solar cell and method for manufacturing the same | |
| JP2014007382A (ja) | 太陽電池 | |
| KR101699312B1 (ko) | 태양 전지 및 그 제조 방법 | |
| JP6207414B2 (ja) | 光起電力素子およびその製造方法 | |
| KR100990108B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR101714779B1 (ko) | 태양전지 및 이의 제조 방법 | |
| KR20120088029A (ko) | 태양 전지 및 그 제조 방법 | |
| KR101045859B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR20190041989A (ko) | 태양 전지 제조 방법 및 태양 전지 | |
| KR101976753B1 (ko) | 태양 전지 제조 방법 및 태양 전지 | |
| KR101995834B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR20190053826A (ko) | 태양 전지 | |
| KR20190115648A (ko) | 태양 전지 및 태양 전지 제조 방법 | |
| KR20170090781A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101786982B1 (ko) | 태양 전지 및 그의 제조 방법 | |
| KR101122048B1 (ko) | 태양 전지 및 그 제조 방법 | |
| US20180158968A1 (en) | Solar cell and method of manufacturing the same | |
| KR101839564B1 (ko) | 태양 전지의 제조 방법 | |
| KR20120031693A (ko) | 태양 전지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| A107 | Divisional application of patent | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) |