KR20180062880A - Connection apparatus of handler for testing semiconductor device and socket structure of tester for testing semiconductor device - Google Patents
Connection apparatus of handler for testing semiconductor device and socket structure of tester for testing semiconductor device Download PDFInfo
- Publication number
- KR20180062880A KR20180062880A KR1020160163061A KR20160163061A KR20180062880A KR 20180062880 A KR20180062880 A KR 20180062880A KR 1020160163061 A KR1020160163061 A KR 1020160163061A KR 20160163061 A KR20160163061 A KR 20160163061A KR 20180062880 A KR20180062880 A KR 20180062880A
- Authority
- KR
- South Korea
- Prior art keywords
- socket
- pusher
- terminals
- semiconductor device
- contact
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000012360 testing method Methods 0.000 title claims abstract description 32
- 230000003014 reinforcing effect Effects 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 12
- 230000003449 preventive effect Effects 0.000 claims description 12
- 238000009434 installation Methods 0.000 claims description 5
- 230000014759 maintenance of location Effects 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- 230000002265 prevention Effects 0.000 abstract description 7
- 230000002787 reinforcement Effects 0.000 description 12
- 238000012937 correction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
본 발명은 반도체소자의 테스트에 사용되는 핸들러의 연결장치와 테스터의 소켓구조체에 관한 것이다.The present invention relates to a connection device of a handler used for testing semiconductor devices and a socket structure of a tester.
생산된 반도체소자는 전기적인 특성 테스트를 거친 후 출하된다. 이 때 반도체소자를 테스트하기 위해 테스터와 핸들러가 사용된다.The produced semiconductor devices are tested after electrical characteristics test. At this time, a tester and a handler are used to test semiconductor devices.
테스터는 반도체소자로 설정된 테스트 신호를 보내고, 회귀되는 신호를 분석하여 반도체소자의 불량 여부를 판단한다.The tester sends a test signal set to a semiconductor device, and analyzes the returned signal to determine whether the semiconductor device is defective.
그리고 핸들러는 반도체소자를 테스터에 전기적으로 연결시킴으로써 반도체소자가 테스터에 의해 테스트될 수 있게 한다. 핸들러에서 가장 중요한 것은 반도체소자와 테스터 간을 전기적인 접촉시키는 것인데, 반도체소자는 소형화되고 고집적화되는 추세여서 반도체소자의 단자들 크기나 그들 간의 간격도 갈수록 미세해지고 있다. 따라서 핸들러에서 반도체소자와 테스터를 전기적으로 연결시키는 구조의 정밀성이 더욱 요구되어 있는 상황이다.The handler then electrically connects the semiconductor device to the tester so that the semiconductor device can be tested by the tester. In the handler, the most important thing is to make the electrical contact between the semiconductor device and the tester. Since the semiconductor device has a tendency to be miniaturized and highly integrated, the size of the terminals of the semiconductor device and the interval therebetween are getting smaller and smaller. Therefore, the precision of the structure for electrically connecting the semiconductor element and the tester in the handler is further demanded.
한편, 반도체소자 중에는 AP디바이스(어플리케이션 디바이스 : 메모리와 로직이 하나로 된 디바이스)와 같이 양면에 전기적인 접촉단자를 가지는 종류가 포함된다. 이러한 AP디바이스와 같은 양면 단자형 반도체소자는 테스터의 전기적인 접촉핀과 대향하는 면의 단자들과 그 반대면에 있는 단자들이 모두 테스터에 전기적으로 연결되어야만 한다.On the other hand, semiconductor devices include types having electrical contact terminals on both sides, such as AP devices (application devices: a device in which memory and logic are integrated). In the double-sided terminal type semiconductor device such as this AP device, the terminals on the side opposite to the electrical contact pin of the tester and the terminals on the opposite side must be electrically connected to the tester.
양면 단자형 반도체소자를 테스터와 전기적으로 연결시키는 기술과 관련하여 대한민국 공개특허 10-2011-0126060호(발명의 명칭 : 전자 부품 검사 장치 및 전자 부품 반송 방법, 이하 '종래기술'이라 함)가 있다. 종래기술을 보면 양면 단자형 반도체소자와 테스터 간의 정교한 전기적인 연결을 담보하기 위해 다수의 카메라를 사용한다. 그런데, 종래기술에 의하면 다음과 같은 문제가 있다.Korean Patent Publication No. 10-2011-0126060 (entitled " Electronic component inspection device and electronic component conveying method, hereinafter referred to as " prior art ") relates to a technique of electrically connecting a double- . In the prior art, a plurality of cameras are used to secure a sophisticated electrical connection between a double-sided terminal device and a tester. However, according to the related art, there are the following problems.
첫째, 다수의 카메라를 사용함으로 인해 생산단가가 상승한다.First, the use of multiple cameras increases the unit price.
둘째, 카메라에 의해 촬영된 이미지를 분석한 후 해당 분석이 반영된 작동이 이루어져야 하므로, 그 제어가 복잡하여 생산 단가를 더욱 상승시킬 뿐더러 처리 속도도 떨어진다.Secondly, after the image taken by the camera is analyzed, the operation that reflects the analysis needs to be performed. Therefore, the control is complicated and the production cost is further increased and the processing speed is also lowered.
셋째, 카메라의 설치 위치, 시야각 확보, 타 구성들과의 간섭 방지 등을 위해 장비의 설계가 까다롭고, 이 또한 생산성을 하락시킨다. Third, the design of the equipment is troublesome for the installation position of the camera, securing of the viewing angle, and prevention of interference with other constitutions, and this also reduces the productivity.
본 발명의 목적은 양면 단자형 반도체소자와 테스터 간의 전기적 연결의 정확성을 기구적 구성을 통해 확보할 수 있는 기술을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a technique capable of securing the accuracy of electrical connection between a double-sided terminal type semiconductor element and a tester through a mechanical structure.
본 발명에 따른 반도체소자 테스트용 핸들러의 연결장치는 테스터에 구비되는 제1 소켓 측으로 반도체소자를 가압하는 적어도 하나 이상의 푸셔; - 반도체소자는 일면에 제1 단자들이 형성되어 있고 타면(상기 일면의 반대면)에는 제2 단자들이 형성되어 있음, 상기 적어도 하나 이상의 푸셔가 설치되는 설치부재; 및 상기 설치부재를 상기 제1 소켓 측 방향이나 반대 방향으로 이동시킴으로써 상기 푸셔가 반도체소자를 상기 제1 소켓 측으로 가압하여 상기 제1 단자들이 상기 제1 소켓의 제1 접촉핀들에 전기적으로 연결되도록 하거나 연결이 해제되도록 하는 이동기; 를 포함하고, 상기 푸셔는, 반도체소자의 상기 타면에 형성된 제2 단자들에 전기적으로 접촉되는 제2 접촉핀들을 가지는 제2 소켓; 및 상기 제2 소켓이 결합되며, 상기 설치부재에 결합된 몸체; 를 포함한다.The connecting device of the handler for testing a semiconductor device according to the present invention comprises at least one pusher for pressing a semiconductor element toward a first socket provided in a tester; - the semiconductor element has the first terminals formed on one surface and the second terminals formed on the other surface (the opposite surface of the one surface); the installation member on which the at least one pusher is installed; And the pusher moves the mounting member toward the side of the first socket so that the pusher presses the semiconductor element toward the first socket so that the first terminals are electrically connected to the first contact pins of the first socket A mobile device for releasing the connection; The pusher comprising: a second socket having second contact pins electrically contacting second terminals formed on the other surface of the semiconductor element; And a body coupled to the second socket and coupled to the mounting member; .
상기 제2 소켓은 상기 제2 단자들이 상기 제2 접촉핀들에 정교하게 접촉될 수 있도록 반도체소자를 정렬시키는 정렬부분을 가진다.The second socket has an alignment portion that aligns the semiconductor elements so that the second terminals can be brought into precise contact with the second contact pins.
상기 정렬부분에 의해 반도체소자가 정렬되면, 상기 제2 단자들이 상기 제2 접촉핀들에 전기적으로 접촉되고, 이 후 상기 푸셔가 반도체소자를 지속적으로 제1 소켓 측 방향으로 가압하면서 상기 제1 단자들이 상기 제2 접촉핀들에 전기적으로 접촉되는When the semiconductor elements are aligned by the alignment portion, the second terminals are electrically contacted to the second contact pins, and then the pushers continuously push the semiconductor elements toward the first socket, And electrically contacting the second contact pins
상기 몸체는 상기 제1 소켓 측과 상호 작용하여 상기 푸셔의 위치를 1차적으로 교정하는 제1 교정부분을 가지며, 상기 제2 소켓은 상기 제1 소켓 측과 상호 작용하여 상기 제1 교정부분에 의해 1차 교정된 푸셔의 위치를 더욱 정교하게 2차적으로 교정하는 제2 교정부분을 가진다.The body having a first calibrating portion that interacts with the first socket side to primarily calibrate the position of the pusher and the second socket interacts with the first socket side to allow the first calibrating portion And a second calibration portion for more precisely and secondarily correcting the position of the first calibrated pusher.
상기 제2 소켓은 상기 제2 교정부분에 의해 2차적으로 교정된 상기 푸셔의 위치를 유지하기 위한 유지력을 보강하는 보강부분을 더 가진다.The second socket further has a reinforcing portion for reinforcing a holding force for maintaining the position of the pusher which is secondarily calibrated by the second calibrating portion.
본 발명에 따른 반도체소자 테스트용 테스터의 소켓구조체는 반도체소자의 일면에 형성된 제1 단자들과 전기적으로 접촉할 수 있는 제1 접촉핀들을 가지는 제1 소켓; - 반도체소자는 일면에 제1 단자들이 형성되어 있고 타면(상기 일면의 반대면)에는 제2 단자들이 형성되어 있음 - 및 핸들러의 푸셔가 반도체소자를 상기 제1 소켓 측으로 가압할 때, 상기 제2 단자들이 상기 푸셔의 제2 접촉핀들과 먼저 접촉된 후, 상기 제1 단자들이 상기 제1 접촉핀들에 접촉할 수 있도록 상기 제1 단자들이 상기 제1 접촉핀들에 임의적으로 접촉되는 것을 방지하는 방지부재; 를 포함한다.A socket structure of a semiconductor device test tester according to the present invention includes: a first socket having first contact pins electrically contactable with first terminals formed on one surface of a semiconductor device; The first terminals are formed on one side of the semiconductor element and the second terminals are formed on the other side (the opposite side of the one side), and when the pusher of the handler presses the semiconductor element toward the first socket side, The first terminals being in contact with the first contact pins of the pusher after the terminals are in contact with the first contact pins of the pusher, ; .
상기 푸셔의 제1 교정부분과 상호 작용하여 상기 푸셔의 위치를 1차적으로 교정하는 제1 교정요소를 가지는 소켓베이스; 를 더 포함하고, 상기 제1 소켓에는 상기 푸셔의 제2 교정부분과 상호 작용하여 1차적으로 위치가 교정된 상기 푸셔의 위치를 더욱 정교하게 2차적으로 교정하는 제2 교정요소가 구비된다.A socket base having a first calibrating element for interacting with a first calibrating portion of the pusher to primarily calibrate the position of the pusher; Wherein the first socket is provided with a second calibrating element for interacting with the second calibrating portion of the pusher to further more precisely secondarily calibrate the position of the pusher that has been primarily calibrated.
상기 제1 소켓은 상기 푸셔의 보강부분과 상호 작용하여 상기 제2 교정부분과 제2 교정요소에 의해 2차적으로 교정된 상기 푸셔의 위치를 유지하기 위한 유지력을 보강하는 보강요소를 더 가진다.The first socket further has a reinforcing element that interacts with the reinforcing portion of the pusher to reinforce the retention force for maintaining the position of the pusher, which is secondarily calibrated by the second calibrating element and the second calibrating element.
상기 방지부재는 상기 제1 접촉핀들과 상기 제1 단자가 접촉하는 접촉구멍들이 형성되어 있고, 상기 푸셔의 이동 방향으로 이동 가능하게 구비된다.The preventive member is provided with contact holes through which the first contact pins come into contact with the first terminal, and is movably provided in the moving direction of the pusher.
상기 제1 접촉핀들의 상측 부위가 상기 접촉구멍들에 삽입된 상태를 유지하고 있고, 상기 푸셔가 상기 방지부재를 가압하면서 제1 접촉핀들의 상측 부위가 방지부재에 대하여 상대적으로 상승하면서 접촉구멍 내의 상측 위치에서 제1 접촉핀들이 제1 단자들에 접촉한다.The upper portion of the first contact pins is kept inserted into the contact holes and the upper portion of the first contact pins is relatively raised with respect to the preventive member while the pusher presses the preventive member, The first contact pins come into contact with the first terminals at the upper position.
본 발명에 따르면 다음과 같은 효과가 있다.The present invention has the following effects.
첫째, 카메라에 의지하지 않고, 푸셔와 소켓구조체 간의 기구적인 구조를 통해 반도체소자와 테스터 간의 전기적인 접촉의 정확성을 확보하기 때문에 생산단가를 절감할 수 있고 처리 속도의 향상에 따라 처리 용량이 상승될 수 있다.First, since the accuracy of electrical contact between the semiconductor device and the tester is secured through the mechanical structure between the pusher and the socket structure without resorting to the camera, the production cost can be reduced and the processing capacity can be increased .
둘째, 푸셔를 제2 소켓과 몸체로 나눔으로써 제2 소켓을 포함한 푸셔에 대한 설계의 자유도가 향상된다.Second, by dividing the pusher into the second socket and the body, the degree of freedom of design for the pusher including the second socket is improved.
도 1은 양면 단자형 반도체소자에 대한 예시이다.
도 2는 본 발명에 따른 연결장치가 적용될 수 있는 반도체소자 테스트용 핸들러에 대한 개략적인 평면도이다.
도 3은 도 2의 핸들러에 적용될 수 있는 본 발명에 따른 연결장치에 대한 개략도이다.
도 4는 본 발명에 따른 소켓구조체가 적용될 수 있는 반도체소자 테스트용 테스터에 대한 개략도이다.
도 5는 도 3의 연결장치에 적용된 푸셔에 대한 분해 사시도이다.
도 6은 도 5의 푸셔에 적용된 제2 소켓에 대한 평면도이다.
도 7은 도 5의 푸셔에 적용된 제2 소켓에 대한 저면 사시도이다.
도 8은 도 4의 테스터에 적용될 수 있는 본 발명에 따른 소켓구조체에 대한 평면 분해 사시도이다.
도 9는 도 5의 푸셔, 반도체소자 및 도 8의 소켓구조체 간의 위치 관계를 보여주는 참조도이다.
도 10 내지 도 16은 본 발명의 중요 부위의 동작를 설명하기 위한 동작 상태도이다.1 is an illustration of a double-sided terminal type semiconductor element.
2 is a schematic plan view of a handler for testing a semiconductor device to which a connecting device according to the present invention can be applied.
3 is a schematic view of a connecting device according to the present invention which can be applied to the handler of FIG.
4 is a schematic view of a semiconductor device test tester to which a socket structure according to the present invention can be applied.
Fig. 5 is an exploded perspective view of the pusher applied to the connecting device of Fig. 3;
6 is a plan view of a second socket applied to the pusher of FIG.
7 is a bottom perspective view of a second socket applied to the pusher of FIG.
Figure 8 is a planar exploded perspective view of a socket structure according to the present invention that can be applied to the tester of Figure 4;
9 is a reference view showing the positional relationship between the pusher, the semiconductor element of Fig. 5, and the socket structure of Fig. 8;
Figs. 10 to 16 are operational state diagrams for explaining the operation of the important parts of the present invention. Fig.
본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 설명의 간결함을 위해 중복되는 설명이나 당연한 구성 부분은 가급적 생략하거나 압축한다.Preferred embodiments according to the present invention will be described with reference to the accompanying drawings. For the sake of simplicity of explanation, redundant descriptions or natural components are preferably omitted or compressed.
먼저 도 1을 참조하여 반도체소자(D)의 구조에 대해서 설명한다.First, the structure of the semiconductor device D will be described with reference to FIG.
반도체소자(D)는 평면 형태이며, 일면(도면상 상면)에 제1 단자(T1)들이 형성되어 있고 일면의 반대면인 타면(도면상 하면)에는 제2 단자(T2)들이 형성되어 있다.The semiconductor device D is a planar type in which first terminals T1 are formed on one surface (upper surface in the drawing) and second terminals T2 are formed on the other surface (lower surface in FIG.
제1 단자(T1)들은 볼 형태(Ball grid array Type : BGA Type)로 형성되고, 제2 단자(T2)들은 평면 형태(Land grid array Type : LGA Type)로 형성된다.The first terminals T1 are formed in a ball grid array type (BGA type), and the second terminals T2 are formed in a land grid array type (LGA type).
그리고 후술하겠지만, 제1 단자(T1)들은 테스터의 소켓에 전기적으로 접촉되고, 제2 단자(T2)들은 푸셔의 소켓에 전기적으로 접촉된다. 이 후에는 혼선을 방지하기 위해 테스터의 소켓은 제1 소켓이라 명칭하고, 푸셔의 소켓은 제2 소켓이라 명칭한다.As will be described later, the first terminals T1 are electrically contacted with the socket of the tester and the second terminals T2 are electrically contacted with the socket of the pusher. Thereafter, the socket of the tester is referred to as the first socket and the socket of the pusher is referred to as the second socket to prevent cross-talk.
<반도체소자 테스트용 핸들러의 기본 구조에 대한 설명><Description of Basic Structure of Handler for Semiconductor Device Testing>
도 2는 본 발명에 따른 연결장치가 적용될 수 있는 반도체소자 테스트용 핸들러(100, 이하 '핸들러'라 함)에 대한 개략적인 평면도이다.2 is a schematic plan view of a handler 100 (hereinafter referred to as a "handler") for testing a semiconductor device to which the connecting device according to the present invention can be applied.
도 2에서 참조되는 바와 같이 핸들러(100)는 셔틀(shuttle, 110), 로딩 및 언로딩부(120), 연결장치(130) 등을 포함한다.As shown in FIG. 2, the
셔틀(110)은 로딩 위치(LP), 파지 위치(DP) 및 언로딩 위치(UP)를 좌우 방향으로 잇는 직선상에서 왕복 이동하는 포켓 테이블(111)을 가진다. 포켓 테이블(111)은 반도체소자(D)의 적재가 가능한 8개의 로딩 포켓(111a)과 8개의 언로딩 포켓(111b)을 가진다. 여기서 로딩 포켓(111a)은 포켓 테이블(111)의 왕복 이동에 의해 로딩 위치(LP)와 파지 위치(DP) 간을 왕복 이동하고, 언로딩 포켓(111b)은 포켓 테이블(111)의 왕복 이동에 의해 파지 위치(DP)와 언로딩 위치(UP) 간을 왕복 이동한다.
로딩 및 언로딩부(120)는 셔틀(110)의 로딩 포켓(111a)들로 테스트가 이루어져야 할 반도체소자들을 로딩(loading)시키거나, 셔틀(110)의 언로딩 포켓(111b)들로부터 테스트가 완료된 반도체소자(D)들을 언로딩(unloadin)시킨다.The
참고로 반도체소자(D)의 로딩/언로딩 기술과 관련하여서는 이미 다양한 형태로 공개되고 주지되어 있어서 그 자세한 설명은 생략한다.For the sake of reference, the loading / unloading technique of the semiconductor device D has already been disclosed in various forms, and detailed description thereof will be omitted.
연결장치(130)는 파지 위치(DP)에서 로딩 포켓(111a)으로부터 8개의 반도체소자(D)를 파지한 후, 파지한 반도체소자(D)들을 제1 소켓(221)들에 전기적으로 연결시킨다. 그리고 테스트가 종료되면, 연결장치(130)는 테스트가 종료된 반도체소자(D)들을 파지위치(DP)에 있는 언로딩 포켓(111b)으로 이동시킨다. 이러한 연결장치(130)는 도 3의 개략도에서와 같이 8개의 푸셔(131), 8개의 픽커(132), 설치부재(133), 수평 이동기(134) 및 수직 이동기(135)를 포함한다.The connecting
8개의 푸셔(131)는 제1 소켓(221)들 측으로 8개의 반도체소자(D)를 가압하면서 8개의 반도체소자(D)가 테스터에 전기적으로 연결될 수 있게 한다. 푸셔(131)는 본 발명의 주요한 특징 중 하나이므로 목차를 달리하여 후술한다.The eight
8개의 픽커(132)는 각각 진공압에 의해 반도체소자를 흡착 파지하거나 그 파지를 해제한다. 이러한 8개의 픽커(132)는 각각 푸셔(131)의 중심에 나뉘어 설치된다.Each of the eight
설치부재(133)에는 8개의 푸셔(131) 및 8개의 픽커(132)가 설치된다.The mounting
수평 이동기(134)는 설치부재(133)를 전후 수평 방향으로 이동시킨다. 따라서 설치부재(133)는 전방에 있는 포켓 테이블(111)의 상방에 위치하거나 도 2의 개략도와 같이 후방에 있는 제1 소켓(221)의 상방에 위치할 수 있다.The
수직 이동기(135)는 설치부재(133)를 상하 방향으로 이동시킴으로써 푸셔(131)가 반도체소자를 제1 소켓(221) 측으로 가압하거나 가압을 해제할 수 있도록 한다.The
<반도체소자 테스트용 테스터의 기본 구조에 대한 설명><Description of Basic Structure of Tester for Testing Semiconductor Devices>
도 4는 반도체소자 테스트용 테스터(200, 이하 '테스터'라 함)에 대한 개략도이다.4 is a schematic view of a semiconductor device test tester 200 (hereinafter referred to as a "tester").
테스터는 테스트헤드(210)와 8개의 소켓구조체(220)를 가진다.The tester has a
테스트헤드(210)는 핸들러(100)에 결합된다. 이러한 결합에 따라 소켓구조체(220)에 포함된 제1 소켓(221)이 파지 위치(DP)의 후방에 위치된다.The
8개의 소켓구조체(220)는 테스트헤드(210)에 2ㅧ4의 행렬 형태로 설치된다. 그리고 소켓구조체(220) 각각은 반도체소자와 전기적으로 연결되는 제1 소켓(221)을 가진다. 이러한 소켓구조체(220)도 본 발명의 중요한 특징 중 다른 하나이므로 목차를 달리하여 후술한다.The eight
<핸들러의 푸셔에 대한 설명><Explanation of Pusher of Handler>
도 5는 저면 방향에서 바라 본 푸셔(131)에 대한 분해 사시도이다.5 is an exploded perspective view of the
푸셔(131)는 제2 소켓(131a), 회로기판(131b), 몸체(131c)를 포함한다.The
먼저 몸체(131c)를 설명하면, 몸체(131c)에는 제2 소켓(131a)과 회로기판(131b)이 결합 설치되며, 제1 소켓(221) 측의 제1 교정요소인 제1 교정핀(223a, 도 8 참조)들과 상호 작용하여 푸셔(131)의 위치를 1차적으로 교정하기 위한 제1 교정부분으로서 제1 교정구멍(131c-1)들이 형성되어 있다.First, the
제2 소켓(131a)은 도 6의 발췌된 평면도 및 저면 사시도에서와 같이 소켓영역(SS)과 소켓영역(SS) 외곽의 교정영역(CS)으로 나뉜다. 소켓영역(SS)의 중앙에는 픽커(132)를 위치시키기 위한 제1 위치구멍(PH1)이 형성되어 있고, 제1 위치구멍(PH1)의 외측으로 반도체소자(D)의 제2 단자(T2)에 전기적으로 접촉하는 제2 접촉핀(131a-2)들이 설치되는 제2 설치구멍(131a-1)들이 형성되어 있다. 물론, 제2 접촉핀(131a-2)들은 제2 설치구멍(131a-1)에 삽입된 상태로 설치된다. The
교정영역(CS)에는 4개의 제2 교정핀(131a-3)과 소켓영역(SS)의 사각 모서리에서 방사상으로 돌출된 4개의 보강체(131a-4)가 구비된다.Four
제2 교정핀(131a-3)들은 제1 소켓(221) 측의 제2 교정요소인 제2 교정구멍(221c, 도 8 참조)들과 상호 작용하여 푸셔(131)의 위치를 더욱 정교하게 2차적으로 교정하기 위한 제2 교정부분으로서 기능한다. 이러한 제2 교정핀(131a-3)들은 각각 4개의 보강체(131a-4)에 나뉘어 구비된다.The second calibrating pins 131a-3 interact with the
그리고 보강체(131a-4)들은 제1 소켓(221) 측의 보강요소인 보강홈(221b, 도 8 참조)과 상호 작용하여 제2 교정핀(131a-3)과 제2 교정구멍(221c)에 의해 2차적으로 교정된 푸셔(131)의 위치를 유지시키기 위한 유지력을 보강하는 보강부분으로서 기능한다.The reinforcing
한편 보강체(131a-4)들은 각각 반도체소자(D)와 접하는 부위에 반도체소자(D)의 제2 단자(T2)들이 제2 접촉핀(131a-2)들에 정교하게 접촉될 수 있도록 반도체소자(D)를 정렬시키는 정렬부분을 가진다. 정렬부분은 반도체소자의 모서리 부위를 안내하기 위한 경사면(SF)과 정렬된 반도체소자(D)의 위치를 고정하기 위한 수직면(PF)으로 이루어진다. 이러한 경사면(SF)과 수직면(PF)에 의해 반도체소자(D)가 소켓영역(SS)의 저면에 정확하게 정렬되면, 소켓영역(SS)의 저면은 반도체소자(D)를 제1 소켓(221) 측으로 가압하는 가압면으로 작용한다.On the other hand, the
회로기판(131b)은 제2 소켓(131a)과 몸체(131c) 사이에 구비되며, 제2 소켓(131a)의 제2 접촉핀(131a-2)들로 전기적인 신호를 전달하기 위해 마련된다. 이러한 회로기판(131b)에도 픽커(132)를 위치시키기 위한 제2 위치구멍(PH2)이 형성되어 있다. 물론, 실시하기에 따라서 회로기판은 몸체의 내부에 구성될 수도 있을 것이다.The
<테스터의 소켓구조체에 대한 설명><Description of Socket Structure of Tester>
도 8은 평면에서 본 소켓구조체(220)에 대한 평면 분해 사시도이다.8 is a planar exploded perspective view of the
소켓구조체(220)는 제1 소켓(221), 방지부재(222) 및 소켓베이스(223)를 포함한다.The
제1 소켓(221)은 반도체소자(D)의 제1 단자(T1)들과 전기적으로 접촉할 수 있는 제1 접촉핀(221a)들을 가진다. 이러한 제1 소켓(221)은 제2 소켓(131a)에 대응하는 형태의 보강홈(221b)이 형성되어 있어서 해당 보강홈(221b)이 보강체(131a-4)와 상호 작용하는 보강요소로서 기능할 수 있게 되어 있다. 이를 위해 해당 보강홈(221b)을 이루는 벽면들에는 제2 소켓(131a)이 보강홈(221b)에 정확히 삽입되도록 보강체(131a-4)를 안내하기 위한 경사진 안내면(GF)이 형성되어 있다. 그리고 보강홈(221b)의 저면에는 제2 교정핀(131a-3)과 작용하여 푸셔(131)의 위치를 정확하기 교정하기 위한 제2 교정요소인 4개의 제2 교정구멍(221c)이 형성되어 있다.The
방지부재(222)는 푸셔(131)가 반도체소자(D)를 제1 소켓(221) 측으로 가압할 때 제2 단자(T2)들이 푸셔(131)의 제2 접촉핀(131a-2)들과 먼저 접촉된 후에, 제1 단자(T1)들이 제1 접촉핀(221a)들에 접촉할 수 있도록 한다. 즉, 방지부재(222)는 제1 단자(T1)들이 제1 접촉핀(221a)들에 임의적으로 접촉되는 것을 방지한다. 이를 위해 방지부재(222)는 제1 접촉핀(221a)들의 상측 부분이 삽입된 상태가 유지될 수 있도록 하며, 제1 접촉핀(221a)들과 제1 단자(T1)들이 전기적으로 접촉되는 접촉구멍(CH)들이 형성되어 있다. 이러한 방지부재(222)는 푸셔(131)의 이동 방향(가압 방향)으로 진퇴 가능하도록 스프링(S)에 의해 탄성 지지된 상태로 볼트(B)의 머리(H)에 의해 걸려서 상방향으로 이탈되는 것이 방지되도록 설치된다.The
소켓베이스(223)는 푸셔(131)의 제1 교정구멍(131c-1)과 상호 작용하여 푸셔(131)의 위치를 1차적으로 교정하기 위한 제1 교정요소로서 제1 교정핀(223a)을 구비한다. 이러한 제1 교정핀(223a)을 앞서 설명한 제2 교정핀(131a-3)과 비교하면, 제1 교정핀(223a)이 수평 단면의 두께나 상하 길이가 더 크고 길다. 따라서 제1 교정핀(223a)에 의해 푸셔(131)가 1차적으로 교정되고, 제2 교정핀(131a-3)에 의해 푸셔(131)가 2차적으로 교정되도록 구현되는 것이 바람직하다.The
<동작 설명><Description of Operation>
계속하여 위의 핸들러(100)와 테스터(200)와 전기적인 접촉 동작에 대하여 설명하되, 설명의 간결함과 명확함을 위해 본 발명의 중요 부위인 푸셔(131)와 소켓구조체(220) 간의 정합만을 발췌하여 설명한다.Next, the electrical contact operation between the
도 9는 푸셔(131), 반도체소자(D) 및 소켓구조체(220) 간의 위치 관계를 보여주는 사시도이다. 본 실시예에 따르면, 푸셔(131)는 상측에 구비되고, 소켓구조체(220)는 하측에 구비된다. 이하의 도 10 내지 도 16의 동작 상태도는 도 9의 A선과 B선을 자른 단면도이다. 9 is a perspective view showing the positional relationship between the
도 10에서와 같이 픽커(132)가 반도체소자(D)를 파지한 후, 설치부재(133)의 하강에 따라 도 11에서와 같이 푸셔(131) 및 픽커(132)가 일정 위치까지 하강한 상태에서 반도체소자(D)를 낙하시킨다. 이에 따라 도 12에서와 같이 낙하한 반도체소자(D)는 방지부재(222)에 먼저 얹힌다. 도 12의 상태에서는 스프링(S)에 의해 탄성 지지되고 있는 방지부재(222)에 의해 반도체소자(D)의 제1 단자(T1)들이 제1 접촉핀(221a)들과 접촉되지 않은 상태에 있다.After the
한편, 도 12의 상태에서 푸셔(131)가 더 하강하면, 도 13에서와 같이 제1 교정핀(223a)이 제1 교정구멍(131c-1)에 삽입되면서 푸셔(131)의 위치가 1차적으로 교정된다. 그리고 계속된 푸셔(131)의 하강에 의해 도 14에서와 같이 제2 교정핀(131a-3)이 제2 교정구멍(221c)에 삽입되면서 푸셔(131)의 위치가 2차적으로 더욱 정교하게 교정되고, 제2 소켓(131a)의 보강체(131a-4)가 제1 소켓(221)의 안내면(GF)에 의해 안내되면서 제2 소켓(131a)이 보강홈(221b)에 삽입되기 시작한다. 이와 함께 보강체(131a-4)의 경사면(SF)에 의해 안내된 반도체소자(D)가 정렬되면서 반도체소자(D)의 모서리부분이 보강체(131a-4)의 수직면(PF)에 유지되는 도 15와 같은 시점에서 반도체소자(D)와 제2 소켓(131a) 간의 위치가 정확히 설정되고, 이에 따라 제2 접촉핀(131a-2)들이 제2 단자(T2)들에 정확히 먼저 접촉된다. 푸셔(131)가 더욱 하강하면, 푸셔(131)가 방지부재(222)를 하방으로 가압하면서 방지부재(222)가 하방으로 하강하게 되고, 이에 의해 도 16에서와 같이 접촉구멍(CH) 내의 제1 접촉핀(221a)들의 상측이 방지부재(222)에 대하여 상대적으로 상승하면서 접촉구멍(CH) 내의 상측 위치에서 제1 접촉핀(221a)들이 제1 단자(T1)들에 접촉하게 된다.When the
참고로, 본 실시예에서 제2 접촉핀(131a-2)들이 제2 단자(T2)들에 정확히 먼저 접촉된 후 제1 접촉핀(221a)들이 제1 단자(T1)들에 나중에 접촉하도록 구성한 이유는, 반도체소자(D)의 양면의 단자들 중 제1 단자(T1)가 제2 단자(T2)보다 더 작고 접촉의 정밀성이 요구될 가능성을 고려한 것이다. 즉, 본 실시예는 제1 단자(T1)의 접촉 정밀성이 더 요구되는 경우에 방지부재(222)를 이용하여 제1 단자(T1)를 먼저 전기적으로 접촉시킨 후 제2 단자(T2)를 접촉시키는 구성을 취하였다.For reference, in the present embodiment, the
한편, 도 14 내지 도 16에서와 같이 보강체(131a-4)가 보강홈(221b)에 삽입되면 제2 교정핀(131a-3)에 의한 푸셔(131)의 위치 유지력보다 보강체(131a-4)에 의해 더 견고한 푸셔(131)의 위치 유지력이 보강되기 때문에 제2 교정핀(131a-3)의 휨 등에 의한 손상을 방지할 수 있다. 즉, 상대적으로 강성이 약한 제2 교정핀(131a)들에 의해서만 푸셔(131)의 위치를 유지시키게 되면, 푸셔(131)가 원래의 위치로 되돌아가려는 힘에 의해 제2 교정핀(131a-3)들이 손상될 수 있으나, 보강홈(221b)에 삽입된 보강체(131a-4)가 보강홈(221b)을 이루는 벽면에 접함으로써 푸셔(131)가 원래의 위치로 되돌아가려는 힘이 더 이상 제2 교정핀(131a-3)들에 가해지지 않게 되는 것이다. 따라서 푸셔(131)가 원래의 위치로 되돌아가려는 힘에 의해 제2 교정핀(131a-3)들이 부러지거나 휘어지는 일이 방지될 수 있다. 더 나아가 보강체(131a-4)와 보강홈(221b)을 더욱 정밀하게 가공되면, 보강체(131a-4)와 보강홈(221b)이 푸셔(131)의 위치를 교정하는 기능을 더 수행할 수도 있을 것이다.When the
물론, 도 15의 상태에서 테스트가 이루어진 후, 테스트가 종료되면 픽커(132)가 진공압에 의해 반도체소자(D)를 파지하고, 이어서 푸셔(131) 및 픽커(132)가 상승하면서 반도체소자(D)와 제1 소켓(221)의 전기적 연결이 해제된다. 그리고 정해진 동작들에 의해 테스트가 완료된 반도체소자(D)는 언로딩된다.15, when the test is completed, the
반도체소자의 종류나 테스트 방법에 따라 다양한 핸들러가 있으나, 상기한 본 발명에 따른 푸셔(131)나 소켓구조체(220)는 양면 단자형 반도체소자의 테스트를 지원하기 위한 모든 핸들러에 선택적으로 적용될 수 있을 것이다.The
또한, 위의 실시예에서는 설치부재(133)에 픽커(132)가 함께 설치되는 구조를 제시하고 있지만, 별도의 픽커장치에 의해 반도체소자가 제1 소켓에 공급되거나 회수되는 구조에서도 본 발명은 마찬가지로 적용될 수 있기 때문에 픽커(132)는 본 발명에서 선택적인 구성의 하나이다. 또한, 위의 실시예는 푸셔(131)가 반도체소자(D)를 하방으로 가압하는 구조로 본 발명이 적용되고 있지만, 본 발명은 푸셔가 반도체소자를 수평 방향으로 가압하는 구조에서도 얼마든지 적용 가능하다.Although the structure in which the
본 실시예에서는 제1 단자(T1)들이 BGA 타입이어서 제1 단자(T1)들이 접촉구멍(CH)에 삽입되는 구조로 제1 단자(T1)와 제1 접촉핀(221a)들이 전기적으로 접촉되고 있다. 그러나 만일 제1 단자(T1)들이 LGA 타입이면, 제 1단자(T1)들이 접촉구멍(CH)의 대응되는 지점에 위치한 상태에서 방지부재(222)에 대하여 상대적으로 제1 접촉핀(221a)들이 상승하면서 제1 단자(T1)들과 제1 접촉핀(221a)들이 전기적으로 접촉될 것이다.In this embodiment, the first terminals T1 are of the BGA type and the first terminals T1 are inserted into the contact holes CH, so that the first terminals T1 and the
상술한 바와 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌다. 그러나 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이다. 따라서 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 된다.As described above, the present invention has been described in detail with reference to the accompanying drawings. However, the above-described embodiments are only illustrative of preferred embodiments of the present invention. Therefore, the present invention should not be construed as being limited to the above-described embodiments.
130 : 연결장치
131 : 푸셔
131a : 제2 소켓
131a-1 : 제2 접촉핀
131a-3 : 제2 교정핀
131a-4 : 보강체
SF : 경사면
PF : 수직면
131c : 몸체
131c-1 : 제1 교정구멍
133 : 설치부재
134 : 수평 이동기
135 : 수직 이동기
220 : 소켓구조체
221 : 제1 소켓
221a : 제1 접촉핀
221b : 보강홈
GF : 안내면
222 : 방지부재
CH : 접촉구멍
223 : 소켓베이스
223a : 제1 교정핀130: connection device
131: pusher
131a: second socket
131a-1:
131a-4:
SF: inclined plane PF: vertical plane
131c: body
131c-1: First calibration hole
133: Installation member
134: Horizontal mover
135: Vertical mover
220: socket structure
221: First socket
221a:
GF: Guide surface
222:
CH: Contact hole
223: Socket base
223a: first calibration pin
Claims (10)
상기 적어도 하나 이상의 푸셔가 설치되는 설치부재; 및
상기 설치부재를 상기 제1 소켓 측 방향이나 반대 방향으로 이동시킴으로써 상기 푸셔가 반도체소자를 상기 제1 소켓 측으로 가압하여 상기 제1 단자들이 상기 제1 소켓의 제1 접촉핀들에 전기적으로 연결되도록 하거나 연결이 해제되도록 하는 이동기; 를 포함하고,
상기 푸셔는,
반도체소자의 상기 타면에 형성된 제2 단자들에 전기적으로 접촉되는 제2 접촉핀들을 가지는 제2 소켓; 및
상기 제2 소켓이 결합되며, 상기 설치부재에 결합된 몸체; 를 포함하는
반도체소자 테스트용 핸들러의 연결장치.At least one pusher for pressing the semiconductor element toward the first socket side of the tester; The first terminals are formed on one surface of the semiconductor element and the second terminals are formed on the other surface (opposite surface of the one surface)
An installation member on which the at least one pusher is installed; And
The pusher pushes the semiconductor element toward the first socket so that the first terminals are electrically connected to the first contact pins of the first socket by moving the mounting member in the direction opposite to the first socket, A mobile terminal for releasing the mobile terminal; Lt; / RTI >
The pusher
A second socket having second contact pins which are in electrical contact with second terminals formed on the other surface of the semiconductor element; And
A body coupled to the second socket and coupled to the mounting member; Containing
Connection device of handler for semiconductor device test.
상기 제2 소켓은 상기 제2 단자들이 상기 제2 접촉핀들에 정교하게 접촉될 수 있도록 반도체소자를 정렬시키는 정렬부분을 가지는
반도체소자 테스트용 핸들러의 연결장치.The method according to claim 1,
The second socket has an alignment portion for aligning semiconductor elements so that the second terminals can be brought into precise contact with the second contact pins
Connection device of handler for semiconductor device test.
상기 정렬부분에 의해 반도체소자가 정렬되면, 상기 제2 단자들이 상기 제2 접촉핀들에 전기적으로 접촉되고, 이 후 상기 푸셔가 반도체소자를 지속적으로 제1 소켓 측 방향으로 가압하면서 상기 제1 단자들이 상기 제2 접촉핀들에 전기적으로 접촉되는
반도체소자 테스트용 핸들러의 연결장치.3. The method of claim 2,
When the semiconductor elements are aligned by the alignment portion, the second terminals are electrically contacted to the second contact pins, and then the pushers continuously push the semiconductor elements toward the first socket, And electrically contacting the second contact pins
Connection device of handler for semiconductor device test.
상기 몸체는 상기 제1 소켓 측과 상호 작용하여 상기 푸셔의 위치를 1차적으로 교정하는 제1 교정부분을 가지며,
상기 제2 소켓은 상기 제1 소켓 측과 상호 작용하여 상기 제1 교정부분에 의해 1차 교정된 푸셔의 위치를 더욱 정교하게 2차적으로 교정하는 제2 교정부분을 가지는
반도체소자 테스트용 핸들러의 연결장치.The method according to claim 1,
The body having a first calibrating portion that interacts with the first socket side to primarily calibrate the position of the pusher,
The second socket having a second calibration portion that interacts with the first socket side to more precisely secondarily calibrate the position of the first calibrated pusher by the first calibration portion
Connection device of handler for semiconductor device test.
상기 제2 소켓은 상기 제2 교정부분에 의해 2차적으로 교정된 상기 푸셔의 위치를 유지하기 위한 유지력을 보강하는 보강부분을 더 가지는
반도체소자 테스트용 핸들러의 연결장치.5. The method of claim 4,
Wherein the second socket further comprises a reinforcing portion for reinforcing a holding force for maintaining the position of the pusher which is secondarily calibrated by the second calibrating portion
Connection device of handler for semiconductor device test.
핸들러의 푸셔가 반도체소자를 상기 제1 소켓 측으로 가압할 때, 상기 제2 단자들이 상기 푸셔의 제2 접촉핀들과 먼저 접촉된 후, 상기 제1 단자들이 상기 제1 접촉핀들에 접촉할 수 있도록 상기 제1 단자들이 상기 제1 접촉핀들에 임의적으로 접촉되는 것을 방지하는 방지부재; 를 포함하는
반도체소자 테스트용 테스터의 소켓구조체.A first socket having first contact pins electrically contactable with first terminals formed on one surface of a semiconductor device; The first terminals are formed on one side of the semiconductor element and the second terminals are formed on the other side (opposite side of the one side); and
The pusher of the handler presses the semiconductor element toward the first socket, the second terminals are first contacted with the second contact pins of the pusher, and then the first terminals are brought into contact with the first contact pins A preventive member for preventing the first terminals from arbitrarily contacting the first contact pins; Containing
Socket structure of semiconductor device test tester.
상기 푸셔의 제1 교정부분과 상호 작용하여 상기 푸셔의 위치를 1차적으로 교정하는 제1 교정요소를 가지는 소켓베이스; 를 더 포함하고,
상기 제1 소켓에는 상기 푸셔의 제2 교정부분과 상호 작용하여 1차적으로 위치가 교정된 상기 푸셔의 위치를 더욱 정교하게 2차적으로 교정하는 제2 교정요소가 구비되는
반도체소자 테스트용 테스터의 소켓구조체.The method according to claim 6,
A socket base having a first calibrating element for interacting with a first calibrating portion of the pusher to primarily calibrate the position of the pusher; Further comprising:
The first socket is provided with a second calibrating element which interacts with the second calibrating part of the pusher to more precisely and secondarily calibrate the position of the pusher whose position has been calibrated
Socket structure of semiconductor device test tester.
상기 제1 소켓은 상기 푸셔의 보강부분과 상호 작용하여 상기 제2 교정부분과 제2 교정요소에 의해 2차적으로 교정된 상기 푸셔의 위치를 유지하기 위한 유지력을 보강하는 보강요소를 더 가지는
반도체소자 테스트용 테스터의 소켓구조체.8. The method of claim 7,
The first socket further having a reinforcing element for interacting with the reinforcing portion of the pusher to reinforce the retention force for maintaining the position of the pusher that is secondarily calibrated by the second calibrating element and the second calibrating element
Socket structure of semiconductor device test tester.
상기 방지부재는 상기 제1 접촉핀들과 상기 제1 단자들이 접촉하는 접촉구멍들이 형성되어 있고, 상기 푸셔의 이동 방향으로 이동 가능하게 구비되는
반도체소자 테스트용 테스터의 소켓구조체.The method according to claim 6,
Wherein the contact member has contact holes in which the first contact pins and the first terminals are in contact with each other and is movable in a moving direction of the pusher
Socket structure of semiconductor device test tester.
상기 제1 접촉핀들의 상측 부위가 상기 접촉구멍들에 삽입된 상태를 유지하고 있고, 상기 푸셔가 상기 방지부재를 가압하면서 제1 접촉핀들의 상측 부위가 방지부재에 대하여 상대적으로 상승하면서 접촉구멍 내의 상측 위치에서 제1 접촉핀들이 제1 단자들에 접촉하는
반도체소자 테스트용 테스터의 소켓구조체.
10. The method of claim 9,
The upper portion of the first contact pins is kept inserted into the contact holes and the upper portion of the first contact pins is relatively raised with respect to the preventive member while the pusher presses the preventive member, In the upper position, the first contact pins contact the first terminals
Socket structure of semiconductor device test tester.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160163061A KR20180062880A (en) | 2016-12-01 | 2016-12-01 | Connection apparatus of handler for testing semiconductor device and socket structure of tester for testing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160163061A KR20180062880A (en) | 2016-12-01 | 2016-12-01 | Connection apparatus of handler for testing semiconductor device and socket structure of tester for testing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20180062880A true KR20180062880A (en) | 2018-06-11 |
Family
ID=62603160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160163061A KR20180062880A (en) | 2016-12-01 | 2016-12-01 | Connection apparatus of handler for testing semiconductor device and socket structure of tester for testing semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20180062880A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200015022A (en) * | 2018-08-02 | 2020-02-12 | (주)테크윙 | Handler for testing electronic component |
KR20210006787A (en) * | 2019-07-09 | 2021-01-19 | 주식회사 아테코 | A test board for dyes obtained from wafer singulation, a test apparatus and a test method |
-
2016
- 2016-12-01 KR KR1020160163061A patent/KR20180062880A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200015022A (en) * | 2018-08-02 | 2020-02-12 | (주)테크윙 | Handler for testing electronic component |
KR20210006787A (en) * | 2019-07-09 | 2021-01-19 | 주식회사 아테코 | A test board for dyes obtained from wafer singulation, a test apparatus and a test method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9817026B2 (en) | Wafer level integrated circuit contactor and method of construction | |
US10656200B2 (en) | High volume system level testing of devices with pop structures | |
KR102146731B1 (en) | Carrier for test and carrier assembling apparatus | |
JP5308086B2 (en) | Socket and inspection apparatus and method having the same | |
US7635269B2 (en) | Socket for electrical parts | |
CN106796252B (en) | Test socket | |
KR101786831B1 (en) | Multi-contact test socket | |
KR101762835B1 (en) | A test device | |
KR101703688B1 (en) | A Test Socket | |
WO2011096067A1 (en) | Contact and electrical connection device | |
KR20070005520A (en) | Socket for inspection apparatus | |
KR102256652B1 (en) | A probe pin and a test socket using the probe pin | |
US20150109012A1 (en) | Multi-Stage Circuit Board Test | |
KR20180062880A (en) | Connection apparatus of handler for testing semiconductor device and socket structure of tester for testing semiconductor device | |
KR102071479B1 (en) | Test socket comprising movable PCB(Printed Circuit Board) connector and test apparatus comprising the test socket | |
US11879925B1 (en) | Over the air (OTA) chip testing system | |
KR20000005901A (en) | Carrier board for testing ic device | |
US7607931B2 (en) | Test socket adjustable to solid state image pickup devices of different sizes | |
KR20110003836A (en) | Press cover for semiconductor package test device | |
US10935570B2 (en) | Intermediate connection member and inspection apparatus | |
US11408913B2 (en) | Method for testing semiconductor devices | |
KR101380280B1 (en) | A test device | |
KR101970805B1 (en) | Pin block having enhanced accuracy | |
KR101626513B1 (en) | Semiconductor chip test socket | |
KR102228819B1 (en) | Handler for testing semiconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal |