KR20180062511A - 메모리 장치 및 이의 동작 방법, 메모리 시스템의 동작 방법 - Google Patents

메모리 장치 및 이의 동작 방법, 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20180062511A
KR20180062511A KR1020160161476A KR20160161476A KR20180062511A KR 20180062511 A KR20180062511 A KR 20180062511A KR 1020160161476 A KR1020160161476 A KR 1020160161476A KR 20160161476 A KR20160161476 A KR 20160161476A KR 20180062511 A KR20180062511 A KR 20180062511A
Authority
KR
South Korea
Prior art keywords
data
strobe signal
memory device
memory
voltage levels
Prior art date
Application number
KR1020160161476A
Other languages
English (en)
Inventor
조상구
이성은
권정현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160161476A priority Critical patent/KR20180062511A/ko
Priority to US15/650,460 priority patent/US10515675B2/en
Publication of KR20180062511A publication Critical patent/KR20180062511A/ko
Priority to US16/567,330 priority patent/US10665275B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

메모리 장치의 동작 방법은, 라이트 커맨드를 수신하는 단계; 상기 라이트 커맨드의 수신으로부터 미리 설정된 시간이 지난 이후에 데이터 스트로브 신호가 토글하는지 확인하는 단계; 상기 확인하는 단계에서 스트로브 신호가 일정 레벨을 유지한다고 확인된 경우에, 다수의 데이터 패드들의 전압 레벨들을 확인하는 단계; 및 미리 결정된 다수의 동작들 중 상기 다수의 데이터 패드들의 전압 레벨들에 의해 선택된 동작을 수행하는 단계를 포함할 수 있다.

Description

메모리 장치 및 이의 동작 방법, 메모리 시스템의 동작 방법 {MEMORY DEVICE, OPERATION METHOD OF THE SAME AND OPERATION METHOD OF MEMORY SYSTEM}
본 특허 문헌은 메모리 장치 및 이를 포함하는 메모리 시스템에 관한 것이다.
메모리 장치에는 랜덤한 패턴의 데이터를 라이트하기도 하지만, 테스트, 트레이닝 등 다양한 목적을 위해 특정 패턴들의 데이터를 라이트하기도 한다. 메모리 장치에 자주 라이트되는 특정 패턴들의 데이터를 라이트하는 것이 간단한 방법으로 가능해지면, 메모리 장치의 전력 소모면에서 큰 도움이 될 수 있다.
본 발명의 실시예들은, 메모리 장치에 특정 패턴들의 데이터를 간단하게 라이트하는 기술을 제공할 수 있다.
본 발명의 일실시예에 따른 메모리 장치의 동작 방법은, 라이트 커맨드를 수신하는 단계; 상기 라이트 커맨드의 수신으로부터 미리 설정된 시간이 지난 이후에 데이터 스트로브 신호가 토글하는지 확인하는 단계; 상기 확인하는 단계에서 스트로브 신호가 일정 레벨을 유지한다고 확인된 경우에, 다수의 데이터 패드들의 전압 레벨들을 확인하는 단계; 및 미리 결정된 다수의 동작들 중 상기 다수의 데이터 패드들의 전압 레벨들에 의해 선택된 동작을 수행하는 단계를 포함할 수 있다.
상기 미리 결정된 다수의 동작들은, 다수의 데이터 패턴들 중 상기 다수의 데이터 패드들의 전압 레벨들에 의해 선택된 데이터 패턴을 상기 메모리 장치에 라이트하는 동작을 포함할 수 있다.
상기 미리 결정된 다수의 동작들은, 선택된 영역의 데이터를 리드하고 리드된 데이터를 반전해 상기 선택된 영역에 리라이트하는 동작을 포함할 수 있다.
상기 메모리 장치의 동작 방법은, 상기 확인하는 단계에서 상기 스트로브 신호가 토글한다고 확인된 경우에, 상기 스트로브 신호에 동기되어 상기 다수의 데이터 패드들로 수신되는 데이터를 상기 메모리 장치에 라이트하는 단계를 더 포함할 수 있다.
상기 스트로브 신호가 일정 레벨을 유지하는 경우에, 상기 다수의 데이터 패드들의 전압 레벨들은 상기 라이트 커맨드의 수신으로부터 상기 미리 설정된 시간이 지난 이후에 적어도 2클럭 이상 동일한 레벨을 유지할 수 있다.
상기 미리 설정된 시간은 라이트 레이턴시일 수 있다.
본 발명의 일실시예에 따른 메모리 시스템의 동작 방법은, 메모리 콘트롤러가 메모리 장치로 라이트 커맨드를 전달하는 단계; 상기 라이트 커맨드의 전달 이후에 미리 설정된 시간이 지난 이후에 상기 메모리 콘트롤러가 상기 메모리 장치로 고정된 레벨의 데이터 스트로브 신호를 전달하는 단계; 상기 라이트 커맨드의 전달 이후에 상기 미리 설정된 시간이 지난 이후에 상기 메모리 콘트롤러가 데이터 라인들의 전압 레벨들을 적어도 2클럭 이상 동일한 레벨로 유지하는 단계; 및 상기 메모리 장치가 미리 결정된 다수의 동작들 중 상기 데이터 라인들의 전압 레벨들에 의해 선택된 동작을 수행하는 단계를 포함할 수 있다.
상기 미리 결정된 다수의 동작들은, 다수의 데이터 패턴들 중 상기 다수의 데이터 패드들의 전압 레벨들에 의해 선택된 데이터 패턴을 상기 메모리 장치에 라이트하는 동작을 포함할 수 있다.
상기 미리 결정된 다수의 동작들은, 상기 메모리 장치에서 선택된 영역의 데이터를 리드하고 리드된 데이터를 반전해 상기 선택된 영역에 리라이트하는 동작을 포함할 수 있다.
상기 미리 설정된 시간은 라이트 레이턴시일 수 있다.
본 발명의 일실시예에 따른 메모리 장치는, 데이터가 수신되기로 약속된 시점에 데이터 스트로브 신호의 토글 여부를 감지하는 스트로브 토글 감지 회로; 상기 데이터 스트로브 신호의 토글이 감지된 경우에, 다수의 데이터 패드를 통해 수신된 데이터를 직-병렬 변환해 메모리 코어로 전달하는 직-병렬 변환 회로; 및 상기 데이터 스트로브 신호의 토글이 감지되지 않은 경우에, 다수의 데이터 패턴들 중 상기 다수의 데이터 패드의 전압 레벨에 의해 선택된 데이터 패턴을 상기 메모리 코어로 전달하는 패턴 생성 회로를 포함할 수 있다.
상기 스트로브 토글 감지 회로는, 상기 데이터 스트로브 신호의 토글이 감지된 경우에 상기 데이터 스트로브 신호를 입력 스트로브 신호로 공급하고, 상기 데이터 스트로브 신호의 토글이 감지되지 않은 경우에 클럭을 상기 입력 스트로브 신호로 공급할 수 있다.
상기 메모리 장치는, 상기 입력 스트로브 신호에 동기해, 상기 다수의 데이터 패드의 데이터를 수신하기 위한 다수의 데이터 수신 회로를 더 포함할 수 있다.
상기 메모리 장치는, 상기 클럭을 수신하기 위한 클럭 수신 회로를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 메모리 장치에 특정 패턴들의 데이터를 간단하게 라이트할 수 있다.
도 1은 본 발명의 일실시예에 따른 메모리 시스템(100)의 구성도.
도 2는 본 발명의 일실시예에 따른 메모리 시스템(100)에서의 라이트 동작을 도시한 순서도.
도 3은 도 2의 단계들(S210, S220, S230, S240)의 동작을 도시한 타이밍도.
도 4는 도 2의 단계들(S210, S220, S250, S260)의 동작을 도시한 타이밍도.
도 5는 도 1의 메모리 장치(120)의 일실시예 구성도.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 일실시예에 따른 메모리 시스템(100)의 구성도이다.
도 1을 참조하면, 메모리 시스템(100)은 메모리 콘트롤러(110)와 메모리 장치(120)를 포함할 수 있다.
메모리 콘트롤러(110)는 호스트의 요청에 따라 메모리 장치(120)의 리드(read) 및 라이트(write) 등의 동작을 제어할 수 있다. 메모리 콘트롤러(110)는 커맨드 버스(101)를 통해 커맨드(CMD)를 메모리 장치(120)로 전달하고, 어드레스 버스(102)를 통해 어드레스(ADD)를 메모리 장치(120)로 전달하고, 데이터 버스(103)를 통해 메모리 장치(120)와 데이터(DATA)를 주고받을 수 있다. 또한, 데이터 버스(103)로 송/수신되는 데이터(DATA)의 동기화를 위해 데이터 스트로브 신호 전달 라인(104)으로 데이터 스트로브 신호(DQS)를 주고받을 수 있다. 그리고 메모리 콘트롤러(110)는 메모리 장치(120)에 클럭 전달 라인(105)으로 클럭(CLK)을 전달할 수 있다.
커맨드 버스(101), 어드레스 버스(102), 데이터 버스(103) 각각은 다수개의 라인을 포함할 수 있다.
메모리 장치(120)는 메모리 콘트롤러(110)로부터 전달되는 커맨드(CMD)와 어드레스(ADD)에 의해 제어되고, 메모리 콘트롤러(110)와 데이터(DATA)를 주고받으며 리드 및 라이트 등의 동작을 수행할 수 있다.
도 2는 본 발명의 일실시예에 따른 메모리 시스템(100)에서의 라이트 동작을 도시한 순서도이다.
도 2를 참조하면, 먼저 메모리 콘트롤러(110)로부터 메모리 장치(120)로 라이트 커맨드(WR)가 인가될 수 있다(S210). 여기는 도시하지 않았지만, 라이트 커맨드(WR)와 동시에 메모리 장치(120) 내부의 메모리 코어에서 라이트 동작이 수행될 영역을 선택하기 위한 어드레스(ADD)가 메모리 콘트롤러(110)로부터 메모리 장치(120)로 인가될 수 있다.
라이트 커맨드(WR)의 인가 시점으로부터 라이트 레이턴시(WL: Write Latency) 만큼의 시간이 지난 시점에 데이터 스트로브 신호(DQS)가 토글(toggle) 하는지 아니면 일정 레벨로 고정(fix)되는지에 따라 이후의 동작이 나뉠 수 있다(S220).
라이트 커맨드(WR)의 인가 시점으로부터 라이트 레이턴시(WL) 만큼의 시간이 지난 후에, 메모리 콘트롤러(110)가 데이터 스트로브 신호(DQS)를 토글시키는 경우에(S220에서 토글), 일반적인 라이트 동작이 수행될 수 있다.
토글하는 데이터 스트로브 신호(DQS)에 동기해 메모리 콘트롤러(110)로부터 메모리 장치(120)로 데이터(DATA)가 전달될 수 있다(S230).
그리고 메모리 장치(120)는 전달된 데이터를 내부의 메모리 코어에 라이트할 수 있다(S240).
라이트 커맨드(WR)의 인가 시점으로부터 라이트 레이턴시(WL) 만큼의 시간이 지난 후에, 메모리 콘트롤러(110)가 데이터 스트로브 신호(DQS)를 고정시키는 경우에(S220에서 고정), 일반적인 라이트 동작이 아닌 다른 동작이 수행될 수 있다.
이 경우에, 메모리 콘트롤러(110)는 데이터 버스(103)의 데이터 라인들의 전압 레벨들을 일정한 레벨로 고정할 수 있다(S250). 데이터 라인들의 전압 레벨들은 최소 2클럭 이상 바람직하게는 버스트 길이(BL: Burst Length)만큼의 구간 동안에 일정한 레벨로 고정될 수 있다. 데이터 버스(103)에 포함된 데이터 라인들 각각의 어떠한 전압 레벨들을 가지는지에 따라 후속 동작이 달라질 수 있다.
이제 메모리 장치(120)는 미리 결정된 다수의 동작들 중 데이터 라인들의 전압 레벨들에 의해 선택되는 동작을 수행할 수 있다(S260). 예를 들어, 데이터 라인들의 개수가 8개일 때 데이터 라인들이 모두 '0'의 레벨로 고정된 경우와, 데이터 라인들 중 7개가 '0'의 레벨로 고정되고 하나가 '1'의 레벨로 고정된 경우에 서로 다른 동작이 수행될 수 있다.
도 3은 도 2의 단계들(S210, S220, S230, S240)의 동작을 도시한 타이밍도이다.
도 3을 참조하면, 시점(T0)에 라이트 커맨드(WR)가 메모리 장치(120)로 인가될 수 있다. 여기에는 도시되지 않았지만 라이트 동작이 수행될 영역을 선택하기 위한 어드레스(ADD)도 라이트 커맨드(WR)와 함께 인가될 수 있다.
시점(T0)으로부터 라이트 레이턴시(WL, 9로 예시됨) 만큼의 시간이 지난 시점(T9)에 데이터 스트로브 신호(DQS)가 토글할 수 있다. 그리고 시점(T9)부터 데이터 라인들에 연결된 데이터 패드들(DQ0~DQ7)로 데이터 스트로브 신호(DQS)에 동기되어 데이터(D00~D07, D10~D17, D20~D27, D30~D37, D40~D47, D50~D57, D60~D67, D70~D77)가 메모리 장치(120)로 인가될 수 있다.
시점(T9)부터 메모리 장치(120)로 인가된 데이터는 메모리 장치(120) 내부의 메모리 코어에 라이트될 수 있다.
도면의 tWPRE는 데이터 스트로브 신호(DQS)의 프리앰블(preamble)을 나타내며, tWPST는 데이터 스트로브 신호(DQS)의 포스트앰블(postamble)을 나타낸다. 그리고 도면의 DES는 DeSelect 즉 아무런 커맨드도 인가되지 않음을 나타낸다.
도 4는 도 2의 단계들(S210, S220, S250, S260)의 동작을 도시한 타이밍도이다.
도 4를 참조하면, 시점(401)에 라이트 커맨드(WR)가 메모리 장치(120)로 인가될 수 있다. 여기에는 도시되지 않았지만 라이트 동작이 수행될 영역을 선택하기 위한 어드레스(ADD)도 라이트 커맨드(WR)와 함께 인가될 수 있다.
시점(401)으로부터 라이트 레이턴시(WL) 만큼의 시간이 지난 시점(402)에 데이터 스트로브 신호(DQS)는 토글하지 않고 '0'레벨로 고정될 수 있다. 그리고, 데이터 패드들(DQ0~DQ7)의 전압 레벨들(D0~D7)도 일정 시간 동안 고정될 수 있다.
그리고 메모리 장치(!20)는 데이터 패드들(DQ0~DQ7)의 고정된 전압 레벨들(D0~D7)에 의해 지시된 후속 동작을 수행할 수 있다.
하기의 표 1은 전압 레벨들에 따라 수행되는 동작들을 나타낸다.
수행되는 동작 D7 D6 D5 D4 D3 D2 D1 D0
'0000....0000' 라이트 0 0 0 0 0 0 0 0
'1111....1111' 라이트 0 0 0 0 0 0 0 1
'0101....0101' 라이트 0 0 0 0 0 0 1 0
'1010....1010' 라이트 0 0 0 0 0 0 1 1
'0011....0011' 라이트 0 0 0 0 0 1 0 0
'1100....1100' 라이트 0 0 0 0 0 1 0 1
... .. .. .. .. .. .. .. ..
리드 후 리드된 데이터 반전해 리라이트 1 1 1 1 1 1 1 1
표 1을 살펴보면, D0~D7이 0(십진수 환산)의 값을 가지는 경우에, 모두 '0'의 값을 가지는 64비트의 데이터가 어드레스에 의해 선택된 영역에 라이트되는 것을 확인할 수 있다. 또한, D0~D7이 4(십진수 환산)의 값을 가지는 경우에 '0011....0011'패턴을 가지는 64비트의 데이터가 어드레스에 의해 선택된 영역에 라이트되는 것을 확인할 수 있다. 또한, D0~D7이 255(십진수 환산)의 값을 가지는 경우에, 어드레스에 의해 선택된 영역의 데이터가 리드되고 리드된 데이터가 반전되어 다시 해당 영역에 리라이트되는 것을 확인할 수 있다.
도 4 및 표 1을 통해 살펴본 바와 같이, 라이트 커맨드(WR)의 인가 이후에 라이트 레이턴시(WL) 만큼의 시간이 지난 이후에 데이터 스트로브 신호(DQS)가 고정되는 경우에는 데이터 패드들(DQ0~DQ7)의 전압 값들에 의해 선택된 동작이 메모리 장치(120)에서 수행되는 것을 확인할 수 있다. 이 경우에 데이터 스트로브 신호(DQS)와 데이터를 토글시키지 않으면서도 다양한 패턴의 데이터를 라이트하거나 다양한 동작의 수행이 가능하므로, 메모리 시스템(100)에서 소모되는 전류량을 줄일 수 있다.
도 5는 도 1의 메모리 장치(120)의 일실시예 구성도이다. 여기에서는 메모리 장치(120)에서 데이터 스트로브 신호(DQS)의 토글 여부에 따라 다른 동작을 수행하도록 하기 위한 구성들에 대해 알아보기로 한다.
도 5를 참조하면, 메모리 장치(120)는 스트로브 토글 감지 회로(510), 다수의 데이터 수신 회로(521~518), 클럭 수신 회로(530), 직-병렬 변환 회로(540), 패턴 생성 회로(550) 및 메모리 코어(560)를 포함할 수 있다.
스트로브 토글 감지 회로(510)는 데이터가 수신되기로 약속된 시점, 즉 라이트 커맨드(WR)의 인가 이후 라이트 레이턴시(WL) 만큼의 시간이 지난 시점, 에 데이터 스트로브 신호(DQS)의 토글 여부를 감지할 수 있다. 스트로브 토글 감지 회로(510)는 데이터 스트로브 신호(DQS)가 토글하는 경우에 모드 신호(MODE)를 비활성화하고 데이터 스트로브 신호(DQS)가 토글하지 않는 경우에 모드 신호(MODE)를 활성화할 수 있다. 또한, 스트로브 토글 감지 회로(510)는 데이터 스트로브 신호(DQS)가 토글하는 경우에 데이터 스트로브 신호(DQS)를 입력 스트로브 신호(IN_STROBE)로 공급하고, 데이터 스트로브 신호(DQS)가 토글하지 않는 경우에는 클럭(CLK)을 입력 스트로브 신호(IN_STROBE)로 공급할 수 있다.
클럭 수신 회로(530)는 클럭(CLK)을 수신해 스트로브 토글 감지 회로(510)와 메모리 코어(560)에 공급할 수 있다. 메모리 코어(560)는 클럭(CLK)에 동기해 동작할 수 있다.
다수의 데이터 수신 회로(521~518)는 입력 스트로브 신호(IN_STROBE)에 동기해 데이터 패드들(DQ0~DQ7)의 데이터를 수신할 수 있다. 데이터 스트로브 신호(DQS)가 토글하는 경우에는 데이터 스트로브 신호(DQS)가 입력 스트로브 신호(IN_STROBE)이므로, 데이터 수신 회로들(521~528)이 데이터 스트로브 신호(DQS)에 동기해 데이터를 수신할 수 있다. 그리고 데이터 스트로브 신호(DQS)가 토글하지 않는 경우에는 클럭(CLK)이 입력 스트로브 신호(IN_STROBE)이므로, 데이터 수신 회로들(521~518)이 클럭(CLK)에 동기해 데이터를 수신할 수 있다.
직-병렬 변환 회로(540)는 모드 신호(MODE)가 비활성화된 경우에 활성화되어 동작할 수 있다. 직-병렬 변환 회로(540)는 다수의 데이터 수신 회로(521~518)를 통해 입력된 64비트의 데이터를 직-병렬 변환해 메모리 코어(560)로 전달할 수 있다. 그리고 모드 신호(MODE)가 비활성화된 경우에 메모리 코어(560)에서 어드레스에 의해 선택된 영역에 직-병렬 변환 회로(540)로부터 전달된 데이터가 라이트될 수 있다.
패턴 생성 회로(550)는 모드 신호(MODE)가 활성화된 경우에 활성화되어 동작할 수 있다. 패턴 생성 회로(550)는 다수의 데이터 패턴 중 다수의 데이터 수신 회로(521~528)에 의해 수신된 데이터 패드들(DQ0~DQ7)의 전압 레벨에 의해 선택된 패턴을 메모리 코어(560)로 전달할 수 있다. 표 1을 참조하면, 데이터 패드들(DQ0~DQ7)의 전압 레벨과 선택되는 데이터 패턴의 관계를 확인할 수 있다. 그리고 모드 신호(MODE)가 활성화된 경우에 메모리 코어(560)에서 어드레스에 의해 선택된 영역에 패턴 생성 회로(550)로부터 전달된 데이터가 라이트될 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
100: 메모리 시스템
110: 메모리 콘트롤러
120: 메모리 장치

Claims (14)

  1. 라이트 커맨드를 수신하는 단계;
    상기 라이트 커맨드의 수신으로부터 미리 설정된 시간이 지난 이후에 데이터 스트로브 신호가 토글하는지 확인하는 단계;
    상기 확인하는 단계에서 스트로브 신호가 일정 레벨을 유지한다고 확인된 경우에, 다수의 데이터 패드들의 전압 레벨들을 확인하는 단계; 및
    미리 결정된 다수의 동작들 중 상기 다수의 데이터 패드들의 전압 레벨들에 의해 선택된 동작을 수행하는 단계
    를 포함하는 메모리 장치의 동작 방법.
  2. 제 1항에 있어서,
    상기 미리 결정된 다수의 동작들은
    다수의 데이터 패턴들 중 상기 다수의 데이터 패드들의 전압 레벨들에 의해 선택된 데이터 패턴을 상기 메모리 장치에 라이트하는 동작을 포함하는
    메모리 장치의 동작 방법.
  3. 제 1항에 있어서,
    상기 미리 결정된 다수의 동작들은
    선택된 영역의 데이터를 리드하고 리드된 데이터를 반전해 상기 선택된 영역에 리라이트하는 동작을 포함하는
    메모리 장치의 동작 방법.
  4. 제 1항에 있어서,
    상기 확인하는 단계에서 상기 스트로브 신호가 토글한다고 확인된 경우에, 상기 스트로브 신호에 동기되어 상기 다수의 데이터 패드들로 수신되는 데이터를 상기 메모리 장치에 라이트하는 단계를 더 포함하는
    메모리 장치의 동작 방법.
  5. 제 1항에 있어서,
    상기 스트로브 신호가 일정 레벨을 유지하는 경우에, 상기 다수의 데이터 패드들의 전압 레벨들은 상기 라이트 커맨드의 수신으로부터 상기 미리 설정된 시간이 지난 이후에 적어도 2클럭 이상 동일한 레벨을 유지하는
    메모리 장치의 동작 방법.
  6. 제 1항에 있어서,
    상기 미리 설정된 시간은 라이트 레이턴시인
    메모리 장치의 동작 방법.
  7. 메모리 콘트롤러가 메모리 장치로 라이트 커맨드를 전달하는 단계;
    상기 라이트 커맨드의 전달 이후에 미리 설정된 시간이 지난 이후에 상기 메모리 콘트롤러가 상기 메모리 장치로 고정된 레벨의 데이터 스트로브 신호를 전달하는 단계;
    상기 라이트 커맨드의 전달 이후에 상기 미리 설정된 시간이 지난 이후에 상기 메모리 콘트롤러가 데이터 라인들의 전압 레벨들을 적어도 2클럭 이상 동일한 레벨로 유지하는 단계; 및
    상기 메모리 장치가 미리 결정된 다수의 동작들 중 상기 데이터 라인들의 전압 레벨들에 의해 선택된 동작을 수행하는 단계
    를 포함하는 메모리 시스템의 동작 방법.
  8. 제 7항에 있어서,
    상기 미리 결정된 다수의 동작들은
    다수의 데이터 패턴들 중 상기 다수의 데이터 패드들의 전압 레벨들에 의해 선택된 데이터 패턴을 상기 메모리 장치에 라이트하는 동작을 포함하는
    메모리 시스템의 동작 방법.
  9. 제 7항에 있어서,
    상기 미리 결정된 다수의 동작들은
    상기 메모리 장치에서 선택된 영역의 데이터를 리드하고 리드된 데이터를 반전해 상기 선택된 영역에 리라이트하는 동작을 포함하는
    메모리 시스템의 동작 방법.
  10. 제 7항에 있어서,
    상기 미리 설정된 시간은 라이트 레이턴시인
    메모리 시스템의 동장 방법.
  11. 데이터가 수신되기로 약속된 시점에 데이터 스트로브 신호의 토글 여부를 감지하는 스트로브 토글 감지 회로;
    상기 데이터 스트로브 신호의 토글이 감지된 경우에, 다수의 데이터 패드를 통해 수신된 데이터를 직-병렬 변환해 메모리 코어로 전달하는 직-병렬 변환 회로; 및
    상기 데이터 스트로브 신호의 토글이 감지되지 않은 경우에, 다수의 데이터 패턴들 중 상기 다수의 데이터 패드의 전압 레벨에 의해 선택된 데이터 패턴을 상기 메모리 코어로 전달하는 패턴 생성 회로
    를 포함하는 메모리 장치.
  12. 제 11항에 있어서,
    상기 스트로브 토글 감지 회로는 상기 데이터 스트로브 신호의 토글이 감지된 경우에 상기 데이터 스트로브 신호를 입력 스트로브 신호로 공급하고, 상기 데이터 스트로브 신호의 토글이 감지되지 않은 경우에 클럭을 상기 입력 스트로브 신호로 공급하는
    메모리 장치.
  13. 제 12항에 있어서,
    상기 입력 스트로브 신호에 동기해, 상기 다수의 데이터 패드의 데이터를 수신하기 위한 다수의 데이터 수신 회로
    를 더 포함하는 메모리 장치.
  14. 제 13항에 있어서,
    상기 클럭을 수신하기 위한 클럭 수신 회로
    를 더 포함하는 메모리 장치.
KR1020160161476A 2016-11-30 2016-11-30 메모리 장치 및 이의 동작 방법, 메모리 시스템의 동작 방법 KR20180062511A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160161476A KR20180062511A (ko) 2016-11-30 2016-11-30 메모리 장치 및 이의 동작 방법, 메모리 시스템의 동작 방법
US15/650,460 US10515675B2 (en) 2016-11-30 2017-07-14 Memory device, operating method thereof, and operating method of memory system including the same
US16/567,330 US10665275B2 (en) 2016-11-30 2019-09-11 Memory device, operating method thereof, and operating method of memory system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160161476A KR20180062511A (ko) 2016-11-30 2016-11-30 메모리 장치 및 이의 동작 방법, 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20180062511A true KR20180062511A (ko) 2018-06-11

Family

ID=62190957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160161476A KR20180062511A (ko) 2016-11-30 2016-11-30 메모리 장치 및 이의 동작 방법, 메모리 시스템의 동작 방법

Country Status (2)

Country Link
US (2) US10515675B2 (ko)
KR (1) KR20180062511A (ko)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228259B (en) 2000-05-22 2005-02-21 Samsung Electronics Co Ltd Method and circuit for inputting and outputting data, and system using semiconductor memory device including the same
US6788593B2 (en) * 2001-02-28 2004-09-07 Rambus, Inc. Asynchronous, high-bandwidth memory component using calibrated timing elements
KR100437454B1 (ko) * 2002-07-30 2004-06-23 삼성전자주식회사 소오스 싱크로너스 전송 방식을 이용한 비동기 메모리 및그것을 포함한 시스템
US6922367B2 (en) * 2003-07-09 2005-07-26 Micron Technology, Inc. Data strobe synchronization circuit and method for double data rate, multi-bit writes
KR100574989B1 (ko) * 2004-11-04 2006-05-02 삼성전자주식회사 데이터 스트로브 버스라인의 효율을 향상시키는메모리장치 및 이를 구비하는 메모리 시스템, 및 데이터스트로브 신호 제어방법
US7613346B2 (en) * 2005-05-27 2009-11-03 Ati Technologies, Inc. Compositing in multiple video processing unit (VPU) systems
KR100723889B1 (ko) 2006-06-30 2007-05-31 주식회사 하이닉스반도체 직렬 입/출력 인터페이스를 가진 멀티 포트 메모리 소자
JP5013768B2 (ja) * 2006-08-03 2012-08-29 ルネサスエレクトロニクス株式会社 インターフェイス回路
US7385861B1 (en) * 2006-08-18 2008-06-10 Ambarella, Inc. Synchronization circuit for DDR IO interface
US7715251B2 (en) * 2006-10-25 2010-05-11 Hewlett-Packard Development Company, L.P. Memory access strobe configuration system and process
US20120117317A1 (en) 2009-08-20 2012-05-10 Rambus Inc. Atomic memory device
US8072826B2 (en) 2009-12-03 2011-12-06 Himax Technologies Limited Memory control circuit and memory control method
JP2011160369A (ja) * 2010-02-04 2011-08-18 Sony Corp 電子回路、電子機器、デジタル信号処理方法
KR20120098027A (ko) 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 구동 방법
US20150067444A1 (en) 2013-09-04 2015-03-05 Kabushiki Kaisha Toshiba Semiconductor storage device and memory system
KR20160091508A (ko) 2015-01-23 2016-08-03 에스케이하이닉스 주식회사 테스트 모드 회로 및 이를 포함하는 반도체 장치
US9384795B1 (en) * 2015-04-29 2016-07-05 Qualcomm Incorporated Fully valid-gated read and write for low power array
KR102272259B1 (ko) 2015-07-01 2021-07-06 삼성전자주식회사 커맨드 연동 클럭 생성 스키마를 갖는 반도체 메모리 장치

Also Published As

Publication number Publication date
US20180151205A1 (en) 2018-05-31
US20200005842A1 (en) 2020-01-02
US10515675B2 (en) 2019-12-24
US10665275B2 (en) 2020-05-26

Similar Documents

Publication Publication Date Title
CN113409856B (zh) 半导体存储器装置和包括半导体存储器装置的存储器系统
KR101507628B1 (ko) 동기 직렬 인터페이스 ｎａｎｄ의 데이터 판독을 위한 시스템 및 방법
US8060799B2 (en) Hub, memory module, memory system and methods for reading and writing to the same
US7333908B2 (en) Techniques for generating test patterns in high speed memory devices
US20110246857A1 (en) Memory system and method
JP2005327437A (ja) 半導体記憶装置
US20100149858A1 (en) Providing a Ready-Busy Signal From a Non-Volatile Memory Device to a Memory Controller
KR100735024B1 (ko) 반도체 장치의 어드레스 변환기 및 반도체 메모리 장치
JP2009116967A (ja) 半導体メモリ、半導体メモリの動作方法およびシステム
KR102358321B1 (ko) 메모리 시스템, 메모리 장치 및 그의 동작 방법
KR20090093512A (ko) 데이터 전달의 신뢰성을 보장하기 위한 반도체 메모리 장치
WO2016006332A1 (ja) メモリ管理装置、情報処理システムおよびメモリ管理装置の制御方法
KR20190082515A (ko) 반도체 메모리 장치, 및 이 장치를 구비하는 메모리 시스템 및 전자 장치
JP2003187600A (ja) 半導体集積回路装置
JP2022543819A (ja) 誤り検出および誤り訂正のための方法ならびに誤り検出および誤り訂正のための対応するシステムおよび装置
US9141472B2 (en) Sharing a check bit memory device between groups of memory devices
US9368236B2 (en) Semiconductor memory apparatus and test method thereof
US7075851B2 (en) Semiconductor memory device inputting/outputting data and parity data in burst operation
KR20130139648A (ko) 메모리 장치 및 이의 동작방법
KR20180062511A (ko) 메모리 장치 및 이의 동작 방법, 메모리 시스템의 동작 방법
US7697363B2 (en) Memory device having data input and output ports and memory module and memory system including the same
US10290333B2 (en) Semiconductor device
US7404055B2 (en) Memory transfer with early access to critical portion
US8635418B2 (en) Memory system and method for passing configuration commands
US11841764B2 (en) Circuit and method for reading ECC from memory

Legal Events

Date Code Title Description
A201 Request for examination