KR102358321B1 - 메모리 시스템, 메모리 장치 및 그의 동작 방법 - Google Patents

메모리 시스템, 메모리 장치 및 그의 동작 방법 Download PDF

Info

Publication number
KR102358321B1
KR102358321B1 KR1020170045990A KR20170045990A KR102358321B1 KR 102358321 B1 KR102358321 B1 KR 102358321B1 KR 1020170045990 A KR1020170045990 A KR 1020170045990A KR 20170045990 A KR20170045990 A KR 20170045990A KR 102358321 B1 KR102358321 B1 KR 102358321B1
Authority
KR
South Korea
Prior art keywords
write
read
data
command
masked
Prior art date
Application number
KR1020170045990A
Other languages
English (en)
Other versions
KR20180114361A (ko
Inventor
이정준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170045990A priority Critical patent/KR102358321B1/ko
Priority to US15/810,335 priority patent/US10445176B2/en
Publication of KR20180114361A publication Critical patent/KR20180114361A/ko
Application granted granted Critical
Publication of KR102358321B1 publication Critical patent/KR102358321B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Abstract

본 발명은 메모리 시스템, 메모리 장치 및 그의 동작 방법에 관한 것으로, 본 발명의 실시예에 따른 메모리 시스템은, 라이트 커맨드, 리드 커맨드 및 마스크드 라이트 커맨드를 포함하는 커맨드, 어드레스 및 라이트 데이터를 전송하고, 리드 데이터를 입력받는 컨트롤러; 및 상기 마스크드 라이트 커맨드에 응답하여, 내부 리드 동작, 내부 변경 동작, 내부 라이트 동작을 순차적으로 수행하며, 상기 라이트 커맨드 입력 후 동일한 어드레스에 대해 상기 마스크드 라이트 커맨드가 연속하여 입력되면 상기 내부 리드 동작을 생략하는 메모리 장치를 포함할 수 있다.

Description

메모리 시스템, 메모리 장치 및 그의 동작 방법 {MEMORY SYSTEM, MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 특허문헌은 반도체 설계 기술에 관한 것으로, 구체적으로는 마스크드 라이트 동작을 수행하는 메모리 장치에 관한 것이다.
메모리 장치의 크기가 축소됨에 따라 페일 데이터가 랜덤하게 발생되어 소프트 에러(soft error) 발생이 증가하고 있다. 따라서, 이를 해결하기 위해 최근에는 메모리 장치 내부에 ECC 기능을 탑재하는 온-칩(ON-CHIP) ECC 스킴을 채용하고 있다. 즉, 메모리 장치는 수율 확보를 위하여, 리페어 대상 메모리 셀들을 리던던시 메모리 셀들로 교체하는 리페어 동작을 수행하거나 온-칩(ON-CHIP) ECC 스킴을 이용하여 리페어될 수 있다.
온-칩(ON-CHIP) ECC 스킴을 구현하기 위해서는, ECC용 패리티 비트를 특정 공간에 할당하여 저장하여 둘 수 있다. 특히, 온-칩(ON-CHIP) ECC 스킴을 채용한 메모리 장치의 경우, ECC용 패리티 비트를 메모리 어레이 영역의 일부 메모리 셀에 할당하여 저장하는 방법이 제안되고 있다.
한편, 메모리 장치는 라이트 동작에서 메모리 어레이 영역의 일부에 데이터가 라이트되지 않도록 마스킹하는 마스크드 라이트(Masked Write) 동작을 수행할 수 있다. 마스크드 라이트 동작은 데이터가 라이트되지 않는 메모리 어레이 영역의 일부는 기존의 데이터를 유지하고, 나머지 메모리 어레이 영역에는 새로운 데이터가 라이트 되도록 하는 동작이다.
온-칩(ON-CHIP) ECC 스킴을 채용한 메모리 장치의 경우, 마스크드 라이트 동작을 수행하기 위해서는, 기존의 데이터를 리드하고, 기존의 데이터와 새로운 데이터에 대하여 ECC 회로를 통해 패리티 비트를 변경하고, 새로운 데이터와 변경된 패리티 비트를 라이트하는 리드(read)-변경(Modification)-라이트(write) 동작을 수행할 필요가 있다.
현재 효율적인 마스크드 라이트 동작을 수행할 수 있는 메모리 장치에 대해 연구되고 있다.
본 발명의 실시예가 해결하고자 하는 기술적 과제는 온-칩(ON-CHIP) ECC 스킴을 채용한 메모리 장치에서 마스크드 라이트 동작을 효율적으로 수행하는 방법을 제공하는 데 있다.
본 발명의 일 실시예에 따르면, 메모리 시스템은, 라이트 커맨드, 리드 커맨드 및 마스크드 라이트 커맨드를 포함하는 커맨드, 어드레스 및 라이트 데이터를 전송하고, 리드 데이터를 입력받는 컨트롤러; 및 상기 마스크드 라이트 커맨드에 응답하여, 내부 리드 동작, 내부 변경 동작, 내부 라이트 동작을 순차적으로 수행하며, 상기 라이트 커맨드 입력 후 동일한 어드레스에 대해 상기 마스크드 라이트 커맨드가 연속하여 입력되면 상기 내부 리드 동작을 생략하는 메모리 장치를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 메모리 장치는, 노멀 셀 영역 및 패리티 영역; 마스크드 라이트 커맨드가 입력되면 내부 리드 커맨드 및 내부 라이트 커맨드를 순차적으로 생성하는 내부 커맨드 생성부; 라이트 커맨드 입력 후 동일한 어드레스에 대해 상기 마스크드 라이트 커맨드가 연속하여 입력되면 리드 블럭킹 신호를 활성화시키는 마스킹 제어부; 상기 내부 리드 커맨드에 응답하여 상기 노멀 셀 영역 및 상기 패리티 영역으로부터 리드 데이터 및 리드 패리티 비트를 독출하며, 상기 리드 블럭킹 신호에 응답하여 비활성화되는 리드 회로; 상기 내부 라이트 커맨드에 응답하여 상기 노멀 셀 영역 및 상기 패리티 영역에 마스크드 라이트 데이터 및 라이트 패리티 비트를 각각 라이트 하는 라이트 회로; 및 상기 리드 블럭킹 신호 및 내부 리드 커맨드에 응답하여 상기 리드 패리티 비트를 이용하여 상기 리드 데이터를 에러 정정하거나 상기 라이트 회로에 저장된 라이트 패리티 비트를 이용하여 상기 라이트 회로에 저장된 마스크드 라이트 데이터를 에러 정정하는 에러 정정부를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 메모리 장치의 동작 방법은, 마스크드 라이트 커맨드 및 어드레스를 입력받는 단계; 상기 마스크드 라이트 커맨드에 응답하여 내부 리드 커맨드 및 내부 라이트 커맨드를 순차적으로 생성하는 단계; 라이트 커맨드 입력 후 동일한 어드레스에 대해 상기 마스크드 라이트 커맨드가 연속하여 입력된 경우 리드 블럭킹 신호를 활성화시키는 단계; 상기 리드 블럭킹 신호가 활성화된 경우, 상기 내부 리드 커맨드에 응답하여 기저장된 패리티 비트를 이용하여 기저장된 데이터를 에러 정정하는 단계; 마스크드 라이트 데이터를 입력받는 단계; 상기 내부 라이트 커맨드에 응답하여, 상기 마스크드 라이트 데이터 및 상기 에러 정정된 데이터를 토대로 라이트 패리티 비트를 생성하는 단계; 및 상기 마스크드 라이터 데이터 및 상기 라이트 패리티 비트를 상기 어드레스에 대응하는 메모리 셀들에 라이트하는 단계를 포함할 수 있다.
제안된 실시예에 따른 메모리 장치 및 메모리 시스템은 동일한 컬럼 어드레스에 대해 연속되는 마스크드 라이트 커맨드가 입력될 때 마스크드 라이트 동작에 따른 내부 리드 동작을 블럭킹함으로써 전류 소모를 줄일 수 있다는 효과가 있다.
도 1 은 메모리 장치의 마스크드 라이트 동작을 설명하기 위한 타이밍도 이다.
도 2 는 본 발명의 실시예에 따른 마스크드 라이트 동작을 수행하는 메모리 장치를 포함하는 메모리 시스템의 블록도 이다.
도 3 은 도 2 의 메모리 장치의 상세 블록도 이다.
도 4 는 도 3 의 마스킹 제어부의 상세 블록도 이다.
도 5a 내지 5d 는 도 4 의 마스킹 제어부의 동작을 설명하기 위한 파형도 이다.
도 6 은 본 발명의 실시예에 따른 메모리 장치의 동작을 설명하기 위한 플로우 차트 이다.
도 7 은 도 6 의 메모리 장치의 동작을 설명하기 위한 타이밍도 이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부 도면을 참조하여 설명하고자 한다.
도 1 은 메모리 장치의 마스크드 라이트 동작을 설명하기 위한 타이밍도 이다.
도 1 을 참조하면, 메모리 장치는 클럭(CLK)의 상승 또는 하강 에지에 맞추어 메모리 컨트롤러(미도시)로부터 마스크드 라이트 커맨드(MWT)를 수신하고, 마스크드 라이트 커맨드(MWT)에 이어서 어드레스 신호(CAS2)를 수신할 수 있다. 어드레스 신호(CAS2)는 컬럼 어드레스에 대응될 수 있다.
메모리 장치는 어드레스 신호(CAS2)와 함께 수신되는 클럭(CLK)의 마지막 상승 에지로부터 라이트 레이턴시(write latency, WL) 후, 데이터(DQ) 패드로 데이터(DQ)(이하 '라이트 데이터'라 한다)를 입력받는다. 예를 들어, 16 버스트 길이(BL)에 해당하는 (0-1-2-3-4-5-6-7-8-9-a-b-c-d-e-f)의 라이트 데이터(DQ)가 데이터 스트로브 신호(DQS)의 상승 및 하강 에지에 맞추어 DQ 패드를 통하여 입력될 수 있다.
참고로, 메모리 장치의 라이트 레이턴시(Write Latency: WL)는 라이트 커맨드(WT) 또는 마스크드 라이트 커맨드(MWT)와 유효한 라이트 데이터(DQ)의 첫번째 비트 사이의 클럭 사이클 지연을 의미한다. 도 1 에서, 라이트 레이턴시(WL)는 라이트 커맨드(WT) 또는 마스크드 라이트 커맨드(MWT)와 어드레스 신호(CAS2)가 순차적으로 입력된 후 어드레스 신호(CAS2) 함께 수신되는 클럭(CLK)의 마지막 상승 에지로부터 유효한 라이트 데이터(DQ)의 첫번째 비트 사이의 클럭 사이클 지연으로 설명한다.
데이터 마스크 신호(DM)는 라이트 데이터(DQ) 중 특정 비트(예를 들어, 두 번째 비트)를 마스킹하기 위하여 로직 하이 레벨 (즉, "1")로 입력될 수 있다. 이에 따라, 메모리 장치는 데이터 마스크 신호(DM) 및 라이트 데이터(DQ)에 따라 두번째 비트가 마스킹된 마스크드 라이트 데이터를 생성할 수 있다.
메모리 장치는 마스크드 라이트 커맨드(MWT)에 응답하여 내부 리드(Read) 동작, 내부 변경(Modification) 동작 및 내부 라이트(Write) 동작을 순차적으로 수행할 수 있다. 이를 위해, 메모리 장치는 마스크드 라이트 커맨드(MWT)에 응답하여 내부 리드 커맨드(IRD)와 내부 라이트 커맨드(IWT)를 순차적으로 발생할 수 있다.
내부 리드 커맨드(IRD)은 라이트 레이턴시(WL) 보다 소정의 클럭(CLK) 상승 또는 하강 에지 앞에서 발생될 수 있다. 예컨대, 내부 리드 커맨드(IRD)은 라이트 레이턴시(WL) 보다 tCCD 타이밍 앞에서 발생될 수 있다. tCCD 타이밍은 카스-투-카스 커맨드 지연 CAS (column address strobe) to CAS command delay) 시간으로 정의될 수 있다.
내부 리드 커맨드(IRD)에 응답하여, 메모리 컨트롤러로부터 입력되는 어드레스 신호(CAS2)에 대응하는 컬럼 선택 신호(Yi)가 소정 시간(t1) 후에 활성화될 수 있다. 컬럼 선택 신호(Yi)의 활성화에 응답하여, 메모리 장치의 메모리 셀들에 저장되어 있는 데이터(이하 '리드 데이터'라고 한다)와 패리티 비트가 독출될 수 있다. 메모리 장치의 ECC 회로는 내부 리드 커맨드(IRD)에 응답하여 리드 데이터와 패리티 비트를 이용하여 에러 정정을 수행(DEC)할 수 있다.
내부 라이트 명령(IWT)은 DQ 패드를 통해 라이트 데이터(DQ)의 마지막 비트가 입력된 후, 클럭(CLK)의 상승 에지에 맞추어 발생될 수 있다.
내부 라이트 명령(IWT)에 응답하여, ECC 회로는 두번째 비트가 마스킹된 마스크드 라이트 데이터와 에러 정정된 데이터 중 두번째 비트에 해당하는 데이터에 대하여 패리티 비트를 생성(ENC)할 수 있다.
이 후, 내부 라이트 명령(IWT)에 응답하여, 소정 시간(t2) 후에 어드레스 신호(CAS2)에 대응하는 메모리 셀들과 연결되는 컬럼 선택 신호(Yi)가 다시 활성화될 수 있다. 따라서, 두번째 비트가 마스킹된 마스크드 라이트 데이터와 패리티 비트는 컬럼 선택 신호(Yi)에 의해 선택되는 메모리 셀들에 저장될 수 있다.
상기와 같이, 메모리 장치의 마스크드 라이트 동작은 내부적으로 리드(Read)-변경(Modification)-라이트(Write) 동작을 포함하기 때문에, 노멀 라이트 동작을 수행할 때에 비해 전류 소모가 증가하게 된다. 이하에서는, 마스크드 라이트 동작 시의 전류 소모를 줄일 수 있는 방법에 대해 논의하고자 한다.
도 2 는 본 발명의 실시예에 따른 마스크드 라이트 동작을 수행하는 메모리 장치를 포함하는 메모리 시스템을 설명하는 도면이다.
도 2 를 참조하면, 메모리 시스템(10)은 메모리 컨트롤러(200)와 메모리 장치(100)를 포함할 수 있다.
메모리 컨트롤러(200)는 메모리 장치(100)를 제어할 수 있다. 메모리 컨트롤러(200)는 클럭(CLK), 커맨드(CMD), 어드레스(ADDR), 데이터 마스크 신호(DM) 등의 제어 신호들, 데이터 스트로브 신호(DQS) 및 데이터(DQ)를 메모리 장치(100)로 전달하고, 메모리 장치(100)로부터 데이터 스트로브 신호(DQS) 및 데이터(DQ)를 수신할 수 있다. 커맨드(CMD)는 리드 커맨드(RD), 라이트 커맨드(WT) 및 마스크드 라이트 커맨드(MWT) 등을 포함할 수 있다. 이하에서는, 메모리 컨트롤러(200)로부터 메모리 장치(100)로 입력되는 데이터를 라이트 데이터(DQ)라 하고, 메모리 장치(100)에서 메모리 컨트롤러(200)로 출력되는 데이터를 리드 데이터(DQ)라 한다. 참고로, 리드 데이터(DQ)는 메모리 장치(100)의 메모리 셀들로부터 출력되는 리드 데이터가 에러 정정되여 출력되는 에러 정정된 데이터일 수 있다.
메모리 장치(100)는 상기 커맨드(CMD)가 라이트 커맨드(WT)를 의미하는 경우, 내부 라이트 동작을 수행하고, 상기 커맨드(CMD)가 리드 커맨드(RD)를 의미하는 경우, 내부 리드 동작을 수행할 수 있다. 한편, 메모리 장치(100)는 상기 커맨드(CMD)가 마스크드 라이트 커맨드(MWT)를 의미하는 경우, 내부 리드 동작, 내부 변경 동작, 내부 라이트 동작을 순차적으로 수행하며, 라이트 커맨드(WT) 입력 후 동일한 어드레스(ADDR)에 대해 마스크드 라이트 커맨드(MWT)가 연속하여 입력되면 내부 리드 동작을 생략할 수 있다. 이 때, 내부 리드 동작은, 어드레스(ADDR)에 대응되는 메모리 셀들로부터 리드 데이터 및 리드 패리티 비트를 독출하는 동작을 포함하고, 내부 변경 동작은, 리드 패리티 비트를 이용하여 리드 데이터를 에러 정정하고, 에러 정정된 데이터와 라이트 데이터(DQ)를 토대로 라이트 패리티 비트를 생성하는 동작을 포함하고, 내부 라이트 동작은 라이트 데이터(DQ) 및 라이트 패리티 비트를 어드레스(ADDR)에 대응되는 메모리 셀들에 라이트하는 동작을 포함한다. 본 발명의 실시예에 따라 내부 리드 동작이 생략되는 경우, 내부 변경 동작은 기저장된 패리티 비트를 이용하여 기저장된 데이터를 에러 정정하여 수행될 수 있다.
보다 상세하게, 메모리 장치(100)는 메모리 셀들을 포함하는 메모리 어레이 영역(110), 커맨드 제어 회로(120), 리드 회로(130), 라이트 회로(140) 및 ECC 회로(150)를 포함할 수 있다. 참고로, 발명의 요지를 충실히 설명하기 위해, 도 2 에 도시된 메모리 장치(100)는 커맨드(CMD)에 따라 동작하는 구성 위주로 도시되어 있으며, 데이터 인터페이스와 관련된 구성을 생략되어 있다.
커맨드 제어 회로(120)는 메모리 컨트롤러(200)로부터 커맨드(CMD)를 입력받아 메모리 장치(100)의 동작을 제어하는 내부 커맨드(ICMD)를 발생할 수 있다. 예를 들어, 커맨드 제어 회로(120)는 리드 커맨드(RD)를 입력받아 내부 리드 커맨드(IRD)를 생성할 수 있다. 커맨드 제어 회로(120)는 라이트 커맨드(WT)를 입력받아 내부 라이트 커맨드(IWT)를 생성할 수 있다. 커맨드 제어 회로(120)는 마스크드 라이트 커맨드(MWT)를 입력받아 내부 리드 커맨드(IRD)와 내부 라이트 커맨드(IWT)를 순차적으로 생성할 수 있다. 커맨드 제어 회로(120)는 라이트 커맨드(WT) 입력 후 동일한 어드레스(ADDR)에 대해 마스크드 라이트 커맨드(MWT)가 연속하여 입력되면 리드 블럭킹 신호(RD_BK)를 활성화시킬 수 있다.
리드 회로(130)는 내부 리드 커맨드(IRD)에 응답하여 어드레스(ADDR)에 대응하는 메모리 어레이 영역(110)의 메모리 셀들로부터 리드 데이터 및 리드 패리티 비트를 독출하며, 리드 블럭킹 신호(RD_BK)에 응답하여 비활성화될 수 있다.
라이트 회로(140)는 내부 라이트 커맨드(IWT)에 응답하여 라이트 데이터(DQ) 및 라이트 패리티 비트를 메모리 어레이 영역(110)에 각각 라이트할 수 있다.
ECC 회로(150)는 리드 블럭킹 신호(RD_BK) 및 내부 리드 명령(IRD)에 응답하여 리드 패리티 비트를 이용하여 리드 데이터를 에러 정정하거나, 라이트 회로(140)에 저장된 패리티 비트를 이용하여 라이트 회로(140)에 저장된 데이터를 에러 정정할 수 있다. ECC 회로(150)는 리드 블럭킹 신호(RD_BK)가 활성화되면, 라이트 회로(140)에 저장된 패리티 비트를 이용하여 라이트 회로(140)에 저장된 데이터를 에러 정정할 수 있다.
또한, ECC 회로(150)는 내부 라이트 커맨드(IWT)에 응답하여 메모리 컨트롤러(200)로부터 전달되는 라이트 데이터(DQ)에 대한 라이트 패리티 비트를 생성할 수 있다. 데이터 마스크 신호(DM)가 활성화되는 마스크드 라이트 동작 시, ECC 회로(150)는 내부 라이트 커맨드(IWT)에 응답하여, 마스크드 라이트 데이터와 에러 정정된 데이터를 토대로 라이트 패리티 비트를 생성할 수 있다. 이 때, 마스크드 라이트 데이터는 데이터 마스크 신호(DM)에 따라 메모리 컨트롤러(200)로부터 전달되는 라이트 데이터(DQ)의 하나 이상의 비트를 마스킹하여 생성된 데이터이다.
상기와 같은 구성을 가지는 메모리 장치(100)는 다음과 같이 동작할 수 있다.
라이트 동작 시 내부 라이트 커맨드(IWT)에 응답하여, ECC 회로(150)는 메모리 컨트롤러(200)로부터 전달되는 라이트 데이터(DQ)에 대한 라이트 패리티 비트를 생성하고, 라이트 회로(140)는 라이트 데이터(DQ) 및 라이트 패리티 비트를 메모리 어레이 영역(110)에 저장할 수 있다. 이 때, 라이트 회로(140)는 라이트 데이터(DQ) 및 라이트 패리티 비트를 내부에 저장할 수 있다.
리드 동작 시 내부 리드 커맨드(IRD)에 응답하여, 리드 회로(130)는 메모리 어레이 영역(110)으로부터 리드 데이터 및 리드 패리티 비트를 독출하며, ECC 회로(150)는 리드 패리티 비트를 이용하여 리드 데이터를 에러 정정할 수 있다.
마스크드 라이트 동작 시, 메모리 컨트롤러(200)로부터 데이터 마스크 신호(DM)와 라이트 데이터(DQ)가 입력되면, 메모리 장치(100)는 데이터 마스크 신호(DM)에 따라 하나 이상의 마스킹된 비트를 포함하는 마스크드 라이트 데이터를 생성할 수 있다. 커맨드 제어 회로(120)는 마스크드 라이트 커맨드(MWT)를 입력받아 내부 리드 커맨드(IRD)와 내부 라이트 커맨드(IWT)를 순차적으로 생성하며, 라이트 커맨드(WT) 입력 후 동일한 어드레스(ADDR)에 대해 마스크드 라이트 커맨드(MWT)가 연속하여 입력되면 리드 블럭킹 신호(RD_BK)를 활성화시킬 수 있다.
리드 블럭킹 신호(RD_BK)가 비활성화된 경우, 리드 회로(130)는 내부 리드 커맨드(IRD)에 응답하여 메모리 어레이 영역(110)으로부터 리드 데이터 및 리드 패리티 비트를 독출할 수 있다. ECC 회로(150)는 내부 리드 명령(IRD)에 응답하여 리드 패리티 비트를 이용하여 리드 데이터를 에러 정정할 수 있다. 이 때, ECC 회로(150)는 에러 정정된 데이터를 저장할 수 있다. 이후, ECC 회로(150)는 내부 라이트 커맨드(IWT)에 응답하여 마스크드 라이트 데이터와 저장된 에러 정정된 데이터 중 마스킹된 비트에 해당하는 데이터에 대하여 라이트 패리티 비트를 생성할 수 있다. 라이트 회로(140)는 내부 라이트 커맨드(IWT)에 응답하여 마스크드 라이트 데이터와 라이트 패리티 비트를 메모리 어레이 영역(110)에 각각 저장할 수 있다.
반면, 리드 블럭킹 신호(RD_BK)가 활성화된 경우, 리드 회로(130)는 비활성화되어 동작하지 않는다. 대신, ECC 회로(150)는 내부 리드 커맨드(IRD)에 응답하여, 라이트 회로(140)에 저장된 라이트 패리티 비트를 이용하여 라이트 회로(140)에 저장된 마스크드 라이트 데이터를 에러 정정하고, 에러 정정된 데이터를 저장할 수 있다 이 후, ECC 회로(150)는 내부 라이트 커맨드(IWT)에 응답하여 마스크드 라이트 데이터와 저장된 에러 정정된 데이터 중 마스킹된 비트에 해당하는 데이터에 대하여 라이트 패리티 비트를 생성할 수 있다. 라이트 회로(140)는 내부 라이트 커맨드(IWT)에 응답하여 마스크드 라이트 데이터와 라이트 패리티 비트를 메모리 어레이 영역(110)에 저장할 수 있다. 이 때, 라이트 회로(140)는 마스크드 라이트 데이터와 라이트 패리티 비트를 저장할 수 있다.
상기와 같이, 본 발명의 실시예에 따른 메모리 장치는 라이트 커맨드 입력 후 동일한 어드레스에 대해 마스크드 라이트 커맨드가 연속하여 입력되면 리드 회로를 비활성화시켜 메모리 어레이 영역으로부터 데이터 및 패리티 비트를 독출하는 동작을 생략한다. 대신, 메모리 장치는 라이트 회로에 저장된 데이터 및 패리티 비트를 이용하여 에러 정정을 수행하고, 에러 정정된 데이터를 토대로 패리티 비트를 생성한다. 따라서, 마스크드 라이트 동작에 따른 내부 리드 동작을 블럭킹함으로써 전류 소모를 최소화할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예에 따른 메모리 장치(100)의 구체적인 구성을 설명한다. 이하의 설명에서는 데이터 입출력 동작과 관련된 컬럼 쪽 구성을 위주로 설명 한다.
도 3 은 도 2 의 메모리 장치(100)의 상세 블록도 이다. 도 2 와 도 3 에서 동일한 구성은 동일한 도면 부호를 부여하였다.
도 3 을 참조하면, 메모리 장치(100)는 다수 개의 데이터 패드(DQ_PAD), 메모리 어레이 영역(110), 커맨드 제어 회로(120), 어드레스 버퍼 회로(128), 리드 회로(130), 라이트 회로(140), ECC 회로(150), 컬럼 디코딩 회로(160), 다수 개의 데이터 입력 회로(170) 및 다수 개의 데이터 출력 회로(180)를 구비할 수 있다. ECC 회로(150)는 패리티 생성부(152) 및 에러 정정부(154)를 포함할 수 있다.
다수 개의 데이터 패드(DQ_PAD)로는 메모리 컨트롤러(도 2 의 200)로부터 데이터가 입/출력될 수 있다. 도면에는 데이터 패드(DQ_PAD)를 1개만 도시했지만 데이터 패드(DQ_PAD)는 다수 개일 수 있다. 설명의 편의를 위해 데이터 패드(DQ_PAD)는 8개라고 가정하기로 한다. 이하에서, 다수 개의 데이터 패드(DQ_PAD)를 통해 입력되는 데이터는 라이트 데이터라고 하고, 출력되는 데이터는 리드 데이터라고 한다.
메모리 어레이 영역(110)은 노멀 셀 영역(110N) 및 패리티 영역(110P)을 포함할 수 있다. 노멀 셀 영역(110N)에는 라이트 데이터가 라이트될 수 있고, 패리티 영역(110P)에는 라이트 데이터의 에러를 정정하기 위한 라이트 패리티 비트가 저장될 수 있다.
어드레스 버퍼 회로(128)는 메모리 컨트롤러(200)로부터 입력되는 어드레스(ADDR)를 버퍼링하여 컬럼 어드레스(CA)를 생성할 수 있다. 어드레스 버퍼 회로(128)는 클럭(CLK)에 응답하여 동작할 수 있다. 다른 실시예에서, 메모리 컨트롤러(200)로부터 입력되는 어드레스(ADDR)를 디코딩하여 로우 어드레스(미도시) 및 컬럼 어드레스(CA)를 생성하는 어드레스 디코더가 구비될 수 있다.
커맨드 제어 회로(120)는 커맨드 디코더(122), 내부 커맨드 생성부(124) 및 마스킹 제어부(126)를 포함할 수 있다.
커맨드 디코더(122)는 메모리 컨트롤러(200)로부터 입력되는 커맨드(CMD)를 디코딩하여 리드 커맨드(RD), 라이트 커맨드(WT), 마스크드 라이트 커맨드(MWT) 등을 생성할 수 있다. 커맨드 디코더(122)는 클럭(CLK)에 응답하여 동작할 수 있다.
내부 커맨드 생성부(124)는 커맨드 디코더(122)로부터 리드 커맨드(RD), 라이트 커맨드(WT), 마스크드 라이트 커맨드(MWT)를 입력받아 메모리 장치(100)의 동작을 제어하는 내부 커맨드(ICMD)를 생성할 수 있다. 내부 커맨드(ICMD)는 내부 라이트 커맨드(IWT) 및 내부 리드 커맨드(IRD)를 포함할 수 있다. 예를 들어, 내부 커맨드 생성부(124)는 리드 커맨드(RD)를 입력받아 내부 리드 커맨드(IRD)를 생성하고, 라이트 커맨드(WT)를 입력받아 내부 라이트 커맨드(IWT)를 생성할 수 있다. 또한, 내부 커맨드 생성부(124)는 마스크드 라이트 커맨드(MWT)를 입력받아 내부 리드 커맨드(IRD)와 내부 라이트 커맨드(IWT)를 순차적으로 생성할 수 있다. 이 때, 내부 커맨드 생성부(124)는 라이트 레이턴시(WL) 보다 소정의 클럭(CLK) 상승 또는 하강 에지 이전에 내부 리드 커맨드(IRD)를 생성하고, 라이트 레이턴시(WL) 후 데이터 패드(DQ_PAD)로 라이트 데이터가 모두 입력된 후에 라이트 커맨드를 생성할 수 있다.
마스킹 제어부(126)는 라이트 커맨드(WT) 입력 후 동일한 컬럼 어드레스(CA)에 대해 마스크드 라이트 커맨드(MWT)가 연속하여 입력되면 리드 블럭킹 신호(RD_BK)를 활성화시킬 수 있다. 예를 들어, 마스킹 제어부(126)는 라이트 커맨드(WT) 혹은 마스크드 라이트 커맨드(MWT)가 입력된 후 동일한 컬럼 어드레스(CA)에 대해 마스크드 라이트 커맨드(MWT)가 입력되면 리드 블럭킹 신호(RD_BK)를 활성화시킬 수 있다. 마스킹 제어부(126)는 라이트 커맨드(WT) 혹은 마스크드 라이트 커맨드(MWT)가 입력될 때 컬럼 어드레스(CA)를 저장하고, 마스크드 라이트 커맨드(MWT)에 따라 저장된 컬럼 어드레스(CA)와 현재 입력되는 컬럼 어드레스(CA)를 비교하여 리드 블럭킹 신호(RD_BK)를 활성화시킬 수 있다. 마스킹 제어부(126)는 리드 커맨드(RD)가 입력되면 저장된 컬럼 어드레스(CA)를 초기화 시킬 수 있다.
컬럼 디코딩 회로(160)는 다수 개의 노멀 컬럼 디코더(YDEC<0:15>, 162) 및 패리티 컬럼 디코더(YDEC_PTY, 164)를 포함할 수 있다. 노멀 셀 영역(110N)이 16 개의 셀 매트로 구성되고, 패리티 영역(110P)이 1 개의 셀 매트로 구성된다고 가정하면, 16 개의 노멀 컬럼 디코더(162) 및 1 개의 패리티 컬럼 디코더(164)가 구비될 수 있다.
다수 개의 노멀 컬럼 디코더(162) 및 패리티 컬럼 디코더(164)는 각각 내부 라이트 커맨드(IWT) 혹은 내부 리드 커맨드(IRD)가 활성화되면 컬럼 어드레스(CA)를 디코딩하여 다수 개의 컬럼 선택 신호(Yi) 중 하나를 활성화시킬 수 있다. 활성화된 컬럼 선택 신호(Yi)에 따라, 노멀 셀 영역(110N) 및 패리티 영역(110P)과 노멀 로컬 데이터 버스(LIO_N) 및 패리티 로컬 데이터 버스(LIO_P) 사이에 데이터가 입출력될 수 있다.
다수 개의 데이터 입력 회로(170)는 데이터 스트로브 신호(DQS)에 응답하여 다수 개의 데이터 패드(DQ_PAD)로 입력되는 라이트 데이터를 수신할 수 있다. 다수 개의 데이터 입력 회로(170)는 마스크드 라이트 동작 시 메모리 컨트롤러(200)로부터 전달되는 데이터 마스크 신호(DM)에 따라 라이트 데이터를 마스킹하여 하나 이상의 마스킹된 비트를 포함하는 마스크드 라이트 데이터를 생성할 수 있다. 다수 개의 데이터 입력 회로(170)의 개수는 다수 개의 데이터 패드(DQ_PAD)의 개수와 동일할 수 있다. 라이트 동작 시에 다수 개의 데이터 패드(DQ_PAD) 각각으로는 직렬로 연속적인 라이트 데이터가 입력될 수 있다. 예를 들어, 다수 개의 데이터 패드(DQ_PAD) 각각에는 16 개의 연속적인 라이트 데이터가 입력될 수 있다. 다수 개의 데이터 입력 회로(170) 각각은 라이트 데이터를 직-병렬 변환해 노멀 글로벌 데이터 버스(GIO_N)로 전달할 수 있다. 예를 들어, 다수 개의 데이터 입력 회로(170) 각각은 라이트 데이터를 1:16로 직-병렬 변환할 수 있다. 8개의 데이터 입력 회로(170) 각각이 1:16로 라이트 데이터를 직-병렬 변환하는 경우에, 노멀 글로벌 데이터 버스(GIO_N)에는 128 비트의 라이트 데이터가 병렬로 실릴 수 있다.
ECC 회로(150)는 라이트 데이터를 토대로 라이트 패리티 비트를 생성할 수 있다. ECC 회로(150)의 패리티 생성부(152)는 내부 라이트 커맨드(IWT)에 응답하여 노멀 글로벌 데이터 버스(GIO_N)로 전달된 128 비트의 라이트 데이터에 대한 라이트 패리티 비트를 생성하여 패리티 글로벌 데이터 버스(GIO_P)로 전달할 수 있다. 특히, 패리티 생성부(152)는 마스크드 라이트 동작 시 노멀 글로벌 데이터 버스(GIO_N)로 전달된 마스크드 라이트 데이터와 ECC 회로(150)의 에러 정정부(154)에 저장된 에러 정정된 데이터 중 마스킹된 비트에 해당하는 데이터에 대하여 라이트 패리티 비트를 생성할 수 있다. 이 때, 패리티 생성부(152)는 마스크드 라이트 동작임을 알 수 있도록 데이터 마스크 신호(DM)를 입력받을 수 있지만, 본 발명은 이에 한정되지 않는다.
라이트 회로(140)는 다수 개의 노멀 라이트 드라이버(WD, 142) 및 다수 개의 패리티 라이트 드라이버(WD_PTY, 144)를 포함할 수 있다. 이 때, 128 비트의 라이트 데이터가 병렬로 실리는 경우, 128 비트의 노멀 라이트 드라이버(142) 및 8 개의 패리티 라이트 드라이버(144)가 구비될 수 있다. 본 발명의 실시예에서, 다수 개의 노멀 라이트 드라이버(142) 및 다수 개의 패리티 라이트 드라이버(144)는 라이트 대상인 데이터를 내부에 저장할 수 있다. 즉, 다수 개의 노멀 라이트 드라이버(142)는 라이트 대상인 라이트 데이터 혹은 마스크드 라이트 데이터를 내부에 저장할 수 있고, 다수 개의 패리티 라이트 드라이버(144)는 라이트 대상인 라이트 패리티 비트를 내부에 저장할 수 있다.
다수 개의 노멀 라이트 드라이버(142)는 내부 라이트 커맨드(IWT)에 응답하여 노멀 글로벌 데이터 버스(GIO_N)로 전달된 라이트 데이터 혹은 마스크드 라이트 데이터를 노멀 셀 영역(110N)에 라이트할 수 있다. 다수 개의 노멀 라이트 드라이버(142)와 노멀 셀 영역(110N) 간의 데이터 전달은 노멀 로컬 데이터 버스(LIO_N)를 통해 이루어질 수 있다.
다수 개의 패리티 라이트 드라이버(144)는 내부 라이트 커맨드(IWT)에 응답하여 패리티 글로벌 데이터 버스(GIO_P)로 전달된 라이트 패리티 비트를 패리티 영역(110P)에 라이트할 수 있다. 다수 개의 패리티 라이트 드라이버(144)와 패리티 영역(110P) 간의 데이터 전달은 패리티 로컬 데이터 버스(LIO_P)를 통해 이루어질 수 있다.
리드 회로(130)는 다수 개의 노멀 I/O 센스 앰프(IOSA, 132) 및 다수 개의 패리티 I/O 센스 앰프(IOSA_PTY, 134)를 포함할 수 있다. 이 때, 128 비트의 리드 데이터가 병렬로 실리는 경우, 128 비트의 노멀 I/O 센스 앰프(132) 및 8 개의 패리티 I/O 센스 앰프(134)가 구비될 수 있다. 본 발명의 실시예에서, 다수 개의 노멀 입/출력 센스 앰프(132) 및 다수 개의 패리티 입/출력 센스 앰프(134)는 리드 블럭킹 신호(RD_BK)에 응답하여 비활성화될 수 있다.
다수 개의 노멀 입/출력 센스 앰프(132)는 리드 블럭킹 신호(RD_BK)에 응답하여 비활성화되며, 내부 리드 커맨드(IRD)에 응답하여 노멀 셀 영역(110N)로부터 독출된 리드 데이터를 노멀 글로벌 데이터 버스(GIO_N)로 전달할 수 있다. 다수 개의 노멀 입/출력 센스 앰프(132)와 노멀 셀 영역(110N) 간의 데이터 전달은 노멀 로컬 데이터 버스(LIO_N)를 통해 이루어질 수 있다.
다수 개의 패리티 입/출력 센스 앰프(134)는 리드 블럭킹 신호(RD_BK)에 응답하여 비활성화되며, 내부 리드 커맨드(IRD)에 응답하여 패리티 영역(110P)로부터 독출된 리드 패리티 비트를 패리티 글로벌 데이터 버스(GIO_P)로 전달할 수 있다. 다수 개의 패리티 입/출력 센스 앰프(134)와 패리티 영역(110P) 간의 데이터 전달은 패리티 로컬 데이터 버스(LIO_P)를 통해 이루어질 수 있다.
ECC 회로(150)는 리드 패리티 비트를 이용하여 리드 데이터를 에러 정정할 수 있다. ECC 회로(150)의 에러 정정부(154)는 내부 리드 커맨드(IRD) 및 리드 블럭킹 신호(RD_BK)에 응답하여, 패리티 로컬 데이터 버스(LIO_P)로 전달된 8 비트의 리드 패리티 비트를 이용하여 노멀 글로벌 데이터 버스(GIO_N)로 전달된 리드 데이터를 에러 정정하거나, 라이트 회로(140)에 저장된 라이트 패리티 비트를 이용하여 라이트 회로(140)에 저장된 마스크드 라이트 데이터를 에러 정정할 수 있다. 이 때, 에러 정정부(154)는 에러 정정된 데이터를 저장할 수 있다. 예를 들어, 에러 정정부(154)는 리드 블럭킹 신호(RD_BK)가 활성화되면, 패리티 로컬 데이터 버스(LIO_P)로 전달된 8 비트의 리드 패리티 비트를 이용하여 노멀 글로벌 데이터 버스(GIO_N)로 전달된 리드 데이터를 에러 정정하는 대신에, 라이트 회로(140)에 저장된 라이트 패리티 비트를 이용하여 라이트 회로(140)에 저장된 마스크드 라이트 데이터를 에러 정정할 수 있다.
다수 개의 데이터 출력 회로(180)는 ECC 회로(150)에 의해 에러 정정된 데이터를 다수 개의 데이터 패드(DQ_PAD)를 통해 메모리 장치(100) 외부로 송신할 수 있다. 다수 개의 데이터 출력 회로(180) 각각은 노멀 글로벌 데이터 버스(GIO_N)에 실린 128 비트의 리드 데이터를 16:1로 병-직렬 변환할 수 있다. 그리고 8 비트의 데이터 패드(DQ_PAD) 각각으로는 16 비트의 리드 데이터가 직렬로 출력될 수 있다.
도 4 는 도 3 의 마스킹 제어부(126)의 상세 블록도 이다. 이하에서, 컬럼 어드레스(CA)는 6 비트로 구성(즉, CA<5:0>)된 것을 예로 들어 설명한다.
도 4 를 참조하면, 마스킹 제어부(126)는 제 1 래치부(310), 제 2 래치부(320), 블럭킹 판정부(330) 및 어드레스 비교부(340)를 포함할 수 있다.
제 1 래치부(310)는 라이트 커맨드(WT) 혹은 마스크드 라이트 커맨드(MWT)가 입력될 때 입력되는 컬럼 어드레스(CA<5:0>)를 저장할 수 있다. 마스킹 제어부(126)는 라이트 커맨드(WT) 및 마스크드 라이트 커맨드(MWT)를 입력받아 오아 연산을 수행하는 로직 게이트(OR1)을 더 포함할 수 있으며, 제 1 래치부(310)는 로직 게이트(OR1)의 출력에 따라 입력되는 컬럼 어드레스(CA<5:0>)를 저장할 수 있다.
제 2 래치부(320)는 마스크드 라이트 커맨드(MWT)에 따라 제 1 래치부(310)의 출력(LAT_OUT1)을 저장할 수 있다.
블럭킹 판정부(330)는 라이트 커맨드(WT), 마스크드 라이트 커맨드(MWT) 및 리드 커맨드(RD)에 따라 비교 인에이블 신호(COMP_EN)를 생성할 수 있다. 블럭킹 판정부(330)는 라이트 커맨드(WT) 혹은 마스크드 라이트 커맨드(MWT) 입력 후 마스크드 라이트 커맨드(MWT)가 연속하여 입력되면, 비교 인에이블 신호(COMP_EN)를 활성화시킬 수 있다. 또한, 블럭킹 판정부(340)는 리드 커맨드(RD)가 입력되면 제 1 래치부(310) 및 제 2 래치부(320)를 리셋시키기 위한 초기화 신호(RESET)를 생성할 수 있다.
어드레스 비교부(340)는 비교 인에이블 신호(COMP_EN)에 따라 입력되는 컬럼 어드레스(CA<5:0>)와 제 2 래치부(320)의 출력(LAT_OUT2)을 비교하고, 비교 결과에 따라 리드 블럭킹 신호(RD_BK)를 활성화시킬 수 있다. 어드레스 비교부(340)는 입력되는 컬럼 어드레스(CA<5:0>)와 제 2 래치부(320)의 출력(LAT_OUT2)이 일치할 때 리드 블럭킹 신호(RD_BK)를 활성화시킬 수 있다.
도 5a 내지 5d 는 도 4 의 마스킹 제어부(126)의 동작을 설명하기 위한 파형도 이다.
도 5a 는 라이트 커맨드(WT) 혹은 마스크드 라이트 커맨드(MWT)가 입력된 후 동일한 컬럼 어드레스(CA)에 대한 마스크드 라이트 커맨드(MWT)가 연속하여 입력되는 경우가 도시되어 있다.
도 5a 를 참조하면, 라이트 커맨드(WT) 혹은 마스크드 라이트 커맨드(MWT)와 함께 'ADD1'의 컬럼 어드레스(CA<5:0>)가 입력된다. 제 1 래치부(310)는 'ADD1'을 저장할 수 있다.
다음으로, 마스크드 라이트 커맨드(MWT)와 함께 동일 컬럼 어드레스(CA<5:0>)(즉, 'ADD1')가 입력된다. 제 1 래치부(310)는 입력되는 컬럼 어드레스(CA<5:0>)(즉, 'ADD1')를 저장하고, 제 2 래치부(320)는 제 1 래치부(310)의 출력(LAT_OUT1)(즉, 'ADD1')을 저장할 수 있다. 블럭킹 판정부(330)는 라이트 커맨드(WT) 혹은 마스크드 라이트 커맨드(MWT) 입력 후 마스크드 라이트 커맨드(MWT)가 연속하여 입력되는 것으로 판단하여 비교 인에이블 신호(COMP_EN)를 활성화시킬 수 있다. 어드레스 비교부(340)는 비교 인에이블 신호(COMP_EN)에 따라 입력되는 컬럼 어드레스(CA<5:0>)와 제 2 래치부(320)의 출력(LAT_OUT2)을 비교하여 리드 블럭킹 신호(RD_BK)를 활성화시킬 수 있다.
다음으로, 마스크드 라이트 커맨드(MWT)와 함께 동일 'ADD1'의 컬럼 어드레스(CA<5:0>)가 입력되는 경우도, 어드레스 비교부(340)는 비교 인에이블 신호(COMP_EN)에 따라 입력되는 컬럼 어드레스(CA<5:0>)와 제 2 래치부(320)의 출력(LAT_OUT2)을 비교하여 리드 블럭킹 신호(RD_BK)를 활성화시킬 수 있다.
이 때, 리드 커맨드(RD)가 입력되지 않으므로, 블럭킹 판정부(330)는 초기화 신호(RESET)를 비활성화시킬 수 있다.
도 5b 는 라이트 커맨드(WT) 혹은 마스크드 라이트 커맨드(MWT)가 입력된 후 다른 컬럼 어드레스(CA)에 대한 마스크드 라이트 커맨드(MWT)가 연속하여 입력되는 경우가 도시되어 있다.
도 5b 를 참조하면, 라이트 커맨드(WT) 혹은 마스크드 라이트 커맨드(MWT)와 함께 'ADD1'의 컬럼 어드레스(CA<5:0>)가 입력된다.
다음으로, 마스크드 라이트 커맨드(MWT)와 함께 다른 컬럼 어드레스(CA<5:0>)(즉, 'ADD2')가 입력된다. 이 때, 연속되는 마스크드 라이트 커맨드(MWT)가 입력되므로 블럭킹 판정부(330)는 비교 인에이블 신호(COMP_EN)를 활성화시킨다. 하지만, 입력되는 컬럼 어드레스(CA<5:0>)(즉, 'ADD2')와 제 2 래치부(320)의 출력(LAT_OUT2)(즉, 'ADD1')이 서로 다른 값을 가지므로, 어드레스 비교부(340)는 리드 블럭킹 신호(RD_BK)를 비활성화시킨다.
마찬가지로, 마스크드 라이트 커맨드(MWT)가 연속하여 입력된다. 블럭킹 판정부(330)가 비교 인에이블 신호(COMP_EN)를 활성화시키더라도, 입력되는 컬럼 어드레스(CA<5:0>)(즉, 'ADD1')와 제 2 래치부(320)의 출력(LAT_OUT2)(즉, 'ADD2')이 서로 다른 값을 가지므로, 어드레스 비교부(340)는 리드 블럭킹 신호(RD_BK)를 비활성화시킨다.
이 때, 리드 커맨드(RD)가 입력되지 않으므로, 블럭킹 판정부(330)는 초기화 신호(RESET)를 비활성화시킬 수 있다.
도 5c 는 라이트 커맨드(WT) 혹은 마스크드 라이트 커맨드(MWT)가 입력된 후 동일한 컬럼 어드레스(CA)에 대한 라이트 커맨드(WT)가 연속하여 입력되는 경우가 도시되어 있다.
도 5c 를 참조하면, 라이트 커맨드(WT) 혹은 마스크드 라이트 커맨드(MWT)와 함께 'ADD1'의 컬럼 어드레스(CA<5:0>)가 입력된다.
다음으로, 라이트 커맨드(WT)와 함께 동일 컬럼 어드레스(CA<5:0>)(즉, 'ADD1')가 입력된다. 이 때, 마스크드 라이트 커맨드(MWT)가 연속하여 입력되지 않으므로, 제 2 래치부(320)는 제 1 래치부(310)의 출력(LAT_OUT1)(즉, 'ADD1')을 저장하지 않으며, 블럭킹 판정부(330)는 비교 인에이블 신호(COMP_EN)를 비활성화시킨다. 이에 따라, 어드레스 비교부(340)는 리드 블럭킹 신호(RD_BK)를 비활성화시킨다.
다음으로, 마스크드 라이트 커맨드(MWT)와 함께 동일 'ADD1'의 컬럼 어드레스(CA<5:0>)가 입력된다. 이 때, 연속되는 마스크드 라이트 커맨드(MWT)가 입력되므로, 블럭킹 판정부(330)는 비교 인에이블 신호(COMP_EN)를 활성화시키고, 이에 따라 어드레스 비교부(340)는 입력되는 컬럼 어드레스(CA<5:0>)와 제 2 래치부(320)의 출력(LAT_OUT2)을 비교하여 리드 블럭킹 신호(RD_BK)를 활성화시킬 수 있다.
이 때, 리드 커맨드(RD)가 입력되지 않으므로, 블럭킹 판정부(330)는 초기화 신호(RESET)를 비활성화시킬 수 있다.
도 5d 는 라이트 커맨드(WT) 혹은 마스크드 라이트 커맨드(MWT)가 입력된 후 동일한 컬럼 어드레스(CA)에 대한 리드 커맨드(RD)가 입력되는 경우가 도시되어 있다.
도 5d 를 참조하면, 라이트 커맨드(WT) 혹은 마스크드 라이트 커맨드(MWT)와 함께 'ADD1'의 컬럼 어드레스(CA<5:0>)가 입력된다.
다음으로, 마스크드 라이트 커맨드(MWT)와 함께 동일 컬럼 어드레스(CA<5:0>)(즉, 'ADD1')가 입력되어, 블럭킹 판정부(330)는 비교 인에이블 신호(COMP_EN)를 활성화시키고, 어드레스 비교부(340)는 리드 블럭킹 신호(RD_BK)를 활성화시킨다.
다음으로, 리드 커맨드(RD)와 함께 동일 'ADD1'의 컬럼 어드레스(CA<5:0>)가 입력된다. 이 때, 연속되는 마스크드 라이트 커맨드(MWT)가 입력되지 않으므로, 블럭킹 판정부(330)는 비교 인에이블 신호(COMP_EN)를 비활성화시키고, 초기화 신호(RESET)를 활성화시킬 수 있다. 이에 따라 제 1 래치부(310) 및 제 2 래치부(320)는 리셋될 수 있다.
이하, 도 2 내지 도 7 을 참조하여, 본 발명의 실시예에 따른 메모리 장치의 동작을 설명하기로 한다.
도 6 은 본 발명의 실시예에 따른 메모리 장치의 동작을 설명하기 위한 플로우 차트 이다. 도 7 은 도 6 의 메모리 장치의 동작을 설명하기 위한 타이밍도 이다.
도 6 및 도 7 을 참조하면, 메모리 장치(100)는 클럭(CLK)의 상승 또는 하강 에지에 맞추어 메모리 컨트롤러(200)로부터 입력되는 커맨드(CMD) 및 어드레스(ADDR)(도 7 의 어드레스 신호(CAS2))를 입력받는다(S610).
커맨드 디코더(122)는 커맨드(CMD)를 디코딩하여 마스크드 라이트 커맨드(MWT)를 생성한다. 마스크드 라이트 커맨드(MWT)에 응답하여, 내부 커맨드 생성부(124)는 내부 리드 커맨드(IRD)를 생성할 수 있다(S620). 이 때, 내부 리드 커맨드(IRD)은 라이트 레이턴시(WL) 보다 소정의 클럭(CLK) 상승 또는 하강 에지 앞에서 발생될 수 있다. 예컨대, 내부 리드 커맨드(IRD)은 라이트 레이턴시(WL) 보다 tCCD 타이밍 앞에서 발생될 수 있다. tCCD 타이밍은 카스-투-카스 커맨드 지연 CAS (column address strobe) to CAS command delay) 시간으로 정의될 수 있다.
어드레스 버퍼 회로(128)는 어드레스(ADDR)를 버퍼링하여 컬럼 어드레스(CA)를 생성할 수 있다. 컬럼 디코딩 회로(160)는 내부 리드 커맨드(IRD)에 응답하여, 컬럼 어드레스(CA)에 대응하는 컬럼 선택 신호(Yi)를 소정 시간(t1) 후에 활성화시킨다. 컬럼 선택 신호(Yi)의 활성화에 응답하여, 노멀 셀 영역(110N)로부터 노멀 글로벌 데이터 버스(GIO_N)로 리드 데이터가 독출되고, 패리티 영역(110P)로부터 리드 패리티 비트가 패리티 글로벌 데이터 버스(GIO_P)로 독출될 수 있다.
마스킹 제어부(126)는 라이트 커맨드(WT) 혹은 마스크드 라이트 커맨드(MWT)가 입력된 후 동일한 컬럼 어드레스(CA)에 대해 마스크드 라이트 커맨드(MWT)가 입력되는 경우, 리드 블럭킹 신호(RD_BK)를 활성화시킬 수 있다(S630). 이와 관련된 설명은 도 4 내지 도 5d 에 설명되어있으므로 상세한 설명은 생략하기로 한다.
리드 블럭킹 신호(RD_BK)가 비활성화되는 경우(S630의 NO), 리드 회로(130)는 활성화된다. 즉, 리드 회로(130)는 내부 리드 커맨드(IRD)에 응답하여 노멀 셀 영역(110N)로부터 독출된 리드 데이터를 노멀 글로벌 데이터 버스(GIO_N)로 전달하고, 패리티 영역(110P)로부터 독출된 리드 패리티 비트를 패리티 글로벌 데이터 버스(GIO_P)로 전달할 수 있다. ECC 회로(150)의 에러 정정부(154)는 내부 리드 명령(IRD)에 응답하여 패리티 로컬 데이터 버스(LIO_P)로 전달된 8 비트의 리드 패리티 비트를 이용하여 노멀 글로벌 데이터 버스(GIO_N)로 전달된 리드 데이터를 에러 정정하고, 에러 정정된 데이터를 저장할 수 있다(S640).
반면, 리드 블럭킹 신호(RD_BK)가 활성화되는 경우(S630의 YES), 리드 회로(130)는 비활성화되어 동작하지 않는다. 대신, 에러 정정부(154)는 내부 리드 커맨드(IRD)에 응답하여, 라이트 회로(140)에 저장된 라이트 패리티 비트를 이용하여 라이트 회로(140)에 저장된 마스크드 라이트 데이터를 에러 정정하고, 에러 정정된 데이터를 저장할 수 있다(S650).
한편, 다수 개의 데이터 입력 회로(170)는 어드레스(ADDR)와 함께 수신되는 클럭(CLK)의 마지막 상승 에지로부터 라이트 레이턴시(WL) 후, 데이터 패드(DQ_PAD)로 라이트 데이터를 입력받는다(S660). 예를 들어, 16 버스트 길이(BL)에 해당하는 (0-1-2-3-4-5-6-7-8-9-a-b-c-d-e-f)의 라이트 데이터가 데이터 스트로브 신호(DQS)의 상승 및 하강 에지에 맞추어 입력될 수 있다.
데이터 마스크 신호(DM)는 라이트 데이터 중 특정 비트(예를 들어, 두 번째 비트)를 마스킹하기 위하여 로직 하이 레벨 (즉, "1")로 입력될 수 있다. 이에 따라, 데이터 입력 회로(170)는 데이터 마스크 신호(DM) 및 라이트 데이터에 따라 두번째 비트가 마스킹된 마스크드 라이트 데이터를 생성할 수 있다(S670). 또한, 내부 커맨드 생성부(124)는 내부 라이트 명령(IWT)은 데이터 패드(DQ_PAD)를 통해 라이트 데이터의 마지막 비트가 입력된 후, 클럭(CLK)의 상승 에지에 맞추어 발생될 수 있다.
ECC 회로(150)의 패리티 생성부(152)는 내부 라이트 커맨드(IWT)에 응답하여 마스크드 라이트 데이터와 저장된 에러 정정된 데이터 중 마스킹된 비트에 해당하는 데이터에 대하여 라이트 패리티 비트를 생성할 수 있다(S680).
이 후, 컬럼 디코딩 회로(160)는 내부 라이트 명령(IWT)에 응답하여, 컬럼 어드레스(CA)에 대응하는 컬럼 선택 신호(Yi)를 소정 시간(t2) 후에 다시 활성화시킬 수 있다. 이에 따라, 라이트 회로(140)는 마스크드 라이트 데이터와 라이트 패리티 비트를 노멀 셀 영역과 패리티 영역에 각각 저장할 수 있다(S690). 이 때, 라이트 회로(140)는 마스크드 라이트 데이터와 라이트 패리티 비트를 저장할 수 있다.
상기와 같이, 본 발명의 실시예에 따른 메모리 장치는 내부적으로 리드(Read)-변경(Modification)-라이트(Write) 동작을 수반하는 마스크드 라이트 동작을 수행할 때, 라이트 커맨드 입력 후 동일한 어드레스에 대해 마스크드 라이트 커맨드가 연속하여 입력되는 경우 내부 리드 동작을 블럭킹할 수 있다. 따라서, 마스크드 라이트 동작에 따른 전류 소모를 최소화할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
10: 메모리 시스템 100: 메모리 장치
110: 메모리 어레이 영역 120: 커맨드 제어 회로
130: 리드 회로 140: 라이트 회로
150: ECC 회로 200: 메모리 컨트롤러

Claims (20)

  1. 라이트 커맨드, 리드 커맨드 및 마스크드 라이트 커맨드를 포함하는 커맨드, 어드레스 및 라이트 데이터를 전송하고, 리드 데이터를 입력받는 컨트롤러; 및
    상기 마스크드 라이트 커맨드에 응답하여, 내부 리드 동작, 내부 변경 동작, 내부 라이트 동작을 순차적으로 수행하며, 상기 라이트 커맨드 입력 후 동일한 어드레스에 대해 상기 마스크드 라이트 커맨드가 연속하여 입력되면 상기 내부 리드 동작을 생략하는 메모리 장치
    를 포함하는 메모리 시스템.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 내부 리드 동작은, 상기 어드레스에 대응되는 메모리 셀들로부터 상기 리드 데이터 및 리드 패리티 비트를 독출하는 동작을 포함하고,
    상기 내부 변경 동작은, 상기 리드 패리티 비트를 이용하여 상기 리드 데이터를 에러 정정하고, 상기 에러 정정된 데이터와 상기 라이트 데이터를 토대로 라이트 패리티 비트를 생성하는 동작을 포함하고,
    상기 내부 라이트 동작은 상기 라이트 데이터 및 상기 라이트 패리티 비트를 상기 어드레스에 대응되는 메모리 셀들에 라이트하는 동작을 포함하는 메모리 시스템.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 내부 리드 동작이 생략되는 경우,
    상기 내부 변경 동작은 기저장된 패리티 비트를 이용하여 기저장된 데이터를 에러 정정하여 수행되는 메모리 시스템.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 메모리 장치는,
    메모리 셀들을 포함하는 메모리 어레이 영역;
    상기 마스크드 라이트 커맨드가 입력되면 내부 리드 커맨드 및 내부 라이트 커맨드를 순차적으로 생성하고, 상기 라이트 커맨드 입력 후 동일한 어드레스에 대해 상기 마스크드 라이트 커맨드가 연속하여 입력되면 리드 블럭킹 신호를 활성화시키는 커맨드 제어 회로;
    상기 내부 리드 커맨드에 응답하여 상기 어드레스에 대응하는 상기 메모리 어레이 영역으로부터 상기 리드 데이터 및 리드 패리티 비트를 독출하며, 상기 리드 블럭킹 신호에 응답하여 비활성화되는 리드 회로;
    상기 내부 라이트 커맨드에 응답하여, 상기 라이트 데이터와 라이트 패리티 비트를 상기 메모리 어레이 영역에 라이트하는 라이트 회로; 및
    상기 리드 블럭킹 신호 및 상기 내부 리드 커맨드에 응답하여 상기 리드 패리티 비트를 이용하여 상기 리드 데이터를 에러 정정하거나 상기 라이트 회로에 저장된 패리티 비트를 이용하여 상기 라이트 회로에 저장된 데이터를 에러 정정하는 에러 정정 회로
    를 포함하는 메모리 시스템.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서,
    상기 에러 정정 회로는,
    상기 내부 라이트 커맨드에 응답하여, 상기 라이트 데이터와 상기 에러 정정된 데이터를 토대로 상기 라이트 패리티 비트를 생성하는 메모리 시스템.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서,
    상기 에러 정정 회로는,
    상기 리드 블럭킹 신호가 활성화되면, 상기 라이트 회로에 저장된 상기 패리티 비트를 이용하여 상기 라이트 회로에 저장된 상기 데이터를 에러 정정하는 메모리 시스템.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서,
    상기 커맨드 제어 회로는,
    상기 마스크드 라이트 커맨드가 입력되면 상기 내부 리드 커맨드 및 상기 내부 라이트 커맨드를 순차적으로 생성하는 내부 커맨드 생성부; 및
    상기 라이트 커맨드 입력 후 동일한 어드레스에 대해 상기 마스크드 라이트 커맨드가 연속하여 입력되면 리드 블럭킹 신호를 활성화시키는 마스킹 제어부
    를 포함하는 메모리 시스템.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 마스킹 제어부는,
    상기 라이트 커맨드 혹은 상기 마스크드 라이트 커맨드가 입력될 때 상기 어드레스를 저장하고, 상기 마스크드 라이트 커맨드에 따라 저장된 어드레스와 현재 입력되는 어드레스를 비교하여 상기 리드 블럭킹 신호를 활성화시키는 메모리 시스템.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 마스킹 제어부는,
    상기 리드 커맨드가 입력되면 상기 저장된 어드레스를 초기화 시키는 메모리 시스템.
  10. 노멀 셀 영역 및 패리티 영역;
    마스크드 라이트 커맨드가 입력되면 내부 리드 커맨드 및 내부 라이트 커맨드를 순차적으로 생성하는 내부 커맨드 생성부;
    라이트 커맨드 입력 후 동일한 어드레스에 대해 상기 마스크드 라이트 커맨드가 연속하여 입력되면 리드 블럭킹 신호를 활성화시키는 마스킹 제어부;
    상기 내부 리드 커맨드에 응답하여 상기 노멀 셀 영역 및 상기 패리티 영역으로부터 리드 데이터 및 리드 패리티 비트를 독출하며, 상기 리드 블럭킹 신호에 응답하여 비활성화되는 리드 회로;
    상기 내부 라이트 커맨드에 응답하여 상기 노멀 셀 영역 및 상기 패리티 영역에 마스크드 라이트 데이터 및 라이트 패리티 비트를 각각 라이트 하는 라이트 회로; 및
    상기 리드 블럭킹 신호 및 내부 리드 커맨드에 응답하여 상기 리드 패리티 비트를 이용하여 상기 리드 데이터를 에러 정정하거나 상기 라이트 회로에 저장된 라이트 패리티 비트를 이용하여 상기 라이트 회로에 저장된 마스크드 라이트 데이터를 에러 정정하는 에러 정정부
    를 포함하는 메모리 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    데이터 마스크 신호에 따라 라이트 데이터를 마스킹하여 하나 이상의 마스킹된 비트를 포함하는 상기 마스크드 라이트 데이터를 생성하는 데이터 입력 회로; 및
    상기 내부 라이트 커맨드에 응답하여, 상기 마스크드 라이트 데이터와, 상기 에러 정정된 데이터 중 마스킹된 비트에 해당하는 데이터에 대하여 패리티 비트를 생성하는 패리티 생성부
    를 더 포함하는 메모리 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 마스킹 제어부는,
    상기 라이트 커맨드 혹은 상기 마스크드 라이트 커맨드가 입력될 때 상기 어드레스를 저장하는 제 1 래치부;
    상기 마스크드 라이트 커맨드에 따라 상기 제 1 래치부의 출력을 저장하는 제 2 래치부;
    상기 라이트 커맨드 혹은 상기 마스크드 라이트 커맨드 입력 후 상기 마스크드 라이트 커맨드가 입력되면, 비교 인에이블 신호를 생성하는 블럭킹 판정부; 및
    상기 비교 인에이블 신호에 따라 상기 어드레스와 상기 제 2 래치부의 출력을 비교하고, 비교 결과에 따라 상기 리드 블럭킹 신호를 활성화시키는 어드레스 비교부
    를 포함하는 메모리 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 블럭킹 판정부는 리드 커맨드가 입력되면 상기 제 1 및 제 2 래치부를 리셋시키는 초기화 신호를 생성하는 메모리 장치.
  14. 마스크드 라이트 커맨드 및 어드레스를 입력받는 단계;
    상기 마스크드 라이트 커맨드에 응답하여 내부 리드 커맨드 및 내부 라이트 커맨드를 순차적으로 생성하는 단계;
    라이트 커맨드 입력 후 동일한 어드레스에 대해 상기 마스크드 라이트 커맨드가 연속하여 입력된 경우 리드 블럭킹 신호를 활성화시키는 단계;
    상기 리드 블럭킹 신호가 활성화된 경우, 상기 내부 리드 커맨드에 응답하여 기저장된 패리티 비트를 이용하여 기저장된 데이터를 에러 정정하는 단계;
    마스크드 라이트 데이터를 입력받는 단계;
    상기 내부 라이트 커맨드에 응답하여, 상기 마스크드 라이트 데이터 및 상기 에러 정정된 데이터를 토대로 라이트 패리티 비트를 생성하는 단계; 및
    상기 마스크드 라이트 데이터 및 상기 라이트 패리티 비트를 상기 어드레스에 대응하는 메모리 셀들에 라이트하는 단계
    를 포함하는 메모리 장치의 동작 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서,
    상기 메모리 셀들에 라이트하는 단계는,
    라이트 회로에 의해 수행되며, 라이트 회로는 상기 마스크드 라이트 데이터 및 상기 라이트 패리티 비트를 상기 기저장된 패리티 비트 및 상기 기저장된 데이터로 각각 저장하는 메모리 장치의 동작 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서,
    상기 리드 블럭킹 신호가 비활성화된 경우, 상기 내부 리드 커맨드에 응답하여 상기 어드레스에 대응하는 상기 메모리 셀들로부터 독출된 리드 패리티 비트를 이용하여 상기 메모리 셀들로부터 독출된 리드 데이터를 에러 정정하는 단계
    를 더 포함하는 메모리 장치의 동작 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서,
    상기 리드 블럭킹 신호를 활성화시키는 단계는,
    상기 라이트 커맨드 혹은 상기 마스크드 라이트 커맨드에 따라 입력되는 상기 어드레스를 저장하는 단계;
    상기 마스크드 라이트 커맨드가 연속하여 입력되면, 상기 저장된 어드레스와 상기 연속된 마스크드 라이트 커맨드에 따라 입력되는 상기 어드레스를 비교하는 단계; 및
    비교 결과가 일치하면, 상기 리드 블럭킹 신호를 활성화시키는 단계
    를 포함하는 메모리 장치의 동작 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    상기 리드 블럭킹 신호를 활성화시키는 단계는,
    상기 라이트 커맨드 혹은 상기 마스크드 라이트 커맨드가 입력된 후, 리드 커맨드가 입력되면 상기 저장된 어드레스를 리셋하는 단계
    를 더 포함하는 메모리 장치의 동작 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서,
    상기 마스크드 라이트 데이터를 입력받는 단계는,
    라이트 데이터를 입력받는 단계; 및
    데이터 마스크 신호에 따라 상기 라이트 데이터를 마스킹하여 하나 이상의 마스킹된 비트를 포함하는 상기 마스크드 라이트 데이터를 생성하는 단계
    를 포함하는 메모리 장치의 동작 방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19 항에 있어서,
    상기 라이트 패리티 비트를 생성하는 단계는,
    상기 내부 라이트 커맨드에 응답하여, 상기 마스크드 라이트 데이터 및 상기 에러 정정된 데이터 중 상기 마스킹된 비트에 해당하는 데이터에 대하여 상기 라이트 패리티 비트를 생성하는 메모리 장치의 동작 방법.
KR1020170045990A 2017-04-10 2017-04-10 메모리 시스템, 메모리 장치 및 그의 동작 방법 KR102358321B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170045990A KR102358321B1 (ko) 2017-04-10 2017-04-10 메모리 시스템, 메모리 장치 및 그의 동작 방법
US15/810,335 US10445176B2 (en) 2017-04-10 2017-11-13 Memory system, memory device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170045990A KR102358321B1 (ko) 2017-04-10 2017-04-10 메모리 시스템, 메모리 장치 및 그의 동작 방법

Publications (2)

Publication Number Publication Date
KR20180114361A KR20180114361A (ko) 2018-10-18
KR102358321B1 true KR102358321B1 (ko) 2022-02-08

Family

ID=63711523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170045990A KR102358321B1 (ko) 2017-04-10 2017-04-10 메모리 시스템, 메모리 장치 및 그의 동작 방법

Country Status (2)

Country Link
US (1) US10445176B2 (ko)
KR (1) KR102358321B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7197998B2 (ja) * 2018-05-02 2022-12-28 キヤノン株式会社 メモリコントローラおよびメモリコントローラで実施される方法
KR20200046245A (ko) * 2018-10-24 2020-05-07 삼성전자주식회사 메모리 모듈 및 메모리 시스템의 동작 방법
US20220100409A1 (en) * 2020-09-30 2022-03-31 Changxin Memory Technologies, Inc. Memory and method for testing memory
KR20220118265A (ko) * 2021-02-18 2022-08-25 에스케이하이닉스 주식회사 데이터마스킹동작을 수행하는 전자장치
JP7431791B2 (ja) * 2021-12-01 2024-02-15 株式会社日立製作所 ストレージシステム及びデータ処理方法
CN115291816B (zh) * 2022-10-10 2022-12-09 新云滕(云南)科技有限公司 一种用于基于三维可视化的配电管理系统的存储器系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448742A (en) * 1992-05-18 1995-09-05 Opti, Inc. Method and apparatus for local memory and system bus refreshing with single-port memory controller and rotating arbitration priority
US9071246B2 (en) * 2007-09-14 2015-06-30 Agate Logic, Inc. Memory controller for heterogeneous configurable integrated circuits
KR20090055199A (ko) 2007-11-28 2009-06-02 삼성전자주식회사 반도체 장치
US9432298B1 (en) * 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
US9588840B2 (en) * 2013-04-18 2017-03-07 Samsung Electronics Co., Ltd. Memory devices that perform masked write operations and methods of operating the same
KR20140126220A (ko) * 2013-04-18 2014-10-30 삼성전자주식회사 분할 배치되는 ecc 회로를 포함하는 반도체 메모리 장치
US9508409B2 (en) 2014-04-16 2016-11-29 Micron Technology, Inc. Apparatuses and methods for implementing masked write commands

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
공개특허공보 제10-2014-0126225호(2014.10.30.) 1부*

Also Published As

Publication number Publication date
US20180293133A1 (en) 2018-10-11
US10445176B2 (en) 2019-10-15
KR20180114361A (ko) 2018-10-18

Similar Documents

Publication Publication Date Title
KR102358321B1 (ko) 메모리 시스템, 메모리 장치 및 그의 동작 방법
KR102258140B1 (ko) 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 메모리 시스템
CN113409856B (zh) 半导体存储器装置和包括半导体存储器装置的存储器系统
US10956260B2 (en) Semiconductor memory devices, and methods of operating semiconductor memory devices
US8286054B2 (en) Semiconductor memory, operating method of semiconductor memory, and system
US10658064B2 (en) Memory device and test method thereof
US9589676B2 (en) Semiconductor device and operating method thereof
US10379947B2 (en) Semiconductor device
US20170286218A1 (en) Semiconductor devices, and semiconductor systems
KR102504178B1 (ko) 반도체장치
CN110942798A (zh) 半导体存储器件、存储系统及操作半导体存储器件的方法
US11461167B2 (en) Semiconductor devices
US11544010B2 (en) Apparatuses and methods to mask write operations for a mode of operation using ECC circuitry
US10319455B2 (en) Semiconductor device
KR20190072144A (ko) 에러정정방법 및 이를 이용한 반도체장치
US11947810B2 (en) Semiconductor memory device and memory system including the same
US10379786B2 (en) Semiconductor devices
US11501844B2 (en) Memory device and test method thereof
US10290333B2 (en) Semiconductor device
KR20180027655A (ko) 테스트방법 및 이를 이용한 반도체시스템
KR20210023317A (ko) 반도체장치
KR20180086817A (ko) 반도체장치
CN118053469A (zh) 用于增强元数据支持的设备及方法
KR20190067669A (ko) 전자장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant