CN115291816B - 一种用于基于三维可视化的配电管理系统的存储器系统 - Google Patents
一种用于基于三维可视化的配电管理系统的存储器系统 Download PDFInfo
- Publication number
- CN115291816B CN115291816B CN202211234233.9A CN202211234233A CN115291816B CN 115291816 B CN115291816 B CN 115291816B CN 202211234233 A CN202211234233 A CN 202211234233A CN 115291816 B CN115291816 B CN 115291816B
- Authority
- CN
- China
- Prior art keywords
- bank
- memory bank
- memory
- mask
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009826 distribution Methods 0.000 title claims abstract description 34
- 238000012800 visualization Methods 0.000 title claims abstract description 11
- 230000004913 activation Effects 0.000 claims abstract description 23
- 230000003213 activating effect Effects 0.000 claims abstract description 4
- 238000007726 management method Methods 0.000 description 18
- 238000012217 deletion Methods 0.000 description 9
- 230000037430 deletion Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000007 visual effect Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种用于基于三维可视化的配电管理系统的存储器系统，包括处理器、存储器控制器以及多个存储体；存储器控制器被配置为进行以下操作：从处理器接收存储体激活指令；根据存储体激活指令以及预定义规则，生成用于选择存储体的掩码列表；从处理器接收针对第一存储体的数据读取指令，其中，针对第一存储体的数据读取指令的奇偶校验位的一部分由用于选择存储体的第一掩码覆盖；在接收到针对第一存储体的数据读取指令之后，根据用于选择存储体的掩码列表确定针对第一存储体的数据读取指令要被发送到第一存储体；在确定针对第一存储体的数据读取指令要被发送到第一存储体之后，向第一存储体发送针对第一存储体的数据读取指令。
Description
技术领域
本发明是关于配电管理系统，特别是关于一种用于基于三维可视化的配电管理系统的存储器系统。
背景技术
目前配电系统的设计多是本着技术先进、可靠、灵活的原则，在对系统做了详尽分析的基础上实施的设计。这些系统多采用网络化的集散设计架构，在充分利用开关本体功能的基础上，实现技术领先的“三遥”（高压配电系统的遥信、遥测和遥控）或“两遥”（低压配电系统的遥测和遥信）的控制配电系统。在现有配电系统的基础上，目前提出了一种三维可视化的配电管理系统，这类系统能够基于BIM（建筑信息模型），实现用户人机交互界面的全面可视化。
在实现配电管理系统的可视化的过程中，发现当前需要提升存储器与处理器之间的配合关系，以提升数据读取效率和系统稳定性。具体而言，由于三维可视化的基本需求，用于实现三维可视化的底层数据量较大，并且数据种类繁多，而大型工业企业场所内部的配电网络极为复杂，所以需要对于配电网络相关数据进行分区管理，例如在某工业园区内部，对于运输部门的配电系统和对于生产部门的配电管理需要分开进行，两个部门的相关数据也需要分开存储，以避免在清理数据时发生错误删除和错误写入数据的问题。针对这种特定的需要分区存储的情形，本发明提出了一种高效的数据读取方式。
发明内容
为实现上述目的，本发明提供了一种用于基于三维可视化的配电管理系统的存储器系统，包括处理器、存储器控制器以及多个存储体；存储器控制器被配置为进行以下操作：从处理器接收存储体激活指令，其中，存储体激活指令包括对于被激活的存储体的数量的指示；根据存储体激活指令以及预定义规则，生成用于选择存储体的掩码列表；从处理器接收针对第一存储体的数据读取指令，其中，针对第一存储体的数据读取指令的奇偶校验位的一部分由用于选择存储体的第一掩码覆盖；在接收到针对第一存储体的数据读取指令之后，根据用于选择存储体的掩码列表确定针对第一存储体的数据读取指令要被发送到第一存储体；在确定针对第一存储体的数据读取指令要被发送到第一存储体之后，向第一存储体发送针对第一存储体的数据读取指令。
在上述任一方案中优选的实施例，当被激活的存储体的数量是2时，根据存储体激活指令以及预定义规则，生成用于选择存储体的掩码列表包括如下步骤：根据存储体激活指令，确定被激活的存储体的数量是2；根据被激活的存储体的数量是2，确定掩码的长度为1个比特；为具有最低编号的存储体分配掩码“0”；为具有最高编号的存储体分配掩码“1”；当被激活的存储体的数量是3时，根据存储体激活指令以及预定义规则，生成用于选择存储体的掩码列表包括如下步骤：根据存储体激活指令，确定被激活的存储体的数量是3；根据被激活的存储体的数量是3，确定掩码的长度为2个比特；为具有最低编号的存储体分配掩码“00”；为具有最高编号的存储体分配掩码“10”；为具有第二高编号的存储体分配掩码“01”。
在上述任一方案中优选的实施例，存储器控制器还被配置为进行以下操作：从处理器接收针对第二存储体的数据读取指令，其中，针对第二存储体的数据读取指令的奇偶校验位的一部分由用于选择存储体的第二掩码覆盖；在接收到针对第二存储体的数据读取指令之后，根据用于选择存储体的掩码列表确定针对第二存储体的数据读取指令要被发送到第二存储体。
在上述任一方案中优选的实施例，根据用于选择存储体的掩码列表确定针对第一存储体的数据读取指令要被发送到第一存储体包括如下步骤：在接收到针对第一存储体的数据读取指令之后，使用掩码列表中的第一掩码对针对第一存储体的数据读取指令的奇偶校验位进行解覆盖，其中，掩码列表中的第一掩码对应于第一存储体；根据解覆盖之后的奇偶校验位对针对第一存储体的数据读取指令进行校验；如果校验成功，则确定针对第一存储体的数据读取指令要被发送到第一存储体。
在上述任一方案中优选的实施例，根据用于选择存储体的掩码列表确定针对第二存储体的数据读取指令要被发送到第二存储体包括如下步骤：在接收到针对第二存储体的数据读取指令之后，使用掩码列表中的第一掩码对针对第二存储体的数据读取指令的奇偶校验位进行解覆盖，其中，掩码列表中的第一掩码对应于第一存储体；根据解覆盖之后的奇偶校验位对针对第二存储体的数据读取指令进行校验；如果校验不成功，则使用掩码列表中的第二掩码对针对第二存储体的数据读取指令的奇偶校验位进行解覆盖，其中，掩码列表中的第二掩码对应于第二存储体；根据解覆盖之后的奇偶校验位对针对第二存储体的数据读取指令进行校验；如果校验成功，则确定针对第二存储体的数据读取指令要被发送到第二存储体。
在上述任一方案中优选的实施例，存储器控制器还被配置为进行以下操作：如果在使用掩码列表中的所有掩码解覆盖针对第一存储体的数据读取指令的奇偶校验位之后，都不能成功校验解覆盖之后的奇偶校验位，则向处理器发送错误指令。
在上述任一方案中优选的实施例，存储器控制器还被配置为进行以下操作：向第一存储体发送对于被激活的存储体的数量的指示；从第一存储体接收第一存储体的数据，其中，第一存储体的数据的奇偶校验位的一部分由用于选择存储体的第一掩码覆盖；在接收到第一存储体的数据之后，根据用于选择存储体的掩码列表确定第一存储体的数据是否有效；如果确定第一存储体的数据有效，则将第一存储体的数据发送给处理器。
在上述任一方案中优选的实施例，根据用于选择存储体的掩码列表确定第一存储体的数据是否有效包括如下步骤：在接收到第一存储体的数据之后，使用掩码列表中的第一掩码对第一存储体的数据的奇偶校验位进行解覆盖，其中，掩码列表中的第一掩码对应于第一存储体；根据解覆盖之后的奇偶校验位对第一存储体的数据进行校验；如果校验成功，则确定第一存储体的数据有效。
在上述任一方案中优选的实施例，存储器控制器还被配置为进行以下操作：向第二存储体发送对于被激活的存储体的数量的指示；从第二存储体接收第二存储体的数据，其中，第二存储体的数据的奇偶校验位的一部分由用于选择存储体的第二掩码覆盖；在接收到第二存储体的数据之后，根据用于选择存储体的掩码列表确定第二存储体的数据是否有效；如果确定第二存储体的数据有效，则将第二存储体的数据发送给处理器。
与现有技术相比，本发明具有如下有益效果：
本发明通过存储器分块的方式可以避免前述误删除和误写入的问题，例如各个存储体可以被分时段的激活和去激活，如果针对激活的存储体的命令被错发给去激活的存储体，则去激活的存储体可以忽略该命令。但是操作多个存储体存在操作效率低下的问题，本发明旨在提升操作多个存储体的操作效率。
附图说明
图1是根据本发明的实施例的系统逻辑结构示意图。
图2是根据本发明的实施例的存储器控制器的逻辑结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
根据背景技术的介绍，为了避免在清理数据时发生对于重要的配电数据错误删除和错误写入的问题，对于可视化配电管理系统需要进行分块的数据存储。根据我方研究，如果不对配电数据进行分存储体的存储，则各个区域或者各个使用目的的配电数据需要混杂的存储在一个存储单元内，由于晶体管本身的特性，在进行高速读写操作时，总有一定概率导致针对第一区域的配电数据删除指令被理解为针对第二区域的配电数据删除指令（例如由于地址译码错误等原因），这将发生数据误删除的问题。由于现代配电网络数据繁杂，一旦某些关键数据被误删除，恢复相关数据将会花费大量时间，在数据恢复等待期内，为了保证用电安全，电力系统必须停机待检，该情形将导致极大的损失。错误写入的发生原因和后果与误删除类似。当然，可以通过复杂的逻辑设计避免误删除和误写入的问题，甚至可以通过数据保护的方式禁止某些关键数据被更改，但是这两种方式都存在较大缺陷，例如通过复杂的逻辑设计避免误删除和误写入的问题将导致大量的系统升级成本，因为在后续使用过程中由于数据量越来越大，各类保护逻辑也需要随之进行升级；通过数据保护的方式防止某些关键数据被更改则将导致系统操作的便利性降低。而通过存储器分块的方式可以避免前述误删除和误写入的问题，例如各个存储体可以被分时段的激活和去激活，如果针对激活的存储体的命令被错发给去激活的存储体，则去激活的存储体可以忽略该命令。但是操作多个存储体存在操作效率低下的问题，本发明旨在提升操作多个存储体的操作效率。
实施例1
图1是根据本发明的实施例的系统逻辑结构示意图。如图所示，本发明的系统包括处理器、存储器控制器以及多个存储体。本领域技术人员应该理解的是，虽然图中示出了5个存储体，但是在实际系统中，可以有更多的存储体也可以有更少的存储体。在本发明中，存储体可以是一块具有特定容量的存储芯片，例如可以是128Mb、256Mb、512Mb、1024Mb等的单个存储芯片，本领域技术人员公知的是，这类封装好的芯片内部具有存储单元（cell）以及必要的外围电路，例如地址译码电路、I/O电路、读写控制电路、片选信号输入电路等等。在一些实例中，由于存储数据量的要求，可以将多个存储芯片联合组成一个存储体，例如10个128Mb的单个存储芯片可以组合为一个1280Mb的存储体。此外，本领域技术人员应该理解，各个存储体不一定具有相同的存储空间，例如第一存储体可以具有512Mb的存储空间，第二存储体可以具有1024Mb的存储空间等等。具体的存储体架构设置并非本发明的主要内容，并且均是本领域的公知技术，本发明不再赘述。本发明的三维可视化的配电管理系统利用BIM（建筑信息模型）可视化交互模型实现可视化，BIM（建筑信息模型）系统是一种公知系统，本发明不再对其进行详细解释。本发明的智能配电管理系统旨在达到四个一目了然：1、配电运行情况一目了然系统提供的电参量、设备参数以及环境参数实时显示，使得管理者对配电运行情况一目了然。2、配电资源管理一目了然在 BIM 模型上通过不同的图形、颜色、标注等使得线路、设施等资源的分布情况在图上一目了然，并可通过联动知识管理模块与其他信息系统，使得每个点的资料更加完整、全面，并可进行图上查询及快速定位。3、日常维护管理一目了然通过巡检管理、维护管理和工作指令管理，可记录每次故障和报警的发生及处置过程，直观了解配电运行维护开展情况。4、异常报警管理一目了然在BIM模型上通过不同的颜色区别异常报警的级别和类型，使得配电监测中产生的异常报警分布情况在图上一目了然。
实施例2
图2是根据本发明的实施例的存储器控制器的逻辑结构示意图。如图所示，本发明的存储器控制器内部除了必要和公知的控制电路和控制逻辑之外，至少还包括掩码列表生成模块，数据读取指令目的地判断模块以及数据有效性判断模块。存储器控制器被配置为进行以下操作：
步骤31：从处理器接收存储体激活指令，其中，存储体激活指令包括对于被激活的存储体的数量的指示；
步骤32：根据存储体激活指令以及预定义规则，生成用于选择存储体的掩码列表；
步骤33：从处理器接收针对第一存储体的数据读取指令，其中，针对第一存储体的数据读取指令的奇偶校验位的一部分由用于选择存储体的第一掩码覆盖；
步骤34：在接收到针对第一存储体的数据读取指令之后，根据用于选择存储体的掩码列表确定针对第一存储体的数据读取指令要被发送到第一存储体；
步骤35：在确定针对第一存储体的数据读取指令要被发送到第一存储体之后，向第一存储体发送针对第一存储体的数据读取指令。
其中，步骤32是在掩码列表生成模块中执行的。其中，步骤33和步骤34是在数据读取指令目的地判断模块中执行的。
实施例3
存储器控制器中的掩码列表生成模块进一步可以执行以下操作：根据存储体激活指令，确定被激活的存储体的数量是2；根据被激活的存储体的数量是2，确定掩码的长度为1个比特；为具有最低编号的存储体分配掩码“0”；为具有最高编号的存储体分配掩码“1”。本领域技术人员应该理解，存储体激活指令当然还需要包括被激活存储体的标识，存储器必须根据该标识才能够知道将要使用的存储体。激活存储体的标识可以是位图，例如在一个实例中，系统中被配置有8个存储体，如果存储体激活指令内包括的位图为“00100111”，则表示编号为3、6、7和8的存储体被激活，存储体编号是在架构系统时预先编辑到存储体、存储器控制器和处理器内的逻辑编号。系统仅激活一部分存储体的目的在于：由于在一定时间长度内，处理器可能仅执行与某一个或者某几个存储体有关的操作，所以为了降低计算量、提升系统稳定性，因此允许处理器在一定时间内仅激活某几个存储体。本发明的预定义规则是：第一步、根据被激活的存储体的个数，来判断所需要的掩码长度；第二步、生成针对每个存储体的掩码。针对第一步，具体而言，如果被激活的存储体的个数为1或者2，则需要1比特掩码（因为比特值“0”可以代表一个存储体，比特值“1”可以代表另一个存储体），如果被激活的存储体的个数为3或者4，则需要2比特掩码，如果被激活的存储体的个数为5、6、7或者8，则需要3比特掩码，并以此类推。针对第二步，具体而言，如果被激活的存储体的个数为2，可以给第一个被激活的存储体分配掩码0，给第二个被激活的存储体分配掩码1；如果被激活的存储体的个数为3，可以给第一个被激活的存储体分配掩码00，给第二个被激活的存储体分配掩码01，给第三个被激活的存储体分配掩码10；如果被激活的存储体的个数为6，可以给第一个被激活的存储体分配掩码000，给第二个被激活的存储体分配掩码001，给第三个被激活的存储体分配掩码010，可以给第四个被激活的存储体分配掩码011，给第五个被激活的存储体分配掩码100，给第六个被激活的存储体分配掩码101；根据以上示例，本领域技术人员完全可以理解生成掩码列表的预定义规则，针对被激活的存储体个数大于8的具体情形，本领域技术人员完全可以根据前述规则适应性的生成长度更长的掩码。为进一步说明预定义规则，可以参考如下示例：
仍以前述8个存储体的配置和被激活的存储体的数量是2的实例进行介绍，存储体激活指令可以包括位图为“11000000”，此时被激活的存储体为编号1的存储体和编号2的存储体，由于共有两个存储体被激活，所以仅需要1个比特就可以表示两个存储体，所以掩码列表为：
表1
| 掩码列表中的掩码 | |
| 编号1的存储体 | 0 |
| 编号2的存储体 | 1 |
存储器控制器中的掩码列表生成模块进一步可以执行以下操作：当被激活的存储体的数量是3时，根据存储体激活指令以及预定义规则，生成用于选择存储体的掩码列表包括如下步骤：根据存储体激活指令，确定被激活的存储体的数量是3；根据被激活的存储体的数量是3，确定掩码的长度为2个比特；为具有最低编号的存储体分配掩码“00”；为具有最高编号的存储体分配掩码“10”；为具有第二高编号的存储体分配掩码“01”。仍以前述8个存储体的配置和被激活的存储体的数量是3的实例进行介绍，存储体激活指令可以包括位图为“11100000”，此时被激活的存储体为编号1的存储体、编号2的存储体和编号3的存储体，由于共有三个存储体被激活，所以需要2个比特表示两个存储体，所以掩码列表为：
表2
| 掩码列表中的掩码 | |
| 编号1的存储体 | 00 |
| 编号2的存储体 | 01 |
| 编号3的存储体 | 10 |
本领域技术人员应该理解的是，生成掩码列表是掩码列表生成模块基于预先确定的规则（也即前述实例所介绍的规则）和存储体激活指令自动进行的，换言之，掩码列表生成模块仅需要知道被激活的存储体的编号和被激活的存储体的个数，就能够自主生成掩码列表，而无需从处理器额外接收其它信息，这较大的提升了系统操作速率。
实施例4
数据读取指令目的地判断模块被配置为进行以下操作：
步骤41：在接收到针对第一存储体的数据读取指令之后，使用掩码列表中的第一掩码对针对第一存储体的数据读取指令的奇偶校验位进行解覆盖，其中，掩码列表中的第一掩码对应于第一存储体；
步骤42：根据解覆盖之后的奇偶校验位对针对第一存储体的数据读取指令进行校验；
步骤43：如果校验成功，则确定针对第一存储体的数据读取指令要被发送到第一存储体。
仍以前述8个存储体的配置和被激活的存储体的数量是3的实例进行介绍，存储体激活指令可以包括位图为“11100000”，此时被激活的存储体为编号1的存储体、编号2的存储体和编号3的存储体。例如，针对第一存储体的数据读取指令是针对编号1的存储体（也即在该实例中，第一存储体是编号1的存储体），那么处理器在生成该针对第一存储体的数据读取指令时，首先需要计算该针对第一存储体的数据读取指令的奇偶校验位，假设奇偶校验位为“000111”，此外处理器也知晓掩码列表的生成规则，因此处理器可以基于实施例3介绍的掩码列表生成方法确定编号1的存储体对应的掩码为“00”，由于奇偶校验位为6比特，编号1的存储体对应的掩码为2比特，因此处理仅对奇偶校验位的最后两个比特进行覆盖操作（也即000111的比特“11”与掩码“00”进行异或操作），得到覆盖之后的奇偶校验位为“000111”。数据读取指令目的地判断模块在接收到针对第一存储体的数据读取指令之后，首先尝试（因为数据读取指令目的地判断模块事先不知道该数据读取指令的目的地，因此需要尝试）使用掩码列表中的第一掩码“00”，对于针对第一存储体的数据读取指令进行解覆盖（也即覆盖之后的奇偶校验位为“000111”的比特“11”与掩码“00”进行异或操作），从而得到真实的奇偶校验位“000111”，随后数据读取指令目的地判断模块基于针对第一存储体的数据读取指令的有效载荷来进行奇偶校验，如果校验成功，则数据读取指令目的地判断模块基于掩码列表中的第一掩码“00”倒查掩码列表，从而判断针对第一存储体的数据读取指令的目的地为第一存储体。
仍以前述8个存储体的配置和被激活的存储体的数量是3的实例进行介绍，存储体激活指令可以包括位图为“11100000”，此时被激活的存储体为编号1的存储体、编号2的存储体和编号3的存储体。例如，针对第二存储体的数据读取指令是针对编号2的存储体（也即在该实例中，第二存储体是编号2的存储体），那么处理器在生成该针对第二存储体的数据读取指令时，首先需要计算该针对第二存储体的数据读取指令的奇偶校验位，假设奇偶校验位为“000111”，此外处理器也知晓掩码列表的生成规则，因此处理器可以基于实施例3介绍的掩码列表生成方法确定编号2的存储体对应的掩码为“01”，由于奇偶校验位为6比特，编号2的存储体对应的掩码为2比特，因此处理仅对奇偶校验位的最后两个比特进行覆盖操作（也即000111的比特“11”与掩码“01”进行异或操作），得到覆盖之后的奇偶校验位为“000110”。数据读取指令目的地判断模块在接收到针对第二存储体的数据读取指令之后，首先尝试使用掩码列表中的第一掩码“00”，对于针对第二存储体的数据读取指令进行解覆盖，从而得到解覆盖的奇偶校验位“000110”，随后数据读取指令目的地判断模块基于针对第二存储体的数据读取指令的有效载荷来进行奇偶校验，此时由于处理器计算的校验位为“000111”，数据读取指令目的地判断模块计算得到的校验位为“000110”，因此校验不成功。随后数据读取指令目的地判断模块尝试使用掩码列表中的第一掩码“01”，对于针对第二存储体的数据读取指令进行解覆盖，从而得到解覆盖的奇偶校验位“000111”，随后数据读取指令目的地判断模块基于针对第二存储体的数据读取指令的有效载荷来进行奇偶校验，如果校验成功，则数据读取指令目的地判断模块基于掩码列表中的第二掩码“01”倒查掩码列表，从而判断针对第二存储体的数据读取指令的目的地为第二存储体。
在一个实例中，可能由于数据传输错误，导致某个数据读取指令的有效载荷中出现比特错误，此时数据读取指令目的地判断模块使用掩码列表中的所有条目对该数据读取指令的奇偶校验位进行解覆盖，随后再基于该解覆盖的奇偶校验位进行奇偶校验，此时所有校验结果均为失败，此时数据读取指令目的地判断模块可以判断该数据读取指令的有效载荷中出现比特错误，因此可以向处理器发送错误指令以促进处理重新发送数据读取指令。当然在极小概率的情况下，数据读取指令的有效载荷的错误可能导致数据读取指令目的地判断模块将例如针对编号1的存储体的数据读取指令理解为针对编号2的存储体的数据读取指令，首先这种错误的概率极小；此外，该错误可以通过其它手段予以纠正，例如由于读取的数据错误，所以更高层的其它应用在使用数据时可能出现逻辑错误，此时可以根据该逻辑错误判断读取数据错误等等。
以上实施例完全清楚的介绍了数据读取指令目的地判断模块的功能和各种操作，数据读取指令目的地判断模块可以通过软件的形式实现，可以聘请专业编程公司按照上述功能编制相应的计算机程序以实现数据读取指令目的地判断模块的功能，具体程序代码并不涉及本发明的构思，并且在提供相应功能的情况下，各类编程人员完全可以按照指定功能编制相应计算机程序，因此具体代码不再赘述。
实施例5
数据有效性判断模块被配置为进行以下操作：
步骤51：向第一存储体发送对于被激活的存储体的数量的指示（以及被激活的存储体的位图）；
步骤52：从第一存储体接收第一存储体的数据，其中，第一存储体的数据的奇偶校验位的一部分由用于选择存储体的第一掩码覆盖；
步骤53：在接收到第一存储体的数据之后，根据用于选择存储体的掩码列表确定第一存储体的数据是否有效；
步骤54：如果确定第一存储体的数据有效，则将第一存储体的数据发送给处理器。
在一个实例中，可以在存储体内部增加类似于前述的掩码列表生成模块的模块，第一存储体在接收到被激活的存储体的数量的指示（以及被激活的存储体的位图）之后，可以基于前述实施例介绍的方法，对应地仅生成第一存储体的掩码，此时需要注意的是，第一存储体并不需要生成掩码列表，因为第一存储体并不需要知道其他存储体的掩码。第一存储体在向存储器控制器发送第一存储体的数据时，根据前述实施例介绍的方法，使用第一存储体的掩码对该数据的奇偶校验位进行覆盖操作。随后，数据有效性判断模块使用类似于前述实施例介绍的方法，基于用于选择存储体的掩码列表确定第一存储体的数据是否有效。该实施例5的操作可以避免错误的将其它存储体的数据当做目标存储器块的数据发送给处理器。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (6)
1.一种用于基于三维可视化的配电管理系统的存储器系统，其特征在于，所述系统包括处理器、存储器控制器以及多个存储体；
所述存储器控制器被配置为进行以下操作：
从处理器接收存储体激活指令，其中，所述存储体激活指令包括对于被激活的存储体的数量的指示；
根据所述存储体激活指令以及预定义规则，生成用于选择存储体的掩码列表；
从处理器接收针对第一存储体的数据读取指令，其中，所述针对第一存储体的数据读取指令的奇偶校验位的一部分由用于选择存储体的第一掩码覆盖；
在接收到针对第一存储体的数据读取指令之后，根据用于选择存储体的掩码列表确定针对第一存储体的数据读取指令要被发送到所述第一存储体；
在确定针对第一存储体的数据读取指令要被发送到所述第一存储体之后，向第一存储体发送所述针对第一存储体的数据读取指令，
当被激活的存储体的数量是2时，根据所述存储体激活指令以及预定义规则，生成用于选择存储体的掩码列表包括如下步骤：
根据所述存储体激活指令，确定被激活的存储体的数量是2；
根据被激活的存储体的数量是2，确定掩码的长度为1个比特；
为具有最低编号的存储体分配掩码“0”；
为具有最高编号的存储体分配掩码“1”；
当被激活的存储体的数量是3时，根据所述存储体激活指令以及预定义规则，生成用于选择存储体的掩码列表包括如下步骤：
根据所述存储体激活指令，确定被激活的存储体的数量是3；
根据被激活的存储体的数量是3，确定掩码的长度为2个比特；
为具有最低编号的存储体分配掩码“00”；
为具有最高编号的存储体分配掩码“10”；
为具有第二高编号的存储体分配掩码“01”，
其中，所述存储器控制器还被配置为进行以下操作：
从处理器接收针对第二存储体的数据读取指令，其中，所述针对第二存储体的数据读取指令的奇偶校验位的一部分由用于选择存储体的第二掩码覆盖；
在接收到针对第二存储体的数据读取指令之后，根据用于选择存储体的掩码列表确定针对第二存储体的数据读取指令要被发送到所述第二存储体，
其中，根据用于选择存储体的掩码列表确定针对第一存储体的数据读取指令要被发送到所述第一存储体包括如下步骤：
在接收到针对第一存储体的数据读取指令之后，使用所述掩码列表中的第一掩码对所述针对第一存储体的数据读取指令的奇偶校验位进行解覆盖，其中，所述掩码列表中的第一掩码对应于第一存储体；
根据解覆盖之后的奇偶校验位对所述针对第一存储体的数据读取指令进行校验；
如果校验成功，则确定针对第一存储体的数据读取指令要被发送到所述第一存储体。
2.如权利要求1所述的系统，其中，根据用于选择存储体的掩码列表确定针对第二存储体的数据读取指令要被发送到所述第二存储体包括如下步骤：
在接收到针对第二存储体的数据读取指令之后，使用所述掩码列表中的第一掩码对所述针对第二存储体的数据读取指令的奇偶校验位进行解覆盖，其中，所述掩码列表中的第一掩码对应于第一存储体；
根据解覆盖之后的奇偶校验位对所述针对第二存储体的数据读取指令进行校验；
如果校验不成功，则使用所述掩码列表中的第二掩码对所述针对第二存储体的数据读取指令的奇偶校验位进行解覆盖，其中，所述掩码列表中的第二掩码对应于第二存储体；
根据解覆盖之后的奇偶校验位对所述针对第二存储体的数据读取指令进行校验；
如果校验成功，则确定针对第二存储体的数据读取指令要被发送到所述第二存储体。
3.如权利要求2所述的系统，其中，所述存储器控制器还被配置为进行以下操作：
如果在使用掩码列表中的所有掩码解覆盖所述针对第一存储体的数据读取指令的奇偶校验位之后，都不能成功校验解覆盖之后的奇偶校验位，则向处理器发送错误指令。
4.如权利要求3所述的系统，其中，所述存储器控制器还被配置为进行以下操作：
向第一存储体发送对于被激活的存储体的数量的指示；
从第一存储体接收第一存储体的数据，其中，所述第一存储体的数据的奇偶校验位的一部分由用于选择存储体的第一掩码覆盖；
在接收到第一存储体的数据之后，根据用于选择存储体的掩码列表确定第一存储体的数据是否有效；
如果确定第一存储体的数据有效，则将所述第一存储体的数据发送给处理器。
5.如权利要求4所述的系统，其中，根据用于选择存储体的掩码列表确定第一存储体的数据是否有效包括如下步骤：
在接收到第一存储体的数据之后，使用所述掩码列表中的第一掩码对所述第一存储体的数据的奇偶校验位进行解覆盖，其中，所述掩码列表中的第一掩码对应于第一存储体；
根据解覆盖之后的奇偶校验位对所述第一存储体的数据进行校验；
如果校验成功，则确定第一存储体的数据有效。
6.如权利要求5所述的系统，其中，所述存储器控制器还被配置为进行以下操作：
向第二存储体发送对于被激活的存储体的数量的指示；
从第二存储体接收第二存储体的数据，其中，所述第二存储体的数据的奇偶校验位的一部分由用于选择存储体的第二掩码覆盖；
在接收到第二存储体的数据之后，根据用于选择存储体的掩码列表确定第二存储体的数据是否有效；
如果确定第二存储体的数据有效，则将所述第二存储体的数据发送给处理器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211234233.9A CN115291816B (zh) | 2022-10-10 | 2022-10-10 | 一种用于基于三维可视化的配电管理系统的存储器系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211234233.9A CN115291816B (zh) | 2022-10-10 | 2022-10-10 | 一种用于基于三维可视化的配电管理系统的存储器系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115291816A CN115291816A (zh) | 2022-11-04 |
| CN115291816B true CN115291816B (zh) | 2022-12-09 |
Family
ID=83819347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211234233.9A Active CN115291816B (zh) | 2022-10-10 | 2022-10-10 | 一种用于基于三维可视化的配电管理系统的存储器系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115291816B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013232038A (ja) * | 2012-04-27 | 2013-11-14 | Ntt Data Corp | データ制御装置、データ制御方法、データ制御プログラム |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5537567A (en) * | 1994-03-14 | 1996-07-16 | International Business Machines Corporation | Parity block configuration in an array of storage devices |
| US7844888B2 (en) * | 2006-09-29 | 2010-11-30 | Qimonda Ag | Electronic device, method for operating an electronic device, memory circuit and method of operating a memory circuit |
| US8862973B2 (en) * | 2009-12-09 | 2014-10-14 | Intel Corporation | Method and system for error management in a memory device |
| US20160313923A1 (en) * | 2015-04-22 | 2016-10-27 | Mediatek Inc. | Method for accessing multi-port memory module and associated memory controller |
| US10140175B2 (en) * | 2015-11-20 | 2018-11-27 | Qualcomm Incorporated | Protecting an ECC location when transmitting correction data across a memory link |
| KR20170060263A (ko) * | 2015-11-24 | 2017-06-01 | 삼성전자주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
| JP2019517063A (ja) * | 2016-05-04 | 2019-06-20 | ピュア ストレージ， インコーポレイテッド | ストレージ・クラスタ |
| KR102358321B1 (ko) * | 2017-04-10 | 2022-02-08 | 에스케이하이닉스 주식회사 | 메모리 시스템, 메모리 장치 및 그의 동작 방법 |
-
2022
- 2022-10-10 CN CN202211234233.9A patent/CN115291816B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013232038A (ja) * | 2012-04-27 | 2013-11-14 | Ntt Data Corp | データ制御装置、データ制御方法、データ制御プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115291816A (zh) | 2022-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109669844B (zh) | 设备故障处理方法、装置、设备和存储介质 | |
| CN100405311C (zh) | 用于计算机系统中的多个分区的错误监视的方法 | |
| US8675805B2 (en) | Automated periodic surveillance testing method and apparatus in digital reactor protection system | |
| CN103631721A (zh) | 一种隔离内存中坏块的方法及系统 | |
| CN110737806B (zh) | 面向业务实体的全局id生成方法及装置 | |
| CN102866961A (zh) | 具有扩展的数据和用户隐私保护的存储器转储 | |
| CN101154180A (zh) | 一种任务栈溢出的监测方法 | |
| CN112558875B (zh) | 数据校验方法、装置、电子设备及存储介质 | |
| CN102709888B (zh) | 保信子站在线定值操作的方法和系统 | |
| CN115878052A (zh) | Raid阵列巡检方法、巡检装置和电子设备 | |
| CN115291816B (zh) | 一种用于基于三维可视化的配电管理系统的存储器系统 | |
| TWI774060B (zh) | 用於階層式系統之故障排除之裝置、方法及電腦程式產品 | |
| CN111367934B (zh) | 数据一致性的检验方法、装置、服务器和介质 | |
| CN101150624A (zh) | 一种数据配置的系统和方法 | |
| CN115934005B (zh) | 一种数据存储方法和系统 | |
| CN112506802A (zh) | 测试数据的管理方法及系统 | |
| CN111694724A (zh) | 分布式表格系统的测试方法、装置、电子设备及存储介质 | |
| US12072697B2 (en) | Automated device maintenance | |
| CN113760781A (zh) | 数据处理方法、装置、电子设备及存储介质 | |
| CN113868023B (zh) | 存储系统的快照方法、装置、电子设备及可读存储介质 | |
| CN111752737A (zh) | 日志存储方法、电子设备及存储介质 | |
| CN116166194B (zh) | 一种装备保障维修维护管理方法及系统 | |
| CN113687859B (zh) | 一种软件开发的分支管理方法、装置、电子设备及介质 | |
| US20210357285A1 (en) | Program Generation Apparatus and Parallel Arithmetic Device | |
| US11695617B2 (en) | Alarm monitoring system, alarm monitoring method, and program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: No. 1801, Wuhua Kechuang Building, Block A, Guocha Port, No. 505 Kepu Road, Wuhua District, Kunming, Yunnan 650000 Patentee after: New Yunteng Technology Co.,Ltd. Country or region after: China Address before: No. 1801, Wuhua Kechuang Building, Block A, Guocha Port, No. 505 Kepu Road, Wuhua District, Kunming, Yunnan 650000 Patentee before: New Yunteng (Yunnan) Technology Co.,Ltd. Country or region before: China |