KR20180057404A - 전력 반도체 소자 및 그 제조방법 - Google Patents
전력 반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20180057404A KR20180057404A KR1020160155992A KR20160155992A KR20180057404A KR 20180057404 A KR20180057404 A KR 20180057404A KR 1020160155992 A KR1020160155992 A KR 1020160155992A KR 20160155992 A KR20160155992 A KR 20160155992A KR 20180057404 A KR20180057404 A KR 20180057404A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- region
- conductivity type
- pattern
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title description 12
- 210000000746 body region Anatomy 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036581 peripheral resistance Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0646—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 기판 내에 서로 이격된 제 1 트렌치 및 제 2 트렌치에 각각 배치된 한 쌍의 게이트 전극; 상기 기판 내에서 상기 한 쌍의 게이트 전극 사이에 배치된 제 1 도전형의 바디 영역; 상기 제 1 도전형의 바디 영역 내에 상기 제 1 트렌치 및 제 2 트렌치에 각각 인접하여 서로 이격 배치된 한 쌍의 제 2 도전형의 소스 영역; 및 상기 소스 영역 및 상기 바디 영역과 전기적으로 연결되면서 상기 기판 상에서 상기 바디 영역의 내부까지 신장하는 콘택 패턴;을 포함하되, 상기 콘택 패턴은 상기 소스 영역 이하에서 단면적이 확대되는 부분을 가지는 것을 특징으로 하는, 전력 반도체 소자를 제공한다.
Description
본 발명은 전력 반도체 소자 및 그 제조방법에 관한 것으로서, 더 상세하게는 절연 게이트 양극성 트랜지스터(IGBT, Insulated Gate Bipolar Transistor) 소자 및 그 제조방법에 관한 것이다.
절연 게이트 양극성 트랜지스터(IGBT, Insulated Gate Bipolar Transistor)는 MOS(Metal Oxide Silicon)와 바이폴라 기술의 결정체로 낮은 순방향손실과 빠른 스피드를 특징으로 사이리스터, 바이폴라 트랜지스터, MOSFET 등으로는 실현 불가능한 분야의 응용처를 대상으로 적용이 확대 되고 있고, 300V 이상의 전압 영역에서 널리 사용되고 있는 고효율, 고속의 전력 시스템에 있어서 필수적으로 사용되는 차세대 전력 반도체 소자이다. 1970년대에 전력용 MOSFET이 개발된 이후 스위칭 소자는 고속의 스위칭이 요구되는 범위에서는 MOSFET이 사용되어지고 있고 중전압 내지 고전압에서 대량의 전류도통이 요구되는 범위에서는 바이폴라 트랜지스터나 사이리스터, GTO 등이 사용되어 왔다. 1980년대 초에 개발된 IGBT는 출력 특성면에서는 바이폴라 트랜지스터 이상의 전류 능력을 지니고 있고 입력 특성면에서는 MOSFET과 같이 게이트 구동 특성을 갖기 때문에 약 100KHz정도의 고속의 스위칭이 가능하다. 따라서 IGBT는 MOSFET과 바이폴라 트랜지스터, 사이리스터의 대체용 소자 뿐만 아니라 새로운 적용 시스템을 창출하고 있기 때문에 산업용은 물론 가정용 전자기기에 이르기까지 점차 사용 범위를 확대해 나가고 있다.
관련 선행기술로는 대한민국 공개공보 제20140057630호(2014.05.13. 공개, 발명의 명칭 : IGBT 와 그 제조 방법)가 있다.
본 발명은 래치업 방지를 위한 전력 반도체 소자 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
상기 과제를 해결하기 위한 본 발명의 일 관점에 의한 전력 반도체 소자가 제공된다. 상기 전력 반도체 소자는 기판 내에 서로 이격된 제 1 트렌치 및 제 2 트렌치에 각각 배치된 한 쌍의 게이트 전극; 상기 기판 내에서 상기 한 쌍의 게이트 전극 사이에 배치된 제 1 도전형의 바디 영역; 상기 제 1 도전형의 바디 영역 내에 상기 제 1 트렌치 및 제 2 트렌치에 각각 인접하여 서로 이격 배치된 한 쌍의 제 2 도전형의 소스 영역; 및 상기 소스 영역 및 상기 바디 영역과 전기적으로 연결되면서 상기 기판 상에서 상기 바디 영역의 내부까지 신장하는 콘택 패턴;을 포함하되, 상기 콘택 패턴은 상기 소스 영역 이하에서 단면적이 확대되는 부분을 가지는 것을 특징으로 한다.
상기 전력 반도체 소자에서, 상기 콘택 패턴 중에서 상기 소스 영역의 측면과 접하는 부분은 하방으로 단면적이 확대되도록 경사질 수 있다.
상기 전력 반도체 소자에서, 상기 콘택 패턴은 상기 소스 영역에서부터 하방으로 단면적이 점진적으로 확대되도록 경사질 수 있다.
상기 전력 반도체 소자에서, 상기 바디 영역과 상기 소스 영역 간의 PN 접합이 형성되는 영역으로 흐르는 홀 전류를 줄여 래치업을 방지하도록, 상기 콘택 패턴과 상기 게이트 전극 사이의 이격거리는 상기 소스 영역에서부터 하방으로 점진적으로 작아질 수 있다.
상기 전력 반도체 소자에서, 상기 기판 내에서 상기 제 1 트렌치 및 제 2 트렌치의 바닥면과 상기 제 1 트렌치 및 제 2 트렌치의 적어도 일측면을 각각 둘러싸면서 서로 이격 배치된 한 쌍의 제 1 도전형의 플로팅 영역;을 더 포함할 수 있다.
상기 전력 반도체 소자에서, 상기 제 1 도전형 및 상기 제 2 도전형은 서로 반대의 도전형을 가지되 n형 및 p형 중 각각 어느 하나일 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 관점에 의한 전력 반도체 소자의 제조방법이 제공된다. 상기 전력 반도체 소자의 제조방법은 기판 내에서 제 1 도전형의 바디 영역 및 상기 제 1 도전형의 바디 영역 내에 제 2 도전형의 소스 영역을 형성하는 단계; 식각 공정에 의하여 상기 소스 영역의 일측에서 하방으로 제 1 식각 패턴을 형성하는 단계; 상기 제 1 식각 패턴을 게이트 전극 물질로 충전하여 게이트 전극을 형성하는 단계; 식각 공정에 의하여 상기 소스 영역의 타측에서 하방으로 단면적이 확대되는 부분을 가지는 제 2 식각 패턴을 형성하는 단계; 및 상기 제 2 식각 패턴을 도전성 물질로 충전하여 하방으로 단면적이 확대되는 부분을 가지는 콘택 패턴을 형성하는 단계;를 포함한다.
상기 전력 반도체 소자의 제조방법에서, 상기 소스 영역의 측면과 접하는 상기 제 2 식각 패턴은 하방으로 단면적이 점진적으로 확대되도록 경사질 수 있다.
상기 전력 반도체 소자의 제조방법에서, 상기 제 2 식각 패턴은 상기 소스 영역에서부터 하방으로 단면적이 점진적으로 확대되도록 경사질 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 바디 영역과 소스 영역 간의 PN 접합이 형성되는 영역으로 흐르는 홀 전류를 줄여 래치업을 방지 전력 반도체 소자 및 그 제조방법을 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 전력 반도체 소자의 셀 구조를 도해하는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 전력 반도체 소자의 셀 동작 메커니즘을 도해하는 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 전력 반도체 소자의 셀 구조를 도해하는 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 전력 반도체 소자의 셀 구조를 도해하는 단면도이다.
도 5는 본 발명의 비교예에 따른 전력 반도체 소자의 셀 구조를 도해하는 단면도이다.
도 6a 내지 도 6f는 본 발명의 일 실시예에 따른 전력 반도체 소자의 제조방법을 순차적으로 도해하는 단면도들이다.
도 2는 본 발명의 일 실시예에 따른 전력 반도체 소자의 셀 동작 메커니즘을 도해하는 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 전력 반도체 소자의 셀 구조를 도해하는 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 전력 반도체 소자의 셀 구조를 도해하는 단면도이다.
도 5는 본 발명의 비교예에 따른 전력 반도체 소자의 셀 구조를 도해하는 단면도이다.
도 6a 내지 도 6f는 본 발명의 일 실시예에 따른 전력 반도체 소자의 제조방법을 순차적으로 도해하는 단면도들이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 적어도 일부의 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 도면에서 동일한 부호는 동일한 요소를 지칭한다.
본 명세서에서, 제 1 도전형 및 제 2 도전형은 서로 반대의 도전형을 가지 되 n형 및 p형 중 각각 어느 하나일 수 있다. 예를 들어, 제 1 도전형은 p형이고 제 2 도전형이 n형일 수 있으며, 첨부된 도면에서는 예시적으로 이러한 도전형 구성을 상정한다. 하지만, 본 발명의 기술적 사상이 이에 한정되는 것은 아니며, 다른 예를 들어, 제 1 도전형이 n형이고 제 2 도전형은 p형일 수도 있다.
도 1은 본 발명의 일 실시예에 따른 전력 반도체 소자의 셀 구조를 도해하는 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전력 반도체 소자(100a)는 기판(1) 내에 서로 이격된 제 1 트렌치(20a) 및 제 2 트렌치(20b)에 각각 배치된 한 쌍의 게이트 전극(50a, 50b)을 포함한다. 여기에서, 기판(1)은 웨이퍼와 웨이퍼 상에 에피택셜 성장된 에피층을 포함하는 의미로 이해될 수 있다. 기판(1)의 상부에는 게이트 전극(50a, 50b)과 전기적으로 연결된 도전성 패턴(64)이 형성된다.
본 발명의 일 실시예에 따른 전력 반도체 소자(100a)는 기판(1) 내에서 제 1 트렌치(20a) 및 제 2 트렌치(20b) 사이에 배치된 제 1 도전형의 바디 영역(42)과 제 1 도전형의 바디 영역(42) 내에 제 1 트렌치(20a) 및 제 2 트렌치(20b)에 각각 인접하여 서로 이격 배치된 한 쌍의 제 2 도전형의 소스 영역(44a, 44b)을 포함한다.
본 발명의 일 실시예에 따른 전력 반도체 소자(100a)는 기판(1) 내에서 제 1 트렌치(20a)의 바닥면과 적어도 일측면을 각각 둘러싸는 제 1 도전형의 플로팅 영역(30a)을 포함하고, 제 1 트렌치(20b)의 바닥면과 적어도 일측면을 각각 둘러싸는 제 1 도전형의 플로팅 영역(30b)을 포함하되, 한 쌍의 제 1 도전형의 플로팅 영역(30a, 30b)은 기판(1) 내에서 서로 이격되어 배치된다. 기판(1)의 상면(1s)을 기준으로 플로팅 영역(30a, 30b)의 바닥면 까지의 깊이는 제 1 트렌치(20a) 및 제 2 트렌치(20b)의 바닥면까지의 깊이보다 더 깊다. 즉, 제 1 도전형의 플로팅 영역(30a, 30b)의 도핑 최대깊이는 제 1 트렌치(20a) 및 제 2 트렌치(20b)의 깊이 보다 깊을 수 있다. 한편, 제 1 도전형의 플로팅 영역(30a, 30b)과 도전성 패턴(64) 사이에는 절연패턴(62)이 개재되어 전기적으로 절연될 수 있다.
본 발명의 일 실시예에 따른 전력 반도체 소자(100a)는 기판(1) 내에서 한 쌍의 제 1 도전형의 플로팅 영역(30a, 30b) 아래로부터 한 쌍의 제 1 도전형의 플로팅 영역(30a, 30b) 사이를 통과하여 제 1 도전형의 바디 영역(42)까지 이어지는, 제 2 도전형의 드리프트 영역(10)을 포함한다.
드리프트 영역(10)에서 한 쌍의 제 1 도전형의 플로팅 영역(30a, 30b) 사이의 제 2 도전형 도핑 농도(N1)는 한 쌍의 제 1 도전형의 플로팅 영역(30a, 30b) 아래의 제 2 도전형 도핑 농도(N2) 보다 상대적으로 더 높을 수도 있다. 물론, 이와 달리, 제 2 도전형 도핑 농도(N1)와 제 2 도전형 도핑 농도(N2)가 서로 동일할 수도 있다.
기판(1)의 하부에는 컬렉터 전극(72)가 배치되며, 도면에 도시하지는 않았으나, 컬렉터 전극(72)을 형성하기 전에 제 2 도전형의 버퍼층(buffer layer) 및/또는 제 1 도전형의 컬렉터층을 먼저 형성할 수 있다.
본 발명의 일 실시예에 따른 전력 반도체 소자(100a)는 소스 영역(44a, 44b) 및 바디 영역(42)과 전기적으로 연결되면서 기판(1) 상에서 바디 영역(42)의 내부까지 신장하는 콘택 패턴(68)을 포함한다. 콘택 패턴(68)은 상부 콘택 패턴(68a)과 하부 콘택 패턴(68b)을 포함할 수 있다. 상부 콘택 패턴(68a)은 소스 영역(44a, 44b) 상에서 소스 영역(44a, 44b)의 상면과 접한다. 상부 콘택 패턴(68a)에 연결되어 상부 콘택 패턴(68a)의 하방에 배치된 하부 콘택 패턴(68b)은 소스 영역(44a, 44b)의 측면과 접하면서 소스 영역(44a, 44b)의 아래로까지 신장한다. 하부 콘택 패턴(68b)은 소스 영역(44a, 44b) 이하에서 단면적이 확대되는 부분을 가진다.
본 발명의 일 실시예에 따른 전력 반도체 소자(100a)에서는, 도 1에 도시된 것처럼, 하부 콘택 패턴(68b)의 횡단면적은 하방으로 갈수록 점진적으로 커질 수 있다. 이 경우, 하부 콘택 패턴(68b) 중에서 소스 영역(44a, 44b)의 측면과 접하는 부분은 하방으로 단면적이 점진적으로 확대되도록 경사지도록 형성될 수 있다. 하부 콘택 패턴(68b)은 소스 영역(44a, 44b)의 측면을 지나서 소스 영역(44a, 44b)의 아래에서도 하방으로 단면적이 점진적으로 확대되도록 경사지도록 형성될 수 있다.
도 2는 본 발명의 일 실시예에 따른 전력 반도체 소자의 셀 동작 메커니즘을 도해하는 단면도이다.
도 1 및 도 2를 함께 참조하면, 본 발명의 일 실시예에 따른 전력 반도체 소자(100a)는 IGBT로서 출력 특성면에서는 바이폴라 트랜지스터 이상의 전류 능력을 지니고 있고 입력 특성면에서는 MOSFET과 같이 게이트 구동 특성을 가진다. IGBT는 구조적으로 N+ 소스 영역(44a, 44b), P- 바디 영역(42), N- 드리프트 영역(10), P+ 기판(1) 영역으로 이루어지므로 PNPN의 기생 사이리스터(thyristor)가 형성될 수 있다. 기생 사이리스터가 동작되게 되면, IGBT는 게이트에 의한 제어가 불가능해지며 다량의 전류가 컬렉터-이미터를 흘러 소자가 소손될 수 있다. 이러한 기생 사이리스터의 동작을 래치업(latch-up) 이라고 한다.
본 발명의 일 실시예에 따른 전력 반도체 소자(100a)의 동작에 의하면, N 채널(CH) 형성으로 전자의 통로가 형성되며 전자(e)는 컬렉터 방향으로 이동하게 된다. 쿨롱 힘에 의해 홀(h)도 게이트 면을 따라 이동하게 되는데, 상술한 콘택 패턴(68)의 형상에 의하여, 콘택 패턴(68)과 게이트 전극(50a, 50b) 사이의 이격거리가 소스 영역(44a, 44b)에서부터 하방으로 점진적으로 작아지기 때문에 바디 영역(42)과 소스 영역(44a, 44b) 간의 PN 접합이 형성되는 영역으로 흐르는 홀 전류를 줄여 래치업을 방지할 수 있다.
즉, 본 발명의 실시예는 IGBT 소자의 래치업 방지 기술을 제안하는 바, PN 접합 사이의 저항(R) 값을 낮추어 문턱 전압을 감소시켜 래치업 발생을 방지한다. 저항(R)을 낮추는 방법으로 홀이 PN 접합 근처로 가기 전에 콘택 패턴(68)을 통해 흐르도록 설계하며, 소스 영역(44a, 44b)과 콘택 패턴(68)의 접합면은 넓게하되 홀이 흘러가는 이동경로를 상대적으로 짧게 하는 것이 특징이다. 하부 콘택 패턴(68b)의 최대 단면적은 채널(CH) 형성에 영향을 주지 않는 범위에서 결정될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 전력 반도체 소자의 셀 구조를 도해하는 단면도이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 전력 반도체 소자(100b)는 소스 영역(44a, 44b) 및 바디 영역(42)과 전기적으로 연결되면서 기판(1) 상에서 바디 영역(42)의 내부까지 신장하는 콘택 패턴(68)을 포함한다. 콘택 패턴(68)은 상부 콘택 패턴(68a)과 하부 콘택 패턴(68b)을 포함할 수 있다. 상부 콘택 패턴(68a)은 소스 영역(44a, 44b) 상에서 소스 영역(44a, 44b)의 상면과 접한다. 상부 콘택 패턴(68a)에 연결되어 상부 콘택 패턴(68a)의 하방에 배치된 하부 콘택 패턴(68b)은 소스 영역(44a, 44b)의 측면과 접하면서 소스 영역(44a, 44b)의 아래로까지 신장한다. 하부 콘택 패턴(68b)은 소스 영역(44a, 44b) 이하에서 단면적이 확대되는 부분을 가진다.
본 발명의 다른 실시예에 따른 전력 반도체 소자(100b)에서는, 도 3에 도시된 것처럼, 하부 콘택 패턴(68b) 중에서 소스 영역(44a, 44b)의 측면과 접하는 부분은 하방으로 단면적이 점진적으로 확대되도록 경사지도록 형성될 수 있다. 다만, 도 1과 달리, 하부 콘택 패턴(68b)은 소스 영역(44a, 44b)의 측면을 지나서 소스 영역(44a, 44b)의 아래에서는 단면적이 일정하게 유지될 수 있다.
이러한 구성에서도, 도 2에서 설명한 바와 같이, PN 접합 사이의 저항(R) 값을 낮추어 문턱 전압을 감소시키고, 하부 콘택 패턴(68b)과 소스 영역(44a, 44b)과의 접합면적을 최대로 함으로써 홀의 이동경로를 감소시켜 래치업 발생을 방지할 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 전력 반도체 소자의 셀 구조를 도해하는 단면도이다.
도 4를 참조하면, 본 발명의 또 다른 실시예에 따른 전력 반도체 소자(100c)는 소스 영역(44a, 44b) 및 바디 영역(42)과 전기적으로 연결되면서 기판(1) 상에서 바디 영역(42)의 내부까지 신장하는 콘택 패턴(68)을 포함한다. 콘택 패턴(68)은 상부 콘택 패턴(68a)과 하부 콘택 패턴(68b)을 포함할 수 있다. 상부 콘택 패턴(68a)은 소스 영역(44a, 44b) 상에서 소스 영역(44a, 44b)의 상면과 접한다. 상부 콘택 패턴(68a)에 연결되어 상부 콘택 패턴(68a)의 하방에 배치된 하부 콘택 패턴(68b)은 소스 영역(44a, 44b)의 측면과 접하면서 소스 영역(44a, 44b)의 아래로까지 신장한다. 하부 콘택 패턴(68b)은 소스 영역(44a, 44b) 이하에서 단면적이 확대되는 부분을 가진다.
본 발명의 또 다른 실시예에 따른 전력 반도체 소자(100c)에서는, 도 4에 도시된 것처럼, 하부 콘택 패턴(68b) 중에서 소스 영역(44a, 44b)의 측면과 접하는 부분은 단면적이 일정하게 유지되되, 소스 영역(44a, 44b)의 측면을 지나서 소스 영역(44a, 44b)의 아래에서는 단면적이 점진적으로 확대되도록 형성될 수 있다.
이러한 구성에서도, 도 2에서 설명한 바와 같이, 콘택 패턴(68)과 게이트 전극(50a, 50b) 사이의 이격거리가 소스 영역(44a, 44b)에서부터 하방으로 점진적으로 작아지기 때문에 바디 영역(42)과 소스 영역(44a, 44b) 간의 PN 접합이 형성되는 영역으로 흐르는 홀 전류를 줄여 래치업을 방지할 수 있다.
도 5는 본 발명의 비교예에 따른 전력 반도체 소자의 셀 구조를 도해하는 단면도이다.
도 5를 참조하면, 본 발명의 비교예에 따른 전력 반도체 소자(200)에서 콘택 패턴(68)은 하방으로 연장되어 소스 영역(44a, 44b)의 상부면에서 서로 맞닿도록 배치된다. 앞에서 설명한 바와 같이, IGBT는 구조적으로 N+ 소스 영역(44a, 44b), P- 바디 영역(42), N- 드리프트 영역(10), P+ 기판(1) 영역으로 이루어지므로 PNPN의 기생 사이리스터(thyristor)가 형성될 수 있다. 기생 사이리스터가 동작되어 래치업(latch-up)이 발생되면, IGBT는 게이트에 의한 제어가 불가능해지며 다량의 전류가 컬렉터-이미터를 흘러 소자가 소손될 수 있다.
이를 방지하기 위하여, P- 바디 영역(42)에 P+ 영역을 추가함으로써 PN접합 주변 저항을 감소시키는 방법을 고안할 수 있으나, 이러한 방법에 대비하여, 상술한 본 발명의 실시예들에서는 PN 접합 근처로 홀이 흐르지 않도록 함으로써 래치업을 방지하는 효과가 더 크며, 마스크 및 공정 단계를 감소시켜 비용을 상대적으로 절감하는 효과도 기대할 수 있다.
도 6a 내지 도 6f는 본 발명의 일 실시예에 따른 전력 반도체 소자의 제조방법을 순차적으로 도해하는 단면도들이다.
도 6a 내지 도 6c를 참조하면, 웨이퍼 상의 제 1 영역에 제 1 도전형 불순물을 주입(P1 Implant)하여 P 베리어드 영역(PBL)을 형성하고, 웨이퍼의 제 2 영역에 웨이퍼에 함유된 제 2 도전형 도핑 농도 보다 더 높은 농도의 제 2 도전형 불순물을 주입(N1 Implant)하여 N 베리어드 영역(NBL)을 형성한다. 이러한 N 베리어드 영역은 전력 반도체 소자의 양쪽 P 베리어드 영역에서 디플리션 영역이 확산하여 홀과 전자의 이동경로를 막는 것을 방지할 수 있다. 계속하여, 상부 에피층(Top EPI)을 성장시킨다. 기판은 웨이퍼와 웨이퍼 상에 에피택셜 성장된 에피층을 포함하는 의미로 이해될 수 있다. 에피층이 성장된 후에 에피층의 상부면을 통하여 추가적으로 불순물을 주입하는 도핑 공정을 수행하고 확산 공정을 수행하여 제 1 도전형의 플로팅 영역(30a, 30b), 제 1 도전형의 바디 영역(42), 제 2 도전형의 소스 영역(44a, 44b)을 형성한다.
도 6d를 참조하면, 식각 공정에 의하여 소스 영역(44a, 44b)의 일측에서 하방으로 제 1 식각 패턴(20a, 20b)을 형성하는 제 1 단계; 및 식각 공정에 의하여 소스 영역(44a, 44b)의 타측에서 하방으로 단면적이 확대되는 부분을 가지는 제 2 식각 패턴(25)을 형성하는 제 2 단계;를 수행한다. 상기 제 1 단계와 상기 제 2 단계는 동시에 수행될 수 있으나, 이와 달리, 개별적으로 별도 수행될 수도 있다.
제 2 식각 패턴(25)은 소스 영역(44a, 44b) 보다 더 아래까지 신장하도록 형성할 수 있다. 제 2 식각 패턴(25)은 상부 단면적 보다 하부 단면적이 더 크도록 형성될 수 있다. 예를 들어, 제 2 식각 패턴(25)은 상부폭(d1) 보다 하부폭(d2)이 더 크도록 형성될 수 있다. 제 2 식각 패턴(25)은 하방으로 단면적이 점진적으로 확대되도록 경사질 수 있다. 이와 별도로, 제 2 식각 패턴(25)은 소스 영역(44a, 44b)에서부터 하방으로 단면적이 점진적으로 확대되도록 경사질 수도 있다.
제 2 식각 패턴(25)을 형성하는 식각 공정은 소스 영역(44a, 44b)과 바디 영역(42) 간의 식각선택비를 이용하여 구현할 수 있다. 예를 들어, 소스 영역(44a, 44b) 보다 바디 영역(42)에서 식각이 상대적으로 더 용이하게 진행되는 식각 조건 하에서 상술한 제 2 식각 패턴(25)을 구현할 수 있다.
도 6e 및 도 6f를 참조하면, 제 1 식각 패턴(20a, 20b)을 게이트 전극 물질로 충전하여 게이트 전극(50a, 50b)을 형성한다. 제 2 식각 패턴(25)을 도전성 물질로 충전하여 하방으로 단면적이 확대되는 부분을 가지는 콘택 패턴(68)을 형성한다.
이렇게 구현한 본 발명의 일 실시예에 따른 전력 반도체 소자에서는 IGBT의 홀의 흐름이 소스 영역 근처에서 저항 성분이 유발하기 전에 콘택 패턴으로 흘려주는 방법으로 래치업 방지는 물론 콘택 저항도 감소시킬 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 기판
10 : 드리프트 영역
20a, 20b : 트렌치
30a, 30b : 플로팅 영역
42 : 바디 영역
44a, 44b : 소스 영역
50a, 50b : 게이트 전극
68 : 콘택 패턴
10 : 드리프트 영역
20a, 20b : 트렌치
30a, 30b : 플로팅 영역
42 : 바디 영역
44a, 44b : 소스 영역
50a, 50b : 게이트 전극
68 : 콘택 패턴
Claims (9)
- 기판 내에 서로 이격된 제 1 트렌치 및 제 2 트렌치에 각각 배치된 한 쌍의 게이트 전극;
상기 기판 내에서 상기 한 쌍의 게이트 전극 사이에 배치된 제 1 도전형의 바디 영역;
상기 제 1 도전형의 바디 영역 내에 상기 제 1 트렌치 및 제 2 트렌치에 각각 인접하여 서로 이격 배치된 한 쌍의 제 2 도전형의 소스 영역; 및
상기 소스 영역 및 상기 바디 영역과 전기적으로 연결되면서 상기 기판 상에서 상기 바디 영역의 내부까지 신장하는 콘택 패턴;을 포함하되,
상기 콘택 패턴은 상기 소스 영역 이하에서 단면적이 확대되는 부분을 가지는 것을 특징으로 하는, 전력 반도체 소자. - 제 1 항에 있어서,
상기 콘택 패턴 중에서 상기 소스 영역의 측면과 접하는 부분은 하방으로 단면적이 확대되도록 경사진 것을 특징으로 하는, 전력 반도체 소자. - 제 1 항에 있어서,
상기 콘택 패턴은 상기 소스 영역에서부터 하방으로 단면적이 점진적으로 확대되도록 경사진 것을 특징으로 하는, 전력 반도체 소자. - 제 1 항에 있어서,
상기 바디 영역과 상기 소스 영역 간의 PN 접합이 형성되는 영역으로 흐르는 홀 전류를 줄여 래치업을 방지하도록, 상기 콘택 패턴과 상기 게이트 전극 사이의 이격거리는 상기 소스 영역에서부터 하방으로 점진적으로 작아지는 것을 특징으로 하는, 전력 반도체 소자. - 제 1 항에 있어서,
상기 기판 내에서 상기 제 1 트렌치 및 제 2 트렌치의 바닥면과 상기 제 1 트렌치 및 제 2 트렌치의 적어도 일측면을 각각 둘러싸면서 서로 이격 배치된 한 쌍의 제 1 도전형의 플로팅 영역;을 더 포함하는, 전력 반도체 소자. - 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 제 1 도전형 및 상기 제 2 도전형은 서로 반대의 도전형을 가지되 n형 및 p형 중 각각 어느 하나인, 전력 반도체 소자. - 기판 내에서 제 1 도전형의 바디 영역 및 상기 제 1 도전형의 바디 영역 내에 제 2 도전형의 소스 영역을 형성하는 단계;
식각 공정에 의하여 상기 소스 영역의 일측에서 하방으로 제 1 식각 패턴을 형성하는 단계;
상기 제 1 식각 패턴을 게이트 전극 물질로 충전하여 게이트 전극을 형성하는 단계;
식각 공정에 의하여 상기 소스 영역의 타측에서 하방으로 단면적이 확대되는 부분을 가지는 제 2 식각 패턴을 형성하는 단계; 및
상기 제 2 식각 패턴을 도전성 물질로 충전하여 하방으로 단면적이 확대되는 부분을 가지는 콘택 패턴을 형성하는 단계;
를 포함하는, 전력 반도체 소자의 제조방법. - 제 7 항에 있어서,
상기 소스 영역의 측면과 접하는 상기 제 2 식각 패턴은 하방으로 단면적이 점진적으로 확대되도록 경사진 것을 특징으로 하는, 전력 반도체 소자의 제조방법. - 제 7 항에 있어서,
상기 제 2 식각 패턴은 상기 소스 영역에서부터 하방으로 단면적이 점진적으로 확대되도록 경사진 것을 특징으로 하는, 전력 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160155992A KR101870823B1 (ko) | 2016-11-22 | 2016-11-22 | 전력 반도체 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160155992A KR101870823B1 (ko) | 2016-11-22 | 2016-11-22 | 전력 반도체 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180057404A true KR20180057404A (ko) | 2018-05-30 |
| KR101870823B1 KR101870823B1 (ko) | 2018-06-25 |
Family
ID=62299978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160155992A KR101870823B1 (ko) | 2016-11-22 | 2016-11-22 | 전력 반도체 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101870823B1 (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056432A (ja) * | 2008-08-29 | 2010-03-11 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
| US8384151B2 (en) * | 2011-01-17 | 2013-02-26 | Infineon Technologies Austria Ag | Semiconductor device and a reverse conducting IGBT |
-
2016
- 2016-11-22 KR KR1020160155992A patent/KR101870823B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR101870823B1 (ko) | 2018-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7182594B2 (ja) | ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法 | |
| JP5865618B2 (ja) | 半導体装置 | |
| KR20000029577A (ko) | 선형전류-전압특성을가지는반도체부품 | |
| US20230369486A1 (en) | Gate trench power semiconductor devices having improved deep shield connection patterns | |
| KR20150061971A (ko) | 전력 반도체 소자 및 그의 제조 방법 | |
| KR101870825B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
| KR20150061201A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR101550798B1 (ko) | 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법 | |
| KR102406116B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN107464834B (zh) | 功率半导体器件及其制造方法 | |
| KR101870807B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
| KR20150076716A (ko) | 전력 반도체 소자 | |
| KR101870823B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
| KR102042834B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
| KR101870824B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
| KR101907460B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
| KR101949519B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
| KR101870826B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
| KR101836258B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20150061972A (ko) | 전력 반도체 소자 | |
| KR102078295B1 (ko) | 이너 웰을 가진 슈퍼 정션 트랜지스터 | |
| KR20170070505A (ko) | 반도체 소자 및 그 제조 방법 | |
| US9502498B2 (en) | Power semiconductor device | |
| KR20220121393A (ko) | 소스 영역 면적이 감소된 슈퍼정션 반도체 소자 및 제조방법 | |
| CN116153998A (zh) | 包括沟槽栅极结构的半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |