KR20180045958A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20180045958A
KR20180045958A KR1020160140099A KR20160140099A KR20180045958A KR 20180045958 A KR20180045958 A KR 20180045958A KR 1020160140099 A KR1020160140099 A KR 1020160140099A KR 20160140099 A KR20160140099 A KR 20160140099A KR 20180045958 A KR20180045958 A KR 20180045958A
Authority
KR
South Korea
Prior art keywords
address
latch
flag
response
redundancy
Prior art date
Application number
KR1020160140099A
Other languages
English (en)
Inventor
임수빈
백영현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160140099A priority Critical patent/KR20180045958A/ko
Priority to US15/477,228 priority patent/US10013305B2/en
Publication of KR20180045958A publication Critical patent/KR20180045958A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/81—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a hierarchical redundancy scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

반도체장치는 리던던시영역에 불량이 발생하는 경우 어드레스를 래치하여 불량래치어드레스 및 럽쳐제어신호를 생성하는 에러정보저장회로 및 상기 불량래치어드레스 및 상기 럽쳐제어신호에 응답하여 상기 불량이 발생된 상기 리던던시영역에 대한 리페어동작을 제어하는 퓨즈영역을 포함한다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은 불량이 발생한 리던던시영역에 대한 리페어동작을 제어하는 반도체장치에 관한 것이다.
반도체장치의 고집적화 및 저장 용량의 증대는 생산 공정에서 반도체 메모리셀의 불량 발생 가능성을 증가시키고, 이는 곧 생산 수율을 저하하는 요인으로 작용한다. 일반적으로 반도체장치가 몇 개의 결함 메모리셀들, 심지어는 단 한 개의 결함 메모리셀만을 가지더라도 그 장치는 제품으로서 출하될 수 없다.
이와 같이, 반도체장치의 고집적화에 따른 수율 저하를 개선하기 위해서 여러 가지 시도들이 진행되고 있으며, 그 대표적인 것이 리던던시셀을 이용하여 어드레스를 리페어하는 동작이다.
본 발명은 불량이 발생한 리던던시영역의 어드레스를 래치하고, 래치된 어드레스에 의해 불량이 발생한 리던던시영역에 대한 리페어동작을 제외하는 반도체장치를 제공한다.
이를 위해 본 발명은 리던던시영역에 불량이 발생하는 경우 어드레스를 래치하여 불량래치어드레스 및 럽쳐제어신호를 생성하는 에러정보저장회로 및 상기 불량래치어드레스 및 상기 럽쳐제어신호에 응답하여 상기 불량이 발생된 상기 리던던시영역에 대한 리페어동작을 제어하는 퓨즈영역을 포함하는 반도체장치를 제공한다.
또한, 본 발명은 압축테스트신호에 응답하여 리던던시영역에 불량 발생여부에 대한 정보를 포함하는 불량플래그를 생성하는 동작제어회로 및 상기 불량플래그에 응답하여 어드레스를 래치하여 상기 리던던시영역에 대한 리페어동작을 제어하기 위한 불량래치어드레스 및 럽쳐제어신호를 생성하는 에러정보저장회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 테스트모드에 진입하여 어드레스에 대응하는 리던던시영역에 대한 불량을 감지하고, 상기 리던던시영역에 불량이 발생하는 경우 상기 어드레스를 래치하여 불량래치어드레스를 생성하며, 불량플래그를 래치하여 럽쳐제어신호를 생성하는 불량감지단계 및 상기 럽쳐제어신호에 응답하여 상기 불량래치어드레스에 대응하는 퓨즈를 럽쳐하여 퓨즈데이터의 출력을 차단하는 퓨즈럽쳐단계를 포함하는 리페어방법을 제공한다.
본 발명에 의하면 불량이 발생한 리던던시영역의 어드레스를 래치하고, 래치된 어드레스에 의해 불량이 발생한 리던던시영역에 대한 리페어동작을 제외함으로써 리페어동작 속도를 개선할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체장치의 구성을 도시한 블럭도이다.
도 2 및 도 3은 도 1 에 도시된 반도체장치의 리페어동작을 설명하기 위한 도면이다.
도 4는 도 1에 도시된 반도체장치에 포함된 에러정보저장회로의 구성을 도시한 블럭도이다.
도 5 는 도 4에 도시된 에러정보저장회로에 포함된 어드레스래치회로의 구성을 도시한 블럭도이다.
도 6은 본 발명의 일 실시예에 따른 리페어방법을 설명하기 위한 순서도이다.
도 7은 도 1 내지 도 6에 도시된 반도체장치가 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 반도체장치는 테스트제어회로(1), 어드레스버퍼(2), 뱅크(3), 에러정보저장회로(4) 및 퓨즈영역(5)을 포함할 수 있다. 뱅크(3)는 동작제어회로(31), 노멀영역(32) 및 리던던시영역(33)을 포함할 수 있다.
테스트제어회로(1)는 테스트모드신호(TM)에 응답하여 인에이블되는 압축테스트신호(TPARA) 및 럽쳐테스트신호(BST)를 생성할 수 있다. 테스트제어회로(1)는 테스트모드신호(TM)에 응답하여 순차적으로 인에이블되는 압축테스트신호(TPARA) 및 럽쳐테스트신호(BST)를 생성할 수 있다. 테스트제어회로(1)는 테스트모드신호(TM)를 디코딩하여 선택적으로 인에이블되는 압축테스트신호(TPARA) 및 럽쳐테스트신호(BST)를 생성할 수 있다. 테스트모드신호(TM)는 하나의 신호로 설정되어 있지만 다수의 신호로 설정될 수 있다. 압축테스트신호(TPARA)는 리던던시영역(33)에 데이터를 저장하고 출력되는 데이터의 레벨을 감지하여 리던던시영역(33)의 불량을 감지하는 압축테스트에 진입하기 위해 인에이블되는 신호이다. 럽쳐테스트신호(BST)는 불량이 발생한 리던던시영역(33)에 대응하는 퓨즈셀어레이를 럽쳐하는 럽쳐테스트에 진입하기 위해 인에이블되는 신호이다.
어드레스버퍼(2)는 커맨드어드레스(CA)에 응답하여 어드레스(IADD<1:N>)를 생성할 수 있다. 어드레스버퍼(2)는 커맨드어드레스(CA)를 버퍼링하여 어드레스(IADD<1:N>)를 생성할 수 있다. 커맨드어드레스(CA)는 하나의 신호로 설정되어 있지만 다수의 신호로 설정될 수 있다. 커맨드어드레스(CA)는 하나의 패드를 통해 다수의 비트가 직렬로 입력되는 신호로 설정될 수 있다. 어드레스(IADD<1:N>)는 압축테스트 시 순차적으로 카운팅되어 생성될 수 있다. 어드레스버퍼(2)는 일반적인 버퍼들을 포함할 수 있다.
동작제어회로(31)는 압축테스트신호(TPARA)에 응답하여 리던던시영역(33)의 불량 여부에 대한 정보를 포함하는 불량플래그(E_FLAG)를 생성할 수 있다. 동작제어회로(31)는 압축테스트신호(TPARA)에 응답하여 어드레스(IADD<1:N>)의 조합에 따라 리던던시영역(33)에 기 설정된 레벨을 갖는 데이터를 저장할 수 있다. 동작제어회로(31)는 압축테스트신호(TPARA)에 응답하여 어드레스(IADD<1:N>)의 조합에 따라 리던던시영역(33)에서 출력되는 데이터를 감지하여 불량플래그(E_FLAG)를 생성할 수 있다. 동작제어회로(31)는 리던던시영역(33)에 포함된 모든 리던던시셀어레이(도 3의 33-1 ~ 33-K)에 데이터를 저장하는 동작과 데이터를 출력하여 데이터를 감지하는 동작을 수행할 수 있다. 동작제어회로(31)는 노멀영역(32)의 노멀셀어레이(도 3의 32-1 ~ 32-K)에 불량이 발생한 경우 노멀셀어레이(도 3의 32-1 ~ 32-K)를 리던던시영역(33)의 리던던시셀어레이(도 3의 33-1 ~ 33-K)로 리페어할 수 있다. 동작제어회로(31)는 퓨즈데이터(FZ_DATA<1:K>)에 응답하여 불량이 발생한 노멀셀어레이(도 3의 32-1 ~ 32-K)를 리던던시영역(33)의 리던던시셀어레이(도 3의 33-1 ~ 33-K)로 리페어할 수 있다. 동작제어회로(31)는 압축테스트신호(TPARA) 및 퓨즈데이터(FZ_DATA<1:K>)에 응답하여 어드레스(IADD<1:N>)에 의해 노멀셀어레이(도 3의 32-1 ~ 32-K)를 액세스하지 않고 리던던시셀어레이(도 3의 33-1 ~ 33-K)를 액세스할 수 있다. 리페어동작은 불량이 발생한 노멀셀어레이(도 3의 32-1 ~ 32-K)를 리던던시셀어레이(도 3의 33-1 ~ 33-K)로 대체하는 동작을 의미한다.
노멀영역(32)는 다수의 노멀셀어레이(도 3의 32-1 ~ 32-K)를 포함할 수 있다. 노멀영역(32)은 어드레스(IADD<1:N>)에 의해 액세스되는 노멀셀어레이(도 3의 32-1 ~ 32-K)에 데이터(미도시)를 저장할 수 있다. 노멀영역(32)은 어드레스(IADD<1:N>)에 의해 액세스되는 노멀셀어레이(도 3의 32-1 ~ 32-K)에 저장된 데이터(미도시)를 출력할 수 있다.
리던던시영역(33)은 다수의 리던던시셀어레이(도 3의 33-1 ~ 33-K)를 포함할 수 있다. 리던던시영역(33)은 어드레스(IADD<1:N>)에 의해 액세스되는 리던던시셀어레이(도 3의 33-1 ~ 33-K)에 데이터(미도시)를 저장할 수 있다. 리던던시영역(33)은 어드레스(IADD<1:N>)에 의해 액세스되는 리던던시셀어레이(도 3의 33-1 ~ 33-K)에 저장된 데이터(미도시)를 출력할 수 있다. 리던던시영역(33)은 불량이 발생한 노멀셀어레이(도 3의 32-1 ~ 32-K)를 리던던시셀어레이(도 3의 33-1 ~ 33-K)로 대체하는 일반적인 리던던시영역으로 설정될 수 있다.
에러정보저장회로(4)는 불량플래그(E_FLAG)에 응답하여 어드레스(IADD<1:N>)를 래치하여 불량래치어드레스(FADD<1:L>) 및 럽쳐제어신호(RUP_CNT)를 생성할 수 있다. 에러정보저장회로(4)는 불량플래그(E_FLAG)가 인에이블되는 경우 어드레스(IADD<1:N>)를 래치할 수 있다. 에러정보저장회로(4)는 불량플래그(E_FLAG)를 래치할 수 있다. 에러정보저장회로(4)는 럽쳐테스트신호(BST)에 응답하여 래치된 어드레스(IADD<1:N>)를 불량래치어드레스(FADD<1:L>)로 출력할 수 있다. 에러정보저장회로(4)는 럽쳐테스트신호(BST)에 응답하여 래치된 불량플래그(E_FLAG)를 럽쳐제어신호(RUP_CNT)로 출력할 수 있다.
퓨즈회로(5)는 불량래치어드레스(FADD<1:L>) 및 럽쳐제어신호(RUP_CNT)에 응답하여 리던던시영역(33)에 대한 리페어동작을 제어할 수 있다. 퓨즈회로(5)는 불량래치어드레스(FADD<1:L>)에 대응하는 퓨즈셀어레이(도 3의 5-1 ~ 5-K)에 연결된 퓨즈를 럽쳐할 수 있다. 퓨즈회로(5)는 불량래치어드레스(FADD<1:L>)에 대응하는 퓨즈데이터(FZ_DATA<1:K>)의 출력을 차단할 수 있다. 퓨즈회로(5)는 불량이 발생한 노멀셀어레이(도 3의 32-1 ~ 32-K)를 리던던시셀어레이(도 3의 33-1 ~ 33-K)로 리페어하기 위한 퓨즈데이터(FZ_DATA<1:K>)를 출력할 수 있다. 여기서, 퓨즈를 렵쳐하는 동작은 퓨즈에 높은 전압을 인가하여 퓨즈를 커팅하는 동작을 의미한다.
한편, 도 1에 도시된 신호들의 비트수 N, L 및 K는 자연수로 설정되고 실시예에 따라 다양한 비트수로 설정될 수 있다.
도 2를 참고하여 본 발명의 동작제어회로(31)에서 리던던시영역(33)의 불량을 감지하는 동작을 설명하되 리던던시영역(33)에 포함된 리던던시셀어레이가 4개로 구현되되어 제2 리던던시셀어레이에 불량이 발생하는 경우를 예를 들어 설명하면 다음과 같다.
우선, 리던던시영역(33)에 포함된 리던던시셀어레이에 데이터를 저장하는 동작을 설명하면 다음과 같다.
동작제어회로(31)는 압축테스트신호(TPARA)에 응답하여 제1 및 제2 어드레스(IADD<1:2>)의 제1 조합에 따라 제1 리던던시셀어레이를 선택한다. 동작제어회로(31)는 제1 리던던시셀어레이에 기 설정된 레벨을 갖는 데이터를 저장한다. 제1 조합은 제1 어드레스(IADD<1>)가 로직로우레벨(L)이고, 제2 어드레스(IADD<2>)가 로직로우레벨(L)인 경우를 의미한다.
동작제어회로(31)는 압축테스트신호(TPARA)에 응답하여 제1 및 제2 어드레스(IADD<1:2>)의 제2 조합에 따라 제2 리던던시셀어레이를 선택한다. 동작제어회로(31)는 제2 리던던시셀어레이에 기 설정된 레벨을 갖는 데이터를 저장한다. 제2 조합은 제1 어드레스(IADD<1>)가 로직하이레벨(H)이고, 제2 어드레스(IADD<2>)가 로직로우레벨(L)인 경우를 의미한다.
동작제어회로(31)는 압축테스트신호(TPARA)에 응답하여 제1 및 제2 어드레스(IADD<1:2>)의 제3 조합에 따라 제3 리던던시셀어레이를 선택한다. 동작제어회로(31)는 제3 리던던시셀어레이에 기 설정된 레벨을 갖는 데이터를 저장한다. 제3 조합은 제1 어드레스(IADD<1>)가 로직로우레벨(L)이고, 제2 어드레스(IADD<2>)가 로직하이레벨(H)인 경우를 의미한다.
동작제어회로(31)는 압축테스트신호(TPARA)에 응답하여 제1 및 제2 어드레스(IADD<1:2>)의 제4 조합에 따라 제4 리던던시셀어레이를 선택한다. 동작제어회로(31)는 제4 리던던시셀어레이에 기 설정된 레벨을 갖는 데이터를 저장한다. 제4 조합은 제1 어드레스(IADD<1>)가 로직하이레벨(H)이고, 제2 어드레스(IADD<2>)가 로직하이레벨(H)인 경우를 의미한다.
한편, 앞서 설명한 기 설정된 레벨의 데이터는 로직하이레벨(H) 또는 로직로우레벨(L)로 설정될 수 있다.
다음으로, 리던던시영역(33)에 포함된 리던던시셀어레이의 불량을 감지하여 어드레스를 저장하는 동작을 설명하면 다음과 같다.
동작제어회로(31)는 압축테스트신호(TPARA)에 응답하여 제1 및 제2 어드레스(IADD<1:2>)의 제1 조합에 응답하여 제1 리던던시셀어레이를 선택한다. 동작제어회로(31)는 제1 리던던시셀어레이에서 출력되는 데이터의 로직레벨을 감지하여 로직로우레벨(L)의 불량플래그(EFLAG)를 생성한다.
에러정보저장회로(32)는 로직로우레벨의 불량플래그(EFLAG)에 응답하여 제1 조합의 제1 및 제2 어드레스(IADD<1:2>)를 래치하지 않는다.
동작제어회로(31)는 압축테스트신호(TPARA)에 응답하여 제1 및 제2 어드레스(IADD<1:2>)의 제2 조합에 응답하여 제2 리던던시셀어레이를 선택한다. 동작제어회로(31)는 제2 리던던시셀어레이에서 출력되는 데이터의 로직레벨을 감지하여 로직하이레벨(H)의 불량플래그(EFLAG)를 생성한다.
에러정보저장회로(32)는 로직하이레벨의 불량플래그(EFLAG)에 응답하여 제2 조합의 제1 및 제2 어드레스(IADD<1:2>)를 래치한다.
동작제어회로(31)는 압축테스트신호(TPARA)에 응답하여 제1 및 제2 어드레스(IADD<1:2>)의 제3 조합에 응답하여 제3 리던던시셀어레이를 선택한다. 동작제어회로(31)는 제3 리던던시셀어레이에서 출력되는 데이터의 로직레벨을 감지하여 로직로우레벨(L)의 불량플래그(EFLAG)를 생성한다.
에러정보저장회로(32)는 로직로우레벨의 불량플래그(EFLAG)에 응답하여 제3 조합의 제1 및 제2 어드레스(IADD<1:2>)를 래치하지 않는다.
동작제어회로(31)는 압축테스트신호(TPARA)에 응답하여 제1 및 제2 어드레스(IADD<1:2>)의 제4 조합에 응답하여 제4 리던던시셀어레이를 선택한다. 동작제어회로(31)는 제4 리던던시셀어레이에서 출력되는 데이터의 로직레벨을 감지하여 로직로우레벨(L)의 불량플래그(EFLAG)를 생성한다.
에러정보저장회로(32)는 로직로우레벨의 불량플래그(EFLAG)에 응답하여 제4 조합의 제1 및 제2 어드레스(IADD<1:2>)를 래치하지 않는다.
한편, 앞서 설명한 리던던시셀어레이에 데이터를 저장하는 동작과 리던던시셀어레이의 불량을 감지하는 동작은 제1 및 제2 어드레스(IADD<1:2>)의 조합마다 순차적으로 수행될 수 있다.
도 3을 참고하여 본 발명의 리페어동작을 설명하되, 제2 리던던시셀어레이에 불량이 발생하는 경우를 예를 들어 설명하면 다음과 같다.
퓨즈영역(5)은 퓨즈어레이(5-1 ~ 5-K) 중 불량래치어드레스(FADD<1:L>)에 대응하는 제2 퓨즈어레이(5-2)에 연결된 퓨즈를 럽쳐할 수 있다. 퓨즈영역(5)은 불량래치어드레스(FADD<1:L>)에 대응하는 제2 퓨즈어레이(5-2)에 연결된 퓨즈를 럽쳐하여 제2 퓨즈데이터(FZ<DATA<2>)의 출력을 차단할 수 있다.
동작제어회로(31)는 제1 퓨즈데이터(FZ_DATA<1>)에 응답하여 노멀영역(32)의 제1 노멀셀어레이(32-1)에 불량이 발생하는 경우 리던던시영역(33)의 제1 리던던시셀어레이(33-1)로 리페어할 수 있다.
동작제어회로(31)는 제2 퓨즈데이터(FZ_DATA<2>)가 출력되지 않으므로 노멀영역(32)의 제2 노멀셀어레이(32-2)에 불량이 발생하는 경우 리던던시영역(33)의 제2 리던던시셀어레이(33-2)로 리페어할 수 없다.
동작제어회로(31)는 제K 퓨즈데이터(FZ_DATA<K>)에 응답하여 노멀영역(32)의 제K 노멀셀어레이(32-K)에 불량이 발생하는 경우 리던던시영역(33)의 제K 리던던시셀어레이(33-K)로 리페어할 수 있다.
여기서, 설명의 편의상 노멀영역(32)의 노멀셀어레이를 K개로 도시하였지만 노멀영역(32)에 포함된 노멀셀어레이의 개수는 실시예에 따라 다양하게 설정될 수 있다. 또한, 리던던시영역(33)의 리던던시셀어레이를 K개 도시하였지만 리던던시영역(33)에 포함된 리던던시셀어레이의 개수는 실시예에 따라 다양하게 설정될 수 있고, 리던던시셀어레이의 개수는 노멀셀어레이의 개수보다 적은 수로 설정될 수 있다.
도 4를 참고하면 본 발명의 일 실시예에 따른 에러정보저장회로(4)는 어드레스래치회로(41) 및 럽쳐제어회로(42)를 포함할 수 있다.
어드레스래치회로(41)는 불량플래그(E_FLAG)에 응답하여 어드레스(IADD<1:N>)를 래치할 수 있다. 어드레스래치회로(41)는 제1 내지 제3 출력카운팅신호(OUT_CNT1:3>)에 응답하여 래치된 어드레스(IADD<1:N>)를 래치어드레스(LADD<1:N>)로 출력할 수 있다. 어드레스래치회로(41)는 불량플래그(E-FLAG)를 래치하여 래치플래그(LE_FALG)로 출력할 수 있다.
럽쳐제어회로(42)는 래치플래그(LE_FALG)에 응답하여 래치어드레스(LADD<1:N>)를 불량래치어드레스(FADD<1:L>)로 출력할 수 있다. 럽쳐제어회로(42)는 래치플래그(LE_FALG)를 럽쳐제어신호(RUP_CNT)로 출력할 수 있다. 럽쳐제어회로(42)는 럽쳐테스트신호(BST)에 응답하여 순차적으로 카운팅되는 제1 내지 제3 출력카운팅신호(OUT_CNT<1:3>)를 출력할 수 있다.
도 5를 참고하면 본 발명의 일 실시예에 따른 어드레스래치회로(41)는 입력제어신호생성회로(411), 제1 래치(412), 제2 래치(413) 및 제3 래치(414)를 포함할 수 있다.
입력제어신호생성회로(411)는 불량플래그신호(E_FLAG)에 응답하여 순차적으로 카운팅되는 제1 내지 제3 입력제어신호(IN_CNT<1:3>)를 생성할 수 있다. 입력제어신호생성회로(411)는 일반적인 카운터로 구현되어 불량플래그신호(E_FLAG)가 입력되는 경우 순차적으로 카운팅되는 제1 내지 제3 입력제어신호(IN_CNT<1:3>)를 생성할 수 있다.
제1 래치(412)는 제1 입력제어신호(IN_CNT<1>)에 응답하여 어드레스(IADD<1:N>)를 래치할 수 있다. 제1 래치(412)는 제1 입력제어신호(IN_CNT<1>)에 응답하여 불량플래그(E_FLAG)를 래치할 수 있다. 제1 래치(412)는 제1 출력제어신호(OUT_CNT<1>)에 응답하여 래치된 어드레스(IADD<1:N>)를 래치어드레(LADD<1:N>)로 출력할 수 있다. 제1 래치(412)는 제1 출력제어신호(OUT_CNT<1>)에 응답하여 래치된 불량플래그(E_FLAG)를 래치플래그(LE_FLAG)로 출력할 수 있다.
제2 래치(413)는 제2 입력제어신호(IN_CNT<2>)에 응답하여 어드레스(IADD<1:N>)를 래치할 수 있다. 제2 래치(413)는 제2 입력제어신호(IN_CNT<2>)에 응답하여 불량플래그(E_FLAG)를 래치할 수 있다. 제2 래치(413)는 제2 출력제어신호(OUT_CNT<2>)에 응답하여 래치된 어드레스(IADD<1:N>)를 래치어드레(LADD<1:N>)로 출력할 수 있다. 제2 래치(413)는 제2 출력제어신호(OUT_CNT<2>)에 응답하여 래치된 불량플래그(E_FLAG)를 래치플래그(LE_FLAG)로 출력할 수 있다.
제3 래치(414)는 제3 입력제어신호(IN_CNT<3>)에 응답하여 어드레스(IADD<1:N>)를 래치할 수 있다. 제3 래치(414)는 제3 입력제어신호(IN_CNT<3>)에 응답하여 불량플래그(E_FLAG)를 래치할 수 있다. 제3 래치(414)는 제3 출력제어신호(OUT_CNT<3>)에 응답하여 래치된 어드레스(IADD<1:N>)를 래치어드레(LADD<1:N>)로 출력할 수 있다. 제3 래치(414)는 제3 출력제어신호(OUT_CNT<3>)에 응답하여 래치된 불량플래그(E_FLAG)를 래치플래그(LE_FLAG)로 출력할 수 있다.
한편, 도 5에 도시된 어드레스래치회로(41)에 포함된 래치는 3개로 도시되어 있지만 실시예에 따라 어드레스래치회로(41)에 포함되는 래치의 수는 다양하게 구현될 수 있다.
도 6을 참고하여 본 발명의 반도체장치의 리페어방법을 설명하되 리던던시영역은 제1 내지 제4 리던던시셀어레이를 포함하고, 제2 리던던시셀어레이에 불량이 발생하는 경우를 예를 들어 설명하면 다음과 같다.
테스트제어회로(1)는 테스트모드신호(TM)에 응답하여 인에이블되는 압축테스트신호(TPARA)를 생성한다. 반도체장치는 압축테스트신호(TPARA)가 생성되는 경우 테스트모드에 진입(S1)한다. 여기서, 테스트모드는 압축테스트 및 럽쳐테스트를 포함하도록 설정된다.
어드레스버퍼(2)는 커맨드어드레스(CA)에 응답하여 순차적으로 카운팅되는 어드레스(IADD<1:N>)를 생성한다.
동작제어회로(31)는 어드레스(IADD<1:N>)에 의해 제1 리던던시셀어레이에 기 설정된 로직레벨을 갖는 데이터를 저장(S2)한다. 동작제어회로(31)는 어드레스(IADD<1:N>)에 의해 제1 리던던시셀어레이에 저장된 데이터를 출력(S3) 한다. 동작제어회로(31)는 데이터의 로직레벨에 따라 불량여부를 감지(S4)한다. 동작제어회로(31)는 제1 리던던시셀어레이에 불량이 없는 경우(N) K=설정된 수를 감지(S6)한다. 에러정보저장회로(4)는 불량플래그(E_FLAG)에 응답하여 어드레스(IADD<1:N>)를 래치하지 않는다. 여기서 설정된 수(K)는 어드레스(IADD<1:N>)가 제4 리던던시셀어레이를 선택하기 위한 조합까지 카운팅되는 수를 의미한다. 동작제어회로(31)는 어드레스(IADD<1:N>)가 제1 리던던시셀어레이를 선택하기 위한 조합이므로 리던던시영역에 데이터를 저장(S2)하는 단계에 재진입한다..
동작제어회로(31)는 어드레스(IADD<1:N>)에 의해 제2 리던던시셀어레이에 기 설정된 로직레벨을 갖는 데이터를 저장(S2)한다. 동작제어회로(31)는 어드레스(IADD<1:N>)에 의해 제2 리던던시셀어레이에 저장된 데이터를 출력(S3) 한다. 동작제어회로(31)는 데이터의 로직레벨에 따라 불량여부를 감지(S4)한다. 동작제어회로(31)는 제2 리던던시셀어레이에 불량이 있는 경우(Y) 불량플래그(E_FLAG)를 생성한다. 에러정보저장회로(4)는 불량플래그(E_FLAG)에 응답하여 어드레스(IADD<1:N>)를 래치한다. 동작제어회로(31)는 K=설정된 수를 감지(S6)한다. 동작제어회로(31)는 어드레스(IADD<1:N>)가 제2 리던던시셀어레이를 선택하기 위한 조합이므로 리던던시영역에 데이터를 저장(S2)하는 단계에 재진입한다.
동작제어회로(31)는 어드레스(IADD<1:N>)에 의해 제3 리던던시셀어레이에 기 설정된 로직레벨을 갖는 데이터를 저장(S2)한다. 동작제어회로(31)는 어드레스(IADD<1:N>)에 의해 제3 리던던시셀어레이에 저장된 데이터를 출력(S3) 한다. 동작제어회로(31)는 데이터의 로직레벨에 따라 불량여부를 감지(S4)한다. 동작제어회로(31)는 제3 리던던시셀어레이에 불량이 없는 경우(N) K=설정된 수를 감지(S6)한다. 에러정보저장회로(4)는 불량플래그(E_FLAG)에 응답하여 어드레스(IADD<1:N>)를 래치하지 않는다. 동작제어회로(31)는 어드레스(IADD<1:N>)가 제3 리던던시셀어레이를 선택하기 위한 조합이므로 리던던시영역에 데이터를 저장(S2)하는 단계에 재진입한다.
동작제어회로(31)는 어드레스(IADD<1:N>)에 의해 제4 리던던시셀어레이에 기 설정된 로직레벨을 갖는 데이터를 저장(S2)한다. 동작제어회로(31)는 어드레스(IADD<1:N>)에 의해 제4 리던던시셀어레이에 저장된 데이터를 출력(S3) 한다. 동작제어회로(31)는 데이터의 로직레벨에 따라 불량여부를 감지(S4)한다. 동작제어회로(31)는 제4 리던던시셀어레이에 불량이 없는 경우(N) K=설정된 수를 감지(S6)한다. 에러정보저장회로(4)는 불량플래그(E_FLAG)에 응답하여 어드레스(IADD<1:N>)를 래치하지 않는다. 동작제어회로(31)는 어드레스(IADD<1:N>)가 제4 리던던시셀어레이를 선택하기 위한 조합이므로 리던던시영역에 데이터를 저장(S2)하는 단계에 진입하지 않는다.
여기서, 테스트모드진입(S1) 단계부터 모든 리던던시셀어레이에 데이터를 저장하고, 저장된 데이터를 출력하여 모든 리던던시셀어레이의 불량을 감지하는 일련의 동작(S1~S7)은 불량감지단계로 설정될 수 있다.
테스트제어회로(1)는 테스트모드신호(TM)에 응답하여 인에이블되는 럽쳐테스트신호(BST)를 생성한다.
럽쳐제어회로(42)는 럽쳐테스트신호(BST)에 응답하여 제1 출력카운팅신호(OUT_CNT<1>)를 카운팅한다. 어드레스래치회로(41)는 제1 출력카운팅신호(OUT_CNT<1>)에 응답하여 래치된 어드레스(IADD<1:N>)를 래치어드레스(LADD<1:N>)로 출력하고, 래치된 불량플래그(E_FLAG)를 래치플래그(LE_FLAG)로 출력한다. 이때 출력되는 래치어드레스(LADD<1:N>)는 제2 리던던시셀어레이를 선택하기 위한 조합이다. 럽쳐제어회로(42)는 래치플래그(LE_FLAG)에 응답하여 래치어드레스(LADD<1:N>)를 불량래치어드레스(FADD<1:L>)로 출력하고, 래치플래그(LE_FLAG)를 럽쳐제어신호(RUP_CNT)로 출력(S8)한다.
퓨즈회로(5)는 럽쳐제어신호(RUP_CNT)에 응답하여 불량래치어드레스(FADD<1:L>)에 대응하는 퓨즈어레이(5-2)에 연결된 퓨즈를 럽쳐(S9)한다. 퓨즈회로(5)는 불량래치어드레스(FADD<1:L>)에 대응하는 퓨즈데이터(FZ_DATA<2>)의 출력을 차단한다.
럽쳐제어회로(42)는 제3 출력카운팅신호(OUT_CNT<3>)가 카운팅되지 않은 경우(N) J=설정된 수를 감지(S10)한다. 여기서 설정된 수(J)는 제3 출력카운팅신호(OUT_CNT<3>)가 카운팅되는 수를 의미한다.
이때, 럽쳐제어회로(42)는 제3 출력카운팅신호(OUT_CNT<3>)가 카운팅되지 않기 때문에 럽쳐테스트신호(BST)에 응답하여 제2 출력카운팅신호(OUT_CNT<2>)를 카운팅(S11)한다.
어드레스래치회로(41)는 제2 출력카운팅신호(OUT_CNT<2>)에 응답하여 래치어드레스(LADD<1:N>) 및 래치플래그(LE_FLAG)를 출력한다. 이때 출력되는 래치어드레스(LADD<1:N>) 및 래치플래그(LE_FLAG)는 어드레스(IADD<1:N>)가 래치되어 생성되지 않는 초기화조합으로 출력된다. 럽쳐제어회로(42)는 래치플래그(LE_FLAG)에 응답하여 래치어드레스(LADD<1:N>)를 불량래치어드레스(FADD<1:L>)로 출력하고, 래치플래그(LE_FLAG)를 럽쳐제어신호(RUP_CNT)로 출력(S8)한다.
퓨즈회로(5)는 럽쳐제어신호(RUP_CNT)에 응답하여 퓨즈어레이를 럽쳐(S9) 하지 않는다.
럽쳐제어회로(42)는 제3 출력카운팅신호(OUT_CNT<3>)가 카운팅되지 않은 경우(N) J=설정된 수를 감지(S10)한다.
이때, 럽쳐제어회로(42)는 제3 출력카운팅신호(OUT_CNT<3>)가 카운팅되지 않기 때문에 럽쳐테스트신호(BST)에 응답하여 제3 출력카운팅신호(OUT_CNT<3>)를 카운팅(S11)한다.
어드레스래치회로(41)는 제3 출력카운팅신호(OUT_CNT<3>)에 응답하여 래치어드레스(LADD<1:N>) 및 래치플래그(LE_FLAG)를 출력한다. 이때 출력되는 래치어드레스(LADD<1:N>) 및 래치플래그(LE_FLAG)는 어드레스(IADD<1:N>)가 래치되어 생성되지 않는 초기화조합으로 출력된다. 럽쳐제어회로(42)는 래치플래그(LE_FLAG)에 응답하여 래치어드레스(LADD<1:N>)를 불량래치어드레스(FADD<1:L>)로 출력하고, 래치플래그(LE_FLAG)를 럽쳐제어신호(RUP_CNT)로 출력(S8)한다.
퓨즈회로(5)는 럽쳐제어신호(RUP_CNT)에 응답하여 퓨즈어레이를 럽쳐(S9) 하지 않는다.
이때, 럽쳐제어회로(42)는 제3 출력카운팅신호(OUT_CNT<3>)가 카운팅되기 때문에 카운팅동작을 수행하지 않는다. 제3 출력카운팅신호(OUT_CNT<3>)가 카운팅되는 경우 테스트모드를 탈출(S12)한다.
여기서, 불량래치어드레스 및 럽쳐제어신호 출력(S8) 단계부터 제3 출력카운팅신호(OUT_CNT3>)가 카운팅되는 일련의 동작(S8 ~ S11)은 퓨즈럽쳐단계로 설정될 수 있다.
이와 같은 본 발명의 일 실시예에 따른 반도체장치는 불량이 발생한 리던던시영역의 어드레스를 래치하고, 래치된 어드레스에 의해 불량이 발생한 리던던시영역에 대한 리페어동작을 제외함으로써 리페어동작 속도를 개선할 수 있다. 또한, 본 발명의 일 실시예에 따른 반도체장치는 사용자(USER)가 사용 중에 적용 가능한 리페어방법이다.
앞서, 도 1 내지 도 6에서 살펴본 반도체장치는 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 7을 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 반도체장치를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 도 7에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 비휘발성 메모리를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Mobile DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
1. 테스트제어회로 2. 어드레스버퍼
3. 뱅크 4. 에러정보저장회로
5. 퓨즈영역 31. 동작제어회로
32. 노멀영역 33. 리던던시영역
41. 어드레스래치회로 42. 럽쳐제어회로
411. 입력제어신호생성회로 412. 제1 래치
413. 제2 래치 414. 제3 래치

Claims (20)

  1. 리던던시영역에 불량이 발생하는 경우 어드레스를 래치하여 불량래치어드레스 및 럽쳐제어신호를 생성하는 에러정보저장회로; 및
    상기 불량래치어드레스 및 상기 럽쳐제어신호에 응답하여 상기 불량이 발생된 상기 리던던시영역에 대한 리페어동작을 제어하는 퓨즈영역을 포함하는 반도체장치.
  2. 제 1 항에 있어서, 상기 불량래치어드레스는
    상기 리던던시영역에 포함된 리던던시셀어레이들 중 불량이 발생한 상기 리던던시셀어레이의 위치정보를 포함하는 신호인 반도체장치.
  3. 제 1 항에 있어서, 상기 퓨즈영역은
    상기 불량래치어드레스에 대응하는 퓨즈를 럽쳐하여 퓨즈데이터의 출력을 차단하는 반도체장치.
  4. 제 1 항에 있어서, 상기 퓨즈영역은
    상기 불량래치어드레스 및 상기 럽쳐제어신호에 응답하여 상기 불량이 발생한 상기 노멀셀어레이를 상기 리던던시셀어레이로 리페어하기 위한 퓨즈데이터를 출력하는 반도체장치.
  5. 제 1 항에 있어서, 상기 에러정보저장회로는
    상기 리던던시영역에 불량이 발생하는 경우 인에이블되는 불량플래그에 응답하여 상기 어드레스를 래치하고, 제1 및 제2 출력카운팅신호에 응답하여 래치된 상기 어드레스를 래치어드레스로 출력하며, 상기 불량플래그를 래치플래그로 출력하는 어드레스래치회로; 및
    럽쳐테스트신호 및 상기 래치플래그신호에 응답하여 상기 래치어드레스를 상기 불량래치어드레스로 출력하고, 상기 래치플래그신호를 상기 럽쳐제어신호로 출력하며, 순차적으로 카운팅되는 상기 제1 및 제2 출력카운팅신호를 생성하는 럽쳐제어회로를 포함하는 반도체장치.
  6. 제 5 에 있어서, 상기 어드레스래치회로는
    상기 불량플래그신호에 응답하여 순차적으로 카운팅되는 제1 및 제2 입력제어신호를 생성하는 입력제어신호생성회로;
    상기 제1 입력제어신호에 응답하여 상기 어드레스 및 상기 불량플래그를 래치하고, 상기 제1 출력카운팅신호에 응답하여 래치된 상기 어드레스를 상기 래치어드레스로 출력하며, 래치된 상기 불량플래그를 상기 래치플래그로 출력하는 제1 래치; 및
    상기 제2 입력제어신호에 응답하여 상기 어드레스 및 상기 불량플래그를 래치하고, 상기 제2 출력카운팅신호에 응답하여 래치된 상기 어드레스를 상기 래치어드레스로 출력하며, 래치된 상기 불량플래그를 상기 래치플래그로 출력하는 제2 래치를 포함하는 반도체장치.
  7. 제 1 항에 있어서,
    압축테스트신호에 응답하여 상기 리던던시영역의 불량 발생 여부에 대한 정보를 포함하는 상기 불량플래그를 생성하는 동작제어회로를 더 포함하는 반도체장치.
  8. 제 7 항에 있어서, 상기 동작제어회로는
    상기 압축테스트신호에 응답하여 노멀영역의 노멀셀어레이에 불량이 발생한 경우 상기 노멀셀어레이를 상기 리던던시영역의 리던던시셀어레이로 리페어하는 반도체장치.
  9. 제 7 항에 있어서, 상기 동작제어회로는
    퓨즈데이터에 응답하여 상기 어드레스에 의해 노멀셀어레이를 액세스하지 않고, 리던던시셀어레이를 액세스하는 반도체장치.
  10. 압축테스트신호에 응답하여 리던던시영역에 불량 발생여부에 대한 정보를 포함하는 불량플래그를 생성하는 동작제어회로; 및
    상기 불량플래그에 응답하여 어드레스를 래치하여 상기 리던던시영역에 대한 리페어동작을 제어하기 위한 불량래치어드레스 및 럽쳐제어신호를 생성하는 에러정보저장회로를 포함하는 반도체장치.
  11. 제 10 항에 있어서, 상기 동작제어회로는
    퓨즈데이터에 응답하여 노멀영역의 노멀셀어레이를 상기 리던던시영역에 포함된 리던던시셀어레이로 리페어하는 반도체장치.
  12. 제 10 항에 있어서, 상기 동작제어회로는
    상기 어드레스의 조합이 상기 불량래치어드레스에 대응하는 경우 노멀영역에 포함된 노멀셀어레이를 상기 리던던시영역의 리던던시셀어레이로 리페어하지 않는 반도체장치.
  13. 제 10 항에 있어서, 상기 불량래치어드레스는
    상기 리던던시영역에 포함된 리던던시셀어레이들 중 불량이 발생한 상기 리던던시셀어레이의 위치정보를 포함하는 신호인 반도체장치.
  14. 제 10 항에 있어서, 상기 에러정보저장회로는
    상기 불량플래그에 응답하여 상기 어드레스를 래치하고, 제1 및 제2 출력카운팅신호에 응답하여 래치된 상기 어드레스를 래치어드레스로 출력하며, 상기 불량플래그를 래치플래그로 출력하는 어드레스래치회로; 및
    럽쳐테스트신호 및 상기 래치플래그신호에 응답하여 상기 래치어드레스를 상기 불량래치어드레스로 출력하고, 상기 래치플래그신호를 상기 럽쳐제어신호로 출력하며, 순차적으로 카운팅되는 상기 제1 및 제2 출력카운팅신호를 생성하는 럽쳐제어회로를 포함하는 반도체장치.
  15. 제 14 항에 있어서, 상기 어드레스래치회로는
    상기 불량플래그신호에 응답하여 순차적으로 카운팅되는 제1 및 제2 입력제어신호를 생성하는 입력제어신호생성회로;
    상기 제1 입력제어신호에 응답하여 상기 어드레스 및 상기 불량플래그를 래치하고, 상기 제1 출력카운팅신호에 응답하여 래치된 상기 어드레스를 상기 래치어드레스로 출력하며, 래치된 상기 불량플래그를 상기 래치플래그로 출력하는 제1 래치; 및
    상기 제2 입력제어신호에 응답하여 상기 어드레스 및 상기 불량플래그를 래치하고, 상기 제2 출력카운팅신호에 응답하여 래치된 상기 어드레스를 상기 래치어드레스로 출력하며, 래치된 상기 불량플래그를 상기 래치플래그로 출력하는 제2 래치를 포함하는 반도체장치.
  16. 제 11 항에 있어서,
    상기 불량래치어드레스 및 상기 럽쳐제어신호에 응답하여 상기 불량이 발생된 상기 노멀셀어레이를 상기 리던던시어레이로 리페어하기 위한 상기 퓨즈데이터를 생성하는 퓨즈영역을 더 포함하는 반도체장치.
  17. 제 16 항에 있어서, 상기 퓨즈영역은
    상기 불량래치어드레스에 대응하는 퓨즈를 럽쳐하여 상기 퓨즈데이터의 출력을 차단하는 반도체장치.
  18. 테스트모드에 진입하여 어드레스에 대응하는 리던던시영역에 대한 불량을 감지하고, 상기 리던던시영역에 불량이 발생하는 경우 상기 어드레스를 래치하여 불량래치어드레스를 생성하며, 불량플래그를 래치하여 럽쳐제어신호를 생성하는 불량감지단계; 및
    상기 럽쳐제어신호에 응답하여 상기 불량래치어드레스에 대응하는 퓨즈를 럽쳐하여 퓨즈데이터의 출력을 차단하는 퓨즈럽쳐단계를 포함하는 리페어방법.
  19. 제 18 항에 있어서, 상기 불량래치어드레스는
    상기 리던던시영역에 포함된 리던던시셀어레이들 중 불량이 발생한 상기 리던던시셀어레이의 위치정보를 포함하는 신호인 리페어방법.
  20. 제 19 항에 있어서, 상기 퓨즈럽쳐단계는
    상기 테스트모드 탈출 후 상기 럽쳐되지 않는 퓨즈에 대응하는 상기 퓨즈데이터를 출력하여 불량이 발생한 노멀셀어레이를 불량이 발생하지 않은 상기 리던던시어레이로 리페어하는 리페어방법.
KR1020160140099A 2016-10-26 2016-10-26 반도체장치 KR20180045958A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160140099A KR20180045958A (ko) 2016-10-26 2016-10-26 반도체장치
US15/477,228 US10013305B2 (en) 2016-10-26 2017-04-03 Semiconductor devices and methods relating to the repairing of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160140099A KR20180045958A (ko) 2016-10-26 2016-10-26 반도체장치

Publications (1)

Publication Number Publication Date
KR20180045958A true KR20180045958A (ko) 2018-05-08

Family

ID=61970201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160140099A KR20180045958A (ko) 2016-10-26 2016-10-26 반도체장치

Country Status (2)

Country Link
US (1) US10013305B2 (ko)
KR (1) KR20180045958A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610737B (zh) * 2018-06-14 2021-10-29 珠海兴芯存储科技有限公司 存储器的修复方法
KR20200137739A (ko) * 2019-05-31 2020-12-09 에스케이하이닉스 주식회사 반도체장치
CN113299336A (zh) * 2020-02-24 2021-08-24 长鑫存储技术(上海)有限公司 修复电路、存储器和修复方法
CN116913351B (zh) * 2023-09-13 2023-12-26 合肥康芯威存储技术有限公司 一种存储设备数据丢失测试方法、装置、介质及设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838620A (en) 1995-04-05 1998-11-17 Micron Technology, Inc. Circuit for cancelling and replacing redundant elements
US7509543B2 (en) * 2003-06-17 2009-03-24 Micron Technology, Inc. Circuit and method for error test, recordation, and repair
KR20120076438A (ko) 2010-12-29 2012-07-09 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20160016362A (ko) * 2014-08-05 2016-02-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 리던던시 워드라인의 테스트 방법

Also Published As

Publication number Publication date
US10013305B2 (en) 2018-07-03
US20180113755A1 (en) 2018-04-26

Similar Documents

Publication Publication Date Title
CN108172262B (zh) 包含可修复的易失性存储器的存储器件及其操作方法
CN107430558B (zh) 半导体存储装置
CN105989893B (zh) 半导体器件
KR20180045958A (ko) 반도체장치
CN106356101B (zh) 半导体器件和包括其的半导体系统
KR20190017424A (ko) 리페어 장치 및 이를 포함하는 반도체 메모리 장치
KR20180038339A (ko) 셀어레이 불량 테스트 방법 및 이를 수행하는 반도체장치
US10290361B2 (en) Semiconductor systems
KR102485487B1 (ko) 반도체장치
US9576680B1 (en) Semiconductor devices
US9064605B2 (en) Semiconductor system and method for reparing the same
US9589668B2 (en) Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof
KR20180009076A (ko) 반도체장치 및 반도체시스템
KR102470840B1 (ko) 반도체장치 및 반도체시스템
KR102535416B1 (ko) 반도체장치 및 반도체시스템
US9570121B1 (en) Semiconductor devices and semiconductor systems including the same
CN110364212B (zh) 与断裂操作相关的熔丝断裂方法和半导体器件
KR20180027655A (ko) 테스트방법 및 이를 이용한 반도체시스템
KR20170143084A (ko) 반도체장치 및 반도체시스템
KR102615807B1 (ko) 래치회로를 테스트할 수 있는 테스트방법을 제공하는 반도체장치
US20240079078A1 (en) Semiconductor devices for controlling refresh operations considering repair operations
KR20180029832A (ko) 리던던시 칼럼 및 리던던시 주변 로직을 포함하는 메모리 장치
US20240183896A1 (en) Semiconductor device and method for performing crack detection operation
KR20180000789A (ko) 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal