KR20180038709A - 무접합 트랜지스터의 구동전류를 증가시키는 방법 - Google Patents

무접합 트랜지스터의 구동전류를 증가시키는 방법 Download PDF

Info

Publication number
KR20180038709A
KR20180038709A KR1020160129673A KR20160129673A KR20180038709A KR 20180038709 A KR20180038709 A KR 20180038709A KR 1020160129673 A KR1020160129673 A KR 1020160129673A KR 20160129673 A KR20160129673 A KR 20160129673A KR 20180038709 A KR20180038709 A KR 20180038709A
Authority
KR
South Korea
Prior art keywords
transistor
region
insulating layer
gate
nanowire channel
Prior art date
Application number
KR1020160129673A
Other languages
English (en)
Other versions
KR101852424B1 (ko
Inventor
최양규
박준영
전창훈
Original Assignee
재단법인 다차원 스마트 아이티 융합시스템 연구단
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 다차원 스마트 아이티 융합시스템 연구단, 한국과학기술원 filed Critical 재단법인 다차원 스마트 아이티 융합시스템 연구단
Priority to KR1020160129673A priority Critical patent/KR101852424B1/ko
Priority to US15/426,719 priority patent/US10084128B2/en
Publication of KR20180038709A publication Critical patent/KR20180038709A/ko
Application granted granted Critical
Publication of KR101852424B1 publication Critical patent/KR101852424B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

무접합 트랜지스터의 구동전류를 증가시키는 방법이 제공된다. 상기 무접합 트랜지스터의 구동전류를 증가시키는 방법은, 기판, 상기 기판 상에 형성되고, 서로 동일한 타입의 도펀트(dopant)로 도핑된 소스 및 드레인 영역, 상기 소스 영역과 상기 드레인 영역을 연결하고, 상기 소스 영역 및 상기 드레인 영역과 동일한 타입의 도펀트(dopant)로 도핑된 나노와이어 채널 영역, 상기 나노와이어 채널 영역을 둘러싸도록 형성된 게이트 절연막, 및 상기 게이트 절연막 상에 형성되고, 상기 나노와이어 채널 영역을 둘러싸도록 형성된 게이트 전극을 포함하는 무접합 트랜지스터에 있어서, 상기 소스 영역과 상기 드레인 영역에 전압을 인가하여 발생된 줄열(joule heat)에 의해 상기 나노와이어 채널 영역에 흐르는 전류량을 증가시킨다.

Description

무접합 트랜지스터의 구동전류를 증가시키는 방법{THE METHOD FOR ENHANCING THE DRIVING CURRENT OF JUNCTIONLESS TRANSISTOR}
본 발명은 무접합 트랜지스터의 구동전류를 증가시키는 방법에 관한 것으로, 보다 상세하게는 소스 영역과 드레인 영역에 인가된 전기신호(바이어스 전압)를 통해 발생하는 국부적인 줄열(joule heat)을 이용하여, 무접합 트랜지스터의 소자 성능을 향상시킬 수 있는 방법에 관한 것이다.
소스 영역, 채널 영역, 및 드레인 영역에 도핑된 도펀트의 타입이 서로 동일한 무접합 트랜지스터는 제조 공정이 비교적 간단하고, 단채널 효과를 억제하는데 우수한 특성을 가져 최근에 연구가 활발한 기술분야이다. 그러나, 단채널 효과를 억제하기 위해서 채널 영역의 도핑 농도를 낮춰야 하는데, 이는 기생 저항을 증가시켜서 트랜지스터의 성능을 저하시킬 수 있다. 이러한 문제점을 해결하기 위해, 소스 영역과 드레인 영역에 추가 도핑 공정을 진행하여 기생 저항을 감소시키는 방법이 제안되기도 한다.
한국 등록특허 10-1431774 (공고일자 2014년 08월 19일)
본 발명이 해결하고자 하는 기술적 과제는, 소스 영역과 드레인 영역에 인가된 전기신호(바이어스 전압)를 통해 발생하는 국부적인 줄열을 이용하여, 무접합 트랜지스터의 구동전류를 증가시킬 수 있는 무접합 트랜지스터의 구동전류를 증가시키는 방법을 제공하는 것이다. 본 발명에 따르면, 스트레인 기술(strained technology)보다 전류 특성 개선이 더 우수하다.
다만, 본 발명이 해결하고자 하는 기술적 과제들은 상기 과제로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 무접합 트랜지스터의 구동전류를 증가시키는 방법은, 기판, 상기 기판 상에 형성되고, 서로 동일한 타입의 도펀트(dopant)로 도핑된 소스 및 드레인 영역, 상기 소스 영역과 상기 드레인 영역을 연결하고, 상기 소스 영역 및 상기 드레인 영역과 동일한 타입의 도펀트(dopant)로 도핑된 나노와이어 채널 영역, 상기 나노와이어 채널 영역을 둘러싸도록 형성된 게이트 절연막, 및 상기 게이트 절연막 상에 형성되고, 상기 나노와이어 채널 영역을 둘러싸도록 형성된 게이트 전극을 포함하는 무접합 트랜지스터에 있어서, 상기 소스 영역과 상기 드레인 영역에 전압을 인가하여 발생된 줄열(joule heat)에 의해 상기 나노와이어 채널 영역에 흐르는 전류량을 증가시킨다.
본 발명에 따른 실시예에서, 상기 소스 영역과 상기 드레인 영역에 도핑된 도펀트의 농도는 상기 나노와이어 채널 영역에 도핑된 도펀트의 농도보다 높을 수 있다.
본 발명에 따른 실시예에서, 상기 나노와이어 채널 영역은 복수 개 형성되고, 상기 복수 개의 나노와이어 채널 영역은 지면에 수직인 방향으로 적층되어 수직 적층형 트랜지스터를 완성할 수 있다.
본 발명에 따른 실시예에서, 상기 트랜지스터는, Ⅲ-Ⅴ족 물질을 이용한 트랜지스터, 게르마늄 원소를 포함한 트랜지스터, 2차원 재료를 이용한 트랜지스터, 3차원 입체형 트랜지스터, 고유전율(High-k) 유전체와 금속 게이트 전극을 포함한 트랜지스터, 고분자 유기물을 포함한 트랜지스터, 및 절연층 매몰 실리콘 웨이퍼를 이용한 트랜지스터 중 적어도 하나를 포함할 수 있다.
본 발명에 따른 실시예에서, 상기 3차원 입체형 트랜지스터는, 핀(Fin) 트랜지스터, 게이트 올 어라운드(Gate-All-Around) 트랜지스터, 더블 게이트(Double-gate) 트랜지스터, 트리 게이트(Tri-gate) 트랜지스터, 및 오메가 게이트(Omega-gate) 트랜지스터 중 적어도 하나를 포함할 수 있다.
본 발명에 따른 실시예에서, 상기 고유전율(High-k) 유전체와 금속 게이트 전극을 포함한 트랜지스터는, 상기 유전체의 유전상수가 4이상일 수 있다.
본 발명에 따른 실시예에서, 상기 절연층 매몰 실리콘 웨이퍼를 이용한 트랜지스터는, 절연층 매몰 스트레인드 실리콘, 절연층 매몰 게르마늄, 절연층 매몰 스트레인드 게르마늄, 및 절연층 매몰 실리콘 게르마늄 중 적어도 하나를 포함할 수 있다.
본 발명에 따른 실시예에서, 상기 게이트 전극은, 폴리실리콘(polycrystalline Silicon), 고농도의 N타입으로 도핑된 폴리실리콘, 고농도의 P타입으로 도핑된 폴리실리콘, 금(Au), 탄탈륨 나이트라이드(TaN), 알루미늄(Al), 몰리브덴(Mo), 마그네슘(Mg), 크롬(Cr), 팔라듐(Pd), 백금(Pt), 및 타이타늄(Ti) 중 적어도 하나를 포함할 수 있다.
본 발명에 따른 실시예에서, 상기 게이트 전극은 금속 실리사이드 물질을 포함할 수 있다.
본 발명에 따른 실시예에서, 상기 금속 실리사이드 물질은, NiSi, MoSi2, TaSi2, TiSi2, 및 WSi2 중 적어도 하나를 포함할 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
무접합 트랜지스터는 불순물 산란(impurity scattering)에 의해 출력 전류 특성이 나쁜 단점이 있다. 이러한 전류 특성을 개선하기 위해 소스 영역과 드레인 영역에 추가 도핑 공정을 실시하여 기생 저항을 감소시킬 수 있다.
본 발명에 따르면, 소스 영역과 드레인 영역에 추가 도핑이 적용된 소자에 높은 온도의 줄열을 짧게 국부적으로 발생시켜 기생 저항을 충분히 감소시켜서 트랜지스터의 전류 특성을 약 4배 이상 증가시킬 수 있다.
따라서, 무접합 트랜지스터의 전류 특성을 개선하기 위한 기존의 스트레인 기술(일반적으로 사용되는 실리콘 웨이퍼가 아닌, 게르마늄이 일정 비율로 첨가된 웨이퍼를 이용하여 트랜지스터를 제작하는 기술)의 효과가 약 20~30% 정도인 것을 감안하면 본 발명의 효과는 매우 크다고 할 수 있다.
특히, 본 발명에 따르면, 전압 인가를 통해 줄열 발생을 효과적으로 조절할 수 있으므로 필요에 따라 엔지니어링이 가능하며, 무접합 트랜지스터의 성능을 획기적으로 개선할 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.
도 1은 본 발명의 실시예를 적용할 수 있는 무접합 트랜지스터의 내부를 개략적으로 도시한 사시도이다.
도 2는 소스 영역과 드레인 영역에 전압을 인가하여 발생하는 줄열에 관한 시뮬레이션 데이터를 도시한 그래프이다.
도 3은 실제 제작된 무접합 트랜지스터에 PMMA(polymethylmethacrylate)를 증착한 후 줄열에 의해 증발한 PMMA를 측정한 TEM(Transmission Electron Microscope) 이미지이다.
도 4는 무접합 트랜지스터의 소스 영역과 드레인 영역에 전압을 인가하여 발생한 줄열에 의해 구동전류가 증가하는 것을 확인한 실험데이터를 도시한 그래프이다.
도 5는 도 4의 구동전류 증가의 원인이 기생 저항 감소임을 확인한 실험 데이터를 도시한 그래프이다.
도 6a는 줄열 발생 전 트랜지스터의 기생 저항을 도시한 회로도이다.
도 6b는 줄열 발생 후 트랜지스터의 기생 저항을 도시한 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
비록 제1, 제2 등이 다양한 구성요소들을 기술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이러한 용어는 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
게이트 전극이 나노와이어 채널 영역을 둘러싼 구조를 갖는 무접합 트랜지스터에서, 소스 영역 및 드레인 영역에 전압을 인가하면 고온의 줄열(joule heat)을 발생시킬 수 있으며, 이를 다양하게 응용하여 적용할 수 있다.
기존의 PN 접합 전계 효과 트랜지스터에서는 게이트 워드라인에 전압을 인가하여 고온의 줄열을 발생시켜 손상된 게이트 절연막을 복구하거나 플래시 메모리의 게이트 워드라인에 줄열을 발생시켜 빠른 지우기 특성을 확보할 수 있었다.
무접합 트랜지스터의 경우 소스 영역에서 채널 영역을 통해 드레인 영역까지 같은 극성을 갖기 때문에, 기존 PN 접합 전계 효과 트랜지스터와는 달리 소스 영역과 드레인 영역 사이에 전압 인가를 통해 줄열 발생이 가능하다.
본 발명은 소스 영역과 드레인 영역에 인가된 전기신호를 통해 발생하는 국부적인 줄열을 이용하여, 무접합 트랜지스터의 소자 성능을 크게 증가시킬 수 있다. 본 발명에 따라, 무접합 트랜지스터의 문제점을 해결할 수 있을 뿐 아니라, 줄열 발생 현상을 이용한 도펀트의 활성화 및 재분포 관점에서 다양한 응용 분야에 확대하여 적용될 수 있다.
도 1은 본 발명의 실시예를 적용할 수 있는 무접합 트랜지스터의 내부를 개략적으로 도시한 사시도이다. 도 2는 소스 영역과 드레인 영역에 전압을 인가하여 발생하는 줄열에 관한 시뮬레이션 데이터를 도시한 그래프이다.
도 1을 참고하면, 무접합 트랜지스터는 기판(100), 소자분리막(210), 게이트 전극(200), 게이트 절연막(240), 소스 영역(220), 드레인 영역(230), 채널 영역(250)을 포함한다.
소자분리막(210)은 예를 들어, STI(Shallow Trenched Isolation) 구조를 포함할 수 있다. 채널 영역(250)은 나노와이어 채널 형태로 형성될 수 있다.
이 때, 소스 영역(220), 드레인 영역(230), 채널 영역(250)은 모두 동일한 타입의 도펀트(dopant)로 도핑되어, 서로 동일한 극성을 가질 수 있다. 또한, 예를 들어, 소스 영역(220)과 드레인 영역(230)에 도핑된 도펀트의 농도는 채널 영역(250)에 도핑된 도펀트의 농도보다 높을 수 있다. 즉, 소스 영역(220), 채널 영역(250), 드레인 영역(230)에는 각각 n+/n/n+ 타입의 도펀트가 도핑되거나, p+/p/p+ 타입의 도펀트가 도핑될 수 있다.
게이트 절연막(240)은 채널 영역(250)을 둘러싸도록 형성되며, 게이트 전극(200)은 게이트 절연막(240) 상에, 채널 영역(250)을 둘러싸도록 형성될 수 있다.
본 발명에 따르면, 게이트 전극(200)이 채널 영역(250)을 둘러싼 무접합 트랜지스터를 이용한다. 다만, 본 발명은 이에 한정되는 것은 아니며, 당해 기술분야의 통상의 기술자가 이해하는 범위 내에서 변형되어 실시될 수 있다.
본 발명에 따르면, 소스 영역(220)과 드레인 영역(230) 두 개의 전극에 전압을 인가하여 발생된 줄열(joule heat)에 의해 무접합 트랜지스터의 채널 영역(250)은 국부적으로 가열되며, 채널 영역(250)에 흐르는 전류량을 증가시킬 수 있다.
본 발명에 따르면, 채널 영역(250)은 도 1에 도시된 것과 달리, 복수 개의 나노와이어 채널 형태로 형성될 수 있다. 즉, 복수 개의 나노와이어 채널은 지면에 수직인 방향으로 적층되어 수직 적층형 트랜지스터를 형성할 수 있다.
도 2를 참조하면, 소스 영역(220)과 드레인 영역(230) 사이에 인가되는 전압의 최적 값에 대해 나타나 있다. 본 발명에서 무접합 트랜지스터의 성능 개선을 최적으로 수행하기 위해, 소스 영역(220)과 드레인 영역(230) 사이에 인가되는 바이어스 전압은 약 9V 일 수 있다.
다시 도 1을 참조하면, 게이트 절연막(240)은 산화 실리콘(silicon dioxide)막, 질화막, 산화 알루미늄(aluminum oxide)막, 산화 하프늄(hafnium oxide)막, 산질화 하프늄(hafnium oxynitride)막, 산화 아연(zinc oxide)막, 란타늄 산화(lanthanum oxide)막, 및 하프늄 실리콘 산화(hafnium silicon oxide)막 중 적어도 하나를 포함할 수 있다. 또는, 게이트 절연막(240)은 플루오르, 붕소, 중수소, 수소, 및 질소 중 적어도 하나가 화학적으로 첨가될 수 있다.
게이트 전극(200)은 폴리실리콘(polycrystalline Silicon), 고농도의 N타입으로 도핑된 폴리실리콘, 고농도의 P타입으로 도핑된 폴리실리콘, 금(Au), 탄탈륨 나이트라이드(TaN), 알루미늄(Al), 몰리브덴(Mo), 마그네슘(Mg), 크롬(Cr), 팔라듐(Pd), 백금(Pt), 및 타이타늄(Ti) 중 적어도 하나를 포함할 수 있다.
게이트 전극(200)이 메탈로 이루어지는 경우, 게이트 절연막(240)의 누설전류를 막을 수 있다. 트랜지스터가 소형화 됨에 따라 단채널 효과(short channel effect)뿐만 아니라, 게이트 절연막의 누설전류 증가가 문제가 되는데, 고유전율(high-k) 물질을 포함하는 게이트 절연막과 메탈 게이트를 사용한다면, 이러한 누설전류 문제를 해결할 수 있다. 현재 트랜지스터의 선폭이 10nm 대로 소형화되는 추세에 비추어, 메탈 게이트 사용은 본 발명에 적용할 수 있다.
또는, 게이트 전극(200)은 금속 실리사이드 물질을 포함할 수 있으며, 상기 금속 실리사이드 물질은, NiSi, MoSi2, TaSi2, TiSi2, 및 WSi2 중 적어도 하나를 포함할 수 있다.
무접합 트랜지스터는 도 1에 도시된 것과 달리, Ⅲ-Ⅴ족 물질을 이용한 트랜지스터, 게르마늄 원소를 포함한 트랜지스터, 2차원 재료를 이용한 트랜지스터, 3차원 입체형 트랜지스터, 고유전율(High-k) 유전체와 금속 게이트 전극을 포함한 트랜지스터, 고분자 유기물을 포함한 트랜지스터, 또는 절연층 매몰 실리콘 웨이퍼를 이용한 트랜지스터일 수 있다.
상기 3차원 입체형 트랜지스터는, 핀(Fin) 트랜지스터, 게이트 올 어라운드(Gate-All-Around) 트랜지스터, 더블 게이트(Double-gate) 트랜지스터, 트리 게이트(Tri-gate) 트랜지스터, 또는 오메가 게이트(Omega-gate) 트랜지스터일 수 있다.
상기 고유전율(High-k) 유전체와 금속 게이트 전극을 포함한 트랜지스터는, 상기 유전체의 유전상수가 4이상일 수 있다. 고유전율(High-k) 유전체는, 예를 들어, HfO2일 수 있다.
상기 절연층 매몰 실리콘 웨이퍼를 이용한 트랜지스터는, 절연층 매몰 스트레인드 실리콘, 절연층 매몰 게르마늄, 절연층 매몰 스트레인드 게르마늄, 또는 절연층 매몰 실리콘 게르마늄을 포함할 수 있다.
절연층 매몰 실리콘 웨이퍼는 웨이퍼 내에 SiO2, GeO2 등의 절연체를 첨가함으로서, 트랜지스터가 소형화가 됨에 따라 발생하는 단채널 효과(short channel effect)를 효과적으로 제어할 수 있는 웨이퍼이다. 현재 트랜지스터의 선폭이 10nm 대로 소형화되는 추세에 비추어, 절연층 매몰 실리콘 웨이퍼를 이용하면 단채널 효과 제어를 위해 본 발명에 절연층 매몰 실리콘 웨이퍼를 적용할 수 있다.
도 3은 실제 제작된 무접합 트랜지스터에 PMMA(polymethylmethacrylate)를 증착한 후 줄열에 의해 증발한 PMMA를 측정한 TEM(Transmission Electron Microscope) 이미지이다.
도 3을 참조하면, 소스 영역(220)과 드레인 영역(230) 두 개의 전극에 전압을 인가하여 발생된 줄열(joule heat)에 의해 무접합 트랜지스터의 채널 영역(250)이 국부적으로 가열되어, 증착된 PMMA가 증발한 형태를 나타내고 있다. 도 3을 통해 채널 영역(250)이 국부적으로 가열되었음을 간접적으로 검증할 수 있다.
도 4는 무접합 트랜지스터의 소스 영역과 드레인 영역에 전압을 인가하여 발생한 줄열에 의해 구동전류가 증가하는 것을 확인한 실험데이터를 도시한 그래프이다.
도 4를 참조하면, 소스 영역과 드레인 영역에 전압을 인가하여 발생한 줄열에 의해 무접합 트랜지스터의 전류량이 약 4배 이상 증가하며, 다만, 그 이상의 전압을 인가하면 높은 열로 인해 채널 영역이 끊어지는 현상이 발생할 수 있다.
도 4를 참조하면, 초기 상태에서, 소스 영역과 드레인 영역에 ±4.5V 전압을 1ms 동안 인가하였을 때 전류량이 증가한다(a1으로 상승하는 케이스). 계속하여, 소스 영역과 드레인 영역에 ±4.7V 전압을 1ms 동안 인가하였을 때 전류량이 증가한다(a2로 상승하는 케이스).
도 4의 실험은 게이트 길이(Lgate)가 150nm 이고, 폭(Wnw)이 18nm 이고, 높이(Hnw)가 18nm 이고, 드레인 전압(Vd)이 1V 인 환경에서 수행되었다.
도 5는 도 4의 구동전류 증가의 원인이 기생 저항 감소임을 확인한 실험 데이터를 도시한 그래프이다. 도 6a는 줄열 발생 전 트랜지스터의 기생 저항을 도시한 회로도이다. 도 6b는 줄열 발생 후 트랜지스터의 기생 저항을 도시한 회로도이다.
도 5를 참조하면, c1은 줄열 발생 전 Vov(overdrive voltage로서, VG - Vth 이다.)에 따라 측정된 기생 저항 전체의 값이며, c2는 줄열 발생 후 Vov에 따라 측정된 기생 저항 전체의 값이다. c1의 경우에 소스 영역과 드레인 영역의 기생 저항 값은 90kΩ 이고, c2의 경우에 소스 영역과 드레인 영역의 기생 저항 값은 65kΩ 이다.
도 6a 및 도 6b를 참조하면, 줄열 발생 전과 후의 기생 저항이 나타나 있고, 줄열 발생 후 소스 영역과 드레인 영역의 기생 저항 값(Rs, Rd)이 감소하는 것을 알 수 있다.
본 발명에 따르면, 줄열 발생 현상을 이용하여 소스 영역과 드레인 영역에 도핑된 도펀트의 활성화 및 재분포를 통해 기생 저항을 감소시킬 수 있다. 이에 따라, 무접한 트랜지스터의 구동전류를 증가시킬 수 있다.
본 발명에 따르면, 무접합 트랜지스터의 소스 영역, 채널 영역, 드레인 영역이 모두 같은 극성으로 구성되어 있기 때문에, 전기신호를 인가하여 국부적인 줄열을 발생시킬 수 있다. 이 때, 게이트 구조물은 발생하는 줄열의 열 흡수원 역할을 하기 때문에 소스 영역과 드레인 영역에 높은 온도를 발생시킬 수 있다.
본 발명에 따르면, 순간적인 전기신호를 인가하여 줄열을 발생시키기 때문에 열이 발생하는 시간이 매우 짧다. 이렇게 발생한 높은 줄열은 소스 영역과 드레인 영역의 도펀트를 더 활성화시키고, 재분포시켜 기생 저항 성분을 크게 감소시켜 트랜지스터의 구동전류를 크게 증가시킬 수 있다. 이 때, 임계 전압(Vth), DIBL(drain induced barrier lowering) 특성, SS(subthreshold swing) 특성 등 트랜지스터의 다른 주요 특성들은 변하지 않는다.
본 발명을 통해, 소스 영역과 드레인 영역에 추가 도핑이 적용된 소자에 높은 온도의 줄열을 짧게 국부적으로 발생시켜 기생 저항을 충분히 감소시켜서 트랜지스터의 전류 특성을 약 4배 이상 증가시킬 수 있다. 특히, 전압 인가를 통해 줄열 발생을 효과적으로 조절할 수 있는 장점이 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판
200: 게이트 전극
210: 소자분리막
220: 소스 영역
230: 드레인 영역
240: 게이트 절연막
250: 채널 영역

Claims (8)

  1. 기판;
    상기 기판 상에 형성되고, 서로 동일한 타입의 도펀트(dopant)로 도핑된 소스 및 드레인 영역;
    상기 소스 영역과 상기 드레인 영역을 연결하고, 상기 소스 영역 및 상기 드레인 영역과 동일한 타입의 도펀트(dopant)로 도핑된 나노와이어 채널 영역;
    상기 나노와이어 채널 영역을 둘러싸도록 형성된 게이트 절연막; 및
    상기 게이트 절연막 상에 형성되고, 상기 나노와이어 채널 영역을 둘러싸도록 형성된 게이트 전극;을 포함하는 무접합 트랜지스터에 있어서,
    상기 소스 영역과 상기 드레인 영역에 전압을 인가하여 발생된 줄열(joule heat)에 의해 상기 나노와이어 채널 영역에 흐르는 전류량을 증가시키는, 무접합 트랜지스터의 구동전류를 증가시키는 방법.
  2. 제 1항에 있어서,
    상기 소스 영역과 상기 드레인 영역에 도핑된 도펀트의 농도는 상기 나노와이어 채널 영역에 도핑된 도펀트의 농도보다 높은, 무접합 트랜지스터의 구동전류를 증가시키는 방법.
  3. 제 1항에 있어서,
    상기 나노와이어 채널 영역은 복수 개 형성되고, 상기 복수 개의 나노와이어 채널 영역은 지면에 수직인 방향으로 적층되어 수직 적층형 트랜지스터를 완성하는, 무접합 트랜지스터의 구동전류를 증가시키는 방법.
  4. 제 1항에 있어서,
    상기 트랜지스터는, Ⅲ-Ⅴ족 물질을 이용한 트랜지스터, 게르마늄 원소를 포함한 트랜지스터, 2차원 재료를 이용한 트랜지스터, 3차원 입체형 트랜지스터, 고유전율(High-k) 유전체와 금속 게이트 전극을 포함한 트랜지스터, 고분자 유기물을 포함한 트랜지스터, 및 절연층 매몰 실리콘 웨이퍼를 이용한 트랜지스터 중 적어도 하나를 포함하는, 무접합 트랜지스터의 구동전류를 증가시키는 방법.
  5. 제 4항에 있어서,
    상기 3차원 입체형 트랜지스터는, 핀(Fin) 트랜지스터, 게이트 올 어라운드(Gate-All-Around) 트랜지스터, 더블 게이트(Double-gate) 트랜지스터, 트리 게이트(Tri-gate) 트랜지스터, 및 오메가 게이트(Omega-gate) 트랜지스터 중 적어도 하나를 포함하는, 무접합 트랜지스터의 구동전류를 증가시키는 방법.
  6. 제 4항에 있어서,
    상기 고유전율(High-k) 유전체와 금속 게이트 전극을 포함한 트랜지스터는, 상기 유전체의 유전상수가 4이상인, 무접합 트랜지스터의 구동전류를 증가시키는 방법.
  7. 제 4항에 있어서,
    상기 절연층 매몰 실리콘 웨이퍼를 이용한 트랜지스터는, 절연층 매몰 스트레인드 실리콘, 절연층 매몰 게르마늄, 절연층 매몰 스트레인드 게르마늄, 및 절연층 매몰 실리콘 게르마늄 중 적어도 하나를 포함하는, 무접합 트랜지스터의 구동전류를 증가시키는 방법.
  8. 제 1항에 있어서,
    상기 게이트 전극은, 폴리실리콘(polycrystalline Silicon), 고농도의 N타입으로 도핑된 폴리실리콘, 고농도의 P타입으로 도핑된 폴리실리콘, 금(Au), 탄탈륨 나이트라이드(TaN), 알루미늄(Al), 몰리브덴(Mo), 마그네슘(Mg), 크롬(Cr), 팔라듐(Pd), 백금(Pt), 및 타이타늄(Ti) 중 적어도 하나를 포함하는, 무접합 트랜지스터의 구동전류를 증가시키는 방법.
KR1020160129673A 2016-10-07 2016-10-07 무접합 트랜지스터의 구동전류를 증가시키는 방법 KR101852424B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160129673A KR101852424B1 (ko) 2016-10-07 2016-10-07 무접합 트랜지스터의 구동전류를 증가시키는 방법
US15/426,719 US10084128B2 (en) 2016-10-07 2017-02-07 Method for increasing driving current of junctionless transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160129673A KR101852424B1 (ko) 2016-10-07 2016-10-07 무접합 트랜지스터의 구동전류를 증가시키는 방법

Publications (2)

Publication Number Publication Date
KR20180038709A true KR20180038709A (ko) 2018-04-17
KR101852424B1 KR101852424B1 (ko) 2018-04-27

Family

ID=61829146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160129673A KR101852424B1 (ko) 2016-10-07 2016-10-07 무접합 트랜지스터의 구동전류를 증가시키는 방법

Country Status (2)

Country Link
US (1) US10084128B2 (ko)
KR (1) KR101852424B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777638B1 (en) 2018-01-04 2020-09-15 Synopsys, Inc. Constricted junctionless FinFET/nanowire/nanosheet device having cascode portion
WO2020075583A1 (ja) * 2018-10-12 2020-04-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像素子
CN113169221B (zh) * 2020-07-17 2023-06-27 北京大学深圳研究生院 无结纳米线场效应晶体管及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4481181B2 (ja) 2005-01-27 2010-06-16 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
EP2161755A1 (en) * 2008-09-05 2010-03-10 University College Cork-National University of Ireland, Cork Junctionless Metal-Oxide-Semiconductor Transistor
US8536023B2 (en) * 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
WO2011101463A1 (en) 2010-02-19 2011-08-25 University College Cork - National University Of Ireland, Cork A transistor device
US8395942B2 (en) * 2010-05-17 2013-03-12 Sandisk Technologies Inc. Junctionless TFT NAND flash memory
FR2961016B1 (fr) * 2010-06-07 2013-06-07 Commissariat Energie Atomique Circuit integre a dispositif de type fet sans jonction et a depletion
WO2013156978A2 (en) * 2012-04-19 2013-10-24 Ecole Polytechnique Federale De Lausanne (Epfl) Junctionless nano-electro-mechanical resonant transistor
US9029922B2 (en) * 2013-03-09 2015-05-12 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
CN103268889B (zh) 2013-05-23 2016-06-01 清华大学 一种无结型横向隧穿场效应晶体管
US9034717B2 (en) * 2013-10-16 2015-05-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor-on-insulator structure and method of fabricating the same
US9419003B1 (en) * 2015-05-15 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
KR101802055B1 (ko) * 2016-02-16 2017-11-27 한국과학기술원 수직 집적 전면-게이트 다층 나노선 채널 기반의 무접합 트랜지스터 및 그 제작 방법
US9660107B1 (en) * 2016-08-31 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. 3D cross-bar nonvolatile memory

Also Published As

Publication number Publication date
KR101852424B1 (ko) 2018-04-27
US20180102477A1 (en) 2018-04-12
US10084128B2 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
US8264032B2 (en) Accumulation type FinFET, circuits and fabrication method thereof
US8587075B2 (en) Tunnel field-effect transistor with metal source
Ghosh et al. A junctionless tunnel field effect transistor with low subthreshold slope
US20130069164A1 (en) Intrinsic channel FET
JP6671371B2 (ja) トンネル電界効果トランジスタ及びその製造方法
KR20050025096A (ko) 전계 효과 트랜지스터 및 그 제조 방법
TW201242022A (en) Transistors with high concentration of boron doped germanium
KR20040103416A (ko) 반도체 장치
KR20130088134A (ko) 펀치 스루 억제부를 갖는 개선된 트랜지스터
CN102751325B (zh) 一种隧穿场效应晶体管及其制造方法
US8637851B2 (en) Graphene device having physical gap
KR101852424B1 (ko) 무접합 트랜지스터의 구동전류를 증가시키는 방법
CN102104006A (zh) 一种场效应晶体管的制备方法
US9876089B2 (en) High-k and p-type work function metal first fabrication process having improved annealing process flows
US8889540B2 (en) Stress memorization in RMG FinFets
Hsieh et al. Comprehensive analysis on electrical characteristics of Pi-gate poly-Si junctionless FETs
KR101838910B1 (ko) 터널링 전계효과 트랜지스터의 제조 방법 및 초 저전력 전열처리를 통한 터널링 전계효과 트랜지스터의 구동전류를 향상시키는 방법
TW201128776A (en) Density of states engineered field effect transistor
JP2005079277A (ja) 電界効果トランジスタ
US20120200342A1 (en) gate controlled pn field-effect transistor and the control method thereof
CN104916675B (zh) 半导体器件及其制造方法
US20110163393A1 (en) Semiconductor device manufacturing method an integrated circuit comprising such a device
TWI715709B (zh) 半導體結構及其製造方法
JP2006147861A (ja) 半導体素子と半導体装置
CN102044433A (zh) 一种混合源漏场效应晶体管及其制备方法

Legal Events

Date Code Title Description
GRNT Written decision to grant